KR20020095169A - 액정구동회로, 반도체집적회로장치, 기준전압 버퍼회로 및그 제어방법 - Google Patents

액정구동회로, 반도체집적회로장치, 기준전압 버퍼회로 및그 제어방법 Download PDF

Info

Publication number
KR20020095169A
KR20020095169A KR1020027007428A KR20027007428A KR20020095169A KR 20020095169 A KR20020095169 A KR 20020095169A KR 1020027007428 A KR1020027007428 A KR 1020027007428A KR 20027007428 A KR20027007428 A KR 20027007428A KR 20020095169 A KR20020095169 A KR 20020095169A
Authority
KR
South Korea
Prior art keywords
node
voltage
reference voltage
output
circuit
Prior art date
Application number
KR1020027007428A
Other languages
English (en)
Other versions
KR100695604B1 (ko
Inventor
도이야스유키
오오모리데츠로
니시가즈요시
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20020095169A publication Critical patent/KR20020095169A/ko
Application granted granted Critical
Publication of KR100695604B1 publication Critical patent/KR100695604B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

액정패널에 배치되는 소스드라이버(4A) 내에는, 칩 내 기준전압배선(17)이 LSI칩의 양 단부에 걸쳐 형성된다. 소스드라이버(4A) 내에는, 각 칩 내 기준전압배선(17)으로부터 분기되는 각 분기 기준전압배선(17a)과, 기준전압 생성버퍼(31)와, 기준전압 생성버퍼(31)를 제어하기 위한 제어회로(30)와, 기준전압을 n단계로 세분화하기 위한 기준전압생성용 저항부(32)와, 세분화된 전압 중 어느 1 개를 선택하는 전압레벨 선택회로(34)와, 출력버퍼(35)를 구비한다. 기준전압은, 각 칩 내 기준전압배선(17)을 직렬로 접속하는 배선을 통해 각 소스드라이버(4)로 공급되므로, 기준전압을 공급하기 위한 배선구조를 간소화할 수 있다.

Description

액정구동회로, 반도체집적회로장치, 기준전압 버퍼회로 및 그 제어방법{LIQUID CRYSTAL DRIVE CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, REFERENCE VOLTAGE BUFFER CIRCUIT, AND METHOD FOR CONTROLLING THE SAME}
종래, 서로 대향하는 한 쌍의 유리기판 사이에 액정을 개재시키는 한편, 한 쌍의 유리기판 사이에 전압을 인가하고, 액정이 그 배향상태에 따라 광 투과율을 변화시키는 성질을 이용하여, 도형, 문자, 기호 등의 각종 시각적 정보를 표시할 수 있도록 구성된 액정패널이나, 이 액정패널에 구동회로를 부가시킨 액정모듈이 알려져있다.
도 9는 종래 액정모듈(100)의 평면도이다. 도 9에 나타내는 바와 같이, 액정모듈(100)은 액정패널(101)과, 액정패널(101)의 액정표시부(101a) 중의 액정소자(102)를 구동시키기 위한 구동회로로 나누어진다. 액정패널(101)의 액정표시부(101a)에는 액정을 사이에 두고 한 쌍의 유리기판이 구성되며, 도 9에 나타낸 한쪽 유리기판(위쪽 유리기판)과, 도 9에는 나타내지 않은 대향 유리기판(아래쪽유리기판) 사이에, 액정소자(102)와 TFT(103)가 매트릭스형으로 배치된다. 액정소자(102)는, 예를 들어 위쪽 유리기판의 하면에 형성된 투명전극과, 대향 유리기판의 상면에 형성된 대향 투명전극 사이에 개재하는 액정으로 구성된다. 또 TFT(103)는, 위쪽 유리기판의 하면에서 투명전극에 접속되며, 투명전극의 전압을 제어하기 위한 트랜지스터이다.
또 구동회로는 각 TFT(103)의 소스 전압을 제어하기 위한 복수(이 예에서는 8 개)의 소스드라이버(104)와, 각 TFT(103)의 게이트전압을 제어하기 위한 게이트드라이버(105)와, 소스드라이버(104) 및 게이트드라이버(105)로 공급하는 전압신호나 제어신호를 생성하기 위한 전압생성·제어용회로(120)와, 전압생성·제어용회로와 소스드라이버(104) 사이에 구성된 제 1 배선용기판(110)과, 전압생성·제어회로(120)와 게이트드라이버(105) 사이에 구성된 제 2 배선용기판(112)을 구비한다. 제 1 배선용기판(110)과 각 소스드라이버(104)는 플렉시블배선(111)을 통해 접속되며, 제 2 배선용기판(112)과 각 게이트드라이버(105)는 플렉시블배선(113)을 통해 접속된다. 구동회로 중 각 소스드라이버(104)와 각 게이트드라이버(105)는 액정표시부(101a)를 제외한 액정패널(101)에 배설된다. 즉, 이른바 COG(Chip On Glass)타입의 구조로 된다. 각 소스드라이버(104)는, 예를 들어 8 개의 LSI칩 상에 개별로 형성된다.
그리고 액정패널(101)에 있어서, 구동회로의 각 소스드라이버(104)로부터 도 9에 나타내는 열(COLUMN)을 따라 다수의 데이터선(106)이 액정표시부(101a)로 연장되며, 각 데이터선(106)은 각 TFT(103)의 소스에 접속된다. 또게이트드라이버(105)로부터 도 9에 나타내는 행(ROW)을 따라 다수의 게이트선(107)이 액정표시부(101a)로 연장되며, 각 게이트선(107)은 각 TFT(103)의 게이트에 접속된다. 또한 액정소자(102)에 인가하는 전압의 제어 방식으로는, 투명전극이 대향 투명전극보다 고 전위일 때의 전압극성을 "양"으로 정의할 때, 대향 투명전극의 전압을 일정한 시간간격으로 음양을 바꾸는 한편, TFT 쪽 투명전극의 전압은 n단계(이 예에서는 64단계)의 전압값으로 제어하는 제 1 유형과, 대향 투명전극의 전압은 일정(예를 들어 중간전위 VDD/2)하게 해두고, TFT 쪽 투명전극의 전압을 일정 시간간격으로 번갈아 음양 n단계(이 예에서는 64단계, 합계 128단계)의 전압값으로 반전시키는 제 2 유형이 있다. 어느 방식에 있어서도, 액정소자(102)에 인가되는 전압이 항상 같은 극성이면, 액정 열화에 의한 명도 오차가 발생되는 것을 회피하도록 한다.
도 10은 종래 제 1 유형의 소스드라이버(104A) 구성을 개략적으로 나타내는 블록회로도이다. 도 10에 나타내는 바와 같이, 소스드라이버(104A) 내에는 기준전압배선(131)이 기계적으로 접속되는 부분인 패드(133)와, 기준전압배선(131)의 신호를 받아, 더욱 세분화된 기준전압을 생성하는 기준전압생성용 저항부(132)와, 기준전압생성용 저항부(132)에 접속되는 다수의 전압레벨 선택회로(134)와, 각 전압레벨 선택회로(134)의 후단 쪽에 배치된 출력버퍼(135)를 구비한다. 즉, 전압에 관한 신호를 가능한 한 소스드라이버(104A) 내에서 생성하도록 하고 기준전압만을 외부로부터 생성된 것을 받는 구성으로 된다.
기준전압배선(131)은, 전압생성·제어용회로(120)와 소스드라이버(104A)를접속하는 배선이며, 그 일부가 상기 플렉시블 배선(111)이 된다. 여기서, 기준전압배선 이외의 데이터신호선(예를 들어 6 비트)도 소스드라이버(104A)에 접속되며, 제 1 배선용기판(110)은 매우 많은 배선을 지지하기 위하여 여러 층의 기판을 적층시킨 구조로 된다.
기준전압생성용 저항부(132)는, 1 개 액정소자(102)의 배향상태를 n단계(예를 들어 64단계)로 제어하여 n계조(예를 들어 64계조)의 명도를 부여하는 것이다. 예를 들어, 서로 다른 10단계 전압값의 신호가 흐르는 10 개의 기준전압배선(131)이 기준전압생성 저항부(132)에 접속되며, 이 10단계의 전압값을 기준전압생성 저항부(132)에 의하여 다시 64단계의 전압값으로 세분화하도록 구성된다. 또 상술한 제 1 배선용기판(110)은 기준전압배선(131) 등을 지지하는 것이다.
각 전압레벨 선택회로(134)는 n개의 신호선을 통해 기준전압생성용 저항부(132)로부터 전압신호를 받으며, 각 전압레벨 선택회로(134)는 전압선택 제어신호(Svs)의 제어에 의하여, n개의 신호선 중 어느 1 개의 신호선으로부터 공급되는 전압신호를 통과시켜, 출력버퍼(135)를 통해 데이터선(106)으로 출력하는 것이다. 즉 전압선택 제어신호(Svs)에 의하여, TFT(103)를 거쳐, 액정소자(102)를 사이에 두는 한 쌍의 투명전극 사이에 인가되는 전압을 64단계 중 어느 하나로 제어함으로써, 당해 액정소자(102)를 통과한 광의 명도가 제어된다. 또 1 개의 소스드라이버(104A) 내에서 전압레벨 선택회로(134)는, 컬러표시의 경우에 예를 들어 384 개씩 배치된다.
또 도 11은 종래 제 2 유형의 소스드라이버(104B) 구성을 개략적으로 나타내는 블록회로도이다. 도 11에 나타내는 바와 같이 소스드라이버(104B) 내에는, 대향 투명전극에 인가되는 중간전압보다 고 전위의 기준전압을 받는 ＋쪽 기준전압생성용 저항부(132a)와, 대향 투명전극에 인가되는 중간전압보다 저 전위의 기준전압을 받는 －쪽 기준전압생성부(132b)가 구성되며, 각 전압레벨 선택회로(134)는, ＋쪽 기준전압생성 저항부(132a)의 출력을 받는 ＋쪽 전압레벨 선택회로(134a)와 －쪽 기준전압생성 저항부(132b)의 출력을 받는 －쪽 전압레벨 선택회로(134b)로 나누어지고, ＋쪽 전압레벨 선택회로(134a)와 －쪽 전압레벨 선택회로(134b)가 번갈아 배치된다. 그리고 ＋쪽 전압레벨 선택회로(134a)와 －쪽 전압레벨 선택회로(134b)의 출력을 받는 선택기(136)에 의하여, 선택기 제어신호(Sse)에 따라, ＋쪽 전압레벨 선택회로(134a)의 출력과 －쪽 전압레벨 선택회로(134b)의 출력을 번갈아 바꾸어, 양자의 출력 쪽에 배치되는 출력버퍼(135, 135)로 공급하도록 제어된다. 즉, 서로 인접하는 2 개의 출력버퍼(135, 135)로부터는, 일정한 시간간격으로 번갈아 고저로 절환되는 전압신호가 출력되게 된다. 즉, 서로 인접하는 데이터선(106)에 접속되는 액정소자(102)에는, 항상 음양 반대의 전압이 인가된 상태로 되고, 또 그 상태가 일정한 시간간격으로 역전되게 된다. 이와 같이, 제 2 유형 액정모듈에 배치되는 소스드라이버(104B)에서는, 서로 인접하는 데이터선(106)의 전압을 번갈아 고저 절환시킴으로써, 1 개의 액정소자(102)로 인가되는 전압을 일정한 시간간격으로 음양 절환하도록 구성된다.
- 해결과제 -
여기서, 상기 제 1 유형, 제 2 유형 어느 것에 있어서도, 소스드라이버(104)에 공급되는 기준전압의 전압값 차이가 적은 것이 요구된다. 예를 들어 수 볼트의 전압을 64계조나 256계조로 세분화하면, 약 10~20mV 정도의 전압 폭으로 세분화되기 때문이다. 이와 같은 요구로부터, 종래의 액정모듈에 있어서는 각 소스드라이버(104)로, 전압생성·제어용회로(120)에서 생성된 기준전압을 가능한 한 전압강하가 없는 상태로 공급하기 위하여, 제 1 배선용기판(110)과 각 소스드라이버(104)를, 저항이 수 Ω 정도의 플렉시블 배선(111)으로 접속하도록 구성된다.
그러나 상기 종래의 액정모듈에 있어서 제 1 유형, 제 2 유형 모두에 공통되는 문제점으로, 소스드라이버에 기준전압을 공급하는 기준전압배선 구조의 복잡함이 있다. 특히, 컴퓨터그래픽 등 영상표시시스템의 진보에 수반하여, 소스드라이버에서 공급해야 할 전압신호를 보다 세분화 시켜야 한다는 요청이 높아지고 있으므로, 배선 수는 더더욱 증대될 것으로 예상된다. 때문에 도 9에 나타낸 구조에 있어서, 소스드라이버(104)와 플렉시블 배선(111)을 개재하고 접속되는 제 1 배선용기판(110)이 다층기판을 적층시킨 복잡한 것으로 되고, 또 액정모듈의 총 원가 저감을 가로막는 하나의 요인이 되고 있다.
본 발명의 목적은, 각 소스드라이버에 공급되는 기준전압의 전압값 차이를 억제하면서 기준전압을 공급하기 위한 배선 구조를 간략화할 수 있는 수단을 강구함으로써, 액정모듈의 소형화나 총 원가 저감을 실현하는 데에 있다.
본 발명은 액정소자를 구동시키기 위한 액정구동회로, 액정구동회로 내에 배치되는 반도체 칩 및 반도체 칩 내에 형성되는 기준전압 버퍼회로에 관한 것이다.
도 1은 본 발명의 각 실시형태에 있어서의 액정모듈 평면도.
도 2는 제 1 실시형태에 있어서 제 1 유형의 소스드라이버 구성을 개략적으로 나타내는 블록회로도.
도 3은 제 1 실시형태에 있어서 제 1 유형의 소스드라이버의 기준전압생성용 저항부 구성을 나타내는 전기회로도.
도 4의 (a), (b), (c)는 제 1 실시형태에 있어서의 오프셋 취소기능을 갖는 기준전압생성버퍼의 구성과, 그 스위치의 개폐제어를 나타내는 전기회로도.
도 5는 제 2 실시형태의 기준전압생성버퍼 구성을 나타내는 전기회로도.
도 6의 (a), (b)는 제 2 실시형태의 기준전압생성버퍼 각 스위치의 개폐를 제어하는 순서 및 그 변형예를 나타내는 타이밍도.
도 7은 제 3 실시형태에 있어서 제 2 유형의 소스드라이버 구성을 개략적으로 나타내는 블록회로도.
도 8은 제 3 실시형태의 ＋쪽 기준전압생성용 저항부와 －쪽 기준전압생성용 저항부의 구성을 나타내는 회로도.
도 9는 종래 액정모듈의 평면도.
도 10은 종래 제 1 유형의 소스드라이버 구성을 개략적으로 나타내는 블록회로도.
도 11은 종래 제 2 유형의 소스드라이버 구성을 개략적으로 나타내는 블록회로도.
본 발명의 액정구동회로는, 액정소자를 구동시키기 위한 복수의 소스드라이버를 액정패널상에 배치하여 구성되는 액정구동회로를 전제로 하며, 상기 액정소자를 구동시키기 위한 복수의 기준전압을 생성하는 기준전압생성회로와, 상기 기준전압생성회로에서 생성된 상기 복수의 기준전압을 상기 각 소스드라이버 회로장치에 공급하기 위한 기준전압배선이며, 상기 액정패널 상과 상기 각 소스드라이버 회로장치 상을 통해 연장되는 복수의 기준전압배선을 구비한다.
이로써, 종래 플렉시블 배선 등의 배선부재에 의하여 각 소스드라이버회로에 공급되던 기준전압이, 액정패널 상에 배설된 기준전압배선으로부터 공급되므로, 기준전압배선 등을 위해 종래 구성되던 배선용기판의 구조를 간소화할 수 있다. 따라서, 배선용기판의 적층매수의 저감 등에 의한 액정표시장치의 소형화나 총원가 저감의 실현을 도모할 수 있다.
상기 소스드라이버 회로장치는, 상기 소스드라이버 회로장치의 한쪽 단부에서 다른 쪽 단부까지 이어지며, 서로 다른 복수의 기준전압을 공급하기 위한 복수의 칩 내 기준전압배선과, 상기 복수의 칩 내 기준전압배선으로부터 분기되어 연장되는 동수의 분기 기준전압배선과, 상기 복수의 분기 기준전압배선으로부터 공급되는 기준전압을 받은 후 출력하는 동수의 버퍼와, 상기 복수의 버퍼로부터 공급되는 기준전압 중 어느 1 개를 상기 액정소자 구동용전압으로 선택하는 선택회로를 구비하는 것이 바람직하다.
각 기준전압배선이 액정패널 상에 배설되면, 칩 간 기준전압배선 등의 저항값이 커짐으로써, 기준전압배선으로 전류가 흐르면 각 소스드라이버회로로 입력되는 기준전압에 전압강하가 발생할 우려가 있다. 이에 반해, 선택회로의 앞단 쪽에 버퍼를 구성함으로써, 선택회로로 이어지는 기준전압배선에 버퍼를 통과한 전류가흐르지 않으므로, 각 액정소자에 적정한 구동용전압을 공급하는 것이 가능해진다.
본 발명의 반도체집적회로장치는, 액정모듈 내에 배치되고, 액정소자를 구동시키기 위한 소스드라이버 회로를 탑재하는 반도체집적회로장치를 전제로 하며, 상기 소스드라이버 회로는, 상기 반도체집적회로장치의 한쪽 단부에서 다른 쪽 단부까지 이어지며, 서로 다른 복수의 기준전압을 공급하기 위한 복수의 칩 내 기준전압배선과, 상기 복수의 칩 내 기준전압배선으로부터 분기하여 연장되는 동수의 분기 기준전압배선과, 상기 복수의 분기 기준전압배선으로부터 공급되는 기준전압을 받은 후 출력하는 동수의 버퍼와, 상기 복수의 버퍼로부터 공급되는 기준전압 중 어느 1 개를 상기 액정소자 구동용전압으로 선택하는 선택회로를 구비한다.
이로써, 상술한 바와 같은 패널 상에 기준전압배선을 배설한 액정구동회로를 구성하기 위하여 이용할 수 있는, 반도체 칩으로 이루어진 반도체집적회로장치의 공급이 가능해진다.
상기 버퍼의 출력전압을 받고, 상기 복수의 기준전압을 세분화한 세분화전압을 생성한 후, 상기 선택회로로 세분화전압을 출력하는 세분화전압생성회로를 추가로 구비하며, 상기 선택회로가 상기 세분화전압 중 어느 1 개를 선택하는 구성으로 함으로써, 고도로 정밀화된 화상을 표시하기 위한 액정패널에 적합한 반도체집적회로장치가 얻어진다.
상기 버퍼는, 입력전압과 출력전압과의 전위차를 저감시키는 오프셋 취소기능을 가짐으로써, 차가 작고 정밀도 높은 기준전압의 공급이 가능해진다.
상기 버퍼를, 한쪽 단자에 상기 버퍼로의 입력전압을, 다른 쪽 단자에 자기출력전압을 각각 받아, 출력전압을 입력전압과 동등해지도록 동작하는 연산기와, 제 1, 제 2 전극을 가지며 상기 입력전압과 출력전압과의 전압차에 상당하는 전하를 축적하기 위한 커패시터와, 상기 연산기로 입력전압을 도입하기 위한 입력측 노드와, 상기 커패시터의 제 1 전극에 접속된 제 1 노드와, 상기 커패시터의 제 2 전극에 접속된 제 2 노드와, 상기 연산기의 출력전압을 받는 제 3 노드와, 상기 제 2 노드와 상기 제 3 노드 사이에 개설된 제 1 스위칭소자와, 상기 제 1 노드와 상기 연산기 입력측 노드 사이에 개설된 제 2 스위칭소자와, 상기 제 1 노드와 상기 제 3 노드 사이에 개설된 제 3 스위칭소자로 구성할 수 있다.
상기 제 2 노드에 부설되며, 상기 제 1 스위칭소자의 절환에 의한 제 2 노드의 전기적변화를 보상하기 위한 제 5 스위칭소자를 개설한 폐회로를 추가로 구비함으로써, 보다 안정된 기준전압을 출력할 수 있다.
상기 버퍼를, 외부에서 생성된 기준전압을 입력전압으로 받는 입력측 노드와, 출력전압을 송출하기 위한 출력측 노드와의 사이에, 2 개의 버퍼회로를 병렬로 배치하여 구성하고, 상기 각 버퍼회로를, 한쪽 단자에 입력전압을, 다른 쪽 단자에 자기 출력전압을 각각 받아, 출력전압을 입력전압과 동등해지도록 동작하는 연산기와, 제 1, 제 2 전극을 가지며 상기 입력전압과 출력전압과의 전압차에 상당하는 전하를 축적하기 위한 커패시터와, 상기 커패시터의 제 1 전극에 접속된 제 1 노드와, 상기 커패시터의 제 2 전극에 접속된 제 2 노드와, 상기 연산기의 출력신호를 받는 제 3 노드와, 상기 제 2 노드와 상기 제 3 노드 사이에 개설된 제 1 스위칭소자와, 상기 제 1 노드와 상기 입력측 노드 사이에 개설된 제 2 스위칭소자와, 상기제 1 노드와 상기 출력측 노드 사이에 개설된 제 3 스위칭소자와, 상기 제 3 노드와 상기 출력측 노드 사이에 개설된 제 4 스위칭소자로 구성하는 것이 바람직하다.
이로써, 한쪽 버퍼회로에서 커패시터로 오프셋전압에 상당하는 전하를 축적하는 동안은, 당해 버퍼회로와 출력측 노드를 전기적으로 차단해두고, 다른 쪽 버퍼회로로부터 오프셋 취소된 기준전압을 출력측 노드로 출력하는 것이 가능해진다. 또 이 상태를 번갈아 바꿈으로써, 항상 오프셋 취소된 기준전압을 출력할 수 있어, 출력을 정지해야만 하는 무효기간을 저감할 수 있다.
본 발명의 기준전압 버퍼회로는, 액정모듈의 액정소자를 구동시키기 위한 소스드라이버회로에 배치되는 기준전압 버퍼회로이며, 외부에서 생성된 기준전압을 입력전압으로 받는 입력측 노드와, 출력전압을 송출하기 위한 출력측 노드와의 사이에, 2 개의 버퍼회로를 병렬로 배치하여 구성되고, 상기 2 개의 버퍼회로 중 각 버퍼회로는, 한쪽 단자에 입력전압을, 다른 쪽 단자에 자기 출력전압을 각각 받고, 출력전압을 입력전압과 동등해지도록 동작하는 연산기와, 제 1, 제 2 전극을 가지며, 상기 입력전압과 출력전압과의 전압차에 상당하는 전하를 축적하기 위한 커패시터와, 상기 커패시터의 제 1 전극에 접속된 제 1 노드와, 상기 커패시터의 제 2 전극에 접속된 제 2 노드와, 상기 연산기의 출력신호를 받는 제 3 노드와, 상기 제 2 노드와 상기 제 3 노드 사이에 개설된 제 1 스위칭소자와, 상기 제 1 노드와 상기 연산기의 입력측과의 사이에 개설된 제 2 스위칭소자와, 상기 제 1 노드와 상기 출력측 노드 사이에 개설된 제 3 스위칭소자와, 상기 제 3 노드와 상기 출력측 노드 사이에 개설된 제 4 스위칭소자로 구성된다.
이로써, 한쪽 버퍼회로에서 커패시터로 오프셋전압에 상당하는 전하를 축절하는 동안, 당해 버퍼회로와 출력측 노드를 전기적으로 차단해두고, 다른 쪽 버퍼회로에서 오프셋 취소된 기준전압을 출력측 노드로 출력하는 것이 가능해진다. 또 이 상태를 번갈아 절환시킴으로써, 항상 오프셋 취소된 기준전압을 출력할 수 있다.
상기 제 2 노드에 부설되며, 상기 제 1 스위칭소자의 절환에 의한 제 2 노드의 전기적 변화를 보상하기 위한 제 5 스위칭소자를 개설한 폐회로를 추가로 구비함에 따라, 제 2 스위칭소자의 기생용량을 취소함으로써 제 2 노드 전압의 변동을 보상할 수 있으므로, 연산기의 출력전압도 안정되게 된다.
본 발명의 기준전압 버퍼회로 제어방법은, 입력측 노드와 출력측 노드 사이에, 출력전압을 입력전압과 동등해지도록 동작하는 연산기와, 제 1, 제 2 전극을 갖는 커패시터와, 상기 커패시터의 제 1 전극에 접속된 제 1 노드와, 상기 커패시터의 제 2 전극에 접속된 제 2 노드와, 상기 연산기의 출력신호를 받는 제 3 노드와, 상기 제 2 노드와 상기 제 3 노드 사이에 개설된 제 1 스위칭소자와, 상기 제 1 노드와 상기 연산기의 입력측 사이에 개설된 제 2 스위칭소자와, 상기 제 1 노드와 상기 출력측 노드 사이에 개설된 제 3 스위칭소자와, 상기 제 3 노드와 상기 출력측 노드 사이에 개설된 제 4 스위칭소자를 각각 갖는 2 개의 버퍼회로를 서로 병렬로 접속하여 구성되는 기준전압 버퍼회로의 제어방법이며, 상기 각 버퍼회로에 있어서, 당해 버퍼회로로부터 기준전압을 출력하는 출력모드일 때는, 상기 제 3 및 제 4 스위칭소자를 도통상태로 하고, 상기 제 1 및 제 2 스위칭소자를 비도통상태로 하는 한편, 당해 버퍼회로의 커패시터에 전하를 축적하는 전하축적모드일 때는, 상기 제 3 및 제 4 스위칭소자를 비도통상태로 하고, 상기 제 1 및 제 2 스위칭소자를 도통상태로 하는 방법이다.
이 방법으로써, 한쪽 버퍼회로에서 커패시터로 오프셋전압에 상당하는 전하를 축적하는 동안, 당해 버퍼회로와 출력측 노드를 전기적으로 차단해두고, 다른 쪽 버퍼회로에서 오프셋 취소된 기준전압을 출력측 노드로 출력하는 것이 가능해진다. 또 이 상태를 번갈아 절환시킴으로써, 항상 오프셋 취소된 기준전압을 출력할 수 있음과 동시에, 출력을 정지시켜야만 하는 무효기간을 저감할 수 있다.
상기 제 2 노드에 부설되며, 상기 제 1 스위칭소자에 의한 제 1 노드의 전기적 변화를 소거하기 위한 제 5 스위칭소자를 개설한 폐회로를 추가로 구비하고, 상기 제 1 스위칭소자의 도통·비도통을 바꿀 때는 상기 제 5 스위칭소자를 연동시켜 역방향으로 바꿈으로써, 상술한 바와 같이, 연산기로부터 안정된 기준전압을 출력시킬 수 있다.
상기 2 개의 버퍼회로 중 한쪽 버퍼회로가 상기 출력모드이며 다른 쪽 버퍼회로가 상기 전하축적모드의 상태에서, 상기 한쪽 버퍼회로가 상기 전하축적모드이며 다른 쪽 버퍼회로가 상기 출력모드인 상태로 바꿀 때는, 상기 한쪽 버퍼회로의 제 3 및 제 4 스위칭소자를 비도통상태로 바꾼 후에, 상기 다른 쪽 버퍼회로의 제 3 및 제 4 스위칭소자를 도통상태로 바꿈으로써, 제어모드의 절환 시에 있어서도, 오프셋된 기준전압이 출력측 노드로 출력되는 것을 확실하게 방지할 수 있다.
이 경우, 상기 한쪽 버퍼회로의 제 3 및 제 4 스위칭소자를 비도통상태로 바꿀 때는, 상기 제 4 스위칭소자를 비도통상태로 바꾼 후, 상기 제 3 스위칭소자를 비도통상태로 바꾸고, 상기 다른 쪽 버퍼회로의 제 3 및 제 4 스위칭소자를 도통상태로 바꿀 때는, 상기 제 3 스위칭소자를 도통상태로 바꾼 후, 상기 제 4 스위칭소자를 도통상태로 바꿀 수 있다.
(제 1 실시형태)
도 1은 본 발명 각 실시형태에 있어서의 액정모듈(90) 평면도이다. 도 1에 나타내는 바와 같이 각 실시형태의 액정모듈(90)은, 액정패널(1)과, 액정패널(1) 액정표시부(1a) 중의 액정소자(2)를 구동시키기 위한 구동회로로 나누어진다. 액정패널(1)의 액정표시부(1a)에는 액정을 사이에 두는 1 쌍의 유리기판이 구성되며, 도 1에 나타나는 한쪽 유리기판(위쪽 유리기판)과, 도 1에는 나타나지 않은 대향 유리기판(아래쪽 유리기판)과의 사이에, 액정소자(2)와 TFT(3)가 매트릭스형으로 배치된다. 액정소자(2)는, 예를 들어 위쪽 유리기판의 하면에 형성된 투명전극과, 대향 유리기판의 상면에 형성된 대향 투명전극 사이에 개재하는 액정으로 구성된다. 또 TFT(3)는, 위쪽 유리기판의 하면에서 투명전극에 접속되고, 투명전극의 전압을 제어하기 위한 트랜지스터이다. 또 도 1에는 나타나지 않지만, 컬러필터, 아래 쪽 유리기판, 대향 투명전극, 편광필터 등이 구성되며, 아래쪽에 광 조사부 등이 구성된다. 상기 1 쌍의 유리기판, 액정, 각 투명전극, TFT, 컬러필터, 편광필터 등으로 액정패널(1)이 구성된다.
또 구동회로는 각 TFT(3)의 소스 전압을 제어하기 위한 복수의 (본 실시형태에서는 8 개의) 소스드라이버(4)와, 각 TFT(3)의 게이트전압을 제어하기 위한 게이트드라이버(5)와, 소스드라이버(4) 및 게이트드라이버(5)로 공급하는 전압신호나 제어신호를 생성하기 위한 전압생성·제어용회로(20)를 구비한다. 또 액정모듈(90)은 전압생성·제어용회로(20)와 소스드라이버(4) 사이에 구성된 제 1 배선용기판(10)과, 전압생성·제어회로(20)와 게이트드라이버(5) 사이에 구성된 제 2 배선용기판(12)을 구비한다. 제 1 배선용기판(10)과 각 소스드라이버(4)는 플렉시블 배선(11)을 통해 접속되며, 제 2 배선용기판(12)과 각 게이트드라이버(5)는 플렉시블 배선(13)을 통해 접속된다. 구동회로 중 각 소스드라이버(4)와 각 게이트드라이버(5)는, 액정패널(1)의 유리기판 위에 배치된다. 즉, 이른바 COG(Chip On Glass)타입의 구조로 된다. 각 소스드라이버(4)는, 예를 들어 8 개의 LSI칩으로서 개별 구성된다.
그리고 액정패널(1)에서, 구동회로의 각 소스드라이버(4)로부터 도 1에 나타내는 열(column)을 따라 액정표시부(1a)까지 다수의 데이터선(6)이 연장되며, 각 데이터선(6)은 각 TFT(3)의 소스에 접속된다. 또 게이트드라이버(5)로부터 도 1에 나타내는 행(row)을 따라 액정표시부(1a)까지 다수의 게이트선(7)이 연장되며, 각 게이트선(7)은 각 TFT(3)의 게이트에 접속된다.
여기서, 본 실시형태의 특징은, 기준전압배선이 플렉시블 배선(11) 중에는 포함되지 않고, 별도로 전압생성·제어용회로(20)와 1 개의 소스드라이버(4) 사이에 도출 쪽 기준전압배선(15)이 구성되며, 또 각 소스드라이버(4) 사이에는, 각각 저항값이 수 100Ω 정도의 도체선으로 된 칩간 기준전압배선(16)(패널상 기준전압배선)이 구성되며, 후술하는 바와 같이, 각 소스드라이버(4) 내에는 각 칩간 기준전압배선(16)으로 하나의 연속된 배선이 되도록 형성된 칩 내 기준전압배선이 복수 개(본 실시형태에서는 10 개) 구성되는 점이다. 그리고 플렉시블 배선(11)에는 데이터공급용 배선, 소스드라이버(4) 내 회로를 제어하기 위한 신호를 공급하는 배선, 각 회로의 트랜지스터 구동용전압을 공급하는 배선 등만이 포함된다.
도 2는 제 1 실시형태에 있어서 제 1 유형의 소스드라이버(4A) 구성을 개략적으로 나타내는 블록회로도이다. 도 2에 나타내는 바와 같이, LSI칩으로 구성되는 소스드라이버(4A) 내에는, 각각 저항값이 수Ω~수백Ω의 도체선으로 된 10 개의 칩 내 기준전압배선(17)이 LSI칩의 양 단부에 걸쳐 형성되며, 각 칩 내 기준전압배선(17)의 양 단부에는 칩간 기준전압배선(16)을 기계적으로 접속하기 위한 입력측 패드(18a)와 출력측 패드(18b)가 각각 구성된다. 또 소스드라이버(4A) 내에는 각 기준전압배선(17)으로부터 각각 분기하는 각 분기 기준전압배선(17a)이 구성되며, 이 분기 기준전압배선(17a)과 동수의 기준전압생성버퍼(31)와, 기준전압생성버퍼(31)를 제어하기 위한 제어회로(30)와, 각 기준전압생성버퍼(31)의 신호를 받아, 기준전압을 n단계(예를 들어 64단계)로 세분화시키기 위한 기준전압생성용 저항부(32)와, 기준전압생성용 저항부(32)에 접속되는 다수의 전압레벨 선택회로(34)와, 각 전압레벨 선택회로(34)의 뒷단 쪽에 배치된 출력버퍼(35)를 구비한다.
각 전압레벨선택회로(34)는 n 개의 신호선을 통해 기준전압생성용 저항부(32)로부터 전압신호를 받으며, 각 전압레벨선택회로(34)는 전압선택 제어신호(Svs)의 제어에 의하여, n 개의 신호선 중 어느 1 개의 신호선으로부터 공급되는 전압신호를 통과시켜, 출력버퍼(35)를 거쳐 데이터선(6)으로 출력하는 것이다. 즉, 전압선택 제어신호(Svs)에 의하여, TFT(3)를 거쳐, 액정소자(2)를 사이에 둔 1 쌍의 투명전극 사이에 인가되는 전압을 64단계 중 어느 1 개로 제어함으로써, 당해 액정소자(2)를 통과한 광의 명도가 제어된다. 또 1 개의 소스드라이버(4A) 내에서 전압레벨 선택회로(34)는, 컬러표시의 경우, 예를 들어 384 개씩 배치된다.
도 3은 기준전압생성용 저항부(32)의 구성을 나타내는 전기회로도이다. 도 3에 나타내는 바와 같이 기준전압생성용 저항부(32)는, (n-1)개(이 예에서는 63 개)의 저항체(R1~R63)를 직렬로 접속하여 구성된다. 또 각 분기 기준전압배선(17a)으로부터 10단계로 나누어진 기준전압(VREF0~VREF9)이 입력되면, 각 저항체(R1~R63)간 노드로부터, 64단계로 세분화된 전압신호(V0~V63)을 출력하도록 구성된다.
도 9에 나타낸 종래의 액정모듈(100)에서는, 제 1 배선용기판(110)에, 기준전압배선을 포함하는 많은 배선을 탑재하고 플렉시블 배선(111)을 통해 기준전압을 소스드라이버(104)로 공급했지만, 도 1~도 3에 나타낸 본 실시형태의 액정모듈(90)에서는, 기준전압은 전압생성·제어용회로(20)로부터, 각 기준전압배선(15, 16, 17)를 통해 각 소스드라이버(4)로 공급되므로, 제 1 배선용기판(10)에는 기준전압을 공급하기 위한 배선을 탑재시킬 필요가 없으며, 그 만큼 제 1 배선용기판(10)의 구조를 간소화할 수 있다. 즉, 종래 다수의 기판을 적층시켜 구성하던 제 1 배선용기판의 구조를 간략화함으로써, 액정모듈(90)의 소형화와 총원가의 저감을 도모할 수 있다.
여기서, 상술한 바와 같이, 종래의 액정모듈(100)에 있어서의 제 1 배선용기판(110) 중 기준전압 공급배선(131)의 저항값은 수 Ω 정도인데 비해, 본 실시형태의 액정모듈(90)에 있어서의 기준전압배선(15), 칩 내 기준전압배선(17) 및 칩간 기준전압배선(16)의 저항값은 수 Ω~수백 Ω이다. 따라서 소스드라이버(4)가 전압생성·제어용회로(20)에서 멀어질수록 소스드라이버(4)가 받는 기준전압은 커다란 전압강하를 발생시킬 우려가 있다.
그래서 본 실시형태에서는, 기준전압생성버퍼(31)를, 각 소스드라이버(4) 내 기준전압생성용 저항부(32)의 직전 위치에 배치함으로써, 기준전압배선을 통해 기준전압 생성저항으로 유입·유출하는 전류가 없어지고, 각 기준전압배선(15, 16, 17, 17a)의 저항이 수백 Ω이라도 전압강하를 억제하도록 한다.
또 이 기준전압생성버퍼(31)에서의 입력전압과 출력전압의 차(오프셋전압)을 가능한 한 저감하기 위한 수단도 강구한다. 이 점에 대하여 이하, 설명한다.
도 4의 (a), (b), (c)는 본 실시형태에 있어서 오프셋 취소기능을 갖는 기준전압생성버퍼(31A)의 구성과, 그 스위치의 개폐제어를 나타내는 전기회로도이다.
도 4의 (a)에 나타내는 바와 같이, 이 기준전압생성버퍼(31A)는 연산증폭기(OPa)와, 커패시터(Coff)와, 4 개 스위치(SWa1, SWa2, SWb1, SWb2)를 구비한다. 연산증폭기(OPa)의 비반전 입력단자는, 입력측 노드(N0)를 거쳐 입력측 신호선인 분기 기준전압배선(17a)에 접속된다. 연산증폭기(OPa)의 반전 입력단자는 노드(N2)를 거쳐 커패시터(Coff)의 한쪽 전극에 접속된다. 또 커패시터(Coff)의 다른 쪽 전극은 노드(N1)에 접속되며, 또 노드(N1)와 노드(N0) 사이에 스위치(Sa2)가개설된다. 노드(N2)에는 스위치(SWb1)를 개설한 폐회로가 부설된다. 연산증폭기(OPa)의 출력측 단자는 노드(N3)에 접속되며, 노드(N3)와 노드(N2) 사이에는 스위치(SWa1)가 개설되고, 노드(N3)와 노드(N1) 사이에는 스위치(SWb2)가 각각 개설된다. 그리고 스위치(SWa1, SWa2)는 제어회로(30)로부터 출력되는 제어신호(Sa)에 의하여 개폐제어되며, 스위치(SWb1, SWb2)는 제어회로(30)로부터 출력되는 제어신호(Sb)(제어신호(Sa)와는 다른 제어신호)에 의하여 개폐제어된다. 각 스위치(SWa1, SWa2, SWb1, SWb2)는 통상 MOS트랜지스터로 구성된다. 스위치(SWb1)는 스위치(SWa1)와 온·오프동작을 반전시켜 스위치(SWa1)의 기생용량을 취소하는 동작보상용 스위치이다.
여기서, 기준전압생성버퍼(31A)에서 연산증폭기(OPa)가 개재함으로써, 입력측 노드(N0)로부터 노드(N3)로 전류가 유입하는 일은 없다. 또 일반적인 연산증폭기는 2 개의 입력단자로부터 받는 전압의 차분을 증폭하는 차분증폭기로서 기능하는 것이지만, 본 실시형태의 연산증폭기(OPa)는 출력전압을 한쪽 입력전압으로서 피드백하는 음귀환형 구조로 돼있으며, 이와 같은 연산증폭기(OPa)는 출력전압(Vout)이 입력전압(Vin)과 동등해지도록 동작한다. 단, 연산증폭기(OPa)를 구성시킨 것만으로는 그 입력측 노드(N0)와 출력측 노드(N3) 사이에 어느 정도의 전위차, 즉 오프셋전압(Voff)이 발생한다. 그래서 커패시터(Coff)를 구성함으로써 오프셋전압(Voff)을 취소하도록 한다.
이 기준전압 생성버퍼(31A)의 동작에 대하여 도 4의 (b), (c)를 참조하면서 설명한다. 우선 도 4의 (b)에 나타내는 바와 같이, 스위치(SWa1, SWa2)를 닫고(온상태), 스위치(SWb1, SWb2)를 연다(오프상태). 이 때 노드(N1)의 전압은 입력신호(Vin)의 전압값이 되며, 노드(N2)의 전압은 입력신호(Vin)의 전압값과 연산증폭기(OPa)의 오프셋전압(Voff)을 가산한 전압값(Vin＋Voff)이 된다. 따라서 노드(N1-N2)간에 개재하는 커패시터(Coff)에는, 연산증폭기(OPa)의 오프셋전압(Voff)에 상당하는 전하가 축적된다.
다음으로 도 4의 (c)에 나타내는 바와 같이, 커패시터(Coff)에 축적된 전하를 방출하지 않도록 스위치(SWa1, SWa2)를 열고(오프상태), 스위치(SWb1, SWb2)를 닫는다(온상태). 그러면, 오프셋전압(Voff)을 취소한 전압이 출력전압(Vout)으로서 출력된다. 이로써, 입력신호(Vin)의 전압값과 거의 동등한 전압을 출력할 수 있다. 그 후, 도 4의 (b)에 나타낸 접속상태와 도 4의 (c)에 나타낸 접속상태를 일정한 시간 간격별로(1 클록 주기별로 한정되는 것은 아님) 번갈아 바꾸어, 오프셋 취소기능을 수행해간다.
이와 같은 오프셋 취소기능을 부가시킨 기준전압 생성버퍼(31A)를 구성함으로써, 기준전압배선(17)으로부터, 세분화되기 전의 기준전압으로서 고 정밀도의 전압값을 기준전압생성저항부(32)로 공급할 수 있으며, 나아가서 각 액정소자(2)에 인가되는 제어용전압값의 차이를 억제할 수 있다.
(제 2 실시예)
상기 제 1 실시형태의 도 4의 (a)에 나타낸 오프셋취소기능을 갖는 기준전압 생성버퍼(31A)에서, 기준전압배선으로부터 공급되는 기준전압값은, 도 4의 (b)에 나타낸 상태에서 노드(N3)의 전압은 (Vin＋Vout)가 되며, 오프셋된 기준전압이 출력되게 된다. 그런데 커패시터(Coff)에 오프셋전압(Voff)이 충전될 때까지 도 4의 (b)의 상태를 유지시킬 필요가 있기 때문에, 이 기간이 길어지면 오프셋 취소된 전압값이 기준전압으로서 기준전압생성용 저항부(32)로 공급되는 기간이 짧아지므로, 앞으로의 저 전압화, 고 정밀화에 대응할 수 없게 될 우려가 있다.
그래서 본 실시형태에서는, 보다 확실하게 오프셋 취소를 실현할 수 있는 기준전압 생성버퍼를 구성한 예에 대하여 설명한다. 본 실시형태에서도 제 1 실시형태의 액정모듈(90), 소스드라이버(4), 기준전압생성용 저항부(32)(도 1~도 3 참조)의 기본구성을 그대로 채용하는 것으로 한다.
도 5는 본 실시형태의 기준전압 생성버퍼(31B) 구성을 나타내는 전기회로도이다. 본 실시형태의 기준전압 생성버퍼(31B)는 연산증폭기(OPa)와, 커패시터(Coff)와, 5 개의 스위치(SWa1, SWa2, SWb1, SWb2, SWc)를 구비한 제 1 버퍼회로(31Ba)와, 연산증폭기(OPa)와, 커패시터(Coff)와, 5 개 스위치(SWa1, SWa2, SWb1, SWb2, SWd)를 구비한 제 2 버퍼회로(31Bb)를 구비한다. 제 1 버퍼회로(31Ba)에서 연산증폭기(OPa)의 비반전입력단자는, 입력측 노드(N0)를 거쳐 입력측 신호선인 분기 기준전압배선(17a)에 접속된다. 연산증폭기(OPa)의 반전입력단자는 노드(N2a)를 거쳐 커패시터(Coff)의 한쪽 전극에 접속된다. 또 커패시터(Coff)의 다른 쪽 전극은 노드(N1a)에 접속되고, 또 노드(N1a)와 노드(N0) 사이에 스위치(SWa2)가 개설된다. 노드(N2a)에는 스위치(SWb1)를 개설한 폐회로가 부설된다. 연산증폭기(OPa)의 출력측 단자는 노드(N3a)에 접속되며, 노드(N3a)와 노드(N2a) 사이에 스위치(SWa1)가 개설된다. 또한 기준신호출력부가 될 출력측 노드(N4)와 노드(N3a) 사이에는 스위치(SWc)가, 출력측 노드(N4)와 노드(N1a) 사이에는 스위치(SWb2)가 각각 개설된다. 또 제어회로(30)로부터는, 각각 다른 제어신호(Sa, Sb, Sc, Sd)가 출력된다.
제 2 버퍼회로(31Bb)는, 제 1 버퍼회로(31Ba)의 스위치(SWc) 대신에 스위치(SWd)를, 스위치(SWa1, SWa2) 대신에 스위치(SWb1, SWb2)를, 스위치(SWb1, SWb2) 대신에 스위치(SWa1, SWa2)를, 노드(N1a, N2a, N3a) 대신에 노드(N1b, N2b, N3b)를 각각 배치한 구성으로 된다. 또 제 1 버퍼회로(31Ba) 및 제 2 버퍼회로(31Bb)에서, 스위치(SWa1, SWa2)는 제어회로(30)로부터 출력되는 제어신호(Sa)에 의하여 개폐제어되고, 스위치(SWb1, SWb2)는 제어회로(30)로부터 출력되는 제어신호(Sb)에 의하여 개폐제어되며, 스위치(SWc)는 제어회로(30)로부터 출력되는 제어신호(Sc)에 의하여 개폐제어되고, 스위치(SWd)는 제어회로(30)로부터 출력되는 제어신호(Sd)에 의하여 개폐제어된다. 이와 같이, 제 1 버퍼회로(31Ba)와 제 2 버퍼회로(31Bb)는 기본적으로 같은 회로구성을 갖고있는 것으로 생각해도 된다. 즉, 스위치(SW)의 개폐제어가 역으로 될뿐이다.
여기서, 제 1 실시형태에 있어서는, 도 4의 (a)에 나타낸 바와 같이, 기준전압 생성버퍼(31A)에서 스위치(SWb2)의 출력측 노드와, 스위치(SWa1)의 출력측 노드가 공통 노드(N3)로 되지만, 도 5에 나타내는 본 실시형태 기준전압생성버퍼(31B)의 각 버퍼회로(31Ba, 31Bb)에서는, 스위치(SWb2, SWa2)의 출력측 노드는 출력신호(Vout)를 출력하기 위한 출력측 노드(N4)에 직결되며(공통화되며), 스위치(SWa1, SWb1)의 출력측 노드는 연산증폭기(OPa)의 출력측과 스위치(SWc,SWd) 사이의 노드(N3a, N3b)에 각각 직결된다(공통화된다).
도 6의 (a)는 본 실시형태 기준전압 생성버퍼(31B)의 각 스위치 개폐를 제어하는 순서를 나타내는 타이밍도이다. 먼저 시점(t0)에서는 제어신호(Sa, Sd)가 고레벨로, 제어신호(Sb, Sc)가 저레벨로 됨으로써, 스위치(SWa1, SWa2, SWd)가 닫히고(온상태), 스위치(SWb1, SWb2, SWc)가 열린다(오프상태). 따라서 제 1 버퍼회로(31Ba)는 출력측 노드(N4)와 차단된 상태로 되고, 제 2 버퍼회로(31Bb)의 노드(N3b)로부터 기준신호 출력부인 출력측 노드(N4)로 기준전압이 출력된다. 이 때 제 2 버퍼회로(31Bb)는 도 4의 (c)에 나타낸 접속상태와 실질적으로 같은 접속상태로 되므로, 이미 설명한 바와 같이, 출력측 노드(N4)로부터는 오프셋취소된 기준전압이 출력된다. 한편, 제 1 버퍼회로(31Ba)는 도 4의 (b)에 나타낸 접속상태와 실질적으로 같은 접속상태로 되며, 커패시터(Coff)에 오프셋전압(Voff)을 충전하고있는 상태이다.
다음으로 시점(t1)에서, 그 때까지의 상태에서 제어신호(Sd)만이 저레벨로 되어, 스위치(SWd)가 열린다(오프상태). 그 후 시점(t2)에서, 제어신호(Sa)가 저레벨로 되므로, 스위치(SWa1, SWa2)가 열려(오프상태), 제 2 버퍼회로(31Bb)와 출력측 노드(N4)는 서로 차단된 상태로 된다. 한편, 제 1 버퍼회로(31Ba)의 스위치(SWb2 및 SWc)는 열린 채이므로, 제 1 버퍼회로(31Ba)와 출력측 노드(N4) 모두 서로 차단된 상태로 된다.
그 후, 시점(t3)에서, 제어신호(Sb)가 고레벨이 되어 스위치(SWb1, SWb2)가 닫히며(온상태), 또 시점(t4)에서 제어신호(Sc)가 고레벨이 되어 스위치(SWc)가 닫히면(온상태), 제 1 버퍼회로(31Ba)가 도 4의 (c)에 나타낸 상태로 되고, 출력측 노드(N4)에는 오프셋 취소된 기준전압이 출력된다. 한편, 제 2 버퍼회로(31Bb)에서는 스위치(SWb1, SWb2)가 닫힘으로써 커패시터(Coff)가 충전상태로 되지만, 스위치(SWa2, SWd)가 열려있으므로, 제 2 버퍼회로(31Bb)는 출력측 노드(N4)와 차단된 상태로 된다.
따라서 시점(t1~t4) 사이에 있어서, 출력신호(Vout)로서 오프셋전압(Voff)을 포함하는 출력전압(Vin＋Voff)이 기준전압생성용 저항부(32)로 출력되는 일은 없으며, 수 클록주기의 기간 이외는 오프셋 취소된 기준전압만의 공급이 가능해진다.
그 후 시점(t5~t7)에서, 상술한 시점(t1~t4)의 제어와 역순서로 각 스위치(SW)의 개폐제어가 실행된다. 즉, 제 1 버퍼회로(31Ba) 및 제 2 버퍼회로(31Bb)와, 출력측 노드(N4)를 차단된 상태로 하고나서 제 1 버퍼회로(31Ba)를 충전상태로 바꾸고, 오프셋 취소된 기준전압을 제 2 버퍼회로(31Bb)로부터 출력측 노드(N4)로 출력하도록 바꾸는 것이다.
한편 시점(t2-t3)간이나 시점(t6-t7)간에서는, 어느 기준전압생성버퍼(31Bb)의 버퍼회로(31Ba, 31Bb)에서도 생성신호가 출력되지 않지만, 이 무효기간은 수 클록주기 정도이다.
본 실시형태에서는 상기 제 1 실시형태의 효과에 더불어, 오프셋 취소기능을 보다 확실하게 얻을 수 있다. 즉, 구조상, 단일 오프셋 취소기능부설 버퍼회로에서는, 오프셋 취소를 실현하기 위한 충전기간 동안 오프셋전압을 포함하는 출력전압을 출력하거나, 그 동안 출력을 정지시키도록 해야 할 필요가 있다. 때문에, 기준전압이 출력되지 않는 무효기간이 길어질 우려가 있다.
이에 반해 본 실시형태에서는, 한쪽 생성회로(31Ba(또는 31Bb))가 충전되는 동안에, 다른 쪽 생성회로(31Bb(또는 31Ba))가 오프셋 취소된 기준전압을 출력하도록 동작시킴으로써, 무효기간을 수 클록주기 정도로 억제하면서, 오프셋 취소된 기준전압만을 출력할 수 있다.
도 6의 (b)는 도 6의 (a)에 나타낸 시점(t1, t2)을 같은 타이밍으로 하고, 시점(t3, t4)을 같은 타이밍으로 한 본 실시형태의 변형예에 관한 타이밍도이다. 이 변형예에서는 본 실시형태와 마찬가지의 효과를 발휘할 수 있고, 또 제 1 버퍼회로(31a)와 제 2 버퍼회로(31b)와의 충전-출력상태 절환에 요하는 시간을 도 6의 (a)에 나타낸 타이밍도보다 단축할 수 있는 이점이 있다.
(제 3 실시예)
본 실시형태에서는 제 2 유형의 소스드라이버를 갖는 액정모듈에 대하여 설명하기로 한다.
도 7은 본 실시형태에 있어서의 제 2 유형 소스드라이버(4B) 구성을 개략적으로 나타내는 블록회로도이다. 도 7에 나타내는 바와 같이, 소스드라이버(4B) 내에는, 대향 투명전극에 인가되는 중간전압보다 고전위의 기준전압을 받는 ＋쪽 기준전압생성용 저항부(32a)와, 대향 투명전극에 인가되는 중간전압보다 저전위의 기준전압을 받는 －쪽 기준전압생성부(32B)가 구성되며, 각 전압레벨 선택회로(34)는, ＋쪽 기준전압생성 저항부(32a)의 출력을 받는 ＋쪽 전압레벨 선택회로(34a)와, －쪽 기준전압생성 저항부(32b)의 출력을 받는 －쪽 전압레벨 선택회로(34b)로나누어져, ＋쪽 전압레벨 선택회로(34a)와 －쪽 전압레벨 선택회로(34b)가 번갈아 배치된다. 또 ＋쪽 전압레벨 선택회로(34a)와 －쪽 전압레벨 선택회로(34b)의 출력을 받는 선택기(36)에 의하여, 선택기제어신호(Sse)에 따라 ＋쪽 전압레벨 선택회로(34a)의 출력과 －쪽 전압레벨 선택회로(34b)의 출력을 번갈아 바꾸고, 양자의 출력측에 배치되는 출력버퍼(35, 35)로 공급하도록 제어된다. 즉, 서로 인접하는 2 개의 출력버퍼(35, 35)로부터는, 일정한 시간간격으로 번갈아 고저 절환되는 전압신호가 출력되게 된다. 즉, 서로 인접하는 데이터선(6)에 접속되는 액정소자(2)에는 항상 음양 반대의 전압이 인가된 상태로 되고, 또 그 상태가 일정한 시간간격으로 역전하는 것으로 된다. 이와 같이 제 2 유형의 액정모듈에 배치되는 소스드라이버(4B)에서는, 서로 인접하는 데이터선(6)의 전압을 번갈아 고저 절환시킴으로써, 1 개의 액정소자(2)에 인가되는 전압을 일정 시간간격으로 음양 절환시키도록 구성된다.
또 도 8은 본 실시형태의 ＋쪽 기준전압생성용 저항부(32a)와, －쪽 기준전압생성용 저항부(32b)의 구성을 나타내는 회로도이다. 도 8에 나타내는 바와 같이, ＋쪽 기준전압생성용 저항부(32a)는 (n-1)개(이 예에서는 63 개)의 저항체(R1~R63)를 직렬로 접속하여 구성된다. 또 각 분기 기준전압배선(17a)에서 5 단계로 나누어진 기준전압(VREF0~VREF4)이 입력되면 각 저항체(R1~R63)간 노드로부터, 64 단계로 세분화된 전압신호(V0~V63)를 출력하도록 구성된다. －쪽 기준전압생성용 저항부(32b)는, (n-1)개(이 예에서는 63 개)의 저항체(R65~R127)를 직렬로 접속하여 구성된다. 또 각 분기 기준전압배선(17a)에서 5 단계로 나누어진기준전압(VREF5~VREF9)이 입력되면, 각 저항체(R65~R127)간 노드로부터, 64 단계로 세분화된 전압신호(V65~V127)를 출력하도록 구성된다.
본 실시형태에서는, 기준전압생성버퍼(31)의 구성으로서 제 1 실시형태를 채용해도 되고, 제 2 실시형태를 채용해도 된다. 또 본 실시형태의 액정모듈에서도 제 1 실시형태와 마찬가지로, 기준전압은 전압생성·제어용회로(20)로부터, 각 기준전압배선(15, 16, 17, 17a)을 통해 각 소스드라이버(4)로 공급되므로, 제 1 배선용기판(10)에는 기준전압을 공급하기 위한 배선을 탑재할 필요가 없으며, 그만큼 제 1 배선용기판(10)의 구조를 간소화할 수 있다. 즉, 종래 다수의 기판을 적층시켜 구성한 제 2 배선용기판의 구조를 간소화함으로써, 액정모듈의 소형화와 총원가의 저감을 도모할 수 있다.
또 상기 도 4의 (a) 또는 도 5에 나타낸 바와 같은 기준전압 생성버퍼(31A(또는 31B))를, 각 소스드라이버(4) 내의 ＋ 또는 － 쪽 기준전압생성용 저항부(32a, 32b)의 직전위치에 배치함으로써, 전압강하에 의한 각 액정소자(2)로 인가되는 전압값의 변동을 억제할 수 있다.
본 발명에 의하면, 소스드라이버로서 기능하는 반도체집적회로장치를 액정패널 상에서 직렬로 접속하는 기준전압배선을 구성하고, 소스드라이버 내 기준전압의 전압강하를 회피하는 수단을 강구하므로, 소형화되며 총비용이 저가격인 액정모듈에 이용하는데에 적합한 액정구동회로, 반도체집적회로장치, 기준전압 버퍼회로 및 그 제어방법을 제공할 수 있다.
본 발명의 액정구동회로, 반도체집적회로장치, 기준전압 버퍼회로 및 그 제어방법은, 퍼스널컴퓨터, 텔레비죤, 비디오데크, 게임기 등 각종 전기기기의 표시장치에 이용할 수 있다.

Claims (14)

  1. 액정소자를 구동시키기 위한 복수의 소스드라이버 회로장치를 액정패널 상에 배치하여 구성되는 액정구동회로에 있어서,
    상기 액정소자를 구동시키기 위한 복수의 기준전압을 생성하는 기준전압생성회로와,
    상기 기준전압 생성회로에서 생성된 상기 복수의 기준전압을 상기 각 소스드라이버 회로장치에 공급하기 위한 기준전압배선이며, 상기 액정패널 상과 상기 각 소스드라이버 회로장치 상을 통하여 연장되는 복수의 기준전압배선을 구비하는 것을 특징으로 하는 액정구동회로.
  2. 제 1 항에 있어서,
    상기 소스드라이버 회로장치는,
    상기 소스드라이버 회로장치의 한쪽 단부에서 다른 쪽 단부까지 연장되고, 서로 다른 복수의 기준전압을 공급하기 위한 복수의 칩 내 기준전압배선과,
    상기 복수의 칩 내 기준전압배선으로부터 분기하여 연장되는 동일 수의 분기 기준전압배선과,
    상기 복수의 분기 기준전압배선으로부터 공급되는 기준전압을 받은 후 출력하는 동일 수의 버퍼와,
    상기 복수의 버퍼로부터 공급되는 기준전압 중 어느 1 개를 상기 액정소자의구동용전압으로 선택하는 선택회로를 구비하는 것을 특징으로 하는 액정구동회로.
  3. 액정모듈 내에 배치되며, 액정소자를 구동시키기 위한 소스드라이버회로를 탑재하는 반도체집적회로장치에 있어서,
    상기 소스드라이버회로는,
    상기 반도체집적회로장치의 한쪽 단부에서 다른 쪽 단부까지 연장되고, 서로 다른 복수의 기준전압을 공급하기 위한 복수의 칩 내 기준전압배선과,
    상기 복수의 칩 내 기준전압배선으로부터 분기하여 연장되는 동일 수의 분기 기준전압배선과,
    상기 복수의 분기 기준전압배선으로부터 공급되는 기준전압을 받은 후 출력하는 동일 수의 버퍼와,
    상기 복수의 버퍼로부터 공급되는 기준전압 중 어느 1 개를 상기 액정소자 구동용전압으로 선택하는 선택회로를 구비하는 반도체집적회로장치.
  4. 제 3 항에 있어서,
    상기 버퍼의 출력전압을 받고, 상기 복수의 기준전압을 세분화한 세분화전압을 생성한 후, 상기 선택회로로 세분화전압을 출력하는 세분화전압 생성회로를 추가로 구비하며,
    상기 선택회로는, 상기 세분화전압 중 어느 1 개를 선택하는 것을 특징으로 하는 반도체집적회로장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 버퍼는, 입력전압과 출력전압과의 전위차를 저감하는 오프셋 취소기능을 갖는 것을 특징으로 하는 반도체집적회로장치.
  6. 제 5 항에 있어서,
    상기 버퍼는,
    한쪽 단자에 상기 버퍼에로의 입력전압을, 다른 쪽 단자에 자기 출력전압을 각각 받아, 출력전압을 입력전압과 동등해지도록 동작하는 연산기와,
    제 1, 제 2 전극을 갖고 상기 입력전압과 출력전압과의 전압차에 상당하는 전하를 축적하기 위한 커패시터와,
    상기 연산기로 입력전압을 도입하기 위한 입력측 노드와,
    상기 커패시터의 제 1 전극에 접속된 제 1 노드와,
    상기 커패시터의 제 2 전극에 접속된 제 2 노드와,
    상기 연산기의 출력전압을 받는 제 3 노드와,
    상기 제 2 노드와 상기 제 3 노드 사이에 개설된 제 1 스위칭소자와,
    상기 제 1 노드와 상기 연산기의 입력측 노드 사이에 개설된 제 2 스위칭소자와,
    상기 제 1 노드와 상기 제 3 노드 사이에 개설된 제 3 스위칭소자로 구성되는 것을 특징으로 하는 반도체집적회로장치.
  7. 제 6 항에 있어서,
    상기 제 2 노드에 부설되고, 상기 제 1 스위칭소자의 절환에 의한 제 2 노드의 전기적변화를 보상하기 위한 제 5 스위칭소자를 개설한 폐회로를 추가로 구비하는 것을 특징으로 하는 반도체집적회로장치.
  8. 제 5 항에 있어서,
    상기 버퍼는, 외부에서 생성된 기준전압을 입력전압으로 받는 입력측 노드와, 출력전압을 송출하기 위한 출력측 노드와의 사이에, 2 개의 버퍼회로를 병렬로 배치하여 구성되며,
    상기 각 버퍼회로는,
    한쪽 단자에 입력전압을, 다른 쪽 단자에 자기 출력전압을 각각 받아, 출력전압을 입력전압과 동등해지도록 동작하는 연산기와,
    제 1, 제 2 전극을 가지며, 상기 입력전압과 출력전압과의 전압차에 상당하는 전하를 축적하기 위한 커패시터와,
    상기 커패시터의 제 1 전극에 접속된 제 1 노드와,
    상기 커패시터의 제 2 전극에 접속된 제 2 노드와,
    상기 연산기의 출력신호를 받는 제 3 노드와,
    상기 제 2 노드와 상기 제 3 노드 사이에 개설된 제 1 스위칭소자와,
    상기 제 1 노드와 상기 입력측 노드 사이에 개설된 제 2 스위칭소자와,
    상기 제 1 노드와 상기 출력측 노드 사이에 개설된 제 3 스위칭소자와,
    상기 제 3 노드와 상기 출력측 노드 사이에 개설된 제 4 스위칭소자로 구성되는 것을 특징으로 하는 반도체집적회로장치.
  9. 액정모듈의 액정소자를 구동시키기 위한 소스드라이버회로에 배치되는 기준전압 버퍼회로이며,
    외부에서 생성된 기준전압을 입력전압으로 받는 입력측 노드와, 출력전압을 송출하기 위한 출력측 노드 사이에, 2 개의 버퍼회로를 병렬로 배치하여 구성되고,
    상기 각 버퍼회로는,
    한쪽 단자에 입력전압을, 다른 쪽 단자에 자기 출력전압을 각각 받아, 출력전압을 입력전압과 동등해지도록 동작하는 연산기와,
    제 1, 제 2 전극을 가지며, 상기 입력전압과 출력전압과의 전압차에 상당하는 전하를 축적하기 위한 커패시터와,
    상기 커패시터의 제 1 전극에 접속된 제 1 노드와,
    상기 커패시터의 제 2 전극에 접속된 제 2 노드와,
    상기 연산기의 출력신호를 받는 제 3 노드와,
    상기 제 2 노드와 상기 제 3 노드 사이에 개설된 제 1 스위칭소자와,
    상기 제 1 노드와 상기 연산기의 입력측 사이에 개설된 제 2 스위칭소자와,
    상기 제 1 노드와 상기 출력측 노드 사이에 개설된 제 3 스위칭소자와,
    상기 제 3 노드와 상기 출력측 노드 사이에 개설된 제 4 스위칭소자로 구성되는 것을 특징으로 하는 기준전압 버퍼회로.
  10. 제 9 항에 있어서,
    상기 제 2 노드에 부설되며, 상기 제 1 스위칭소자의 절환에 의한 제 2 노드의 전기적 변화를 보상하기 위한 제 5 스위칭소자를 개설한 폐회로를 추가로 구비하는 것을 특징으로 하는 기준전압 버퍼회로.
  11. 입력측 노드와 출력측 노드 사이에, 출력전압을 입력전압과 동등해지도록 동작하는 연산기와, 제 1, 제 2 전극을 갖는 커패시터와, 상기 커패시터의 제 1 전극에 접속된 제 1 노드와, 상기 커패시터의 제 2 전극에 접속된 제 2 노드와, 상기 연산기의 출력신호를 받는 제 3 노드와, 상기 제 2 노드와 상기 제 3 노드 사이에 개설된 제 1 스위칭소자와, 상기 제 1 노드와 상기 연산기의 입력측 사이에 개설된 제 2 스위칭소자와, 상기 제 1 노드와 상기 출력측 노드 사이에 개설된 제 3 스위칭소자와, 상기 제 3 노드와 상기 출력측 노드 사이에 개설된 제 4 스위칭소자를 각각 갖는 2 개의 버퍼회로를 서로 병렬로 접속하여 구성되는 기준전압 버퍼회로의 제어방법이며,
    상기 각 버퍼회로에 있어서, 당해 버퍼회로로부터 기준전압을 출력하는 출력모드일 때는, 상기 제 3 및 제 4 스위칭소자를 도통상태로 하고, 상기 제 1 및 제 2 스위칭소자를 비도통상태로 하는 한편,
    당해 버퍼회로의 커패시터에 전하를 축적하는 전하축적모드일 때는, 상기 제3 및 제 4 스위칭소자를 비도통상태로 하고, 상기 제 1 및 제 2 스위칭소자를 도통상태로 하는 것을 특징으로 하는 기준전압 버퍼회로의 제어방법.
  12. 제 11항에 있어서,
    상기 제 2 노드에 부설되며, 상기 제 1 스위칭소자의 절환에 의한 제 2 노드의 전기적 변화를 제거하기 위한 제 5 스위칭소자를 개설한 폐회로를 추가로 구비하고,
    상기 제 1 스위칭소자의 도통·비도통을 바꿀 때에 상기 제 5 스위칭소자를 연동시켜 역방향으로 절환하는 것을 특징으로 하는 기준전압 버퍼회로의 제어방법.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 2 개의 버퍼회로 중 한쪽 버퍼회로가 상기 출력모드이고 다른 쪽 버퍼회로가 상기 전하축적모드인 상태에서, 상기 한쪽 버퍼회로가 상기 전하축적모드이고 다른 쪽 버퍼회로가 상기 출력모드인 상태로 바꿀 때는,
    상기 한쪽 버퍼회로의 제 3 및 제 4 스위칭소자를 비도통상태로 절환한 후에, 상기 다른 쪽 버퍼회로의 제 3 및 제 4 스위칭소자를 도통상태로 절환하는 것을 특징으로 하는 기준전압 버퍼회로의 제어방법.
  14. 제 13 항에 있어서,
    상기 한쪽 버퍼회로의 제 3 및 제 4 스위칭소자를 비도통상태로 바꿀 때는,상기 제 4 스위칭소자를 비도통상태로 절환한 후, 상기 제 3 스위칭소자를 비도통상태로 절환하고,
    상기 다른 쪽 버퍼회로의 제 3 및 제 4 스위칭소자를 도통상태로 바꿀 때는, 상기 제 3 스위칭소자를 도통상태로 절환한 후, 상기 제 4 스위칭소자를 도통상태로 절환하는 것을 특징으로 하는 기준전압 버퍼회로의 제어방법.
KR1020027007428A 1999-12-16 2000-08-31 액정구동회로, 반도체집적회로장치, 기준전압 버퍼회로 및그 제어방법 KR100695604B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP35689899A JP3993725B2 (ja) 1999-12-16 1999-12-16 液晶駆動回路，半導体集積回路及び液晶パネル
JPJP-P-1999-00356898 1999-12-16

Publications (2)

Publication Number Publication Date
KR20020095169A true KR20020095169A (ko) 2002-12-20
KR100695604B1 KR100695604B1 (ko) 2007-03-14

Family

ID=18451320

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027007428A KR100695604B1 (ko) 1999-12-16 2000-08-31 액정구동회로, 반도체집적회로장치, 기준전압 버퍼회로 및그 제어방법

Country Status (7)

Country Link
US (2) US6982706B1 (ko)
EP (1) EP1244090A4 (ko)
JP (1) JP3993725B2 (ko)
KR (1) KR100695604B1 (ko)
CN (2) CN1159693C (ko)
TW (1) TW521245B (ko)
WO (1) WO2001045079A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100828469B1 (ko) * 2005-10-31 2008-05-13 엔이씨 일렉트로닉스 가부시키가이샤 액정 표시 구동기, 및 액정 표시 구동기를 설치한 액정표시 장치
KR100965593B1 (ko) * 2003-12-16 2010-06-23 엘지디스플레이 주식회사 액정표시장치의 구동장치

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449189B2 (ja) * 2000-07-21 2010-04-14 株式会社日立製作所 画像表示装置およびその駆動方法
IL145103A (en) * 2001-08-23 2010-05-17 Rit Techn Ltd High data rate interconnecting device
TW584828B (en) * 2002-06-25 2004-04-21 Chi Mei Optoelectronics Corp A driving circuit of a liquid crystal display device
KR100898784B1 (ko) * 2002-10-14 2009-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100862945B1 (ko) * 2002-11-04 2008-10-14 하이디스 테크놀로지 주식회사 칩 온 글래스 타입의 액정 표시 장치
KR100864501B1 (ko) * 2002-11-19 2008-10-20 삼성전자주식회사 액정 표시 장치
JP4316909B2 (ja) * 2003-03-20 2009-08-19 三菱電機株式会社 液晶表示装置
JP4543725B2 (ja) * 2004-03-30 2010-09-15 セイコーエプソン株式会社 表示装置
JP4798753B2 (ja) * 2005-02-28 2011-10-19 ルネサスエレクトロニクス株式会社 表示制御回路および表示制御方法
JP4348318B2 (ja) * 2005-06-07 2009-10-21 シャープ株式会社 階調表示基準電圧発生回路および液晶駆動装置
JP4736614B2 (ja) * 2005-08-12 2011-07-27 セイコーエプソン株式会社 信号伝送回路及び電気光学装置並びに電子機器
US7265584B2 (en) 2005-11-01 2007-09-04 Chunghwa Picture Tubes, Ltd. Voltage divider circuit
JP2007140005A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd バイアス電圧発生回路
JP2007171592A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 表示駆動装置、表示信号転送装置、および表示装置
JP4947620B2 (ja) * 2006-02-17 2012-06-06 ルネサスエレクトロニクス株式会社 表示装置、データドライバ、及び表示パネル駆動方法
JP5137321B2 (ja) 2006-04-20 2013-02-06 ルネサスエレクトロニクス株式会社 表示装置、ｌｃｄドライバ及び駆動方法
JP4915841B2 (ja) 2006-04-20 2012-04-11 ルネサスエレクトロニクス株式会社 階調電圧発生回路、ドライバｉｃ、及び液晶表示装置
US7362246B2 (en) * 2006-09-08 2008-04-22 Intel Corporation High speed comparator offset correction
CN101191913B (zh) 2006-11-17 2010-08-25 群康科技(深圳)有限公司 液晶显示面板
JP2008145833A (ja) * 2006-12-12 2008-06-26 Nec Electronics Corp 駆動ドライバ及び表示装置
JP5085268B2 (ja) * 2007-10-19 2012-11-28 ルネサスエレクトロニクス株式会社 液晶表示装置とその駆動方法
US8009155B2 (en) * 2008-04-02 2011-08-30 Himax Technologies Limited Output buffer of a source driver applied in a display
TWI473438B (zh) * 2011-11-28 2015-02-11 Sitronix Technology Corp Automatic sensing of the drive circuit
CN107390756B (zh) * 2016-05-16 2018-12-14 瑞昱半导体股份有限公司 参考电压缓冲电路
CN110379386B (zh) * 2019-06-11 2021-10-01 惠科股份有限公司 显示面板和显示器

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154808A (ja) 1983-02-23 1984-09-03 Hitachi Ltd 増幅回路およびこれを用いた半導体集積回路装置
JPH0691381B2 (ja) 1985-12-27 1994-11-14 株式会社日立製作所 増幅回路
US4902108A (en) * 1986-03-31 1990-02-20 Gentex Corporation Single-compartment, self-erasing, solution-phase electrochromic devices, solutions for use therein, and uses thereof
JPS6345918A (ja) 1986-08-12 1988-02-26 Nec Corp 基準電圧回路
DE69020036T2 (de) 1989-04-04 1996-02-15 Sharp Kk Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen.
JPH03165118A (ja) 1989-11-24 1991-07-17 Asahi Kasei Micro Syst Kk スイッチトキャパシタ回路
DE69018587T2 (de) * 1989-12-15 1996-01-25 Oki Electric Ind Co Ltd Steuerschaltung.
JP2951352B2 (ja) 1990-03-08 1999-09-20 株式会社日立製作所 多階調液晶表示装置
JPH0486787A (ja) * 1990-07-31 1992-03-19 Fujitsu Ltd 液晶表示装置
US5485173A (en) * 1991-04-01 1996-01-16 In Focus Systems, Inc. LCD addressing system and method
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
JP3633633B2 (ja) * 1991-07-31 2005-03-30 Ｎｅｃエレクトロニクス株式会社 液晶駆動回路およびソースドライバｉｃ
JPH05204339A (ja) 1992-01-27 1993-08-13 Hitachi Ltd 液晶駆動装置
JP3007745B2 (ja) * 1992-03-25 2000-02-07 シャープ株式会社 表示装置の駆動回路
JP2848139B2 (ja) * 1992-07-16 1999-01-20 日本電気株式会社 アクティブマトリクス型液晶表示装置とその駆動方法
US5592199A (en) * 1993-01-27 1997-01-07 Sharp Kabushiki Kaisha Assembly structure of a flat type device including a panel having electrode terminals disposed on a peripheral portion thereof and method for assembling the same
DE69415903T2 (de) 1993-08-30 1999-07-22 Sharp Kk Datensignalleitungsstruktur in einer Flüssigkristallanzeigeeinrichtung mit aktiver Matrix
JPH07191635A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd アクティブマトリックス型液晶表示パネル駆動方法
TW270198B (ko) * 1994-06-21 1996-02-11 Hitachi Seisakusyo Kk
US5729316A (en) * 1994-07-07 1998-03-17 Samsung Electronics Co., Ltd. Liquid crystal display module
JPH0879663A (ja) 1994-09-07 1996-03-22 Sharp Corp 駆動回路及び表示装置
JP3308127B2 (ja) 1995-02-17 2002-07-29 シャープ株式会社 液晶用輝度調整装置
JPH08234237A (ja) * 1995-02-28 1996-09-13 Hitachi Ltd 液晶表示装置
JPH0944100A (ja) * 1995-07-28 1997-02-14 Toshiba Corp 表示装置及びこれに使用されるｉｃチップ
JP3277106B2 (ja) 1995-08-02 2002-04-22 シャープ株式会社 表示装置の駆動装置
JP3352876B2 (ja) 1996-03-11 2002-12-03 株式会社東芝 出力回路及びこれを含む液晶表示器の駆動回路
TW575196U (en) * 1996-09-24 2004-02-01 Toshiba Electronic Eng Liquid crystal display device
KR100251543B1 (ko) * 1997-07-28 2000-04-15 구본준 계조보정용 전압공급장치
JP3724263B2 (ja) * 1998-09-11 2005-12-07 セイコーエプソン株式会社 液晶パネルの駆動装置及び液晶装置
JP3490353B2 (ja) 1998-12-16 2004-01-26 シャープ株式会社 表示用駆動装置およびその製造方法ならびにそれを用いた液晶モジュール
JP3511475B2 (ja) * 1999-01-14 2004-03-29 富士通株式会社 表示パネルの駆動方法及び集積回路デバイス
JP3508837B2 (ja) * 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100965593B1 (ko) * 2003-12-16 2010-06-23 엘지디스플레이 주식회사 액정표시장치의 구동장치
KR100828469B1 (ko) * 2005-10-31 2008-05-13 엔이씨 일렉트로닉스 가부시키가이샤 액정 표시 구동기, 및 액정 표시 구동기를 설치한 액정표시 장치

Also Published As

Publication number Publication date
US7474306B2 (en) 2009-01-06
KR100695604B1 (ko) 2007-03-14
CN1540619A (zh) 2004-10-27
US6982706B1 (en) 2006-01-03
CN1324555C (zh) 2007-07-04
EP1244090A4 (en) 2008-08-27
EP1244090A1 (en) 2002-09-25
JP2001175226A (ja) 2001-06-29
CN1361910A (zh) 2002-07-31
WO2001045079A1 (fr) 2001-06-21
JP3993725B2 (ja) 2007-10-17
CN1159693C (zh) 2004-07-28
US20060038763A1 (en) 2006-02-23
TW521245B (en) 2003-02-21

Similar Documents

Publication Publication Date Title
KR100695604B1 (ko) 액정구동회로, 반도체집적회로장치, 기준전압 버퍼회로 및그 제어방법
US10126868B2 (en) Array substrate, method for driving the array substrate, display panel and display device
US7636077B2 (en) Backup shift register module for a gateline driving circuit
US8937614B2 (en) Bidirectional shift register and display device using the same
EP2192589B1 (en) Charge-sharing method and device for clock signal generation
KR20040034113A (ko) 액정 표시 장치 및 그 구동 방법
US7847759B2 (en) Semiconductor circuit, driving circuit of electro-optical device, and electronic apparatus
US7038675B2 (en) Liquid crystal display device and manufacturing method thereof
KR20080028079A (ko) 액정 표시 장치
KR101133768B1 (ko) 표시 장치
US20060125743A1 (en) LCD panel driving device and conductive pattern on LCD panel therefore
US20070146231A1 (en) Display drive device, display signal transfer device, and display device
JP3728954B2 (ja) 電気光学装置及び電子機器
KR100917019B1 (ko) 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
CN112835217A (zh) 显示装置及其驱动方法
JP2005107382A (ja) 表示装置
KR101237199B1 (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
KR100719994B1 (ko) 평면 표시 장치용 어레이 기판
JP3475371B2 (ja) 液晶表示装置
US10706800B1 (en) Bendable flexible active matrix display panel
KR100714947B1 (ko) 표시 패널
KR100608885B1 (ko) 평판 표시장치의 쉬프트 레지스터 회로 및 그의 구동방법
KR20070118443A (ko) 쉬프트 레지스터와 이를 이용한 액정표시장치
JP3286513B2 (ja) 表示装置
JP2008146028A (ja) マルチレベル電圧発生器、データドライバ、及び液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee