CN1159693C - 液驱电路、半导体集成电路、基准电压缓冲电路的控制方法 - Google Patents

液驱电路、半导体集成电路、基准电压缓冲电路的控制方法 Download PDF

Info

Publication number
CN1159693C
CN1159693C CNB008104972A CN00810497A CN1159693C CN 1159693 C CN1159693 C CN 1159693C CN B008104972 A CNB008104972 A CN B008104972A CN 00810497 A CN00810497 A CN 00810497A CN 1159693 C CN1159693 C CN 1159693C
Authority
CN
China
Prior art keywords
mentioned
node
reference voltage
voltage
buffer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB008104972A
Other languages
English (en)
Other versions
CN1361910A (zh
Inventor
֮
土居康之
大森哲郎
西和义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1361910A publication Critical patent/CN1361910A/zh
Application granted granted Critical
Publication of CN1159693C publication Critical patent/CN1159693C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3696—Generation of voltages supplied to electrode drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

在配置在液晶显示板内的源极驱动器4A内，形成有自LSI芯片的一端延长到另一端的芯片内基准电压布线17。源极驱动器4A内设有自每一条芯片内基准电压布线17分出的每一条分支基准电压布线17a、基准电压生成缓冲器31、用以控制基准电压生成缓冲器31的控制电路30、用以将基准电压细分为n个级别的基准电压生成用电阻部32、选择已细分化的电压中之一的电压级别选择电路34以及输出缓冲器35。基准电压经由与每一条芯片内基准电压布线17串联的布线而供向每一个源极驱动器4，故可使用以供给基准电压的布线的结构简单化。

Description

液驱电路、半导体集成电路、基准电压缓冲电路的控制方法
发明领域
本发明涉及一驱动液晶元件的液晶驱动电路，设在液晶驱动电路内的半导体芯片及形成在半导体芯片内的基准电压缓冲电路。
背景技术
至今为止，我们已知有如下的液晶显示板及在该液晶显示板上加上了驱动电路的液晶模组，液晶显示板为在一对相对峙的玻璃基板之间夹上液晶而构成，且利用当电压施加在一对玻璃基板之间时，液晶会根据其排列状态改变光的透射率的性质，将图形、文字、符号等各种视觉信息显示出来。
图9为已往的液晶模组100的平面配置图。如该图所示，液晶模组100分为液晶显示板101及用以驱动液晶显示板101的液晶显示部101a中的液晶元件102的驱动电路。在液晶显示板101的液晶显示部101a，设置有一对其间夹着液晶的玻璃基板，且液晶元件102与TFT103在图9中示出的一玻璃基板(上方的玻璃基板)与图9中未示出的与其相对峙的另一玻璃基板(下方的玻璃基板)之间排列成矩阵状。液晶元件102，其由形成在例如上方的玻璃基板的下面的透明电极、形成在相对峙的玻璃基板上的对向透明电极及二者间所夹的液晶构成。再者，TFT103为一晶体管，其在上方玻璃基板的下面与透明电极相连接，且用以控制透明电极的电压。
驱动电路由以下几部分组成：即多个(这里为8)用以控制TFT103的源极电压的源极驱动器104；用以控制TFT103的栅极电压的栅极驱动器105；用以生成供向源极驱动器104与栅极驱动器105的电压信号、控制信号的电压生成/控制用电路102；设置在电压生成/控制用电路120与源极驱动器104间的第1布线用基板110；以及设置在电压生成/控制用电路120与栅极驱动器105间的第2布线用基板112。且第1布线用基板110通过软性布线111与每一个源极驱动器104相连，第2布线用基板112通过软性布线113与每一个栅极驱动器105相连，驱动电路中的每一个源极驱动器104及每一个栅极驱动器105都被设在液晶显示板101上液晶显示部101a以外的那一部分上，亦即，其为一所谓的COG(ChipOn Glass)型结构。例如，8个源极驱动器104分别形成在8个LSI芯片上。
在液晶显示板101上，有很多条数据线106自驱动电路的每一个源极驱动器104沿着图9所示的列方向延向液晶显示部101a，且一条数据线106与一个TFT103的源极相连；很多条栅极线107自栅极驱动器105沿着图9所示的行方向延向液晶显示部101a，且一条栅极线107与一个TFT103的栅极相连。对施加给液晶元件102的电压的控制方式有二，其一为：定义透明电极较对向透明电极的电位高时的电压极性为“正”，则在一定的时间间隔下，对对向透明电极的电压进行正负切换，同时将TFT侧的透明电极的电压控制为n个级别(这里为64个级别)的电压值。其二为：使对向透明电极的电压一定(例如为中间电位Vdd/2)，再使TFT侧的透明电极上的电压在一定的时间间隔下交替着转换为正负n个级别(此例中为64个级别，合计为128个级别)的电压值。若加在液晶元件102上的电压极性一直相同，就会由于液晶的劣化而在亮度上产生误差，上述任一种方式却都能避免它。
图10为电路方框图，概略地示出了已往的第一种源极驱动器104A的结构的电路方框图。如该图所示，源极驱动器104A中，备有：垫133，即基准电压布线131机械地连接着的那一部分；接收基准电压布线131的信号且生成进一步细分化的基准电压的基准电压生成用电阻部132；多个连接在基准电压生成用电阻部132的电压级别选择电路134；以及配置在一个电压级别选择电路134之后段一侧的输出缓冲器135。亦即，尽量让与电压有关的信号在源极驱动器104A内生成，只有基准电压在外部生成。
基准电压布线131，其为一连接电压生成/控制用电路120与源极驱动器104A的布线，其中的一部分成为上述软性布线111。另外，基准电压布线以外的数据信号线(如6比特)也被连接在源极驱动器104A上。为能支持极多的布线，第1布线用基板110是通过层叠数层基板而构成的。
基准电压生成用电阻部132，其为将一液晶元件102的排列状态控制为n个级别(例如64个级别)而产生n个色级(例如64个色级)的亮度。在该结构下，例如10条流着10个级别互不相同的电压值的信号的基准电压布线131被接到基准电压生成用电阻部132上，该10个级别的电压值又通过基准电压生成用电阻部132再被细分为64个级别的电压值。再者，上述第1布线用基板110支撑着基准电压布线131等。
每一个电压级别选择电路134，其经由n条信号线接收来自基准电压生成用电阻部132的电压信号，再通过电压选择控制信号Svs的控制，让由n条信号线中的任一条信号线供来的电压信号通过并让该信号经由输出缓冲器135输向数据线106。亦即，由电压选择控制信号Svs使经由TFT103而被施加在一对夹着液晶元件102的透明电极间的电压为64个级别中之一，由此来控制通过该液晶元件102的光的亮度。再就是，在为彩色显示的情况下，每一个源极驱动器104内皆设置有例如384个电压级别选择电路134。
图11为电路方框图，概略地示出了已往的第二种源极驱动器104B的结构。如该图所示，源极驱动器104B内，有接收比加在对向透明电极上的中间电压高的基准电压的正侧基准电压生成用电阻部132a，及接收比加在对向透明电极上的中间电压低的基准电压的负侧基准电压生成用电阻部132b。每一个电压级别选择电路134分为：接收正侧基准电压生成用电阻部132a的输出的正侧电压级别选择电路134a，及接收负侧基准电压生成用电阻部132b的输出的负侧电压级别选择电路134b，且交替着配置正侧电压级别选择电路134a与负侧电压级别选择电路134b。如此控制，以做到：接收正侧电压级别选择电路134a与负侧电压级别选择电路134b的输出的选择器136，它根据选择控制信号Sse而使正侧电压级别选择电路134a与负侧电压级别选择电路134b交替着输出，并将其输出给设置在二者之输出侧的输出缓冲器135，135去。亦即，能从相邻的两个输出缓冲器135，135输出以一定的时间间隔高低交替着的电压信号。换言之，连接在两条相邻的数据线106上的液晶元件102总是处在被施加正、负交替的电压的状态，且该状态在一定的时间间隔下反转。这样，配置在第二种液晶模组中的源极驱动器104B，便通过交替着改变相邻数据线106的电压的高低而使施加在一个液晶元件102上的电压在一定的时间间隔下正负转换。
这里，要求供到源极驱动器104的基准电压电压值的偏差在第1种方式及第2种方式下都要很小。因为例如若将数伏的电压细分为64个级别、256个级别，则电压的幅度将约在10～20mV左右。为满足以上要求，必须在已往的液晶模组中，尽量地将在电压生成/控制用电路120中所生成的基准电压在无压降的状态下供给每一个源极驱动器104，为此而采取了通过电阻值为数欧左右的软性布线111将第1布线用基板110与源极驱动器104连接起来的作法。
然而，在上述已往的液晶显示组件中，第一种及第二种方式所共有的不良现象为：将基准电压供向源极驱动器的基准电压布线的构造很复杂。特别是，图像显示系统如电脑图像等越进步，就越要进一步地将源极驱动器104所应提供的电压信号细分，布线数将会越来越多。正因为如此，在图9所示的构造下，通过软性布线111而与源极驱动器104相连的第1布线用基板110为由多层基板层叠而成，很复杂，而且它是阻碍液晶模组的总成本下降的一大原因。
发明内容
本发明的目的，在于：通过采取既可抑制供向源极驱动器的基准电压的电压值出现偏差，又可让用以供给基准电压的布线的构造简单化的手段，来使液晶模组小型化并使总成本下降。
本发明提供了一种将多个用以驱动液晶元件的源极驱动电路配置在液晶显示板上而形成的液晶驱动电路，其中：
备有：生成多个用以驱动上述液晶元件的基准电压的基准电压生成电路；及配置在上述液晶显示板上并且按顺序通过上述各个源极驱动电路器件并延伸的多条基准电压布线，用这些基准电压布线来将在上述基准电压生成电路中生成的上述多个基准电压供向上述每一个源极驱动电路器件。
这样，由已往的布线如软性布线等供向每一个源极驱动电路的基准电压便由设置在液晶显示板上的基准电压布线提供，故可使已往的为基准电压布线等而设置的布线用基板的构造简单化。因此，可谋求实现由于布线用基板的积层层数的减少等而带来的液晶显示器的小型化及总成本的下降。
最好是，上述源极驱动电路器件，备有：多条自上述半导体集成电路的一端延长到另一端，且用以供给多个相互不同的基准电压的芯片内基准电压布线；从上述多条芯片内基准电压布线分支且延长出来的同数量的分支基准电压布线；接收由上述多条分支基准电压布线供来的基准电压后又将其输出的同数量的缓冲器；选择由上述多个缓冲器供来的基准电压中的某一个电压作为上述液晶元件的驱动用电压的选择电路。
若将每一条基准电压布线都设置在液晶显示板上，则有可能会由于芯片间基准电压布线等的电阻值的增大而当电流流经基准电压布线时，输入给每一个源极驱动电路的基准电压有压降。与此相对，在选择电路的前段侧设置一缓冲器后，流经缓冲器的电流就不会在与选择电路相连的基准电压布线中流，故可向每一个液晶元件供给合适的驱动用电压。
本发明的半导体集成电路，为一种配置在液晶模组内且搭载了用以驱动液晶元件的源极驱动电路的半导体集成电路，上述源极驱动电路，其备有：多条自上述半导体集成电路的一端延长到另一端，且用以供给多个相互不同的基准电压的芯片内基准电压布线；从上述多条芯片内基准电压布线分支且延长出来的同数量的分支基准电压布线；接收由上述多条分支基准电压布线供来的基准电压后又将其输出的同数量的缓冲器；选择由上述多个缓冲器供来的基准电压中之一作上述液晶元件的驱动用电压的选择电路。
这样，便可提供一种如上所述的由半导体芯片形成的半导体集成电路，它可被用以构成显示板上设置了基准电压布线的液晶驱动电路。
进一步备有：接收上述每一个缓冲器的输出电压、再生成将上述多个基准电压加以细分而形成的细分化电压后，又将该细分化电压输出给上述选择电路的细分化电压生成电路；通过使上述选择电路构成为能自上述细分化电压中择一的结构，便可得到适于用来显示高精细化图像的液晶显示板的半导体集成电路。
上述缓冲器，能通过它的使输入电压和输出电压间的电位差降低的偏移消除功能，提供一偏差小、精度高的基准电压。
上述缓冲器由以下几部分组成：其一端接收输给上述缓冲器的输入电压，另一端接收自身的输出电压，且使输出电压等于输入电压的运算器；拥有第1及第2电极，且用以累积相当于上述输入电压和输出电压之电压差的电荷的电容器；用以将输入电压导入上述运算器的输入侧节点；接在上述电容器的第1电极上的第1节点；接在上述电容器的第2电极上的第2节点；接收上述运算器的输出电压的第3节点；设置在上述第2节点和上述第3节点间的第1开关元件；设置在上述第1节点和上述运算器的输入侧节点间的第2开关元件；设置在上述第1节点和上述第3节点间的第3开关元件。
进一步备有闭合电路，其附设在上述第2节点上，且其间设有能通过切换上述第1开关元件来补偿第2节点的电气变化的第5开关元件。由此，可输出更加稳定的基准电压。
最好是，上述缓冲器由两个并列着配置在接收在外部生成的基准电压为输入电压的输入侧节点与用以送出输出电压的输出侧节点间的缓冲电路构成，上述每一个缓冲电路可由以下几部分组成：其一端接收输入电压，另一端接收自身的输出电压，且使输出电压等于输入电压的运算器；拥有第1及第2电极，且用以累积相当于上述输入电压和输出电压之差的电荷的电容器；接在上述电容器的第1电极上的第1节点；接在上述电容器的第2电极上的第2节点；接收上述运算器的输出信号的第3节点；设置在上述第2节点和上述第3节点间的第1开关元件；设置在上述第1节点和上述输入侧节点间的第2开关元件；设置在上述第1节点和上述输出侧节点间的第3开关元件；设置在上述第3节点和上述输出侧节点间的第4开关元件。
这样，在一个缓冲电路中，可在电容器中累积相当于偏移电压的电荷的那一段时间内，使该缓冲电路与输出侧节点电气上切断，而从另一个缓冲电路将偏移已消除的基准电压输向输出侧节点。于是，可通过交替着切换该状态而总是输出偏移已消除的基准电压，并使必须停止输出的无效期间缩短。
本发明的基准电压缓冲电路，其为一种设置在用以驱动液晶模组中的液晶元件的源极驱动电路内的基准电压缓冲电路，由两个并列着配置在接收在外部生成的基准电压为输入电压的输入侧节点与用以送出输出电压的输出侧节点间的缓冲电路构成。上述两个缓冲电路中的每一个缓冲电路由以下几部分组成：其一端接收输入电压，另一端接收自身的输出电压，且使输出电压等于输入电压的运算器；拥有第1及第2电极，且用以累积相当于上述输入电压和输出电压之差的电荷的电容器；接在上述电容器的第1电极上的第1节点；接在上述电容器的第2电极上的第2节点；接收上述运算器的输出信号的第3节点；设置在上述第2节点和上述第3节点间的第1开关元件；设置在上述第1节点和上述输入侧节点间的第2开关元件；设置在上述第1节点和上述输出侧节点间的第3开关元件；设置在上述第3节点和上述输出侧节点间的第4开关元件。
这样，在一个缓冲电路中，可在电容器中累积相当于偏移电压的电荷的那一段时间内，使该缓冲电路与输出侧节点电气上切断，而从另一个缓冲电路将偏移已消除的基准电压输向输出侧节点。于是，可通过交替着切换该状态而总是输出偏移已消除的基准电压，并使必须停止输出的无效期间缩短。
进一步备有闭合电路，其附设在上述第2节点上，且其间设有能通过切换上述第1开关元件来补偿第2节点的电气变化的第5开关元件。由此，可抵消第2开关元件上的寄生电容而补偿第2节点上的电压的变动，结果是运算器的输出电压很稳定。
本发明的基准电压缓冲电路的控制方法，为一种由两个缓冲电路并列着连接而构成的基准电压缓冲电路的控制方法，每一个缓冲电路由以下几部分组成，设置在输入侧节点和输出侧节点间且使输出电压等于输入电压的运算器；拥有第1及第2电极的电容器；接在上述电容器的第1电极上的第1节点；接在上述电容器的第2电极上的第2节点；接收上述运算器的输出信号的第3节点；设置在上述第2节点与上述第3节点间的第1开关元件；设置在上述第1节点与上述运算器的输入侧间的第2开关元件；设置在上述第1节点与上述输出侧节点间的第3开关元件；设置在上述第3节点与上述输出侧节点间的第4开关元件。在该方法下，当为自该缓冲电路输出基准电压的输出模式时，使上述每一个缓冲电路中的上述第3及第4开关元件处于接通状态，而使上述第1及第2开关元件处于非接通状态；当为在上述缓冲电路中的电容器上累积电荷的电荷累积模式时，使上述第3及第4开关元件处于非接通状态，而使上述第1及第2开关元件处于接通状态。
利用该方法，在一个缓冲电路中，在电容器上累积相当于偏移电压的电荷的那一段时间内，使该缓冲电路与输出侧节点电气上切断，而从另一个缓冲电路将偏移已消除的基准电压输给输出侧节点。于是，可通过交替切换该状态而总是输出偏移已消除的基准电压，并使必须停止输出的无效期间缩短。
进一步备有闭合电路，其附设在上述第2节点上，且其间设有能通过切换上述第1开关元件来取消第2节点的电气变化的第5开关元件，当上述第1开关元件进行接通/非接通转换时，让上述第5开关元件一起跟着作相反的转换。由此，如上所述，可自运算器输出稳定的基准电压。
当从上述两个缓冲电路中之一个缓冲电路为上述输出模式而另一个缓冲电路为上述电荷累积模式的状态转换到上述一个缓冲电路为上述电荷累积模式而另一个缓冲电路为上述输出模式的状态时，在上述一个缓冲电路中的第3及第4开关元件转换为非接通状态之后，上述另一个缓冲电路中的第3及第4开关元件再转换为接通状态。由此，在控制模式的转换之时，亦能确实地防止已偏移的基准电压输向输出侧节点。
此时，在上述一个缓冲电路中的第3及第4开关元件转换为非接通状态之时，是上述第4开关元件转换为非接通状态后，上述第3开关元件再转换为非接通状态；而在上述另一个缓冲电路中的第3及第4开关元件转换为接通状态之时，是上述第3开关元件转换为接通状态后，上述第4开关元件再转换为接通状态。
附图说明
图1为本发明的每一个实施例中的液晶模组的平面配置图。
图2为电路方框图，概略地示出了第1实施例中的第一种源极驱动器的结构。
图3为电路图，示出了第1实施例中的第一种源极驱动器的基准电压生成用电阻部的结构。
图4(a)、图4(b)及图4(c)皆为电路图。图4(a)示出了第1实施例中的具有偏移消除功能的基准电压生成用缓冲器的结构；图4(b)及图4(c)则示出了每一个开关的开、关状态。
图5为电路图，示出了第2实施例中的基准电压生成缓冲器的结构。
图6(a)与图6(b)皆为时序图，示出了对第2实施例中的基准电压生成缓冲器中的每一个开关的控制顺序，图6(b)为图6(a)的变形例。
图7为电路方框图，概略地示出了第3实施例中的第二种源极驱动器的结构。
图8为电路图，示出了第3实施例中的正侧基准电压生成用电阻部与负侧基准电压生成用电阻部的结构。
图9为已往的液晶模组的平面配置图。
图10为电路方框图，示出了已往的第一种源极驱动器的结构。
图11为电路方框图，示出了已往的第二种源极驱动器的结构。
下面，为对符号的简单的说明。
1液晶显示板；1a液晶显示部；2液晶元件；3 TFT；4源极驱动器；5栅极驱动器；6数据线；7栅极线；10第1布线用基板；11软性布线；12第2布线用基板；13软性布线；15基准电压布线；16芯片间基准电压布线；17芯片内基准电压布线；18a输入侧垫；18b输出侧垫；20电压生成/控制用电路；30控制电路；31基准电压生成缓冲器；31a正侧基准电压生成缓冲器；31b负侧基准电压生成缓冲器；31Ba第1缓冲电路；31Bb第2缓冲电路；32基准电压生成用电阻部；32a正侧基准电压生成用电阻部；32b负侧基准电压生成用电阻部；34电压级别选择电路；34a正侧电压级别选择电路；34b负侧电压级别选择电路；35输出缓冲器。
具体实施方式
(第1实施例)
图1为本发明的每一个实施例中的液晶模组90的平面配置图。如该图所示，液晶模组90分为液晶显示板1及用以驱动液晶显示板1的液晶显示部1a中的液晶元件2的驱动电路。在液晶显示板1的液晶显示部1a，设置有一对夹持着液晶的玻璃基板，且液晶元件2与TFT3在图1中已示出的一玻璃基板(上方的玻璃基板)与图1中未示出的与其相对峙的另一玻璃基板(下方的玻璃基板)之间呈矩阵状排列，液晶元件2，它由形成在例如上方玻璃基板的下面的透明电极、该透明电极与形成在相对峙的玻璃基板上的对向透明电极、及二者间所夹的液晶构成。再者，TFT3为一晶体管，其在上方玻璃基板的下面与透明电极相连接且用以控制透明电极的电压。还设有彩色滤波器、下方玻璃基板、对向透明电极、偏光滤波器等，且在下方设有光照射部等，图1中未示。液晶显示板1由上述一对玻璃基板、液晶、每一个透明电极、TFT、彩色滤波器及偏光滤波器等构成。
驱动电路由以下几部分组成：多个(这里为8)用以控制TFT3的源极电压的源极驱动器4；用以控制TFT3的栅极电压的栅极驱动器5；用以生成供向源极驱动器4与栅极驱动器5的电压信号、控制信号的电压生成/控制用电路20。液晶模组90，其备有设置在电压生成/控制用电路20与源极驱动器4间的第1布线用基板10、及设置在电压生成/控制用电路20与栅极驱动器5间的第2布线用基板12。且第1布线用基板10通过软性布线11与每一个源极驱动器4相连，第2布线用基板12通过软性布线13与每一个栅极驱动器5相连。驱动电路中的每一个源极驱动器4及每一个栅极驱动器5都被设在液晶显示板1中的玻璃基板上。亦即，其为一所谓的COG(Chip On Glass)型构造。例如，源极驱动器4分别被作为8个LSI芯片而设。
在液晶显示板1上，有很多条数据线6自驱动电路的每一个源极驱动器4沿着图1所示的列方向延向液晶显示部1a，且一条数据线6与一个TFT3的源极相连；有很多条栅极线7自栅极驱动器5沿着图1所示的行方向延向液晶显示部1a，且一条栅极线7与一个TFT3的栅极相连。
本实施例的特征为：基准电压布线不包含在软性布线11中，而是在电压生成/控制用电路20与一源极驱动器4之间形成了导出侧的基准电压布线15，而且还在源极驱动器4之间形成了分别由电阻值为数百欧左右的导线构成的芯片间基准电压布线(显示板上的基准电压布线)16；在每一个源极驱动器4内形成了多条(本实施例中为10条)与芯片间基准电压布线16形成为一连续布线的芯片内基准电压布线，后述。再者，软性布线11中包含着资料供给用布线、供给用以控制源极驱动器4内的电路的信号的布线以及供给每一个电路中的晶体管驱动用电压的布线等。
图2为电路方框图，概略地示出了第1实施例中的第一种源极驱动器4A的结构。如该图所示，在由LSI芯片构成的源极驱动器4A内，10条分别由电阻值在数欧～数百欧的导线构成的芯片内基准电压布线17，自LSI芯片的一端延长到另一端，在每一条基准电压布线17的两端，分别设置有用以机械地连接芯片间基准电压布线16的输入侧垫18a与输出侧垫18b。再者，源极驱动器4A内，形成有自每一条基准电压布线17分出来的每一条分支基准电压布线17a；其数量与该分支基准电压布线17a相等的基准电压生成缓冲器31；用以控制基准电压生成缓冲器31的控制电路30；接收每一个基准电压生成缓冲器31的信号而将基准电压再细分为n个级别(例如64个级别)的基准电压生成用电阻部32；多个连接在基准电成用电阻部32的电压级别选择电路34；以及配置在每一个电压级别选择电路34之后段侧的输出缓冲器35。
每一个电压级别选择电路34，其自电压生成用电阻部32经由n条信号线接收电压信号，每一个电压级别选择电路34再通过电压选择控制信号Svs的控制，让n条信号线中的一条信号线供来的电压信号通过并让该信号经由输出缓冲器35输向数据线6。亦即，由电压选择控制信号Svs将经由TFT3而被施加在一对夹着液晶元件2的透明电极间的电压控制为64个级别中之一，由此控制通过该液晶元件2的光的亮度。再就是，在显示为彩色的情况下，每一个源极驱动器4内，分别设置有例如384个电压级别选择电路34。
图3为电路图，示出了基准电压生成用电阻部32的结构。如该图所示，基准电压生成用电阻部32由n-1个(这里为63个)电阻线R1~R63串联构成。在该结构下，若从分支基准电压布线17a输入已被细分为10个级别的基准电压Vref0～Vref9，则会从电阻线R1～R63间的节点上输出被细分为64个级别的电压信号V0～V63。
在图9所示的已往的液晶模组100中，第1布线用基板110内搭载着包含基准电压布线在内的很多条布线，且经由软性布线111将基准电压供向源极驱动器104。但在本实施例的液晶模组90中，基准电压是从电压生成/控制用电路20经由各种基准电压布线15，16，17供向源极驱动器4的，故无需在第1布线用基板10内搭载用以供给基准电压的布线。由此，可使第1布线用基板10的构造更简单。亦即，通过简化已往的由很多基板层叠而构成的第1布线用基板的构造，可使液晶模组90小型化及使总成本下降。
如上所述，已往的液晶模组100内的第1布线用基板110中的基准电压供给布线131的电阻值在数欧左右，而本实施例中的液晶模组内的基准电压布线15、芯片内基准电压布线17以及芯片间基准电压布线16的电阻值则在数欧到数百欧之间。因此，有一种担心就是源极驱动器4离电压生成/控制用电路20越远，源极驱动器4所接收的基准电压的压降就会越大。
为解决上述问题，在本实施例中采取如下的作法：将基准电压生成缓冲器31设置在每一个源极驱动器4内的基准电压生成用电阻部32之前，使经由基准电压布线流入基准电压生成用电阻或者自基准电压生成用电阻流出的电流消失。结果，即使每一条基准电压布线15，16，17，17a的电阻为数百欧，亦可抑制住压降。
在本实施例中，还设法尽量地降低该基准电压生成缓冲器31的输入电压与输出电压之差(偏移电压)。下面，详细地对其加以说明。
图4(a)为电路图，示出了本实施例中的具有偏移消除功能的基准电压生成缓冲器31A的结构；图4(b)及图4(c)为其中的开关受控而接通/截止时的电路图。
如图4(a)所示，该基准电压生成缓冲器31A，其备有：一个运算放大器Opa、一个电容器Coff及四个开关SWa1，SWa2，SWb1，SWb2。运算放大器Opa的同相输入端，其经由输入侧节点N0连接在分支基准电压布线17a上，即输入侧的信号线上；运算放大器Opa的反相输入端，其经由节点N2连接在电容器Coff的一个电极上，电容器Coff的另一个电极连接在节点N1上。节点N1与节点NO间设有开关SWa2。节点N2上附加一夹设着开关SWb1的闭合电路。运算放大器Opa的输出端连接在节点N3上，节点N3与节点N2之间设一开关SWa1，节点N3与节点N1之间设一开关SWb2。于是，由从控制电路30输出的控制信号Sa控制开关SWa1和SWa2的开、关；由从控制电路30输出的控制信号Sb控制开关SWb1、SWb2的开、关。四个开关SWa1、SWa2、SWb1、SWb2通常皆由MOS晶体管构成。开关SWb1的接通/截止与开关SWa1的接通/截止操作相反，以用于补偿开关SWa1的寄生电容的消除操作。
问题是在基准电压生成缓冲器31A中加入了一个运算放大器Opa，故电流不会自输入侧节点N0流入节点N3。另外，一般的运算放大器为放大从两个输入端接收的电压差的差分放大器，而本实施例中的运算放大器Opa，为将输出电压反馈回来作一输入电压的负反馈型结构。这样的运算放大器Opa能使输出电压Vout和输入电压Vin相等。不过，仅仅设置一个运算放大器Opa，会在输入侧节点N0和输出侧节点N3之间产生很小的电位差，即偏移电压Voff。于是，我们采取了再设置一个电容器Coff来将偏移电压Voff消除的措施。
参考图4(b)与图4(c)，对该基准电压生成缓冲器31A的工作情形加以说明。首先，如图4(b)所示，开关SWa1、SWa2关(接通状态)，开关SWb1，SWb2开(截止状态)。此时，节点N1上的电压为输入信号Vin的电压值，节点N2上的电压为输入信号Vin的电压值与运算放大器Opa的偏移电压Voff之和(Vin+Voff)。因此，节点N1、N2间所夹的电容器Coff上累积了相当于运算放大器Opa的偏移电压Voff的电荷。
其次，如图4(c)所示，为使电容器Coff上所累积的电荷不放掉而打开开关SWa1，SWa2(截止状态)，关闭开关SWb1，SWb2(接通状态)。于是，所输出的输出电压Vout便为偏移电压Voff已消除的那一个电压，亦即，输出与输入信号Vin之电压值大致相等的电压。之后，每隔一定的时间间隔(并不限于1个时钟周期)，图4(b)所示的连接状态与图4(c)所示的连接状态交替着出现，而发挥偏移消除功能。
通过设置这样的附加了偏移消除功能的基准电压生缓冲器31A，便可自基准电压布线17以很高的精度将细分化前的基准电压供向基准电压生成电阻部32，从而可抑制施加在每一个液晶元件2上的控制用电压值的偏差。
(第2实施例)
在上述第1实施例中的图4(a)所示的具有偏移消除功能的基准电压生成缓冲器31A下，由基准电压布线供来的基准电压值在图4(b)所示的状态下在节点N3成为Vin+Voff，输出的是已偏移了的基准电压。然而，必须等到电容器Coff被充到偏移电压Voff为止一直保持着图4(b)所示的状态。于是，有一种担心，就是若此段时间很长，则偏移已消除的电压值作为基准电压而被供到基准电压生成用电阻部32上的时间变短，而不能满足今后的低电压化、高精细化要求。
在本实施例中，说明的是设置了确能消除偏移的基准电压生成缓冲器之例。在本实施例中，照样采用第1实施例中的液晶模组90、源极驱动器4、基准电压生成用电阻部32(参看图1到图3)作相应的电路元件。
图5为电路图，示出了本实施例中的基准电压生成缓冲器31B的结构。本实施例中的基准电压生成缓冲器31B，备有：一由一个运算放大器Opa、一个电容器Coff及五个开关SWa1、SWb1、SWa2、SWb2、SWc构成的第1缓冲电路31Ba，与另一由一个运算放大器Opa、一个电容器Coff及五个开关SWa1、SWa2、SWb1、SWb2、SWd构成的第2缓冲电路31Bb。在第1缓冲电路31Ba中，运算放大器Opa的同相输入端，其经由输入侧节点N0连接在分支基准电压布线17a上，即输入侧的信号线上；运算放大器Opa的反相输入端，其经由节点N2a连接在电容器Coff的一个电极上，电容器Coff的另一个电极连接在节点N1a上，节点N1a与节点N0之间设有开关SWa2。节点N2a上附设一夹着一个开关SWb1的闭合电路。运算放大器Opa的输出端连接在节点N3a上，节点N3a与节点N2a之间设了一个开关SWa1。还有，在为基准信号输出部的输出侧节点N4与节点N3a之间设了一个开关SWc，而在输出侧节点N4与节点N1a之间设了一个开关SWb2。
将第1缓冲电路31Ba中的各个部分作以下替换，即可得到第2缓冲电路31Bb。即以开关SWd置换开关SWc，以开关SWb1和SWb2置换开关SWa1和SWa2，以开关SWa1和SWa2置换开关SWb1和SWb2，以节点N1b，N2b，N3b置换节点N1a，N2a，N3a。再者，在第1缓冲电路31Ba及第2缓冲电路31Bb中，由从控制电路30输出的控制信号Sa控制开关SWa1和SWa2的开、关；由从控制电路30输出的控制信号Sb控制开关SWb1和SWb2的开、关；由从控制电路30输出的控制信号Sc控制开关SWc的开、关；由从控制电路30输出的控制信号Sd控制开关SWd的开、关。于是，可认为第1缓冲电路31Ba与第2缓冲电路31Bb的电路结构基本相同。亦即，仅是对开关SW的开、关控制相反。
如图4(a)所示，在第1实施例的基准电压生成缓冲器31A中，开关SWb2的输出侧节点与开关SWa1的输出侧节点同为一个节点(N3)。而如图5所示，本实施例的基准电压生成缓冲器31B中，第1缓冲电路31Ba中的开关SWb2的输出侧节点和第2缓冲电路31Bb中的开关SWa2的输出侧节点，与用以输出输出信号Vout的输出侧节点N4相连(共用)；第1缓冲电路31Ba中的开关SWa1的输出侧节点，其与运算放大器Opa的输出侧和开关SWc间的节点N3a直接相连；第2缓冲电路31Bb中的开关SWb1的输出侧节点，其与运算放大器Opa的输出侧和开关SWd间的节点N3b直接相连(共用)。
图6(a)为时序图，示出了控制本实施例的基准电压生成缓冲器31B中的每一个开关的开、关的顺序。首先，在时刻t0，控制信号Sa、Sd为高电平，控制信号Sb、Sc为低电平，因此开关SWa1，SWa2，SWd关闭(接通状态)，开关SWb1，SWb2，SWc打开(截止状态)。因此，第1缓冲电路31Ba处在从输出侧节点N4上切断的状态，基准电压自第2缓冲电路31Bb的节点N3b输向输出侧节点N4，即基准信号输出部。此时，第2缓冲电路31Bb的连接状态实际上与图4(c)所示的连接状态一样。如上所述，偏移已消除的基准电压自输出侧节点N4输出。另一方面，第1缓冲电路31Ba的连接状态实际上与图4(b)所示的连接状态一样，电容器Coff上累积对应于偏移电压Voff的电荷。
其次，在时刻t1，在上述的状态下，仅有控制信号Sd成为低电平而使开关SWd打开(截止状态)。之后，在时刻t2，控制信号Sa成为低电平，开关SWa1与SWa2皆打开(截止状态)，第2缓冲电路31Bb处在从输出侧节点N4上切断的状态。另一方面，因第1缓冲电路31Ba中的开关SWb2与SWc仍打开着，故第1缓冲电路31Ba处在从输出侧节点N4上切断的状态。
此后，在时刻t3，控制信号Sb成为高电平而使开关SWb1与SWb2关闭(接通状态)，接着，在时刻t4，控制信号Sc成为高电平而使开关SWc关闭(接通状态)，之后，第1缓冲电路31Ba成为图4(c)所示的状态。偏移已消除的基准电压被输向输出侧节点N4。另一方面，在第2缓冲电路31Bb中，因开关SWb1与SWb2关闭而使电容器Coff处在充电状态而开关SWa2与SWd打开着，故第2缓冲电路31Bb处在从输出侧节点N4上切断的状态。因此，在时刻t1～t4这一段时间内，含有偏移电压Voff的电压Vin+Vout不会被作为输出信号Vout而输向基准电压生成用电阻部32，可在数个时钟周期以外的期间供给偏移已消除的基准电压。
之后，在时刻t5～t7，按与对上述时刻t1~t4的控制顺序相反的顺序控制每一个开关SW的开、关。亦即，使第1缓冲电路31Ba和第2缓冲电路31Bb皆处在从输出侧节点N4上切断的状态后，再使第1缓冲电路31Ba转换为充电状态，使第2缓冲电路31Bb转换为将偏移已消除的基准电压从它输向输出侧节点N4的状态。
在t2～t3这一段时间内，t6～t7这一段时间内，基准电压生成缓冲器31B中的缓冲电路31Ba，31Bb皆不能输出生成信号，这一段时间为无效期间且为数个时钟周期左右。
本实施例具有上述第1实施例的效果，且更能确实地发挥出消除偏移的功能。在第1实施例中，设置了一个带偏移消除功能的缓冲电路，在此电路结构下，或者要在实现偏移消除的那一段充电时间内，输出含有偏移电压的输出电压或者要在这一段时间内停止输出。结果，有不输出基准电压的无效期间变长的危险。
与此相对，在本实施例中，执行以下操作，即在其中的一个缓冲电路31Ba(或者31Bb)正在充电的那一段时间内，另一个缓冲电路31Bb(或者31Ba)却输出偏移已消除的基准电压。由此，既能将无效期间抑制在数个时钟周期左右，又能仅输出偏移已消除的基准电压。
使图6(a)所示的时刻t1与t2，时刻t3与t4分别为同一个时刻，即可得到图6(b)所示的时序图，即本实施例的一个变形例。在该变形例下，不仅可发挥出与本实施例相同的效果，而且还有另一个优点，即第1缓冲电路31Ba与第2缓冲电路31Bb间的充电～输出状态的转换所需的时间，会比图6(a)所示的时序图中的短。
(第3实施例)
在本实施例中，对具有第二种源极驱动器的液晶模组加以说明。
图7电路方框图，概略地示出了第二种源极驱动器4B的结构。如该图所示，源极驱动器4B内，有接收比加在对向透明电极上的中间电压还高的基准电压的正侧基准电压生成用电阻部32a，及接收比加在对向透明电极上的中间电压还低的基准电压的负侧基准电压生成用电阻部32b。每一个电压级别选择电路34分为：接收正侧基准电压生成用电阻部32a的输出的正侧电压级别选择电路34a，及接收负侧基准电压生成用电阻部32b的输出的负侧电压级别选择电路34b，且交替着配置正侧电压级别选择电路34a与负侧电压级别选择电路34b。如此控制，以做到：接收正侧电压级别选择电路34a与负侧电压级别选择电路34b的输出的选择器36，其根据选择控制信号Sse而使正侧电压级别选择电路34a与负侧电压级别选择电路34b交替着输出，并将其输出给设置在二者的输出侧的输出缓冲器35，35去。亦即，能从相邻的2个输出缓冲器35，35输出以一定的时间间隔高低交替的电压信号。换言之，连接在相邻的数据线6上的液晶元件2总是处在被施加正、负相反的电压的状态，且该状态在一定时间间隔下反转。这样，在配置在液晶模组中的第二种源极驱动器4B中，通过交替着改变相邻数据线6的电压的高低而使施加在一个液晶元件2上的电压在一定的时间间隔内正、负转换。
图8为一电路图，示出了本实施例中的正侧基准电压生成用电阻部32a与负侧基准电压生成用电阻部32b的结构。如该图所示，基准电压生成用电阻部32a，其由n-1个(这里为63个)电阻线R1～R63串联构成。在该结构下，若从分支基准电压布线17a输入已被细分为5个级别的基准电压Vref0～Vref4，则会从电阻线R1～R63间的每一个节点上输出被细分为64个级别的电压信号V0～V63。基准电压生成用电阻部32b，其由n-1个(这里为63个)电阻线R65～R127串联构成。在该结构下，若从分支基准电压布线17a输入已被细分为5个级别的基准电压Vref5～Vref9，则会从电阻线R65～R127间的每一个节点上输出被细分为64个级别的电压信号V65～V127。
在本实施例中，基准电压生成缓冲器31既可采用第1实施例的结构，亦可采用第2实施例的结构。再者，与第1实施例一样，在本实施例的液晶模组中，基准电压从电压生成/控制用电路20经由每一种电压布线15，16，17，17a供向源极驱动器4，故无需在第1布线用基板10内搭载用以供给基准电压的布线，由此，可使第1布线用基板10的构造简单化。亦即，通过简化已往的由很多基板层叠而构成的第2布线用基板的构造，可谋求液晶模组的小型化及总成本的降低。
再者，通过将上述图4(a)及图5所示的基准电压生成缓冲器31A(或者31B)设置在每一个源极驱动器4内的正侧或者负侧基准电压生成用电阻部32a，32b之前，便可抑制由于压降而导致的加在每一个液晶元件2上的电压值的变动。
本发明采用了在起源极驱动器作用的半导体集成电路中，在液晶显示板上串接基准电压布线以避免源极驱动器内的基准电压的压降的作法，从而提供了一种能被用到小型化且总成本低的液晶模组中的液晶驱动电路、半导体集成电路、基准电压缓冲电路的控制方法。

Claims (6)

1、一种设置在用以驱动液晶模组中的液晶元件的源极驱动电路内的基准电压缓冲电路，其中：
由两个并列着配置在接收在外部生成的基准电压为输入电压的输入侧节点与用以送出输出电压的输出侧节点间的缓冲电路构成，上述每一个缓冲电路由以下几部分组成：其一端接收输入电压，另一端接收自身的输出电压，且使输出电压等于输入电压的运算器；拥有第1及第2电极，且用以累积相当于上述输入电压和输出电压之差的电荷的电容器；接在上述电容器的第1电极上的第1节点；接在上述电容器的第2电极上的第2节点；接收上述运算器的输出信号的第3节点；设置在上述第2节点和上述第3节点间的第1开关元件；设置在上述第1节点和上述输入侧节点间的第2开关元件；设置在上述第1节点和上述输出侧节点间的第3开关元件；及设置在上述第3节点和上述输出侧节点间的第4开关元件。
2、根据权利要求2所述的基准电压缓冲电路，其中：
进一步备有：闭合电路，其附设在上述第2节点上，且其间设有能通过切换上述第1开关元件来补偿第2节点的电气变化的第5开关元件。
3、一种由两个缓冲电路并列着连接而构成的基准电压缓冲电路的控制方法，每一个缓冲电路由以下几部分组成：设置在输入侧节点和输出侧节点间且使输出电压等于输入电压的运算器；拥有第1及第2电极的电容器；接在上述电容器的第1电极上的第1节点；接在上述电容器的第2电极上的第2节点；接收上述运算器的输出信号的第3节点；设置在上述第2节点与上述第3节点间的第1开关元件；设置在上述第1节点与上述运算器的输入侧间的第2开关元件；设置在上述第1节点与上述输出侧节点间的第3开关元件；设置在上述第3节点与上述输出侧节点间的第4开关元件，其中：
当处在自该缓冲电路输出基准电压的输出模式时，使上述每一个缓冲电路中的上述第3及第4开关元件处于接通状态，而使上述第1及第2开关元件处于非接通状态；当处于在上述缓冲电路中的电容器上累积电荷的电荷累积模式时，使上述第3及第4开关元件处于非接通状态，而使上述第1及第2开关元件处于接通状态。
4、根据权利要求3所述的基准电压缓冲电路的控制方法，其中：
进一步备有闭合电路，其附设在上述第2节点上，且其间设有能通过切换上述第1开关元件来取消第2节点的电气变化的第5开关元件，当上述第1开关元件进行接通/非接通转换时，让上述第5开关元件一起跟着作相反的转换。
5、根据权利要求3或4所述的基准电压缓冲电路的控制方法，其中：
当从上述两个缓冲电路中之一个缓冲电路为上述输出模式而另一个缓冲电路为上述电荷累积模式的状态转换到上述一个缓冲电路为上述电荷累积模式而另一个缓冲电路为上述输出模式的状态时，在上述一个缓冲电路中的第3及第4开关元件转换为非接通状态之后，上述另一个缓冲电路中的第3及第4开关元件再转换为接通状态。
6、根据权利要求5所述的基准电压缓冲电路的控制方法，其中：
在上述一个缓冲电路中的第3及第4开关元件转换为非接通状态的时侯，在上述第4开关元件转换为非接通状态后，上述第3开关元件再转换为非接通状态；而在上述另一个缓冲电路中的第3及第4开关元件转换为接通状态的时侯，在上述第3开关元件转换为接通状态后，上述第4开关元件再转换为接通状态。
CNB008104972A 1999-12-16 2000-08-31 液驱电路、半导体集成电路、基准电压缓冲电路的控制方法 Expired - Fee Related CN1159693C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP356898/1999 1999-12-16
JP35689899A JP3993725B2 (ja) 1999-12-16 1999-12-16 液晶駆動回路，半導体集積回路及び液晶パネル
JP356898/99 1999-12-16

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100447007A Division CN1324555C (zh) 1999-12-16 2000-08-31 液晶驱动电路和半导体集成电路

Publications (2)

Publication Number Publication Date
CN1361910A CN1361910A (zh) 2002-07-31
CN1159693C true CN1159693C (zh) 2004-07-28

Family

ID=18451320

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB008104972A Expired - Fee Related CN1159693C (zh) 1999-12-16 2000-08-31 液驱电路、半导体集成电路、基准电压缓冲电路的控制方法
CNB2004100447007A Expired - Fee Related CN1324555C (zh) 1999-12-16 2000-08-31 液晶驱动电路和半导体集成电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2004100447007A Expired - Fee Related CN1324555C (zh) 1999-12-16 2000-08-31 液晶驱动电路和半导体集成电路

Country Status (7)

Country Link
US (2) US6982706B1 (zh)
EP (1) EP1244090A4 (zh)
JP (1) JP3993725B2 (zh)
KR (1) KR100695604B1 (zh)
CN (2) CN1159693C (zh)
TW (1) TW521245B (zh)
WO (1) WO2001045079A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449189B2 (ja) * 2000-07-21 2010-04-14 株式会社日立製作所 画像表示装置およびその駆動方法
IL145103A (en) * 2001-08-23 2010-05-17 Rit Techn Ltd High data rate interconnecting device
TW584828B (en) * 2002-06-25 2004-04-21 Chi Mei Optoelectronics Corp A driving circuit of a liquid crystal display device
KR100898784B1 (ko) * 2002-10-14 2009-05-20 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100862945B1 (ko) * 2002-11-04 2008-10-14 하이디스 테크놀로지 주식회사 칩 온 글래스 타입의 액정 표시 장치
KR100864501B1 (ko) * 2002-11-19 2008-10-20 삼성전자주식회사 액정 표시 장치
JP4316909B2 (ja) * 2003-03-20 2009-08-19 三菱電機株式会社 液晶表示装置
KR100965593B1 (ko) * 2003-12-16 2010-06-23 엘지디스플레이 주식회사 액정표시장치의 구동장치
JP4543725B2 (ja) * 2004-03-30 2010-09-15 セイコーエプソン株式会社 表示装置
JP4798753B2 (ja) * 2005-02-28 2011-10-19 ルネサスエレクトロニクス株式会社 表示制御回路および表示制御方法
JP4348318B2 (ja) * 2005-06-07 2009-10-21 シャープ株式会社 階調表示基準電圧発生回路および液晶駆動装置
JP4736614B2 (ja) * 2005-08-12 2011-07-27 セイコーエプソン株式会社 信号伝送回路及び電気光学装置並びに電子機器
JP2007124428A (ja) * 2005-10-31 2007-05-17 Nec Electronics Corp 電圧選択回路、液晶ディスプレイドライバ、液晶表示装置
US7265584B2 (en) 2005-11-01 2007-09-04 Chunghwa Picture Tubes, Ltd. Voltage divider circuit
JP2007140005A (ja) * 2005-11-17 2007-06-07 Matsushita Electric Ind Co Ltd バイアス電圧発生回路
JP2007171592A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 表示駆動装置、表示信号転送装置、および表示装置
JP4947620B2 (ja) 2006-02-17 2012-06-06 ルネサスエレクトロニクス株式会社 表示装置、データドライバ、及び表示パネル駆動方法
JP5137321B2 (ja) * 2006-04-20 2013-02-06 ルネサスエレクトロニクス株式会社 表示装置、ｌｃｄドライバ及び駆動方法
JP4915841B2 (ja) * 2006-04-20 2012-04-11 ルネサスエレクトロニクス株式会社 階調電圧発生回路、ドライバｉｃ、及び液晶表示装置
US7362246B2 (en) * 2006-09-08 2008-04-22 Intel Corporation High speed comparator offset correction
CN101191913B (zh) 2006-11-17 2010-08-25 群康科技(深圳)有限公司 液晶显示面板
JP2008145833A (ja) * 2006-12-12 2008-06-26 Nec Electronics Corp 駆動ドライバ及び表示装置
JP5085268B2 (ja) * 2007-10-19 2012-11-28 ルネサスエレクトロニクス株式会社 液晶表示装置とその駆動方法
US8009155B2 (en) * 2008-04-02 2011-08-30 Himax Technologies Limited Output buffer of a source driver applied in a display
TWI473438B (zh) * 2011-11-28 2015-02-11 Sitronix Technology Corp Automatic sensing of the drive circuit
CN107390756B (zh) * 2016-05-16 2018-12-14 瑞昱半导体股份有限公司 参考电压缓冲电路
CN110379386B (zh) * 2019-06-11 2021-10-01 惠科股份有限公司 显示面板和显示器

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59154808A (ja) 1983-02-23 1984-09-03 Hitachi Ltd 増幅回路およびこれを用いた半導体集積回路装置
JPH0691381B2 (ja) 1985-12-27 1994-11-14 株式会社日立製作所 増幅回路
US4902108A (en) * 1986-03-31 1990-02-20 Gentex Corporation Single-compartment, self-erasing, solution-phase electrochromic devices, solutions for use therein, and uses thereof
JPS6345918A (ja) 1986-08-12 1988-02-26 Nec Corp 基準電圧回路
DE69020036T2 (de) 1989-04-04 1996-02-15 Sharp Kk Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen.
JPH03165118A (ja) 1989-11-24 1991-07-17 Asahi Kasei Micro Syst Kk スイッチトキャパシタ回路
US5164970A (en) * 1989-12-15 1992-11-17 Oki Electric Industry Co., Ltd. Cascaded driver circuit
JP2951352B2 (ja) 1990-03-08 1999-09-20 株式会社日立製作所 多階調液晶表示装置
JPH0486787A (ja) * 1990-07-31 1992-03-19 Fujitsu Ltd 液晶表示装置
US5485173A (en) * 1991-04-01 1996-01-16 In Focus Systems, Inc. LCD addressing system and method
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
JP3633633B2 (ja) * 1991-07-31 2005-03-30 Ｎｅｃエレクトロニクス株式会社 液晶駆動回路およびソースドライバｉｃ
JPH05204339A (ja) 1992-01-27 1993-08-13 Hitachi Ltd 液晶駆動装置
JP3007745B2 (ja) * 1992-03-25 2000-02-07 シャープ株式会社 表示装置の駆動回路
JP2848139B2 (ja) * 1992-07-16 1999-01-20 日本電気株式会社 アクティブマトリクス型液晶表示装置とその駆動方法
US5592199A (en) * 1993-01-27 1997-01-07 Sharp Kabushiki Kaisha Assembly structure of a flat type device including a panel having electrode terminals disposed on a peripheral portion thereof and method for assembling the same
DE69415903T2 (de) 1993-08-30 1999-07-22 Sharp K.K., Osaka Datensignalleitungsstruktur in einer Flüssigkristallanzeigeeinrichtung mit aktiver Matrix
JPH07191635A (ja) * 1993-12-27 1995-07-28 Fujitsu Ltd アクティブマトリックス型液晶表示パネル駆動方法
TW270198B (zh) * 1994-06-21 1996-02-11 Hitachi Seisakusyo Kk
US5729316A (en) * 1994-07-07 1998-03-17 Samsung Electronics Co., Ltd. Liquid crystal display module
JPH0879663A (ja) 1994-09-07 1996-03-22 Sharp Corp 駆動回路及び表示装置
JP3308127B2 (ja) 1995-02-17 2002-07-29 シャープ株式会社 液晶用輝度調整装置
JPH08234237A (ja) * 1995-02-28 1996-09-13 Hitachi Ltd 液晶表示装置
JPH0944100A (ja) * 1995-07-28 1997-02-14 Toshiba Corp 表示装置及びこれに使用されるｉｃチップ
JP3277106B2 (ja) 1995-08-02 2002-04-22 シャープ株式会社 表示装置の駆動装置
JP3352876B2 (ja) 1996-03-11 2002-12-03 株式会社東芝 出力回路及びこれを含む液晶表示器の駆動回路
TW575196U (en) * 1996-09-24 2004-02-01 Toshiba Electronic Eng Liquid crystal display device
KR100251543B1 (ko) * 1997-07-28 2000-04-15 구본준 계조보정용 전압공급장치
JP3724263B2 (ja) * 1998-09-11 2005-12-07 セイコーエプソン株式会社 液晶パネルの駆動装置及び液晶装置
JP3490353B2 (ja) 1998-12-16 2004-01-26 シャープ株式会社 表示用駆動装置およびその製造方法ならびにそれを用いた液晶モジュール
JP3511475B2 (ja) * 1999-01-14 2004-03-29 富士通株式会社 表示パネルの駆動方法及び集積回路デバイス
JP3508837B2 (ja) * 1999-12-10 2004-03-22 インターナショナル・ビジネス・マシーンズ・コーポレーション 液晶表示装置、液晶コントローラ、ビデオ信号伝送方法

Also Published As

Publication number Publication date
EP1244090A4 (en) 2008-08-27
TW521245B (en) 2003-02-21
KR20020095169A (ko) 2002-12-20
US7474306B2 (en) 2009-01-06
WO2001045079A1 (fr) 2001-06-21
CN1324555C (zh) 2007-07-04
JP3993725B2 (ja) 2007-10-17
JP2001175226A (ja) 2001-06-29
EP1244090A1 (en) 2002-09-25
KR100695604B1 (ko) 2007-03-14
CN1540619A (zh) 2004-10-27
CN1361910A (zh) 2002-07-31
US20060038763A1 (en) 2006-02-23
US6982706B1 (en) 2006-01-03

Similar Documents

Publication Publication Date Title
CN1159693C (zh) 液驱电路、半导体集成电路、基准电压缓冲电路的控制方法
JP4982028B2 (ja) 液晶表示装置及びその駆動方法
CN100480820C (zh) 触摸感应显示装置
US7180497B2 (en) Apparatus and method for driving liquid crystal display
US8368672B2 (en) Source driver, electro-optical device, and electronic instrument
CN103050101B (zh) 液晶显示设备及其驱动方法
US8130217B2 (en) Display panel driving apparatus
CN1759430A (zh) 显示设备
TWI467553B (zh) 通用電壓產生器、包含其之顯示裝置及其方法
CN1858841A (zh) 栅极驱动器、栅极驱动器修复方法及显示面板
CN107731161A (zh) 显示装置
CN101231807A (zh) 减少充电共享时的功率消耗的数据驱动器设备和显示设备
CN1959848A (zh) 移位寄存器电路
CN1741119A (zh) 移位电阻电路及其操作方法
CN101042845A (zh) 图像显示装置
CN103680432A (zh) 液晶显示装置以及驱动该液晶显示装置的方法
CN1145668A (zh) 电源电路、液晶显示体驱动用电源以及液晶显示装置
CN1819009A (zh) 液晶显示栅极驱动电路及面板充电时间调整方法
CN100451744C (zh) 半导体电路
CN101034541A (zh) 电流驱动电路
US8605070B2 (en) Operational amplifier and display panel driving device
CN101540148B (zh) 用于液晶显示器的驱动装置及相关输出致能信号转换装置
KR101688232B1 (ko) 신호선 구동 회로 및 표시 장치, 및 전자 기기
CN212391696U (zh) 窄边框电子纸显示装置
JP4947092B2 (ja) ソースドライバ、電気光学装置及び電子機器

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040728

Termination date: 20120831