JPS6345918A - 基準電圧回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、　Ａ／を変換器やＤ／Ａ変換器に必要な基準
電圧を発生する基準電圧回路に関し、特に、正負両極性
の基準電圧を発生する基準電圧回路に関する。

〔従来の技術〕

従来、この種の基準電圧回路としては、第３図に示すよ
うな回路がある。本回路は、基準電圧発生源１から基準
電圧ｖｒ８ｆを発生し、これを緩衝増幅器１０及び反転
増幅器１９に入力し、絶対値は等しいが互いに極性の異
なる２つの基準電圧”ｒｅｆ（＋）及び■ｒｅｆ（−）
をそれぞれ出力端子１１及び２０から取り出し、これら
をめ変換器（又はＤ／Ａ変換器）２１に供給する回路で
ある。

演算増幅器は通常オフセット電圧を持っており。

特に本回路を集積化した場合には、このオフセット電圧
は演算増幅器により、異なり、数ｍＶから数１０　ｍＶ
の範囲にバラツキを持つ。今、第３図の回路において、
それぞれの演算増幅器の入力換算オフセット電圧を、そ
れぞれＶ。３．及びＶ。８２とすると、２つの基準電圧
■ｒ８ｆ（ト）及び■ｒｅｆ←）はそれぞれ。

と表わされ、２つの基準電圧が所望の電圧値に対して誤
差を持ち、更に正負の基準電圧にも非対称性が生ずるこ
とになる。

〔発明が解決しようとする問題点〕

したがって２本回路の場合、上述の理由により。

め変換器又はＤ／Ａ変換器の出力の絶対利得が誤差を持
ち、正負の非対称歪を持つという欠点がある。

本発明の目的は、　Ａｃｔ）変換器又はＤ／Ａ変換器の
基準電圧回路として使用した場合に、前記Ａ／ｌ）変換
器又はＤ／Ａ変換器の出力の絶対利得が誤差を持たず、
正負の非対称歪も生じない基準電圧回路を提供すること
にある。

〔問題点を解決するための手段〕

本発明の基準電圧回路は、一端が共通接続された第１の
スイッチ（３）、第２のスイッチ（４，）及び第１のキ
ャパシタ（５）と、一端が共通接続されて該第１のキヤ
・ぐシタの他端及び演算増幅器（，１０）の反転入力端
子に接続された第３のスイッチ（７）及び第２のキャパ
シタ（６）と、一端が共通接続されて該第２のキヤ・ぐ
シタの他端に接続された第４及び第５のスイッチ（８及
び９）とを有し、前記第２及び第４のスイッチの他端及
び前記演算増幅器の非反転入力端子は接地され、前記第
１．第３及び第４のスイッチはそれぞれ同相のクロック
でその開閉を制御され、前記第２及び第５のスイッチは
それぞれ前記第１．第３及び第４のスイッチとは逆相の
クロックでその開閉を制御され、前記第１のスイッチの
他端を入力端子とし、前記第３及び第５のスイッチの他
端及び前記演算増幅器の出力端子を共通接続して出力端
子とする第１の積分回路と；該第１の積分回路の第１及
び第２のスイッチに相当するスイッチの制御クロックの
位相が該第１及び第２のスイッチの制御クロックとは逆
相になることを除けば、前記第１の積分回路と同一の回
路構成であり、入力端子を前記第１の積分回路と共有す
る第２の積分回路と；を備え、前記第１及び第２の積分
回路の出力端子から絶対値は等しく、極性が互いに異な
る基準電圧を取り出すことを特徴とする。

〔実施例〕

次に２本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す図である。

本回路において、１及び２１は第３図の回路と同様に、
それぞれ基準電圧ｖｒ８ｆを発生する基準電圧発生源及
びＡ／１）変換器又はい変換器である。

また、３，７及び８は同一の位相を持つクロックφ、に
よってその開閉を制御されるスイッチであり、４及び９
はφ、とは逆の位相を持つクロックφ２によりその開閉
を制御されるスイッチである。

更に５及び６は同一の容量値Ｃを持つキャパシタであり
、１０は演算増幅器である。以上のスイッチ、キヤ・や
シタ及び演算増幅器により、１１を出力端子とする正相
積分器が構成される。

また、同様にスイッチ１２，１３，１６及び１８、同一
の容量値Ｃを持つキャパシタ、及び演算増幅器１９によ
り、２０を出力端子とする積分器が構成される。但し９
本積分器はスイッチ１２及び１３の制御クロックの位相
がそれぞれスイッチ３及び４０位相とは逆相となってい
るため、逆相積分器として動作する。

これら、２つの積分器は、Ａゆ変換器またはＤ／Ａ変換
器２１に供給される例えば同期クロックより作られる制
御クロックφ、及びφ２を用いて。

Ａ／１）変換器またはＤ／Ａ変換器が基準電圧供給を必
要としない期間（例えばリセット期間）に演算増幅器の
オフセット電圧■。８．及び■。８２をキヤ・やシタ５
，６．１４及び１５にサンプリングすることによりオフ
セットをキャンセルする機能を有することを特徴とする
。

以下１本機能の原理を説明する。

第２図は、制御クロックφ１及びφ２９両積分器の出力
電圧■ｒ８ｆＯ）及び■ｒｅｆ←）の波形を示す図であ
る。

ここでφ、がＨｉｇｈの期間すなわちφ、により制御さ
れる各スイッチが閉じている期間がオフセットサンプリ
ングモードであり、φ、がＬｏｗの期間が積分モードで
ある。

１ず正相積分器において、オフセットサンプリングモー
ド時キャパシタ５及び６に蓄積される電荷を演算増幅器
１０の反転入力端子側を基準にしてそれぞれＱ、及びＱ
２と表わすと。

Ｑ、＝Ｃ（Ｖ、。ｔ　　　Ｖ。８．）　　　　　（２）
Ｑ＝Ｃ（−Ｖ。８．）　　　　　　　　（３）となる。

同様に積分モード時のキヤ・ぐシタ５及び６に蓄積され
る電荷をそれぞれＱ、′及びＱ２′とすると。

Ｑ、’＝＝Ｃ（−Ｖ。ｓ　、）　　　　　　　　　（４
）（ト） Ｑ′−Ｃ（Ｖ−Ｖ。８．）　　　　　（５）−ｒｅｆ となる。

したがって、電荷保存則より。

Ｑ、　＋Ｑ２＝　Ｑ、’　＋　Ｑ２’　　　　　（６）
が成り立つから。

■　（ト）＝　Ｖ　　　　　　　　　　　（７）ｒｅｆ
　　　　　　ｒｅｆ となり、オフセントをキャンセルした正極性基準電圧■
、。、が得られる。

同様に逆相積分器においても、キャパシタ１４れぞれＱ
、′及びＱ２′と表わせば１次式が成り立つ。

Ｑ、−Ｃ（−Ｖ。Ｓ２）　　　　　　（８）Ｑ２　””
　Ｃ（”０８２　）　　　　　　　（９）Ｑｊ’　＝　
Ｃ（■ｒｅｆ−■０８２　）　　　　　（１０Ｑ’＝Ｃ
（Ｖｒ８．←）−Ｖ０８２）　　　　αのしたがって、
電荷保存則より。

Ｖ　←）−−■、ｅｆ　　　　　　　　ｃｌ、４ｅｆ となり、オフセットをキャンセルした負極性基準電圧−
■ｒｅｆが得られる。

（７）式及びαつ式より明らかなように、正負基準電圧
は所望の電圧値に対し誤差を持たず、また正負の非対称
性も持たない。

〔発明の効果〕 以上説明したように本発明の基準電圧回路は。

正相及び逆相積分器に同一のオフセットキャンセル機能
を持たせることにより、　Ａ／Ｄ変換器またＤ／Ａ変換
器に使用した場合、　Ａ／Ｉ）変換器またはＤ／Ａ変換
器の出力の絶対利得が誤差を持たず正負の非対称歪も生
じないという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図は第１図の
回路の各部波形を示す図、第３図は従来の基準電圧回路
の一構成例を示す図である。 ｌ・・・基準電圧発生源、２・・・基準電圧回路の入力
端子、３，４，７，８．９．１２，１３，１６゜１７．
１８・・・スイッチ、５，６，１４．１５・・・キャノ
やシタ、１０．１９・・・演算増幅器、１１．２０・・
・基準電圧回路の出力端子、２１・・・Ａ／ｌ）変換器
またはＤ／Ａ変換器、２２．２３・・・抵抗。 第１図 第２図 ｚｓ２ 第３図

Claims (1)

【特許請求の範囲】
1. １、一端が共通接続された第１のスイッチ、第２のスイ
   ッチ及び第１のキャパシタと、一端が共通接続されて該
   第１のキャパシタの他端及び演算増幅器の反転入力端子
   に接続された第３のスイッチ及び第２のキャパシタと、
   一端が共通接続されて該第２のキャパシタの他端に接続
   された第４及び第５のスイッチとを有し、前記第２及び
   第４のスイッチの他端及び前記演算増幅器の非反転入力
   端子は接地され、前記第１、第３及び第４のスイッチは
   それぞれ同期のクロックでその開閉を制御され、前記第
   ２及び第５のスイッチはそれぞれ前記第１、第３及び第
   ４のスイッチとは逆相のクロックでその開閉を制御され
   、前記第１のスイッチの他端を入力端子とし、前記第３
   及び第５のスイッチの他端及び前記演算増幅器の出力端
   子を共通接続して出力端子とする第１の積分回路と；該
   第１の積分回路の第１及び第２のスイッチに相当するス
   イッチの制御クロックの位相が該第１及び第２のスイッ
   チの制御クロックとは逆相になることを除けば、前記第
   １の積分回路と同一の回路構成であり、入力端子を前記
   第１の積分回路と共有する第２の積分回路と；を備え、
   前記第１及び第２の積分回路の出力端子から、絶対値は
   等しく、極性が互いに異なる基準電圧を取り出すことを
   特徴とする基準電圧回路。