JPS60142613A - 波形整形回路 - Google Patents
波形整形回路Info
- Publication number
- JPS60142613A JPS60142613A JP25006383A JP25006383A JPS60142613A JP S60142613 A JPS60142613 A JP S60142613A JP 25006383 A JP25006383 A JP 25006383A JP 25006383 A JP25006383 A JP 25006383A JP S60142613 A JPS60142613 A JP S60142613A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- comparator
- offset
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１） 発明の技術分野
本発明は波形整形回路に関し、特に２人力信号の振幅の
大小を比較する比較波形整形回路に関する。
大小を比較する比較波形整形回路に関する。
（２） 技術の背景
波形整形回路は入力波形を時間的もしくは振幅的に変化
させて目的の波形を得るもので各種装置のディジタル化
に伴いたとえばアナログ微小信号検出を初め、マルチバ
イブレークなどに微分回路と共に用いられている。この
波形整形回路には波形整形方法で各種の方式があり、ク
リップ回路などを用いた振幅整形方式、コンパレータ回
路などを用いた振幅比較整形方式等の方式がある。特に
演算増幅器いわゆるオペアンプ（オペレーショナルアン
ブリファイア−）を用いた波形整形回路はオペアンプの
ＩＣ化が進み１種類１価格の面で有利である為各方面で
用いられている。
させて目的の波形を得るもので各種装置のディジタル化
に伴いたとえばアナログ微小信号検出を初め、マルチバ
イブレークなどに微分回路と共に用いられている。この
波形整形回路には波形整形方法で各種の方式があり、ク
リップ回路などを用いた振幅整形方式、コンパレータ回
路などを用いた振幅比較整形方式等の方式がある。特に
演算増幅器いわゆるオペアンプ（オペレーショナルアン
ブリファイア−）を用いた波形整形回路はオペアンプの
ＩＣ化が進み１種類１価格の面で有利である為各方面で
用いられている。
（３） 従来技術と問題点
従来オペアンプを波形整形回路に用いた場合。
２入力端子のうち片方の入力端子に比較用の基準電圧を
加えておき、他方の入力端子に基準電圧と比較すべき入
力電圧波形を加える。オペアンプ内部ではこの入力した
２入力端子を比較して７例えば基準電圧値を０とすれば
入力電圧波形が基準電圧値より大きい時は、比較すべき
入力電圧値をコンパレータの出力端子から増幅して出力
し、入力電圧波形が基準電圧値より小さい時も同時に、
比較すべき入力電圧の電圧値を増幅して出力する。
加えておき、他方の入力端子に基準電圧と比較すべき入
力電圧波形を加える。オペアンプ内部ではこの入力した
２入力端子を比較して７例えば基準電圧値を０とすれば
入力電圧波形が基準電圧値より大きい時は、比較すべき
入力電圧値をコンパレータの出力端子から増幅して出力
し、入力電圧波形が基準電圧値より小さい時も同時に、
比較すべき入力電圧の電圧値を増幅して出力する。
この出力電圧は両入力電圧値の大小を比較した比較出力
であると同時に、比較入力電圧波形を基準電圧値と比較
して、大きい場合と小さい場合に出力電圧値を変えた波
形整形出力でもある。
であると同時に、比較入力電圧波形を基準電圧値と比較
して、大きい場合と小さい場合に出力電圧値を変えた波
形整形出力でもある。
しかしながら実際の波形整形回路に用いるコンパレータ
にオペアンプを用いた場合、素子に特性の不均一が存在
する為、２つの入力電圧差をＯに保持したとしてもコン
パレータの出力には数ｍＶから十数ｍＶの出力電圧、い
わゆるオフセント電圧が生じる。さらにこのオフセット
電圧値は各オペアンプごとに一定せず周囲温度によって
も値がばらついてしまう。このコンパレーク出力に生じ
たオフセット電圧は比較動作の際コンパレータ出力電圧
を変え、比較誤動作を生じ正確な波形整形出力を得るこ
とができない欠点を有する。
にオペアンプを用いた場合、素子に特性の不均一が存在
する為、２つの入力電圧差をＯに保持したとしてもコン
パレータの出力には数ｍＶから十数ｍＶの出力電圧、い
わゆるオフセント電圧が生じる。さらにこのオフセット
電圧値は各オペアンプごとに一定せず周囲温度によって
も値がばらついてしまう。このコンパレーク出力に生じ
たオフセット電圧は比較動作の際コンパレータ出力電圧
を変え、比較誤動作を生じ正確な波形整形出力を得るこ
とができない欠点を有する。
（４） 発明の目的
本発明は上記欠点に鑑みなされたものでその目的とする
ところは、コンパレータ回路を用いた波形整形回路にお
いて、コンパレータ回路の出力にラッチ回路を用い、入
力にオフセット電圧を一時蓄えるコンデンサを用いるこ
とにより、比較出力波形に現れるオフセット電圧の影響
をなりシ、正確に比較出力波形を出力することができる
波形整形回路を提供することにある。
ところは、コンパレータ回路を用いた波形整形回路にお
いて、コンパレータ回路の出力にラッチ回路を用い、入
力にオフセット電圧を一時蓄えるコンデンサを用いるこ
とにより、比較出力波形に現れるオフセット電圧の影響
をなりシ、正確に比較出力波形を出力することができる
波形整形回路を提供することにある。
（５） 発明の構成
そしてその目的は比較回路を有する波形整形回路におい
て、該比較回路の第１入力端と出力端間に接続された第
１スイッチ手段と前記比較回路の第１入力端及び前記第
１スイッチ手段に一端が接続されたコンデンサと、入力
端子と前記比較回路の第２入力端との間に接続された第
２スイッチ手段と、該コンデンサの他端と比較回路の第
２入力端との間に接続された第３スイッチ手段とを含む
オフセット補償手段と、クロック信号に同期して前記比
較回路の出力をランチするランチ回路とを設け、前記オ
フセット補償手段の動作中はラッチが行なわれない様に
前記クロック信号を入力するようにしたことを特徴とす
る波形整形回路を提供することにより達成される。
て、該比較回路の第１入力端と出力端間に接続された第
１スイッチ手段と前記比較回路の第１入力端及び前記第
１スイッチ手段に一端が接続されたコンデンサと、入力
端子と前記比較回路の第２入力端との間に接続された第
２スイッチ手段と、該コンデンサの他端と比較回路の第
２入力端との間に接続された第３スイッチ手段とを含む
オフセット補償手段と、クロック信号に同期して前記比
較回路の出力をランチするランチ回路とを設け、前記オ
フセット補償手段の動作中はラッチが行なわれない様に
前記クロック信号を入力するようにしたことを特徴とす
る波形整形回路を提供することにより達成される。
（６） 発明の実施例
第１図は本発明の一実施例である波形整形回路図である
。
。
同図において、コンパレータ１の非反転入力（＋）には
入力端子２及び３が各々スイッチ４及び５を介して接続
可能に構成され３反転入力（−）には入力端子３がオフ
セット電圧を一時保持する為のコンデンサ６を介して接
続されている。またコンパレータ１の出力は負帰還の為
のスイッチ７を介して反転入力（−）に接続し、同時に
スイッチ７の一端は上述のコンデンサ６にも接続してい
る。一方り形フリップフロップ回路８の入力端子（Ｄｅ
ｌ１Ｍ子）はコンパレータ１の出力と接続し、Ｑ端子は
本回路の出力端子９に接続し、ＣＫ端子は本回路のクロ
ック入力端子１０に接続している。
入力端子２及び３が各々スイッチ４及び５を介して接続
可能に構成され３反転入力（−）には入力端子３がオフ
セット電圧を一時保持する為のコンデンサ６を介して接
続されている。またコンパレータ１の出力は負帰還の為
のスイッチ７を介して反転入力（−）に接続し、同時に
スイッチ７の一端は上述のコンデンサ６にも接続してい
る。一方り形フリップフロップ回路８の入力端子（Ｄｅ
ｌ１Ｍ子）はコンパレータ１の出力と接続し、Ｑ端子は
本回路の出力端子９に接続し、ＣＫ端子は本回路のクロ
ック入力端子１０に接続している。
＝５−
以上の様な構成の波形整形回路において、第２図のタイ
ムチャートを用いて以下にその動作を説明する。
ムチャートを用いて以下にその動作を説明する。
ここでスイッチ４，５．７はクロック入力端子１０へ入
力するクロック信号と連動して動作し。
力するクロック信号と連動して動作し。
オフセント電圧をコンデンサ６に蓄えている時と入力端
子２及び３へ入力した信号を比較する時とを外部回路（
図示せず）で切換え制御する。また第２図のタイムチャ
ートでスイッチ４ｉ ５．７はクロックＣＬＫがハイレ
ベルで導通、ローレベルで非導通を示し、■１１ は入
力端子２へ入力したアナログ信号を示す。
子２及び３へ入力した信号を比較する時とを外部回路（
図示せず）で切換え制御する。また第２図のタイムチャ
ートでスイッチ４ｉ ５．７はクロックＣＬＫがハイレ
ベルで導通、ローレベルで非導通を示し、■１１ は入
力端子２へ入力したアナログ信号を示す。
先ず外部回路によりスイッチ４を非導通として。
スイッチ５．７を導通とし、入力端子３に基準電圧（ｒ
ｅｆｅｒｅｎｃｅ ｖｏｌｔａｇｅ ） ＶＲＦ、Ｆ
を加える。したがってコンパレータ１の非反転入力（Ｖ
ＩＮ（＋））はこの基準電圧値となり、ここでコンパレ
ータ１を動作させるとコンパレータ１の出力（Ｖｏ）に
オフセント電圧Ｖｏｐｐ を含む出力が発生する。
ｅｆｅｒｅｎｃｅ ｖｏｌｔａｇｅ ） ＶＲＦ、Ｆ
を加える。したがってコンパレータ１の非反転入力（Ｖ
ＩＮ（＋））はこの基準電圧値となり、ここでコンパレ
ータ１を動作させるとコンパレータ１の出力（Ｖｏ）に
オフセント電圧Ｖｏｐｐ を含む出力が発生する。
このオフセント電圧を含む出力電圧は反転入力（６−
−）に加えられ、コンデンサ６では両端の出力差すなわ
ちオフセント電圧値ＶＯＦＦ のみを一度蓄える。この
時入力端子２へ比較すべき信号が入力しても、スイッチ
４が非導通な為コンパレータ１の非反転入力（＋）へは
入力しない。またクロック入力端子１０には外部回路か
らハイレベルクロック信号ＣＬＫが入力していて１ Ｄ
形フリップフロップ回路のクロ・ツク入力１０はハイレ
ベルとなっている。
ちオフセント電圧値ＶＯＦＦ のみを一度蓄える。この
時入力端子２へ比較すべき信号が入力しても、スイッチ
４が非導通な為コンパレータ１の非反転入力（＋）へは
入力しない。またクロック入力端子１０には外部回路か
らハイレベルクロック信号ＣＬＫが入力していて１ Ｄ
形フリップフロップ回路のクロ・ツク入力１０はハイレ
ベルとなっている。
Ｄ形フリップフロップ回路８はクロック信号ＣＬＫがロ
ーレベルからハイレベルへ切換わる時り端子へ入力する
信号を出力する。したがってＤ形フリップフロップ回路
８のクロック入力がハイレベルである為、コンパレータ
１のオフセット電圧を含む出力電圧はＤ形フリップフロ
ップ回路８でラッチされず１本回路の出力端子９の出力
（ＶＯＵＴ）はそれまでの出力信号のまま保持される。
ーレベルからハイレベルへ切換わる時り端子へ入力する
信号を出力する。したがってＤ形フリップフロップ回路
８のクロック入力がハイレベルである為、コンパレータ
１のオフセット電圧を含む出力電圧はＤ形フリップフロ
ップ回路８でラッチされず１本回路の出力端子９の出力
（ＶＯＵＴ）はそれまでの出力信号のまま保持される。
したがってオフセット電圧をコンデンサ６に充電する時
のコンパレークの出力電圧は本波形整形回路の出力端子
９には何ら影響しない。
のコンパレークの出力電圧は本波形整形回路の出力端子
９には何ら影響しない。
次に外部回路の制御によりスイッチ４を導通とし、スイ
ッチ５，７を非導通とし、入力端子３へ基準電圧ＶＲヒ
Ｆ を加えると同時に入力端子２へ比較すべき信号ＶＩ
Ｎを加える。したがってコンパレータ１の非反転入力（
＋）には比較すべき信号が入力し１反転入力（−）には
基準電圧■１εＦと上述のコンデンサ６に一度蓄えたオ
フセット電圧ＶＯＦＦ とが加わった電圧が入力する。
ッチ５，７を非導通とし、入力端子３へ基準電圧ＶＲヒ
Ｆ を加えると同時に入力端子２へ比較すべき信号ＶＩ
Ｎを加える。したがってコンパレータ１の非反転入力（
＋）には比較すべき信号が入力し１反転入力（−）には
基準電圧■１εＦと上述のコンデンサ６に一度蓄えたオ
フセット電圧ＶＯＦＦ とが加わった電圧が入力する。
コンパレータ１ではこの２入力端子値を比較して、比較
すべき信号が基準電圧より大きい時はこの差分を増幅し
て出力し、基準電圧より小さい時は基準電圧値から前述
の差分を差し引いた電圧を増幅して出力する。この時ク
ロック入力端子１０には外部回路からロー信号が入力し
、コンパレーク１の出力電圧をランチしていてスイッチ
４が非導通へ、スイッチ５，７が導通へ切換わる直前に
クロック信号ＣＬ Ｋがハイに切換れば、この時り形フ
リップフロップ回路８のＤ入力端子へ入力していた信号
（ランチされていた信号）は出力端子９へ出力される。
すべき信号が基準電圧より大きい時はこの差分を増幅し
て出力し、基準電圧より小さい時は基準電圧値から前述
の差分を差し引いた電圧を増幅して出力する。この時ク
ロック入力端子１０には外部回路からロー信号が入力し
、コンパレーク１の出力電圧をランチしていてスイッチ
４が非導通へ、スイッチ５，７が導通へ切換わる直前に
クロック信号ＣＬ Ｋがハイに切換れば、この時り形フ
リップフロップ回路８のＤ入力端子へ入力していた信号
（ランチされていた信号）は出力端子９へ出力される。
したがってこの時ランチされている信号は。
かならずコンパレータ１が２人力信号電圧を比較してい
る時の比較出力電圧の大小である。すなわちコンデンサ
６にオフセット電圧を充電する時の電圧はＤ形フリップ
フロップの出力には出てこないのである。
る時の比較出力電圧の大小である。すなわちコンデンサ
６にオフセット電圧を充電する時の電圧はＤ形フリップ
フロップの出力には出てこないのである。
次に前述と同様にスイッチ４を非導通として。
スイッチ５，７を導通として入力端子３からコンパレー
タ１の非反転入力（＋）に基準電圧ＶＲＥＦを入力し、
コンデンサ６にコンパレータ１の出力に現れるオフセン
ト電圧ＶＯＦＦ を一度充電する。
タ１の非反転入力（＋）に基準電圧ＶＲＥＦを入力し、
コンデンサ６にコンパレータ１の出力に現れるオフセン
ト電圧ＶＯＦＦ を一度充電する。
この時外部回路によりクロック入力端子１０にハイ信号
を入力させ、出力端子９ヘコンバレータ１の誤動作の原
因となるオフセット電圧ＶＯＦＦ を出力させない。次
にスイッチ４．．５．７を切換えることによって同様の
動作を繰り返す。この様に本回路によれば、誤動作の原
因となるオフセット電圧ＶＯＦＦ が比較出力に影響す
ることを防止でき。
を入力させ、出力端子９ヘコンバレータ１の誤動作の原
因となるオフセット電圧ＶＯＦＦ を出力させない。次
にスイッチ４．．５．７を切換えることによって同様の
動作を繰り返す。この様に本回路によれば、誤動作の原
因となるオフセット電圧ＶＯＦＦ が比較出力に影響す
ることを防止でき。
したがって比較する入力波形に対して確実な波形整形出
力を得ることができる。
力を得ることができる。
本発明は以上の実施例に限るわけではなく、入９−
力端子３を他の固定電圧レベル、例えばグランドに接続
して基準電圧としても良い。またＤ形フリップフロップ
回路に変えて、他のゲート回路と組合わせたＲ−３形（
リセント、セント形）フリップフロップ回路やＴ形（ト
リガータイプ）フリ、。
して基準電圧としても良い。またＤ形フリップフロップ
回路に変えて、他のゲート回路と組合わせたＲ−３形（
リセント、セント形）フリップフロップ回路やＴ形（ト
リガータイプ）フリ、。
プフロソプ回路を用いても同様の構成とすることができ
る。
る。
（７） 発明の効果
以上詳細に説明した様に本発明によれば、コンパレータ
の出力にランチ回路を設けてランチ回路に入力するクロ
ックパルスとスイッチを連動して可動させることにより
、入力波形振幅（入力電圧）の大小比較を行ない波形整
形する際、コンパレータ回路に出力する比較誤動作の原
因であるオフセント電圧の影響を除去し、入力信号に対
して所定時間遅延した正確な比較出力信号を出力するこ
とができる。
の出力にランチ回路を設けてランチ回路に入力するクロ
ックパルスとスイッチを連動して可動させることにより
、入力波形振幅（入力電圧）の大小比較を行ない波形整
形する際、コンパレータ回路に出力する比較誤動作の原
因であるオフセント電圧の影響を除去し、入力信号に対
して所定時間遅延した正確な比較出力信号を出力するこ
とができる。
第１図は本発明による波形整形回路図、第２図はタイム
チャート図である。 １０− ■・・・コンパレータ、 ２，３・・・入力端子、 ４
，５．７・・・スイッチ。 ６・・・コンデンサ、 ８・・・Ｄ形フリップフロップ
回路、 ９・・・出力端子。 １０・・・クロック入力端子 １１−
チャート図である。 １０− ■・・・コンパレータ、 ２，３・・・入力端子、 ４
，５．７・・・スイッチ。 ６・・・コンデンサ、 ８・・・Ｄ形フリップフロップ
回路、 ９・・・出力端子。 １０・・・クロック入力端子 １１−
Claims (1)
- 比較回路を有する波形整形回路において、該比較回路の
第１入力端と出力端間に接続された第１スイッチ手段と
前記比較回路の第１入力端及び前記第１スイッチ手段に
一端が接続されたコンデンサと、入力端子と前記比較回
路の第２入力端との間に接続された第２スイッチ手段と
、該コレデンサの他端と比較回路の第２入力端との間に
接続された第３スイッチ手段とを含むオフセット補償手
段と、クロック信号に同期して前記比較回路の出力をラ
ッチするランチ回路とを設け、前記オフセント補償手段
の動作中はラッチが行なわれない様に前記クロック信号
を入力するようにしたことを特徴とする波形整形回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25006383A JPS60142613A (ja) | 1983-12-28 | 1983-12-28 | 波形整形回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25006383A JPS60142613A (ja) | 1983-12-28 | 1983-12-28 | 波形整形回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60142613A true JPS60142613A (ja) | 1985-07-27 |
Family
ID=17202245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25006383A Pending JPS60142613A (ja) | 1983-12-28 | 1983-12-28 | 波形整形回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60142613A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583095A (ja) * | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | コンパレータ |
| US5359652A (en) * | 1991-07-01 | 1994-10-25 | U.S. Philips Corporation | Tone receiver comprising a switch capacitor zero crossing detector |
| JP2006340044A (ja) * | 2005-06-02 | 2006-12-14 | Sony Corp | 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置 |
| KR100842972B1 (ko) | 2005-04-28 | 2008-07-01 | 샤프 가부시키가이샤 | 오프셋 보정 회로, 오피 앰프 회로 및 오프셋 보정 방법 |
-
1983
- 1983-12-28 JP JP25006383A patent/JPS60142613A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5359652A (en) * | 1991-07-01 | 1994-10-25 | U.S. Philips Corporation | Tone receiver comprising a switch capacitor zero crossing detector |
| JPH0583095A (ja) * | 1991-09-20 | 1993-04-02 | Fujitsu Ltd | コンパレータ |
| KR100842972B1 (ko) | 2005-04-28 | 2008-07-01 | 샤프 가부시키가이샤 | 오프셋 보정 회로, 오피 앰프 회로 및 오프셋 보정 방법 |
| US7459966B2 (en) | 2005-04-28 | 2008-12-02 | Sharp Kabushiki Kaisha | Offset adjusting circuit and operational amplifier circuit |
| JP2006340044A (ja) * | 2005-06-02 | 2006-12-14 | Sony Corp | 固体撮像装置、固体撮像装置におけるアナログ−デジタル変換方法および撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100339672B1 (ko) | 높은 동적 범위의 디지털 플럭스게이트 자력계 | |
| KR101721358B1 (ko) | 스위치드 커패시터 아날로그-디지털 컨버터 내의 교차 결합된 입력 전압 샘플링 및 드라이버 증폭기 플릭커 노이즈 상쇄 | |
| KR840003558A (ko) | 절환캐패시터로 수행되는 델타시그마 변조기 | |
| US5196853A (en) | Sigma delta converter insensitive to asymmetrical switching times | |
| JPS58170213A (ja) | 電圧比較回路 | |
| US4983969A (en) | Successive approximation analog to digital converter | |
| JPS60142613A (ja) | 波形整形回路 | |
| US5262685A (en) | High-speed, low power auto-zeroed sampling circuit | |
| EP0110601A1 (en) | Trigger circuit | |
| JPS6110312A (ja) | 信号変換回路 | |
| CA1211166A (en) | Offset reduction for fast comparators employing series-connected, single-ended gain stages | |
| US5699012A (en) | High gain, low offset input amplifier | |
| JPS62231499A (ja) | サンプルホ−ルド回路 | |
| JPS62135775A (ja) | 差電圧測定回路 | |
| JPS60154399A (ja) | サンプルホ−ルド回路 | |
| SU1474845A1 (ru) | Преобразователь напр жени в интервал времени | |
| SU1182678A1 (ru) | Преобразователь напр жени в частоту | |
| JPS6345918A (ja) | 基準電圧回路 | |
| SU444325A1 (ru) | Преобразователь разбаланса резистивного моста в интервал времени | |
| SU1041984A1 (ru) | Преобразователь разности напр жений | |
| RU1788568C (ru) | Инвертирующий усилитель | |
| JPH03137899A (ja) | ピークホールド回路 | |
| JPH05188092A (ja) | サンプル・ホールド回路 | |
| JP2886282B2 (ja) | 昇圧方法 | |
| SU1744654A1 (ru) | Измерительный линейный преобразователь среднеквадратического значени напр жени |