JP4449189B2 - 画像表示装置およびその駆動方法 - Google Patents

画像表示装置およびその駆動方法 Download PDF

Info

Publication number
JP4449189B2
JP4449189B2 JP2000226188A JP2000226188A JP4449189B2 JP 4449189 B2 JP4449189 B2 JP 4449189B2 JP 2000226188 A JP2000226188 A JP 2000226188A JP 2000226188 A JP2000226188 A JP 2000226188A JP 4449189 B2 JP4449189 B2 JP 4449189B2
Authority
JP
Japan
Prior art keywords
differential amplifier
amplifier circuit
output
switch
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000226188A
Other languages
English (en)
Other versions
JP2002041001A5 (ja
JP2002041001A (ja
Inventor
肇 秋元
秀夫 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2000226188A priority Critical patent/JP4449189B2/ja
Priority to EP01114025.8A priority patent/EP1174852B1/en
Priority to TW090114336A priority patent/TW578134B/zh
Priority to US09/881,719 priority patent/US6784865B2/en
Priority to KR1020010044041A priority patent/KR100758086B1/ko
Publication of JP2002041001A publication Critical patent/JP2002041001A/ja
Publication of JP2002041001A5 publication Critical patent/JP2002041001A5/ja
Application granted granted Critical
Publication of JP4449189B2 publication Critical patent/JP4449189B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0291Details of output amplifiers or buffers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は特に高品位な画像表示が可能な液晶画像表示装置に関する。
【0002】
【従来の技術】
以下、図11を用いて従来の技術に関して説明する。
【0003】
図11は従来の技術を用いたTFT液晶パネル駆動用の低温poly−Si駆動回路に用いられているオフセットキャンセルバッファ回路の構成図である。アナログ入力信号Vinは負帰還をかけた差動増幅回路155によりバッファされ、アナログ出力信号Vout としてTFT液晶パネルに入力される。負帰還路はスイッチ153を経由した場合とスイッチ152を経由した場合とが設けられており、スイッチ152を経由した場合には容量151を介している。またスイッチ152と容量151の接続部からはスイッチ154を経由した配線が入力部、Vinへと接続されている。
【0004】
本従来例の動作を以下に説明する。差動増幅回路155の正および負の入力部は低温poly−Si TFTで構成されるが、一般に低温poly−Si TFTは単結晶MOSトランジスタに比較して素子性能のばらつきが大きいため、単純に帰還をかけただけのボルテージフォロア回路ではバッファ回路毎に大きな出力オフセット電圧ばらつきを生じてしまい、液晶パネル上に縦筋状の輝度むらが発生してしまう。そこで本従来例では、このオフセット電圧をキャンセルするためにオフセットキャンセル回路を適用している。水平走査期間の前半では、スイッチ153,154がオン、スイッチ152がオフされる。この際に容量151には、負帰還を有する差動増幅回路155の出力オフセット電圧が記憶される。次いで水平走査期間の後半では、スイッチ153,154をオフ、スイッチ152をオンする。この操作によって生じる新しい負帰還路には出力オフセット電圧を記憶した容量151が直列に加わるため、この出力オフセット電圧は差動増幅回路155によって減算されることになる。即ち本回路構成によって、出力オフセット電圧のキャンセルが可能となる。
【0005】
本従来技術に関しては、例えば電子情報通信学会技術報告EID98−125(1999年1月)等に詳しく記載されている。
【0006】
また同様のオフセットキャンセルバッファ回路をLSIで構成し、TFT液晶パネルを駆動した際の周辺回路構成に関しても、例えばProceedings of Euro Display '96, pp.247-250 等に詳しく記載されている。
【0007】
【発明が解決しようとする課題】
上記従来技術によれば、差動増幅回路の不整合に起因するオフセット電圧をキャンセルすることが可能である。しかしながらスイッチ153(FET(Field-Effect Transistor)スイッチ)が新たな出力オフセット電圧ばらつきの主因となり、オフセットキャンセル回路の出力電圧精度の一層の向上を図るためには、これを対策せねばならないことを発明者らは見出した。これを以下、同様に図11を用いて説明する。
【0008】
ここで説明のために容量151をCm、スイッチ153がオフした際に生じるスイッチフィードスルー電荷を図のようにq1およびq2と定義する。また差動増幅回路155の開放利得をGとおく。
【0009】
始めにスイッチ153,154がオンし、容量Cm,151に差動増幅回路155の出力オフセット電圧を記憶させた後に、スイッチ153,154がオフする。このときそれぞれのスイッチを構成するFETは、オフする際にフィードスルー電荷をそれぞれのソースおよびドレイン側に放出することは良く知られている。この結果、スイッチ153のフィードスルー電荷のうちのq1は、容量Cm,151に本来蓄えられている電荷量に加算され、容量Cm,151の両端の電圧を変調してしまう。このq1に起因して上記オフセットキャンセル動作後にオフセットキャンセルバッファ回路の出力Vout に生じる新たなオフセット電圧ΔVout は、
【0010】
【数1】
ΔVout =−q1・G/(G+1)Cm …数式1
と求められる。
【0011】
一般に差動増幅回路155の開放利得Gは極めて大きな値に設計されるため、数式1からGに十分に大きな値を仮定すると、スイッチ153のフィードスルー電荷に起因する(−q1/Cm)のオフセット電圧ΔVout の発生が回避できないことがわかる。なおここでスイッチ153のフィードスルー電荷q2は、特に影響は及ぼさない。
【0012】
バッファ回路の役割はインピーダンス変換であるから、入力インピーダンスを小さく設計することは好ましくなく、容量Cm151はあまり大きくはできない。そのためにこの新たなオフセット電圧ΔVout はバッファ回路の出力電圧精度を向上させる際には大きな問題となる。(−q1/Cm)が一定値ならば、明らかに外部補正が可能である。しかしここで問題となるのは、q1のばらつきに起因してTFT液晶パネルの表示画像上に生じる縦筋状の輝度むらであり、その外部補正は困難である。ここでは上記のようなq1のばらつきに起因するオフセットばらつきを、以降「スイッチフィードスルーオフセットばらつき」と称することにする。
【0013】
さてまた一般に、単結晶MOSトランジスタを上記スイッチ153に用いた場合には、閾値電圧Vthは最大でも20mV程度しかばらつくことはなく、かつまたゲート寸法はサブミクロンの大きさである。従って上記「スイッチフィードスルーオフセットばらつき」は比較的小さな容量Cm,151で抑圧が可能である。しかしながら例えば多結晶Si−TFTを上記スイッチ153に用いた場合には、チャネル部分に結晶粒構造を有し、かつゲート絶縁膜界面の欠陥準位密度も不均一であるため、そのVthは数100mVから最大では1V近くもばらつくことがある。またプロセス基板寸法が数十cmから1mと比較的大きいため最小ゲート加工寸法は数ミクロンの大きさであり、加工寸法ばらつきも比較的大きくなってしまう。スイッチフィードスルー電荷,q1は主にチャネル電荷Cg・(Vg−Vth)に比例する。但しここでCgはゲート面積とゲート絶縁膜厚,ゲート絶縁膜誘電率で決まるゲート容量である。従ってVthおよびゲート面積のばらつきはそのままスイッチフィードスルー電荷,q1のばらつきに直接反映されてしまう。例えばVthが1Vばらつき、スイッチ153とCmの容量比が100倍、スイッチ153のチャネル電荷の半分がq1となると仮定すると、差動増幅回路155の開放利得,Gを無限大と近似した場合、出力には5mVのばらつきが生じることになる。実際にはこれに更にゲート面積の加工寸法ばらつき等も加算される訳であり、このままではバッファ回路の出力オフセット電圧ばらつきを実用的なレベルにまで下げることは困難である。
【0014】
なおここではスイッチ153に起因する問題点として、図11に示したオフセットキャンセル回路が有する課題を説明したが、これは図11の回路に特有の問題ではなく、広く一般のオフセットキャンセル回路に共通の問題であることをここで指摘しておきたい。オフセットキャンセル回路は、予め容量に蓄えたオフセット電圧を差動増幅回路の入力に加えて減算するものであり、このためには容量の一端は必ず差動増幅回路の入力に接続される必要がある。更にこの容量にオフセット電圧を書きこむためには、上記の一端は同時にスイッチにも接続されていなければならない。従ってこのスイッチがオフした際のフィードスルー電荷は必然的に上記容量に加算され、その結果差動増幅回路の入力に誤差電圧として印加されてしまうのである。
【0015】
以上の考察から、FETを用いたオフセットキャンセルバッファ回路では、差動増幅回路の入力に接続されているオフセットキャンセル用スイッチのフィードスルー電荷,q1のばらつきが、「スイッチフィードスルーオフセットばらつき」と称する新たなオフセット電圧ばらつきの原因となること、そしてバッファ回路の出力電圧精度の一層の向上を図るためには、その対策が新規に必要になることが明らかになった。
【0016】
なお以上で説明したフィードスルーが問題となるスイッチ153は、n型TFT構成,p型TFT構成、或いはCMOS TFT構成としても、フィードスルー電荷の「ばらつき」という観点からはいずれも同様の問題点が生じることは明らかである。
【0017】
【課題を解決するための手段】
上記課題は、所定の電圧が印加される液晶対向電極と、液晶対向電極との間で液晶容量を形成するために設けられた画素電極と、画素電極に直列に接続された画素スイッチとを有し、画像表示を行うためにマトリクス状に配置された複数の表示画素と、表示すべき画像データに基づいて第一のアナログ画像信号電圧を出力する画像信号電圧発生手段と、第一のアナログ画像信号電圧を入力として、該画像信号電圧発生手段より低い出力インピーダンスで、第二のアナログ画像信号電圧を出力するために設けられた半導体素子を用いた出力インピーダンス変換手段群と、出力インピーダンス変換手段の中に設けられた、各出力インピーダンス変換手段群における半導体素子特性のばらつきに起因する第二のアナログ画像信号電圧の出力オフセットばらつきをキャンセルするために設けられた、一端が出力インピーダンス変換手段の電圧入力端子に接続されたオフセットキャンセル容量と、同様に一端が出力インピーダンス変換手段の電圧入力端子に接続された第一の半導体スイッチを含む、オフセットキャンセル回路群と、出力インピーダンス変換手段群の出力端子と画素スイッチ群とを接続する信号線群と、出力インピーダンス変換手段群の出力である第二のアナログ画像信号電圧を、信号線群と画素スイッチ群を介して、所定の表示画素の液晶容量に書込むための信号電圧書込み手段とを有する画像表示装置において、第一の半導体スイッチがオフする際に生成するスイッチフィードスルー電荷のばらつきに起因する、第二のアナログ画像信号電圧の出力ばらつきを低減する手段を新規に設けることによって解決することができる。
【0018】
【発明の実施の形態】
(第一の実施例)
以下図1〜図5および表1を用いて、本発明における第一の実施例に関して説明する。
【0019】
図3は本実施例である多結晶Si−TFT液晶表示パネルの構成図である。
【0020】
所定の電圧が印加される液晶対向電極との間に形成された液晶容量12およびこれに接続された画素TFT11とから構成される表示画素は、マトリクス状に配置されて画像表示領域を構成している。画素TFT11のゲートはゲート線13を介してゲート線駆動回路10に接続されている。また、画素TFT11のドレインは、信号線7を介して信号線駆動回路90と接続されている。具体的には、画素TFT11のドレイン電極は信号線7を介して信号線駆動回路90のアナログバッファ出力スイッチ16に接続されている。アナログバッファ出力スイッチ16の他端は、階調切替えスイッチ14を介してアナログバッファ20A,20Bの出力端に接続され、更にアナログバッファ20A,20Bの入力端は階調選択スイッチ3A,3Bに接続されている。ここでアナログバッファ20A,20Bと階調選択スイッチ3A,3Bは、階調切替えスイッチ14,15によって、いずれかが選択される。なおここで階調選択スイッチ3A,3Bはマルチプレクサ構成になっており、階調選択線17により選択された所定の階調電源線2A,2Bの一本を出力に接続することによって、D/A変換器のデコーダとして機能する。なお、図3ではラッチアドレス選択回路21,1次ラッチ回路23,2次ラッチ回路24、及び階調選択スイッチ3A,3Bにより構成される部分が画像信号電圧発生部91であり、アナログバッファ20A,20Bで構成されている部分が出力インピーダンス変換手段群92となっている。
【0021】
また、ここでは画像表示データは6bit としたため、階調電源線2A,2Bはそれぞれ異なった階調電圧が印加された64本の並列配線で構成されている。一方、階調選択線17は1次ラッチ回路23より2次ラッチ回路24を介して出力されており、1次ラッチ回路23にはデジタルデータ入力線22およびラッチアドレス選択回路21が入力している。上記各回路ブロックは多結晶Si−TFT素子を用いて、ガラス基板上に構成されており、ここで各スイッチには多結晶Si−TFTを用いて構成されたCMOSスイッチを採用している。なおここではカラーフィルタやバックライト構成等、TFTパネルの構築に必要な所定の構造の記載は、説明の簡略化のために省略している。
【0022】
以下に、本液晶表示パネルの動作の概略を説明する。なおアナログバッファ20A,20Bの構成と動作タイミングの詳細は、図1,表1,図2,図4,図5を用いて後述する。デジタルデータ入力線22に入力された画像表示データは、ラッチアドレス選択回路21によって選択されたアドレスを有する1次ラッチ回路23にラッチされる。一行分の書込みに必要な画像表示データのラッチが一水平走査期間内に完了すると、これらの画像表示データは一括して1次ラッチ回路23から2次ラッチ回路24に転送され、次の水平走査期間中に2次ラッチ回路24はこの画像表示データを階調選択線17に出力する。デコードスイッチ群より構成される階調選択スイッチ3A,3Bは、階調選択線17の内容に応じて、所定のアナログ画像信号電圧を階調電源線2A,2Bからアナログバッファ20A,20Bに供給する。アナログバッファ20A,20Bは、供給された画像信号電圧に対応する画像信号電圧を、アナログバッファ出力スイッチ16を介して信号線7に供給する。アナログバッファ20A,20Bの役割は、この際の出力インピーダンスを階調選択スイッチ3A,3Bにおける出力インピーダンスよりも低下させて信号線7への信号電圧書込み速度を向上させること、および画像信号電圧を低インピーダンスで出力することにより、信号線7同士の容量結合等によるクロストークを防止することにある。ここでアナログバッファ20A,20Bは、後述するようにアナログバッファ自体のオフセット電圧ばらつきを補償するためのオフセットキャンセル機能に加えて、オフセットキャンセル回路が生じるフィードスルー電荷に起因した「スイッチフィードスルーオフセットばらつき」のキャンセル機能をも有している。信号線7に入力された上記オフセットばらつきのない画像信号電圧は、ゲート線13を介してゲート線駆動回路10が所定の行の画素TFT11をオンすることによって、所定の液晶容量12に書込まれる。
【0023】
次に図1,表1,図2を用いて、アナログバッファ20A,20Bの回路構成について説明する。ここでアナログバッファ20A,20Bは同一の基本構成を有するため、以下では単にアナログバッファ20として記載する。
【0024】
【表1】
Figure 0004449189
【0025】
図1は上記オフセットキャンセル機能とスイッチフィードスルーオフセットキャンセル機能を有する、アナログバッファ20の回路構成図である。
【0026】
アナログバッファ20の入力端は、位相φ1,φ2で切替わる切替えスイッチ31に入力されている。スイッチ31の一端はクロックcl.1bでオンするスイッチ35,位相φ2でオンするスイッチ32,差動増幅器30の一方の入力端に接続され、スイッチ31の他端はクロックcl.2でオンするスイッチ36,クロックcl.1aでオンする切替えスイッチ34,位相φ1でオンするスイッチ33に接続されている。また差動増幅器30の他方の入力端は、cl.1aでオンする切替えスイッチ34とキャンセル容量37に接続され、キャンセル容量37の他端はクロックcl.1bでオンするスイッチ35とクロックcl.2でオンするスイッチ36に接続されている。そして差動増幅器30の出力端はアナログバッファ20の出力端に接続されると同時に、位相φ2でオンするスイッチ32と位相φ1でオンするスイッチ33に接続されている。なおここで差動増幅器30の図中に(A,B)で示した入力端子の符号は、表1に示すように位相φ1では(+,−)であり、位相φ2では(−,+)に切替わる。
【0027】
図2は上記の機能を有する差動増幅器30の回路構成図である。
【0028】
差動増幅器30は初段の差動回路と、次段のソースフォロア回路とから構成されている。差動回路は多結晶Si−ドライバTFT41,42と多結晶Si−負荷TFT43,44,所定のバイアスで駆動される多結晶Si−電流源TFT45とから成っており、その差動出力端は、位相φ1,φ2で切替わる多結晶Si−スイッチTFT群46,47,48,49によって切替えが可能である。これらのスイッチ群により、差動増幅器30のA,Bの入力の正負の切替えが行われる。多結晶Si−ドライバTFT51,所定のバイアスで駆動される多結晶Si−負荷TFT52で構成される次段のソースフォロア回路は、大出力電流の供給と動作点電圧の整合を図るために設けられている。なおここでVd1,Vs1,Vd2,Vs2はそれぞれ上記初段の差動回路の高,低電圧電源と上記次段のソースフォロア回路の高,低電圧電源である。
【0029】
以下に図4,図5を用いて本実施例の動作を詳細に説明する。
【0030】
始めに図4を用いて、本アナログバッファ20の動作を説明する。アナログバッファ20は位相φ1の前半において、スイッチ34m35を閉じて(a)オフセット量の記憶1を行う。このときキャンセル容量,Cm37の両端にはアナログバッファ20のオフセット電圧ΔVが入力されている。次いで位相φ1の後半においてはスイッチ36を閉じて(b)オフセット量の減算1を行う。このときアナログバッファ20のオフセット電圧ΔVを記憶したキャンセル容量,Cm37はアナログバッファ20の負帰還路に挿入されるため、差動増幅器30の出力電圧はΔVだけ小さくなる。これによってアナログバッファ20のオフセット電圧ΔVはキャンセルされるが、先に「発明が解決しようとする課題」の項でも述べたとおり、スイッチ34がオフになる際に差動増幅器30の負入力端側に生じたフィードスルー電荷q1に起因するスイッチフィードスルーオフセット電圧が、アナログバッファ20の出力端に(−q1/Cm)だけ生じてしまう。
【0031】
次にアナログバッファ20は位相φ2の前半において、スイッチ34,35を閉じて(c)オフセット量の記憶2を行う。このときもキャンセル容量Cm37の両端にはアナログバッファ20のオフセット電圧ΔVが入力される。次いで位相φ2の後半においてはスイッチ36を閉じて(d)オフセット量の減算2を行う。このときアナログバッファ20のオフセット電圧ΔVを記憶したキャンセル容量Cm37はアナログバッファ20の正入力端に挿入されるため、差動増幅器30の出力電圧はΔVだけ小さくなる。これによってアナログバッファ20のオフセット電圧ΔVはキャンセルされるが、このときにも先程と同様に、スイッチ34がオフになる際に差動増幅器30の正入力端側に生じたフィードスルー電荷q1に起因するスイッチフィードスルーオフセット電圧が、アナログバッファ20の出力端に(+q1/Cm)だけ生じる。しかしながら位相φ1とφ2でアナログバッファ20に入力する電圧が等しいと仮定すると、ここで生じるスイッチフィードスルーオフセット電圧は基本的に同一のTFTから同一の電圧条件で生じるものであるから両者のq1の値は等しいため、位相φ1とφ2でアナログバッファ20の出力端に生じるスイッチフィードスルーオフセット電圧は互いに正負が逆で値は等しくなることが判る。従って位相φ1とφ2をフレーム毎に交互に切替えることによって、上記スイッチフィードスルーオフセットを視覚的にキャンセルすることが可能であり、これによって問題であったスイッチフィードスルーオフセット電圧のばらつきも、同時に消去される。
【0032】
次に図5は本実施例における各動作パルスの、2フレーム(=4フィールド)期間内における同一の画素行書込み時のある列におけるタイミングチャートである。本実施例は奇遇2フレームを繰り返し単位として駆動される。本チャートにおいては、スイッチのオン/オフは、図中にも記したように上側をオン,下側をオフとして表わしてある。但し階調切替えスイッチ14,15のみ、選択されるアナログバッファ20A,20Bと階調選択スイッチ3A,3Bに対応させて、上をA,下をBとして示した。
【0033】
奇数フレーム期間・正フィールドの始めに位相φ1が選択され、階調切替えスイッチ14,15がA選択に切替わる。次いでゲート線駆動回路10によって選択された所定のゲート線13(画素TFT11)がオンし、アナログバッファ20Aのスイッチ36がオフする。続いてアナログバッファ20Aにおけるオフセットキャンセル回路の動作が開始される。一次ラッチ回路23の出力がオンすると共に、スイッチ34,35がオンしてキャンセル容量,Cm37の両端に差動増幅器30のオフセット電圧が入力する。次いでスイッチ34、そしてスイッチ35の順で両スイッチがオフするが、スイッチ35のフィードスルー電荷の影響を除去するためには、これらがオフする順序は大切である。先にスイッチ34がオフしてしまえば、この後に生じるスイッチ35のフィードスルー電荷はキャンセル容量,Cm37には入力されず、その影響を回避できるからである。次いでスイッチ36がオンすることによって、キャンセル容量,Cm37に記憶されていた差動増幅器30のオフセット電圧は負帰還路に入力され、多結晶Si−TFTを用いた差動増幅器30のTFT不整合に起因するオフセット電圧はキャンセルされる。この状態でアナログバッファ出力スイッチ16がオンすると、信号線7にはアナログバッファ20Aより画像信号電圧が出力される。この状態では差動増幅回路30の入力に接続されているスイッチ34のフィードスルー電荷のばらつきが、(−q1A/Cm)のスイッチフィードスルーオフセット電圧として信号線7を介して画素に入力されることは既に述べたとおりである。(ここではアナログバッファ20Aのスイッチ34のスイッチフィードスルー電荷をq1Aと記した。)この後ゲート線13(画素TFT11)、アナログバッファ出力スイッチ16がオフすることによって、選択された一行分の画素に対する書込み動作は終了する。アナログバッファ出力スイッチ16の役割は、必要に応じてアナログバッファ20A,20Bの出力を信号線7から切離すことによって、オフセットキャンセル動作時におけるアナログバッファ20A,20Bの出力の立ち上がりを高速化することである。
【0034】
次いで図示した奇数フレーム期間・負フィールドにおける、同一の画素行書込み時の動作を説明する。この動作は階調切替えスイッチ14,15がB選択に切替わることを除けば、上記奇数フレーム期間・正フィールドにおける書込み動作と基本的に同一である。本実施例においてはこのように正/負のフィールドで階調切替えスイッチ14,15を切替えることにより、液晶に対する交流駆動を実現している。本期間においても、差動増幅器30の入力に接続されているスイッチ34のフィードスルー電荷のばらつきが、(−q1B/Cm)のスイッチフィードスルーオフセット電圧として信号線7を介して画素に入力されることになる。(ここではアナログバッファ20Bのスイッチ34のスイッチフィードスルー電荷をq1Bと記した。)このときはアナログバッファは20Aに替えて20Bが用いられている訳であるから、このq1Bの値は、先のq1Aの値とは全く独立の値であることは明らかである。
【0035】
次に図示した偶数フレーム期間・正フィールドにおける、同一の画素行書込み時の動作を説明する。この動作は位相φ2が選択されることを除けば、上記奇数フレーム期間・正フィールドにおける書込み動作と同一である。前述のようにこの場合、差動増幅回路30の入力に接続されているスイッチ34のフィードスルー電荷のばらつきは、(+q1A/Cm)のスイッチフィードスルーオフセット電圧として信号線7を介して画素に入力される。ここで表示する画像データが奇数フレーム期間・正フィールドと偶数フレーム期間・正フィールドとで実質的に変化していなければ、両者のスイッチフィードスルーオフセット電圧は視覚的にキャンセルされ、筋状の輝度むらの発生は回避される。輝度むらが視覚的に問題となるのは、表示画像データの値が特に時間的に大きく変化しないときであるため、上記のオフセットキャンセル操作は実用的には十分な効果を有している。
【0036】
最後に図示した偶数フレーム期間・負フィールドにおける、同一の画素行書込み時の動作を説明する。この動作は位相φ2が選択されることを除けば、上記奇数フレーム期間・負フィールドにおける書込み動作と同一であり、このスイッチフィードスルーオフセット電圧の視覚的なキャンセル効果は上記と同様であるので、詳細な説明は省略する。
【0037】
上記実施例においては、各回路ブロックは多結晶Si−TFT素子を用いてガラス基板上に構成している。しかしながらガラス基板に変えて、石英基板,透明プラスチック基板を用いることや、液晶表示方式を反射型に変えることでSi基板を始めとする不透明基板を用いることも明らかに可能である。
【0038】
また上記差動増幅回路における、TFTのn型,p型の導電型を逆に構成することや、その他の回路構成を用いることも、本発明の原理を損なわない範囲で可能であることは言うまでもない。差動増幅器30の利得を向上させるために、カスコード構成を採用することもまた有効である。TFTには基板バイアス効果を持たないという長所があるものの、ドレインコンダクタンスが大きいという課題もあるため、バイアス端子が新たに必要にはなるものの、数百倍以上に差動増幅回路の利得を確保するためには、このようなカスコード構成の採用は有利である。
【0039】
以上では説明を簡略化するために画像表示データを6bit 、階調電源線は異なった階調電圧が印加された64本の並列配線としたが、画像表示データがn−bit であれば、階調電源線は異なった階調電圧が印加された2n本の並列配線となることは明らかである。
【0040】
この他、本実施例ではスイッチ群の構成はCMOSスイッチ、画素TFTはn型TFTスイッチを採用したが、p型TFTを含むいずれのスイッチ構成をこれらに用いても本発明の適用は可能である。また本発明の趣旨を逸脱しない範囲で、反射型表示画素構造等、多様な構造やレイアウト形状が適用可能であることは言うまでもない。
(第二の実施例)
第二の実施例である多結晶Si−TFT液晶表示パネルの全体構成は、第一の実施例のそれと同様であるので説明は省略する。第一の実施例と比較した場合の本実施例の差異は、各動作パルスの動作タイミングにある。以下、これに関して述べる。
【0041】
以下図6および図7を用いて、本発明における第二の実施例の動作に関して説明する。
【0042】
図6は本実施例における各動作パルスの、1フィールド期間における画素行書込み時のある列におけるタイミングチャートである。図6は第一の実施例における図5に対応するものであるが、ここではフィールドの正/負を切替える階調切替えスイッチ14,15に関しては記載を省略した。本実施例においては、階調切替えスイッチ14,15のA,Bの選択以外は、正および負フィールドにおける各パルスの動作は共通だからである。なお本チャートにおいても、スイッチのオン/オフは、図中にも記したように上側をオン,下側をオフとして表わしてある。
【0043】
1フィールドの始めに位相φ1が選択され、次いでゲート線駆動回路10によって選択された所定のゲート線13(画素TFT11)がオンし、スイッチ36がオフする。続いてアナログバッファ20(上記のようにアナログバッファ20A,20Bにおける動作は基本的に同一であるため、ここではアナログバッファ20として記載する)におけるオフセットキャンセル回路の動作が開始される。一次ラッチ回路23の出力がオンすると共に、スイッチ34,35がオンしてキャンセル容量,Cm37の両端に差動増幅器30のオフセット電圧が入力する。次いでスイッチ34、そしてスイッチ35の順で両スイッチがオフする。次いでスイッチ36がオンすることによって、キャンセル容量,Cm37に記憶されていた差動増幅器30のオフセット電圧は負帰還路に入力され、多結晶Si TFTを用いた差動増幅器30のTFT不整合に起因するオフセット電圧はキャンセルされる。この状態でアナログバッファ出力スイッチ16がオンすると、信号線7にはアナログバッファ20より画像信号電圧が出力される。この状態では差動増幅回路30の入力に接続されているスイッチ34のフィードスルー電荷のばらつきが、(−q1/Cm)のスイッチフィードスルーオフセット電圧として信号線7を介して画素に入力されることは第一の実施例と同様である。しかし本実施例においては、同一の画素行書込み時に連続して以下の動作が行われる。即ちアナログバッファ出力スイッチ16が一度オフした後に位相φ2が選択され、もう一度上記の画像信号電圧の出力動作が繰り返される。この場合には差動増幅回路30の入力に接続されているスイッチ34のフィードスルー電荷のばらつきが、(+q1/Cm)のスイッチフィードスルーオフセット電圧として信号線7を介して画素に入力されることになる。この後ゲート線13(画素TFT11),アナログバッファ出力スイッチ16がオフすることによって、選択された一行分の画素に対する書込み動作は終了する。
【0044】
図7は、上記の書込み動作によって信号線7に書込まれる画像信号電圧を示したものである。一回目にアナログバッファ出力スイッチ16がオンするt1からt2の期間には、信号線7には(Vin−q1/Cm)に漸近する出力信号が書込まれる。ただしここでVinは、本来信号線7に書込まれるべき画像信号電圧である。(図中ではq1は負の値を有しているものとして示している。)次いで二回目にアナログバッファ出力スイッチ16がオンするt3からt4の期間には、信号線7には(Vin+q1/Cm)に漸近する出力信号が書込まれる。ここで(t4−t3)の期間を(t2−t1)よりも小さい適当な値に設定することによって、最終的に信号線7に書込まれる画像信号電圧VAを、Vin近傍の値に近づけることができる。本実施例では上記手法を用いることによって、画素に入力されるスイッチフィードスルーオフセット電圧ばらつきの低減を実現している。
【0045】
なお本実施例においては1フィールド内における位相φ1/φ2の切替えを一回としたが、これをより多い回数行うことによっても同様な効果を得ることが可能である。
(第三の実施例)
第三の実施例である多結晶Si−TFT液晶表示パネルの全体構成は、第一の実施例のそれと同様であるので説明は省略する。第一の実施例と比較した場合の本実施例の差異は、アナログバッファ20A,20Bの回路構成とその動作パルスの動作タイミングにある。以下、これに関して述べる。
【0046】
図8はオフセットキャンセル機能とスイッチフィードスルーオフセットキャンセル機能を有する、本実施例におけるアナログバッファ20(なお本実施例においてもアナログバッファ20A,20Bにおける動作は基本的に同一であるため、ここでもアナログバッファ20として記載する)の回路構成図である。
【0047】
アナログバッファ20の入力端は、クロックcl.1bでオンするスイッチ55と、差動増幅器50の正入力端に接続され、また差動増幅器50の負入力端は、cl.1a1でオンするスイッチ54,cl.1a2でオンするスイッチ58とキャンセル容量57に接続され、キャンセル容量57の他端はクロックcl.1bでオンするスイッチ55とクロックcl.2でオンするスイッチ56に接続されている。そして差動増幅器50の出力端はアナログバッファの出力端に接続されると同時に、cl.1a1でオンするスイッチ54,cl.1a2でオンするスイッチ58,クロックcl.2でオンするスイッチ56の他端に接続されている。
【0048】
次に上記アナログバッファ20の動作に関して、図9を用いて説明する。
【0049】
図9は本実施例における各動作パルスの、1フィールド期間における画素行書込み時のある列におけるタイミングチャートであり、第二の実施例における図6に対応するものである。
【0050】
1フィールドの始めにゲート線駆動回路10によって選択された所定のゲート線13(画素TFT11)がオンし、スイッチ56がオフする。続いてアナログバッファにおけるオフセットキャンセル回路の動作が開始される。一次ラッチ回路23の出力がオンすると共に、スイッチ54,55,58がオンしてキャンセル容量,Cm57の両端に差動増幅器50のオフセット電圧が入力する。次いでスイッチ54,スイッチ58、そしてスイッチ55の順で各スイッチがオフする。次いでスイッチ56がオンすることによって、キャンセル容量,Cm57に記憶されていた差動増幅器50のオフセット電圧は負帰還路に入力され、多結晶Si−TFTを用いた差動増幅器50のTFT不整合に起因するオフセット電圧はキャンセルされる。この状態でアナログバッファ出力スイッチ16がオンすると、信号線7にはアナログバッファ20より画像信号電圧が出力される。ここで本実施例においては、後からオフするスイッチ58のゲート幅は、先にオフするスイッチ54のゲート幅よりも小さく設計されている。但し両者のゲート長は同一である。即ちキャンセル容量,Cm57への充電は、スイッチフィードスルー電荷量は大きいがオン抵抗のより低いスイッチ54を用いて行い、更にオン抵抗は大きいがスイッチフィードスルー電荷量のより小さいスイッチ58を用いてスイッチフィードスルー電荷量の低減を図っている。本実施例を用いれば、先の第一,第二の実施例よりも小さい回路規模で、スイッチフィードスルーオフセット電圧ばらつきの低減が可能である。
【0051】
なお本実施例では後からオフするスイッチ58のゲート幅を、先にオフするスイッチ54のゲート幅よりも小さく設計しているが、本発明の考え方は、後からオフするスイッチ58のゲートを先にオフするスイッチ54のゲートよりも低いゲート電圧で駆動する等、種々の応用も可能である。
(第四の実施例)
以下図10を用いて、本発明における第四の実施例に関して説明する。
【0052】
図10は第四の実施例である画像ビューア71の構成図である。
【0053】
無線インターフェース(I/F)回路73には、圧縮された画像データが外部からbluetooth 規格に基づく無線データとして入力し、無線I/F回路73の出力は中央演算ユニット(CPU)/デコーダ74を経てフレームメモリ75に接続される。更にCPU/デコーダ74の出力は多結晶Si液晶表示パネル76に設けられたインターフェース(I/F)回路77を介して行選択回路79およびデータ入力回路78に接続されており、画像表示領域80は行選択回路79およびデータ入力回路78により駆動される。画像ビューア71には更に電源82および光源81が設けられている。ここで多結晶Si液晶表示パネル76は、先に延べた第一の実施例と同一の構成および動作を有している。
【0054】
以下に本第四の実施例の動作を説明する。無線I/F回路73は圧縮された画像データを外部から取り込み、このデータをCPU/デコーダ74に転送する。CPU/デコーダ74はユーザからの操作を受けて、必要に応じて画像ビューア71を駆動、或いは圧縮された画像データのデコード処理を行う。デコードされた画像データはフレームメモリ75に一時的に蓄積され、CPU/デコーダ74の指示に従って、蓄積されていた画像を表示するための画像データおよびタイミングパルスをI/F回路77に出力する。I/F回路77が、これらの信号を用いて、行選択回路79およびデータ入力回路78を駆動して画像表示領域に画像を表示することに関しては、第一の実施例で述べたとおりであるので、ここでは詳細な説明は省略する。光源は液晶表示に対するバックライトであり、電源82には二次電池が含まれており、これらの装置全体を駆動する電源を供給する。
【0055】
本第四の実施例によれば、圧縮された画像データを元に、前述のように「スイッチフィードスルーオフセットばらつき」に起因する縦筋状の輝度むらのない、高品位な画像を表示させることができる。
【0056】
【発明の効果】
本発明によれば、高品位画像表示の可能な液晶画像表示装置を提供することができる。
【図面の簡単な説明】
【図1】第一の実施例におけるアナログバッファの回路構成図。
【図2】第一の実施例における差動増幅器の回路構成図。
【図3】第一の実施例における多結晶Si−TFT液晶表示パネルの構成図。
【図4】第一の実施例におけるアナログバッファの動作説明図。
【図5】第一の実施例におけるタイミングチャート。
【図6】第二の実施例におけるタイミングチャート。
【図7】第二の実施例におけるる信号線に書込まれる画像信号電圧説明図。
【図8】第三の実施例におけるアナログバッファの回路構成図。
【図9】第三の実施例におけるタイミングチャート。
【図10】第四の実施例である画像ビューアの構成図。
【図11】従来例であるTFT液晶パネル駆動用のオフセットキャンセルバッファ回路の構成図。
【符号の説明】
2A,2B…階調電源線、3A,3B…階調選択スイッチ、7…信号線、11…画素TFT、12…液晶容量、13…ゲート線、14,15…階調切替えスイッチ、16…アナログバッファ出力スイッチ、17…階調選択線、20A,20B…アナログバッファ、21…ラッチアドレス選択回路、22…デジタルデータ入力線、23…一次ラッチ回路、24…2次ラッチ回路、30…差動増幅回路、37…キャンセル容量、90…画像信号駆動回路、91…画像信号電圧発生部、92…出力インピーダンス変換手段。

Claims (13)

  1. 所定の電圧が印加される対向電極と、該対向電極との間で容量を形成するために設けられた画素電極と、該画素電極に直列に接続された画素スイッチとを有する画素を複数個構成している表示部と、
    表示すべき画像データに基づいて第一のアナログ画像信号電圧を出力する画像信号電圧発生手段と、
    該第一のアナログ画像信号電圧を入力として、前記画像信号電圧発生手段より低い出力インピーダンスで、第二のアナログ画像信号電圧を出力するために設けられた半導体素子を用いた出力インピーダンス変換手段群と、
    該出力インピーダンス変換手段群の中に設けられ、該各出力インピーダンス変換手段群における半導体素子特性のばらつきに起因する第二のアナログ画像信号電圧の出力オフセットばらつきをキャンセルするために設けられ、一端が該出力インピーダンス変換手段の電圧入力端子に接続されたオフセットキャンセル容量と、一端が該出力インピーダンス変換手段の電圧入力端子に接続された第一の半導体スイッチを有するオフセットキャンセル回路群と、
    前記出力インピーダンス変換手段群の出力端子と、前記画素スイッチとを接続する信号線群と、
    前記出力インピーダンス変換手段群の出力である第二のアナログ画像信号電圧を、前記信号線群と、前記画素スイッチ群を介して、所定の表示画素の液晶容量に書込むための信号電圧書込み手段と、
    前記第一の半導体スイッチがオフする際に生成するスイッチフィードスルー電荷のばらつきに起因する、第二のアナログ画像信号電圧の出力ばらつきを低減する手段とを有し、
    前記出力インピーダンス変換手段は差動増幅回路に負帰還をかけたボルテージフォロア回路を含む画像表示装置において、
    前記オフセットキャンセル回路は、該差動増幅回路の第一の入力端子にその一端が接続された上記オフセットキャンセル容量と、該オフセットキャンセル容量の他端と該差動増幅回路の第二の入力端子を接続する第二の半導体スイッチと、該オフセットキャンセル容量の他端と第一のノードを接続する第三の半導体スイッチと、該差動増幅回路の第一の入力端子と第一のノードを接続する上記第一の半導体スイッチと、該差動増幅回路の第二の入力端子と該差動増幅回路の出力を接続する第四の半導体スイッチと、該第一のノードと該差動増幅回路の出力を接続する第五の半導体スイッチと、該オフセットキャンセル回路への入力を該差動増幅回路の第二の入力端子と該第一のノードのいずれかに選択的に接続させる第六の半導体スイッチと、該差動増幅回路の第一の入力端子を負入力にかつ第二の入力端子を正入力に設定することと該差動増幅回路の第一の入力端子を正入力にかつ第二の入力端子を負入力に設定することとを選択的に可能とする差動増幅回路正負反転手段を有する画像表示装置。
  2. 前記差動増幅回路は、電流源と、差動ドライバFET対と、ゲートが共通に一方の該差動ドライバFETのドレインに接続された負荷FET対を有し、
    前記差動増幅回路正負反転手段は、該負荷FET対のゲートを該差動ドライバFET対のいずれかに選択的に接続する第七の半導体スイッチ対と、該第七の半導体スイッチ対の選択とは逆の差動ドライバFETから該差動増幅回路の出力を取る第八の半導体スイッチ対とを含む請求項1の画像表示装置。
  3. 前記出力インピーダンス変換手段と上記信号線の間には、両者を接続及び遮断するための第九の半導体スイッチを有する請求項1の画像表示装置。
  4. 所定の電圧が印加される対向電極と、該対向電極との間で容量を形成するために設けられた画素電極と、該画素電極に直列に接続された画素スイッチとを有する画素を複数個構成している表示部と、
    表示すべき画像データに基づいて第一のアナログ画像信号電圧を出力する画像信号電圧発生手段と、
    該第一のアナログ画像信号電圧を入力として、該画像信号電圧発生手段より低い出力インピーダンスで、第二のアナログ画像信号電圧を出力するために設けられた、差動増幅回路に負帰還をかけたボルテージフォロア回路を含む出力インピーダンス変換手段群と、
    該出力インピーダンス変換手段の中に設けられた、該各出力インピーダンス変換手段群における差動増幅回路を構成する半導体素子特性のばらつきに起因する第二のアナログ画像信号電圧の出力オフセットばらつきをキャンセルするために設けられた、該差動増幅回路の第一の入力端子にその一端が接続されたオフセットキャンセル容量と、該オフセットキャンセル容量の他端と該差動増幅回路の第二の入力端子を接続する第二の半導体スイッチと、該オフセットキャンセル容量の他端と第一のノードを接続する第三の半導体スイッチと、該差動増幅回路の第一の入力端子と第一のノードを接続する第一の半導体スイッチと、該差動増幅回路の第二の入力端子と該差動増幅回路の出力を接続する第四の半導体スイッチと、該第一のノードと該差動増幅回路の出力を接続する第五の半導体スイッチと、該オフセットキャンセル回路の入力を該差動増幅回路の第二の入力端子と該第一のノードのいずれかに選択的に接続させる第六の半導体スイッチと、該差動増幅回路の第一の入力端子を負入力にかつ第二の入力端子を正入力に設定することと該差動増幅回路の第一の入力端子を正入力にかつ第二の入力端子を負入力に設定することとを選択的に可能とする差動増幅回路正負反転手段を有するオフセットキャンセル回路群と、
    該出力インピーダンス変換手段群の出力端子と該画素スイッチ群とを接続する信号線群と、
    該出力インピーダンス変換手段群の出力である第二のアナログ画像信号電圧を、該信号線群と該画素スイッチ群を介して、所定の表示画素の液晶容量に書込むための信号電圧書込み手段とを有する画像表示装置において、
    該第四の半導体スイッチをオフ,該第五の半導体スイッチをオン、該第六の半導体スイッチを該差動増幅回路の第二の入力端子に接続した状態で、該第一,第二,第三の半導体スイッチを所定の順序で開閉してオフセットキャンセルを行う第一のオフセットキャンセル動作と、該第四の半導体スイッチをオン,該第五の半導体スイッチをオフ、該第六の半導体スイッチを該第一のノードに接続した状態で、該第一,第二,第三の半導体スイッチを所定の順序で開閉してオフセットキャンセルを行う第二のオフセットキャンセル動作とを選択的に行うことを特徴とする画像表示装置の駆動方法。
  5. 前記オフセットキャンセル動作において、第一の半導体スイッチがオフした後に第二の半導体スイッチがオフする請求項4の画像表示装置の駆動方法。
  6. 前記第一のオフセットキャンセル動作と第二のオフセットキャンセル動作とを、それぞれ表示フレーム毎に交互に行う請求項4の画像表示装置の駆動方法。
  7. 前記第一のオフセットキャンセル動作と第二のオフセットキャンセル動作とを、単一の表示フィールド内に一回ずつ行う請求項4の画像表示装置の駆動方法。
  8. 表示フィールド内の前後半2回のオフセットキャンセル動作の時間は、前半のオフセットキャンセル動作の方が後半のオフセットキャンセル動作よりも長い請求項7の画像表示装置の駆動方法。
  9. 前記第一のオフセットキャンセル動作と第二のオフセットキャンセル動作とを、単一の表示フィールド内にn回(nは2以上の整数)ずつ行う請求項4の画像表示装置の駆動方法。
  10. 所定の電圧が印加される対向電極と、該対向電極との間で容量を形成するために設けられた画素電極と、該画素電極に直列に接続された画素スイッチとを有する画素を複数個構成している表示部と、
    表示すべき画像データに基づいて第一のアナログ画像信号電圧を出力する画像信号電圧発生手段と、
    該第一のアナログ画像信号電圧を入力として、該画像信号電圧発生手段より低い出力インピーダンスで、第二のアナログ画像信号電圧を出力するために設けられた、差動増幅回路に負帰還をかけたボルテージフォロア回路を含む出力インピーダンス変換手段群と、
    該出力インピーダンス変換手段の中には、該各出力インピーダンス変換手段群における差動増幅回路を構成する半導体素子特性のばらつきに起因する第二のアナログ画像信号電圧の出力オフセットばらつきをキャンセルするために設けられた、該差動増幅回路の負入力端子にその一端が接続された上記オフセットキャンセル容量と、該オフセットキャンセル容量の他端と該差動増幅回路の正入力端子を接続する第二の半導体スイッチと、該オフセットキャンセル容量の他端と該差動増幅回路の出力端とを接続する第三の半導体スイッチと、該差動増幅回路の負入力端子と該差動増幅回路の出力端を接続する第一の半導体スイッチとを有し、更に該オフセットキャンセル回路の入力が該差動増幅回路の正入力端子に接続され、該第一の半導体スイッチが複数の半導体スイッチの並列接続で構成されているオフセットキャンセル回路群と、
    該出力インピーダンス変換手段群の出力端子と該画素スイッチ群とを接続する信号線群と、
    該出力インピーダンス変換手段群の出力である第二のアナログ画像信号電圧を、該信号線群と該画素スイッチ群を介して、所定の表示画素の液晶容量に書込むための信号電圧書込み手段とを有する画像表示装置において、
    該第一,第二,第三の半導体スイッチを所定の順序で開閉してオフセットキャンセル動作を行う際に、該第一の半導体スイッチを構成する複数の半導体スイッチを時系列的に順次オフすることを特徴とする画像表示装置の駆動方法。
  11. 前記オフセットキャンセル動作において、該第一の半導体スイッチが全てオフした後に第二の半導体スイッチが順次オフする請求項10の画像表示装置の駆動方法。
  12. 少なくとも一方が透明である一対の基板と、該一対の基板間に配置した液晶層とを有し、
    前記一対の基板の少なくともいずれか一方の基板に、複数の走査線と、該複数の走査線に交差するように配置した複数の信号線とを有して表示部を構成し、
    前記走査線に接続された走査信号駆動回路と、
    前記信号線に接続され、表示すべき画像データに基づいて第1のアナログ画像信号電圧を生成する画像信号駆動回路を有
    前記画像信号駆動回路は、前記第1のアナログ画像信号電圧を前記表示部に送信する際に、該第1のアナログ画像信号電圧を、該第1のアナログ画像信号電圧より低いインピーダンスの第2のアナログ画像信号電圧に変換する出力インピーダンス変換手段を有し、
    該出力インピーダンス変換手段は、内部にスイッチング素子として用いられる複数の半導体素子と、差動増幅回路を有し、
    前記差動増幅器は第1の入力端及び第2の入力端を有し、
    前記複数の半導体素子によって、
    前記第1のタイミングでは、前記出力インピーダンス変換手段の入力と前記差動増幅回路の前記第1の入力端とオフセットキャンセル容量の一端が接続され、前記オフセットキャンセル容量の他端と前記差動増幅回路の前記第2の入力端と前記差動増幅回路の出力端が接続され、
    前記第2のタイミングでは、前記出力インピーダンス変換手段の入力と前記差動増幅回路の前記第1の入力端が接続され、前記オフセットキャンセル容量の一端と前記差動増幅回路の出力端が接続され、前記オフセットキャンセル容量の他端と前記差動増幅回路の前記第2の入力端が接続され、
    前記第3のタイミングでは、前記出力インピーダンス変換手段の入力と前記オフセットキャンセル容量の他端と前記差動増幅回路の前記第2の入力端が接続され、前記オフセットキャンセル容量の一端と前記差動増幅回路の前記第1の入力端と前記差動増幅回路の出力端が接続され、
    前記第4のタイミングでは、前記出力インピーダンス変換手段の入力と前記オフセットキャンセル容量の一端が接続され、前記オフセットキャンセル容量の他端と前記差動増幅回路の前記第2の入力端が接続され、前記差動増幅回路の前記第1の入力端と前記差動増幅回路の出力端が接続されることを特徴とする液晶表示装置。
  13. 前記差動増幅回路の前記第1の入力端は、第1のタイミングと第2のタイミングでは正の入力端となり、第3のタイミングと第4のタイミングでは負の入力端の端子となる請求項12の液晶表示装置。
JP2000226188A 2000-07-21 2000-07-21 画像表示装置およびその駆動方法 Expired - Fee Related JP4449189B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2000226188A JP4449189B2 (ja) 2000-07-21 2000-07-21 画像表示装置およびその駆動方法
EP01114025.8A EP1174852B1 (en) 2000-07-21 2001-06-08 Picture image display device and method of driving the same
TW090114336A TW578134B (en) 2000-07-21 2001-06-13 Picture image display device and method of driving the same
US09/881,719 US6784865B2 (en) 2000-07-21 2001-06-18 Picture image display device with improved switch feed through offset cancel circuit and method of driving the same
KR1020010044041A KR100758086B1 (ko) 2000-07-21 2001-07-21 화상 표시 장치 및 그 구동 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000226188A JP4449189B2 (ja) 2000-07-21 2000-07-21 画像表示装置およびその駆動方法

Publications (3)

Publication Number Publication Date
JP2002041001A JP2002041001A (ja) 2002-02-08
JP2002041001A5 JP2002041001A5 (ja) 2006-03-23
JP4449189B2 true JP4449189B2 (ja) 2010-04-14

Family

ID=18719847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000226188A Expired - Fee Related JP4449189B2 (ja) 2000-07-21 2000-07-21 画像表示装置およびその駆動方法

Country Status (5)

Country Link
US (1) US6784865B2 (ja)
EP (1) EP1174852B1 (ja)
JP (1) JP4449189B2 (ja)
KR (1) KR100758086B1 (ja)
TW (1) TW578134B (ja)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001009672A1 (fr) * 1999-07-30 2001-02-08 Hitachi, Ltd. Dispositif d'affichage d'images
JP2003283271A (ja) 2002-01-17 2003-10-03 Semiconductor Energy Lab Co Ltd 電気回路
DE10303427A1 (de) * 2002-02-06 2003-10-16 Nec Corp Tokio Tokyo Verstärker-Schaltung, Treiber-Schaltung für ein Anzeigegerät , tragbares Telefon und tragbares elektronisches Gerät
JP4168668B2 (ja) 2002-05-31 2008-10-22 ソニー株式会社 アナログバッファ回路、表示装置および携帯端末
JP2004094058A (ja) 2002-09-02 2004-03-25 Semiconductor Energy Lab Co Ltd 液晶表示装置および液晶表示装置の駆動方法
US7193593B2 (en) * 2002-09-02 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method of driving a liquid crystal display device
KR20040078646A (ko) * 2002-10-11 2004-09-10 미쓰비시덴키 가부시키가이샤 표시장치
US6911964B2 (en) * 2002-11-07 2005-06-28 Duke University Frame buffer pixel circuit for liquid crystal display
US6958651B2 (en) 2002-12-03 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device using the same
KR100510500B1 (ko) * 2002-12-05 2005-08-26 삼성전자주식회사 박막 트랜지스터-액정표시장치 구동용 소오스 드라이버집적회로 및 출력 증폭기의 오프셋 제거 방법
CN102201196B (zh) * 2003-06-06 2014-03-26 株式会社半导体能源研究所 半导体装置
JP4662698B2 (ja) * 2003-06-25 2011-03-30 ルネサスエレクトロニクス株式会社 電流源回路、並びに電流設定方法
KR100557501B1 (ko) * 2003-06-30 2006-03-07 엘지.필립스 엘시디 주식회사 아날로그 버퍼 및 그 구동방법
KR100649245B1 (ko) * 2003-11-29 2006-11-24 삼성에스디아이 주식회사 역다중화 장치 및 이를 이용한 디스플레이 장치
KR100973819B1 (ko) 2003-12-04 2010-08-03 삼성전자주식회사 평판 표시 장치용 아날로그 증폭기
JP4263153B2 (ja) * 2004-01-30 2009-05-13 Necエレクトロニクス株式会社 表示装置、表示装置の駆動回路およびその駆動回路用半導体デバイス
JP2005266365A (ja) * 2004-03-18 2005-09-29 Semiconductor Energy Lab Co Ltd ソースフォロワ回路及びその駆動方法、ボルテージフォロワ回路、表示装置
JP2005331900A (ja) * 2004-06-30 2005-12-02 Eastman Kodak Co 表示装置
JP4371006B2 (ja) * 2004-08-17 2009-11-25 セイコーエプソン株式会社 ソースドライバ及び電気光学装置
JP2006099850A (ja) * 2004-09-29 2006-04-13 Nec Electronics Corp サンプル・ホールド回路、駆動回路及び表示装置
JP4503445B2 (ja) * 2005-01-12 2010-07-14 シャープ株式会社 電圧レベル増幅機能付きバッファ回路および液晶表示装置
JP4798753B2 (ja) * 2005-02-28 2011-10-19 ルネサスエレクトロニクス株式会社 表示制御回路および表示制御方法
JP2006285018A (ja) 2005-04-01 2006-10-19 Matsushita Electric Ind Co Ltd 液晶駆動装置および液晶表示装置,液晶駆動方法
KR100697287B1 (ko) * 2005-07-14 2007-03-20 삼성전자주식회사 소스 드라이버 및 소스 드라이버의 구동 방법
JP4736618B2 (ja) * 2005-08-16 2011-07-27 ソニー株式会社 増幅回路および表示装置
JP2007101630A (ja) * 2005-09-30 2007-04-19 Matsushita Electric Ind Co Ltd 電圧駆動装置
TWI449009B (zh) * 2005-12-02 2014-08-11 Semiconductor Energy Lab 顯示裝置和使用該顯示裝置的電子裝置
JP2007279186A (ja) * 2006-04-04 2007-10-25 Nec Electronics Corp 増幅回路、及び駆動回路
TW200743085A (en) * 2006-05-05 2007-11-16 Denmos Technology Inc Cancelable offset driver apparatus and cancelable offset amplifier apparatus thereof
JP4890955B2 (ja) * 2006-06-14 2012-03-07 オリンパス株式会社 固体撮像装置
KR100807504B1 (ko) * 2006-12-06 2008-02-26 동부일렉트로닉스 주식회사 아날로그 버퍼의 옵셋 제거 방법
JP4512647B2 (ja) 2008-03-03 2010-07-28 Okiセミコンダクタ株式会社 画像表示装置の駆動装置
JP5172434B2 (ja) * 2008-04-01 2013-03-27 ラピスセミコンダクタ株式会社 表示用駆動装置、及び駆動回路のレイアウト方法
CN101847378B (zh) * 2009-03-27 2012-07-04 北京京东方光电科技有限公司 源极驱动芯片
US20110050665A1 (en) * 2009-08-28 2011-03-03 Himax Technologies Limited Source driver and compensation method for offset voltage of output buffer thereof
JP2012256012A (ja) 2010-09-15 2012-12-27 Semiconductor Energy Lab Co Ltd 表示装置
TWI437532B (zh) * 2011-07-01 2014-05-11 Novatek Microelectronics Corp 閘極驅動器及相關之顯示裝置
US8810311B2 (en) * 2012-03-14 2014-08-19 Texas Instruments Incorporated Auto-zeroed amplifier with low input leakage
JP2014171114A (ja) * 2013-03-04 2014-09-18 Sony Corp レベル変換回路、多値出力型差動増幅器及び表示装置
KR102044557B1 (ko) * 2013-04-19 2019-11-14 매그나칩 반도체 유한회사 디스플레이 장치의 컬럼 드라이버
KR20140145429A (ko) * 2013-06-13 2014-12-23 삼성디스플레이 주식회사 표시장치
US10043454B2 (en) 2014-09-12 2018-08-07 Joled Inc. Source driver circuit, and display device
US10796665B1 (en) * 2019-05-07 2020-10-06 Novatek Microelectronics Corp. Control apparatus for driving display panel and method thereof

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3304814C2 (de) * 1983-02-11 1985-06-27 SGS-ATES Deutschland Halbleiter-Bauelemente GmbH, 8018 Grafing Differenzverstärker
JPS59154808A (ja) * 1983-02-23 1984-09-03 Hitachi Ltd 増幅回路およびこれを用いた半導体集積回路装置
DE69020036T2 (de) * 1989-04-04 1996-02-15 Sharp Kk Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen.
JPH0456888A (ja) * 1990-06-25 1992-02-24 Nippon Telegr & Teleph Corp <Ntt> ドットマトリクス駆動回路
JP2743683B2 (ja) * 1991-04-26 1998-04-22 松下電器産業株式会社 液晶駆動装置
US5734366A (en) * 1993-12-09 1998-03-31 Sharp Kabushiki Kaisha Signal amplifier, signal amplifier circuit, signal line drive circuit and image display device
JP3352876B2 (ja) * 1996-03-11 2002-12-03 株式会社東芝 出力回路及びこれを含む液晶表示器の駆動回路
GB2312773A (en) * 1996-05-01 1997-11-05 Sharp Kk Active matrix display
JP4095174B2 (ja) * 1997-08-05 2008-06-04 株式会社東芝 液晶ディスプレイ装置
JP3595153B2 (ja) * 1998-03-03 2004-12-02 株式会社 日立ディスプレイズ 液晶表示装置および映像信号線駆動手段
JPH11305735A (ja) * 1998-04-17 1999-11-05 Sharp Corp 差動増幅回路及びそれを用いた演算増幅器回路並びにその演算増幅器回路を用いた液晶駆動回路
JP3998343B2 (ja) * 1998-10-05 2007-10-24 三菱電機株式会社 オフセット電圧補償回路
JP4510955B2 (ja) * 1999-08-30 2010-07-28 日本テキサス・インスツルメンツ株式会社 液晶ディスプレイのデータ線駆動回路
JP2001125543A (ja) * 1999-10-27 2001-05-11 Nec Corp 液晶駆動回路
JP3993725B2 (ja) * 1999-12-16 2007-10-17 松下電器産業株式会社 液晶駆動回路,半導体集積回路及び液晶パネル
JP3420148B2 (ja) * 1999-12-20 2003-06-23 山形日本電気株式会社 液晶駆動方法及び液晶駆動回路

Also Published As

Publication number Publication date
EP1174852A2 (en) 2002-01-23
US20020033786A1 (en) 2002-03-21
KR100758086B1 (ko) 2007-09-11
EP1174852B1 (en) 2015-01-14
TW578134B (en) 2004-03-01
JP2002041001A (ja) 2002-02-08
KR20020013713A (ko) 2002-02-21
EP1174852A3 (en) 2002-08-28
US6784865B2 (en) 2004-08-31

Similar Documents

Publication Publication Date Title
JP4449189B2 (ja) 画像表示装置およびその駆動方法
JP4089227B2 (ja) 画像表示装置
JP6441516B2 (ja) 半導体装置
US7079127B2 (en) Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage
US7071669B2 (en) Reference voltage generation circuit, display driver circuit, display device, and method of generating reference voltage
JP4847702B2 (ja) 表示装置の駆動回路
US7405720B2 (en) Analog buffer circuit, display device and portable terminal
JP3520418B2 (ja) 演算増幅回路、駆動回路及び演算増幅回路の制御方法
JP3930992B2 (ja) 液晶表示パネル用駆動回路及び液晶表示装置
JP2011008028A (ja) 信号線駆動回路および表示装置、並びに電子機器
US7545355B2 (en) Image display apparatus and driving method thereof
TW554208B (en) Image display apparatus and driving method thereof
KR20070002412A (ko) 액정표시장치의 아날로그 샘플링 장치
JP4161484B2 (ja) 電気光学装置の駆動回路、電気光学装置および電子機器
JP2008112143A (ja) ソースフォロワー型アナログバッファ、その補償動作方法およびそれを用いたディスプレイ
US7696911B2 (en) Amplifier circuit, digital-to-analog conversion circuit, and display device
JP4145988B2 (ja) アナログバッファおよび表示装置
JPH09223948A (ja) シフトレジスタ回路および画像表示装置
JP4606577B2 (ja) 液晶表示装置
KR20040110621A (ko) 액정표시장치의 구동회로
KR101177570B1 (ko) 액정표시장치의 데이터 출력버퍼
JP4962402B2 (ja) 電気光学装置の駆動回路、電気光学装置および電子機器
JPH0730395A (ja) 論理回路

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060202

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060202

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060418

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100105

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100118

R151 Written notification of patent or utility model registration

Ref document number: 4449189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313121

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130205

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140205

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees