JPH09223948A - シフトレジスタ回路および画像表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 クロック信号に同期してデジタル信号を転送
するシフトレジスタ回路において、低消費電力化を図
る。 【解決手段】 クロック信号に同期してデジタル信号を
転送するスタティック型シフトレジスタ回路において、
上記シフトレジスタ回路は３個のインバータと２個の片
チャネル構成の転送ゲートからなっている。そして、ｎ
チャネル型トランジスタよりなる転送ゲートと、ｐチャ
ネル型トランジスタよりなる転送ゲートは、シフトレジ
スタ回路１段毎に交互に配置され、かつ、上記転送ゲー
トのゲート電極は、全て同一のクロック信号線に接続さ
れている。これにより、クロック信号線数が削減される
ので、低消費電力化が実現できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、クロック信号に同
期してデジタル信号を転送するシフトレジスタ回路に関
するものであり、特に、クロック信号線数を削減するこ
とにより、低消費電力化を実現したシフトレジスタ回路
及びこのシフトレジスタ回路をデータ信号線駆動回路ま
たは走査信号線駆動回路に適用した画像表示装置に係る
ものである。

【０００２】

【従来の技術】本発明の対象であるシフトレジスタ回路
は、様々な分野で利用されているものであるが、ここで
は、画像表示装置、特に、液晶表示装置に適用したもの
を例にとって説明する。しかし、これに限らず、同様な
目的に対しては他の分野においても利用することができ
る。

【０００３】液晶表示装置の一つとして、アクティブ・
マトリクス駆動方式が知られている。この液晶表示装置
は、図４に示すように、画素アレイＡＲＹと、走査信号
線駆動回路ＧＤと、データ信号線駆動回路ＳＤとからな
っている。画素アレイＡＲＹには、互いに交差する多数
の走査信号線ＧＬと多数のデータ信号線ＳＬとを備えて
おり、隣接する２本の走査信号線ＧＬと隣接する２本の
データ信号線ＳＬとで包囲された部分に、画素電極ＰＩ
Ｘがマトリクス状に配置されている。データ信号線駆動
回路ＳＤは、クロック信号ＣＫＳ等のタイミング信号に
同期して、入力された映像信号ＤＡＴをサンプリング
し、必要に応じて増幅して、各データ信号線ＳＬに書き
込む働きをする。走査信号線駆動回路ＧＤは、クロック
信号ＣＫＧ等のタイミング信号に同期して、走査信号線
ＧＬを順次選択し、画素電極ＰＩＸ内にあるスイッチン
グ素子の開閉を制御することにより、各データ信号線Ｓ
Ｌに書き込まれた映像信号（データ）を各画素電極ＰＩ
Ｘに書き込むとともに、各画素電極ＰＩＸに書き込まれ
たデータを保持する働きをする。

【０００４】図４における各画素電極ＰＩＸの詳細な等
価回路は、図５に示すように、スイッチング素子である
電界効果トランジスタＳＷと、画素容量（液晶容量Ｃｌ
および必要によって付加される補助容量Ｃｓよりなる）
とによって構成される。図５において、スイッチング素
子であるトランジスタＳＷのドレイン及びソースを介し
てデータ信号線ＳＬと画素容量の一方の電極とが接続さ
れ、トランジスタＳＷのゲートは走査信号線ＧＬに接続
され、画素容量の他方の電極は全画素に共通の共通電極
線に接続されている。そして、各液晶容量Ｃｌに印加さ
れる電圧により、液晶の透過率または反射率が変調さ
れ、表示に供する。

【０００５】上記アクティブ・マトリクス型液晶表示装
置は、トランジスタＳＷの基板材料として透明基板上に
形成された非晶質シリコン薄膜が用いられて、逆スタガ
型、スタガ型薄膜トランジスタが構成され、走査信号線
駆動回路ＧＤやデータ信号線駆動回路ＳＤは液晶表示パ
ネルに実装される外付けＩＣで構成されている。

【０００６】そして、近年、大画面化に伴う画素トラン
ジスタの駆動力向上や、駆動ＩＣの実装コストの低減、
或いは、実装における信頼性等の要求から、多結晶シリ
コン薄膜を用いて、モノリシックに画素アレイと走査信
号線駆動回路ＧＤ及び／又はやデータ信号線駆動回路Ｓ
Ｄを形成する技術が報告されている。更に、より大画面
化および低コスト化を目指して、ガラスの歪み点（約６
００℃）以下のプロセス温度で、素子をガラス基板上の
多結晶シリコン薄膜で形成することも試みられている。
例えば、図６に示すように、絶縁性基板Ｓｕｂ上に、画
素アレイＡＲＹと走査信号線駆動回路ＧＤ、データ信号
線駆動回路ＳＤが同時に生産されて搭載され、これにタ
イミング信号生成回路ＣＴＬと電源電圧生成回路ＶＧＥ
Ｎが接続される構成がとられている。

【０００７】次に、データ信号線駆動回路の構成につい
て述べる。データ信号線駆動回路としては、映像データ
をデータ信号線に書き込む方式の違いから、様々な駆動
方式のものが知られているが、ここでは最も単純な点順
次駆動方式のものを例に挙げて説明する。他の駆動方式
においても、出力回路（点順次駆動方式ではサンプリン
グ回路に相当）の構成が異なる以外は同様の構成であ
る。

【０００８】点順次駆動方式の駆動回路は、図７に示す
ように、映像信号線ＤＡＴに入力された映像信号を、シ
フトレジスタ回路ＳＲの各段の出力パルスを複数のイン
バータを介して供給することにより、シストレジスタ回
路ＳＲに同期させてサンプリングスイッチＡＳＷを順次
開閉動作させ、データ信号線ＳＬに順次書き込むもので
ある。

【０００９】一方、走査信号線駆動回路は、図８に示す
ように、シフトレジスタ回路ＳＲの各段の出力パルス信
号（必要に応じて、他の信号との論理演算結果）を増幅
することにより、走査信号線ＧＬに走査信号を出力して
いる。

【００１０】以上のように、上記いずれの駆動回路にお
いても、パルス信号を順次転送するシフトレジスタ回路
ＳＲが用いられている。このシフトレジスタ回路の従来
の構成例を図９及び図１０に示す。シフトレジスタ回路
の１段分は、図９の構成では１個のインバータと２個の
クロックトインバータ、図１０の構成では３個のインバ
ータと２個のＣＭＯＳ転送ゲートから成っている。ここ
で２個のクロックトインバータまたは２個のＣＭＯＳ転
送ゲートには、それぞれ逆位相のクロック信号ＣＬＫと
／ＣＬＫが入力されている。また、隣接するシフトレジ
スタ回路には、それぞれ逆位相のクロック信号が入力さ
れている。図１１は、クロックトインバータの内部構成
図を示し、電源Ｖｃｃと接地間にｐチヤネル型入力トラ
ンジスタＴｒ１、ｐチヤネル型クロックトトランジスタ
Ｔｒ２、ｎチヤネル型クロックトトランジスタＴｒ３、
ｎチヤネル型入力トランジスタＴｒ４を直列接続して構
成され、トランジスタＴｒ２とトランジスタＴｒ３の接
続点より出力が取り出される。

【００１１】上述のように、駆動回路に用いられるシフ
トレジスタ回路は、通常、位相が逆の２つのクロック信
号でクロックに同期して駆動されている。そして、この
クロック信号に伴う消費電力は、クロック信号線の容量
（配線容量、及び、配線交差部容量、ゲート入力容量な
ど）によってほぼ決まる。ここで、シフトレジスタ回路
を液晶表示装置に適用する場合を考えると、クロック信
号線の長さは、シフトレジスタ回路の全長、すなわち、
表示領域の大きさで決まるため、トランジスタ等のデバ
イスの微細化が如何に進展しても、長さは殆ど変わらな
い。むしろ、大画面化に伴い、クロック信号線はますま
す長くなる傾向にある。また、パネルの高精細化にとも
ない配線交差部が増加するため、その容量も増加傾向に
ある。一方、微細化に伴ってゲート入力容量は減少する
が、その寄与は比較的小さい。以上のように、今後の画
像表示装置においては、クロック信号線での消費電力が
増大し、画像表示装置としての低消費電力化に支障をき
たすことが予想される。

【００１２】特に、前述のように、多結晶シリコン薄膜
トランジスタでシフトレジスタ回路を構成した場合に
は、トランジスタの性能が単結晶シリコン基板上のトラ
ンジスタに較べて劣っているため、サイズの大きな素子
を用い、かつ、高い駆動電圧を供給する必要がある。そ
のため、クロック信号線で消費される電力は、大幅に増
加することになる。

【００１３】これに対して、図１２に示すように、フィ
ードバック用のクロックトインバータ（または、転送ゲ
ートとインバータ）の替わりにインバータ間にクロック
入力されたトランジスタＴＲとキャパシタＣを設けるこ
とで素子数を削減し、低消費電力化を図ったダイナミッ
ク型のシフトレジスタ回路が提案されている（特開平５
−２１８８１４号公報）。

【００１４】

【発明が解決しようとする課題】図１２に示すシフトレ
ジスタ回路は、ゲート入力容量が削減（半減）される
が、クロック信号線の長さや本数は変わらないため、ト
ータルの容量としては変わらずかなり大きくなってい
る。更に、上述のように、多結晶シリコン薄膜トランジ
スタでシフトレジスタ回路を構成した場合にはリーク電
流が大きいために、ダイナミック回路では、安定した動
作が保証されない恐れがある。

【００１５】本発明は、このような従来技術の課題を解
決すべくなされたものであり、クロック信号線数を削減
してその消費電力を削減することができ、かつ、安定し
た動作が得られるシフトレジスタ回路、及びこれを用い
た画像表示装置を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明のシフトレジスタ
回路は、転送ゲートとインバータ回路からなり、クロッ
ク信号に同期してデジタル信号を転送するシフトレジス
タ回路であって、上記転送ゲートはｐチャネル型トラン
ジスタ又はｎチャネル型トランジスタよりなり、ｎチャ
ネル型トランジスタよりなる転送ゲートと、ｐチャネル
型トランジスタよりなる転送ゲートが、シフトレジスタ
回路１段毎に交互に配置され、上記ｐチャネル型トラン
ジスタ及びｎチャネル型トランジスタのゲート電極は全
て同一のクロック信号線に接続されていることを特徴と
するので、そのことにより、上記目的が達成される。

【００１７】また、上記シフトレジスタ回路において、
上記クロック信号線に供給されるクロック信号の電圧振
幅は、上記シフトレジスタ回路の駆動電圧よりも大きい
ことを特徴とするので、そのことにより、上記目的が達
成される。

【００１８】また、上記シフトレジスタ回路において、
上記転送ゲートの出力側に、上記転送ゲートの出力端子
をドレイン電極、電源端子（または接地端子）をソース
電極、次段インバータ回路の出力端子をゲート電極に接
続したｎチャネル型トランジスタおよびｐチャネル型ト
ランジスタを有することを特徴とするので、そのことに
より、上記目的が達成される。

【００１９】本発明の画像表示装置は、マトリクス状に
設けられた複数の画素電極と、該画素電極に書き込む映
像データを供給するデータ信号線と、該画素電極への書
き込みを制御する走査信号線と、タイミング信号に同期
して上記データ信号線に映像信号を出力するデータ信号
線駆動回路又はタイミング信号に同期して上記走査信号
線にパルス信号を出力する走査信号線駆動回路を備えた
アクティブ・マトリクス型画像表示装置であって、上記
データ信号線駆動回路又は走査信号線駆動回路に、イン
バータ回路と、ｎチャネル型トランジスタよりなる転送
ゲート又はｐチャネル型トランジスタよりなる転送ゲー
トが、シフトレジスタ回路一段毎に交互に配置され、上
記ｎチャネルトランジスタ及びｐチャネル型トランジス
タのゲート電極が全て同一のクロック信号線に接続され
ているシフトレジスタ回路を備えることを特徴とするの
で、そのことにより、上記目的が達成される。

【００２０】また、上記画像表示装置において、上記デ
ータ信号線駆動回路および上記走査信号線駆動回路の少
なくとも一方が、上記画素と同一基板上に形成されてい
ることを特徴とするので、そのことにより、上記目的が
達成される。

【００２１】本発明の請求項１に記載のシフトレジスタ
回路によれば、ｎチャネル型トランジスタよりなる転送
ゲートと、ｐチャネル型トランジスタよりなる転送ゲー
トがシフトレジスタ回路一段毎に交互に配置され、上記
ｐチャネル型トランジスタ及びｎチャネル型トランジス
タのゲート電極に同一のクロック信号が供給されるか
ら、シフトレジスタ回路は一段毎に交互に動作を行う。
ここでシフトレジスタ回路に入力されるクロック信号が
ただ１つであるので、クロック信号線数が削減され、し
たがって、クロック信号線での消費電力も小さくなる。

【００２２】請求項２に記載のシフトレジスタ回路にお
いては、クロック信号の振幅がシフトレジスタ回路の駆
動電圧よりも大きいので、片チャネル構成の転送ゲート
の場合にも十分に大きな振幅の出力信号が得られる。し
たがって、シフトレジスタ回路の安定動作が実現され
る。

【００２３】請求項３に記載のシフトレジスタ回路にお
いては、転送ゲートの出力側端子に出力レベル補償用の
トランジスタを付加しているので、駆動電圧と同等の出
力振幅が得られる。したがって、シフトレジスタ回路の
安定動作が実現される。

【００２４】請求項４に記載の画像表示装置において
は、タイミング信号に同期してデータ信号線に映像信号
を出力するデータ信号線駆動回路又はタイミング信号に
同期して走査信号線にパルス信号を出力する走査信号線
駆動回路に上記シフトレジスタ回路を備えるので、上述
の理由により画像表示装置の消費電力を削減することが
可能となる。

【００２５】請求項５に記載の画像表示装置において
は、データ信号線駆動回路又は走査信号線駆動回路が上
記画素電極と同一基板上に形成されているので、画素電
極と同一基板上に同一プロセスで形成することが可能と
なり、駆動回路の実装コストの低減や信頼性の向上を図
ることができる。また、外部接続端子の数が減少するの
で、更に、実装コストの低減や信頼性の向上を図ること
ができる。

【００２６】

【発明の実施の形態】

（実施の形態１）図１は、本発明に係るシフトレジスタ
回路の構成例を示した図である。同図は、シフトレジス
タ２段分の回路を示している。

【００２７】図１において、１段分のシフトレジスタ回
路は、３個のインバータ回路Ｉｎ１，Ｉｎ２，Ｉｎ３と
２個の転送ゲートＧ１，Ｇ２から成っている。ここで、
２個の転送ゲートは、互いに逆のチャネル型のトランジ
スタで構成されており、また、隣接するシフトレジスタ
で対応する位置にある転送ゲートも、互いに逆のチャネ
ル型のトランジスタで構成されている。そして、全ての
転送ゲートには同一のクロック信号ＣＬＫが入力されて
いる。インバータ回路Ｉｎ１、転送ゲートＧ１、インバ
ータ回路Ｉｎ２が直列接続され、インバータ回路Ｉｎ２
の入出間にインバータ回路Ｉｎ３と転送ゲートＧ２の直
列接続がループを形成する。各シフトレジスタ回路段か
ら出力端子Ｎが導出される。

【００２８】ここで、クロック信号がハイレベルにある
時には、ｎチャネル型トランジスタからなる転送ゲート
が導通し、ｐチャネル型トランジスタからなる転送ゲー
トは非導通状態となる。一方、クロック信号がローレベ
ルにある時には、ｐチャネル型トランジスタからなる転
送ゲートが導通し、ｎチャネル型トランジスタからなる
転送ゲートは非導通状態となる。こうして、半クロック
毎に信号が次段のシフトレジスタに転送される。

【００２９】この構成を用いることにより、シフトレジ
スタ回路を動作させるために必要なクロック信号線が１
本となるため、クロック信号線に係わる寄生容量が大幅
に削減され、消費電力も大幅に低減される。

【００３０】また、フィードバックループを形成するイ
ンバータと転送ゲートがスタティック型回路であるの
で、回路中に偶発的にリーク電流が大きなトランジスタ
が存在している場合においても、安定した動作が保証さ
れる。

【００３１】（実施の形態２）図２は、本発明に係るシ
フトレジスタ回路に使用される駆動波形を示した図であ
る。ここで、シフトレジスタ回路の構成は、上記実施の
形態１を示す図１と同じである。

【００３２】図２において、スタートパルス（シフトレ
ジスタへの入力パルス）ＳＲＴの振幅は駆動電源（ＶＣ
Ｃ／ＧＮＤ）と同一であるが、クロック信号ＣＬＫの振
幅は駆動電源よりも大きくなっている。例えば、転送ゲ
ートを構成するｎチャネル型トランジスタの閾値電圧を
Ｖｔｎ、転送ゲートを構成するｐチャネル型トランジス
タの閾値電圧をＶｔｐとすると、クロック信号ＣＬＫの
ハイレベルを（ＶＣＣ＋Ｖｔｎ）よりも大きくし、クロ
ック信号ＣＬＫのローレベルを（ＧＮＤ＋Ｖｔｐ）より
も小さくする。

【００３３】このようなクロック信号ＣＬＫを入力する
ことにより、転送ゲートＧが片チャネルのトランジスタ
のみで構成されている場合にも、転送信号のレベルダウ
ン（振幅の低下）が発生しないため、より安定した動作
が得られる。更に、中間レベルの電圧（レベルダウンし
た信号）がインバータＩｎに入力されることがないた
め、インバータに貫通電流が流れない。したがって、シ
フトレジスタ回路の消費電流の増加を抑えることができ
る。

【００３４】（実施の形態３）図３は、本発明に係るシ
フトレジスタ回路の構成例を示した図である。同図は、
シフトレジスタ２段分の回路を示している。

【００３５】図３において、１段分のシフトレジスタ回
路は、３個のインバータ回路Ｉｎ１１，Ｉｎ１２，Ｉｎ
１３と２個の転送ゲートＧ１１，Ｇ１２及び２個のレベ
ル補償用トランジスタＴ１，Ｔ２から成っている。この
レベル補償用トランジスタＴ１，Ｔ２はソース電極がそ
れぞれ電源端子及び接地端子に接続され、ドレイン電極
が転送ゲートＧ１の出力端子に接続され、ゲート電極が
次段のインバータＩｎ１２の出力端子に接続されたｐチ
ャネル型トランジスタＴ１及びｎチャネル型トランジス
タＴ２で構成されている。

【００３６】他の構成（３個のインバータ回路と２個の
転送ゲート）については、実施の形態１に示した接続と
同じであり、全ての転送ゲートＧには同一のクロック信
号ＣＬＫが入力されている。

【００３７】したがって、クロック信号ＣＬＫがハイレ
ベルにある時には、ｎチャネル型トランジスタからなる
転送ゲートＧ１が導通し、ｐチャネル型トランジスタか
らなる転送ゲートＧ２は非導通状態となり、一方、クロ
ック信号ＣＬＫがローレベルにある時には、ｐチャネル
型トランジスタからなる転送ゲートＧ２が導通し、ｎチ
ャネル型トランジスタからなる転送ゲートＧ１は非導通
状態となるので、半クロック毎に信号が次段のシフトレ
ジスタに転送される。

【００３８】ここで、クロック信号ＣＬＫの振幅がシフ
トレジスタ回路の駆動電源と同一である場合には、転送
信号のレベルダウンが生じる可能性があるが、本構成で
は、レベル補償用トランジスタＴ１，Ｔ２により、この
レベルダウンを補償（回復）させている。すなわち、イ
ンバータＩｎ１２への入力信号がレベルダウンしたハイ
レベル（ＶＣＣより僅かに低い電圧）である時には、イ
ンバータＩｎ１２の出力端子がローレベルになるので、
ｐチャネル型補償用トランジスタＴ１が導通し、インバ
ータＩｎ１２の入力端子のレベルは電源電位（ＶＣＣ）
となる。逆に、インバータＩｎ１２への入力信号がレベ
ルダウンしたローレベル（ＧＮＤより僅かに高い電圧）
である時には、インバータＩｎ１２の出力端子がハイレ
ベルになるので、ｎチャネル型補償用トランジスタＴ２
が導通し、インバータＩｎ１２の入力端子のレベルは接
地電位（ＧＮＤ）となる。

【００３９】その結果、実施の形態２の場合と同様に、
転送ゲートが片チャネルのトランジスタのみで構成され
ている場合にも、転送信号のレベルダウン（振幅の低
下）が発生しないため、より安定した動作が得られる。
更に、中間レベルの電圧（レベルダウンした信号）がイ
ンバータに入力されることがないため、インバータに貫
通電流が流れない。したがって、シフトレジスタ回路の
消費電流の増加を抑えることができる。

【００４０】もちろん、実施の形態１における効果、す
なわち、シフトレジスタ回路を動作させるために必要な
クロック信号線が１本となるため消費電力も大幅に低減
されることは言うまでもない。

【００４１】（実施の形態４）図４は、本発明に係る画
像表示装置の構成例を示した図である。また、図５は、
図４に示した画像表示装置の各画素ＰＩＸの内部構成を
示した図である。

【００４２】この画像表示装置の構成等については、従
来技術で説明したものと同じである。また、この画像表
示装置を構成するデータ信号線駆動回路ＳＤおよび走査
信号線駆動回路ＧＤについても、従来技術で示したもの
と同様の回路を用いることができる。

【００４３】ここで、図４におけるデータ信号線駆動回
路ＳＤおよび走査信号線駆動回路ＧＤの少なくとも一方
が、実施の形態１ないし３に示したシフトレジスタ回路
を有することにより、上記理由により、消費電力の低減
と回路動作の安定化が図られる。その結果、低消費電力
で高画質の画像表示装置を提供することが可能となる。

【００４４】（実施の形態５）図６は、本発明に係る画
像表示装置の構成例を示した図である。

【００４５】図６において、画像表示装置の画素アレイ
ＡＲＹと、データ信号線駆動回路ＳＤおよび走査信号線
駆動回路ＧＤは、同一の絶縁性基板Ｓｕｂ上に、多結晶
シリコン薄膜トランジスタを用いて形成されている。そ
して、実施の形態４の場合と同様に、データ信号線駆動
回路ＳＤおよび走査信号線駆動回路ＧＤの少なくとも一
方が、実施の形態１ないし３に示したシフトレジスタ回
路を有している。

【００４６】多結晶シリコン薄膜トランジスタは、その
製造プロセスや材料物性の制約から、単結晶基板上のト
ランジスタよりも駆動電圧を高く設定せざるを得ないた
め、同一回路を構成した場合、消費電力が大きくなると
いう問題がある。このような場合に、クロック配線での
消費電力を低減できる上記シフトレジスタ回路を用いる
ことは、非常に有効である。

【００４７】また、外部接続端子の数が削減されるの
で、更に、コストの低減や信頼性の向上を図ることがで
きる。

【００４８】ところで、上記各実施の形態において、多
数のシフトレジスタ回路が並列して存在する場合にも適
用することができる。この場合には、各系列のシフトレ
ジスタが、それぞれ１本のクロック信号線で駆動される
ことになる。

【００４９】

【発明の効果】本発明のシフトレジスタ回路において
は、シフトレジスタ回路を駆動するためのクロック信号
線をただ１本としているので、消費電力を大幅に削減す
ることができる。また、スタティック型の回路構成をと
っているので、安定した動作が期待できる。

【００５０】また、本発明のシフトレジスタ回路におい
ては、クロック信号の振幅を駆動電源よりも大きくして
いるので、より安定した動作が保証されるとともに、イ
ンバータの貫通電流による消費電力を削減することがで
きる。

【００５１】また、本発明のシフトレジスタ回路におい
ては、レベル補償用トランジスタを有しているので、よ
り安定した動作が保証されるとともに、インバータの貫
通電流による消費電力を削減することができる。

【００５２】また、本発明の画像表示装置においては、
データ信号線駆動回路および走査信号線駆動回路の少な
くとも一方が上記シフトレジスタ回路を有しているの
で、画像表示装置の低消費電力化と高画質化が図られ
る。

【００５３】また、本発明の画像表示装置においては、
画素アレイとデータ信号線駆動回路および走査信号線駆
動回路が同一基板上に形成されているので、画像表示装
置の小型化および低コスト化が実現されると同時に、上
記シフトレジスタ回路を有しているため、画像表示装置
の低消費電力化と高画質化が図られる。

【図面の簡単な説明】

【図１】本発明に係るシフトレジスタ回路の構成例を示
す回路図である。

【図２】本発明に係るシフトレジスタ回路への入力信号
の波形を示す図である。

【図３】本発明に係るシフトレジスタ回路の他の構成例
を示す回路図である。

【図４】本発明に係る画像表示装置の構成例を示すブロ
ック図である。

【図５】図４に示す画像表示装置を構成する画素構造の
例を示す図である。

【図６】本発明に係る画像表示装置の他の構成例を示す
ブロック図である。

【図７】図４に示す画像表示装置を構成するデータ信号
線駆動回路の構成例を示すブロック図である。

【図８】図４に示す画像表示装置を構成する走査信号線
駆動回路の構成例を示すブロック図である。

【図９】従来のシフトレジスタ回路の構成例を示す回路
図である。

【図１０】従来のシフトレジスタ回路の他の構成例を示
す回路図である。

【図１１】図１０に示すシフトレジスタ回路を構成する
クロックトインバータの内部構成の例を示す図である。

【図１２】従来のシフトレジスタ回路の他の構成例を示
す回路図である。

【符号の説明】

Ｉｎ１，Ｉｎ２，Ｉｎ３，Ｉｎ１１，Ｉｎ１２，Ｉｎ１
３，Ｉｎ１４，Ｉｎ１５，Ｉｎ１６
インバータ回路 Ｇ１，Ｇ２，Ｇ３，Ｇ４，Ｇ１１，Ｇ１２，Ｇ１３，Ｇ
１４ 転送ゲート Ｔ１，Ｔ２，Ｔ３，Ｔ４ レベル補償用ト
ランジスタ Ｎ１，Ｎ２，Ｎ３，Ｎ４ 出力端子 ＳＲ シフトレジスタ ＣＬＫ，／ＣＬＫ クロック信号 ＳＲＴ，ＳＰＳ，ＳＰＧ スタート信号 ＧＰＳ パルス信号 ＡＲＹ 画素アレイ ＶＣＣ，ＶＳＨ，ＶＧＨ 電源端子 ＧＮＤ，ＶＳＬ，ＶＧＬ 接地端子 ＣＯＭ 共通電極端子 ＶＧＥＮ 電源電圧生成回
路 ＣＴＬ タイミング信号
生成回路 ＳＬ データ信号線 ＧＬ 走査信号線 ＳＤ データ信号線駆
動回路 ＧＤ 走査信号線駆動
回路 ＰＩＸ 画素 Ｃｌ 液晶容量 Ｃｓ 補助容量 ＳＷ 画素スイッチ
（トランジスタ） ＤＡＴ 映像信号 Ｓｕｂ 絶縁性基板

Claims (5)

【特許請求の範囲】
1. 【請求項１】 転送ゲートとインバータ回路からなり、
   クロック信号に同期してデジタル信号を転送するシフト
   レジスタ回路において、 上記転送ゲートはｐチャネル型トランジスタ又はｎチャ
   ネル型トランジスタよりなり、 上記ｎチャネル型トランジスタよりなる転送ゲートと、
   上記ｐチャネル型トランジスタよりなる転送ゲートが、
   シフトレジスタ回路１段毎に交互に配置され、 上記ｐチャネル型トランジスタ及びｎチャネル型トラン
   ジスタのゲート電極は全て同一のクロック信号線に接続
   されていることを特徴とするシフトレジスタ回路。
2. 【請求項２】 上記クロック信号線に供給されるクロッ
   ク信号の電圧振幅は、上記シフトレジスタ回路の駆動電
   圧よりも大きいことを特徴とする請求項１に記載のシフ
   トレジスタ回路。
3. 【請求項３】 上記転送ゲートの出力側に、上記転送ゲ
   ートの出力端子をドレイン電極、電源端子（または接地
   端子）をソース電極、次段インバータ回路の出力端子を
   ゲート電極に接続したｎチャネル型トランジスタおよび
   ｐチャネル型トランジスタを有することを特徴とする請
   求項１に記載のシフトレジスタ回路。
4. 【請求項４】 マトリクス状に設けられた複数の画素電
   極と、該画素電極に書き込む映像データを供給するデー
   タ信号線と、該画素電極への書き込みを制御する走査信
   号線と、タイミング信号に同期して上記データ信号線に
   映像信号を出力するデータ信号線駆動回路又はタイミン
   グ信号に同期して上記走査信号線にパルス信号を出力す
   る走査信号線駆動回路を備えたアクティブ・マトリクス
   型画像表示装置において、 上記データ信号線駆動回路又は走査信号線駆動回路に、
   インバータ回路と、ｎチャネル型トランジスタよりなる
   転送ゲート又は上記ｐチャネル型トランジスタよりなる
   転送ゲートがシフトレジスタ回路１段毎に交互に配置さ
   れ、上記ｎチャネル型トランジスタ及びｐチャネル型ト
   ランジスタのゲート電極は、全て同一のクロック信号線
   に接続されているシフトレジスタ回路を備えることを特
   徴とする画像表示装置。
5. 【請求項５】 上記画像表示装置において、 上記データ信号線駆動回路又は上記走査信号線駆動回路
   が上記画素電極と同一基板上に形成されていることを特
   徴とする請求項４に記載の画像表示装置。