CN103513458A - 移位寄存器电路、电光装置及电子设备 - Google Patents

Abstract

本发明涉及移位寄存器电路、电光装置及电子设备。移位寄存器具备奇数级的第一种D锁存器（DL1）和偶数级的第二种D锁存器（DL2）。第一种D锁存器（DL1）的传送门（PG）和第二种D锁存器（DL2）的存储控制器（MC）包括第一导电型晶体管，第一种D锁存器（DL1）的存储控制器（MC）和第二种D锁存器（DL2）的传送门（PG）包括第二导电型晶体管。

Description

移位寄存器电路、电光装置及电子设备

技术领域

本发明涉及移位寄存器电路、电光装置及电子设备。

背景技术

投影机为对透射型电光装置和／或反射型电光装置照射光并将通过这些电光装置调制后的透射光和／或反射光投影于屏幕上的电子设备。其构成为，使从光源发出的光聚光入射于电光装置，使相应于电信号调制后的透射光或反射光通过投影透镜放大投影于屏幕，具有对大画面进行显示的优点。作为用于如此的电子设备的电光装置已知液晶装置，其利用液晶的介电各向异性和液晶层中的光的旋光性形成图像。

液晶装置的一例记载于专利文献1。在记载于专利文献1的图1的电路框图中，在图像显示区域配置扫描线和信号线。在它们的交点处矩阵状地配置像素，对各像素供给信号的扫描线驱动电路和数据线驱动电路形成于图像显示区域的周边。在扫描线驱动电路包括以时钟信号控制的移位寄存器电路，从多条扫描线选择特定的扫描线。时钟信号由时钟信号生成电路生成。移位寄存器电路的一例记载于专利文献2。在记载于专利文献2的图2的电路构成图中，彼此互补的时钟信号CLX和反相时钟信号CLX_INV提供给移位寄存器电路，选择扫描线。

而且，在液晶装置，相应于其显示方法，存在每次选择一条扫描线的情况和如记载于专利文献3地每次选择两条的情况。

专利文献1：日本特开2005—166139号公报

专利文献2：日本特开平11—282426号公报

专利文献3：日本特开2012—49645号公报

可是，若对记载于专利文献1的液晶装置提供如记载于专利文献2的时钟信号，并进而采用记载于专利文献3的每次选择两条扫描线的显示方法，则会产生将图像显示区域在横向侧进行两分的纵向带。若换言之，则在现有的电光装置中，根据情况，存在难以进行高质量的图像显示的问题。

并且，在记载于专利文献1和／或专利文献2的移位寄存器电路中，因为必需时钟信号生成电路，所以存在系统整体的电路规模变大的问题。而且，在记载于专利文献2的移位寄存器电路中，由于时钟信号CLX和反相时钟信号CLX_INV的相位差，存在移位寄存器电路容易误工作的问题。

发明内容

本发明用于解决所述的问题的至少一部分而作出，可以作为以下的方式或应用例而实现。

本应用例涉及的移位寄存器电路特征在于：具有p个（p为2以上的整数）D锁存器和时钟线；p个D锁存器的各自具备本地输入部和本地输出部，第i级（i为1以上且p－1以下的整数）D锁存器的本地输出部和第i＋1级D锁存器的本地输入部电连接；p个D锁存器的各自至少包括传送门和2k个（k为1以上的整数）反相器和存储控制器，在本地输入部与本地输出部之间传送门和2k个反相器串联地电连接，在传送门与本地输出部之间存储控制器与2k个反相器并联地电连接，传送门的控制电极和存储控制器的控制电极电连接于时钟线；p个D锁存器的奇数级为第一种D锁存器，p个D锁存器的偶数级为第二种D锁存器；第一种D锁存器的传送门包括第一导电型晶体管，第一种D锁存器的存储控制器包括第二导电型晶体管；第二种D锁存器的传送门包括第二导电型晶体管，第二种D锁存器的存储控制器包括第一导电型晶体管。

根据该构成，能够使移位寄存器电路以一个时钟信号（称为单相时钟）驱动。即，不必准备彼此互补而相位一致的两种时钟信号，从而也不需要时钟信号生成电路，能够使系统整体的电路规模变小。而且，虽然若时钟信号为两种，则起因于两种时钟信号的相位差，移位寄存器电路会误工作，但是，根据该构成，因为是单相时钟，所以不会产生如此的移位寄存器电路的误工作，能够使稳定的电路工作实现。

所述应用例涉及的移位寄存器电路优选：传送门的源漏区域的一方为本地输入部，传送门的源漏区域的另一方和存储控制器的源漏区域的一方电连接；存储控制器的源漏区域的另一方为本地输出部；传送门的控制电极为栅电极；存储控制器的控制电极为栅电极。

根据该构成，能够以时钟信号控制传送门和存储控制器。从而，因为当传送门使数据通过时，存储控制器能够使2k个反相器作为缓冲电路而起作用，当传送门使数据截止时，存储控制器能够使2k个反相器作为存储电路而起作用，所以能够使D锁存器正确地起作用，使移位寄存器电路正确地工作。

所述应用例涉及的移位寄存器电路优选：2k个反相器的各自具备反相器输入电极和反相器输出电极；第n个（n为1以上且2k－1以下的整数）反相器的反相器输出电极和第n＋1个反相器的反相器输入电极电连接；第1个反相器的反相器输入电极和传送门的源漏区域的另一方及存储控制器的源漏区域的一方电连接；第2k个反相器的反相器输出电极和存储控制器的源漏区域的另一方电连接。

根据该构成，因为本地输入部和本地输出部以传送门和2k个反相器电连接，并且在第1个反相器的反相器输入电极和第2k个反相器的反相器输出电极之间电连接存储控制器，所以能够将2k个反相器相应于时钟信号作为缓冲电路或存储电路分开使用。从而，能够使D锁存器正确地起作用，使移位寄存器电路正确地工作。

所述应用例涉及的移位寄存器电路优选：第一导电型晶体管为N型晶体管，第二导电型晶体管为P型晶体管。

N型晶体管比P型晶体管电导大。若对传送门和存储控制器进行比较，则因为相对于传送门在导通状态下使数据通过，存储控制器在导通状态下仅保持数据，所以传送门一方要求高的电导。根据该构成，因为以N型晶体管构成位于奇数级的第一种D锁存器的传送门，所以在移位寄存器电路中的D锁存器为奇数个的情况下，能够使形成传送门的N型晶体管的个数比形成传送门的P型晶体管的个数变多。此外虽然第1级D锁存器的本地输入部成为移位寄存器电路的输入部，但是也可能存在输入于移位寄存器电路的输入部的数据弱的情况。这是因为，从外部的半导体装置供给的数据经由柔性印刷电路和／或电光装置的布线等输入于移位寄存器电路的输入部，所以也存在数据的信号振幅变小的情况。在该情况下，因为直接接受数据的第1级D锁存器的传送门为N型晶体管，所以即使是弱的数据也能够正确地传输。

本应用例涉及的移位寄存器电路特征在于：具有p个（p为2以上的整数）D锁存器；p个D锁存器的各自具备本地输入部和本地输出部，第i级（i为1以上且p－1以下的整数）D锁存器的本地输出部和第i＋1级D锁存器的本地输入部电连接；p个D锁存器的各自至少包括传送门和2k个（k为1以上的整数）反相器和存储控制器，对传送门和存储控制器供给时钟信号；传送门相应于时钟信号，使输入于本地输入部的数据通过或截止；存储控制器相应于时钟信号，使2k个反相器作为缓冲电路或存储电路而起作用；p个D锁存器的奇数级为第一种D锁存器，p个D锁存器的偶数级为第二种D锁存器；第一种D锁存器的传送门和第二种D锁存器的传送门进行彼此互补的工作；第一种D锁存器的存储控制器和第二种D锁存器的存储控制器进行彼此互补的工作。

根据该构成，能够使移位寄存器电路以单相时钟驱动。即，当第一种D锁存器的传送门使数据通过时，第二种D锁存器的传送门使数据截止；当第一种D锁存器的存储控制器使2k个反相器作为缓冲电路而起作用时，第二种D锁存器的存储控制器使2k个反相器作为存储电路而起作用。同样地，当第一种D锁存器的传送门使数据截止时，第二种D锁存器的传送门使数据通过；当第一种D锁存器的存储控制器使2k个反相器作为存储电路而起作用时，第二种D锁存器的存储控制器使2k个反相器作为缓冲电路而起作用。从而，即使是单相时钟也能够使移位寄存器电路正确地工作。因为以单相时钟进行工作，所以也不需要时钟信号生成电路，能够使系统整体的电路规模变小。而且，虽然若时钟信号为两种，则起因于两种时钟信号的相位差，移位寄存器电路会工作，但是，根据该构成，因为是单相时钟，所以不会产生如此的移位寄存器电路的误工作，能够使稳定的电路工作实现。

所述应用例涉及的移位寄存器电路优选：当传送门使数据通过时，存储控制器使2k个反相器作为缓冲电路而起作用；当传送门使数据截止时，存储控制器使2k个反相器作为存储电路而起作用。

根据该构成，当时钟信号有效时，传送门和作为缓冲电路而起作用的2k个反相器能够将输入于本地输入部的数据传输到本地输出部。另一方面，当时钟信号无效时，传送门阻止新的数据进入，作为存储电路而起作用的2k个反相器能够对在时钟信号成为无效之前输入于本地输入部的数据进行保持。即，能够使D锁存器正确地起作用，使移位寄存器电路正确地工作。

所述应用例涉及的移位寄存器电路优选：当第一种D锁存器的传送门使输入于第一种D锁存器的本地输入部的数据通过时，第二种D锁存器的传送门使输入于第二种D锁存器的本地输入部的数据截止；当第一种D锁存器的传送门使输入于第一种D锁存器的本地输入部的数据截止时，第二种D锁存器的传送门使输入于第二种D锁存器的本地输入部的数据通过。

根据该构成，能够使第一种D锁存器和第二种D锁存器彼此互补。从而，能够以单相时钟使移位寄存器电路正确地工作。

所述应用例涉及的移位寄存器电路优选：当第一种D锁存器的存储控制器使第一种D锁存器的2k个反相器作为缓冲电路而起作用时，第二种D锁存器的存储控制器使第二种D锁存器的2k个反相器作为存储电路而起作用；当第一种D锁存器的存储控制器使第一种D锁存器的2k个反相器作为存储电路而起作用时，第二种D锁存器的存储控制器使第二种D锁存器的2k个反相器作为缓冲电路而起作用。

根据该构成，能够使第一种D锁存器和第二种D锁存器彼此互补。从而，能够以单相时钟使移位寄存器电路正确地工作。

所述应用例涉及的移位寄存器电路优选：第一种D锁存器的传送门的数据通过能力比第二种D锁存器的传送门的数据通过能力高。

根据该构成，因为位于奇数级的第一种D锁存器的传送门的数据通过能力比位于偶数级的第二种D锁存器的传送门的数据通过能力高，所以在移位寄存器电路中的D锁存器为奇数个的情况下，能够使传送门的数据通过能力高的D锁存器的个数变多。此外虽然第1级D锁存器的本地输入部成为移位寄存器电路的输入部，但是也可能存在输入于移位寄存器电路的输入部的数据弱的情况。这是因为，从外部的半导体装置供给的数据经由柔性印刷电路和／或电光装置的布线等输入于移位寄存器电路的输入部，所以也存在数据的信号振幅变小的情况。在该情况下，因为直接接受数据的第1级D锁存器的传送门的数据通过能力高，所以即使是弱的数据也能够正确地进行传输。

电光装置特征在于：具备有记载于所述应用例的任一项的移位寄存器电路。

根据该构成，能够实现系统整体的电路规模小的电光装置。而且，能够实现削减了基于移位寄存器电路的误工作的显示不良的电光装置。此外，因为不需要时钟信号生成电路，所以即使采用如记载于专利文献3的每次选择两条扫描线的显示方法，也能够对将图像显示区域在横向侧进行两分的纵向带的产生进行抑制。若换言之，则能够实现进行高质量的图像显示的电光装置。

电子设备特征在于：具备有记载于所述应用例的电光装置。

根据该构成，能够实现系统整体的电路规模小的电子设备。而且，能够实现削减了基于移位寄存器电路的误工作的显示不良的电子设备。此外，由于不需要时钟信号生成电路，所以即使采用如记载于专利文献3的每次选择两条扫描线的显示方法，也能够对将图像显示区域在横向侧进行两分的纵向带的产生进行抑制。若换言之，则能够实现进行高质量的图像显示的电子设备。

附图说明

图1是对实施方式1涉及的移位寄存器电路进行了说明的图。

图2是对第一期间中的移位寄存器电路的状态进行了说明的图。

图3是对第二期间中的移位寄存器电路的状态进行了说明的图。

图4是对第三期间中的移位寄存器电路的状态进行了说明的图。

图5是对第四期间中的移位寄存器电路的状态进行了说明的图。

图6是实施方式1涉及的移位寄存器电路的定时图。

图7是对实施方式1涉及的移位寄存器电路的布局的一例进行了说明的图。

图8是对实施方式1涉及的移位寄存器电路的布局的一例进行了说明的图。

图9是表示实施方式1涉及的液晶装置的电路块构成的示意俯视图。

图10是对时钟信号CLK的电位变化进行了说明的图。

图11是液晶装置的示意剖视图。

图12是表示液晶装置的电构成的等效电路图。

图13是表示作为电子设备的三板式投影机的构成的俯视图。

图14是对比较例涉及的移位寄存器电路进行了说明的图。

图15是表示比较例涉及的液晶装置的电路块构成的示意俯视图。

符号说明

CLK…时钟信号，CLK—L…时钟线，DL1…第一种D锁存器，DL2…第二种D锁存器，Dt…向移位寄存器电路SR输入的数据，IV1…第1个反相器，IV2…第2个反相器，L—in…本地输入部，L—out…本地输出部，MC…存储控制器，PG…传送门，SR…移位寄存器电路，34…显示区域，35…像素，36…信号线驱动电路，37…外部连接端子，38…扫描线驱动电路，100…液晶装置。

具体实施方式

以下，关于本发明的实施方式，参照附图进行说明。还有，在以下的各图中，为了使各层和／或各部件成为可以识别的程度的大小，使各层和／或各部件的尺寸与实际不同。

实施方式1（移位寄存器电路构成）

图1对实施方式1涉及的移位寄存器电路进行说明，（a）为电路构成图，（b）为其定时图。首先，对实施方式1涉及的移位寄存器参照图1进行说明。

本实施方式涉及的移位寄存器电路SR具有串联地配置的p个（p为2以上的整数）D锁存器、和时钟线CLK—L。所谓D锁存器为可以对存储元件以时钟信号CLK进行控制的电路元件，各D锁存器具备本地输入部L—in和本地输出部L—out。D锁存器具体地为以下电路元件：在供给的时钟信号CLK为有效（CLK＝1）的期间，将本地输入部L—in的数据原封不动地输出于本地输出部L—out；在时钟信号CLK为无效（CLK＝0）的期间，对时钟信号CLK刚成为无效前的本地输入部L—in的数据进行保持而输出于本地输出部L—out。

构成移位寄存器电路SR的p个D锁存器串联地电连接，p个D锁存器的奇数级为第一种D锁存器DL1，p个D锁存器的偶数级为第二种锁存器DL2。在图1（a）中，第一级D锁存器1stSTG和第3级D锁存器3rdSTG为第一种D锁存器DL1，第2级D锁存器2ndSTG和第4级D锁存器4thSTG为第二种D锁存器DL2。第i级（i为1以上且p－1以下的整数）D锁存器的本地输出部L—out和第i＋1级D锁存器的本地输入部L—in电连接。第1级D锁存器1stSTG的本地输入部L—in成为向移位寄存器电路SR输入的数据Dt的输入部。

p个D锁存器的各自至少包括传送门PG和2k个（k为1以上的整数）反相器及存储控制器MC，各反相器具备反相器输入电极和反相器输出电极。第n个（n为1以上且2k－1以下的整数）反相器的反相器输出电极电连接于第n＋1个反相器的反相器输入电极。传送门PG和存储控制器MC包括晶体管。在本实施方式中k＝1，第1个反相器IV1和第2个反相器IV2包含于D锁存器。传送门PG和2k个反相器在本地输入部L—in和本地输出部L—out之间串联地电连接。即，传送门PG的源漏区域的一方为本地输入部L—in，传送门PG的源漏区域的另一方和第1个反相器IV1的反相器输入电极电连接，第1个反相器IV1的反相器输出电极和第2个反相器IV2的反相器输入电极电连接，第2个反相器IV2的反相器输出电极为本地输出部L—out。虽然在本实施方式中因为k＝2，所以为如此地简单的构成，但是一般2k个反相器如此地串联电连接，第2k个反相器的反相器输出电极成为本地输出部L—out。

在D锁存器内，存储控制器MC的源漏区域的一个和第1个反相器IV1的反相器输入电极及传送门PG的源漏区域的另一个电连接，存储控制器MC的源漏区域的另一个和第2k个反相器的反相器输出电极电连接。其结果，存储控制器MC的源漏区域的另一个成为本地输出部L—out，在传送门PG和本地输出部L—out之间存储控制器MC与2k个反相器并联地电连接。

传送门PG的控制电极为栅电极，存储控制器MC的控制电极也为栅电极。传送门PG的控制电极和存储控制器MC的控制电极电连接于时钟线CLK—L，以供给于时钟线CLK—L的时钟信号CLK，传送门PG和存储控制器MC的工作都可被进行控制。即，对传送门PG和存储控制器MC介由时钟线CLK—L供给时钟信号CLK。传送门PG相应于时钟信号CLK，使输入于本地输入部L—in的数据通过或截止。另一方面，存储控制器MC相应于时钟信号CLK，使2k个反相器作为缓冲电路或存储电路而起作用。时钟信号CLK如示于图1（b）地，为以第一状态期间和第二状态期间形成一个周期并重复该周期的信号。还有，在本实施方式中，在时钟信号CLK的第一状态期间时钟线CLK—L的电位变高（High，第一状态），在时钟信号CLK的第二状态期间时钟线CLK—L的电位变低（Low，第二状态）。并且，将一个周期内的第一状态期间的比例称为占空比，在本实施方式中，占空比为50%。即，时钟线CLK—L的电位为High的期间和时钟线CLK—L的电位为Low的期间基本相等。

如所述地，虽然p个D锁存器的奇数级为第一种D锁存器DL1，但是第一种D锁存器DL1的传送门PG包括第一导电型晶体管，第一种D锁存器DL1的存储控制器MC包括与第一导电型不同的导电型的第二导电型晶体管。相反，p个D锁存器的偶数级为第二种D锁存器DL2，第二种D锁存器DL2的传送门PG包括第二导电型晶体管，第二种D锁存器DL2的存储控制器MC包括第一导电型晶体管。其结果，无论在第一种D锁存器DL1中，还是在第二种D锁存器DL2中，当传送门PG使数据通过时，存储控制器MC都使2k个反相器作为缓冲电路而起作用，当传送门PG使数据截止时，存储控制器MC都使2k个反相器作为存储电路而起作用。若换言之，则无论在第一种D锁存器DL1中，还是在第二种D锁存器DL2中，当时钟信号CLK为有效时，传送门PG和作为缓冲电路而起作用的2k个反相器都将输入于本地输入部L—in的数据传输于本地输出部L—out。另一方面，无论在第一种D锁存器DL1中，还是在第二种D锁存器DL2中，当时钟信号CLK为无效时，传送门PG都阻止新的数据进入，作为存储电路而起作用的2k个反相器都对在时钟信号CLK成为无效前输入于本地输入部L—in的数据进行保持。即，第一种D锁存器DL1和第二种D锁存器DL2都作为D锁存器正确地起作用，并且包括它们的移位寄存器电路SR正确地工作。

而且，所述构成的结果，第一种D锁存器DL1的传送门PG和第二种D锁存器DL2的传送门PG进行彼此互补的工作，第一种D锁存器DL1的存储控制器MC和第二种D锁存器DL2的存储控制器MC进行彼此互补的工作。所谓传送门PG彼此互补是指：当第一种D锁存器DL1的传送门PG使输入于第一种D锁存器DL1的本地输入部L—in的数据通过时，第二种D锁存器DL2的传送门PG使输入于第二种D锁存器DL2的本地输入部L—in的数据截止；当第一种D锁存器DL1的传送门PG使输入于第一种D锁存器DL1的本地输入部L—in的数据截止时，第二种D锁存器DL2的传送门PG使输入于第二种D锁存器DL2的本地输入部L—in的数据通过。并且，所谓存储控制器MC彼此互补是指：当第一种D锁存器DL1的存储控制器MC使第一种D锁存器DL1的2k个反相器作为缓冲电路而起作用时，第二种D锁存器DL2的存储控制器MC使第二种D锁存器DL2的2k个反相器作为存储电路而起作用；当第一种D锁存器DL1的存储控制器MC使第一种D锁存器DL1的2k个反相器作为存储电路而起作用时，第二种D锁存器DL2的存储控制器MC使第二种D锁存器DL2的2k个反相器作为缓冲电路而起作用。如此的结果，第一种D锁存器DL1和第二种D锁存器DL2成为彼此互补。具体地，时钟信号CLK的第一状态（High）在第一种D锁存器DL1中相当于有效，并在第二种D锁存器DL2中相当于无效。相反，时钟信号CLK的第二状态（Low）在第一种D锁存器DL1中相当于无效，并在第二种D锁存器DL2中相当于有效。其结果，当第一种D锁存器DL1将第一种D锁存器DL1的本地输入部L—in的数据传输于第一种D锁存器DL1的本地输出部L—out的期间，第二种D锁存器DL2对在之前的时钟信号CLK时输入于第二种D锁存器DL2的本地输入部L—in的数据进行保持而输出于第二种D锁存器DL2的本地输出部L—out。同样地，在第一种D锁存器DL1对在之前的时钟信号CLK时输入于第一种D锁存器DL1的本地输入部L—in的数据进行保持而输出于第一种D锁存器DL1的本地输出部L—out的期间，第二种D锁存器DL2将第二种D锁存器DL2的本地输入部L—in的数据传输于第二种D锁存器DL2的本地输出部L—out。如此地，因为单相时钟在第一种D锁存器DL1和第二种D锁存器DL2中互补地起作用，所以以单相时钟可使移位寄存器电路SR正确地工作。

在本实施方式中，第一导电型晶体管为N型晶体管，第二导电型晶体管为P型晶体管。这是因为，N型晶体管比P型晶体管电导大。若对传送门PG和存储控制器MC进行比较，则因为相对于传送门PG在导通状态下使数据通过，存储控制器MC在导通状态下仅对之前的时钟期间的数据进行保持，所以传送门PG一方要求高的电导。若以N型晶体管构成位于奇数级的第一种D锁存器DL1的传送门PG，则第一种D锁存器DL1的传送门PG的数据通过能力比第二种D锁存器DL2的传送门PG的数据通过能力要高。若换言之，则位于奇数级的第一种D锁存器DL1的传送门PG的数据通过能力比位于偶数级的第二种D锁存器DL2的传送门PG的数据通过能力要高。从而，在移位寄存器电路SR中的D锁存器为奇数个的情况下，能够使形成传送门PG的N型晶体管的个数比形成传送门PG的P型晶体管的个数更多。若换言之，则能够使数据通过能力高的第一种D锁存器DL1的个数比第二种D锁存器DL2的个数更多，相应地提高移位寄存器电路SR的正常工作概率。

而且，输入于移位寄存器电路SR的输入部的数据Dt也可能存在信号强度弱的情况。这是因为，从外部的半导体装置供给的向移位寄存器电路SR输入的数据Dt经由柔性印刷电路和／或电光装置的布线等输入于移位寄存器电路SR的输入部，所以也存在数据的信号振幅变小的情况。在该情况下，因为直接接受数据的第1级D锁存器的传送门PG为N型晶体管，第1级D锁存器成为数据通过能力高的D锁存器，所以即使是弱的数据也可以正确地传输。

还有，所谓端子1和端子2电连接，除了端子1和端子2通过布线直接连接的情况之外，也包括介由电阻元件和／或开关元件而连接的情况。即，即使端子1的电位和端子2的电位稍微不同，在电路上具有相同的意义的情况下，端子1和端子2也电连接。例如，在图1（a）中第一种D锁存器DL1的本地输入部L—in和第1个反相器IV1的反相器输入电极电连接。虽然实际上在本地输入部L—in和第1个反相器IV1的反相器输入电极之间介有传送门PG，但是在传送门PG处于导通状态的情况下，根据第1个反相器IV1的反相器输入电极的电位基本等同于本地输入部L—in的电位的电路上的意义，可以说第一种D锁存器DL1的本地输入部L—in和第1个反相器IV1的反相器输入电极电连接。

并且，虽然在本实施方式中以时钟信号CLK的第一状态为高电位（High），以第二状态为低电位（Low），但是也可以与此相反而以第一状态为低电位（Low），以第二状态为高电位（High）。而且，虽然在本实施方式中，以第一导电型晶体管为N型晶体管，以第二导电型晶体管为P型晶体管，但是也可以以第一导电型晶体管为P型晶体管，以第二导电型晶体管为N型晶体管。

（移位寄存器电路的工作）

图2～图5对实施方式1涉及的移位寄存器电路的工作进行说明，（a）为电路构成图，（b）为其定时图。接下来，对实施方式1涉及的移位寄存器电路SR的工作状况参照图2～图5进行说明。

图2是对时钟信号CLK的第一期间Pr1中的移位寄存器电路SR的状态进行了说明的图。在该期间时钟信号CLK为Low，在向移位寄存器电路SR的输入部（第1级D锁存器1stSTG的本地输入部L—in）输入Low的数据Dt。第1级D锁存器1stSTG的传送门PG为截止状态。第1级D锁存器1stSTG的存储控制器MC在导通状态下2k个反相器作为存储电路工作。存储电路对Low的信号进行保持，并输出于第1级D锁存器1stSTG的本地输出部L—out。第1级D锁存器1stSTG的本地输出部L—out电连接于第1级与非电路NAND1的第一输入。因为第1级与非电路NAND1的第一输入为Low，所以该电路的输出变为High。第1级与非电路NAND1的输出电连接于第1级输出缓冲电路BF1的输入。因为第1级输出缓冲电路BF1的输入为High，所以该电路的输出变为Low。

图3是对时钟信号CLK的第二期间Pr2中的移位寄存器电路SR的状态进行了说明的图。在该期间时钟信号CLK为High，在向移位寄存器电路SR的输入部（第1级D锁存器1stSTG的本地输入部L—in）输入High的数据Dt。第1级D锁存器1stSTG的传送门PG为导通状态，第1级D锁存器1stSTG的存储控制器MC在截止状态下使2k个反相器作为缓冲电路工作。因此，输入于第1级D锁存器1stSTG的本地输入部L—in的High的数据原封不动地输出于第1级D锁存器1stSTG的本地输出部L—out。其结果，第1级与非电路NAND1的第一输入成为High。

虽然在第2级D锁存器2ndSTG的本地输入部L—in输入High的数据，但是第2级D锁存器2ndSTG的传送门PG在截止状态下，使其截止。第2级D锁存器2ndSTG的存储控制器MC在导通状态下2k个反相器作为存储电路工作。存储电路对在第一期间Pr1输入的Low的信号进行保持，并输出于第2级D锁存器2ndSTG的本地输出部L—out。第2级D锁存器2ndSTG的本地输出部L—out电连接于第1级与非电路NAND1的第二输入和第2级与非电路NAND2的第一输入。因为第1级与非电路NAND1的第二输入和第2级与非电路NAND2的第一输入为Low，所以第1级与非电路NAND1的输出和第2级与非电路NAND2的输出都成为High。其结果，第1级输出缓冲电路BF1的输出OUT1和第2级输出缓冲电路BF2的输出OUT2都成为Low。

图4是对时钟信号CLK的第三期间Pr3中的移位寄存器电路SR的状态进行了说明的图。在该期间时钟信号CLK为Low，在向移位寄存器电路SR的输入部（第1级D锁存器1stSTG的本地输入部L—in）输入Low的数据Dt。但是，第1级D锁存器1stSTG的传送门PG为截止状态，将其截止。第1级D锁存器1stSTG的存储控制器MC在导通状态下2k个反相器作为存储电路工作。存储电路对在第二期间Pr2输入的High的信号进行保持，并输出于第1级D锁存器1stSTG的本地输出部L—out。

在第2级D锁存器2ndSTG的本地输入部L—in输入High的数据。第2级D锁存器2ndSTG的传送门PG为导通状态。而且，第2级D锁存器2ndSTG的存储控制器MC在截止状态下2k个反相器作为缓冲电路工作。如此地输入于第2级D锁存器2ndSTG的本地输入部L—in的High的数据原封不动地输出于第二级D锁存器2ndSTG的本地输出部L—out。因此，第1级与非电路NAND1的第二输入和第2级与非电路NAND2的第一输入成为High。因为第1级与非电路NAND1的第一输入和第1级与非电路NAND1的第二输入都成为High，所以第1级与非电路NAND1的输出成为Low，第1级输出缓冲电路BF1的输出OUT1成为High。

虽然在第3级D锁存器3rdSTG的本地输入部L—in输入High的数据，但是第3级D锁存器3rdSTG的传送门PG在截止状态下，将其截止。第3级D锁存器3rdSTG的存储控制器MC在导通状态下2k个反相器作为存储电路工作。存储电路对在第二期间Pr2输入的Low的信号进行保持，并输出于第3级D锁存器3rdSTG的本地输出部L—out。第3级D锁存器3rdSTG电连接于第2级与非电路NAND2的第二输入和第3级与非电路NAND3的第一输入。因为第2级与非电路NAND2的第二输入和第3级与非电路NAND3的第一输入为Low，所以第2级与非电路NAND2的输出和第3级与非电路NAND3的输出都成为High。其结果，第2级输出缓冲电路BF2的输出OUT2和第3级输出缓冲电路BF3的输出OUT3都成为Low。

图5是对时钟信号CLK的第四期间Pr4中的移位寄存器电路SR的状态进行了说明的图。在该期间时钟信号CLK为High，在向移位寄存器电路SR的输入部（第1级D锁存器1stSTG的本地输入部L—in）输入Low的数据Dt。第1级D锁存器1stSTG的传送门PG为导通状态，第1级D锁存器1stSTG的存储控制器MC在截止状态下使2k个反相器作为缓冲电路工作。因此，输入于第1级D锁存器1stSTG的本地输入部L—in的Low的数据原封不动地输出于第1级D锁存器1stSTG的本地输出部L—out。其结果，第1级与非电路NAND1的第一输入成为Low，第1级输出缓冲电路BF1的输出OUT1成为Low。

虽然在第2级D锁存器2ndSTG的本地输入部L—in输入Low的数据，但是第2级D锁存器2ndSTG的传送门PG在截止状态下，将其截止。第2级D锁存器2ndSTG的存储控制器MC在导通状态下2k个反相器作为存储电路工作。存储电路对在第三期间Pr3输入的High的信号进行保持，并输出于第2级D锁存器2ndSTG的本地输出部L—out。即，第1级与非电路NAND1的第二输入和第2级与非电路NAND2的第一输入为High。

在第3级D锁存器3rdSTG的本地输入部L—in输入High的数据。第3级D锁存器3rdSTG的传送门PG为导通状态，第3级D锁存器3rdSTG的存储控制器MC在截止状态下使2k个反相器作为缓冲电路工作。因此，输入于第3级D锁存器3rdSTG的本地输入部L—in的High的数据原封不动地输出于第3级D锁存器3rdSTG的本地输出部L—out。即，第2级与非电路NAND2的第二输入和第3级与非电路NAND3的第一输入成为High。因为第2级与非电路NAND2的第一输入和第二输入为High，所以第2级与非电路NAND2的输出成为Low，第2级输出缓冲电路BF2的输出OUT2成为High。

虽然在第4级D锁存器4thSTG的本地输入部L—in输入High的数据，但是第4级D锁存器4thSTG的传送门PG在截止状态下，将其截止。第4级D锁存器4thSTG的存储控制器MC在导通状态下2k个反相器作为存储电路工作。存储电路对在第三期间Pr3输入的Low的信号进行保持，并输出于第4级D锁存器4thSTG的本地输出部L—out。第4级D锁存器4thSTG电连接于第3级与非电路NAND3的第二输入和第4级与非电路的第一输入。因为第3级与非电路NAND3的第二输入和第4级与非电路的第一输入为Low，所以第3级与非电路NAND3的输出和第4级与非电路NAND4的输出都成为High。其结果，第3级输出缓冲电路BF3的输出OUT3和第4级输出缓冲电路的输出都成为Low。

以下，重复同样的工作，输入于移位寄存器电路SR的输入部的数据Dt按时钟信号CLK的每半个周期一级级传输经过D锁存器。

（占空比）

图6是实施方式1涉及的移位寄存器电路的定时图。接下来，对使实施方式1涉及的移位寄存器电路SR正确地工作的方法参照图6进行说明。

虽然移位寄存器电路SR的工作已如所述，但是先前的说明为在理想系统下的状况。图6（a）对在从理想系统偏离时可能产生的定时图进行说明，图6（b）是表示在从理想系统偏离时进行校正的方法的定时图。在现实的系统中，因为N型晶体管和P型晶体管的电导的不同，所以两晶体管的导通电阻不同，因此很有可能产生来自输出缓冲电路的输出从理想系统（图5（b）等）偏离的状况。具体地，如示于图6（a）地，在时钟信号CLK的占空比为50%的情况下，从奇数级输出缓冲电路输出的High的期间（选择期间）有可能比理想系统时间短，从偶数级输出缓冲电路输出的High的期间（选择期间）有可能比理想系统时间长。其在第二种D锁存器DL2的传送门PG的导通电阻比第一种D锁存器DL1的传送门PG的导通电阻过大的情况下产生。即，因为第二种D锁存器DL2的传送门PG中的信号延迟比第一种D锁存器DL1的传送门PG中的信号延迟大所以产生。

该可能性如示于图6（b）地，可通过如下解决：使第一种D锁存器DL1为有效的期间（时钟信号CLK的第一状态期间）比时钟信号的半周期短，并使第二种D锁存器DL2为有效的期间（时钟信号CLK的第二状态期间）比时钟信号的半周期长。具体地，在时钟信号的一个周期之中，使形成传送门PG的P型晶体管为导通状态的期间比使形成传送门PG的N型晶体管为导通状态的期间相应于导通电阻之差变长。通过如此地进行，可以使奇数级的输出缓冲电路中的选择期间和偶数级的输出缓冲电路中的选择期间与理想系统相同地基本相等。

（布局）

图7和图8是对实施方式1涉及的移位寄存器电路中的晶体管的布局之一例进行了说明的图。接下来，对实施方式1涉及的移位寄存器电路SR中的晶体管的布局参照图7和图8进行说明。

D锁存器除了2k个反相器之外还包括N型晶体管和P型晶体管。在晶体管为薄膜晶体管而不需要阱形成的情况下，N型晶体管和P型晶体管能够比较自由地配置。因此，如示于图7地，也可以使相邻的D锁存器的同一导电型晶体管一致于第一方向（在本实施方式中为x方向，行方向）。在图7中，第一种D锁存器DL1的存储控制器MC和第二种D锁存器DL2的传送门PG一致于第一方向而配置，同样地，第二种D锁存器DL2的存储控制器MC和第一种D锁存器DL1的传送门PG一致于第一方向而配置。如此一来，能够使N型晶体管的形成区域比P型晶体管的形成区域关于第二方向变窄，能够使移位寄存器电路SR的第二方向的长度变小。若将移位寄存器电路SR应用于电光装置（参照图9）的扫描线驱动电路38（参照图9），则能够应对狭窄像素间距，实现高清晰的电光装置。此外，因为一致于第一方向的两个晶体管成为同一导电型，所以能够使栅电极的宽度相等，可以使栅电极的布线图形简单。在此，所谓第二方向，交叉于第一方向，在本实施方式中为与x方向正交的y方向，以该方向为列方向。还有，N型晶体管的沟道形成区域长为3μm，沟道形成区域宽度为3μm；P型晶体管的沟道形成区域长为5μm，沟道形成区域宽度为8μm。

另一方面，如示于图8地，也可以使相邻的D锁存器的同一导电型晶体管一致于第二方向（在本实施方式中为y方向，列方向）。在图8中，第一种D锁存器DL1的存储控制器MC和第二种D锁存器DL2的传送门PG一致于第二方向而配置，同样地，第二种D锁存器DL2的存储控制器MC和第一种D锁存器DL1的传送门PG一致于第二方向而配置。如此一来，能够使N型晶体管的形成区域比P型晶体管的形成区域关于第一方向变窄，能够使移位寄存器电路SR的第一方向的长度变小。若将移位寄存器电路SR应用于电光装置的扫描线驱动电路38，则可实现在电光装置中显示区域34（参照图9）以外的外周区域变窄的窄框缘的电光装置。

（移位寄存器电路的比较例）

图14对比较例涉及的移位寄存器电路进行说明，（a）为电路构成图，（b）为其定时图。接下来对实施方式1涉及的移位寄存器电路SR具有的效果参照示于图14的比较例进行说明。

在示于图14（a）的比较例中，构成移位寄存器电路的D锁存器不管是奇数级还是偶数级都成为相同的电路构成。即，传送门和存储控制器都包括同一导电型的晶体管。因此，在移位寄存器电路，如示于图14（a）地，必须供给第一时钟信号CLK1和第二时钟信号CLK2。第一时钟信号CLK1和第二时钟信号CLK2如示于图14（b）地，彼此互补，当一方取第一状态时另一方取第二状态。在如此的比较例中，产生第一时钟信号CLK1和第二时钟信号CLK2的时钟信号生成电路（参照图15）不可或缺，系统（例如液晶装置）整体的电路规模不得不变大。并且，在第一时钟信号CLK1和第二时钟信号CLK2，若存在超过允许范围的相位差，则移位寄存器电路会误工作。

相对于此，本实施方式的移位寄存器电路SR以单相时钟驱动。即，不必准备如比较例的二相的时钟信号，从而也不需要时钟信号生成电路，能够使系统整体的电路规模变小。而且，因为时钟信号CLK为一相，所以不会产生起因于二相的时钟信号的相位差的移位寄存器电路SR的误工作。

（电光装置的电路块构成）

图9是表示实施方式1涉及的液晶装置的电路块构成的示意俯视图。图10是对时钟信号CLK的电位变化进行了说明的图。以下，参照图9和图10对电光装置的电路块构成进行说明。

液晶装置100为将薄膜晶体管（称为TFT元件46，参照图12）用作像素35（参照图12）的开关元件的有源矩阵方式的电光装置。如示于图9地，液晶装置100至少具备显示区域34和信号线驱动电路36和扫描线驱动电路38及外部连接端子37。

在显示区域34内，像素35设置为矩阵状。像素35为通过相交叉的扫描线16（参照图12）和信号线17（参照图12）确定的区域，一个像素35为从一条扫描线16到其相邻的扫描线16为止且从一条信号线17到其相邻的信号线17为止的区域。在显示区域34的外侧的区域，形成信号线驱动电路36及扫描线驱动电路38。扫描线驱动电路38沿着相邻于显示区域34的二边分别形成，包含所述的移位寄存器电路SR。

从外部连接端子37到信号线驱动电路36，布线有正电源VDD和／或信号线驱动电路用负电源VSSX等。而且，从外部连接端子37到扫描线驱动电路38，布线有正电源VDD和／或扫描线驱动电路用负电源VSSY和／或时钟线CLK—L、未图示的移位寄存器输入布线等。移位寄存器输入布线连接于移位寄存器电路SR的输入部，对移位寄存器电路SR供给数据Dt。还有，在图9中，并非描绘全部的布线和／或全部的外部连接端子，而是为了使说明容易理解，从它们中仅描绘代表性的布线。

虽然时钟线CLK—L与配置于扫描线驱动电路38的移位寄存器电路SR电连接，但是在时钟线CLK—L的外部连接端子37和移位寄存器电路SR之间配置保护电阻31。这是为了某种程度地提高时钟线CLK—L的电阻值，使时钟信号CLK产生适度的延迟。

图10是对时钟信号CLK的电位变化进行了说明的图。横轴为时间且以将时钟信号CLK从第二状态切换为第一状态的瞬间为零。纵轴为电位的相对值且第二状态（Low）相当于0%，并且第一状态（High）相当于100%。表示为图10的本实施方式的曲线图为在时钟线CLK—L导入保护电阻31而使时钟信号CLK产生适度的延迟之一例。在电阻为R而寄生电容为C的布线的电位变化以数式1表示。

V（t）＝H（1―exp（－t／τ））τ＝RC…（1）

在此H为第一状态和第二状态的电位差，τ为时间常数。在本实施方式中在时钟线CLK—L附有C＝17.8pF的寄生电容，作为保护电阻31采用了15kΩ的电阻。因为不存在保护电阻31的时钟线CLK—L固有的电阻为0.25kΩ，所以时钟线CLK—L的电阻成为R＝15.25kΩ。根据该C和R而时间常数成为τ＝271ns。该情况下，时钟信号CLK的上升沿10%和90%之差约为600ns。在此扫描线16存在1090条，作为帧频率假想为240Hz。此时，一条扫描线16的选择时间为3.823μs。在时钟线CLK—L的时间常数τ＝271ns的情况下，时钟信号CLK的电平基本达到100%（严密地为99.5%，若将其四舍五入则为100%）为1.4μs。从而，因为相对于扫描线16的选择时间的3.823μs，从基本达到100%起，尚存在63%以上的时间余裕，所以不会产生起因于时钟信号CLK延迟的移位寄存器电路SR的误工作。如此地，优选：导入保护电阻31以使得选择期间的60%程度以上基本成为100%的电位水平，使时钟信号CLK产生适度的延迟。当时钟信号CLK的切换时，D锁存器的级数个（当前的情况下至少1091个以上）的传送门PG和存储控制器MC的晶体管电容一起充放电，起因于此而产生瞬间的大电流，而且有可能在电源（正电源VDD和／或扫描线驱动电路用负电源VSSY）载进噪声。若在电源载进噪声，电源电位波动，则使用这些电源的其他的电路有可能误工作。因为若使时钟信号CLK产生适度的延迟，则充放电的时间变长，所以不会产生瞬间的大电流，在比较长的时间通过小电流。即，既不会在电源载进噪声，其他的电路也正常工作。换言之，若使时钟信号CLK产生适度的延迟，则可以使其他的电路的正常工作的可能性提高。

示为图10的比较例的曲线图表示在时钟线CLK—L未加入保护电阻的情况下的电位变化。该情况下，因为寄生电容C＝17.8pF，布线电阻R＝0.25kΩ，所以时间常数成为τ＝4.5ns，时钟信号CLK的上升沿10%和90%之差约为10ns。因为充放电的晶体管电容与本实施方式相同，所以瞬间（约10ns的时间内）产生的电流成为在本实施方式（约600ns的时间内）产生的电流的60倍。若反过来讲，则本实施方式中能够将当时钟信号CLK的切换时产生的电流量削减为比较例的1／60，因此既不会在本实施方式的电源载进噪声，其他的电路的误工作概率也会大大降低。

（电路块构成的比较例）

图15是表示比较例涉及的液晶装置的电路块构成的示意俯视图。接下来对实施方式1涉及的电光装置具有的效果参照示于图15的比较例进行说明。

在示于图15的比较例中，在Y侧电路采用示于图14（a）的比较例的晶体管电路。因此，比较例的液晶装置具有时钟信号生成电路。在该时钟信号生成电路中，根据输入于时钟线CLK—L的时钟信号生成第一时钟信号CLK1和第二时钟信号CLK2，并进行相位差校正以使得相位差在它们两时钟信号间变小。在进行相位差校正中至少使2个反相器斜交叉。而且，时钟信号生成电路为了对两个Y侧电路的移位寄存器电路供给时钟信号而包括多个大的缓冲器。起因于如此的构成，当对时钟信号进行切换时，必需大电流，在电源载进噪声。

相对于此，在示于图9的本实施方式的电光装置中，因为不需要时钟信号生成电路，所以作为电光装置的系统整体的电路规模变小。而且，因为起因于两个时钟信号的移位寄存器电路SR的误工作在本实施方式的电光装置中不会产生，所以能够使基于该误工作的显示不良消失。另外，在本实施方式的电光装置中，因为并不存在瞬间产生大电流的时钟信号生成电路，所以几乎不载进向电源的噪声。

一般地，在液晶装置100中，若采用记载于专利文献3的每次选择两条扫描线的显示方法，则在1个水平期间的中间时钟信号以第一状态和第二状态切换。即，在1个水平期间内时钟信号从第一状态向第二状态切换，或者从第二状态向第一状态切换。若此时在电源载进噪声，则如示于图15地会产生将图像显示区域在行方向进行两分的纵向带。这是因为，当时钟切换时，在电源载进噪声。如所述地，在示于图9的本实施方式的电光装置中，因为几乎不会载进向电源的噪声，因此能够对如此的显示不良的产生进行抑制。若换言之，则能够实现进行高质量的图像显示的电光装置。

并且，在示于图15的比较例中，因为在图像显示区域的左右配置Y侧电路，在图像显示区域的下边配置X侧电路，所以时钟信号生成电路不得不配置于图像显示区域的上边。因此，必需将时钟线CLK—L引绕得长。相对于此，在示于图9的本实施方式的电光装置中，因为时钟线CLK—L为1条，不需要时钟信号生成电路，所以不必引绕得长。作为一例，如示于图9地，既可以配置于信号线驱动电路36的外侧（下边），或者也可以配置于信号线驱动电路36和显示区域34之间。

（电光装置的结构）

图11是液晶装置的示意剖视图。以下，对液晶装置的结构参照图11进行说明。还有，在以下的方式中，在记载为“○○上”的情况下，表示配置为接触于○○之上的情况、或介由其他构成物配置于○○之上的情况、或一部分接触于○○之上地配置且另一部分介由其他的构成物而配置的情况。

在液晶装置100中，构成一对基板的元件基板12和对置基板13以俯视配置为基本矩形框状的密封材料14贴合。液晶装置100构成为，在被密封材料14包围的区域内封进液晶层15。作为液晶层15，例如采用具有正的介电常数各向异性的液晶材料。液晶装置100中，沿着密封材料14的内周附近包括遮光性材料的俯视矩形框状的遮光膜33形成于对置基板13，该遮光膜33的内侧的区域成为显示区域34。遮光膜33例如以作为遮光性材料的铝（Al）形成，对对置基板13侧的显示区域34的外周进行划分，而且如所述地，在显示区域34内对置于扫描线16和信号线17而设置。

如示于图11地，在元件基板12的液晶层15侧，形成多个像素电极42，形成第1取向膜43以覆盖这些像素电极42。像素电极42为包括氧化铟锡（ITO）等的透明导电材料的导电膜。另一方面，在对置基板13的液晶层15侧，形成栅格状的遮光膜33，在其上形成俯视整面状的共用电极27。而且，在共用电极27上，形成第2取向膜44。共用电极27为包括ITO等的透明导电材料的导电膜。

液晶装置100为透射型，在元件基板12及对置基板13中的光的入射侧和出射侧分别配置偏振板（未图示）等而使用。还有，液晶装置100的构成并非限定于此，也可以为反射型和／或半透射型的构成。

（电路构成）

图12是表示液晶装置的电构成的等效电路图。以下，对液晶装置的电构成一边参照图12一边进行说明。

如示于图12地，液晶装置100具有构成显示区域34的多个像素35。在各像素35，分别配置像素电极42。并且，在像素35，形成TFT元件46。

TFT元件46为向像素电极42进行通电控制的开关元件。在TFT元件46的源侧，电连接信号线17。在各信号线17，例如从信号线驱动电路36供给图像信号S1、S2、···、Sn。

并且，在TFT元件46的栅侧，电连接扫描线16。在扫描线16，例如从扫描线驱动电路38以预定的定时脉冲性地供给扫描信号G1、G2、···、Gm。并且，在TFT元件46的漏侧，电连接像素电极42。

通过从扫描线16供给的扫描信号G1、G2、···、Gm，作为开关元件的TFT元件46仅一定期间成为导通状态，由此从信号线17供给的图像信号S1、S2、···、Sn介由像素电极42以预定的定时写入于像素35。

写入于像素35的预定电位的图像信号S1、S2、···、Sn以在像素电极42和共用电极27（参照图11）之间形成的液晶电容保持一定期间。还有，为了对保持的图像信号S1、S2、···、Sn的电位由于泄漏电流而下降进行抑制，以像素电极42和电容线47形成保持电容48。

若在液晶层15施加电压信号，则由于施加的电压电平，液晶分子的取向状态变化。由此，调制入射于液晶层15的光，生成图像光。

还有，虽然在本实施方式中将移位寄存器电路SR应用于扫描线驱动电路38，但是移位寄存器电路SR也可以应用于信号线驱动电路36。还有，虽然作为电光装置利用液晶装置100进行了说明，但是除此之外作为电光装置，电泳显示装置和／或有机EL装置等也成为对象。

（电子设备）

图13是表示作为电子设备的三板式投影机的构成的俯视图。接下来参照图13，作为本实施方式涉及的电子设备之一例对投影机进行说明。

在投影机2100中，从包括超高压水银灯的光源2102出射的光通过配置于内部的3片镜体2106及2片分色镜2108分离为红（R）、绿（G）、蓝（B）的三原色的光，导至对应于各原色的液晶装置100R、100G及100B。还有，因为蓝色的光若与其他的红色和／或绿色相比较则光路长，所以为了防止该损失，介由包括入射透镜2122、中继透镜2123及出射透镜2124的中继透镜系统2121引导。

液晶装置100R、100G及100B采取所述的构成，以对应于从外部装置（图示省略）供给的红、绿、蓝的各色的图像信号分别驱动。

通过液晶装置100R、100G、100B分别调制的光从三个方向入射于分色棱镜2112。然后，在该分色棱镜2112中，红色及蓝色的光弯曲90度，另一方面绿色的光直行前进。表示在分色棱镜2112中合成的彩色图像的光通过透镜单元2114放大投影，在屏幕2120上显示全彩色图像。

还有，因为相对于液晶装置100R、100B的透射像在通过分色棱镜2112反射之后投影，液晶装置100G的透射像原封不动地投影，所以通过液晶装置100R、100B形成的图像和通过液晶装置100G形成的图像设定为左右反转的关系。

本实施方式的投影机2100因为采用所述的液晶装置100R、100G、100B，所以能够对明亮高清晰且图像质量高的全彩色图像进行投影。

作为电子设备，除了参照图13进行了说明的投影机之外，还可举出背投型电视机、直视型电视机、便携电话机、便携用音频设备、个人计算机、视频照相机的监视器、汽车导航装置、寻呼机、电子记事本、电子计算器、文字处理机、工作站、可视电话机、POS终端、数字静物照相机等。而且，对于这些电子设备，也能够应用以本实施方式详述的液晶装置100和／或移位寄存器电路SR。

还有，本发明并非限定于所述的实施方式，可以在所述的实施方式加以各种改变和／或改良等。

Claims (11)

1.一种移位寄存器电路，其特征在于：

具有p个D锁存器和时钟线，所述p为2以上的整数；

所述p个D锁存器的各自具备本地输入部和本地输出部，第i级D锁存器的本地输出部和第i＋1级D锁存器的本地输入部电连接，所述i为1以上且p－1以下的整数；

所述p个D锁存器的各自至少包括传送门和2k个反相器和存储控制器，在所述本地输入部与所述本地输出部之间所述传送门和所述2k个反相器串联地电连接，在所述传送门与所述本地输出部之间所述存储控制器与所述2k个反相器并联地电连接，所述传送门的控制电极和所述存储控制器的控制电极电连接于所述时钟线，所述k为1以上的整数；

所述p个D锁存器的奇数级为第一种D锁存器，所述p个D锁存器的偶数级为第二种D锁存器；

所述第一种D锁存器的传送门包括第一导电型晶体管，所述第一种D锁存器的存储控制器包括第二导电型晶体管；

所述第二种D锁存器的传送门包括第二导电型晶体管，所述第二种D锁存器的存储控制器包括第一导电型晶体管。

2.根据权利要求1所述的移位寄存器电路，其特征在于：

所述传送门的源漏区域的一方为所述本地输入部，所述传送门的源漏区域的另一方和所述存储控制器的源漏区域的一方电连接；

所述存储控制器的源漏区域的另一方为所述本地输出部；

所述传送门的控制电极为栅电极；

所述存储控制器的控制电极为栅电极。

3.根据权利要求2所述的移位寄存器电路，其特征在于：

所述2k个反相器的各自具备反相器输入电极和反相器输出电极；

第n个反相器的反相器输出电极和第n＋1个反相器的反相器输入电极电连接，所述n为1以上且2k－1以下的整数；

第1个反相器的反相器输入电极和所述传送门的源漏区域的另一方及所述存储控制器的源漏区域的一方电连接；

第2k个反相器的反相器输出电极和所述存储控制器的源漏区域的另一方电连接。

4.根据权利要求1～3中任一项所述的移位寄存器电路，其特征在于：

所述第一导电型晶体管为N型晶体管，所述第二导电型晶体管为P型晶体管。

5.一种移位寄存器电路，其特征在于：

具有p个D锁存器，所述p为2以上的整数；

所述p个D锁存器的各自具备本地输入部和本地输出部，第i级D锁存器的本地输出部和第i＋1级D锁存器的本地输入部电连接，所述i为1以上且p－1以下的整数；

所述p个D锁存器的各自至少包括传送门和2k个反相器和存储控制器，对所述传送门和所述存储控制器供给时钟信号，所述k为1以上的整数；

所述传送门相应于所述时钟信号，使输入于所述本地输入部的数据通过或截止；

所述存储控制器相应于所述时钟信号，使所述2k个反相器作为缓冲电路或存储电路而起作用；

所述p个D锁存器的奇数级为第一种D锁存器，所述p个D锁存器的偶数级为第二种D锁存器；

所述第一种D锁存器的传送门和所述第二种D锁存器的传送门进行彼此互补的工作；

所述第一种D锁存器的存储控制器和所述第二种D锁存器的存储控制器进行彼此互补的工作。

6.根据权利要求5所述的移位寄存器电路，其特征在于：

当所述传送门使所述数据通过时，所述存储控制器使所述2k个反相器作为缓冲电路而起作用；

当所述传送门使所述数据截止时，所述存储控制器使所述2k个反相器作为存储电路而起作用。

7.根据权利要求5或6所述的移位寄存器电路，其特征在于：

当所述第一种D锁存器的传送门使输入于所述第一种D锁存器的本地输入部的数据通过时，所述第二种D锁存器的传送门使输入于所述第二种D锁存器的本地输入部的数据截止；

当所述第一种D锁存器的传送门使输入于所述第一种D锁存器的本地输入部的数据截止时，所述第二种D锁存器的传送门使输入于所述第二种D锁存器的本地输入部的数据通过。

8.根据权利要求5～7中任一项所述的移位寄存器电路，其特征在于：

当所述第一种D锁存器的存储控制器使所述第一种D锁存器的2k个反相器作为缓冲电路而起作用时，所述第二种D锁存器的存储控制器使所述第二种D锁存器的2k个反相器作为存储电路而起作用；

当所述第一种D锁存器的存储控制器使所述第一种D锁存器的2k个反相器作为存储电路而起作用时，所述第二种D锁存器的存储控制器使所述第二种D锁存器的2k个反相器作为缓冲电路而起作用。

9.根据权利要求5～8中任一项所述的移位寄存器电路，其特征在于：

所述第一种D锁存器的传送门的数据通过能力比所述第二种D锁存器的传送门的数据通过能力高。

10.一种电光装置，其特征在于：

具备权利要求1～9中任一项所述的移位寄存器电路。

11.一种电子设备，其特征在于：

具备权利要求10所述的电光装置。

Images