JPH08130461A - 論理回路の駆動方法及び画像表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 論理回路の駆動方法において、オフ状態にあ
るトランジスタの貫通電流を低く抑えることができ、こ
れにより消費電力を低減するとともに、その出力振幅を
確保する。 【構成】 ＣＭＯＳ構成の論理回路を構成するｎ−ｃｈ
トランジスタをオフさせる電位Ｖ_inLが、低電位側電源
Ｖ_EEより低い波形の入力信号１０を用いて、該論理回路
を駆動する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、論理回路の駆動方法及
び画像表示装置に関し、特に絶縁基板上に形成された論
理回路の駆動法、及びその論理回路を用いた画像表示装
置に関するものである。

【０００２】

【従来の技術】絶縁基板上に形成された論理回路により
構成されたシステムの例として、ガラス基板上に形成さ
れた画像表示装置について説明する。

【０００３】従来の画像表示装置の一つとして、アクテ
ィブマトリクス駆動方式のものが知られている。

【０００４】図８はこの画像表示装置の構成を示すブロ
ック図である。図において、１はアクティブマトリクス
駆動方式の画像表示装置で、マトリクス状に配列された
複数の画素ＣＥＬＬを有する画素アレイ２と、画素の行
毎に設けられた複数の走査信号線ＧＬを駆動する走査信
号線駆動回路（ゲートドライバ）ＧＤと、画素の列毎に
設けられた複数のデータ信号線ＳＬを駆動するデータ信
号線駆動回路（ソースドライバ）ＳＤとから構成されて
いる。

【０００５】上記画素アレイ２では、多数の走査信号線
ＧＬと多数のデータ信号線ＳＬとが交差するよう配置さ
れており、隣接する２つの走査信号線ＧＬと、隣接する
２つのデータ信号線ＳＬとで包囲された部分に画素ＣＥ
ＬＬが配置されている。

【０００６】データ信号線駆動回路ＳＤは、タイミング
信号ＴＩＭに同期して、入力された映像信号ＤＡＴＡを
サンプリングし、必要に応じてこれを増幅し、各データ
信号線ＳＬに書き込む働きをする。

【０００７】走査信号線駆動回路ＧＤは、タイミング信
号ＴＩＭに同期して、走査信号線ＧＬを順次選択し、画
素ＣＥＬＬ内にあるスイッチング素子の開閉を制御する
ことにより、各データ信号線ＳＬに書き込まれた映像信
号（データ）を各画素ＣＥＬＬに書き込むとともに、各
画素ＣＥＬＬに書き込まれたデータを保持させる働きを
する。

【０００８】図８に示す各画素ＣＥＬＬは、例えば液晶
表示装置では、図９に示すように、トランジスタからな
るスイッチング素子ＳＷと、液晶容量ＣＩおよび補助容
量Ｃｓよりなる画素容量によって構成される。この補助
容量Ｃｓは必要によって付加されるものである。

【０００９】ここで、スイッチング素子であるトランジ
スタＳＷのドレインはデータ信号線ＳＬに、そのソース
は画素容量の一方の電極に接続され、トランジスタＳＷ
のゲートは走査信号線ＧＬに接続されている。また画素
容量の他方の電極は全画素に共通の共通電極線に接続さ
れている。そして、各液晶容量ＣＩに印加された電圧に
より、液晶の透過率または反射率が変調され、液晶表示
が行われる。

【００１０】ところで、従来からのアクティブマトリク
ス型液晶表示装置では、画素トランジスタＳＷの基板材
料として、透明基板上に形成された非晶質シリコン薄膜
が用いられており、走査信号線駆動回路ＧＤやデータ信
号線駆動回路ＳＤは、該非晶質シリコン膜上ではなく、
それぞれ外付けＩＣにより構成されている。

【００１１】これに対して、近年、大画面化に伴う画素
トランジスタの駆動力向上や、駆動ＩＣの実装コストの
低減等の要求から、多結晶シリコン薄膜上にモノリシッ
クに画素アレイと駆動回路とを形成する技術が報告され
ている。しかし、多結晶シリコン薄膜トランジスタで
は、単結晶シリコン基板上のトランジスタに比べて、キ
ャリアの移動度が約１桁小さいため、その駆動力は大き
く劣っている。このような特性の低いトランジスタ群で
駆動回路を構成すると、充分な書き込みができなくなる
恐れがある。以下、この点について、もう少し詳しく述
べる。

【００１２】データ信号線の駆動方式としては、点順次
駆動方式と線順次駆動方式とがある。

【００１３】点順次駆動方式では、図１０に示すよう
に、映像入力信号線ＳＩＧに入力された映像信号を、シ
フト・レジスタＳＲの各段の出力パルスに同期させてサ
ンプリング・スイッチＡＳを開閉することにより、デー
タ信号線ＳＬに書き込む。ここで、ＳＭＰはサンプリン
グ回路であり、シフト・レジスタＳＲからの信号を増幅
するとともに、必要に応じて反転信号を生成するもので
ある。

【００１４】この方式では、映像信号をデータ信号線Ｓ
Ｌに書き込む時間が、有効水平走査期間（水平走査期間
の約８０％）のデータ線本数分の１しかないため、大画
面化に伴いデータ信号線の時定数（容量と抵抗の積）が
大きくなると、充分な書き込みができなくなり、表示品
位を損なう恐れがある。特に、前述のように駆動能力の
小さいトランジスタでサンプリング・スイッチＡＳを構
成した場合には、上記時定数増大の影響が大きなものと
なる。

【００１５】そこで、サンプリング・スイッチＡＳを構
成するトランジスタのチャネル幅を大きくすることによ
って、書き込み能力を確保するようにしている。

【００１６】これに対し、線順次駆動方式では、図１１
に示すように、一旦、映像信号をＷサンプリング容量Ｃ
ｓａに蓄え、これを次の水平走査期間において、バッフ
ァ（オペアンプ）ＡＭＰを介してデータ信号線ＳＬに出
力する。一般にサンプリング容量Ｃｓａはデータ信号線
ＳＬの容量よりも小さいので、映像入力信号線ＳＩＧか
らの書き込みは短時間でよく、また、負荷の大きいデー
タ信号線への書き込みには水平走査期間があてられるの
で、データ信号線ＳＬへの書き込みを充分に行うことが
でき、点順次駆動方式のような問題は少ない。

【００１７】しかし、サンプリン容量Ｃｓａに保持され
た電荷の、サンプリング・スイッチＡＳ１及びＡＳ２で
のリーク電流による時間的な減少や、バッファＡＭＰへ
の転送時における容量分割による電荷の減少の影響を抑
えるために、サンプリング容量Ｃｓａを増加させると、
点順次駆動方式の場合と同様な書き込み不足が生じる可
能性がある。この場合にも同様に、サンプリング・スイ
ッチＡＳ１及びＡＳ２を構成するトランジスタのチャネ
ル幅を大きくすることによって書き込み能力を確保する
ことになる。

【００１８】次に、駆動回路の構成を、走査ドライバを
例に挙げてより詳しく説明する。このドライバは図１２
に示すように、シフトレジスタ部，演算回路部，及びバ
ッファ回路により構成されているが、各回路部を構成す
る基本となる論理回路には、図２に示すインバータ回路
と、図３に示すクロックトインバータ回路が用いられて
いる。なお、図２（ａ），図３（ａ）は、上記各回路の
シンボルマーク、図２（ｂ），図３（ｂ）は、該各回路
の実際の回路構成を示している。

【００１９】これらのインバータ回路は周知のごとく入
力信号の極性を反転する論理回路であり、ＣＭＯＳ構成
からなるインバータ回路においては、出力状態が遷移す
る短い間だけ、回路に貫通電流が流れ、定常時は、厳密
には非常にわずかなリーク電流は流れるがほとんど電流
が流れない。このため、上記ＣＭＯＳ構成のインバータ
回路は、回路の消費電力を非常に低く抑えることができ
るという特徴から、上述した画像表示装置をはじめとし
て、広く電子回路の単位構成要素として採用されてい
る。

【００２０】

【発明が解決しようとする課題】ところで、前述のよう
に、従来のアクティブマトリクス型液晶表示装置では、
画素トランジスタＳＷの基板材料として、透明基板上に
形成された非晶質シリコン薄膜が用いられ、走査信号線
駆動回路ＧＤやデータ信号線駆動回路ＳＤはそれぞれ外
付けＩＣで構成されていたが、近年、大画面化に伴う画
素トランジスタの駆動力向上や、駆動ＩＣの実装コスト
の低減等の要求から、多結晶シリコン薄膜上にモノリシ
ックに画素アレイと駆動回路を形成する手法が見いださ
れている。更に、より大画面化および低コスト化を目指
して、ガラスの歪み点（約６００℃）以下のプロセス温
度で、素子をガラス基板上の多結晶シリコン薄膜上に形
成することも試みられている。

【００２１】このガラス基板上の多結晶シリコン膜上に
形成されたＴＦＴ、特にプロセス温度が６００℃以下の
低温プロセスと呼称されるプロセスにより形成されたＴ
ＦＴは、キャリア移動度、Ｓ値等の諸特性が向上したも
のとなるとともに、そのＶｇ−Ｉ_SD特性が図４に示すよ
うに、マイナス側にシフトする傾向があり、このことは
「９４セミコン関西」においても報告されている。

【００２２】この図４に示す特性を見ると、特にｎ−ｃ
ｈトランジスタでは、ゲート電位が０Ｖにおいてもトラ
ンジスタがＯＦＦせずに、あるレベル以上の電流が流れ
ていることが分かる。このことは前述したインバータ回
路において、一つにはＯＦＦ側トランジスタの貫流電流
が大きく、回路構成をＣＭＯＳ構成としたにもかかわら
ず常にあるレベル以上の電流が流れ消費電力の増大を招
来すること、そしてもう一つには出力のダイナミック範
囲が十分にとれないことを意味している。

【００２３】本発明はこのような問題点を解決するため
になされたもので、オフ状態にあるトランジスタの貫通
電流を低く抑えることができ、これにより該トランジス
タで構成される回路の消費電力を低減できるとともに、
十分な出力振幅を確保することができる論理回路の駆動
方法及び画像表示装置を得ることが本発明の目的であ
る。

【００２４】

【課題を解決するための手段】この発明に係る論理回路
の駆動方法は、絶縁基板上に形成された、閾値の異なる
トランジスタを含む論理回路を駆動する方法であって、
該論理回路を構成する閾値の異なるトランジスタに共通
して供給する制御信号は、所定の閾値を持つトランジス
タをオフ状態とするオフ電位を、高電位側電源より高い
電位、あるいは低電位側電源より低い電位としたもので
あり、そのことにより上記目的が達成される。

【００２５】この発明は、上記論理回路の駆動方法にお
いて、該論理回路を構成するトランジスタを、そのオン
期間の長さが、そのオフ期間の長さ以下となるよう駆動
し、該トランジスタのゲートには、そのオフ信号とし
て、高電位側電源より高い電位、あるいは低電位側電源
より低い電位を印加することが好ましい。

【００２６】この発明は、上記論理回路の駆動方法にお
いて、複数の回路からなる回路群における論理回路を構
成する最もサイズの大きなトランジスタに、そのオフ信
号として、高電位側電源より高い電位、あるいは低電位
側電源より低い電位を印加することが好ましい。

【００２７】この発明は、上記論理回路の駆動方法にお
いて、前記論理回路を形成するｐ−ｃｈトランジスタの
閾値Ｖｔｐ、該論理回路を構成するｎ−ｃｈトランジス
タの閾値Ｖｔｎ、高電位側電源の電圧ＶＤＤ、及び低電
位側電源の電圧ＶＥＥと、オフ状態にあるｐ−ｃｈある
いはｎ−ｃｈトランジスタに入力されるオフ電位Ｖｉｎ
との関係は、 Ｖｉｎ≦ＶＥＥ−Ｖｔｎ あるいは、 Ｖｉｎ≧ＶＤＤ−Ｖｔｐ であることが好ましい。

【００２８】この発明は、上記論理回路の駆動方法にお
いて、前記論理回路はクロックトインバータであり、前
記トランジスタに入力されるオフ電位は、該クロックト
インバータのクロック信号、あるいはクロック反転信号
のＨレベル及びＬレベルの一方であることが好ましい。

【００２９】この発明に係る液晶表示装置は、絶縁基板
上に画像表示部、及び該画像表示部を駆動する回路群を
モノリシックに形成してなる画像表示装置であって、前
記画像表示部を駆動する回路群を、複数の論理回路を含
む構成とし、少なくともその一部の論理回路を、上述し
た論理回路の駆動方法のいずれかにより駆動するよう構
成したものであり、そのことにより上記目的が達成され
る。

【００３０】この発明は、上記液晶表示装置において、
前記論理回路はシフトレジスタあるいはバッファである
ことが好ましい。

【００３１】

【作用】本発明においては、論理回路を構成する閾値の
異なるトランジスタに共通に、所定の閾値を持つトラン
ジスタをオフ状態とするオフ電位が、高電位側電源より
高い電位あるいは低電位側電源より低い電位である制御
信号を供給して上記論理回路を駆動するから、上記論理
回路を構成するｎ−ｃｈトランジスタあるいはｐ−ｃｈ
トランジスタがノーマリオン型の特性を有する場合に
も、オフ状態のトランジスタ内を流れる電流が大きく低
減されることとなる。つまり、論理回路を構成する閾値
の異なるトランジスタのうち、オフ状態にあるトランジ
スタの貫通電流を低く抑えることができる。このため、
該論理回路、ひいてはこれにより構成される画像表示装
置の消費電力を低く抑えることができるのみならず、回
路のダイナミック範囲を十分に確保することができ、電
源電圧を高くしなくとも回路を正常に動作させることが
可能となる。

【００３２】また、そのオン期間の長さがそのオフ期間
の長さ以下となるよう駆動されるトランジスタに、その
オフ信号として、高電位側電源より高い電位、あるいは
低電位側電源より低い電位を印加するようにすることに
より、上記トランジスタからなる回路での消費電力をよ
り効果的に低減することができる。

【００３３】また、論理回路を構成する最もサイズの大
きなトランジスタに、そのオフ信号として、高電位側電
源より高い電位、あるいは低電位側電源より低い電位を
印加するようにすることにより、上記と同様、論理回路
での消費電力をより効果的に低減することができる。

【００３４】

【実施例】以下、本発明の実施例について、従来との比
較を交えて詳細に説明する。

【００３５】（実施例１）図１は本発明の第１の実施例
による論理回路の駆動方法を説明するための信号波形図
であり、図において、１０は論理回路に入力される本実
施例の駆動波形（実線）、１１は従来の論理回路の駆動
波形（破線）を示している。

【００３６】図２に示すＣＭＯＳ構成のインバータ回路
では、周知の如く、入力信号がＨレベルの時はｎ−ｃｈ
トランジスタＱ２がオン、ｐ−ｃｈトランジスタＱ１が
オフし出力がＬレベルになり、入力信号がＬレベルの
時、ｎ−ｃｈトランジスタＱ２がオフ、ｐ−ｃｈトラン
ジスタＱ１がオンし出力がＨレベルになる。

【００３７】図４は、トランジスタの特性，つまりソー
ス・ドレイン電流Ｉ_SDとゲート電圧Ｖｇとの関係を示し
ている。

【００３８】ここで、上記ｎ−ｃｈトランジスタは、上
記低温プレセスで形成されたもので、その閾値Ｖｔｈ
が、図４に示すように負（Ｖｔｈ≦０）に、あるいはソ
ース・ドレイン電流Ｉ_SDの最小となる点がΔＶ_G だけマ
イナス側にシフトしたものとなっている。言い換えるな
ら、このトランジスタは、所謂ノーマリ・オン型であ
る。この場合、出力状態が遷移する時のみならず、トラ
ンジスタのゲートにオフ信号が印加されている時にも貫
通電流が流れる。例えば、ｎ−ｃｈトランジスタの場
合、常に１０μＡの貫通電流が流れる。トランジスタの
オン期間とオフ期間の比を１：１、電源電圧を１０Ｖと
すると、このトランジスタ部分で消費される電力は少な
くとも Ｖ_DD×Ｉ_D／２＝５０μＷ …（１） 以上になる。

【００３９】そこで、このような特性を有するトランジ
スタを図１の実線で示す駆動波形、例えば入力信号の最
低電位（オフ電位）を、ｎ−ｃｈトランジスタのオフ電
流が十分に小さくなる領域に設定すると、定常時の貫通
電流は十分無視できる値になる。即ち、貫通電流に起因
する消費電力の増加は、 Ｖ_DD×Ｉ_D／２＝１０×２×１０^-9／２＝１×１０^-2μＷ …（２） となり、従来に比べて１／２００００に抑えることがで
きる。

【００４０】なお、シフトさせる入力信号の低電位側レ
ベル（ｎ−ｃｈトランジスタをオフさせるレベル）とし
ては、必ずしも電流が最小の点でなくとも、ほぼ最小の
点にシフトさせてもよい。

【００４１】また、上記入力信号の低電位側レベルを、
ｎ−ｃｈトランジスタの閾値をＶ_thとした時、低電源電
位Ｖ_EEよりも｜Ｖ_th｜分低電位側にシフトしても良く、
この時、入力信号の低電位側レベルＶ_inLは、 Ｖ_inL＝Ｖ_EE−｜Ｖ_tn｜ …（３） となる。

【００４２】ところで、図１に示す本実施例の駆動波形
では、入力信号の高電位側レベルもΔＶ_Gだけ、高電位
側電源の電位Ｖ_DDより低い方にシフトさせているが、高
電位側のシフト量と低電位側のシフト量は同一である必
要はなく、異なっていてもよい。極端に言えば、例え
ば、図５に示す駆動波形１０ａのように、入力信号の低
電位側レベル、即ち、貫通電流の低減に大きく寄与する
側の電位のみシフトさせても良い。

【００４３】以上は、ｎ−ｃｈトランジスタがノーマリ
・オン型の特性を持つ場合について説明したが、これと
は逆に、ｐ−ｃｈトランジスタがノーマリ・オン型の特
性を持つ場合にも上記と同様のことが言える。

【００４４】例えば、上で説明した（３）式は、ｐ−ｃ
ｈトランジスタの閾値をＶ_tp、高電源電位をＶ_DD、入力
信号の高電位側レベル（ｐ−ｃｈトランジスタをオフさ
せるレベル）をＶ_inHとすると、 Ｖ_inH＝Ｖ_DD＋｜Ｖ_tp｜ …（４） となる。

【００４５】また、トランジスタのＶ_G−Ｉ_DS特性は、
図６に示すように、ｎ−ｃｈトランジスタのものとｐ−
ｃｈトランジスタのものとがペアとなって並行してシフ
トするのが一般的である。これを考慮すると、例えば、
Ｖ_inLが（３）式で表される値をとる時、つまり、図１
５に示すようにｎ−ｃｈトランジスタがノーマリオン型
の特性を持つ場合には、Ｖ_inHは、 Ｖ_inH＝Ｖ_DD−｜Ｖ_tn｜ …（５） とし、一方、Ｖ_inHが（４）式で表される値をとる時、
つまり、図１６に示すようにｐ−ｃｈトランジスタがノ
ーマリオン型の特性を持つ場合には、入力信号の低電位
側レベルＶ_inL（ｎ−ｃｈトランジスタをオフさせるレ
ベル）は、 Ｖ_inL＝Ｖ_EE＋｜Ｖ_tp｜ …（６） とするのが好ましい。この場合、ロジック回路、ここで
はインバータ回路へ入力する信号を処理する回路の電源
電圧を上げる必要が無く、言い換えるなら、消費電力の
増加を回避でき、より効果がある。

【００４６】なお、トランジスタの特性は、上記図示し
た特性に留まらず、他の特性、例えば、Ｖｔｎ≦０Ｖ、
或は、Ｖｔｐ≧０Ｖではないが、Ｖｇ＝０Ｖである程度
の電流の流れるものや、トランジスタのオフ領域が深く
なるにつれてオフ電流が増加するものでも、上述したト
ランジスタの制御信号のレベルをシフトさせる方法を、
適宜変更して応用できる。

【００４７】例えば、トランジスタが図１５、図１６で
示した特性を有する場合には、入力信号のレベルは上記
（３）〜（６）式で示した値を採っても良いが、この他
の値、例えば、入力信号の低電位側レベルが、ｎ−ｃｈ
トランジスタのオフ電流がほぼ最低となる値、即ち、 Ｖ_inL＝Ｖ_EE−Ｖ_min …（７） 或は、入力信号の高電位側レベルが、ｐ−ｃｈトランジ
スタのオフ電流がほぼ最低となる値、即ち、 Ｖ_inH＝Ｖ_DD＋Ｖ_mip …（８） とすると、より余分な電流を抑えることができる。

【００４８】このように、本実施例では、該論理回路を
構成するトランジスタに、高電位側電源より高い電位、
あるいは低電位側電源より低い電位を印加して該トラン
ジスタをオフ状態とするよう、論理回路を駆動するの
で、上記論理回路を構成するｎ−ｃｈトランジスタある
いはｐ−ｃｈトランジスタがノーマリオン型の特性を有
する場合にも、オフ状態のトランジスタ内を流れる電流
が大きく低減されることとなる。つまり、論理回路を構
成するトランジスタのうち、オフ状態にあるトランジス
タの貫通電流を低く抑えることができる。このため、該
論理回路の消費電力を低く抑えることができるのみなら
ず、回路のダイナミック範囲を十分に確保することがで
き、電源電圧を高くしなくとも回路を正常に動作させる
ことが可能となる。

【００４９】なお、この実施例では、１つの論理回路、
即ちインバータからなる論理回路について説明したが、
本発明は、インバータのみならず、他の論理回路、例え
ばＡＮＤ、ＮＡＮＤ、ＯＲ、ＮＯＲ、ExclusiveＯＲを
初めとする論理素子、さらには複数の論理素子からなる
論理回路にも適用できることは言うまでもない。

【００５０】（実施例２）次に、本発明の第２の実施例
として、複数の論理素子が直列に接続された、クロック
同期型の論理素子を含む論理回路を駆動する方法につい
て説明する。

【００５１】この実施例の論理回路の駆動方法は非常に
有用なものであり、以下詳述する。

【００５２】図３は、クロック同期型の論理素子の例と
して、いわゆるクロックトインバータの一例を、図７は
クロックトインバータを含む論理回路の例としてシフト
レジスタを示している。

【００５３】クロックトインバータは、周知のごとく、
クロック信号に同期して反転動作を行うインバータであ
る。

【００５４】図７に示すシフトレジスタを構成するｎ−
ｃｈトランジスタが、例えば図４に示す静特性、つまり
ノーマリオン型の特性を有する場合、従来の駆動法のよ
うに、シフトレジスタを、電源電圧と同レベルの駆動信
号により駆動すると、該駆動信号がＬレベルになって
も、ｎ−ｃｈトランジスタが十分オフしないことにな
る。この結果、例えばシフトレジスタの出力波形は、そ
の振幅が入力信号よりも小さいものとなり、また、場合
によってはシフトレジスタが動作しなくなる。

【００５５】そこで、上記シフトレジスタを駆動するク
ロック信号及びクロックバー信号として、そのＬレベル
が、低電位側電源の電圧レベルより、所定電圧だけ低電
位側にシフトしたものを用いることにより、上記クロッ
ク信号がＬレベルになったときには、ｎ−ｃｈトランジ
スタが十分オフすることとなる。これによりシフトレジ
スタの動作は正常に行われることとなる。

【００５６】なお、上述した信号レベルをシフトさせる
方法を、シフトレジスタの初段の信号入力Ｖｉｎにのみ
適用すれば、シフトレジスタの初段のクロックトインバ
ータについてのみ動作特性の改善を図ることができる。

【００５７】このように本実施例においても、シフトレ
ジスタを構成するトランジスタに、低電位側電源より低
い電位を印加して該トランジスタをオフ状態とするよう
にしているので、該シフトレジスタを構成するｎ−ｃｈ
トランジスタが上記のようにノーマリオン型の特性を有
する場合にも、オフ状態のトランジスタ内を流れる電流
が大きく低減されることとなる。これによりシフトレジ
スタでの消費電力を低く抑えることができるのみなら
ず、シフトレジスタの出力のダイナミック範囲を十分に
確保することができる。

【００５８】（実施例３）次に、本発明の第３の実施例
として、絶縁基板上に構成した論理回路を含むシステム
について説明する。

【００５９】以下、ガラス基板上に、画素部と共にドラ
イバをはじめとする各種回路をモノリシックに形成した
画像表示装置、より具体的には、液晶表示装置を例にと
り説明する。

【００６０】図８は、ドライバをモノリシックに搭載し
た液晶表示装置の構成例を示している。この装置の構
成、動作については、前述の通りであり、その詳細は省
略する。

【００６１】このように構成された液晶表示装置におい
て、ゲートドライバやソースドライバのシフトレジスタ
部を構成するクロックトインバータのクロック入力信号
を、前述のように貫通電流を小さくなるような波形とす
る。

【００６２】つまり、上記クロック信号及びクロックバ
ー信号として、そのＬレベルが、低電位側電源の電圧レ
ベルより、所定電圧だけ低電位側にシフトしたものを用
いる。これにより、上記シフトレジスタ部を構成するト
ランジスタの特性が、マイナス側にシフトしていても、
上記クロック信号あるいはクロックバー信号がＬレベル
になったときには、ｎ−ｃｈトランジスタが十分オフす
ることとなる。

【００６３】具体的には、インバータ１個当りの貫通電
流は小さいが、この種のインバータは、例えばシフトレ
ジスタ１段当り２個設けられており、１０００Ｈ×１５
００Ｖクラスのパネルでは、その数は約５０００とな
り、上記貫通電流は非常に大きくなる。なお、液晶表示
装置には、シフトレジスタ以外にも回路サイズの大きい
ものがあるが、これについてもシフトレジスタと同様の
ことが言える。

【００６４】ここで、シフトレジスタを構成するインバ
ータをすべてクロックトインバータにすると、全てのイ
ンバータの貫通電流を抑えることができ、より効果があ
るが、回路規模が増大するという不具合もある。

【００６５】これを回避する１つの手法としては、貫通
電流の低減に大きく寄与するトランジスタ、即ち、サイ
ズの大きなトランジスタ、或は、オフ期間の長いトラン
ジスタをクロックトインバータとするのがよい。

【００６６】例えば、図１２に示すゲートドライバの出
力波形は図１３に示すようにオフ期間が圧倒的に長く、
もしここで、最終段のバッファのｎ−ｃｈトランジスタ
の特性が図４に示すような特性である場合、最終段バッ
ファのみをクロックトインバータとしても非常に効果が
ある。これは、ゲートドライバのみならず、ソースドラ
イバにも適用できることはいうまでもない。

【００６７】また、入力信号のレベルを必ずしもシフト
させなくとも、図１４に示すように、バッファの電源電
位をシフトさせてもよい。この場合、シフトさせるバッ
ファは最終段のみでなくともよく、更に述べるならシフ
ト電位も複数存在してもよい。

【００６８】なお、特公平６−４４３９７号公報におい
ては、薄膜トランジスタからなるいわゆるクロックトイ
ンバータ回路からなるシフトレジスタの駆動法におい
て、クロック信号の正のピーク電位を、該シフトレジス
タに供給される正の電源電位より高く、該クロック信号
の負のピーク電位を、該シフトレジスタに供給される負
の電源電位よりも低くする駆動法が開示されている。

【００６９】ところがこの公報記載の技術は、クロック
信号のシフトによりシフトレジスタの動作速度をあげる
ものであり、一方、本発明は、論理回路を構成するトラ
ンジスタに、高電位側電源より高い電位、あるいは低電
位側電源より低い電位を印加して該トランジスタをオフ
状態とするよう該論理回路を駆動し、これによりオフ状
態にあるトランジスタの貫通電流を低く抑えることがで
きるものであり、両者は、その構成、効果が明確に異な
るものである。

【００７０】更に述べるなら、上記公報記載の技術のよ
うに、シフトレジスタのクロック信号の電位を、本来、
該シフトレジスタに対して設定されている電源電圧範囲
よりも拡大することは、クロック信号をシフトレジスタ
に供給する部位の電力消費の増加を避けられないもので
ある。

【００７１】また、特公平６−７０８７９号公報には、
インバータ回路と、クロック信号に基づいて該インバー
タ回路に電源電圧を供給する薄膜トランジスタとを有す
るシフトレジスタ回路において、クロック信号線にバイ
アス手段を接続し、上記インバータ回路に電源電圧を供
給する薄膜トランジスタのＯＦＦ時のリーク電流が最小
となるよう、上記バイアス手段によりＯＦＦ時のゲート
電圧を調整するようにしたものが示されている。

【００７２】しかしながら、この公報記載の技術は、ダ
イナミックシフトレジスタの下限周波数を支配するもの
が、ゲート電位をクロック信号線から供給される薄膜ト
ランジスタのオフリーク電流であることから、このオフ
リーク電流を低減してシフトレジスタの動作周波数帯域
の拡大及び消費電流の低減を図るため、クロック信号線
に、ＤＣバイアスを調整する手段を付加したものであ
る。

【００７３】これに対し、本発明は、クロック信号線の
Ｈ／Ｌ電位をこれが所定の電位になるよう制御すること
により、周辺回路をも含めた消費電力の削減と出力振幅
の確保を狙ったものであり、本発明では、論理回路を構
成する閾値の異なるトランジスタに共通して、所定の閾
値を持つトランジスタをオフ状態とするオフ電位が、高
電位側電源より高い電位あるいは低電位側電源より低い
電位である制御信号を印加して上記論理回路を駆動する
ようにしている。つまり、本発明では、トランジスタを
オフ状態とするオフ電位が調整される信号は、異なる閾
値を持つトランジスタに共通して供給されるものであ
り、この公報記載のもののように、閾値が同一のトラン
ジスタのゲートに印加される信号のオフレベルを調整す
るものとは、その構成が明確に異なるものである。この
ため、この公報記載の技術では、ＣＭＯＳ構成のインバ
ータ等において、オフ状態のトランジスタの貫通電流を
低減する構成を簡単に実現できるものではない。

【００７４】

【発明の効果】以上のように、本発明によれば、論理回
路を構成する閾値の異なるトランジスタに共通に、所定
の閾値を持つトランジスタをオフ状態とするオフ電位
が、高電位側電源より高い電位あるいは低電位側電源よ
り低い電位である制御信号を供給して上記論理回路を駆
動するので、該論理回路を構成する閾値の異なるトラン
ジスタのうち、オフ状態にあるトランジスタの貫通電流
を低く抑えることができ、これにより該トランジスタで
構成される回路の消費電力を低減できるとともに、十分
な出力振幅を確保することができる効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例による論理回路の駆動方
法を説明するための信号波形図である。

【図２】本発明の論理回路の駆動方法が適用されるイン
バータ回路を示す図である。

【図３】本発明の論理回路の駆動方法が適用されるクロ
ックトインバータを説明するための図である。

【図４】低温プロセスにより形成されたＴＦＴのＶｇ−
Ｉ_SD特性を示す図である。

【図５】上記第１実施例の論理回路の駆動波形の変形例
を示す信号波形図である。

【図６】トランジスタのＶｇ−Ｉ_SD特性がシフトする様
子を示す図である。

【図７】本発明の第２の実施例として、クロックトイン
バータを含む論理回路であるシフトレジスタを駆動する
方法を説明するための図である。

【図８】本発明の第３の実施例及び従来例の説明に用い
る、アクティブマトリクス駆動方式の液晶表示装置の構
成図である。

【図９】該液晶表示装置における画素の構成を示す図で
ある。

【図１０】点順次駆動方式を説明するための図である。

【図１１】線順次駆動方式を説明するための図である。

【図１２】上記液晶表示装置のゲートドライバの構成を
示す図である。

【図１３】該ゲートドライバの出力波形を示す図であ
る。

【図１４】上記ゲートドライバを構成するバッファの１
つの電源電位をシフトさせた状態を示す図である。

【図１５】ｎ−ｃｈトランジスタがノーマリオン型の特
性を持つようシフトした、トランジスタのＶｇ−Ｉ_DS特
性を示す図である。

【図１６】ｐ−ｃｈトランジスタがノーマリオン型の特
性を持つようシフトした、トランジスタのＶｇ−Ｉ_DS特
性を示す図である。

【符号の説明】

１ 液晶表示装置 ２ 画素部 １０、１０ａ 本実施例の論理回路の駆動波形 ＧＤ ゲートドライバ（走査信号線駆動回路） ＳＤ ソースドライバ（データ信号線駆動回路） Ｖ_DD 高電位側電源の電位 Ｖ_EE 低電位側電源の電位 Ｖ_inL ｎ−ｃｈトランジスタのオフ信号の電位 Ｖ_inH ｐ−ｃｈトランジスタのオフ信号の電位 Ｖ_tn ｎ−ｃｈトランジスタの閾値 Ｖ_tp ｐ−ｃｈトランジスタの閾値

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 5/02 Ｌ 17/687

Claims (7)

【特許請求の範囲】
1. 【請求項１】 絶縁基板上に形成された、高電位側電源
   と低電位側電源の間に接続された、閾値の異なるトラン
   ジスタを含む論理回路を駆動する方法であって、 該論理回路を構成する閾値の異なるトランジスタに共通
   して供給する制御信号は、 所定の閾値を持つトランジスタをオフ状態とするオフ電
   位を、高電位側電源より高い電位、あるいは低電位側電
   源より低い電位としたものである論理回路の駆動方法。
2. 【請求項２】 請求項１記載の論理回路の駆動方法にお
   いて、 該論理回路を構成するトランジスタを、そのオン期間の
   長さが、そのオフ期間の長さ以下となるよう駆動し、 該トランジスタのゲートには、そのオフ信号として、高
   電位側電源より高い電位、あるいは低電位側電源より低
   い電位を印加する論理回路の駆動方法。
3. 【請求項３】 請求項１または２記載の論理回路の駆動
   方法において、 前記論理回路は、複数の回路からなる回路群を構成して
   いるものであり、 該論理回路を構成する最もサイズの大きなトランジスタ
   に、そのオフ信号として、高電位側電源より高い電位、
   あるいは低電位側電源より低い電位を印加する論理回路
   の駆動方法。
4. 【請求項４】 請求項１ないし３のいずれかに記載の論
   理回路の駆動方法において、 前記論理回路を形成するｐ−ｃｈトランジスタの閾値Ｖ
   ｔｐ、該論理回路を構成するｎ−ｃｈトランジスタの閾
   値Ｖｔｎ、高電位側電源の電圧ＶＤＤ、及び低電位側電
   源の電圧ＶＥＥと、オフ状態にある該ｐ−ｃｈあるいは
   ｎ−ｃｈトランジスタに入力されるオフ信号の電位Ｖｉ
   ｎとの関係は、 Ｖｉｎ≦ＶＥＥ−Ｖｔｎ 、あるいは Ｖｉｎ≧ＶＤＤ−Ｖｔｐ である論理回路の駆動方法。
5. 【請求項５】 請求項１ないし４のいずれかに記載の論
   理回路の駆動方法において、 前記論理回路はクロックトインバータであり、 前記トランジスタに入力されるオフ信号は、該クロック
   トインバータのクロック信号、あるいはクロック反転信
   号のＨレベル及びＬレベルの一方である論理回路の駆動
   方法。
6. 【請求項６】 絶縁基板上に画像表示部、及び該画像表
   示部を駆動する回路群をモノリシックに形成してなる画
   像表示装置であって、 前記画像表示部を駆動する回路群を、複数の論理回路を
   含む構成とし、 少なくともその一部の論理回路を、請求項１ないし５の
   いずれかに記載の論理回路の駆動方法により駆動するよ
   う構成した画像表示装置。
7. 【請求項７】 前記論理回路はシフトレジスタあるいは
   バッファである請求項６に記載の画像表示装置。