JPH09134970A - サンプリング回路および画像表示装置 - Google Patents

サンプリング回路および画像表示装置

Info

Publication number
JPH09134970A
JPH09134970A JP8193748A JP19374896A JPH09134970A JP H09134970 A JPH09134970 A JP H09134970A JP 8193748 A JP8193748 A JP 8193748A JP 19374896 A JP19374896 A JP 19374896A JP H09134970 A JPH09134970 A JP H09134970A
Authority
JP
Japan
Prior art keywords
channel
transistor
sampling
type transistor
data signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8193748A
Other languages
English (en)
Inventor
Yasushi Kubota
靖 久保田
Ichiro Shiraki
一郎 白木
Tamotsu Sakai
保 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP8193748A priority Critical patent/JPH09134970A/ja
Priority to US08/708,503 priority patent/US5952854A/en
Publication of JPH09134970A publication Critical patent/JPH09134970A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs

Abstract

(57)【要約】 【課題】 ＣＭＯＳ構成のサンプリング回路において、
データ信号の書き込みレベルを、高電位側と低電位側と
で対称的にして、フリッカーなどの発生を抑える。 【解決手段】 サンプリング回路ＳＭＰを構成するｎチ
ャネル型トランジスタＮＭ’とｐチャネル型トランジス
タＰＭ’において、μ×Ｗ／ＬとＷ×Ｌ（μ：移動度、
Ｗ：チャネル幅、Ｌ：チャネル長）の値を共に、ｎチャ
ネル型トランジスタＮＭ’とｐチャネル型トランジスタ
ＰＭ’とでほぼ等しくすることにより、データの書き込
み速度と、書き込み終了時の電位変動を揃え、書き込み
完了時における高電位側のデータ信号と低電位側のデー
タ信号を対称的にすることができる。このサンプリング
回路ＳＭＰを、反転駆動表示を行う画像表示装置に適用
することにより、正電位側と負電位側の画像信号が対称
的になるので、フリッカーなどの発生を抑えた高品位表
示が可能な画像表示装置を実現することが可能となる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、アナログ信号のサ
ンプリング回路およびそれを用いた画像表示装置に関す
る。
【０００２】
【従来の技術】従来より、この種のサンプリング回路
は、様々な分野で利用されており、それぞれの利用分野
に適した回路方式が採用されている。以下では、特に、
画像表示装置としての液晶表示装置のデータ線駆動回路
に用いられている回路方式について記載するが、この回
路方式は液晶表示装置に限らず、他の分野においても適
応可能である。
【０００３】従来の液晶表示装置の一例として、アクテ
ィブ・マトリクス駆動方式のものが知られている。この
液晶表示装置は、図１１（ａ）に示すように、画素アレ
イと、走査信号線駆動回路ＧＤと、データ信号線駆動回
路ＳＤとからなっている。この画素アレイには、互いに
交差する多数の走査信号線ＧＬと多数のデータ信号線Ｓ
Ｌとが設けられており、隣接する２走査信号線ＧＬと隣
接する２データ信号線ＳＬとで包囲された部分に、画素
部ＰＩＸがマトリクス状に設けられている。また、デー
タ信号線駆動回路ＳＤは、クロック信号ＣＫＳなどのタ
イミング信号に同期して、入力された映像信号ＤＡＴを
サンプリングし、必要に応じて増幅して、各データ信号
線ＳＬに書き込む働きをしている。また、走査信号線駆
動回路ＧＤは、クロック信号ＣＫＧなどのタイミング信
号に同期して、走査信号線ＧＬを順次選択し、画素部Ｐ
ＩＸ内にあるスイッチング素子の開閉を制御することに
より、各データ信号線ＳＬに書き込まれた映像信号（デ
ータ）を各画素部ＰＩＸの画素電極に書き込むととも
に、各画素部ＰＩＸの画素電極に書き込まれたデータを
保持させる働きをしている。
【０００４】次に、図１１（ａ）における各画素部ＰＩ
Ｘは、図１１（ｂ）に示すように、スイッチング素子で
ある電界効果トランジスタＳＷと、画素電極容量（液晶
容量ＣLおよび必要によって付加される補助容量ＣSより
なる）とによって構成されている。このトランジスタＳ
Ｗのドレインおよびソースを介して、データ信号線ＳＬ
iと画素電極容量の一方の電極とが接続され、トランジ
スタＳＷのゲートは走査信号線ＧＬjに接続され、画素
電極容量の他方の電極は全画素に共通の共通電極線に接
続されている。この画素電極容量の各液晶容量ＣＬに印
加される表示電圧により、液晶の透過率または反射率が
変調されて画像表示される。
【０００５】ところで、従来のアクティブ・マトリクス
型液晶表示装置は、画素表示用のトランジスタＳＷの基
板材料として透明基板上に形成された非晶質シリコン薄
膜が用いられ、走査信号線駆動回路ＧＤやデータ信号線
駆動回路ＳＤはそれぞれ外付けＩＣで構成されてきた。
【０００６】これに対して、近年、大画面化に伴う画素
表示用のトランジスタの駆動力向上や、駆動ＩＣの実装
コストの低減、または、実装における信頼性などの要求
から、多結晶シリコン薄膜を用いて、モノリシックに画
素アレイと駆動回路を形成する技術が報告されている。
さらに、より大画面化および低コスト化を目指して、ガ
ラスの歪み点（約６００℃）以下のプロセス温度で、素
子をガラス基板上の多結晶シリコン薄膜で形成すること
も試みられている。しかし、この多結晶シリコン薄膜ト
ランジスタは、単結晶シリコン基板上のトランジスタに
比べて、素子寸法が大きく、また、キャリア移動度が小
さいなど、素子特性が劣っているという問題があった。
つまり、多結晶シリコン薄膜トランジスタは、同程度の
駆動力を得るためには、サイズ（チャネル幅）の大きな
素子を用いる必要があった。
【０００７】次に、映像データをデータ信号線に書き込
む駆動方式について、以下に記載する。データ信号線の
駆動方式としては点順次駆動方式と線順次駆動方式とが
ある。
【０００８】まず、点順次駆動方式では、図６に示すよ
うに、映像信号線ＤＡＴに入力された映像信号を、クロ
ック信号ＣＫＳおよびスタート信号ＳＰＳが入力される
走査回路としてのシフト・レジスタＳＲの各段の出力パ
ルスに同期させてサンプリング・スイッチＳＷＴを開閉
することにより、データ信号線ＳＬに書き込む。ここ
で、バッファ回路ＬＡＴは、シフト・レジスタＳＲから
の信号を取り込んで、保持・増幅するとともに、必要に
応じて反転信号を生成する。この方式では、映像信号を
データ信号線ＳＬに書き込む時間が、有効水平走査期間
（水平走査期間の約８０％）の１／（データ線本数）の
期間しかないため、大画面化に伴ってデータ信号線の時
定数（容量と抵抗の積）が大きくなる場合や、高精細化
に伴いサンプリング時間が短くなる場合には、十分な書
き込みができなくなり、表示品位を損なう恐れがある。
特に、前述のように、多結晶シリコン薄膜トランジスタ
のような駆動能力の小さいトランジスタでサンプリング
・スイッチＳＷＴを構成したような場合には、この影響
が大きい。そこで、サンプリング・スイッチＳＷＴを構
成するトランジスタのチャネル幅を大きくすることによ
って、書き込み能力を確保している。
【０００９】これに対して、線順次駆動方式では、図７
に示すように、一旦、映像信号をサンプリング容量Ｃｓ
ｍｐに蓄え、これを次の水平走査期間において、信号増
幅器ＡＭＰを介してデータ信号線ＳＬに出力する。一般
に、サンプリング容量Ｃｓｍｐはデータ信号線ＳＬの容
量よりも小さいので、点順次駆動方式のような問題は少
ない。しかし、サンプリング容量Ｃｓｍｐに保持された
電荷の、サンプリング・スイッチＳＷＴのリーク電流に
よる時間的な減少や、信号増幅器ＡＭＰへの転送時にお
ける容量分割による減少の影響を抑えるために、サンプ
リング容量Ｃｓｍｐの容量を増加させると、特に、画面
の高精細化にともなって点順次駆動方式の場合と同様な
書き込み不足が生ずる可能性があり、この場合にも同様
に、サンプリングスイッチＳＷＴを構成するトランジス
タのチャネル幅を大きくすることによって、書き込み能
力を確保することになる。なお、ＴＲＦは転送信号線で
あり、ｃｈは保持容量である。
【００１０】ところで、従来のサンプリング回路は、図
１２に示すような構成をとっている。図１２において、
サンプリングスイッチＳＷＴを、サンプリング・トラン
ジスタのｎチャネル型トランジスタＮＭと、サンプリン
グ・トランジスタのｐチャネル型トランジスタＰＭとを
並列接続したＣＭＯＳ（Complementary Metal OxideSem
iconductor）構成とし、低電位側の映像信号をｎチャネ
ル型トランジスタＮＭを介してデータ信号線ＳＬに書き
込み、また、高電位側の映像信号をｐチャネル型トラン
ジスタＰＭを介してデータ信号線ＳＬに書き込むもので
ある。このとき、サンプリング用タイミング信号の発生
回路であるシフト・レジスタＳＲから出力されたタイミ
ング信号は、インバータからなる複数段の反転回路ＩＮ
Ｖ１〜４と、必要に応じて設けられる幾つかの論理回路
（図示せず）を介して、ｎチャネル型トランジスタＮＭ
およびｐチャネル型トランジスタＰＭのゲートに入力さ
れる。この複数段の反転回路ＩＮＶ１〜４は、駆動力の
小さいシフト・レジスタＳＲからのタイミング信号で、
チャネル幅の大きい（入力負荷の大きい）サンプリング
・トランジスタを駆動するために挿入されるとともに、
タイミング信号の位相（極性）を合わせるために挿入さ
れるものであり、後段になる程、大きなチャネル幅のト
ランジスタからなる反転回路が用いられている。一方、
図示していない論理回路は、必要最小限の映像信号のみ
をサンプリングするために挿入されるとともに、サンプ
リングのタイミングを制御するために挿入される。この
とき、ｎチャネル型トランジスタＮＭのゲートと、ｐチ
ャネル型トランジスタＰＭのゲートへの入力信号は逆位
相のものが必要とされるため、一方のサンプリング・ト
ランジスタへの経路に反転回路を奇数個（通常１個）追
加して、逆位相信号を生成している。
【００１１】
【発明が解決しようとする課題】上記従来のＣＭＯＳ構
成のサンプリング回路では、ｎチャネル型トランジスタ
ＮＭとｐチャネル型トランジスタＰＭのチャネル長およ
びチャネル幅は、図１２に示すように、ほぼ同一になっ
ている。例えば、「Driver Circuits for AMLCDs」1994 I
nternatioal Display Research Conference 56〜64頁に
掲載されている文献中のFig.１３（６１頁）に、そのよ
うな構成が示されている。
【００１２】しかし、同図に示されているような構成で
は、データ信号の書き込みレベルによって、書き込み時
間に差が生ずる。これは、主に、ｎチャネル型トランジ
スタＮＭとｐチャネル型トランジスタＰＭのキャリア移
動度が異なることが原因である。一般に、ｐチャネル型
トランジスタＰＭのキャリア移動度の方がｎチャネル型
トランジスタＮＭよりも小さいことが知られている。
【００１３】このような場合、特に、書き込み時間に充
分なマージンがないときには、正極性側のデータ信号と
負極性側のデータ信号の書き込みレベルに差が生じ、液
晶表示装置のような反転駆動方式を用いるものでは、フ
リッカーを引き起こす場合がある。
【００１４】この問題を回避するためには、ｎチャネル
型トランジスタＮＭとｐチャネル型トランジスタＰＭの
駆動力を同一にすればよく、その最も簡単な方法は、ト
ランジスタのチャネル幅Ｗを、そのキャリア移動度μに
反比例させて構成することである。即ち、μ×Ｗの関係
式を、ｎチャネル型トランジスタＮＭとｐチャネル型ト
ランジスタＰＭとで、等しくすることである。例えば、
ｎチャネル型トランジスタＮＭのキャリア移動度がｐチ
ャネル型トランジスタＰＭのキャリア移動度の２倍であ
れば、図１３に示すように、ｎチャネル型トランジスタ
ＮＭのチャネル幅をｐチャネル型トランジスタＰＭのチ
ャネル幅の２分の１にすればよい。これは、通常、チャ
ネル長やゲート絶縁膜厚などは、ｎチャネル型トランジ
スタＮＭとｐチャネル型トランジスタＰＭとでほぼ同一
であるためである。
【００１５】しかし、このようにした場合には、新たに
次のような問題が発生する。
【００１６】即ち、トランジスタをＯＮ状態からＯＦＦ
状態にしたときに、図１４ａおよび図１４ｂに示すよう
に、そのチャネル容量（ゲート電極とチャネル領域の間
の容量）に蓄積されていた電荷は、ソース側およびドレ
イン側へ分配されて流れる。したがって、ドレイン側が
データ信号線のように一定の容量値を持ったフローティ
ングノードであれば、分配された電荷によって、その電
位が変動することになる。また、チャネル容量に蓄積さ
れる電荷量はチャネルの面積に比例するので、上述のよ
うにチャネル幅が異なると、データ信号線の電位変動に
与える影響も異なってくる。これは、チャネル長が同一
の場合である。
【００１７】この場合、正極性信号と負極性信号とで、
トランジスタＯＦＦ時におけるデータ信号線の電位変動
に非対称性が現れることになり、ここにおいても、液晶
表示装置のような反転駆動方式を用いるものでは、フリ
ッカーを引き起こす可能性がある。
【００１８】また、複数のサンプリング回路を有してな
るデータ信号線駆動回路において、上述した、データ信
号線への電位変動の影響は、それが一定値であれば、映
像信号のレベルを調整することにより画像表示への悪影
響を避けることができるが、複数のサンプリング回路の
間で閾値電圧等のバラツキがあると、データ信号線の電
位変動にもバラツキが発生し、表示画像の劣化（縦縞な
ど）をきたす恐れがある。
【００１９】特に、前述のように、多結晶シリコン薄膜
トランジスタで構成されたサプリング回路は、そのチャ
ネル幅を大きくする必要があるのでこの影響は大きくな
る。したがって、この場合はチャネル面積をできるだけ
小さくすることが重要である。
【００２０】本発明は、上記従来の問題を解決するもの
で、データ信号の書き込みレベルを揃えることにより、
フリッカーのない高品位な画像を表示させることができ
るサンプリング回路および、これを用いた画像表示装置
を提供することを目的とする。
【００２１】また、本発明の他の目的は、データ信号の
書き込みレベルを揃えることにより、フリッカーのない
高品位な画像を表示させることができることに加えて、
電位変動のバラツキに拘らず縦縞のない画像表示のでき
るサンプリング回路、および、これを用いた画像表示装
置を提供することである。
【００２２】
【課題を解決するための手段】本発明のサンプリング回
路は、並列に接続されたｎチャネル型トランジスタとｐ
チャネル型トランジスタからなり、タイミング信号に基
づいてアナログ信号のサンプリングを行うＣＭＯＳ構成
のサンプリングスイッチ素子を有するサンプリング回路
において、該ｎチャネル型トランジスタとｐチャネル型
トランジスタの駆動力がほぼ同一であり、かつ、該ｎチ
ャネル型トランジスタとｐチャネル型トランジスタの容
量に起因する遮断時の引き込み電圧がほぼ同一である構
成としたものであり、そのことにより上記目的が達成さ
れる。
【００２３】また、本発明のサンプリング回路は、並列
に接続されたｎチャネル型トランジスタとｐチャネル型
トランジスタからなり、タイミング信号に基づいてアナ
ログ信号のサンプリングを行うＣＭＯＳ構成のサンプリ
ングスイッチ素子を有するサンプリング回路において、
該ｎチャネル型トランジスタとｐチャネル型トランジス
タにおいて、μを移動度、Ｗをチャネル幅、Ｌをチャネ
ル長としたときのμ×Ｗ／Ｌの値と、Ｗ×Ｌの値とが共
に、該ｎチャネル型トランジスタとｐチャネル型トラン
ジスタでほぼ等しい構成としたものであり、そのことに
より上記目的が達成される。
【００２４】また、本発明のサンプリング回路は、並列
に接続されたｎチャネル型トランジスタとｐチャネル型
トランジスタからなり、タイミング信号に基づいてアナ
ログ信号のサンプリングを行うＣＭＯＳ構成のサンプリ
ングスイッチ素子を有するサンプリング回路において、
該ｐチャネル型トランジスタのチャネル長が、該ｎチャ
ネル型トランジスタのチャネル長よりも小さく、かつ、
該ｎチャンネル型トランジスタと該ｐチャネル型トラン
ジスタとで、チャネル長とチャネル幅の積がほぼ等しい
構成としたものであり、そのことにより上記目的が達成
される。
【００２５】さらに、好ましくは、本発明のサンプリン
グ回路におけるサンプリングスイッチ素子が、多結晶シ
リコン薄膜トランジスタで構成されている。
【００２６】また、本発明の画像表示装置は、画素部が
マトリクス状に設けられ、該画素部の近傍位置を通るデ
ータ信号線に、データ信号線駆動回路により、タイミン
グ信号に同期して映像信号を書き込んで該画素部に供給
して画像表示を行うアクティブ・マトリクス型の画像表
示装置において、該データ信号線駆動回路に、請求項１
〜４のうちいずれかに記載のサンプリング回路を設けた
ものであり、そのことにより上記目的が達成される。
【００２７】また、好ましくは、本発明の画像表示装置
における少なくとも画素部およびデータ信号線駆動回路
を、多結晶シリコン薄膜が形成された絶縁基板上に設け
る。上記構成により、以下その作用を説明する。
【００２８】本発明のサンプリング回路においては、並
列に接続されたｎチャネル型トランジスタとｐチャネル
型トランジスタの駆動力をほぼ同一にするとともに、こ
れらのｎチャネル型トランジスタとｐチャネル型トラン
ジスタの容量に起因するＯＦＦ時の引き込み電圧をほぼ
同一にすることによって、データの書き込み完了時にお
ける正極性信号と負極性信号の書き込みレベルを対称的
にすることが可能となる。
【００２９】また、このサンプリング回路において、こ
れらのｎチャネル型トランジスタとｐチャネル型トラン
ジスタのμ×Ｗ／Ｌ（μ：移動度、Ｗ：チャネル幅、
Ｌ：チャネル長）の値と、Ｗ×Ｌの値を共に、ｎチャネ
ル型トランジスタとｐチャネル型トランジスタでほぼ等
しく設定することによって、上記した駆動力とチャネル
容量に起因するＯＦＦ時の引き込み電圧とを容易にほぼ
同一にすることが可能となる。
【００３０】さらに、このサンプリング回路を構成する
サンプリングスイッチ素子が、多結晶シリコン薄膜トラ
ンジスタである場合には、そのキャリア移動度が小さ
く、また、素子寸法が大きいために、チャネル容量が大
きくなり、ＯＦＦ時の引き込み電圧の影響も大きくなる
が、本発明のトランジスタ構成とすることによって上記
効果がより大きくなる。
【００３１】また、上記サンプリング回路を、データ信
号線に映像信号を書き込むデータ信号線駆動回路に適用
すれば、例えば反転駆動方式で表示を行う際に、正極性
信号と負極性信号の書き込みレベルが対称的になり、フ
リッカーのない高品位な画像表示が可能となる。
【００３２】また、少なくとも画素部および前記データ
信号線駆動回路を、多結晶シリコン薄膜が形成された絶
縁基板上に一体的に設けるようにすれば、駆動回路の実
装コストを低減させることが可能となると同時に、上記
したような高品位の画像表示を実現することが可能とな
る。
【００３３】本発明のサンプリング回路においては、Ｃ
ＭＯＳ構成のｎチャネル型トランジスタとｐチャネル型
トランジスタとで、チャネル長とチャネル幅の積がほぼ
等しいので、トランジスタの容量に起因するＯＦＦ時の
引き込み電圧がほぼ同一になり、データの書き込み完了
時における正極性信号と負極性信号の書き込みレベルを
対称的にすることができる。また、一般に、同一チャネ
ル長では、ｐチャネル型トランジスタの方がｎチャネル
型トランジスタよりも素子耐圧が高いため、ｐチャネル
型トランジスタのチャネル長をｎチャネル型トランジス
タのチャネル長よりも小さくすることにより、同駆動能
力でのチャネル面積を抑えることが可能となる。その結
果、複数のサンプリング回路からなるシステムにおい
て、閾値電圧のバラツキに起因する上記引き込み電圧の
バランスが低減されるので、サンプリング電圧の均一性
を向上させることができる。
【００３４】また、このサンプリング回路を構成するサ
ンプリングスイッチ素子が、多結晶シリコン薄膜トラン
ジスタである場合には、単結晶シリコントランジスタに
較べて、そのキャリア移動度が小さく、また、加工精度
を小さくすることが困難であるため、素子寸法、すなわ
ち、チャネル容量が大きくなる。このため、ＯＦＦ時の
引き込み電圧の影響も大きくなる傾向があるので、本発
明の効果が大きく現れる。
【００３５】また、本発明の画像表示装置においては、
上記サンプリング回路を、データ信号線に映像信号を書
き込むデータ信号線駆動回路に適用しているので、反転
駆動方式で表示を行う際に、正極性信号と負極性信号の
書き込みレベルが対称的になるとともに、素子特性のバ
ラツキに起因する引き込み電圧のバラツキが抑制される
ため、フリッカーや縦縞のない高品位の画像表示が可能
となる。
【００３６】また、本発明の画像表示装置においては、
少なくとも画素部およびデータ信号線駆動回路が、絶縁
基板上に形成された多結晶シリコン薄膜上に構成されて
いるので、駆動回路の実装コストを低減させると同時
に、上述のような高品位の画像表示を実現することがで
きる。
【００３７】
【発明の実施の形態】以下、本発明の実施形態について
説明する。
【００３８】（実施形態１）図１は、本発明の実施形態
１におけるサンプリング部の構成例を示すブロック図で
ある。
【００３９】図１において、サンプリング回路ＳＭＰ
は、走査回路としてのシフト・レジスタＳＲからのタイ
ミング信号（出力信号）によって、ＣＭＯＳ構成のサン
プリング回路ＳＭＰの開閉が制御され、そのタイミング
信号に基づいて映像信号線ＤＡＴからの映像信号である
アナログ信号のサンプリングを行う。このとき、このサ
ンプリング回路ＳＭＰを構成するｎチャネル型トランジ
スタとｐチャネル型トランジスタの並列回路において、
その駆動力と遮断時の引き込み電圧△Ｖ（ｎ），△Ｖ
（ｐ）を、ｎチャネル型トランジスタとｐチャネル型ト
ランジスタとでほぼ等しくなるように構成している。こ
の駆動力とは、例えば、ｎチャネル型トランジスタのオ
ン電流Ｉｏｎ（ｎ）および、ｐチャネル型トランジスタ
のオン電流Ｉｏｎ（ｐ）であり、これらがほぼ等しくな
るように構成している。また、ｎチャネル型トランジス
タの遮断時の引き込み電圧△Ｖ（ｎ）および、ｐチャネ
ル型トランジスタの遮断時の引き込み電圧△Ｖ（ｐ）は
チャネル部の蓄積電荷量に依存している。
【００４０】図２は、図１のサンプリング回路ＳＭＰの
具体的構成例を示す回路図である。図２においては、シ
フト・レジスタＳＲからのタイミング信号は、インバー
タからなる反転回路ＩＮＶ１で反転増幅された後、２系
統に分岐され、一方は、インバータからなる１段の反転
回路ＩＮＶ２を経て、サンプリング・トランジスタのｎ
チャネル型トランジスタＮＭ’のゲート電極に、他方
は、インバータからなる２段の反転回路ＩＮＶ３さらに
反転回路ＩＮＶ４を経て、サンプリング・トランジスタ
のｐチャネル型トランジスタＰＭ’のゲート電極に入力
されている。これらのｎチャネル型トランジスタＮＭ’
およびｐチャネル型トランジスタＰＭ’からなるサンプ
リング・スイッチＳＷＴ’により、映像信号を映像信号
線ＤＡＴからデータ信号線ＳＬに書き込む構成としてい
る。
【００４１】ここで、上述した駆動力と遮断時の引き込
み電圧を等しくする条件を満たすために、ｎチャネル型
トランジスタＮＭ’とｐチャネル型トランジスタＰＭ’
の、チャネル幅Ｗだけではなくチャネル長Ｌについて
も、適当な値を選択している。つまり、μをキャリア移
動度として、μ×Ｗ／Ｌの値をｎチャネル型トランジス
タＮＭ’とｐチャネル型トランジスタＰＭ’とでほぼ等
しくすることにより、両サンプリング・トランジスタの
駆動力を揃えるとともに、Ｗ×Ｌの値をｎチャネル型ト
ランジスタＮＭ’とｐチャネル型トランジスタＰＭ’と
でほぼ等しくすることにより、両サンプリング・トラン
ジスタの遮断時の引き込み電圧△Ｖ（ｎ），△Ｖ（ｐ）
を揃えている。
【００４２】このように、両サンプリング・トランジス
タのμ×Ｗ／Ｌの値をほぼ等しくすることにより、その
駆動力をほぼ同一にすることができる。したがって、主
にｐチャネル型トランジスタＰＭ’が書き込みを担う正
極性側のデータ信号と、主にｎチャネル型トランジスタ
ＮＭ’が書き込みを担う負極性側のデータ信号の書き込
みレベルの差が生じなくなり、液晶表示装置のような反
転駆動方式を用いるものにおいても、フリッカーなどを
引き起こすことなく、優れた表示品位となる。また、両
サンプリング・トランジスタのＷ×Ｌの値をほぼ等しく
することにより、両サンプリング・トランジスタのチャ
ネル容量をほぼ同一にすることができる。したがって、
チャネル容量に蓄積された電荷に起因するＯＦＦ時の引
き込み電圧もほぼ同一になるので、データの書き込み完
了時における正極性信号と負極性信号の書き込みレベル
が対称的になり、液晶表示装置のような反転駆動方式を
用いるものにおいても、フリッカーを引き起こすことな
く、優れた表示品位となる。
【００４３】以上の効果を確認するために行ったシミュ
レーションの結果を、図３に示している。
【００４４】図３は、図２のサンプリング回路ＳＭＰ
と、２つの従来のサンプリング回路（図１２および図１
３）について、映像信号（＋５Ｖおよび−５Ｖ）のサン
プリングを行ったときの書き込み特性を示す出力波形図
である。
【００４５】図３において、出力波形Ａは図２に示す本
実施形態のサンプリング回路ＳＭＰの場合、出力波形Ｂ
は図１２に示す従来のサンプリング回路の場合、出力波
形Ｃは図１３に示す従来のサンプリング回路の場合に対
応している。
【００４６】なお、図３において、サンプリング信号
（図示せず）は、時刻１００ｎｓｅｃにおいてオン状態
となり、時刻２００ｎｓｅｃにおいてオフ状態となるよ
うに与えられている。
【００４７】このような３つのサンプリング回路におい
て、ｐチャネル型トランジスタＰＭ’のサイズは同一で
あるので、高電位側の信号の書き込み波形は殆ど差がな
い。一方、低電位側の信号の書き込み波形には、明らか
に差が見られる。つまり、図１２のサンプリング回路に
おいては、ｎチャネル型トランジスタＮＭ’の駆動力が
大きいために、出力波形Ｂは、他よりも書き込み速度が
速くなって、低いレベルまで（高電位側信号よりも多
く）書き込みが完了しており、書き込み完了時点でのレ
ベルは非対称になっている。また、図１３のサンプリン
グ回路においては、ｎチャネル型トランジスタＮＭ’の
チャネル容量が小さいために、出力波形Ｃは、書き込み
終了時（サンプリングＯＦＦ時）における引き込み電圧
（電位変動）が、他のものよりも小さく（高電位側信号
よりも小さく）なっており、書き込み完了時点でのレベ
ルは非対称になっている。これに対して、本実施形態で
ある図２のサンプリング回路ＳＭＰにおいては、ｎチャ
ネル型トランジスタＮＭ’の駆動力およびチャネル容量
が、ｐチャネル型トランジスタＰＭ’のそれとほぼ同一
であるために、書き込み速度やサンプリングＯＦＦ時の
電位変動が、ほぼ同じになっていることが解る。その結
果として、書き込み完了時点でのレベルはほぼ対称にな
っており、本発明の効果が確認された。
【００４８】ところで、サンプリング・トランジスタの
ｎチャネル型トランジスタＮＭ’およびｐチャネル型ト
ランジスタＰＭ’は、決められた時間内に、データ信号
線ＳＬに映像信号を書き込む性能が要求されており、プ
ロセス技術から決められたゲート絶縁膜厚と最小チャネ
ル長の下で、書き込みに必要なチャネル幅が設定され
る。したがって、トランジスタのキャリア移動度が小さ
い場合、例えば、多結晶シリコン薄膜トランジスタなど
を用いた場合には、そのチャネル幅はより大きくする必
要がある。また、多結晶シリコン薄膜プロセスなどを用
いた場合のように、プロセス技術が充分に成熟していな
い場合には、加工寸法、即ち、トランジスタの最小チャ
ネル長は大きくなるので、同一の駆動力を得るために
は、より大きなチャネル幅を有するトランジスタが必要
となる。
【００４９】このように、サンプリング回路の駆動力
（書き込み性能）の点から、トランジスタのチャネル幅
を大きくすると、そのチャネル容量（チャネル幅とチャ
ネル長の積に比例する）も大きくなり、このチャネル容
量に蓄積される電荷によって引き起こされるデータ信号
線の電位変動も大きくなる。ｎチャネル型トランジスタ
ＮＭ’とｐチャネル型トランジスタＰＭ’のチャネル容
量に差があると、それぞれが引き起こす電位変動に非対
称性が発生し、フリッカーなどの原因となっている。
【００５０】したがって、多結晶シリコン薄膜トランジ
スタのように、キャリア移動度が小さく、また、そのプ
ロセス技術が成熟していない場合には、フリッカーなど
の影響が大きく現れると予想されるので、本発明の実施
形態の有効性は非常に大きくなる。
【００５１】図４は、図２のサンプリング・スイッチＳ
ＷＴ’を構成するトランジスタの一例を示す多結晶シリ
コン薄膜トランジスタの断面図である。
【００５２】図４において、ガラス基板などの絶縁基板
１上に、汚染防止膜としてのシリコン酸化膜２を堆積
し、その上にソース領域３ａおよびドレイン領域３ｂ、
チャネル領域３ｃとなる多結晶シリコン薄膜を形成して
いる。次に、この多結晶シリコン薄膜を覆うようにゲー
ト絶縁膜４を形成し、さらに多結晶シリコン薄膜上方の
中央部にゲート電極５を形成した後、ゲート電極５をマ
スクとする自己整合法により多結晶シリコン薄膜の一部
に不純物を注入してソース領域３ａおよびドレイン領域
３ｂとし、その上に層間絶縁膜６を堆積する。さらに、
この層間絶縁膜６のソース領域３ａおよびドレイン領域
３ｂ上にそれぞれコンタクトホールを開口した後、ソー
ス領域３ａおよびドレイン領域３ｂと接続される金属配
線７ａ，７ｂを形成して多結晶シリコン薄膜トランジス
タＴを完成させる。さらに、必要があれば、この薄膜ト
ランジスタＴを形成した後のいずれかの工程において、
水素化処理を行って、トランジスタ特性の向上を図る。
【００５３】この多結晶シリコン薄膜トランジスタＴと
してｎチャネル型トランジスタとｐチャネル型トランジ
スタを並列に構成して、サンプリング・スイッチＳＷ
Ｔ’とし、その駆動力と遮断時の引き込み電圧を、ｎチ
ャネル型トランジスタとｐチャネル型トランジスタとで
ほぼ等しくなるように構成すれば、正極性側と負極性側
の両方の信号について、データ信号の書き込みレベルを
揃えることができて、高品位な画像を表示させるための
サンプリング回路を得ることができる。
【００５４】（実施形態２）図５は、本発明の実施形態
２における画像表示装置の構成例を示すブロック図であ
る。なお、図１１に示した従来の画像表示装置と異なる
のは、そのデータ信号線駆動回路ＳＤ’が、上記実施形
態１のサンプリング回路を備えている点である。
【００５５】図５において、データ信号線駆動回路Ｓ
Ｄ’は、図６に示す点順次駆動方式の駆動回路または、
図７に示す線順次駆動方式の駆動回路であり、これら駆
動回路の一部を構成するサンプリング・スイッチ（図６
のＳＷＴ、および、図７のＳＷＴ）として、上記実施形
態１に示した素子条件のサンプリング・スイッチＳＷ
Ｔ’を用いている。
【００５６】このデータ信号線駆動回路ＳＤ’には、電
源端子ＶＳＨおよび接地端子ＶＳＬが設けられ、また、
映像信号線ＤＡＴ、クロック信号線ＣＫＳおよびスター
ト信号線ＳＰＳが接続されている。また、データ信号線
駆動回路ＳＤ’の出力端には、複数のデータ信号線ＳＬ
が接続されている。
【００５７】また、走査信号線駆動回路ＧＤには、電源
端子ＶＧＨおよび接地端子ＶＧＬが設けられ、また、パ
ルス信号線ＧＰＳ、クロック信号線ＣＫＧおよびスター
ト信号線ＳＰＧが接続されている。また、走査信号線駆
動回路ＧＤの出力端には、複数の走査信号線ＧＬが接続
されている。これらのデータ信号線ＳＬと走査信号線Ｇ
Ｌの各交差部近傍位置にそれぞれ画素部ＰＩＸがマトリ
クス状に設けられている。
【００５８】これにより、上記実施形態１で記載したよ
うに、サンプリング・スイッチＳＷＴを構成するｎチャ
ネル型トランジスタとｐチャネル型トランジスタの駆動
力、および、遮断時の引き込み電圧がほぼ等しくなるよ
うに構成したので、表示画像のフリッカーなどが抑えら
れ、高品位の画像表示が可能となる。
【００５９】なお、図７に示した線順次駆動方式の場合
には、サンプリング回路の出力は直接データ信号線ＳＬ
に出力されるのではなく、保持容量（Ｃｓｍｐまたは／
およびＣｈ）を介して出力されるのであるが、本発明の
原理および効果は、図６に示した点順次駆動方式の場合
と、全く同じのものとなる。即ち、本発明によれば、保
持容量に書き込まれた信号レベルが正極性側と負極性側
で対称形となるので、これを信号増幅器で増幅してデー
タ信号線に出力した映像信号も対称形となり、高品位の
画像表示が可能となる。
【００６０】ところで、多結晶シリコン薄膜トランジス
タを用いることにより、画素スイッチと駆動回路とを一
体化形成し、安価で信頼性の高い画像表示装置を得るこ
とができるが、その構成例を図８に示している。
【００６１】図８において、画素部ＰＩＸのアレイ、デ
ータ信号線ＳＬ、走査信号線ＧＬ、データ信号線駆動回
路ＳＤ’および走査信号線駆動回路ＧＤは、絶縁基板部
１１上に一体形成されており、外部のタイミング信号発
生回路ＴＩＭおよび電源回路ＶＧＥＮから、それぞれ、
タイミング信号と映像信号および駆動電圧を供給してい
る。また、電源回路ＶＧＥＮのＣＯＭ端子から対向電圧
電源が絶縁基板部１１に供給されている。
【００６２】この構成においても、上記実施形態１で記
載したように、多結晶シリコン薄膜トランジスタを用い
たことにより、チャネル容量によるデータ信号線の電位
変動が大きくなるが、上記した本発明の効果もより大き
くなる。
【００６３】以上の各実施形態により、ＣＭＯＳサンプ
リング回路において、ｎチャネル型トランジスタとｐチ
ャネル型トランジスタのμ×Ｗ／ＬとＷ×Ｌの値を、ｎ
チャネル型トランジスタとｐチャネル型トランジスタで
同一の値にすることによって、＋側と−側のサンプリン
グ電圧を対称にし、表示におけるフリッカーなどを抑え
て高品位の表示を得ることができる。
【００６４】（実施形態３）図９は、本発明に係る他の
サンプリング回路の構成例を示したブロック図である。
【００６５】図９においては、走査回路としてのシフト
・レジスタＳＲからのタイミング信号（出力信号）によ
って、ＣＭＯＳ構成のサンプリング回路の開閉が制御さ
れる。
【００６６】具体的には、シフトレジスタＳＲからの出
力信号は、反転回路ＩＮＶ１で反転増幅された後、２系
統に分岐され、一方は、１段の反転回路ＩＮＶ２を経
て、ｎチャネル型トランジスタＮＭ’のゲート電極に、
他方は、２段の反転回路ＩＮＶ３及びＩＮＶ４を経て、
ｐチャネル型トランジスタＰＭ’のゲート電極に入力さ
れている。
【００６７】そして、サンプリング回路を構成するｎチ
ャネル型トランジスタＮＭ’とｐチャネル型トランジス
タＰＭ’において、素子耐圧の点で支障のない範囲内
で、ｐチャネル型トランジスタＰＭ’のチャネル長をｎ
チャネル型トランジスタＮＭ’のチャネル長よりも小さ
くするとともに、チャネル面積（チャネル長とチャネル
幅の積）をほぼ等しくしている。このようにする理由を
以下に説明する。
【００６８】前述のように、正極性側と負極性側の信号
でＯＦＦ時の引き込み電圧を対称的にするには、チャネ
ル面積を等しくする必要がある。また、素子特性にバラ
ツキがある場合を考慮すると、サンプリング信号の引き
込み電圧及びそのバラツキを小さく抑えるには、チャネ
ル面積をできるだけ小さくする必要がある。
【００６９】ここで、従来のように、ｎチャネル型トラ
ンジスタとｐチャネル型トランジスタとで同一のチャネ
ル長にすると、サンプリング回路としての書き込み能力
を確保するために、駆動力の小さい（キャリア移動度の
小さい）ｐチャネル型トランジスタで素子サイズ（チャ
ネル幅）が規定される。このとき、ｎチャネル型トラン
ジスタは、要求される以上の駆動力を有することにな
る。
【００７０】一般に、ｎチャネル型トランジスタと、ｐ
チャネル型トランジスタとを比較したとき、同一サイズ
のトランジスタでは、素子耐圧（ソース・ドレイン耐
圧）はｐチャネル型トランジスタの方が高い。したがっ
て、ｎチャネル型トランジスタよりもｐチャネル型トラ
ンジスタのチャネル長を小さくしても、動作上の問題は
生じない。
【００７１】以上の理由により、図９に示す例では、ｎ
チャネル型トランジスタではチャネル長を８μｍ、チャ
ネル幅を１２０μｍとし、ｐチャネル型トランジスタで
はチャネル長を６μｍ、チャネル幅を１６０μｍとして
いる。これは、チャネル長８μｍのｎチャネル型トラン
ジスタと、チャネル長６μｍのｐチャネル型トランジス
タとで、ソース・ドレイン耐圧がほぼ等しい場合の例で
ある。
【００７２】これにより、ｎチャネル型トランジスタの
チャネル長に対するチャネル幅の比Ｗ／Ｌは、ｐチャネ
ル型トランジスタの場合の比に対し約５６％になるが、
ｎチャネル型トランジスタのキャリア移動度が約２倍で
あるので、駆動地からの点からは問題ない。
【００７３】このような構成を採るとき、サンプリング
回路を構成するトランジスタのチャネル面積が小さくな
るので、オフ時の引き込み電圧も小さくなる。したがっ
て、閾値電圧が設計値からずれたときの、引き込み電圧
の非対称性、つまり正極性信号と負極性信号を書き込ん
だときの引き込み電圧の差も小さくなることが期待され
る。
【００７４】このことを確認するために、５Ｖと−５Ｖ
を書き込んだときの書き込み電圧（十分な時間をかけて
書き込んだ後にサンプリング回路をオフしたときの電
圧）を、回路シュミレーションにより計算したところ、
表１のような結果が得られた。
【００７５】
【表１】
【００７６】この表１において、従来例のサンプリング
回路（図１０に準じたもの）においては、ｐチャネル型
トランジスタの駆動力を図９の回路と同等にするため
に、チャネル幅を２１３μｍとしている。また、従来例
のサンプリング回路のチャネル長は８μｍとしている。
表中のLn，Wn，Vth(n)は、ｎチャネル型トランジスタの
チャネル長、チャネル幅、閾値電圧であり、Lp，Wp，Vt
h(p)はｐチャネル型トランジスタのチャネル長、チャネ
ル幅、閾値電圧である。
【００７７】従来例によるサンプリング回路でのシュミ
レーション結果に較べて、本実施形態の場合は閾値電圧
が０．５Ｖシフトした場合の書き込み電圧の非対称性
が、約６０％に低減している。この数値は、チャネル面
積が約５６％であることを考慮すると妥当な値である。
【００７８】ところで、サンプリング・トランジスタＮ
Ｍ’及びＰＭ’は、決められた時間内に信号を書き込む
だけの性能が要求されており、プロセス・デバイス技術
から決められたゲート絶縁膜厚と最小チャネル長の下
で、書き込みに必要なチャネル幅が設定される。従っ
て、トランジスタのキャリア移動度が小さい場合、例え
ば、多結晶シリコン薄膜トランジスタ等を用いた場合に
は、そのチャネル幅はより大きくする必要がある。
【００７９】また、多結晶シリコン薄膜トランジスタで
は、トランジスタ特性（キャリア移動度や閾値電圧な
ど）が単結晶シリコン・トランジスタよりも劣っている
ため、サンプリング回路をより高い電圧で駆動する必要
がある。更に、単結晶シリコン・トランジスタに較べ
て、ソース・ドレイン耐圧も低いため、同程度の耐圧を
確保するのにもチャネル長を大きくする必要がある。
【００８０】以上のように、多結晶シリコン薄膜トラン
ジスタでは、あるサンプリング性能を得るためには、サ
ンプリング・トランジスタのチャネル面積は、単結晶シ
リコン・トランジスタに較べて非常に大きくなる。した
がって、上述のように、書き込み電圧の非対称性が大き
くなる可能性が高く、本発明の効果がより大きく現れる
ことになる。
【００８１】なお、本発明のサンプリング回路を構成す
る多結晶シリコン薄膜トランジスタの具体的な構成例
は、図４と同じようにすることが出来る。
【００８２】（実施形態４）図１０は、本発明に係る他
の画像表示装置の構成例を示したブロック図である。
【００８３】図１０における構成は、従来の画像表示装
置と同一のものであるが、そのデータ信号線駆動回路Ｓ
Ｄ’が、実施形態３のサンプリング回路を備えている。
【００８４】具体的には、データ信号線駆動回路ＳＤ’
は、図６に示す点順次駆動方式の駆動回路、あるいは、
図７に示す線順次駆動方式の駆動回路であり、これら駆
動回路の一部を構成するサンプリング・スイッチ（図６
のＳＷＴ、および、図７のＳＷＴ）として、実施形態３
に示したサンプリング・スイッチＳＷＴ'を用いてい
る。
【００８５】これにより、実施形態３で述べたように、
サンプリング・スイッチを構成するｎチャネル型トラン
ジスタとｐチャネル型トランジスタの遮断時の引き込み
電圧が小さくなるので、トランジスタの閾値電圧にバラ
ツキがある場合においても、書き込み電圧の非対称性を
抑えることができる。その結果、表示画像のフリッカー
や縦横等が抑えられ、高品位の画像表示が可能となる。
【００８６】尚、図７に示した線順次駆動回路方式の場
合には、サンプリング回路の出力は直接データ信号線Ｓ
Ｌに出力されるものではなく、保持容量（Ｃｓｍｐまた
は／およびＣｈ）を介して出力されるのであるが、本発
明の原理および効果は、図６に示した点順次駆動回路方
式の場合と、全く同じものである。
【００８７】ところで、従来技術の項でも述べたよう
に、多結晶シリコン薄膜トランジスタを用いることによ
り、図８に示したように画像スイッチと駆動回路とを一
体形成し、安価で信頼性の高い画像表示装置を得ること
ができる。
【００８８】この画像表示装置においても、実施形態３
で述べたように、多結晶シリコン薄膜トランジスタをも
ちいたことにより、チャネル容量によるデータ信号線の
電位変動（引き込み電圧およびそのバラツキ）が大きく
なるので、上に述べた本発明の効果がより大きくなると
考えられる。
【００８９】
【発明の効果】以上のように本発明によれば、サンプリ
ング回路を構成する並列接続されたｎチャネル型トラン
ジスタとｐチャネル型トランジスタの駆動力をほぼ同一
にするとともに、これらのｎチャネル型トランジスタと
ｐチャネル型トランジスタのチャネル容量に起因するＯ
ＦＦ時の引き込み電圧をほぼ同一にすることにより、デ
ータの書き込み完了時における正極性信号と負極性信号
の書き込みレベルを対称的にすることができる。
【００９０】また、多結晶シリコン薄膜トランジスタの
ように、キャリア移動度が小さく、また、寸法が大きい
素子により、サンプリング回路を構成した場合には、チ
ャネル容量が大きくなり、ＯＦＦ時の引き込み電圧の影
響も大きくなるので、本発明の効果がより大きくなる。
【００９１】さらに、画像表示装置において、上記サン
プリング回路を、データ信号線に映像信号を書き込むデ
ータ信号線駆動回路に適用すれば、反転駆動方式で表示
を行う際に、正極性信号と負極性信号の書き込みレベル
が対称的になり、フリッカーのない高品位の画像表示を
実現することができる。
【００９２】さらに、少なくとも画素およびデータ信号
線駆動回路を、絶縁基板上に形成された多結晶シリコン
薄膜上に構成して、画像表示装置を構成した場合には、
駆動回路の実装コストを低減させると同時に、上記した
ような高品位の画像表示を実現することができる。
【００９３】また、本発明においては、サンプリング回
路を構成するｐチャネル型トランジスタのチャネル長を
ｎチャネル型トランジスタのチャネル長よりも小さく
し、かつ、ｎチャネル型のトランジスタとｐチャネル型
トランジスタのチャネル面積をほぼ同一にすることによ
り、サンプリング・トランジスタに特性バラツキがある
ときにも、データの書き込み完了時における正極性信号
と負極性信号の書き込みレベルの非対称性を抑えること
ができる。
【００９４】また、多結晶シリコン薄膜トランジスタの
ように、キャリア移動度が小さく、また、寸法が大きい
素子により、サンプリング回路を構成した場合には、チ
ャネル容量が大きくなり、ＯＦＦ時の引き込み電圧の影
響も大きくなるので、本発明の効果は大きい。
【００９５】また、本発明の画像表示装置において、上
記サンプリング回路を、データ信号線に映像信号を書き
込むデータ信号線駆動回路に適用しているので、反転駆
動方式で表示を行う際に、正極性映像信号と負極性映像
信号の書き込みレベルの非対称性が抑えられ、フリッカ
ーや縦縞のない高品位の画像表示が可能となる。
【００９６】また、少なくとも画素部およびデータ信号
線駆動回路を、絶縁基板上に形成された多結晶シリコン
薄膜上に構成して、画像表示装置を構成した場合には、
駆動回路の実装コストを低減させると同時に、上述のよ
うな高品位の画像表示を実現することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１におけるサンプリング部の
構成例を示すブロック図である。
【図２】図１のサンプリング回路ＳＭＰの具体的構成例
を示す回路図である。
【図３】本発明の実施形態１と従来技術によるサンプリ
ング回路における書き込み特性を示す出力波形図であ
る。
【図４】図２のサンプリング・スイッチＳＷＴを構成す
るトランジスタの一例を示す多結晶シリコン薄膜トラン
ジスタの断面図である。
【図５】本発明の実施形態２における画像表示装置の構
成例を示すブロック図である。
【図６】点順次駆動方式のデータ信号線駆動回路の構成
例を示すブロック図である。
【図７】線順次駆動方式のデータ信号線駆動回路の構成
例を示すブロック図である。
【図８】周辺回路を含む図５の画像表示装置の構成例を
示すブロック図である。
【図９】本発明に係る他のサンプリング回路の構成例を
示すブロック図である。
【図１０】本発明に係る他の画像表示装置の構成例を示
すブロック図である。
【図１１】（ａ）は従来の画像表示装置の構成例を示す
ブロック図であり、（ｂ）は（ａ）の画素部ＰＩＸの回
路図である。
【図１２】従来のサンプリング回路ＳＭＰの具体的構成
例を示す回路図である。
【図１３】従来のサンプリング回路ＳＭＰの別の具体的
構成例を示す回路図である。
【図１４】（ａ）および（ｂ）は、本発明が解決すべき
電位変動の発生理由を説明するための模式図である。
【符号の説明】
ＳＲ シフト・レジスタ ＳＭＰ サンプリング回路 ＤＡＴ 映像信号線 ＳＬ データ信号線 ＳＷＴ’ サンプリング・スイッチ ＮＭ’ ｎチャネル型トランジスタ ＰＭ’ ｐチャネル型トランジスタ ＳＤ’ データ信号線駆動回路 ＩＮＶ１〜４ 反転回路 Ｔ 多結晶薄膜トランジスタ ＰＩＸ 画素部 １１ 絶縁基板部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 17/687 Ｈ０１Ｌ 29/78 ６１３Ａ Ｈ０４Ｎ 5/66 １０２ 9184−5Ｋ Ｈ０３Ｋ 17/687 Ｇ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 並列に接続されたｎチャネル型トランジ
    スタとｐチャネル型トランジスタからなり、タイミング
    信号に基づいてアナログ信号のサンプリングを行うＣＭ
    ＯＳ構成のサンプリングスイッチ素子を有するサンプリ
    ング回路において、 該ｎチャネル型トランジスタとｐチャネル型トランジス
    タの駆動力がほぼ同一であり、かつ、該ｎチャネル型ト
    ランジスタとｐチャネル型トランジスタの容量に起因す
    る遮断時の引き込み電圧がほぼ同一である構成としたサ
    ンプリング回路。
  2. 【請求項２】 並列に接続されたｎチャネル型トランジ
    スタとｐチャネル型トランジスタからなり、タイミング
    信号に基づいてアナログ信号のサンプリングを行うＣＭ
    ＯＳ構成のサンプリングスイッチ素子を有するサンプリ
    ング回路において、 該ｎチャネル型トランジスタとｐチャネル型トランジス
    タにおいて、μを移動度、Ｗをチャネル幅、Ｌをチャネ
    ル長としたときのμ×Ｗ／Ｌの値と、Ｗ×Ｌの値とが共
    に、該ｎチャネル型トランジスタとｐチャネル型トラン
    ジスタでほぼ等しい構成としたサンプリング回路。
  3. 【請求項３】 並列に接続されたｎチャネル型トランジ
    スタとｐチャネル型トランジスタからなり、タイミング
    信号に基づいてアナログ信号のサンプリングを行うＣＭ
    ＯＳ構成のサンプリングスイッチ素子を有するサンプリ
    ング回路において、 該ｐチャネル型トランジスタのチャネル長が、該ｎチャ
    ネル型トランジスタのチャネル長よりも小さく、かつ、
    該ｎチャンネル型トランジスタと該ｐチャネル型トラン
    ジスタとで、チャネル長とチャネル幅の積がほぼ等しい
    構成としたサンプリング回路。
  4. 【請求項４】 前記サンプリングスイッチ素子が、多結
    晶シリコン薄膜トランジスタで構成されている請求項
    １、２または３記載のサンプリング回路。
  5. 【請求項５】 画素部がマトリクス状に設けられ、該画
    素部の近傍位置を通るデータ信号線に、データ信号線駆
    動回路により、タイミング信号に同期して映像信号を書
    き込んで該画素部に供給して画像表示を行うアクティブ
    ・マトリクス型の画像表示装置において、 該データ信号線駆動回路に、請求項１〜４のうちいずれ
    かに記載のサンプリング回路を設けた画像表示装置。
  6. 【請求項６】 少なくとも前記画素部およびデータ信号
    線駆動回路を、多結晶シリコン薄膜が形成された絶縁基
    板上に設けた請求項５記載の画像表示装置。
JP8193748A 1995-09-08 1996-07-23 サンプリング回路および画像表示装置 Pending JPH09134970A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP8193748A JPH09134970A (ja) 1995-09-08 1996-07-23 サンプリング回路および画像表示装置
US08/708,503 US5952854A (en) 1995-09-08 1996-09-05 Sampling circuit and image display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP7-231777 1995-09-08
JP23177795 1995-09-08
JP8193748A JPH09134970A (ja) 1995-09-08 1996-07-23 サンプリング回路および画像表示装置

Publications (1)

Publication Number Publication Date
JPH09134970A true JPH09134970A (ja) 1997-05-20

Family

ID=26508070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8193748A Pending JPH09134970A (ja) 1995-09-08 1996-07-23 サンプリング回路および画像表示装置

Country Status (2)

Country Link
US (1) US5952854A (ja)
JP (1) JPH09134970A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042616A1 (en) * 1999-01-12 2000-07-20 Qualcomm Incorporated Linear sampling switch
US7027028B2 (en) 2002-03-22 2006-04-11 Seiko Epson Corporation Electrooptic device, driver circuit for electrooptic device, and electronic equipment
JP2007173428A (ja) * 2005-12-21 2007-07-05 Fujitsu Ltd カーボンナノチューブトランジスタアレイ及びその製造方法
JP2007293369A (ja) * 2007-07-30 2007-11-08 Sony Corp 液晶表示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215337B1 (en) * 1999-01-12 2001-04-10 Qualcomm Incorporated Linear sampling switch
JP2001245218A (ja) * 2000-02-29 2001-09-07 Fuji Film Microdevices Co Ltd タイミング信号発生装置
US6831299B2 (en) * 2000-11-09 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3800404B2 (ja) * 2001-12-19 2006-07-26 株式会社日立製作所 画像表示装置
WO2007118332A1 (en) * 2006-04-19 2007-10-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
KR101773136B1 (ko) 2010-12-24 2017-08-31 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR20120114022A (ko) 2011-04-06 2012-10-16 삼성디스플레이 주식회사 입체 영상 표시 장치
JP2017227820A (ja) * 2016-06-24 2017-12-28 株式会社ジャパンディスプレイ 表示装置
CN114155814B (zh) * 2021-12-09 2022-12-06 武汉天马微电子有限公司 像素驱动电路及显示面板、显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR860001485B1 (ko) * 1982-09-13 1986-09-26 산요덴기 가부시기가이샤 애널로그스위치회로
JP2577450B2 (ja) * 1988-08-12 1997-01-29 株式会社東芝 アナログ−ディジタル変換回路
US5120996A (en) * 1989-03-10 1992-06-09 Synaptics, Incorporated Synaptic element and array
US5111072A (en) * 1990-08-29 1992-05-05 Ncr Corporation Sample-and-hold switch with low on resistance and reduced charge injection
US5084634A (en) * 1990-10-24 1992-01-28 Burr-Brown Corporation Dynamic input sampling switch for CDACS
US5187390A (en) * 1991-07-12 1993-02-16 Crystal Semiconductor Corporation Input sampling switch charge conservation
US5250852A (en) * 1992-04-16 1993-10-05 Texas Instruments Incorporated Circuitry and method for latching a logic state
JP3067059B2 (ja) * 1992-07-09 2000-07-17 シャープ株式会社 サンプルホールド回路
US5572154A (en) * 1995-07-03 1996-11-05 Motorola, Inc. Circuit and method of sampling an analog signal

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000042616A1 (en) * 1999-01-12 2000-07-20 Qualcomm Incorporated Linear sampling switch
KR100709824B1 (ko) * 1999-01-12 2007-04-23 콸콤 인코포레이티드 선형 샘플링 스위치
US7027028B2 (en) 2002-03-22 2006-04-11 Seiko Epson Corporation Electrooptic device, driver circuit for electrooptic device, and electronic equipment
JP2007173428A (ja) * 2005-12-21 2007-07-05 Fujitsu Ltd カーボンナノチューブトランジスタアレイ及びその製造方法
JP2007293369A (ja) * 2007-07-30 2007-11-08 Sony Corp 液晶表示装置

Also Published As

Publication number Publication date
US5952854A (en) 1999-09-14

Similar Documents

Publication Publication Date Title
KR0139697B1 (ko) 화상 표시 장치
EP0574920B1 (en) Active matrix display device
JP4654923B2 (ja) シフトレジスタ回路、及び表示駆動装置
JP4981928B2 (ja) 表示駆動回路及び表示装置
JP3385301B2 (ja) データ信号線駆動回路および画像表示装置
US6724363B1 (en) Two-way shift register and image display device using the same
US8494109B2 (en) Shift register
JP3102666B2 (ja) 画像表示装置
US7187373B2 (en) Display apparatus
JP4271414B2 (ja) 画像表示装置および表示駆動方法
US8149232B2 (en) Systems and methods for generating reference voltages
US20120242630A1 (en) Shift register
JP2002041001A (ja) 画像表示装置およびその駆動方法
US7042431B1 (en) Image display device and driving method of the same
US20190340995A1 (en) Display device
US20160196789A1 (en) Liquid crystal display device and driving method therefor
JPH09134970A (ja) サンプリング回路および画像表示装置
TW559757B (en) Image display device and display driving method
JPH07181927A (ja) 画像表示装置
JPH08137443A (ja) 画像表示装置
US11087706B2 (en) Display driving circuit having source auxiliary circuit and gate auxiliary circuit and driving method thereof, display panel and display device
JP2000347627A (ja) 液晶表示装置
US9111811B2 (en) Analog memory cell circuit for the LTPS TFT-LCD
TWI550585B (zh) 顯示裝置及其驅動方法
JPH07152346A (ja) アクティブマトリックス方式ｔｆｔ−ｌｃｄ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020813