JP3102666B2 - 画像表示装置 - Google Patents

画像表示装置

Info

Publication number
JP3102666B2
JP3102666B2 JP34992193A JP34992193A JP3102666B2 JP 3102666 B2 JP3102666 B2 JP 3102666B2 JP 34992193 A JP34992193 A JP 34992193A JP 34992193 A JP34992193 A JP 34992193A JP 3102666 B2 JP3102666 B2 JP 3102666B2
Authority
JP
Japan
Prior art keywords
data
display device
pixel
image display
signal lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34992193A
Other languages
English (en)
Other versions
JPH0772511A (ja
Inventor
裕 米田
憲一 加藤
裕 石井
靖 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP34992193A priority Critical patent/JP3102666B2/ja
Priority to US08/263,742 priority patent/US5581273A/en
Priority to EP94304695A priority patent/EP0631271B1/en
Priority to DE69414762T priority patent/DE69414762T2/de
Priority to KR1019940015319A priority patent/KR0156019B1/ko
Publication of JPH0772511A publication Critical patent/JPH0772511A/ja
Priority to US08/610,128 priority patent/US5926158A/en
Application granted granted Critical
Publication of JP3102666B2 publication Critical patent/JP3102666B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3659—Control of matrices with row and column drivers using an active matrix the addressing of the pixel involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependant on signal of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、アクティブマトリクス
駆動される液晶表示装置などの画素表示装置に関するも
のである。
【０００２】
【従来の技術】画素表示装置の一つとして、アクティブ
マトリクス駆動方式のものが知られている。この画像表
示装置は、多数の走査信号線と多数のデータ信号線とを
走査信号線とデータ信号線とが交差する状態で備え、隣
接する２走査信号線と隣接する２データ信号線とで包囲
された部分に画素がマトリクス状に設けられている。
【０００３】液晶表示装置を例にとると、図２３に示す
ように、各画素Ｚは、駆動素子としてのＴＦＴ（薄膜ト
ランジスタ）やＦＥＴ等のトランジスタＴＲと、画素容
量Ｃｐと、必要によって付加される補助容量Ｃｓとによ
って構成される。同図において、トランジスタＴＲのド
レイン・ソースを介してデータ信号線１０１と画素容量
Ｃｐの一方の電極とが接続され、トランジスタＴＲのゲ
ートは走査信号線１０２に接続され、画素容量Ｃｐの他
方の電極（コモン電極）はコモン電源線に接続されてい
る。
【０００４】走査信号線１０２は走査信号を出力する走
査ドライバ１０４に接続されており、データ信号線１０
１は、映像信号をサンプリングすると共にサンプリング
した表示データ信号をデータ信号線に転送するデータド
ライバ１０３に接続されている。データドライバ１０３
は、表示用データ信号を１走査信号線１０２毎に、もし
くは１画素Ｚ毎にデータ信号線１０１に出力する。走査
信号線１０２をアクティブ状態にするとトランジスタＴ
ＲがＯＮとなり、データ信号線１０１上を送られる表示
用データ信号が画素容量Ｃｐ及び補助容量Ｃｓに書き込
まれる。
【０００５】そして、画素容量Ｃｐ及び補助容量Ｃｓに
書き込まれた電荷により表示が維持されることになる
が、画素容量Ｃｐの劣化、つまり液晶の劣化を防ぐ為に
交流駆動を行う必要がある。この交流駆動（反転駆動）
をフレーム周期で行うと、信号のフィールド周波数（或
はフレーム周波数）により異なるが、例えば３０Ｈｚあ
るいは２５Ｈｚのフリッカが目立つ為、フレーム反転に
加えて更に、１水平走査毎に極性を反転させる、所謂
『フレーム＋１Ｈライン』の反転駆動を行うのが通例で
ある。
【０００６】
【発明が解決しようとする課題】しかるに、液晶表示装
置のように交流駆動を行う必要のある表示装置において
は、表示している画面の内容（情報）が変化しなくと
も、定期的にデータドライバよりデータ信号をデータ信
号線に供給し、各画素へのデータの書き込みを行う必要
がある。このことは表示に際して多大の電流が必要であ
ることを意味している。
【０００７】近年、この種の表示装置が、携帯用情報端
末用の表示用装置として用いられる機会が多くなってき
ている。これら携帯用情報端末は屋外での使用を前提と
するものであり、バッテリ等により駆動する必要がある
為、低消費電力化が大きな課題となっている。
【０００８】これを解決するために、各画素内にデータ
記憶手段と制御手段を配し、データドライバよりデータ
信号線に出力されたデータ信号を、一旦該データ記憶手
段に取り込んで、この記憶手段によりデータを保持し、
このデータを用いて制御手段の状態を制御し、表示デー
タに変化のない限り所謂画素電極に制御手段からの信号
を供給し、所謂コモン（共通）電極を交流駆動する方式
により、データドライバよりデータを定期的に出力する
必要のない２値表示（２階調表示）の可能な液晶表示装
置が提案されている（特開昭５８−１４３３８９、特開
昭５９−１５５８９３）。更には、同様な方式により多
階調表示を一応行うことができるとされるものも提案さ
れている（特開昭５９−６５８７９）。
【０００９】しかしながら、これら提案された液晶表示
装置は、全て基本的には２値表示（２階調表示）を対象
としたものであり、特開昭５９−６５８７９に多階調表
示の可能性が示唆されているとは言え、各画素における
回路規模が非常に複雑になり、消費電力を十分に低減で
きないという欠点がある。
【００１０】本発明は、このような従来技術の課題を解
決すべくなされたものであり、消費電力を十分に低減で
きる画像表示装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明の画像表示装置
は、複数の走査信号線と、該複数の走査信号線と交差す
る複数のデータ信号線と、該複数の走査信号線と該複数
のデータ信号線とで包囲された部分にマトリクス状に設
けられた複数の画素とを含むアクティブマトリクス型画
像表示装置において、前記データ信号線から各画素に対
する正極性データまたは負極性データがそれぞれ供給さ
れる画素容量と、各画素容量にそれぞれ供給された正極
性データまたは負極性データを記憶するデータ記憶手段
と、各画素容量の正極性データまたは負極性データを各
データ記憶手段にそれぞれ書き込む書き込み手段と、各
画素容量に書き込まれたデータとは逆極性のデータを各
データ記憶手段からそれぞれ読み出して、各画素容量に
それぞれ供給する読み出し手段と、を具備することを特
徴とする。
【００１２】本発明に於いて、前記データ記憶手段がコ
ンデンサからなる場合がある。
【００１３】本発明に於いて、前記データ記憶手段が、
表示画像の安定化のために具備されている電荷蓄積手段
と共用されてなる場合がある。
【００１４】本発明に於いて、前記書き込み手段と前記
読み出し手段とがスイッチング素子からなる場合があ
る。
【００１５】本発明に於いて、前記データ記憶手段が、
表示したデータの極性に応じて異ならせたものからなる
場合がある。
【００１６】本発明に於いて、前記書き込み手段と前記
読み出し手段とが、表示したデータの極性に応じて異な
らせたものからなる場合がある。
【００１７】本発明に於いて、更に、データを補正する
手段が設けられる場合がある。
【００１８】本発明の画像表示装置は、サンプリング手
段を含むデータドライバを備えたアクティブマトリクス
型画像表示装置において、サンプリング手段から正極性
データまたは負極性データが供給される容量性負荷と、
該容量性負荷の正極性データまたは負極性データを記憶
するためのデータ記憶手段と、該容量性負荷の正極性デ
ータまたは負極性データを該データ記憶手段に書き込む
書き込み手段と、該容量性負荷に書き込まれているデー
タとは逆極性のデータを該データ記憶手段から読み出し
て該容量性負荷に供給する読み出し手段とを具備してお
り、そのことにより、上記目的を達成することができ
る。
【００１９】本発明に於いて、前記データ記憶手段がコ
ンデンサからなる場合がある。
【００２０】本発明に於いて、前記書き込み手段と前記
読み出し手段とが、スイチッチング素子からなる場合が
ある。
【００２１】本発明の画像表示装置は、複数の走査信号
線と、該複数の走査信号線と交差する複数のデータ信号
線と、該複数の走査信号線と該複数のデータ信号線とで
包囲された部分にマトリクス状に設けられた複数の画素
とを含むアクティブマトリクス型画像表示装置におい
て、正極性データまたは負極性データが書き込まれる第
１の画素容量と、該第１の画素容量に書き込まれている
データとは逆極性のデータが書き込まれる第２の画素容
量と、該第１の画素容量と該第２の画素容量との間での
データの移動を行うスイッチング素子と、を有すること
を特徴としてなり、そのことにより、上記目的を達成す
ることができる。
【００２２】本発明の画像表示装置は、複数の走査信号
線と、該複数の走査信号線と交差する複数のデータ信号
線と、該複数の走査信号線と該複数のデータ信号線とで
包囲された部分にマトリクス状に設けられた複数の画素
とを含むアクティブマトリクス型画像表示装置におい
て、正極性データまたは負極性データが書き込まれる第
１の画素容量と、該第１の画素容量に書き込まれている
データとは逆極性のデータが書き込まれる第２の画素容
量とを有し、該第１の画素容量と該第２の画素容量とが
前記データ信号線によって導通されるようになっている
ことを特徴としてなり、そのことにより、上記目的を達
成することができる。
【００２３】本発明に於いて、表示媒体が液晶からなる
液晶表示装置である場合がある。
【００２４】
【作用】本発明においては、表示を行う画素に供した表
示用データは、書き込み手段によりデータ記憶手段に書
き込まれて記憶される。このデータ記憶手段に記憶され
た表示用データは、読み出し手段により読み出されて表
示に供される。
【００２５】したがって、先に表示したデータのデータ
記憶手段に記憶されるものを使用することができること
となる。
【００２６】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。
【００２７】図１は、本発明に係る画像表示装置の概要
を示すブロック図である。この画像表示装置は、表示用
データ転送手段２から画素部の表示手段１に供給してい
る表示用データ信号（電荷）を再利用する構成のもので
あり、表示を行う画素からなる表示手段１と、この表示
手段１に表示用データ信号を供給する表示用データ転送
手段２と、表示手段１に供給されたデータ信号を蓄積
（記憶）し、必要に応じて表示手段１に転送するデータ
記憶手段としての表示用データ記憶手段３と、表示用デ
ータ記憶手段３を制御して蓄積したデータ信号を表示手
段１に与える読み出し手段４と、データ信号のレベル補
正を行うレベル補正手段５とを備える。
【００２８】かかる表示装置においては、データドライ
バ等の表示用データ転送手段２から出力された表示用デ
ータ信号は表示手段１に転送される（参照）。次に、
表示装置が、一定時間毎に表示手段１の内容をリフレッ
シュする必要のあるもの、例えば液晶表示装置のように
一定の周波数で交流駆動する必要のある表示装置におい
ては、表示手段１の内容を一旦表示用データ記憶手段３
に転送し、該表示用データ記憶手段３に一旦表示用デー
タを蓄える（参照）。次に、該表示用データ記憶手段
３に蓄えられたデータ信号を、必要に応じて読み出し手
段４から制御信号に基づいて、再び表示手段１に転送
し、表示に供する（参照）。レベル補正手段５は、上
記の及びのパスにおいて、データ信号の変動が発
生、あるいは予想されるときには、データ信号のレベル
補正を行う。ここで及びのパスに各々書き込み手段
と読み出し手段が存在する。
【００２９】ところで、一般的な表示装置においては、
普通、短期的に見た場合には数フィールドに互って同一
の内容が表示される場合が多く、特にコンピュータ等の
処理した情報の表示を行う場合にはその傾向が強く、ま
た、画面上の任意に表示ライン（走査信号線）に限って
見ればその傾向が著しい。よって、上記画像表示装置に
おいては、表示用データ記憶手段３に蓄えられたデータ
信号を、必要に応じて表示手段１に転送して表示に供す
るので、低消費電力化を有効に図ることが可能となる。
【００３０】図２は、フレーム反転を行う液晶表示装置
に本発明を適用した例を示すブロック図である。この液
晶表示装置においては、ソースバスラインとも呼称され
るデータ信号線１１と、このデータ信号線１１に交差す
る走査信号線１２と、両信号線１１、１２の交差する部
分の近傍に設けられ、両信号線１１、１２に接続された
書き込み手段と読み出し手段を兼ね、例えばトランジス
タに代表されるスイッチング素子他からなる制御スイッ
チＳＷ１と、この制御スイッチＳＷ１に接続された表示
画像安定化の為に具備されている電荷蓄積手段としての
補助容量Ｃｓ１、液晶容量Ｃｐ１、データ記憶手段とし
ての正極性データホールド容量（コンデンサ）Ｃ１およ
び負極性データホールド容量（コンデンサ）Ｃ２とを備
える。なお、補助容量Ｃｓ１は省略する場合もある。
【００３１】上記制御スイッチＳＷ１は５端子Ｔ１、Ｔ
２、Ｔ３、Ｔ４及びＴ５を有し、端子Ｔ１はオープン状
態、端子Ｔ２はソースバスラインとも呼称されるデータ
信号線１１に接続され、端子Ｔ３は正極性の信号をホー
ルドする正極性データホールド容量Ｃ１に、端子Ｔ４は
負極性の信号をホールドする負極性データホールド容量
Ｃ２に接続され、端子Ｔ５は補助容量Ｃｓ１を含む液晶
容量Ｃｐ１に接続されている。また、この制御スイッチ
ＳＷ１は、例えば４つの状態Ａ、Ｂ、Ｃ及びＤのいずれ
かをとるように走査信号線１、２を送られる信号により
制御され、状態Ａのとき端子Ｔ５と端子Ｔ１とが接続さ
れた状態となる。状態Ｂのとき端子Ｔ５と端子Ｔ２とが
接続され、状態Ｃのとき端子Ｔ５と端子Ｔ３とが、状態
Ｄのとき端子Ｔ５と端子Ｔ４とがそれぞれ接続される。
【００３２】かかる構成の液晶表示装置の動作につき、
データドライバからデータ信号線１１に出力された正極
性データを画素に書き込む場合を例に挙げて説明する。
先ず、走査信号線１２による制御が状態Ｂとすると、制
御スイッチＳＷ１は端子Ｔ２と端子Ｔ５とが導通状態と
なり、データ信号線１１の正極性データが、補助容量Ｃ
ｓ１を含む液晶容量Ｃｐ１からなる画素容量に書き込ま
れる。書き込み期間が終わると、表示期間となり走査信
号線１２による制御は状態Ａとなり、制御スイッチＳＷ
１は端子Ｔ５と端子Ｔ１とが接続され、上記画素容量に
上記書き込み期間に書き込まれたデータを表示すること
になる。
【００３３】正極性データ信号の表示期間が終わると、
その後、負極性データ信号を書き込むが、この書き込み
を行う前に制御スイッチＳＷ１を状態Ｃとして、画素に
書き込んだデータ（電荷）を正極性データホールド容量
Ｃ１に移動させる。
【００３４】次に、制御スイッチＳＷ１を状態Ｂとして
データ信号線１１に転送されている負極性データ信号を
画素容量に書き込む。書き込み期間が終わると、制御ス
イッチＳＷ１の状態をＡとして、表示期間が開始され
る。
【００３５】次に、負極性データ信号の表示期間が終了
後、スイッチＳＷ１を状態Ｄとして、画素に書き込まれ
ているデータ信号（電荷）を負極性データホールド容量
Ｃ２に移動する。
【００３６】次に、再び正極性データ信号を表示させる
が、先ず、制御スイッチＳＷ１と状態Ｃとして正極性デ
ータホールド容量Ｃ１に書き込まれている電荷を画素容
量に書き込む。これにより、画素容量に書き込まれてい
る電荷と正極性データホールド容量Ｃ１に書き込まれて
いる電荷が再分配され、その容量比に応じている電荷を
有するようになる。前述のようにこの表示素子は反転駆
動を行っており、画素容量に書き込まれてる電荷と正極
性データホールド容量Ｃ１に書き込まれている電荷とは
逆極性を有しているため、再分配された電荷は、前回
（２フィールド前）の正極性データ表示期間の電荷より
も減少している。したがって、当該フィールドの画像デ
ータを表示するために必要な電荷が、再分配された電荷
と等しくない場合には、画素容量に電荷を補充する必要
がある。この電荷の補充は、制御スイッチＳＷ１を状態
Ｂとしてデータ信号線１１から正極性データを画素容量
に書き込むことにより行う。このとき、書き込み電荷は
補充分だけでよいので、消費電力は大幅に消滅される。
【００３７】書き込み期間が終了すると、制御スイッチ
ＳＷ１は状態Ａとなり、表示期間となる。表示期間が終
了する直前に、再び、制御スイッチＳＷ１を状態Ｃとし
て、画素に書き込んだデータ（電荷）を、正極性データ
ホールド容量Ｃ１に移動させる。
【００３８】表示期間が終了すると、前記の正極性デー
タの場合と同様の方法で、画素容量に負極性データを書
き込む。先ず、制御スイッチＳＷ１を状態Ｄとして負極
性データホールド容量Ｃ２に書き込まれている電荷を画
素容量に書き込む。これにより、画素容量に書き込まれ
ている電荷と負極性データホールド容量Ｃ２に書き込ま
れている電荷が再分配され、その容量比に応じた電荷を
有するようになる。画素容量に書き込まれている電荷と
負極性データホールド容量Ｃ２に書き込まれている電荷
とは逆極性を有しているため、再分配された電荷は、前
回（２フィールド前）の負極性データ表示期間の電荷よ
りも減少している。したがって、当該フィールドの画像
データを表示するために必要な電荷が、再分配された電
荷と等しくない場合には、画素容量に電荷を補充する必
要がある。この電荷の補充は、制御スイッチＳＷ１を状
態Ｂとしてデータ信号線１１から負極性データを画素容
量に書き込むことにより行う。このとき、書き込み電荷
は補充分だけでよいので、消費電力は大幅に消滅され
る。
【００３９】書き込み期間が終了すると制御スイッチＳ
Ｗ１は状態Ａとなり、表示期間となる。表示期間が終了
する直前に、再び、制御スイッチＳＷ１を状態Ｄとし
て、画素に書き込んだデータ（電荷）を負極性データホ
ールド容量Ｃ２に移動させる。
【００４０】この一連の動作を繰り返すことにより、画
像表示装置の反転駆動に伴う画素容量の充放電電荷を消
滅することが可能となる。尚、正極性データホールド容
量Ｃ１及び負極性データホールド容量Ｃ２のデータ保持
時間は、２フィールドに相当する期間（０．０３〜０．
０４秒）以上あればよく、製造上何ら問題はない。ま
た、これらデータホールド容量Ｃ１及びＣ２に蓄積した
データを定期的にリフレッシュする等の手法をとれば、
必ずしもこの時間にこだわる必要はない。
【００４１】また、補助容量Ｃｐ１（画素容量）から各
データホールド容量Ｃ１またはＣ２へデータ（電荷）を
書き込む際、必要に応じてバッファを設けてもよい。
【００４２】また、前述のように、容量分割によるデー
タ転送時のデータ変動がある場合、或は、データホール
ド容量Ｃ１、Ｃ１や画素容量にホールドしているときの
抵抗成分等による電荷のリーク等がある場合、非導通状
態にあるスイッチング素子による電荷のリークがある場
合などに、データの変動を抑えるために、必要に応じて
データ補正回路を設けてもよい。このデータ補正回路に
より、データホールド容量Ｃ１またはＣ２から画素容量
に書き込まれたデータ（電荷）は、前回（２フィールド
前）のデータ表示期間の電荷と同一にすることが可能に
なるので、当該フィールドのデータの内容が前回（２フ
ィールド前）のデータの内容と同一、或いは殆ど変わら
ない場合には、制御スイッチＳＷ１を状態ＣまたはＤと
してデータホールド容量Ｃ１またはＣ２に書き込まれて
いる補充電荷を画素容量に書き込む必要はない。
【００４３】また、データホールド容量Ｃ１及びＣ２
は、コンデンサを使用しているが、この替わりに、他の
データホールド手段、例えばメモリ等を用いても何ら差
し支えない。
【００４４】上述した図２の構成においては、制御スイ
ッチＳＷ１を制御する走査信号線１２を１本しか示して
いないが、走査信号線１２は１本に限らず複数本により
構成されてもよい。このより具体的な構成例については
後述する。また、制御スイッチＳＷ１の各状態は、必ず
しも１つの状態である必要はなく、例えば画素容量から
データホールド容量Ｃ１またはＣ２へのデータの移動
と、データホールド容量Ｃ１またはＣ２から画素容量へ
のデータの移動とに際して制御状態は異なってもよく、
これらのデータの移動パスも異なるものとして何ら差し
支えない。
【００４５】また、正極性データホールド容量Ｃ１と負
極性データホールド容量Ｃ２に関しては、必ずしも両方
設ける必要はなく、片方のみであってもよい。これに伴
い、必要に応じて制御スイッチＳＷ１の構成が変更され
ることは言うまでもない。
【００４６】また、データホールド容量Ｃ１及びＣ２
を、補助容量Ｃｓ１と共用して用いてもよい。すなわ
ち、補助容量Ｃｓ１を廃止するとともに、制御スイッチ
ＳＷ１は、正極性データ表示期間中は状態Ｃを維持し、
負極性データ表示期間中は状態Ｄを維持することによ
り、データホールド容量Ｃ１及びＣ２に補助容量の機能
を持たせることができる。これにより、画素中の容量素
子を消滅することができ、画像表示装置の開口率を向上
させることができる。
【００４７】また、データホールド容量から画素容量に
データ（電荷）を書き込む際に、データホールド容量の
２端子の接続形態（一方は画素容量に、他方はコモン電
極などの基準となる電極に接続される）を逆に切り替え
ることにより、正極性データホールド容量Ｃ１と負極性
データホールド容量Ｃ２を共通化してもよい。このと
き、データホールド容量には、より相関の強い１フィー
ルド前の画像に対応するデータ信号が蓄積されており、
これを逆極性にして画素容量に書き込むことができる。
更に、制御スイッチＳＷ１が若干複雑になる可能性があ
る。また、この場合にも、データホールド容量Ｃ１及び
Ｃ２を、補助容量Ｃｓ１と別に形成しても、或いは、前
述のように、データホールド容量を、補助容量Ｃｓ１と
共用して用いてもよい。
【００４８】更に、データ記憶手段と画素容量との間
で、常に上述の動作を繰り返す必要はなく、必要に応じ
て動作を停止する手段、例えば、装置外部から人為的
に、或いは、装置の電源投入時に自動的に動作を停止さ
せる手段を設けてもよい。
【００４９】尚、以上述べた各留意点は、以下に述べる
各実施例においても同様に適用される。
【００５０】各画素に複数の走査信号線から信号を与え
る構成とする場合について、画素部での回路構成例を図
３（ａ）（ｂ）に、それぞれの場合の走査信号線の駆動
波の例を図４（ａ）（ｂ）に示す。図４（ａ）（ｂ）
は、図３（ａ）（ｂ）におけるトランジスタＳ１、Ｓ
２、Ｓ３、Ｓ４及びＳ６をｎチャンネル型、トランジス
タＳ５及びＳ７をｐチャンネル型とした場合の駆動波形
である。
【００５１】尚、トランジスタＳ２、Ｓ３、Ｓ４、Ｓ
５、Ｓ６及びＳ７から構成される書き込み手段及び読み
出し手段は、図示したものに限定されず、他の構成でも
よい。その場合には、それに合わせて、駆動波形も必要
に応じて変更されることは言うまでもない。
【００５２】図３（ａ）において、走査信号線はａ、
ｂ、ｃの３系統を用いている。トランジスタＳ１は、走
査信号線ａにより制御され、データ信号線のデータを液
晶容量Ｃｐ１並びに必要により付加される補助容量Ｃｓ
１に書き込むためのスイッチである。また、トランジス
タＳ２及びＳ３は、それぞれ走査信号線ｂ、ｃにより制
御され、液晶容量Ｃｐ１と補助容量Ｃｓ１とからなる画
素容量（Ｃｓ１、Ｃｐ１）に書き込まれたデータ（電
荷）を信号の極性に応じて、データホールド容量（コン
デンサ）Ｃ１またはＣ２に転送、或は、データホールド
容量Ｃ１またはＣ２のデータデータ（電荷）を画素容量
（Ｃｓ１、Ｃｐ１）に転送するためのスイッチである。
【００５３】図４（ａ）に示すように、走査信号線ｂ及
びｃは、それぞれの画像極性対応する表示期間の開始直
前と終了直後にパルス駆動され、トランジスタＳ２また
はＳ３が導通する。このとき、データホールド容量Ｃ１
及びＣ２が相互に短絡して電荷が打ち消しあうのを避け
るために、トランジスタＳ２及びＳ３の一方の立ち上が
りが他方の立ち下がりより遅れることが望ましいが、こ
のタイミングが同時であっても、短絡している時間が極
度に長くない限りは効果が無くなるわけではない。
【００５４】図３（ｂ）は、走査信号線をａ及びｂの２
系統とした場合の例を示している。この例では、データ
ホールド容量Ｃ１、Ｃ２と、画素容量（Ｃｓ１、Ｃｐ
１）との間に設けられたスイッチ回路は、ＣＭＯＳ（相
補型金属ー酸化膜ーシリコン）構造を有するスイッチＳ
４、Ｓ５、Ｓ６及びＳ７、並びにインバータＩＶ１で構
成される。この構成に於ける走査信号線の駆動波形を図
４（ｂ）に示す。
【００５５】この構成に於ける動作を説明すると、走査
信号線ａを”Ｈ”状態とすることにより、データ信号線
のデータが画素容量（Ｃｓ１、Ｃｐ１）に書き込まれ
る。また、走査信号線ｂを”Ｈ”状態とすることによ
り、トランジスタＳ４及びＳ５が導通状態、つまり画素
容量（Ｃｓ１、Ｃｐ１）とデータホールド容量Ｃ１との
間でデータ（電荷）の移動が可能な状態となる。走査信
号線ｂを”Ｌ”状態とすることにより、トランジスタＳ
６及びＳ７が導通状態となり、走査信号線ｂを”ＨＺ
（ハイインピーダンス）”状態（ｎチャンネル型トラン
ジスタの閾値電圧よりも低く、ｐチャンネル型トランジ
スタの閾値電圧よりも高い中間電位）とすることによ
り、トランジスタＳ４、Ｓ５、Ｓ６及びＳ７が遮断状態
となる。なお、ここで、インバータＩＶ１は、入力が”
ＨＺ”状態の時、出力も”ＨＺ”状態となる構成をとる
ものとしている。
【００５６】また、この実施例に於いて、スイッチＳ５
及びＳ７を省いて、スイッチＳ４及びＳ７、並びにイン
バータＩＶ１のみで構成されるＮＭＯＳ構成としてもよ
い。或は、スイッチＳ４及びＳ６を省いて、スイッチＳ
５及びＳ７、並びにインバータＩＶ１のみで構成される
ＰＭＯＳ構成としても、同様の効果が期待できる。
【００５７】各画素に複数の走査信号線から信号を与え
得る構成であって、かつ、データホールド容量を画像の
安定化のために具備している補助容量と共用する場合に
ついて、画素部での回路構成例と、その場合の走査信号
線の駆動波形の例を図５及び図６に示す。ここでは、前
述の例と同様に、トランジスタＳ１、Ｓ２及びＳ３はい
ずれもｎチャンネル型を仮定している。
【００５８】図５は、液晶容量Ｃｐ１と並列に設けてい
た補助容量が省略され、データホールド容量Ｃ１及びＣ
２に補助容量の機能を兼ね備えさせたものである。この
構成では、表示画像の安定化のために表示期間中、液晶
容量Ｃｐ１と並列にデータホールド容量Ｃ１或はＣ２を
接続させて於く必要がある。このための信号線ｂの駆動
波形を図６に示す。
【００５９】各画素に複数の走査信号線から信号を与え
る構成であって、かつ１個のデータホールド容量の接続
形態を画像の極性に応じて切り替えて用いる場合につい
て、画素部での回路構成例を図７（ａ）（ｂ）に、その
場合の走査信号線の駆動波形の例を図８（ａ）（ｂ）に
示す。ここではトランジスタＳ１、Ｓ２、Ｓ３、Ｓ４及
びＳ５は、いずれもｎチャンネル型を仮定している。
【００６０】図７（ａ）は、補助容量Ｃｓ１を液晶容量
と並列に設けた場合の例を示している。この例では、デ
ータホールド容量Ｃと、画素容量（Ｃｓ１、Ｃｐ１）と
の間に設けられたスイッチ回路によって、表示画像の極
性に応じて、データホールド容量Ｃの２端子の接続先が
切り替えられる。図８（ａ）に示される走査信号線波形
により、データホールド容量Ｃに蓄積された正極性デー
タは、次のフィールドに於て、負極性データとして画素
容量（Ｃｓ１、Ｃｐ１）に書き込まれる。この構成によ
り、１このデータホールド容量で、図２０（ａ）の構成
と同様の効果が得られる。図３（ａ）の構成に比べて、
スイッチング素子であるトランジスタの数は２個増加し
ているが、素子の占有面積ではデータホールド容量の方
が大きいため、有効表示領域の拡大が図られる。
【００６１】また、図５の構成と図７（ａ）の構成とを
組み合わせることにより、図７（ｂ）に示すように、１
個のデータホールド容量Ｃと補助容量Ｃｓ１とを共用す
る構成をとることも可能である。この構成例における、
走査信号線の駆動波形の例を図８（ｂ）に示す。この構
成例では、画素内における容量は１個のみであり、デー
タ記憶手段を内蔵するために犠牲となる領域は、極めて
小さく抑えられる可能性がある。
【００６２】以上の実施例において、走査信号線ｂおよ
びｃの駆動信号は、マトリクス状に形成された画素アレ
イの外部から供給していたが、これによらず、データ信
号線から画素容量（Ｃｓ１、Ｃｐ１）にデータを書き込
む際の制御に用いる、１本または複数本の近接の走査信
号線ａに与えられる信号から、各画素内で生成してもよ
い。
【００６３】本発明は、上述の画素部の消費電力低減化
以外に、他の部分、例えばサンプリング回路等の消費電
力低減にも応用することが可能である。
【００６４】図９は、本発明を液晶表示装置のサンプリ
ング回路に応用した場合を示すブロック図である。この
サンプリング回路は、ビデオ信号が入力されるサンプリ
ングスイッチＳＷ２を備え、このサンプリングスイッチ
ＳＷ２はサンプリング信号ＳｐおよびＳｐにより制御さ
れる。サンプリングスイッチＳＷ２の出力側には、サン
プリングコンデンサＣｓｐ１が接続され、更に、転送ス
イッチＳＷ３を介して正極性の信号を書き込むサンプリ
ング補助容量Ｃｓｐ２と、転送スイッチＳＷ４を介して
負極性の信号を書き込むサンプリング補助容量Ｃｓｐ３
と接続されている。尚、サンプリングスイッチＳＷ２と
しては、図９においてはＣＭＯＳ構造を有するトランジ
スタにより構成されているが、この構成は他の構成、例
えば、ｎチャンネル型トランジスタ単体、或いは、ｐチ
ャンネル型トランジスタ単体としてもよい。尚、ここ
で、サンプリング補助容量が前述したデータ記憶手段
に、転送スイッチが前述した書き込み手段並びに読み出
し手段に相当する。
【００６５】次に、かかるサンプリング回路における動
作に次いて説明する。この場合の動作は、基本的に上述
した画素部に対するものと同様である。
【００６６】サンプリング期間においては、サンプリン
グスイッチＳＷ２が導通状態となり、サンプリングコン
デンサＣｓｐ１にはビデオ信号の電位（データ）を書き
込む。サンプリング期間が終了すると、サンプリングス
イッチＳＷ２は非導通状態となる。サンプロングされた
データは、例えば、ドライバサンプルホールド方式とも
呼称される線順次走査方式の場合には、所定の時間後に
次段のトランスファ回路に転送し、パネルサンプルホー
ルド方式とも呼称される点順次走査方式の場合には、サ
ンプリング後直ちにデータ信号線に転送する。
【００６７】このような転送期間が終了すると、通常で
は放電回路（図示せず）により放電される。サンプリン
グコンデンサＣｓｐ１に充電されている電荷のうち、少
なくともその一部を、サンプリングコンデンサＣｓｐ１
に充電されている信号の極性に応じて転送する。即ち、
正極性信号が充電されている場合には、転送スイッチＳ
Ｗ３を介してサンプロング補助容量Ｃｓｐ２に転送し、
負極性信号が充電されている場合には、転送スイッチＳ
Ｗ４を介してサンプリング補助容量Ｃｓｐ３に転送す
る。
【００６８】次に、これらのサンプリング補助容量Ｃｓ
ｐ２及びＣｓｐ３に充電されている電荷を、ビデオ信号
をサンプリングする直前あるいは直後に、サンプリング
される信号の極性に応じてサンプリングコンデンサＣｓ
ｐ１に移動する。即ち、サンプリングコンデンサＣｓｐ
１にサンプリングされる信号の極性が正極性のときに
は、サンプリング補助容量Ｃｓｐ２の電荷をサンプリン
グコンデンサＣｓｐ１に移動し、サンプリングされる信
号の極性が負極性のときには、サンプリング補助容量Ｃ
ｓｐ３の電荷をサンプリングコンデンサＣｓｐ１に移動
する。
【００６９】上記転送スイッチＳＷ３及びＳＷ４として
は、図１０（ａ）（ｂ）に示す構成などにすることがで
きる。図１０（ａ）は、転送スイッチＳＷ４及びＳＷ３
がｎチャンネル型とｐチャンネル型の単体トランジスタ
で構成される場合を示しており、この場合には、トラン
ジスタＴＲ１は転送スイッチＳＷ４と、トランジスタＴ
Ｒ２は転送スイッチＳＷ３と等価である。図１０（ｂ）
は、ＣＭＯＳスイッチで構成される例を示しており、ト
ランジスタＴＲ３及びＴＲ４は転送スイッチＳＷ４と、
トランジスタＴＲ５及びＴＲ６は転送スイッチＳＷ３と
等価である。かかる構成において、転送スイッチＳＷ３
及びＳＷ４を制御する信号を送るスイッチ制御信号線
は、たとえは「Ｈ」状態、、「Ｌ」状態および高インピ
ーダンス「ＨＺ」状態の３値をとる構成としている。
「Ｌ」状態のときには転送スイッチＳＷ３が導通状態と
なり、「Ｈ」状態のときには転送スイッチＳＷ４が導通
状態、「ＨＺ」状態のときには転送スイッチＳＷ３及び
ＳＷ４が共に非導通状態（遮断状態）となる。但し、図
１０（ｂ）においては、インバータＩＶは、スイッチ制
御信号線が「ＨＺ」状態のときには、同インバータ出力
も「ＨＺ」状態となる構成をとる必要がある。
【００７０】尚、図１０の構成においては、スイッチ制
御信号線を１本としているが、これを複数本とすること
も可能であり、そのようにした場合には、転送スイッチ
及び転送スイッチ周辺の構成が必要に応じて変更される
ことは言うまでもない。
【００７１】以上の手法は、サンプリング補助容量Ｃｓ
ｐ２及びＣｓｐ３がサンプリングコンデンサＣｓｐ３が
サンプリングコンデンサＣｓｐ１と比べて十分に大きい
ときには、表示に供したデータ（電荷）を一旦コンデン
サ等のデータ（電荷）記憶手段に蓄え、再びデータとし
て再利用することにより、消費電力の低減を図る場合に
ついて利用できる。また、サンプリング補助容量Ｃｓｐ
２及びＣｓｐ３がサンプリングコンデンサＣｓｐ１と比
べて十分に大きくないときには、記憶手段に蓄えたデー
タ（電荷）だけでは、良質の表示が困難であるため、不
足分を追加書き込みする必要がある。しかし、この場合
においても、記憶手段から読みだしたデータ（電荷）分
に相当する電力消費を抑える効果がある。
【００７２】図１１は、本発明の更に他の実施例にかか
る液晶表示装置の基本的な概念図を示している。この液
晶表示装置は、表示等に供したデータ（電荷）を表示終
了後に他の部分に転送し、転送した部分でも電力消費を
抑えるように構成した場合であり、走査信号線群Ａ、走
査信号線Ｂ及び信号線Ｄを備える。信号線Ｄには、各々
スイッチＳＷＡ１及びＳＷＡ２を介して負荷ＣＡ１及び
ＣＡ２が接続されている。該スイッチＳＷＡ１及びＳＷ
Ａ２は、信号線Ｄのデータ（電荷）等の負荷への書き込
みと遮断とを行うものであり、走査信号線群Ａによりそ
の状態が制御される。スイッチＳＷＡ１及び負荷ＣＡ１
との間と、スイッチＳＷＡ２及び負荷ＣＡ２との間と
に、両端を接続して設けられたスイッチＳＷＢ（今後、
電荷転送スイッチと称する）は、負荷ＣＡ１と負荷ＣＡ
２との間でデータ（電荷）の転送を行うスイッチであ
り、走査信号線Ｂにより制御される。これらのスイッチ
は、例えば、トランジスタに代表されるスイッチング素
子等から構成することが出来る。なお、参考として、従
来に於いてはスイッチＳＷＢは設けられておらず、信号
線Ｄを送られるデータは、走査信号線群ＡとスイッチＳ
ＷＡ１及びＳＷＡ２により制御され、負荷ＣＡ１及びＣ
Ａ２に書き込まれる構成となっていた。
【００７３】上述の液晶表示装置における動作について
説明する。先ず、走査信号線群Ａの制御によりスイッチ
ＳＷＡ１を導通状態（ＯＮ）とし、信号線Ｄのデータを
負荷ＣＡ１に書き込むものとする。
【００７４】次に、負荷ＣＡ１に書き込んだ電荷（デー
タ）が、負荷ＣＡ１に付随する機能上必要でなくなった
状態、或いは、殆ど必要でなくなった状態のとき、スイ
ッチＳＷＢを導通状態（ＯＮ）にし、負荷ＣＡ１のデー
タ（電荷）を負荷ＣＡ２に移動する。
【００７５】その後、或いは、可能なら同様のタイミン
グで、スイッチＳＷＡ２を導通状態（ＯＮ）にし、信号
線Ｄのデータ（電荷）を負荷ＣＡ２に書き込む。これに
より、負荷ＣＡ２へのデータ（電荷）の書き込みに伴う
信号線Ｄからの電荷の移動を抑えることができ、表示装
置としての消費電力を下げることができる。
【００７６】尚、図１１において、負荷ＣＡ１及びＣＡ
２は、同じ信号線Ｄに接続されているが、負荷ＣＡ１及
びＣＡ２は別々の信号線に接続されていなくてもよい。
また、スイッチＳＷＡ１とＳＷＡ２との状態を制御する
走査線信号群Ａは複数である必要はなく、１ラインでも
何ら差し支えない。また、走査信号線Ｂは１ラインであ
る必要はなく、複数ラインであっても何ら差し支えな
い。更には、走査信号線群Ａと走査信号線Ｂは、別々の
信号線である必要は特になく、同じ走査信号線を用いて
もよい。
【００７７】また、図１１においては、信号線Ｄを使用
しているが、この信号線Ｄの代わりに、他の線（ライ
ン）、例えば電源線を使用することもできる。これに伴
い、必要に応じて、負荷を別の構成要素、例えば電池と
置き換えても何ら差し支えない。
【００７８】また、消費電力の低減を図るためのデータ
（電荷）の移動も、負荷間でのみ行う必要もなく、例え
ば負荷と信号線との間で行ってもよい。また、電荷（デ
ータ）の移動も一方向である必要はなく、双方向、例え
ば負荷ＣＡ１から負荷ＣＡ２への移動と、負荷ＣＡ２か
ら負荷ＣＡ１への移動との両方向で行ってもよい。
【００７９】更には、電荷の移動を行う相手、或いは、
発生源も、一つである必要はなく、例えば、負荷ＣＡ１
は複数の負荷からなる負荷群であってもよく、また、電
荷の移動も図１１の如く、一段である必要は特になく、
多段であっても何ら差し支えない。以上の各留意点は、
以下の各実施例においても同様である。
【００８０】ところで、液晶表示装置においては、前述
のように液晶の劣化を防ぐために、交流駆動されるのが
通例であり、例えば、一般的にアクティブマトリクス型
液晶表示装置の駆動に用いられている、所謂「フレーム
＋ライン反転駆動」の場合には、図１２に示すようにデ
ータを転送するのがよい。
【００８１】即ち、ｎフィールドではｍラインに正極性
のデータを書き込んだとすると、（ｍ＋１）ラインには
負極性のデータ、（ｍ＋２）ラインには正極性のデー
タ、（ｍ＋３）ラインには負極性のデータを書き込む。
次に来るフィールド、即ち、（ｎ＋１）フィールドで
は、ｍラインにはｎフィールドとは逆に負極性のデー
タ、（ｍ＋１）ラインには正極性のデータ、（ｍ＋２）
ラインには負極性のデータ、（ｍ＋３）ラインには正極
性のデータを書き込む。
【００８２】したがって、このような走査を行うため、
例えば、同図に矢印（破線）で示すように、ｎフィール
ドの表示終了後、（ｎ＋１）フィールドの書き込みを行
う前に、ｍラインの電荷を（ｍ＋１）ラインに、（ｍ＋
２）ラインの電荷を（ｍ＋３）ラインに転送すれば、
（ｎ＋１）フィールドの書き込みに伴う電流消費を少な
くすることができる。言い換えるなら、消費電力の小さ
なアクティブマトリクス型表示装置を実現できる。
【００８３】図１３は、上述の内容を具体化した実施例
を示すブロック図である。図１３に於いて、Ｘｍ及びＸ
ｍ＋１は走査信号線を示し、Ｙｎ及びＹｎ＋１はデータ
信号線を示す。走査信号線Ｘｍ及びＸｍ＋１とデータ信
号線Ｙｎ及びＹｎ＋１との交点近傍に、トランジスタＴ
Ｒ７、ＴＲ８、ＴＲ９及びＴＲ１０が配されている。各
トランジスタＴＲ７、ＴＲ８、ＴＲ９及びＴＲ１０は、
そのゲート電極が走査信号線Ｘｍ及びＸｍ＋１に接続さ
れ、そのソース電極とドレイン電極の一方がデータ信号
線Ｙｎ及びＹｎ＋１に、他方の電極が液晶容量（画素電
極と対向電極との間の容量）Ｃｐ２、Ｃｐ３、Ｃｐ４及
びＣｐ５と、必要に応じて付加される補助容量Ｃｓ２、
Ｃｓ３、Ｃｓ４及びＣｓ５とに接続されている。
【００８４】上記トランジスタＴＲ７の上記他方の電極
とトランジスタＴＲ９の電極との間には、電荷転送スイ
ッチＳＷ５が接続され、トランジスタＴＲ８の他方の電
極とトランジスタＴＲ１０の他方の電極との間には、電
荷転送スイッチＳＷ６が接続されている。
【００８５】スイッチＳＷ５及びＳＷ６は、画素間での
データ（電荷）移動を行うスイッチであり、画素間デー
タ（電荷）の移動を行う必要が生じた場合には、スイッ
チ制御信号線を送られるスイッチ制御信号により導通状
態（ＯＮ）とされる。例えば、図１４の如く、液晶容量
Ｃｐ２の画素の表示終了後、同図（ｃ）に示すようにス
イッチ制御信号を「Ｈ」にして、スイッチＳＷ５を導通
状態（ＯＮ）とし、同図（ａ）（ｂ）に示すように液晶
容量Ｃｐ２の画素と液晶容量Ｃｐ４の画素との間で電荷
の移動を行い、その後スイッチＳＷ５を非導通状態（Ｏ
ＦＦ）にし、液晶容量Ｃｐ２への書き込みを行い、引き
続いて液晶容量Ｃｐ４への書き込みを行う。尚、液晶容
量Ｃｐ２の画素と液晶容量Ｃｐ４の画素とにデータ信号
を送るデータ信号線が異なる場合には、場合によって
は、液晶容量Ｃｐ２の画素と液晶容量Ｃｐ４の画素への
書き込みは同時に行ってもよい。
【００８６】本実施例においては、図１３に示すように
同一の走査信号線ＸｍまたはＸｍ＋１を挟んで隣接する
２画素を一様に電荷転送スイッチＳＷ５及びＳＷ６を介
して接続する必要はなく、例えば、図１５に示すように
異なる走査信号線Ｘｍ、Ｘｍ＋１、Ｘｍ＋２及びＸｍ＋
３を挟んで隣接する２画素を電荷転送スイッチＳＷ７、
ＳＷ８、ＳＷ９及びＳＷ１０により接続し、各電荷転送
スイッチＳＷ７、ＳＷ８、ＳＷ９及びＳＷ１０を各々の
スイッチ制御信号線ＳＣｍ、ＳＣｍ＋１、ＳＣｍ＋２及
びＳＣｍ＋３にて制御して切り替える構成としてもよ
い。尚、図１５において、Ｐ１、Ｐ２・・・は、駆動画
素や液晶容量等を含んだ画素を示す。
【００８７】更に、図１６に示すように、別の接続例を
採用することができる。この実施例では、走査信号線Ｘ
ｍ、Ｘｍ＋１、Ｘｍ＋２及びＸｍ＋３がスイッチ制御信
号線を共用する場合を示しており、走査信号線Ｘｍ＋１
の走査を行う。即ち画素Ｐ１０へのデータ書き込みを行
うと同時に、例えば走査信号線Ｘｍ＋２ラインに接続さ
れた画素Ｐ１１と、走査信号線Ｘｍ＋３ラインに接続さ
れた画素Ｐ１２とに両端子を接続して設けた転送スイッ
チＳＷ１２を導通状態とするものである。
【００８８】２画素間でのデータの転送を行う電荷転送
スイッチの構成例としては、図１７（ａ）、（ｂ）また
は（ｃ）を採用することができる。同図（ａ）は、スイ
ッチ制御信号にて制御されるｐチャンネル型あるいはｎ
チャンネル型の単体トランジスタを用いた例を示し、同
図（ｂ）は、それらを２個直列に接続した例を示し、同
図（ｃ）は、スイッチ制御信号１とスイッチ制御信号２
とにより制御されるＣＭＯＳ構成とした例をしめしてい
る。
【００８９】以上のように、図１３から図１７を用いて
説明した構成は、画素単位で電荷の移動を行っている
が、本発明はこれに限らず、走査信号単位で電荷の移動
ｗｐ行うようにしても実施できる。
【００９０】図１８は、走査信号線単位で電荷の移動を
行う場合の構成を示すブロック図である。この場合、画
素間に電荷転送スイッチＳＷが存しない構成であり、こ
の構成自体は基本的に図２３で示した従来例の構成と同
じものであるが、走査信号線の動作が従来とは異なる。
【００９１】図１９は、図１８の回路の駆動例を説明す
るための図である。この場合においては、各トランジス
タＴＲ７、ＴＲ８、ＴＲ９、ＴＲ１０、ＴＲ１１及びＴ
Ｒ１２は、走査信号線Ｘｍ、Ｘｍ＋１及びＸｍ＋２を送
られる各々のゲート信号が「Ｈ」レベルのときにアクテ
ィブ状態になるものとして、その駆動例を示している。
先ず、走査信号線Ｘｍに接続された補助容量Ｃｓ２を含
む液晶容量Ｃｐ２からなる画素、及び、同様に補助容量
Ｃｓ３を含む液晶容量Ｃｐ３からなる画素へ書き込みを
行う。
【００９２】書き込み終了後、一旦、走査信号線Ｘｍ＋
１とＸｍ＋２とを「Ｈ」状態とし、走査信号線Ｘｍ＋１
に接続された画素と、該画素とは異なる極性に充電され
ている走査信号線Ｘｍ＋２に接続された画素とをデータ
信号線を介して導通状態として、両者の間で電荷の移動
を行う。詳細には、走査信号線Ｘｍ＋１に接続された補
助容量Ｃｐ４を含む液晶容量Ｃｐ４からなる画素及び補
助容量Ｃｓ５を含む液晶容量Ｃｐ５からなる画素と、走
査信号線Ｘｍ＋２に接続された補助容量Ｃｓ６を含む液
晶容量Ｃｐ６からなる画素及び補助容量Ｃｓ７を含む液
晶容量Ｃｐ７からなる画素との間での電荷の移動を行
う。
【００９３】その後、走査信号線Ｘｍ＋１のみを「Ｈ」
状態として、この走査信号線Ｘｍ＋１に接続された画素
へのデータの書き込みを行う。
【００９４】尚、走査信号線の駆動波形は図１９に限定
されず、これ以外で駆動するようにしてもよい。例え
ば、データ書き込み期間と、画素間での電荷の移動を行
う期間は、同図のように分離しなくとも、必要に応じて
連続した波形としてもよい。
【００９５】また、本発明は、反射型の表示装置にも透
過型の表示装置にも適用することができる。この場合に
おいて、反射型の表示装置のときは、図２０に示すよう
にその構造上、表示媒体である液晶層を挟んで表示側と
は反対側に設けられた反射電極の下の全エリアにわたり
データ記憶手段やスイッチング回路等を設けることが基
本的に可能であるが、透過型の場合には図２１に示すよ
うに、ハッチングで示される遮光膜の下にデータ記憶手
段やスイッチング回路等を設ける必要があるために開口
率が低下する虞れがある。例えば、対角が５インチで画
素数が４８０（Ｖ）×６４０（Ｈ）×３（ＲＧＢ）の表
示装置を仮定すると、データ記憶手段やスイッチング回
路等を構成する部分の面積は、反射型の場合に約１６０
μｍ×約５３μｍを要するものの、形成可能面積が広い
ので支障はない。これに対し、透過型の場合には、開口
率を５５％程度とすると、約４６２０μｍ2（約６８μ
ｍ×約６８μｍ）程度もあり、以下のような工夫を要す
る。
【００９６】即ち、液晶表示装置を例にとると、現在主
として用いられているガラス基板上にアモルファスシリ
コンＴＦＴ（薄膜トランジスタ）を形成する場合には、
ＴＦＴ素子の形状が大きく、スイッチング回路等を形成
するためのスペースがある程度制限される。これに対
し、多結晶シリコン膜や単結晶シリコン基板等にＴＦＴ
を形成する場合には、素子サイズを小さくすることがで
き、スイッチング回路等を形成するためのスペースに余
裕が生まれ、また、画素下の回路構成も比較的自由に設
定できる。
【００９７】尚、図２０及び図２１は共に、その構成は
１つの例を示しているに過ぎず、構造、材料とも、この
ほかの構成、例えば図２０において反射電極を図示した
Ａ１でなくとも、ＭｏやＴａ等を使用しても何ら差し支
えない。
【００９８】ところで、透過型でも、コンデンサをデー
タ記憶手段とし、該コンデンサを透過型誘電体を用いる
ことにより形成すれば、画素部を有効に利用することが
できる。図２２はその一例を示している。即ち、画素電
極２１と対向電極２２の間に液晶層２０を設け、これに
より表示部を形成する。加えて、コンデンサの一方の電
極として機能する対向電極２２と、コンデンサの他方の
電極として機能する電極２４とを対向配置して、その間
に誘電体層２３を配し、これによりコンデンサ部を形成
するとよい。
【００９９】尚、電極２１、２２及び２４の構成は、同
図に限らず他の構成としてもよい。例えば、対向電極２
２を２つ設けて、一方をコンデンサ用の電極とし、他方
を対向電極自身としてもよいし、或いは、コンデンサ用
の電極２４に隣接する電極は画素電極２１でもよい。ま
た、同図においては、基板等他の構成要素については示
していないが、これらが必要により付加されることは言
うまでもない。
【０１００】以上、消費電力を低減する方法について述
べてきたが、ここで述べた構成は基本的なものであり、
上記実施例を必要に応じて偏光あるいは組合せて用いて
も何ら差し支えない。
【０１０１】
【発明の効果】本発明による場合には、先に表示したデ
ータの一部或は全部を、データ記憶手段に記憶させるこ
とにより、後に表示するデータに再利用することができ
るので、低消費電力化を十分なレベルで図ることができ
るという優れた効果をもつ。
【図面の簡単な説明】
【図１】本発明に係る画像表示装置の概要を示すブロッ
ク図である。
【図２】フレーム反転を行う液晶表示装置に本発明を適
用した例を示すブロック図である。
【図３】（ａ）（ｂ）は共に、本発明を各画素に複数の
走査信号線から信号を与える構成に適用した場合におけ
る画素部での回路を示す図である。
【図４】（ａ）（ｂ）は共にそれぞれ、図３（ａ）
（ｂ）の場合に用いられる駆動波形例である。
【図５】本発明を各画素に複数の走査信号線から信号を
与える構成に適用した他の場合における画素部での回路
を示す図である。
【図６】図５の場合に用いられる駆動波形例である。
【図７】（ａ）（ｂ）は共に、本発明を各画素に複数の
走査信号線から信号を与える構成に適用した更に他の場
合に於ける画素部での回路を示す図である。
【図８】（ａ）（ｂ）は共にそれぞれ、図７（ａ）
（ｂ）の場合に用いられる駆動波形例である。
【図９】本発明に係る液晶表示装置のサンプリング回路
に応用した場合を示すブロック図である。
【図１０】（ａ）（ｂ）は共に、図９に示したサンプリ
ング回路における転送スイッチの構成を示すブロック図
である。
【図１１】本発明の他の実施例に係る液晶表示装置の基
本的な概念を示す回路図である。
【図１２】本発明の実施に使用され、フレーム＋ライン
反転駆動の場合におけるデータの転送を説明する図であ
る。
【図１３】図１２で説明した内容を具体化した実施例を
示すブロック図である。
【図１４】図１３の場合において用いられる駆動波形例
を示す図である。
【図１５】図１２の変形例であり、電荷転送スイッチの
他の接続例を示すブロック図である。
【図１６】図１２の変形例であって、電荷転送スイッチ
の更に他の接続例を示すブロック図である。
【図１７】電荷転送スイッチの構成例を示す回路図であ
る。
【図１８】本発明により走査信号線単位で電荷の移動を
行う場合の実施例を示す図である。
【図１９】図１８の実施例において用いられる走査信号
線の駆動波形例を示す図である。
【図２０】本発明を適用した反射型の表示装置を示す断
面図である。
【図２１】本発明を適用した透過型の表示装置を示す平
面図である。
【図２２】本発明を透過型の液晶表示装置に適用した場
合を模式的に示す断面図である。
【図２３】従来の液晶表示装置の回路を示すブロック図
である。
【符号の説明】
１ 表示手段（画素） ２ 表示用データ転送手段 ３ 表示用データ記憶手段 ４ 読み出し手段 ５ レベル補正手段 １１ データ信号線 １２ 走査信号線 ＳＷ１ 制御スイッチ ＳＷ２ サンプリングスイッチ ＳＷ３ 転送スイッチ ＳＷ４〜ＳＷ１２ 転送スイッチ ＳＷA１ スイッチ ＳＷA２ スイッチ ＳＷB スイッチ Ｔ１〜Ｔ５ 端子 Ｃｐ１ 液晶容量 Ｃｐ２ 液晶容量 Ｃｐ３ 液晶容量 Ｃｐ４ 液晶容量 Ｃｐ５ 液晶容量 Ｃｓ１ 補助容量 Ｃｓ２ 補助容量 Ｃｓ３ 補助容量 Ｃｓ４ 補助容量 Ｃｓ５ 補助容量 Ｃｓｐ１ サンプリングコンデンサ Ｃｓｐ２ サンプリング補助容量 Ｃｓｐ３ サンプリング補助容量 Ａ 走査信号線群 Ｂ 走査信号線 Ｄ 信号線 ａ 走査信号線 ｂ 走査信号線 ｃ 走査信号線 Ｃ１ 正極性データホールド容量（コンデンサ） Ｃ２ 負極性データホールド容量（コンデンサ） Ｃｓ１１ データホールド容量 Ｃｓ１２ データホールド容量 ＣA１ 負荷 ＣA２ 負荷 ＴＲ１〜ＴＲ１２ トランジスタ Ｓ１〜Ｓ７ トランジスタ ＳＣｍ、ＳＣm+1、ＳＣm+2、ＳＣm+3 スイッチ制御信
号線 Ｐ１〜Ｐ１２ 画素 Ｘm、Ｘm+1、Ｘm+2、Ｘm+3 走査信号線 Ｙn、Ｙn+1 データ信号線 ２０ 液晶層 ２１ 画素電極 ２２ 対向電極 ２３ 誘電体層 ２４ 電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保田 靖 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭59−208590（ＪＰ，Ａ) 特開 平４−242790（ＪＰ，Ａ) 特開 平４−242791（ＪＰ，Ａ) 特開 昭59−65879（ＪＰ，Ａ) 特開 平３−89391（ＪＰ，Ａ) 特開 平４−278914（ＪＰ，Ａ) 特開 昭57−66487（ＪＰ，Ａ) 特開 昭57−67993（ＪＰ，Ａ) 特開 平５−19720（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1368 G02F 1/133 550

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 複数の走査信号線と、該複数の走査信号
    線と交差する複数のデータ信号線と、該複数の走査信号
    線と該複数のデータ信号線とで包囲された部分にマトリ
    クス状に設けられた複数の画素とを含むアクティブマト
    リクス型画像表示装置において、前記データ信号線から各画素に対する正極性データまた
    は負極性データがそれぞれ供給される画素容量と、 各画素容量にそれぞれ供給された正極性データまたは負
    極性データを記憶するデータ記憶手段と、 各画素容量の正極性データまたは負極性データを各デー
    タ記憶手段にそれぞれ書き込む書き込み手段と、 各画素容量に書き込まれたデータとは逆極性のデータを
    各データ記憶手段からそれぞれ読み出して、各画素容量
    にそれぞれ供給する読み出し手段と、 を具備することを特徴とする画像 表示装置。
  2. 【請求項２】 前記データ記憶手段がコンデンサからな
    る請求項１に記憶の画像表示装置。
  3. 【請求項３】 前記データ記憶手段が、表示画像の安定
    化のために具備されている電荷蓄積手段と共用されてな
    る請求項１または２のいずれかに記載の画像表示装置。
  4. 【請求項４】 前記書き込み手段と前記読み出し手段と
    がスイッチング素子からなる請求項１、２または３のい
    ずれかに記載の画像表示装置。
  5. 【請求項５】 前記データ記憶手段が、表示したデータ
    の極性に応じて異ならせたものからなる請求項１、２、
    ３または４のいずれか記載の画像表示装置。
  6. 【請求項６】 前記書き込み手段と前記読み出し手段と
    が、表示したデータの極性に応じて異ならせたものから
    なる請求項１、２、３または４のいずれかに記載の画像
    表示装置。
  7. 【請求項７】 更に、データを補正する手段が設けられ
    た請求項１、２、３、４、５または６のいずれかに記載
    の画像表示装置。
  8. 【請求項８】 サンプリング手段を含むデータドライバ
    を備えたアクティブマトリクス型画像表示装置におい
    て、サンプリング手段から正極性データまたは負極性データ
    が供給される容量性負荷と、 該容量性負荷の正極性データまたは負極性データを記憶
    するための データ記憶手段と、 該容量性負荷の正極性データまたは負極性データを該デ
    ータ記憶手段に書き込む書き込み手段と、該容量性負荷に書き込まれているデータとは逆極性のデ
    ータを該データ記憶手段から 読み出して該容量性負荷に
    供給する読み出し手段とを具備する画像表示装置。
  9. 【請求項９】 前記データ記憶手段がコンデンサからな
    る請求項８に記載の画像表示装置。
  10. 【請求項１０】 前記書き込み手段と前記読み出し手段
    とが、スイチッチング素子からなる請求項８または９の
    いずれかに記載の画像表示装置。
  11. 【請求項１１】 複数の走査信号線と、該複数の走査信
    号線と交差する複数のデータ信号線と、該複数の走査信
    号線と該複数のデータ信号線とで包囲された部分にマト
    リクス状に設けられた複数の画素とを含むアクティブマ
    トリクス型画像表示装置において、正極性データまたは負極性データが書き込まれる第１の
    画素容量と、 該第１の画素容量に書き込まれているデータとは逆極性
    のデータが書き込まれる第２の画素容量と、 該第１の画素容量と該第２の画素容量との間でのデータ
    の移動を行うスイッチング素子と、 を有することを特徴とする 画像表示装置。
  12. 【請求項１２】 複数の走査信号線と、該複数の走査信
    号線と交差する複数のデータ信号線と、該複数の走査信
    号線と該複数のデータ信号線とで包囲された部分にマト
    リクス状に設けられた複数の画素とを含むアクティブマ
    トリクス型画像表示装置において、正極性データまたは負極性データが書き込まれる第１の
    画素容量と、 該第１の画素容量に書き込まれているデータとは逆極性
    のデータが書き込まれる第２の画素容量とを有し、 該第１の画素容量と該第２の画素容量とが前記データ信
    号線によって導通されるようになっていることを特徴と
    する 画像表示装置。
  13. 【請求項１３】 表示媒体が液晶からなる液晶表示装置
    である請求項１ないし１２のいずれか１つに記載の画像
    表示装置。
JP34992193A 1993-06-28 1993-12-28 画像表示装置 Expired - Fee Related JP3102666B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP34992193A JP3102666B2 (ja) 1993-06-28 1993-12-28 画像表示装置
US08/263,742 US5581273A (en) 1993-06-28 1994-06-22 Image display apparatus
EP94304695A EP0631271B1 (en) 1993-06-28 1994-06-28 Active matrix display using storage capacitors
DE69414762T DE69414762T2 (de) 1993-06-28 1994-06-28 Anzeigevorrichtung mit aktiver Matrix und Speicherkondensatoren
KR1019940015319A KR0156019B1 (ko) 1993-06-28 1994-06-28 화상표시장치
US08/610,128 US5926158A (en) 1993-06-28 1996-02-29 Image display apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP15735393 1993-06-28
JP5-157353 1993-06-28
JP34992193A JP3102666B2 (ja) 1993-06-28 1993-12-28 画像表示装置

Publications (2)

Publication Number Publication Date
JPH0772511A JPH0772511A (ja) 1995-03-17
JP3102666B2 true JP3102666B2 (ja) 2000-10-23

Family

ID=26484836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34992193A Expired - Fee Related JP3102666B2 (ja) 1993-06-28 1993-12-28 画像表示装置

Country Status (5)

Country Link
US (2) US5581273A (ja)
EP (1) EP0631271B1 (ja)
JP (1) JP3102666B2 (ja)
KR (1) KR0156019B1 (ja)
DE (1) DE69414762T2 (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2759589B2 (ja) * 1992-12-28 1998-05-28 キヤノン株式会社 強誘電性液晶表示素子
US5712653A (en) * 1993-12-27 1998-01-27 Sharp Kabushiki Kaisha Image display scanning circuit with outputs from sequentially switched pulse signals
US5528256A (en) * 1994-08-16 1996-06-18 Vivid Semiconductor, Inc. Power-saving circuit and method for driving liquid crystal display
JPH0879663A (ja) * 1994-09-07 1996-03-22 Sharp Corp 駆動回路及び表示装置
US5959598A (en) 1995-07-20 1999-09-28 The Regents Of The University Of Colorado Pixel buffer circuits for implementing improved methods of displaying grey-scale or color images
US5767828A (en) * 1995-07-20 1998-06-16 The Regents Of The University Of Colorado Method and apparatus for displaying grey-scale or color images from binary images
US5903248A (en) * 1997-04-11 1999-05-11 Spatialight, Inc. Active matrix display having pixel driving circuits with integrated charge pumps
US6518945B1 (en) * 1997-07-25 2003-02-11 Aurora Systems, Inc. Replacing defective circuit elements by column and row shifting in a flat-panel display
CA2302230C (en) * 1997-09-04 2004-11-16 Silicon Image, Inc. Power saving circuit and method for driving an active matrix display
JP3150098B2 (ja) * 1998-01-05 2001-03-26 日本電気アイシーマイコンシステム株式会社 液晶駆動装置
JP3483759B2 (ja) * 1998-03-19 2004-01-06 株式会社東芝 液晶表示装置
US6348906B1 (en) * 1998-09-03 2002-02-19 Sarnoff Corporation Line scanning circuit for a dual-mode display
US6414665B2 (en) * 1998-11-04 2002-07-02 International Business Machines Corporation Multiplexing pixel circuits
US6803885B1 (en) 1999-06-21 2004-10-12 Silicon Display Incorporated Method and system for displaying information using a transportable display chip
KR100344186B1 (ko) * 1999-08-05 2002-07-19 주식회사 네오텍리서치 액정표시장치의 소오스 구동회로 및 그 구동방법
JP3570362B2 (ja) * 1999-12-10 2004-09-29 セイコーエプソン株式会社 電気光学装置の駆動方法、画像処理回路、電気光学装置および電子機器
JP4726291B2 (ja) * 2000-10-25 2011-07-20 エーユー オプトロニクス コーポレイション 平面表示装置
CN1220098C (zh) * 2000-04-28 2005-09-21 夏普株式会社 显示器件、显示器件驱动方法和装有显示器件的电子设备
JP4123711B2 (ja) * 2000-07-24 2008-07-23 セイコーエプソン株式会社 電気光学パネルの駆動方法、電気光学装置、および電子機器
JP5030348B2 (ja) * 2000-10-02 2012-09-19 株式会社半導体エネルギー研究所 自発光装置
KR100783695B1 (ko) * 2000-12-20 2007-12-07 삼성전자주식회사 저전력 액정 표시 장치
JP4552069B2 (ja) * 2001-01-04 2010-09-29 株式会社日立製作所 画像表示装置およびその駆動方法
JP2002221939A (ja) * 2001-01-24 2002-08-09 Hitachi Ltd 液晶表示装置
GB2372620A (en) 2001-02-27 2002-08-28 Sharp Kk Active Matrix Device
JP2002297053A (ja) * 2001-03-30 2002-10-09 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその検査方法
JP2003022054A (ja) * 2001-07-06 2003-01-24 Sharp Corp 画像表示装置
US6897843B2 (en) * 2001-07-14 2005-05-24 Koninklijke Philips Electronics N.V. Active matrix display devices
GB0117226D0 (en) * 2001-07-14 2001-09-05 Koninkl Philips Electronics Nv Active matrix display devices
GB0118183D0 (en) * 2001-07-26 2001-09-19 Koninkl Philips Electronics Nv Device comprising of an array of pixels
GB0120110D0 (en) 2001-08-17 2001-10-10 Koninkl Philips Electronics Nv Active matrix liquid crystal display
AU2002365574A1 (en) 2001-11-21 2003-06-10 Silicon Display Incorporated Method and system for driving a pixel with single pulse chains
JP3820379B2 (ja) * 2002-03-13 2006-09-13 松下電器産業株式会社 液晶駆動装置
KR100864495B1 (ko) * 2002-07-19 2008-10-20 삼성전자주식회사 액정 표시 장치
US7468717B2 (en) * 2002-12-26 2008-12-23 Elcos Microdisplay Technology, Inc. Method and device for driving liquid crystal on silicon display systems
US7088329B2 (en) * 2002-08-14 2006-08-08 Elcos Microdisplay Technology, Inc. Pixel cell voltage control and simplified circuit for prior to frame display data loading
US7443374B2 (en) * 2002-12-26 2008-10-28 Elcos Microdisplay Technology, Inc. Pixel cell design with enhanced voltage control
JP4213637B2 (ja) * 2003-09-25 2009-01-21 株式会社日立製作所 表示装置及びその駆動方法
FR2866465A1 (fr) * 2004-02-18 2005-08-19 Thomson Licensing Sa Dispositif d'affichage avec valve lcos de taille reduite
TWI286237B (en) * 2004-04-14 2007-09-01 Toppoly Optoelectronics Corp Pixel structure with plural storage capacitances and display faceplate thereof
US8416163B2 (en) * 2005-04-06 2013-04-09 Lg Display Co., Ltd. Liquid crystal panel and liquid crystal display device having the same
US7742015B2 (en) * 2005-10-21 2010-06-22 Toshiba Matsushita Display Technology Co., Ltd. Liquid crystal display device
TWI449009B (zh) * 2005-12-02 2014-08-11 Semiconductor Energy Lab 顯示裝置和使用該顯示裝置的電子裝置
WO2007118332A1 (en) * 2006-04-19 2007-10-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
JP4177861B2 (ja) 2006-07-04 2008-11-05 本田技研工業株式会社 内燃機関の燃料供給装置
TWI345204B (en) * 2007-01-29 2011-07-11 Chimei Innolux Corp Liquid crystal display and driving method of the same
JP5358105B2 (ja) * 2007-03-23 2013-12-04 株式会社半導体エネルギー研究所 表示装置
JP2008241833A (ja) * 2007-03-26 2008-10-09 Seiko Epson Corp 電気光学装置、アクティブマトリクス基板および電子機器
US20080259005A1 (en) * 2007-04-23 2008-10-23 Tpo Displays Corp. Display panel and electronic system utilizing the same
US7952546B2 (en) * 2007-06-27 2011-05-31 Chimei Innolux Corporation Sample/hold circuit, electronic system, and control method utilizing the same
CN101878502B (zh) 2007-11-29 2013-04-10 株式会社半导体能源研究所 液晶显示器件和电子器件
US20090267885A1 (en) * 2008-04-25 2009-10-29 Himax Display, Inc. Pixel circuitry and driving method thereof
JP4693009B2 (ja) * 2008-10-07 2011-06-01 奇美電子股▲ふん▼有限公司 アクティブマトリクス型ディスプレイ装置及びこれを備える携帯機器
US8648787B2 (en) * 2009-02-16 2014-02-11 Himax Display, Inc. Pixel circuitry for display apparatus
JP5301673B2 (ja) * 2009-09-16 2013-09-25 シャープ株式会社 液晶表示装置およびその駆動方法
TW201216249A (en) * 2010-10-07 2012-04-16 Jasper Display Corp Improved pixel circuit and display system comprising same
TWI444983B (zh) * 2011-07-21 2014-07-11 Novatek Microelectronics Corp 電荷回收裝置與相關之面板驅動裝置及驅動方法
US8836680B2 (en) * 2011-08-04 2014-09-16 Sharp Kabushiki Kaisha Display device for active storage pixel inversion and method of driving the same
CN102915690A (zh) * 2011-08-04 2013-02-06 联咏科技股份有限公司 电荷回收装置与相关的面板驱动装置及驱动方法
KR101970537B1 (ko) * 2012-04-12 2019-04-22 삼성디스플레이 주식회사 표시 장치
KR101562214B1 (ko) * 2014-05-08 2015-10-23 주식회사 라온텍 액정 표시 장치의 구동 회로
CN105632440B (zh) * 2016-01-12 2018-10-23 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
US11030942B2 (en) 2017-10-13 2021-06-08 Jasper Display Corporation Backplane adaptable to drive emissive pixel arrays of differing pitches
CN107665692B (zh) * 2017-11-16 2019-12-24 深圳市华星光电技术有限公司 液晶显示器像素驱动电路及像素驱动方法
US10951875B2 (en) 2018-07-03 2021-03-16 Raxium, Inc. Display processing circuitry
US11710445B2 (en) 2019-01-24 2023-07-25 Google Llc Backplane configurations and operations
US11637219B2 (en) 2019-04-12 2023-04-25 Google Llc Monolithic integration of different light emitting structures on a same substrate
US11238782B2 (en) 2019-06-28 2022-02-01 Jasper Display Corp. Backplane for an array of emissive elements
US11626062B2 (en) 2020-02-18 2023-04-11 Google Llc System and method for modulating an array of emissive elements
US11538431B2 (en) 2020-06-29 2022-12-27 Google Llc Larger backplane suitable for high speed applications
GB2607627B (en) * 2021-06-10 2024-01-24 Advanced Risc Mach Ltd Circuitry and method
US11810509B2 (en) 2021-07-14 2023-11-07 Google Llc Backplane and method for pulse width modulation

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE758836A (fr) * 1969-11-14 1971-04-16 Ampex Circuit de regulation de la vitesse a verrouillage de phase pour enregistreur de television
JPS5799688A (en) * 1980-12-11 1982-06-21 Sharp Kk Display driving circuit
JPS5875194A (ja) * 1981-10-30 1983-05-06 株式会社日立製作所 マトリクス表示装置及び駆動方法
JPS58143389A (ja) * 1982-02-19 1983-08-25 セイコーインスツルメンツ株式会社 画像表示装置
JPS5965879A (ja) * 1982-10-07 1984-04-14 セイコーエプソン株式会社 アクテイブパネル用集積回路基板
JPS59119390A (ja) * 1982-12-25 1984-07-10 株式会社東芝 薄膜トランジスタ回路
JPS59155893A (ja) * 1983-02-24 1984-09-05 セイコーエプソン株式会社 アクテイブパネル用ガラス基板
US4870396A (en) * 1987-08-27 1989-09-26 Hughes Aircraft Company AC activated liquid crystal display cell employing dual switching devices
EP0391654B1 (en) * 1989-04-04 1994-11-02 Sharp Kabushiki Kaisha A drive circuit for driving an LCD apparatus
FR2667188A1 (fr) * 1990-09-21 1992-03-27 Senn Patrice Circuit echantillonneur-bloqueur pour ecran d'affichage a cristal liquide.
JP2719224B2 (ja) * 1990-09-28 1998-02-25 シャープ株式会社 表示装置の駆動回路
JP2788684B2 (ja) * 1991-09-12 1998-08-20 シャープ株式会社 サンプルホールド回路
JP2775040B2 (ja) * 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
JP3067059B2 (ja) * 1992-07-09 2000-07-17 シャープ株式会社 サンプルホールド回路
US5627557A (en) * 1992-08-20 1997-05-06 Sharp Kabushiki Kaisha Display apparatus

Also Published As

Publication number Publication date
EP0631271A1 (en) 1994-12-28
JPH0772511A (ja) 1995-03-17
EP0631271B1 (en) 1998-11-25
US5581273A (en) 1996-12-03
KR0156019B1 (ko) 1998-11-16
DE69414762T2 (de) 1999-06-02
KR950001380A (ko) 1995-01-03
US5926158A (en) 1999-07-20
DE69414762D1 (de) 1999-01-07

Similar Documents

Publication Publication Date Title
JP3102666B2 (ja) 画像表示装置
US6211851B1 (en) Method and apparatus for eliminating crosstalk in active matrix liquid crystal displays
US6310600B1 (en) Active matrix type device using forcible rewriting
US6897843B2 (en) Active matrix display devices
US8106900B2 (en) Control method for information display device and an information display device
US5867141A (en) Driving method for liquid crystal display of gate storage structure
JPH02500621A (ja) Ａｃ動作用付勢マトリックスセル
JP2002041001A (ja) 画像表示装置およびその駆動方法
US7079096B2 (en) Image display device and display driving method
JPH09329807A (ja) 液晶表示装置
JPH07181927A (ja) 画像表示装置
EP2479760B1 (en) Liquid crystal display device equipped with memory device
US7027026B2 (en) Display device
US6724362B2 (en) Thin film transistor-liquid crystal display driver
JP4639702B2 (ja) 液晶表示装置及び液晶表示装置の駆動方法
JP2001159883A (ja) 電気光学装置の駆動方法、駆動回路および電気光学装置ならびに電子機器
US6636196B2 (en) Electro-optic display device using a multi-row addressing scheme
EP2479746A1 (en) Liquid crystal display device and drive method therefor
JP2506582B2 (ja) アクティブ液晶表示装置
JP4914558B2 (ja) アクティブマトリックスディスプレイ装置
JPH09258170A (ja) 表示装置
US8736591B2 (en) Display device using pixel memory circuit to reduce flicker with reduced power consumption
JP3297334B2 (ja) 液晶表示装置
JPH02184816A (ja) アクティブマトリックス形液晶表示装置
JP3318667B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000810

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070825

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080825

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090825

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100825

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110825

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120825

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees