JP3820379B2 - 液晶駆動装置 - Google Patents
液晶駆動装置 Download PDFInfo
- Publication number
- JP3820379B2 JP3820379B2 JP2002069005A JP2002069005A JP3820379B2 JP 3820379 B2 JP3820379 B2 JP 3820379B2 JP 2002069005 A JP2002069005 A JP 2002069005A JP 2002069005 A JP2002069005 A JP 2002069005A JP 3820379 B2 JP3820379 B2 JP 3820379B2
- Authority
- JP
- Japan
- Prior art keywords
- source line
- voltage
- source
- line
- liquid crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0248—Precharge or discharge of column electrodes before or after applying exact column voltages
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Description
【０００１】
【発明の属する技術分野】
本発明は、画像データに応じた電圧をソースライン、および画素スイッチを介して画素電極に印加して、画素電極と対向電極との間に電荷を蓄積させることにより画像を表示させる、いわゆるアクティブマトリクス液晶パネルを用いた液晶表示装置を駆動する液晶駆動装置に関する技術に属する。
【０００２】
【従来の技術】
アクティブマトリクス方式の液晶表示装置は、例えば図２１に示すように、液晶層９０１と、画素電極９０２と、対向電極９０３と、ＴＦＴ（Thin Film Transistor）から成る画素スイッチ９０４と、ゲートライン９０５と、ソースライン９０６とを有する液晶パネル９０７、ゲートドライバ９０８、およびソースドライバ９０９を備えて構成されている。
【０００３】
上記ゲートドライバ９０８は、各ゲートライン９０５に順次駆動パルスを印加するようになっている。また、ソースドライバ９０９は、各ソースライン９０６に、各画素の画像データに応じた電圧を印加するようになっている。すなわち、ソースライン９０６には、順次駆動パルスが入力される各ゲートライン９０５に対応した画素の画像データに応じて逐次変化する電圧が印加され、その電圧が画素電極９０２と対向電極９０３との間（液晶容量）に保持されることにより、画像が表示されるようになっている。
【０００４】
上記のような液晶表示装置においては、主として、ソースライン９０６に印加される電圧が変化する際に、液晶容量に加えて、ソースライン９０６の寄生容量に対して充放電する電流が流れることにより電力が消費される。特に、画質の低下を防止するために互いに隣接するゲートライン９０５に対応する画素ごとに極性が反転されるライン反転駆動が行われる場合には、各極性反転ごとに流れる充放電電流が大きいために、画素間の表示濃度差が小さい場合でも消費電力が大きくなりがちである。
【０００５】
上記消費電力の低減は、特に近年急増しつつある携帯電話などの携帯端末のように電池による長時間の駆動が求められる機器等において重要な課題となっている。そこで、上記消費電力を低減するために種々の技術が提案されている。
【０００６】
例えば、特開２０００−２２１９３２号公報には、ソースドライバによるソースラインへの電圧の印加に先立って、一旦、全てのソースラインを互いに接続してソースラインの電位を平均化することにより、ソースドライバによって画像データに応じた電圧が印加されたときに流れる電流を低減する技術が開示されている。
【０００７】
また、特表平９−５０４３８９号公報には、ソースドライバによるソースラインへの電圧の印加に先立って、ソースラインにコンデンサを接続することにより、コンデンサに電荷を蓄積し、または蓄積された電荷を放電するとともにソースラインの電位を平均化する技術が開示されている。
【０００８】
また、特開平１０−２２２１３０号公報には、正極性用のコンデンサと負極性用のコンデンサとを用いて、例えばソースラインに正の電圧を印加した後に負の電圧を印加する際に、まず正極性用のコンデンサをソースラインに接続して正の電荷を蓄積するとともにソースラインの電位を低下させ、さらに、負の電荷が蓄積された負極性用のコンデンサを接続して、よりソースラインの電位を低下させることにより、次の負の電圧を印加したときに流れる電流の低減を図る技術が開示されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の液晶駆動装置では、何れも消費電力を大幅に低減することは困難であるという問題点を有していた。すなわち、上記のように一律に全てのソースラインを互いに接続したりコンデンサを接続したりすると、何れのソースラインも平均的な電位になってしまうため、例えば次にも同程度の電圧が印加されるような場合には再度ソースラインの電位を引き上げ、または引き下げるための電荷の供給が必要となってしまう。それゆえ、無駄な電荷の移動が生じてしまい、その分、消費電力が増加することになる。また、上記特開平１０−２２２１３０号公報に開示されているように、ソースラインに画像データに応じた電圧を印加するごとにコンデンサを２回接続すると、そのシーケンスに要する時間が長くなるため、適切な走査周波数で画像を表示させることが困難になるという問題も生じることがある。
【００１０】
本発明は、上記の点に鑑み、消費電力を大幅に低減することを容易に可能にするとともに、電荷の蓄積や供給に要する時間の短縮や、回路規模の低減を可能にすることを課題とする。
【００１１】
【課題を解決するための手段】
前記の課題を解決するために、請求項１の発明が講じた解決手段は、
ソースラインと、画素スイッチと、上記ソースラインに上記画素スイッチを介して接続された画素電極と、上記画素電極に対向して設けられた対向電極とを有する液晶表示装置における上記画素電極に、上記ソースラインを介して、画素ごとの画像データに応じ、かつ、所定の電圧よりも高い高電圧と低い低電圧とを交互に印加する液晶駆動装置であって、
電荷を蓄積する第１の電荷蓄積手段および第２の電荷蓄積手段と、
上記ソースラインと上記第１の電荷蓄積手段とを断接する第１の電荷蓄積手段断接手段と、
上記ソースラインと上記第２の電荷蓄積手段とを断接する第２の電荷蓄積手段断接手段と、
上記ソースラインと上記対向電極とを断接する対向電極断接手段と、
上記第１の電荷蓄積手段と上記第２の電荷蓄積手段とを相互に断接する相互断接手段と、
先の上記画素電極に上記高電圧を印加した後、次の上記画素電極に上記低電圧を印加する前に、
第１のタイミングで、上記ソースラインと上記第１の電荷蓄積手段とを接続した後、
第２のタイミングで、上記ソースラインと上記対向電極とを接続する一方、
上記次の画素電極に上記低電圧を印加した後、さらに次の上記画素電極に上記高電圧を印加する前に、
第３のタイミングで、上記ソースラインと上記第２の電荷蓄積手段とを接続した後、
第４のタイミングで、上記ソースラインと上記対向電極とを接続するとともに、
上記第１のタイミング、または上記第３のタイミングより後の第５のタイミングで、上記第１の電荷蓄積手段と上記第２の電荷蓄積手段とを相互に接続するように制御する制御手段と、
を備えたことを特徴とする。
【００１２】
請求項１の発明によると、第１および第３のタイミングでソースラインが第１または第３の電荷蓄積手段に接続されて電荷の蓄積、供給が行われるとともに、第２および第４のタイミングでソースラインが対向電極に接続されることにより、ソースラインの電圧が次に印加される電圧に近づくので、次に電圧が印加されたときに流れる電流を減少させ、消費電力を低減することができる。また、第５のタイミングで第１および第２の電荷蓄積手段が相互に接続されることにより、これらの電荷蓄積手段の電圧が平均的に対向電極の電圧になるので、上記電荷の蓄積、供給を効率よく行わせることができる。
【００２２】
また、請求項２の発明は、
ソースラインと、画素スイッチと、上記ソースラインに上記画素スイッチを介して接続された画素電極と、上記画素電極に対向して設けられた対向電極とを有する液晶表示装置における上記画素電極に、上記ソースラインを介して、画素ごとの画像データに応じた電圧を印加する液晶駆動装置であって、
それぞれ上記ソースラインどうしを接続する第１のソースライン接続線および第２のソースライン接続線と、
上記ソースラインと上記第１のソースライン接続線とを選択的に断接する第１の接続線断接手段と、
上記ソースラインと上記第２のソースライン接続線とを選択的に断接する第２の接続線断接手段と、
先の上記画素電極に第１の電圧を印加した後、次の上記画素電極に第２の電圧を印加する前に、
上記複数のソースラインを少なくとも第１のグループと第２のグループとにグループ分けしたうちの
上記第１のグループについては、上記第１の電圧が所定の電圧よりも高い場合に上記ソースラインを上記第１のソースライン接続線に接続する一方、上記所定の電圧よりも低い場合に上記第２のソースライン接続線に接続するとともに、
上記第２のグループについては、上記第１の電圧が所定の電圧よりも低い場合に上記ソースラインを上記第１のソースライン接続線に接続する一方、上記所定の電圧よりも高い場合に上記第２のソースライン接続線に接続するように制御する制御手段と、
を備えたことを特徴とする。
【００２３】
請求項２の発明によると、グループ分けされたソースラインが、それぞれ印加される電圧に応じて上記のように接続されることにより、例えばウィンドウ表示や罫線の表示などが多く行われるコンピュータ画面等で多用される、隣り合う表示ラインにおける対応する画素間で表示パターンの相関が高いような表示の場合に、ソースラインの電圧を次に印加される電圧に近づけて、次に電圧が印加されたときに流れる電流を減少させ、消費電力を低減することができる。しかも、電荷蓄積手段を用いる必要がないので、回路規模を大幅に低減することができる。
【００２４】
また、請求項３の発明は、
請求項２の液晶駆動装置であって、
上記制御手段は、上記ソースラインと上記第１のソースライン接続線または上記第２のソースライン接続線との接続の有無を、上記第１の電圧および上記第２の電圧に応じて制御することを特徴とする。
【００２５】
また、請求項４の発明は、
請求項３の液晶駆動装置であって、
上記制御手段は、上記ソースラインと上記第１のソースライン接続線または上記第２のソースライン接続線との接続を、上記第１の電圧と上記第２の電圧との差が所定以上の場合に行うように制御することを特徴とする。
【００２６】
これらによると、ソースラインに印加される電圧の変化が小さい場合には無駄な電荷の移動が防止されるので、より一層電荷の利用効率を向上させることができる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００３１】
（実施の形態１）
図１は本発明の実施の形態１に係るライン反転駆動のソースドライバ３００（液晶駆動装置）と、ゲートドライバ２００と、液晶パネル１００とを含む液晶表示装置の要部の構成を模式的に示す回路図である。ここで、上記ライン反転駆動は、液晶パネル１００の表示画質の低下を防止するために、水平走査周期ごとに、後述する対向電極に対して画素電極に印加される電圧の極性を逆転させるもので、一般に、対向電極の電位を一定に保って、これより高低の電圧を画素電極に印加する方法と、対向電極の電位を変化させて、画素電極に印加される電圧との高低関係を逆転させる方法とがあるが、ここでは、説明の簡単のために前者の例について説明する。
【００３２】
図１において、液晶パネル１００は、
液晶層Ｌ１１〜Ｌｍｎと、
画素電極Ｐ１１〜Ｐｍｎと、
対向電極１０１と、
例えばＴＦＴ（Thin Film Transistor）から成る画素スイッチＴ１１〜Ｔｍｎと、
ゲートラインＧ１〜Ｇｍと、
ソースラインＳ１〜Ｓｎとを備え、上記各画素電極Ｐ１１〜Ｐｍｎと対向電極１０１との間（液晶容量）に画像データに応じた画像信号電圧が保持されることによって、画像が表示されるようになっている。
【００３３】
ゲートドライバ２００は、各ゲートラインＧ１〜Ｇｍに順次駆動パルスを印加して、各ゲートラインＧ１〜Ｇｍに接続されている画素スイッチＴ１１〜ＴｍｎをＯＮにすることにより、ソースラインＳ１〜Ｓｎの電圧が画素電極Ｐ１１〜Ｐｍｎに印加されるようになっている。
【００３４】
また、ソースドライバ３００は、各ソースラインＳ１〜Ｓｎに各画素の画像信号電圧を印加するようになっている。より詳しくは、ソースドライバ３００には、ディジタルの画像データをアナログの電圧信号に変換するＤＡコンバータ３１１〜３１ｎが設けられ、各ＤＡコンバータ３１１〜３１ｎが、ＤＡ接続トランスファゲート３２１〜３２ｎを介して各ソースラインＳ１〜Ｓｎに接続されるようになっている。
【００３５】
ソースラインＳ１〜Ｓｎは、また、接続線用トランスファゲート３３１〜３３ｎ、およびソースライン接続線３３０を介して互いに接続されるとともに、正極性容量素子用トランスファゲート３４１、負極性容量素子用トランスファゲート３４２、または対向電極用トランスファゲート３４３を介して、正極性容量素子３５１の一端側、負極性容量素子３５２の一端側、または前記対向電極１０１に接続されるようになっている。上記容量素子３５１・３５２は、それぞれ、ソースラインＳ１〜Ｓｎの寄生容量等との間で、正または負の電荷の蓄積、供給をするようになっている。また、上記容量素子３５１・３５２の一端側は、短絡用トランスファゲート３４４を介して互いに接続されるようになっている。上記容量素子３５１・３５２の他端側は、限定されないが、例えば対向電極１０１に接続されている。
【００３６】
上記各トランスファゲート３２１…等は、それぞれ、タイミング制御部３０１から出力される制御信号ＣＴＬ１、ＣＴＬ２、ＣＴＬ３、ＳＥＬＨ、ＳＥＬＬ、またはＳＨＯＲＴによって制御されるようになっている。
【００３７】
上記のように構成された液晶表示装置は、図２に示す各制御信号の変化に応じた以下のような動作によって、各画素電極Ｐ１１〜Ｐｍｎと対向電極１０１との間に画像データに応じた画像信号電圧が保持（書き込み）されるようになっている。
【００３８】
（期間Ｔ１）
この期間は、各ゲートラインＧ１〜Ｇｍのうちの何れか、例えばゲートラインＧ１がＨレベルになって、画素電極Ｐ１１〜Ｐ１ｎへの書き込みが行われる期間である。このとき、制御信号ＣＴＬ１がＨレベルになってＤＡ接続トランスファゲート３２１〜３２ｎがＯＮになり、ＤＡコンバータ３１１〜３１ｎから出力された例えば対向電極１０１に対して正極性の画像信号電圧がソースラインＳ１〜Ｓｎに印加される。そこで、上記のようにゲートドライバ２００からゲートラインＧ１にＨレベルの駆動パルスが出力されると、そのゲートラインＧ１に接続された各画素スイッチＴ１１〜Ｔ１ｎがＯＮになり、ＤＡコンバータ３１１〜３１ｎから出力された画像信号電圧が画素電極Ｐ１１〜Ｐ１ｎに印加され、画素電極Ｐ１１〜Ｐ１ｎと対向電極１０１との間の液晶容量に保持される。また、この電圧は、ソースラインＳ１〜Ｓｎの寄生容量にも保持される。
【００３９】
（期間Ｔ２）
次に、ＣＴＬ１がＬレベルになるとＤＡ接続トランスファゲート３２１〜３２ｎがＯＦＦになる一方、ＣＴＬ２およびＳＥＬＨがＨレベルになると接続線用トランスファゲート３３１〜３３ｎおよび正極性容量素子用トランスファゲート３４１がＯＮになり、ソースラインＳ１〜Ｓｎが、ＤＡコンバータ３１１〜３１ｎから切り離されるとともに正極性容量素子３５１に接続される。そこで、ソースラインＳ１〜Ｓｎの寄生容量に保持された正の電荷が正極性容量素子３５１に移動し、ソースラインＳ１〜Ｓｎの電位は低下する。
【００４０】
（期間Ｔ３）
ＳＥＬＨがＬレベルになると正極性容量素子用トランスファゲート３４１がＯＦＦになる一方、ＣＴＬ３がＨレベルになると対向電極用トランスファゲート３４３がＯＮになり、ソースラインＳ１〜Ｓｎが、正極性容量素子３５１から切り離されるとともに対向電極１０１に接続される。そこで、ソースラインＳ１〜Ｓｎの電位はさらに低下し、対向電極１０１と同じ電位になる。
【００４１】
（期間Ｔ４）
この期間では、負極性の電圧について、上記期間Ｔ１で説明したのと同様にして画素電極Ｐ２１〜Ｐ２ｎへの書き込みが行われる。すなわち、ＣＴＬ１がＨレベルになると、ＤＡ接続トランスファゲート３２１〜３２ｎがＯＮになり、ＤＡコンバータ３１１〜３１ｎから出力された負極性の画像信号電圧がソースラインＳ１〜Ｓｎに印加される。そして、ゲートドライバ２００から上記期間Ｔ１で駆動パルスが印加されたゲートラインＧ１の次のゲートラインＧ２に駆動パルスが出力されて、これに対応する画素電極Ｐ２１〜Ｐ２ｎにＤＡコンバータ３１１〜３１ｎから出力された負極性の画像信号電圧が印加されて保持される。ここで、上記画像信号電圧が印加される前のソースラインＳ１〜Ｓｎの電圧は、上記のように対向電極１０１と同じ電圧になっているので、正極性の画像信号電圧が保持されている状態で負極性の画像信号電圧が印加される場合に比べて消費電力は低減される。
【００４２】
（期間Ｔ５）
上記期間Ｔ２と同様にして、ただしＳＥＬＨの代わりにＳＥＬＬがＨレベルになると、負極性容量素子用トランスファゲート３４２がＯＮになり、ソースラインＳ１〜Ｓｎが、ＤＡコンバータ３１１〜３１ｎから切り離されるとともに負極性容量素子３５２に接続される。そこで、ソースラインＳ１〜Ｓｎの寄生容量に保持された負の電荷が負極性容量素子３５２に移動し、ソースラインＳ１〜Ｓｎの電位が上昇する。
【００４３】
（期間Ｔ６）
ＳＥＬＬがＬレベルになるとともにＣＴＬ３がＨレベルになると、負極性容量素子用トランスファゲート３４２がＯＦＦ、対向電極用トランスファゲート３４３がＯＮになり、ソースラインＳ１〜Ｓｎが対向電極１０１に接続されて、ソースラインＳ１〜Ｓｎの電位はさらに上昇し、対向電極１０１と同じ電位になる。
【００４４】
（期間Ｔ７以降）
以下、上記期間Ｔ１〜Ｔ６と同じ動作が繰り返されることにより、ＤＡコンバータ３１１〜３１ｎから出力された画像信号電圧が、各ゲートラインＧ１〜Ｇｍに対応する画素電極Ｐ１１〜Ｐｍｎに順次印加されて、１画面分の画像が表示される。
【００４５】
また、例えば上記期間Ｔ７の期間中にＳＨＯＲＴがＨレベルになり、短絡用トランスファゲート３４４がＯＮになって容量素子３５１・３５２どうしがショートされると、容量素子３５１・３５２の両端子間の電圧がショート前の平均の電圧になる。この平均の電圧は、確率的にほぼ対向電極１０１と同じ電圧になる。
【００４６】
それゆえ、上記のように期間Ｔ２または期間Ｔ５で、これらの容量素子３５１・３５２にソースラインＳ１〜Ｓｎが接続されることによって、また、さらにその後にソースラインＳ１〜Ｓｎが対向電極１０１に接続されることによって、ソースラインＳ１〜Ｓｎの電圧を低下または上昇させることができる。したがって、次に画像データに応じた画像信号電圧が印加される際に消費される電力を低減することができる。
【００４７】
なお、上記の例では、便宜上、ソースラインＳ１〜Ｓｎの電圧を正極性または負極性として説明したが、これは対向電極１０１の電位に対する相対的なものであり、したがって、例えば所定の電源の基準電位や接地電位に対して共に正極性や負極性であったりしても、消費電力が低減されるメカニズム自体は同じである。
【００４８】
また、対向電極１０１の電位は一定であるとして説明したが、これを変化させることによってソースラインＳ１〜Ｓｎの電圧が負極性になるようにしてもよく、この場合でも、電荷の移動等の実質的な動作は同じである。
【００４９】
また、上記の例では、容量素子３５１・３５２の他端側が対向電極１０１に接続されている例を説明したが、これに限るものではない。すなわち、対向電極１０１とは異なる電位に接続されたとしても、その電位と対向電極１０１の電位との電位差に応じて、容量素子３５１・３５２に蓄積される電荷が増減するだけで、上記のような動作は同じになる。ここで、上記のように対向電極１０１に接続される場合には、容量素子３５１・３５２の一端側どうしをショートさせたときに、その一端側の電位は対向電極１０１と同じ電位、すなわち他端側と同じ電位になる。そこで、そのように容量素子３５１・３５２の他端側が対向電極１０１に接続される場合には、上記ショートに代えて各容量素子３５１・３５２の両端側ををそれぞれ個別にショートさせて容量素子３５１・３５２に蓄積されている電荷を放電させるようにしてもよい。
【００５０】
また、容量素子３５１・３５２どうしをショートさせるためには、上記のように短絡用トランスファゲート３４４を用いるのに代えて、正極性容量素子用トランスファゲート３４１と負極性容量素子用トランスファゲート３４２とを同時にＯＮにするようにしてもよい。
【００５１】
また、上記容量素子３５１・３５２をショートさせる期間は、期間Ｔ７に限らず、Ｔ３、４、６の何れかの期間、すなわち容量素子３５１・３５２が何れもソースラインＳ１〜Ｓｎから切り離されている期間であればよい。
【００５２】
また、各トランスファゲート３２１…等の接続関係も上記に限定されるものではなく、例えば図３に示すように構成してもよい。同図の例では、ソースラインＳ１〜Ｓｎは、接続線用トランスファゲート３６１〜３６ｎ、ソースライン接続線３６０、および正極性容量素子用トランスファゲート３４１を介して正極性容量素子３５１に接続される一方、接続線用トランスファゲート３７１〜３７ｎ、ソースライン接続線３７０、および負極性容量素子用トランスファゲート３４２を介して負極性容量素子３５２に接続されるようになっている。また、ソースライン接続線３６０・３７０は、それぞれ対向電極用トランスファゲート３８１・３８２を介して対向電極１０１に接続されるようになっている。このように構成される場合でも、図４に示すような各制御信号ＣＴＬ１、ＣＴＬ３〜５、ＳＥＬＨ、ＳＥＬＬ、およびＳＨＯＲＴによって各トランスファゲート３６１…等を制御することにより、実質的に同じ動作をさせることができ、消費電力を低減することができる。
【００５３】
また、ソースラインＳ１〜Ｓｎを容量素子３５１・３５２や対向電極１０１に接続する際（期間Ｔ２、Ｔ３、Ｔ５、Ｔ６等）に、次に書き込みを行う１ラインの画素のゲートライン、例えばゲートラインＧ２に、ゲートドライバ２００からの駆動パルスを印加して画素スイッチＴ２１〜Ｔ２ｎをＯＮにすれば、これらの画素の液晶容量に関しても、同様に容量素子３５１・３５２との間での電荷の蓄積、供給をすることができる。
【００５４】
また、ソースラインＳ１〜Ｓｎの寄生容量は、ソースラインＳ１〜ＳｎとゲートラインＧ１〜Ｇｍとの間にも生じる。そこで、ソースラインＳ１〜Ｓｎを対向電極１０１に接続するのに代えて、ゲートラインＧ１〜Ｇｍに接続するようにして、上記寄生容量に起因する消費電力の増大を防止するようにしてもよい。ただし、この場合には、ゲートドライバ２００と各ゲートラインＧ１〜Ｇｍとを切り離すために、上記ＤＡ接続トランスファゲート３２１〜３２ｎと同様のトランスファゲートを設けるなどする必要があるとともに、複数のゲートラインＧ１〜ＧｍをソースラインＳ１〜Ｓｎと接続する場合には、画素スイッチＴ１１〜Ｔｍｎとして、ソース−ゲート間電圧が０ＶのときにＯＦＦ状態になるものを用いる必要がある。
【００５５】
また、上記のようなライン反転駆動に加えて、互いに隣り合うソースラインＳ１〜Ｓｎごとに逆極性の画像信号電圧が印加される列反転駆動が適用される場合には、例えば図５に示すように、ソースライン接続線３３０、接続線用トランスファゲート３３１〜３３ｎや、容量素子３５１・３５２等を奇数列用と偶数列用とで分けて設けるなどすればよい。
【００５６】
また、上記のように画素電極Ｐ１１〜Ｐ１ｍへの書き込みが行われるごとに、正極性容量素子３５１または負極性容量素子３５２の一方だけをソースラインＳ１〜Ｓｎに接続するだけでなく、一方の容量素子を接続してから対向電極１０１を接続した後、さらに他方の容量素子を接続するようにしてもよい。この場合には、ＤＡコンバータ３１１〜３１ｎからの電圧が印加されるあいだのシーケンスは増えるが、容量素子３５１・３５２による電荷の蓄積、供給が一層効率よく行われるので、より消費電力を低減することができる。また、２つの容量素子３５１・３５２を順次接続するのに代えて、１つの容量素子の両端子を交互に切り替えて接続するようにすれば、正極性容量素子３５１と負極性容量素子３５２とを兼用させることができるので、回路規模の低減を図ることもできる。また、このように１つの容量素子の両端子を交互に切り替えて接続することによる回路規模の低減は、対向電極１０１への接続を行わない場合にも有効である。
【００５７】
（実施の形態２）
本発明の実施の形態２として、より消費電力を低減し得る液晶駆動装置について説明する。この実施の形態２では、説明の便宜上、対向電極１０１に対して同極性の相対的に高低の２種類の電圧が画素電極Ｐ１１〜Ｐｍｎに印加されて２値画像が表示される場合の例を説明する。また、電荷の移動については、正電荷の移動として説明する。なお、以下の実施の形態において、前記実施の形態１等と同様の機能を有する構成要素については同一の符号を付して説明を省略する。
【００５８】
図６は実施の形態２のソースドライバ４００（液晶駆動装置）を含む液晶表示装置の要部の構成を模式的に示す回路図である。
【００５９】
上記ソースドライバ４００では、ソースラインＳ１〜Ｓｎは、高電圧用トランスファゲート４１１〜４１ｎを介して高電圧用容量素子４３１に接続される一方、低電圧用トランスファゲート４２１〜４２ｎを介して低電圧用容量素子４３２に接続されるようになっている。上記高電圧用トランスファゲート４１１〜４１ｎ、および低電圧用トランスファゲート４２１〜４２ｎは、切り替え制御部４４１〜４４ｎによって制御されるようになっている。すなわち、前記実施の形態１の変形例（図３）と比べて、各ソースラインＳ１〜Ｓｎがトランスファゲート４１１・４２１…を介して容量素子４３１・４３２に接続される点では類似しているが、トランスファゲート４１１…が切り替え制御部４４１〜４４ｎによって個別に制御される点が大きく異なる。
【００６０】
上記切り替え制御部４４１〜４４ｎは、例えば図７に示すように、２つのＡＮＤ回路４４１ａ・４４１ｂ…を備えて構成され、データラッチ４５１〜４５ｎからＤＡコンバータ３１１〜３１ｎに入力される画像データ信号、および制御信号ＣＴＬ６に応じて、高電圧用トランスファゲート４１１〜４１ｎ、または低電圧用トランスファゲート４２１〜４２ｎを選択的にＯＮにするようになっている。また、タイミング制御部４０１は、制御信号ＣＴＬ１、ＣＴＬ６を出力するようになっている。
【００６１】
上記のように構成された液晶表示装置は、図８に示す各制御信号の変化に応じた以下のような動作によって、各画素電極Ｐ１１〜Ｐｍｎと対向電極１０１との間に画像データに応じた画像信号電圧が保持（書き込み）されるようになっている。ここで、表示される画像の例として、縦横に隣接する画素ごとに明暗が反転する市松模様の画像を例に挙げて説明する。
【００６２】
（期間Ｔ１）
この期間では、実施の形態１（図２）と同様にして、例えば画素電極Ｐ１１〜Ｐ１ｎへの書き込みが行われる。すなわち、データラッチ４５１〜４５ｎから出力される画像データ信号に応じた画像信号電圧がＤＡコンバータ３１１〜３１ｎから出力されるとともに、ＣＴＬ１がＨレベルになってＤＡ接続トランスファゲート３２１〜３２ｎがＯＮになると、上記画像信号電圧がソースラインＳ１〜Ｓｎに印加される。そこで、ゲートラインＧ１がＨレベルに駆動されると、画素スイッチＴ１１〜Ｔ１ｎがＯＮになって上記画像信号電圧が画素電極Ｐ１１〜Ｐ１ｎに印加され、画素電極Ｐ１１〜Ｐ１ｎと対向電極１０１との間の液晶容量に保持される。一方、この期間Ｔ１では、ＣＴＬ６がＬレベルなので、切り替え制御部４４１〜４４ｎのＡＮＤ回路４４１ａ・４４１ｂ…は上記データラッチ４５１〜４５ｎから出力される画像データ信号に係らずＬレベルの信号を出力し、高電圧用トランスファゲート４１１〜４１ｎ、および低電圧用トランスファゲート４２１〜４２ｎは、何れもＯＦＦになる。
【００６３】
（期間Ｔ２）
次に、ＣＴＬ１がＬレベル、ＣＴＬ６がＨレベルになると、ＤＡ接続トランスファゲート３２１〜３２ｎがＯＦＦになるとともに、各高電圧用トランスファゲート４１１〜４１ｎまたは低電圧用トランスファゲート４２１〜４２ｎがデータラッチ４５１〜４５ｎからの画像データ信号に応じてＯＮになり、各ソースラインＳ１〜Ｓｎが高電圧用容量素子４３１、または低電圧用容量素子４３２の何れかに接続される。
【００６４】
より詳しくは、図８の例では、例えばデータラッチ４５１の出力はＬレベルなので、切り替え制御部４４１のＡＮＤ回路４４１ａからはＬレベルの信号が出力されて高電圧用トランスファゲート４１１がＯＦＦになる一方、ＡＮＤ回路４４１ｂからはＨレベルの信号が出力されて低電圧用トランスファゲート４２１がＯＮになり、ソースラインＳ１は低電圧用容量素子４３２に接続される。そこで、低電圧用容量素子４３２に蓄積されている正電荷がソースラインＳ１に供給され、ソースラインＳ１の電位は上昇する（図８の記号Ａ）。
【００６５】
また、例えばデータラッチ４５２の出力はＨレベルなので、切り替え制御部４４２のＡＮＤ回路４４２ａからはＨレベルの信号が出力されて高電圧用トランスファゲート４１２がＯＮになる一方、ＡＮＤ回路４４２ｂからはＬレベルの信号が出力されて低電圧用トランスファゲート４２２がＯＦＦになり、ソースラインＳ２は高電圧用容量素子４３１に接続される。そこで、上記ソースラインＳ２に保持されている正電荷が高電圧用容量素子４３１に移動して蓄積されるとともに、ソースラインＳ２の電位は低下する（図８の記号Ｂ）。
【００６６】
（期間Ｔ３）
その後、ＣＴＬ１がＬレベル、ＣＴＬ６がＨレベルのままで、データラッチ４５１〜４５ｎに図示しないラッチ信号が入力されると、次のゲートラインＧ２に対応する各画素の画像データ信号がラッチされ、切り替え制御部４４１〜４４ｎに入力される。（なお、上記ラッチされた画像信号はＤＡコンバータ３１１〜３１ｎにも入力されるが、ＤＡ接続トランスファゲート３２１〜３２ｎがＯＦＦのままなのでソースラインＳ１〜Ｓｎの電位には影響を及ぼさない。）
そこで、例えば図８の例ではデータラッチ４５１にラッチされ出力される信号はＨレベルなので、切り替え制御部４４１のＡＮＤ回路４４１ａからＨレベルの信号が出力されて高電圧用トランスファゲート４１１がＯＮになる一方、ＡＮＤ回路４４１ｂからはＬレベルの信号が出力されて低電圧用トランスファゲート４２１がＯＦＦになり、ソースラインＳ１は高電圧用容量素子４３１に接続される。そこで、高電圧用容量素子４３１に蓄積されている正電荷がソースラインＳ１に供給され、ソースラインＳ１の電位はさらに上昇する（図８の記号Ｃ）。
【００６７】
また、データラッチ４５２の出力はＬレベルなので、切り替え制御部４４２のＡＮＤ回路４４２ａからＬレベルの信号が出力されて高電圧用トランスファゲート４１２がＯＦＦになる一方、ＡＮＤ回路４４２ｂからはＨレベルの信号が出力されて低電圧用トランスファゲート４２２がＯＮになり、ソースラインＳ２は低電圧用容量素子４３２に接続される。そこで、上記ソースラインＳ２に保持されている正電荷が低電圧用容量素子４３２に移動して蓄積されるとともに、ソースラインＳ２の電位はさらに低下する（図８の記号Ｄ）。
【００６８】
（期間Ｔ４）
上記期間Ｔ１で説明したのと同様に、画素電極Ｐ２１〜Ｐ２ｎへの書き込みが行われる。すなわち、ＣＴＬ６がＬレベルになってトランスファゲート４１１〜４１ｎ・４２１〜４２ｎが全てＯＦＦになるとともに、ＣＴＬ１がＨレベルになると、ＤＡ接続トランスファゲート３２１〜３２ｎがＯＮになり、ＤＡコンバータ３１１〜３１ｎから出力された画像信号電圧がソースラインＳ１〜Ｓｎに印加される。
【００６９】
具体的には、例えばデータラッチ４５１の出力はＨレベルなので、高電圧がソースラインＳ１および画素電極Ｐ２１に印加される。ここで、例えば前記のように期間Ｔ２、Ｔ３でソースラインＳ１の電位が上昇しているので（図８の記号Ｃ）、ＤＡコンバータ３１１からは図８に記号Ｅで示す電位差に応じた電荷を供給するだけでよい。
【００７０】
（期間Ｔ５以降）
以下、上記期間Ｔ２〜Ｔ４と同じ動作が繰り返されることにより、ＤＡコンバータ３１１〜３１ｎから出力された画像信号電圧が、各ゲートラインＧ１〜Ｇｍに対応する画素電極Ｐ１１〜Ｐｍｎに順次印加されて、１画面分の画像が表示される。
【００７１】
上記期間Ｔ２やＴ５のように、ソースラインＳ１〜Ｓｎの電位に応じて、すなわち直前に画素電極Ｐ１１〜Ｐｍｎに印加された電圧に応じて、ソースラインＳ１〜Ｓｎが高電圧用容量素子４３１または低電圧用容量素子４３２に選択的に接続されることにより、ソースラインＳ１〜Ｓｎ間で無駄な電荷の移動を生じることなく、高電圧用容量素子４３１への電荷の蓄積、および低電圧用容量素子４３２からの電荷の供給を行うことができる。すなわち、高電位のソースラインＳ１〜Ｓｎに保持されている電荷は高電圧用容量素子４３１に蓄積され、低電位のソースラインＳ１〜Ｓｎは、低電圧用容量素子４３２から電荷が供給されて電位が上昇する。さらに、続く期間Ｔ３やＴ６のように次にソースラインＳ１〜Ｓｎに印加される電圧に応じて、高電圧用容量素子４３１または低電圧用容量素子４３２に選択的に接続されることにより、次に高電圧が印加されるソースラインＳ１〜Ｓｎは高電圧用容量素子４３１から電荷が供給されてさらに電位が上昇する一方、次に低電圧が印加されるソースラインＳ１〜Ｓｎに保持されている電荷は低電圧用容量素子４３２に蓄積される。したがって、ソースラインＳ１〜Ｓｎに保持されている電荷が有効に蓄積され、利用されるようにして、消費電力を低減することができる。
【００７２】
なお、上記の例では、２値画像が表示される液晶表示装置に適用される場合について説明したが、これに限らず、多値画像が表示される場合にも同様に適用することができる。この場合には、切り替え制御部４４１〜４４ｎに入力する信号として、画像データの最上位ビット（ＭＳＢ）の信号を用いるようにしてもよいし、容量素子を３つ以上設け、画像データの上位の複数ビットの信号を用いて、すなわち、印加電圧を複数のグループに分けて、各グループに応じた容量素子にソースラインＳ１〜Ｓｎが接続されるようにして、さらに効率よく電荷の蓄積、供給が行われるようにしてもよい。
【００７３】
また、対向電極１０１に対して同極性の電圧が画素電極Ｐ１１〜Ｐｍｎに印加される例を示したが、実施の形態１と同様に互いに隣接するゲートラインＧ１〜Ｇｍに対応する画素ごとに極性が反転されるライン反転駆動の場合にも適用することができる。すなわち、例えばライン反転駆動で２値画像が表示される場合には、４値画像が表示される場合と同様に考えることができ、例えば、対向電極の電位を８Ｖととして、
＋Ｈ＝１６Ｖ
＋Ｌ＝ ９Ｖ
−Ｌ＝ ７Ｖ
−Ｈ＝ ０Ｖ
とすると、図９に示すように、＋Ｈ用容量素子４６１と、＋Ｌ用容量素子４６２と、−Ｌ用容量素子４６３と、−Ｈ用容量素子４６４と、およびトランスファゲート４７１〜４７４を設け、それぞれに上記＋Ｈ、＋Ｌ、−Ｌ、または−Ｈの電圧を対応させてソースラインＳ１〜Ｓｎを接続するようにすれば、画像信号の電位が対向電極の電位よりも高い場合、および低い場合の何れの場合にも、それぞれ上記と同じメカニズムによって消費電力を低減することができる。
【００７４】
さらに、互いに隣り合うソースラインＳ１〜Ｓｎごとに逆極性の画像信号電圧が印加される列反転駆動が適用される場合にも、同様に、ソースラインＳ１〜Ｓｎの極性と電圧の高低とに応じて、対応する容量素子に接続するようにすればよい。
【００７５】
（実施の形態３）
本発明の実施の形態３として、さらに消費電力を低減し得る液晶駆動装置について説明する。この実施の形態３においても、上記実施の形態２と同様に対向電極１０１に対して同極性の相対的に高低の２種類の電圧が画素電極Ｐ１１〜Ｐｍｎに印加されて２値画像が表示される場合の例を説明する。
【００７６】
図１０は実施の形態３のソースドライバ５００（液晶駆動装置）を含む液晶表示装置の要部の構成を模式的に示す回路図である。
【００７７】
上記ソースドライバ５００には、実施の形態２のソースドライバ４００と比べて、切り替え制御部４４１〜４４ｎに代えて、切り替え制御部５４１〜５４ｎを備えるとともに、データラッチ４５１〜４５ｎに加えて、データラッチ５５１〜５５ｎを備えている点が異なっている。上記データラッチ５５１〜５５ｎは、データラッチ４５１〜４５ｎから次にＤＡコンバータ３１１〜３１ｎに入力される画像データを保持するようになっている。
【００７８】
また、切り替え制御部５４１〜５４ｎは、例えば図１１に示すように、ＮＯＲ回路５４１ａ…と、ラッチ回路５４１ｂ…と、ＡＮＤ回路５４１ｃ・５４１ｄ…とを備えて構成され、データラッチ４５１〜４５ｎおよびデータラッチ５５１〜５５ｎから入力される画像データ信号と、制御信号ＣＴＬ６とに応じて、高電圧用トランスファゲート４１１〜４１ｎ、または低電圧用トランスファゲート４２１〜４２ｎを選択的にＯＮにするようになっている。より詳しくは、例えば切り替え制御部５４１は、データラッチ４５１とデータラッチ５５１との出力が互いに異なる場合にだけ、データラッチ４５１からの出力に応じて、トランスファゲート４１１または低電圧用トランスファゲート４２１の何れかをＯＮにするようになっている。
【００７９】
上記のように構成された液晶表示装置は、図１２に示す各制御信号の変化に応じた以下のような動作によって、各画素電極Ｐ１１〜Ｐｍｎと対向電極１０１との間に画像データに応じた画像信号電圧が保持（書き込み）されるようになっている。ここで、表示される画像の例として、縦横に隣接する画素ごとに明暗が反転する市松模様の画像を例に挙げて説明する。
【００８０】
（期間Ｔ１）
この期間では、実施の形態１、２（図２、８）と同様にして、例えば画素電極Ｐ１１〜Ｐ１ｎへの書き込みが行われる。すなわち、データラッチ４５１〜４５ｎから出力される画像データ信号に応じた画像信号電圧がＤＡコンバータ３１１〜３１ｎから出力されるとともに、ＣＴＬ１がＨレベルになってＤＡ接続トランスファゲート３２１〜３２ｎがＯＮになると、上記画像信号電圧がソースラインＳ１〜Ｓｎに印加される。そこで、ゲートラインＧ１がＨレベルに駆動されると、画素スイッチＴ１１〜Ｔ１ｎがＯＮになって上記画像信号電圧が画素電極Ｐ１１〜Ｐ１ｎに印加され、画素電極Ｐ１１〜Ｐ１ｎと対向電極１０１との間の液晶容量に保持される。一方、この期間Ｔ１では、ＣＴＬ６がＬレベルなので、切り替え制御部５４１〜５４ｎのＡＮＤ回路５４１ｃ・５４１ｄ…は、上記データラッチ４５１〜４５ｎおよびデータラッチ５５１〜５５ｎから出力される画像データ信号に係らずＬレベルの信号を出力し、高電圧用トランスファゲート４１１〜４１ｎ、および低電圧用トランスファゲート４２１〜４２ｎは、何れもＯＦＦになる。それゆえ、容量素子４３１・４３２には、何れのソースラインＳ１〜Ｓｎも接続されない。
【００８１】
（期間Ｔ２）
次に、ＣＴＬ１がＬレベル、ＣＴＬ６がＨレベルになると、ＤＡ接続トランスファゲート３２１〜３２ｎがＯＦＦになるとともに、各高電圧用トランスファゲート４１１〜４１ｎまたは低電圧用トランスファゲート４２１〜４２ｎがデータラッチ４５１〜４５ｎおよびデータラッチ５５１〜５５ｎからの画像データ信号に応じてＯＮになり、各ソースラインＳ１〜Ｓｎが高電圧用容量素子４３１、または低電圧用容量素子４３２の何れかに接続される。
【００８２】
より詳しくは、図１２の例では、例えばデータラッチ４５１の出力はＬレベル、データラッチ５５１の出力はＨレベルなので、切り替え制御部５４１のＮＯＲ回路５４１ａの出力が図示しないラッチ信号によってラッチ回路５４１ｂに保持されるとともに出力されると、ＡＮＤ回路５４１ｃからはＬレベルの信号が出力されて高電圧用トランスファゲート４１１がＯＦＦになる一方、ＡＮＤ回路５４１ｄからはＨレベルの信号が出力されて低電圧用トランスファゲート４２１がＯＮになり、ソースラインＳ１は低電圧用容量素子４３２に接続される。そこで、低電圧用容量素子４３２に蓄積されている正電荷がソースラインＳ１に供給され、ソースラインＳ１の電位は上昇する。
【００８３】
また、例えばデータラッチ４５２の出力はＨレベル、データラッチ５５２の出力はＬレベルなので、切り替え制御部５４２のＡＮＤ回路５４２ｃからはＨレベルの信号が出力されて高電圧用トランスファゲート４１２がＯＮになる一方、ＡＮＤ回路５４２ｄからはＬレベルの信号が出力されて低電圧用トランスファゲート４２２がＯＦＦになり、ソースラインＳ２は高電圧用容量素子４３１に接続される。そこで、上記ソースラインＳ２に保持されている正電荷が高電圧用容量素子４３１に移動して蓄積されるとともに、ソースラインＳ２の電位は低下する。
【００８４】
すなわち、ソースラインＳ１〜Ｓｎは、印加される電圧が低電圧から高電圧に変化する場合には、低電圧用容量素子４３２に接続されて低電圧用容量素子４３２に蓄積されている電荷が供給され、高電圧から低電圧に変化する場合には、高電圧用容量素子４３１に接続されて、ソースラインＳ１〜Ｓｎに保持されている電荷が高電圧用容量素子４３１に蓄積される。一方、ソースラインＳ１〜Ｓｎに印加される電圧が変化しない場合には、その電圧が高電圧または低電圧の何れである場合も、切り替え制御部５４１〜５４ｎのＮＯＲ回路５４１ａ等（したがってラッチ回路５４１ｂ等）の出力がＬレベルになるので、ソースラインＳ１〜Ｓｎは何れの容量素子４３１・４３２にも接続されず、同じ電圧が維持される。それゆえ、そのようなソースラインＳ１〜Ｓｎについては、無駄な電荷の移動が生じることがないので、電荷の利用効率が向上する。
【００８５】
（期間Ｔ３）
その後、ＣＴＬ１がＬレベル、ＣＴＬ６がＨレベルのままで、データラッチ４５１〜４５ｎおよびデータラッチ５５１〜５５ｎに図示しないラッチ信号が入力されると、データラッチ５５１〜５５ｎに保持されていた、次のゲートラインＧ２に対応する各画素の画像データ信号がデータラッチ４５１〜４５ｎにラッチされ、切り替え制御部５４１〜５４ｎに入力される。また、データラッチ５５１〜５５ｎには、さらに次の画像データ信号がラッチされる。（なお、上記データラッチ５５１〜５５ｎへのラッチタイミングは、必ずしもデータラッチ４５１〜４５ｎと同時でなくても、次にデータラッチ４５１〜４５ｎによるラッチが行われるまでの間のタイミングであればよい。）
そこで、例えば図１２の例ではデータラッチ４５１にラッチされ出力される信号はＨレベルになるので、切り替え制御部５４１のＡＮＤ回路５４１ｃからＨレベルの信号が出力されて高電圧用トランスファゲート４１１がＯＮになる一方、ＡＮＤ回路５４１ｄからはＬレベルの信号が出力されて低電圧用トランスファゲート４２１がＯＦＦになり、ソースラインＳ１は高電圧用容量素子４３１に接続される。そこで、高電圧用容量素子４３１に蓄積されている正電荷がソースラインＳ１に供給され、ソースラインＳ１の電位はさらに上昇する。
【００８６】
一方、データラッチ４５２の出力はＬレベルになるので、切り替え制御部５４２のＡＮＤ回路５４２ｃからＬレベルの信号が出力されて高電圧用トランスファゲート４１２がＯＦＦになる一方、ＡＮＤ回路５４２ｄからはＨレベルの信号が出力されて低電圧用トランスファゲート４２２がＯＮになり、ソースラインＳ２は低電圧用容量素子４３２に接続される。そこで、上記ソースラインＳ２に保持されている正電荷が低電圧用容量素子４３２に移動して蓄積されるとともに、ソースラインＳ２の電位はさらに低下する。
【００８７】
また、次に印加される電圧が以前と変化しないソースラインＳ１〜Ｓｎについては、ラッチ回路５４１ｂ…の出力がＬレベルに維持されるので、何れの容量素子４３１・４３２にも接続されず、同じ電圧に維持される。それゆえ、そのようなソースラインＳ１〜Ｓｎについては、無駄な電荷の移動が生じることがないとともに、正極性容量素子用トランスファゲート３４１に蓄積されている電荷は、印加される電圧が低電圧から高電圧に変化するソースラインＳ１〜Ｓｎだけに供給されるので、一層効率よく電荷の利用が行われる。
【００８８】
（期間Ｔ４）
上記期間Ｔ１で説明したのと同様に、画素電極Ｐ２１〜Ｐ２ｎへの書き込みが行われる。すなわち、ＣＴＬ６がＬレベルになってトランスファゲート４１１〜４１ｎ・４２１〜４２ｎが全てＯＦＦになるとともに、ＣＴＬ１がＨレベルになると、ＤＡ接続トランスファゲート３２１〜３２ｎがＯＮになり、ＤＡコンバータ３１１〜３１ｎから出力された画像信号電圧がソースラインＳ１〜Ｓｎに印加される。
【００８９】
具体的には、例えばデータラッチ４５１の出力はＨレベルなので、高電圧がソースラインＳ１および画素電極Ｐ２１に印加される。ここで、例えば前記のように期間Ｔ２、Ｔ３でソースラインＳ１の電位が上昇しているので、ＤＡコンバータ３１１からはその電位とＤＡコンバータ３１１から出力される電位との電位差に応じた電荷を供給するだけでよい。また、次に印加される電圧が以前と変化しないソースラインＳ１〜Ｓｎは上記のようにＴ２、Ｔ３で何れの容量素子４３１・４３２にも接続されず、保持される電圧も変化しないので、同じ電圧がＤＡコンバータ３１１〜３１ｎからソースラインＳ１〜Ｓｎに印加されても電流はほとんど流れず、電力を消費することもない。
【００９０】
（期間Ｔ５以降）
以下、上記期間Ｔ２〜Ｔ４と同じ動作が繰り返されることにより、ＤＡコンバータ３１１〜３１ｎから出力された画像信号電圧が、各ゲートラインＧ１〜Ｇｍに対応する画素電極Ｐ１１〜Ｐｍｎに順次印加されて、１画面分の画像が表示される。
【００９１】
上記期間Ｔ２やＴ５のように、画素電極Ｐ１１〜Ｐｍｎに直前に印加された電圧と次に印加される電圧とが相違する場合にだけ、直前に印加された電圧に応じてソースラインＳ１〜Ｓｎが高電圧用容量素子４３１または低電圧用容量素子４３２に選択的に接続されることにより、ソースラインＳ１〜Ｓｎ間やソースラインＳ１〜Ｓｎと容量素子４３１・４３２との間で無駄な電荷の移動を生じることなく、電荷の蓄積および供給を行うことができる。また、さらに、続く期間Ｔ３やＴ６のように、画素電極Ｐ１１〜Ｐｍｎに直前に印加された電圧と次に印加される電圧とが相違する場合にだけ、次にソースラインＳ１〜Ｓｎに印加される電圧に応じて、高電圧用容量素子４３１または低電圧用容量素子４３２に選択的に接続されることにより、やはり、無駄な電荷の移動を生じることなく、電荷の蓄積および供給を行うことができる。したがって、ソースラインＳ１〜Ｓｎに保持されている電荷が一層有効に蓄積され、利用されるようにして、消費電力を低減することができる。さらに、印加される電圧が変化しないソースラインＳ１〜Ｓｎについては、何れの容量素子４３１・４３２にも接続されずに同じ電圧が維持されるので、ＤＡコンバータ３１１〜３１ｎから電圧が印加されても電流はほとんど流れず、電力を消費することもない。
【００９２】
なお、本実施の形態３においても、前記実施の形態２で説明したように、３つ以上の容量素子を設けるなどして、多値画像が表示される液晶表示装置に適用したり、ライン反転や列反転の駆動方式の液晶表示装置に適用したりしてもよい。
【００９３】
また、回路構成も上記のものに限らず、例えば、図１３に示すようにデータラッチ４５１〜４５ｎをデータラッチ５５１〜５５ｎと切り替え制御部５４１〜５４ｎとの間に設けるなどしてもよい。すなわち、この場合には、データラッチ４５１〜４５ｎおよびデータラッチ５５１〜５５ｎが保持する値を期間Ｔ２の前に更新しておき、期間Ｔ３になるときにデータラッチ４５１〜４５ｎが保持する値だけを更新するようにするなどすればよい。
【００９４】
（実施の形態４）
図１４は実施の形態４のソースドライバ６００（液晶駆動装置）を含む液晶表示装置の要部の構成を模式的に示す回路図である。
【００９５】
上記ソースドライバ６００は、前記実施の形態２（図６）と類似した構成を有しているが、容量素子は設けられず、各ソースラインＳ１〜Ｓｎどうしだけが、第１のトランスファゲート６１１〜６１ｎ、または第２のトランスファゲート６２１〜６２ｎ、およびソースライン接続線６１０、またはソースライン接続線６２０を介して、互いに接続されるようになっている。また、ソースラインＳ１〜Ｓｎが第１のグループと第２のグループとの２つのグループに分けられて、第２のグループ、例えばソースラインＳｎ−１・Ｓｎ…に対応する切り替え制御部４４ｎ−１・４４ｎ…には、データラッチ４５ｎ−１・４５ｎ…からの出力をＮＯＴ回路６３ｎ−１・６３ｎ…によって反転させた信号が入力されるようになっている。すなわち、上記各グループのソースラインＳ１…と、ソースラインＳｎ…とは、それぞれ同じ画像データに対して互いに逆のソースライン接続線６１０・６２０に接続される。より具体的には、例えば図１５に示すように、期間Ｔ１で前記実施の形態１などと同様に画素電極Ｐ１１〜Ｐ１ｎへの書き込みが行われた後、期間Ｔ２では、第１のグループではデータラッチ４５１…の出力がＬレベルの場合に、第１のトランスファゲート６１１…がＯＦＦ、第２のトランスファゲート６２１…がＯＮになる一方、第２のグループではデータラッチ４５ｎ…の出力がＬレベルの場合に、第１のトランスファゲート６１ｎ…がＯＮ、第２のトランスファゲート６２ｎ…がＯＦＦになるようになっている。
【００９６】
上記のように構成されることにより、例えば、図１６に示すように１表示ラインが１０画素で構成されている場合について説明すると、期間Ｔ２においては、期間Ｔ１で左側の５画素のうち低電圧が印加された画素に対応するソースラインと、右側の５画素のうち高電圧が印加された画素に対応するソースラインとがショートされる一方、左側の５画素のうち高電圧が印加された画素に対応するソースラインと、右側の５画素のうち低電圧が印加された画素に対応するソースラインとがそれぞれ互いにショートされて、それぞれ互いに接続されたソースラインごとに、各ソースラインに保持される電荷が平均化される。そこで、例えば高電圧が印加されたソースラインに保持される電荷を６（単位はクーロンに比例した単位）、低電圧が印加されたソースラインに保持される電荷を０とし、同図のパターン１に示すような電圧が印加されたとすると、期間Ｔ１、Ｔ３で高電圧が印加される、右から３番目のソースラインに保持される電荷は共に６となり、そのソースラインに期間Ｔ２で保持される電荷は１となるので、その差の５だけの電荷が電源から供給されることになる。これに対して、同図に併せて示すように、期間Ｔ２で印加電圧の高低に係らず全てのソースラインをショートしたとすると、右から３番目のソースラインに保持される電荷は０．６となり、期間Ｔ３で５．４だけの電荷が電源から供給されることになるので、上記のようにグループ分けしてショートさせることにより、０．４の電荷に相当する分だけ消費電力を低減することができる。また、図１６に示す他のパターン２〜５においても、同様に、全てのソースラインをショートさせる場合に比べて、消費電力を低減することができる。
【００９７】
ここで、表示パターンによっては、必ずしも上記のようなグループ分けをすることによって消費電力が小さくなるとは限らないが、図１６に示すような互いに隣り合う表示ラインにおける対応する画素間で表示パターンの相関が高いような表示は、例えばウィンドウ表示や罫線の表示などが多く行われるコンピュータ画面等で多用されるものであるため、特にそのような表示が行われる場合の消費電力の低減に有効である。また、上記のように容量素子を備える必要がないので、回路規模を小さく抑えることができる。さらに、ＣＴＬ１がＬレベルになっている間に、第１のトランスファゲート６１１〜６１ｎ等を単一の切り替え状態に保つだけでよいので、期間の短縮を図ることも容易にできる。
【００９８】
なお、上記の例では表示ラインの各画素を左右に２分してグループ化する例を示したが、これに限らず、例えば奇数列の画素と偶数列の画素とでグループ分けしたり、また、互いに隣り合う複数画素ごとにグループ分けしたりしてもよく、さらには、ランダムな位置の画素で各グループを構成するなどしてもよい。
【００９９】
また、上記の例では一部の切り替え制御部４４ｎ−１・４４ｎ…に、ＮＯＴ回路６３ｎ−１・６３ｎ…によって反転させた信号を入力させる例を示したが、これに限らず、切り替え制御部４４ｎ−１・４４ｎ…から第１のトランスファゲート６１ｎ−１・６１ｎ…に出力される信号と第２のトランスファゲート６２ｎ−１・６２ｎに出力される信号とを入れ替えるようにしてもよい。
【０１００】
また、本実施の形態４においても、ソースライン接続線６１０等を３つ以上設け、多値画像が表示される液晶表示装置に適用するなどしてもよい。また、その際には、相前後してソースラインＳ１〜Ｓｎに印加される電圧が同一か否かではなく、その電圧の差に応じて、ソースライン接続線６１０…への接続の有無などが制御されるようにしてもよい。
【０１０１】
（実施の形態５）
図１７は実施の形態５のソースドライバ７００（液晶駆動装置）を含む液晶表示装置の要部の構成を模式的に示す回路図である。
【０１０２】
上記ソースドライバ７００は、各ソースラインＳ１〜Ｓｎが、ソースライン接続用トランスファゲート７１１〜７１ｎ、およびソースライン接続線７１０を介して接続されるように構成されている。また、上記ソースライン接続用トランスファゲート７１１〜７１ｎは、それぞれ、切り替え制御部７２１〜７２ｎによって制御されるようになっている。この切り替え制御部７２１〜７２ｎは、図１８に示すように、ＮＯＲ回路７２１ａ…と、ＡＮＤ回路７２１ｂ…とを備えて構成され、ＣＴＬ６がＨレベルで、かつ、データラッチ４５１〜４５ｎからの出力と、データラッチ５５１〜５５ｎからの出力とが異なる場合に、すなわちソースラインＳ１〜Ｓｎに印加される電圧が変化する場合にだけ、上記ソースライン接続用トランスファゲート７１１〜７１ｎをＯＮにするようになっている。
【０１０３】
上記のように構成されることにより、相前後して書き込みをするために印加される電圧が変化しないソースラインＳ１〜Ｓｎでは、切り替え制御部７２１〜７２ｎからＬレベルの信号が出力され、ソースライン接続用トランスファゲート７１１〜７１ｎはＯＦＦになるので、他のソースラインＳ１〜Ｓｎとの間で無駄な電荷の移動がないうえ、保持されている電圧と同じ電圧がＤＡコンバータ３１１〜３１ｎから印加されることになるので、電流はほとんど流れず、電力を消費することもない。また、印加される電圧が変化するソースラインＳ１〜Ｓｎどうしでは、切り替え制御部７２１〜７２ｎからＬレベルの信号が出力され、ソースライン接続用トランスファゲート７１１〜７１ｎがＯＮになってソースライン接続線７１０を介して互いに接続されるので、高電圧のソースラインＳ１〜Ｓｎから低電圧のソースラインＳ１〜Ｓｎ、すなわち次に高電圧が印加されるソースラインＳ１〜Ｓｎに電荷が移動するので、高電圧が印加されたときに電源から流れる電流を少なくすることができ、したがって、消費電力が小さく抑えられる。しかも、前記実施の形態４と同様に容量素子を備える必要がないので、やはり、回路規模も小さく抑えられる。さらに、ＣＴＬ１がＬレベルになっている間に、ソースライン接続用トランスファゲート７１１〜７１ｎを単一の切り替え状態に保つだけでよいので、期間の短縮を図ることもやはり容易にできる。
【０１０４】
なお、本実施の形態５においても、多値画像が表示される場合に、相前後してソースラインＳ１〜Ｓｎに印加される電圧の差に応じてソースライン接続線７１０への接続の有無が制御されるようにしてもよい。
【０１０５】
また、上記のように印加電圧が変化する全てのソースラインＳ１〜Ｓｎを互いに接続すれば、それらのソースラインＳ１〜Ｓｎを平均的な電位にすることが容易にできるが、これに限らず、例えば図１９に示すようなソースドライバ８００を設けて、印加電圧が高電圧または低電圧の何れに変化するのかに応じて異なるソースライン接続線に接続されるようにするなどしてもよい。このソースドライバ８００では、ソースラインＳ１〜Ｓｎをソースライン接続線６１０・６２０に接続するための前記実施の形態４（図１４）と同様のトランスファゲート６１１〜６１ｎ・６２１〜６２ｎが、前記実施の形態３（図１０）と同様の切り替え制御部５４１〜５４ｎによって制御されるようになっている。また、第２のグループのソースラインＳｎ−１・Ｓｎ…に対応する切り替え制御部５４ｎ−１・５４ｎ…には、データラッチ４５ｎ−１・５５ｎ−１…からの出力をＮＯＴ回路６３ｎ−１…によって反転させた信号が入力されるようになっている。これによって、図２０に示すように、第１のグループで印加電圧が高電圧に変化するソースラインＳ１…と第２のグループで印加電圧が低電圧に変化するソースラインＳｎ…と、および第１のグループで印加電圧が低電圧に変化するソースラインＳ２…と第２のグループで印加電圧が高電圧に変化するソースラインＳｎ−１…とがそれぞれ接続されるので、それぞれのソースラインの間で、やはり電圧を平均化させて、次に高電圧が印加されるソースラインに流れる電流を減少させることができる。
【０１０６】
【発明の効果】
以上のように本発明によると、ソースラインを容量素子に接続した後に対向電極に接続したり、画像データ信号に応じて、また、さらに、相前後する画像データ信号の変化に応じて、ソースラインに接続される容量素子を切り替えたり、また、画像データ信号や相前後する画像データ信号の変化に応じてソースラインを互いに選択的に接続することにより、消費電力を大幅に低減することが容易に可能になるとともに、電荷の蓄積、供給に要する時間の短縮や、回路規模の低減も可能になる。
【図面の簡単な説明】
【図１】 実施の形態１の液晶表示装置の構成を示す回路図である。
【図２】 同、液晶表示装置の動作を示すタイミングチャートである。
【図３】 実施の形態１の変形例の液晶表示装置の構成を示す回路図である。
【図４】 同、液晶表示装置の動作を示すタイミングチャートである。
【図５】 実施の形態１の他の変形例の液晶表示装置の要部の構成を示す回路図である。
【図６】 実施の形態２の液晶表示装置の構成を示す回路図である。
【図７】 同、切り替え制御部の構成を示す回路図である。
【図８】 同、液晶表示装置の動作を示すタイミングチャートである。
【図９】 実施の形態２の変形例の液晶表示装置の要部の構成を示す回路図である。
【図１０】 実施の形態３の液晶表示装置の構成を示す回路図である。
【図１１】 同、切り替え制御部の構成を示す回路図である。
【図１２】 同、液晶表示装置の動作を示すタイミングチャートである。
【図１３】 実施の形態３の変形例の液晶表示装置の要部の構成を示す回路図である。
【図１４】 実施の形態４の液晶表示装置の構成を示す回路図である。
【図１５】 同、液晶表示装置の動作を示すタイミングチャートである。
【図１６】 同、液晶表示装置の具体的な動作例を示す説明図である。
【図１７】 実施の形態５の液晶表示装置の構成を示す回路図である。
【図１８】 同、切り替え制御部の構成を示す回路図である。
【図１９】 実施の形態５の変形例の液晶表示装置の構成を示す回路図である。
【図２０】 同、液晶表示装置の動作を示すタイミングチャートである。
【図２１】 従来の液晶表示装置の構成を示す回路図である。
【符号の説明】
Ｇ１〜Ｇｍ ゲートライン
Ｓ１〜Ｓｎ ソースライン
Ｌ１１〜Ｌｍｎ 液晶層
Ｐ１１〜Ｐｍｎ 画素電極
Ｔ１１〜Ｔｍｎ 画素スイッチ
１００ 液晶パネル
１０１ 対向電極
２００ ゲートドライバ
３００ ソースドライバ
３０１ タイミング制御部
３１１〜３１ｎ ＤＡコンバータ
３２１〜３２ｎ ＤＡ接続トランスファゲート
３３０ ソースライン接続線
３３１〜３３ｎ 接続線用トランスファゲート
３４１ 正極性容量素子用トランスファゲート
３４２ 負極性容量素子用トランスファゲート
３４３ 対向電極用トランスファゲート
３４４ 短絡用トランスファゲート
３５１ 正極性容量素子
３５２ 負極性容量素子
３６０ ソースライン接続線
３６１〜３６ｎ 接続線用トランスファゲート
３７０ ソースライン接続線
３７１〜３７ｎ 接続線用トランスファゲート
３８１・３８２ 対向電極用トランスファゲート
４００ ソースドライバ
４０１ タイミング制御部
４１１〜４１ｎ 高電圧用トランスファゲート
４２１〜４２ｎ 低電圧用トランスファゲート
４３１ 高電圧用容量素子
４３２ 低電圧用容量素子
４４１〜４４ｎ 切り替え制御部
４４１ａ ＡＮＤ回路
４４１ｂ ＡＮＤ回路
４５１〜４５ｎ データラッチ
４６１ ＋Ｈ用容量素子
４６２ ＋Ｌ用容量素子
４６３ −Ｌ用容量素子
４６４ −Ｈ用容量素子
４７１〜４７ｎ 切り替え制御部
４７１ａ・４７１ｂ ＡＮＤ回路
５００ ソースドライバ
５４１〜５４ｎ 切り替え制御部
５４１ａ ＮＯＲ回路
５４１ｂ ラッチ回路
５４１ｃ ＡＮＤ回路
５４１ｄ ＡＮＤ回路
５５１〜５５ｎ データラッチ
６００ ソースドライバ
６１０ ソースライン接続線
６１１〜６１ｎ 第１のトランスファゲート
６２０ ソースライン接続線
６２１〜６２ｎ 第２のトランスファゲート
７００ ソースドライバ
７１０ ソースライン接続線
７１１〜７１ｎ ソースライン接続用トランスファゲート
７２１〜７２ｎ 切り替え制御部
７２１ａ ＮＯＲ回路
７２１ｂ ＡＮＤ回路
８００ ソースドライバ
【発明の属する技術分野】
本発明は、画像データに応じた電圧をソースライン、および画素スイッチを介して画素電極に印加して、画素電極と対向電極との間に電荷を蓄積させることにより画像を表示させる、いわゆるアクティブマトリクス液晶パネルを用いた液晶表示装置を駆動する液晶駆動装置に関する技術に属する。
【０００２】
【従来の技術】
アクティブマトリクス方式の液晶表示装置は、例えば図２１に示すように、液晶層９０１と、画素電極９０２と、対向電極９０３と、ＴＦＴ（Thin Film Transistor）から成る画素スイッチ９０４と、ゲートライン９０５と、ソースライン９０６とを有する液晶パネル９０７、ゲートドライバ９０８、およびソースドライバ９０９を備えて構成されている。
【０００３】
上記ゲートドライバ９０８は、各ゲートライン９０５に順次駆動パルスを印加するようになっている。また、ソースドライバ９０９は、各ソースライン９０６に、各画素の画像データに応じた電圧を印加するようになっている。すなわち、ソースライン９０６には、順次駆動パルスが入力される各ゲートライン９０５に対応した画素の画像データに応じて逐次変化する電圧が印加され、その電圧が画素電極９０２と対向電極９０３との間（液晶容量）に保持されることにより、画像が表示されるようになっている。
【０００４】
上記のような液晶表示装置においては、主として、ソースライン９０６に印加される電圧が変化する際に、液晶容量に加えて、ソースライン９０６の寄生容量に対して充放電する電流が流れることにより電力が消費される。特に、画質の低下を防止するために互いに隣接するゲートライン９０５に対応する画素ごとに極性が反転されるライン反転駆動が行われる場合には、各極性反転ごとに流れる充放電電流が大きいために、画素間の表示濃度差が小さい場合でも消費電力が大きくなりがちである。
【０００５】
上記消費電力の低減は、特に近年急増しつつある携帯電話などの携帯端末のように電池による長時間の駆動が求められる機器等において重要な課題となっている。そこで、上記消費電力を低減するために種々の技術が提案されている。
【０００６】
例えば、特開２０００−２２１９３２号公報には、ソースドライバによるソースラインへの電圧の印加に先立って、一旦、全てのソースラインを互いに接続してソースラインの電位を平均化することにより、ソースドライバによって画像データに応じた電圧が印加されたときに流れる電流を低減する技術が開示されている。
【０００７】
また、特表平９−５０４３８９号公報には、ソースドライバによるソースラインへの電圧の印加に先立って、ソースラインにコンデンサを接続することにより、コンデンサに電荷を蓄積し、または蓄積された電荷を放電するとともにソースラインの電位を平均化する技術が開示されている。
【０００８】
また、特開平１０−２２２１３０号公報には、正極性用のコンデンサと負極性用のコンデンサとを用いて、例えばソースラインに正の電圧を印加した後に負の電圧を印加する際に、まず正極性用のコンデンサをソースラインに接続して正の電荷を蓄積するとともにソースラインの電位を低下させ、さらに、負の電荷が蓄積された負極性用のコンデンサを接続して、よりソースラインの電位を低下させることにより、次の負の電圧を印加したときに流れる電流の低減を図る技術が開示されている。
【０００９】
【発明が解決しようとする課題】
しかしながら、上記従来の液晶駆動装置では、何れも消費電力を大幅に低減することは困難であるという問題点を有していた。すなわち、上記のように一律に全てのソースラインを互いに接続したりコンデンサを接続したりすると、何れのソースラインも平均的な電位になってしまうため、例えば次にも同程度の電圧が印加されるような場合には再度ソースラインの電位を引き上げ、または引き下げるための電荷の供給が必要となってしまう。それゆえ、無駄な電荷の移動が生じてしまい、その分、消費電力が増加することになる。また、上記特開平１０−２２２１３０号公報に開示されているように、ソースラインに画像データに応じた電圧を印加するごとにコンデンサを２回接続すると、そのシーケンスに要する時間が長くなるため、適切な走査周波数で画像を表示させることが困難になるという問題も生じることがある。
【００１０】
本発明は、上記の点に鑑み、消費電力を大幅に低減することを容易に可能にするとともに、電荷の蓄積や供給に要する時間の短縮や、回路規模の低減を可能にすることを課題とする。
【００１１】
【課題を解決するための手段】
前記の課題を解決するために、請求項１の発明が講じた解決手段は、
ソースラインと、画素スイッチと、上記ソースラインに上記画素スイッチを介して接続された画素電極と、上記画素電極に対向して設けられた対向電極とを有する液晶表示装置における上記画素電極に、上記ソースラインを介して、画素ごとの画像データに応じ、かつ、所定の電圧よりも高い高電圧と低い低電圧とを交互に印加する液晶駆動装置であって、
電荷を蓄積する第１の電荷蓄積手段および第２の電荷蓄積手段と、
上記ソースラインと上記第１の電荷蓄積手段とを断接する第１の電荷蓄積手段断接手段と、
上記ソースラインと上記第２の電荷蓄積手段とを断接する第２の電荷蓄積手段断接手段と、
上記ソースラインと上記対向電極とを断接する対向電極断接手段と、
上記第１の電荷蓄積手段と上記第２の電荷蓄積手段とを相互に断接する相互断接手段と、
先の上記画素電極に上記高電圧を印加した後、次の上記画素電極に上記低電圧を印加する前に、
第１のタイミングで、上記ソースラインと上記第１の電荷蓄積手段とを接続した後、
第２のタイミングで、上記ソースラインと上記対向電極とを接続する一方、
上記次の画素電極に上記低電圧を印加した後、さらに次の上記画素電極に上記高電圧を印加する前に、
第３のタイミングで、上記ソースラインと上記第２の電荷蓄積手段とを接続した後、
第４のタイミングで、上記ソースラインと上記対向電極とを接続するとともに、
上記第１のタイミング、または上記第３のタイミングより後の第５のタイミングで、上記第１の電荷蓄積手段と上記第２の電荷蓄積手段とを相互に接続するように制御する制御手段と、
を備えたことを特徴とする。
【００１２】
請求項１の発明によると、第１および第３のタイミングでソースラインが第１または第３の電荷蓄積手段に接続されて電荷の蓄積、供給が行われるとともに、第２および第４のタイミングでソースラインが対向電極に接続されることにより、ソースラインの電圧が次に印加される電圧に近づくので、次に電圧が印加されたときに流れる電流を減少させ、消費電力を低減することができる。また、第５のタイミングで第１および第２の電荷蓄積手段が相互に接続されることにより、これらの電荷蓄積手段の電圧が平均的に対向電極の電圧になるので、上記電荷の蓄積、供給を効率よく行わせることができる。
【００２２】
また、請求項２の発明は、
ソースラインと、画素スイッチと、上記ソースラインに上記画素スイッチを介して接続された画素電極と、上記画素電極に対向して設けられた対向電極とを有する液晶表示装置における上記画素電極に、上記ソースラインを介して、画素ごとの画像データに応じた電圧を印加する液晶駆動装置であって、
それぞれ上記ソースラインどうしを接続する第１のソースライン接続線および第２のソースライン接続線と、
上記ソースラインと上記第１のソースライン接続線とを選択的に断接する第１の接続線断接手段と、
上記ソースラインと上記第２のソースライン接続線とを選択的に断接する第２の接続線断接手段と、
先の上記画素電極に第１の電圧を印加した後、次の上記画素電極に第２の電圧を印加する前に、
上記複数のソースラインを少なくとも第１のグループと第２のグループとにグループ分けしたうちの
上記第１のグループについては、上記第１の電圧が所定の電圧よりも高い場合に上記ソースラインを上記第１のソースライン接続線に接続する一方、上記所定の電圧よりも低い場合に上記第２のソースライン接続線に接続するとともに、
上記第２のグループについては、上記第１の電圧が所定の電圧よりも低い場合に上記ソースラインを上記第１のソースライン接続線に接続する一方、上記所定の電圧よりも高い場合に上記第２のソースライン接続線に接続するように制御する制御手段と、
を備えたことを特徴とする。
【００２３】
請求項２の発明によると、グループ分けされたソースラインが、それぞれ印加される電圧に応じて上記のように接続されることにより、例えばウィンドウ表示や罫線の表示などが多く行われるコンピュータ画面等で多用される、隣り合う表示ラインにおける対応する画素間で表示パターンの相関が高いような表示の場合に、ソースラインの電圧を次に印加される電圧に近づけて、次に電圧が印加されたときに流れる電流を減少させ、消費電力を低減することができる。しかも、電荷蓄積手段を用いる必要がないので、回路規模を大幅に低減することができる。
【００２４】
また、請求項３の発明は、
請求項２の液晶駆動装置であって、
上記制御手段は、上記ソースラインと上記第１のソースライン接続線または上記第２のソースライン接続線との接続の有無を、上記第１の電圧および上記第２の電圧に応じて制御することを特徴とする。
【００２５】
また、請求項４の発明は、
請求項３の液晶駆動装置であって、
上記制御手段は、上記ソースラインと上記第１のソースライン接続線または上記第２のソースライン接続線との接続を、上記第１の電圧と上記第２の電圧との差が所定以上の場合に行うように制御することを特徴とする。
【００２６】
これらによると、ソースラインに印加される電圧の変化が小さい場合には無駄な電荷の移動が防止されるので、より一層電荷の利用効率を向上させることができる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して説明する。
【００３１】
（実施の形態１）
図１は本発明の実施の形態１に係るライン反転駆動のソースドライバ３００（液晶駆動装置）と、ゲートドライバ２００と、液晶パネル１００とを含む液晶表示装置の要部の構成を模式的に示す回路図である。ここで、上記ライン反転駆動は、液晶パネル１００の表示画質の低下を防止するために、水平走査周期ごとに、後述する対向電極に対して画素電極に印加される電圧の極性を逆転させるもので、一般に、対向電極の電位を一定に保って、これより高低の電圧を画素電極に印加する方法と、対向電極の電位を変化させて、画素電極に印加される電圧との高低関係を逆転させる方法とがあるが、ここでは、説明の簡単のために前者の例について説明する。
【００３２】
図１において、液晶パネル１００は、
液晶層Ｌ１１〜Ｌｍｎと、
画素電極Ｐ１１〜Ｐｍｎと、
対向電極１０１と、
例えばＴＦＴ（Thin Film Transistor）から成る画素スイッチＴ１１〜Ｔｍｎと、
ゲートラインＧ１〜Ｇｍと、
ソースラインＳ１〜Ｓｎとを備え、上記各画素電極Ｐ１１〜Ｐｍｎと対向電極１０１との間（液晶容量）に画像データに応じた画像信号電圧が保持されることによって、画像が表示されるようになっている。
【００３３】
ゲートドライバ２００は、各ゲートラインＧ１〜Ｇｍに順次駆動パルスを印加して、各ゲートラインＧ１〜Ｇｍに接続されている画素スイッチＴ１１〜ＴｍｎをＯＮにすることにより、ソースラインＳ１〜Ｓｎの電圧が画素電極Ｐ１１〜Ｐｍｎに印加されるようになっている。
【００３４】
また、ソースドライバ３００は、各ソースラインＳ１〜Ｓｎに各画素の画像信号電圧を印加するようになっている。より詳しくは、ソースドライバ３００には、ディジタルの画像データをアナログの電圧信号に変換するＤＡコンバータ３１１〜３１ｎが設けられ、各ＤＡコンバータ３１１〜３１ｎが、ＤＡ接続トランスファゲート３２１〜３２ｎを介して各ソースラインＳ１〜Ｓｎに接続されるようになっている。
【００３５】
ソースラインＳ１〜Ｓｎは、また、接続線用トランスファゲート３３１〜３３ｎ、およびソースライン接続線３３０を介して互いに接続されるとともに、正極性容量素子用トランスファゲート３４１、負極性容量素子用トランスファゲート３４２、または対向電極用トランスファゲート３４３を介して、正極性容量素子３５１の一端側、負極性容量素子３５２の一端側、または前記対向電極１０１に接続されるようになっている。上記容量素子３５１・３５２は、それぞれ、ソースラインＳ１〜Ｓｎの寄生容量等との間で、正または負の電荷の蓄積、供給をするようになっている。また、上記容量素子３５１・３５２の一端側は、短絡用トランスファゲート３４４を介して互いに接続されるようになっている。上記容量素子３５１・３５２の他端側は、限定されないが、例えば対向電極１０１に接続されている。
【００３６】
上記各トランスファゲート３２１…等は、それぞれ、タイミング制御部３０１から出力される制御信号ＣＴＬ１、ＣＴＬ２、ＣＴＬ３、ＳＥＬＨ、ＳＥＬＬ、またはＳＨＯＲＴによって制御されるようになっている。
【００３７】
上記のように構成された液晶表示装置は、図２に示す各制御信号の変化に応じた以下のような動作によって、各画素電極Ｐ１１〜Ｐｍｎと対向電極１０１との間に画像データに応じた画像信号電圧が保持（書き込み）されるようになっている。
【００３８】
（期間Ｔ１）
この期間は、各ゲートラインＧ１〜Ｇｍのうちの何れか、例えばゲートラインＧ１がＨレベルになって、画素電極Ｐ１１〜Ｐ１ｎへの書き込みが行われる期間である。このとき、制御信号ＣＴＬ１がＨレベルになってＤＡ接続トランスファゲート３２１〜３２ｎがＯＮになり、ＤＡコンバータ３１１〜３１ｎから出力された例えば対向電極１０１に対して正極性の画像信号電圧がソースラインＳ１〜Ｓｎに印加される。そこで、上記のようにゲートドライバ２００からゲートラインＧ１にＨレベルの駆動パルスが出力されると、そのゲートラインＧ１に接続された各画素スイッチＴ１１〜Ｔ１ｎがＯＮになり、ＤＡコンバータ３１１〜３１ｎから出力された画像信号電圧が画素電極Ｐ１１〜Ｐ１ｎに印加され、画素電極Ｐ１１〜Ｐ１ｎと対向電極１０１との間の液晶容量に保持される。また、この電圧は、ソースラインＳ１〜Ｓｎの寄生容量にも保持される。
【００３９】
（期間Ｔ２）
次に、ＣＴＬ１がＬレベルになるとＤＡ接続トランスファゲート３２１〜３２ｎがＯＦＦになる一方、ＣＴＬ２およびＳＥＬＨがＨレベルになると接続線用トランスファゲート３３１〜３３ｎおよび正極性容量素子用トランスファゲート３４１がＯＮになり、ソースラインＳ１〜Ｓｎが、ＤＡコンバータ３１１〜３１ｎから切り離されるとともに正極性容量素子３５１に接続される。そこで、ソースラインＳ１〜Ｓｎの寄生容量に保持された正の電荷が正極性容量素子３５１に移動し、ソースラインＳ１〜Ｓｎの電位は低下する。
【００４０】
（期間Ｔ３）
ＳＥＬＨがＬレベルになると正極性容量素子用トランスファゲート３４１がＯＦＦになる一方、ＣＴＬ３がＨレベルになると対向電極用トランスファゲート３４３がＯＮになり、ソースラインＳ１〜Ｓｎが、正極性容量素子３５１から切り離されるとともに対向電極１０１に接続される。そこで、ソースラインＳ１〜Ｓｎの電位はさらに低下し、対向電極１０１と同じ電位になる。
【００４１】
（期間Ｔ４）
この期間では、負極性の電圧について、上記期間Ｔ１で説明したのと同様にして画素電極Ｐ２１〜Ｐ２ｎへの書き込みが行われる。すなわち、ＣＴＬ１がＨレベルになると、ＤＡ接続トランスファゲート３２１〜３２ｎがＯＮになり、ＤＡコンバータ３１１〜３１ｎから出力された負極性の画像信号電圧がソースラインＳ１〜Ｓｎに印加される。そして、ゲートドライバ２００から上記期間Ｔ１で駆動パルスが印加されたゲートラインＧ１の次のゲートラインＧ２に駆動パルスが出力されて、これに対応する画素電極Ｐ２１〜Ｐ２ｎにＤＡコンバータ３１１〜３１ｎから出力された負極性の画像信号電圧が印加されて保持される。ここで、上記画像信号電圧が印加される前のソースラインＳ１〜Ｓｎの電圧は、上記のように対向電極１０１と同じ電圧になっているので、正極性の画像信号電圧が保持されている状態で負極性の画像信号電圧が印加される場合に比べて消費電力は低減される。
【００４２】
（期間Ｔ５）
上記期間Ｔ２と同様にして、ただしＳＥＬＨの代わりにＳＥＬＬがＨレベルになると、負極性容量素子用トランスファゲート３４２がＯＮになり、ソースラインＳ１〜Ｓｎが、ＤＡコンバータ３１１〜３１ｎから切り離されるとともに負極性容量素子３５２に接続される。そこで、ソースラインＳ１〜Ｓｎの寄生容量に保持された負の電荷が負極性容量素子３５２に移動し、ソースラインＳ１〜Ｓｎの電位が上昇する。
【００４３】
（期間Ｔ６）
ＳＥＬＬがＬレベルになるとともにＣＴＬ３がＨレベルになると、負極性容量素子用トランスファゲート３４２がＯＦＦ、対向電極用トランスファゲート３４３がＯＮになり、ソースラインＳ１〜Ｓｎが対向電極１０１に接続されて、ソースラインＳ１〜Ｓｎの電位はさらに上昇し、対向電極１０１と同じ電位になる。
【００４４】
（期間Ｔ７以降）
以下、上記期間Ｔ１〜Ｔ６と同じ動作が繰り返されることにより、ＤＡコンバータ３１１〜３１ｎから出力された画像信号電圧が、各ゲートラインＧ１〜Ｇｍに対応する画素電極Ｐ１１〜Ｐｍｎに順次印加されて、１画面分の画像が表示される。
【００４５】
また、例えば上記期間Ｔ７の期間中にＳＨＯＲＴがＨレベルになり、短絡用トランスファゲート３４４がＯＮになって容量素子３５１・３５２どうしがショートされると、容量素子３５１・３５２の両端子間の電圧がショート前の平均の電圧になる。この平均の電圧は、確率的にほぼ対向電極１０１と同じ電圧になる。
【００４６】
それゆえ、上記のように期間Ｔ２または期間Ｔ５で、これらの容量素子３５１・３５２にソースラインＳ１〜Ｓｎが接続されることによって、また、さらにその後にソースラインＳ１〜Ｓｎが対向電極１０１に接続されることによって、ソースラインＳ１〜Ｓｎの電圧を低下または上昇させることができる。したがって、次に画像データに応じた画像信号電圧が印加される際に消費される電力を低減することができる。
【００４７】
なお、上記の例では、便宜上、ソースラインＳ１〜Ｓｎの電圧を正極性または負極性として説明したが、これは対向電極１０１の電位に対する相対的なものであり、したがって、例えば所定の電源の基準電位や接地電位に対して共に正極性や負極性であったりしても、消費電力が低減されるメカニズム自体は同じである。
【００４８】
また、対向電極１０１の電位は一定であるとして説明したが、これを変化させることによってソースラインＳ１〜Ｓｎの電圧が負極性になるようにしてもよく、この場合でも、電荷の移動等の実質的な動作は同じである。
【００４９】
また、上記の例では、容量素子３５１・３５２の他端側が対向電極１０１に接続されている例を説明したが、これに限るものではない。すなわち、対向電極１０１とは異なる電位に接続されたとしても、その電位と対向電極１０１の電位との電位差に応じて、容量素子３５１・３５２に蓄積される電荷が増減するだけで、上記のような動作は同じになる。ここで、上記のように対向電極１０１に接続される場合には、容量素子３５１・３５２の一端側どうしをショートさせたときに、その一端側の電位は対向電極１０１と同じ電位、すなわち他端側と同じ電位になる。そこで、そのように容量素子３５１・３５２の他端側が対向電極１０１に接続される場合には、上記ショートに代えて各容量素子３５１・３５２の両端側ををそれぞれ個別にショートさせて容量素子３５１・３５２に蓄積されている電荷を放電させるようにしてもよい。
【００５０】
また、容量素子３５１・３５２どうしをショートさせるためには、上記のように短絡用トランスファゲート３４４を用いるのに代えて、正極性容量素子用トランスファゲート３４１と負極性容量素子用トランスファゲート３４２とを同時にＯＮにするようにしてもよい。
【００５１】
また、上記容量素子３５１・３５２をショートさせる期間は、期間Ｔ７に限らず、Ｔ３、４、６の何れかの期間、すなわち容量素子３５１・３５２が何れもソースラインＳ１〜Ｓｎから切り離されている期間であればよい。
【００５２】
また、各トランスファゲート３２１…等の接続関係も上記に限定されるものではなく、例えば図３に示すように構成してもよい。同図の例では、ソースラインＳ１〜Ｓｎは、接続線用トランスファゲート３６１〜３６ｎ、ソースライン接続線３６０、および正極性容量素子用トランスファゲート３４１を介して正極性容量素子３５１に接続される一方、接続線用トランスファゲート３７１〜３７ｎ、ソースライン接続線３７０、および負極性容量素子用トランスファゲート３４２を介して負極性容量素子３５２に接続されるようになっている。また、ソースライン接続線３６０・３７０は、それぞれ対向電極用トランスファゲート３８１・３８２を介して対向電極１０１に接続されるようになっている。このように構成される場合でも、図４に示すような各制御信号ＣＴＬ１、ＣＴＬ３〜５、ＳＥＬＨ、ＳＥＬＬ、およびＳＨＯＲＴによって各トランスファゲート３６１…等を制御することにより、実質的に同じ動作をさせることができ、消費電力を低減することができる。
【００５３】
また、ソースラインＳ１〜Ｓｎを容量素子３５１・３５２や対向電極１０１に接続する際（期間Ｔ２、Ｔ３、Ｔ５、Ｔ６等）に、次に書き込みを行う１ラインの画素のゲートライン、例えばゲートラインＧ２に、ゲートドライバ２００からの駆動パルスを印加して画素スイッチＴ２１〜Ｔ２ｎをＯＮにすれば、これらの画素の液晶容量に関しても、同様に容量素子３５１・３５２との間での電荷の蓄積、供給をすることができる。
【００５４】
また、ソースラインＳ１〜Ｓｎの寄生容量は、ソースラインＳ１〜ＳｎとゲートラインＧ１〜Ｇｍとの間にも生じる。そこで、ソースラインＳ１〜Ｓｎを対向電極１０１に接続するのに代えて、ゲートラインＧ１〜Ｇｍに接続するようにして、上記寄生容量に起因する消費電力の増大を防止するようにしてもよい。ただし、この場合には、ゲートドライバ２００と各ゲートラインＧ１〜Ｇｍとを切り離すために、上記ＤＡ接続トランスファゲート３２１〜３２ｎと同様のトランスファゲートを設けるなどする必要があるとともに、複数のゲートラインＧ１〜ＧｍをソースラインＳ１〜Ｓｎと接続する場合には、画素スイッチＴ１１〜Ｔｍｎとして、ソース−ゲート間電圧が０ＶのときにＯＦＦ状態になるものを用いる必要がある。
【００５５】
また、上記のようなライン反転駆動に加えて、互いに隣り合うソースラインＳ１〜Ｓｎごとに逆極性の画像信号電圧が印加される列反転駆動が適用される場合には、例えば図５に示すように、ソースライン接続線３３０、接続線用トランスファゲート３３１〜３３ｎや、容量素子３５１・３５２等を奇数列用と偶数列用とで分けて設けるなどすればよい。
【００５６】
また、上記のように画素電極Ｐ１１〜Ｐ１ｍへの書き込みが行われるごとに、正極性容量素子３５１または負極性容量素子３５２の一方だけをソースラインＳ１〜Ｓｎに接続するだけでなく、一方の容量素子を接続してから対向電極１０１を接続した後、さらに他方の容量素子を接続するようにしてもよい。この場合には、ＤＡコンバータ３１１〜３１ｎからの電圧が印加されるあいだのシーケンスは増えるが、容量素子３５１・３５２による電荷の蓄積、供給が一層効率よく行われるので、より消費電力を低減することができる。また、２つの容量素子３５１・３５２を順次接続するのに代えて、１つの容量素子の両端子を交互に切り替えて接続するようにすれば、正極性容量素子３５１と負極性容量素子３５２とを兼用させることができるので、回路規模の低減を図ることもできる。また、このように１つの容量素子の両端子を交互に切り替えて接続することによる回路規模の低減は、対向電極１０１への接続を行わない場合にも有効である。
【００５７】
（実施の形態２）
本発明の実施の形態２として、より消費電力を低減し得る液晶駆動装置について説明する。この実施の形態２では、説明の便宜上、対向電極１０１に対して同極性の相対的に高低の２種類の電圧が画素電極Ｐ１１〜Ｐｍｎに印加されて２値画像が表示される場合の例を説明する。また、電荷の移動については、正電荷の移動として説明する。なお、以下の実施の形態において、前記実施の形態１等と同様の機能を有する構成要素については同一の符号を付して説明を省略する。
【００５８】
図６は実施の形態２のソースドライバ４００（液晶駆動装置）を含む液晶表示装置の要部の構成を模式的に示す回路図である。
【００５９】
上記ソースドライバ４００では、ソースラインＳ１〜Ｓｎは、高電圧用トランスファゲート４１１〜４１ｎを介して高電圧用容量素子４３１に接続される一方、低電圧用トランスファゲート４２１〜４２ｎを介して低電圧用容量素子４３２に接続されるようになっている。上記高電圧用トランスファゲート４１１〜４１ｎ、および低電圧用トランスファゲート４２１〜４２ｎは、切り替え制御部４４１〜４４ｎによって制御されるようになっている。すなわち、前記実施の形態１の変形例（図３）と比べて、各ソースラインＳ１〜Ｓｎがトランスファゲート４１１・４２１…を介して容量素子４３１・４３２に接続される点では類似しているが、トランスファゲート４１１…が切り替え制御部４４１〜４４ｎによって個別に制御される点が大きく異なる。
【００６０】
上記切り替え制御部４４１〜４４ｎは、例えば図７に示すように、２つのＡＮＤ回路４４１ａ・４４１ｂ…を備えて構成され、データラッチ４５１〜４５ｎからＤＡコンバータ３１１〜３１ｎに入力される画像データ信号、および制御信号ＣＴＬ６に応じて、高電圧用トランスファゲート４１１〜４１ｎ、または低電圧用トランスファゲート４２１〜４２ｎを選択的にＯＮにするようになっている。また、タイミング制御部４０１は、制御信号ＣＴＬ１、ＣＴＬ６を出力するようになっている。
【００６１】
上記のように構成された液晶表示装置は、図８に示す各制御信号の変化に応じた以下のような動作によって、各画素電極Ｐ１１〜Ｐｍｎと対向電極１０１との間に画像データに応じた画像信号電圧が保持（書き込み）されるようになっている。ここで、表示される画像の例として、縦横に隣接する画素ごとに明暗が反転する市松模様の画像を例に挙げて説明する。
【００６２】
（期間Ｔ１）
この期間では、実施の形態１（図２）と同様にして、例えば画素電極Ｐ１１〜Ｐ１ｎへの書き込みが行われる。すなわち、データラッチ４５１〜４５ｎから出力される画像データ信号に応じた画像信号電圧がＤＡコンバータ３１１〜３１ｎから出力されるとともに、ＣＴＬ１がＨレベルになってＤＡ接続トランスファゲート３２１〜３２ｎがＯＮになると、上記画像信号電圧がソースラインＳ１〜Ｓｎに印加される。そこで、ゲートラインＧ１がＨレベルに駆動されると、画素スイッチＴ１１〜Ｔ１ｎがＯＮになって上記画像信号電圧が画素電極Ｐ１１〜Ｐ１ｎに印加され、画素電極Ｐ１１〜Ｐ１ｎと対向電極１０１との間の液晶容量に保持される。一方、この期間Ｔ１では、ＣＴＬ６がＬレベルなので、切り替え制御部４４１〜４４ｎのＡＮＤ回路４４１ａ・４４１ｂ…は上記データラッチ４５１〜４５ｎから出力される画像データ信号に係らずＬレベルの信号を出力し、高電圧用トランスファゲート４１１〜４１ｎ、および低電圧用トランスファゲート４２１〜４２ｎは、何れもＯＦＦになる。
【００６３】
（期間Ｔ２）
次に、ＣＴＬ１がＬレベル、ＣＴＬ６がＨレベルになると、ＤＡ接続トランスファゲート３２１〜３２ｎがＯＦＦになるとともに、各高電圧用トランスファゲート４１１〜４１ｎまたは低電圧用トランスファゲート４２１〜４２ｎがデータラッチ４５１〜４５ｎからの画像データ信号に応じてＯＮになり、各ソースラインＳ１〜Ｓｎが高電圧用容量素子４３１、または低電圧用容量素子４３２の何れかに接続される。
【００６４】
より詳しくは、図８の例では、例えばデータラッチ４５１の出力はＬレベルなので、切り替え制御部４４１のＡＮＤ回路４４１ａからはＬレベルの信号が出力されて高電圧用トランスファゲート４１１がＯＦＦになる一方、ＡＮＤ回路４４１ｂからはＨレベルの信号が出力されて低電圧用トランスファゲート４２１がＯＮになり、ソースラインＳ１は低電圧用容量素子４３２に接続される。そこで、低電圧用容量素子４３２に蓄積されている正電荷がソースラインＳ１に供給され、ソースラインＳ１の電位は上昇する（図８の記号Ａ）。
【００６５】
また、例えばデータラッチ４５２の出力はＨレベルなので、切り替え制御部４４２のＡＮＤ回路４４２ａからはＨレベルの信号が出力されて高電圧用トランスファゲート４１２がＯＮになる一方、ＡＮＤ回路４４２ｂからはＬレベルの信号が出力されて低電圧用トランスファゲート４２２がＯＦＦになり、ソースラインＳ２は高電圧用容量素子４３１に接続される。そこで、上記ソースラインＳ２に保持されている正電荷が高電圧用容量素子４３１に移動して蓄積されるとともに、ソースラインＳ２の電位は低下する（図８の記号Ｂ）。
【００６６】
（期間Ｔ３）
その後、ＣＴＬ１がＬレベル、ＣＴＬ６がＨレベルのままで、データラッチ４５１〜４５ｎに図示しないラッチ信号が入力されると、次のゲートラインＧ２に対応する各画素の画像データ信号がラッチされ、切り替え制御部４４１〜４４ｎに入力される。（なお、上記ラッチされた画像信号はＤＡコンバータ３１１〜３１ｎにも入力されるが、ＤＡ接続トランスファゲート３２１〜３２ｎがＯＦＦのままなのでソースラインＳ１〜Ｓｎの電位には影響を及ぼさない。）
そこで、例えば図８の例ではデータラッチ４５１にラッチされ出力される信号はＨレベルなので、切り替え制御部４４１のＡＮＤ回路４４１ａからＨレベルの信号が出力されて高電圧用トランスファゲート４１１がＯＮになる一方、ＡＮＤ回路４４１ｂからはＬレベルの信号が出力されて低電圧用トランスファゲート４２１がＯＦＦになり、ソースラインＳ１は高電圧用容量素子４３１に接続される。そこで、高電圧用容量素子４３１に蓄積されている正電荷がソースラインＳ１に供給され、ソースラインＳ１の電位はさらに上昇する（図８の記号Ｃ）。
【００６７】
また、データラッチ４５２の出力はＬレベルなので、切り替え制御部４４２のＡＮＤ回路４４２ａからＬレベルの信号が出力されて高電圧用トランスファゲート４１２がＯＦＦになる一方、ＡＮＤ回路４４２ｂからはＨレベルの信号が出力されて低電圧用トランスファゲート４２２がＯＮになり、ソースラインＳ２は低電圧用容量素子４３２に接続される。そこで、上記ソースラインＳ２に保持されている正電荷が低電圧用容量素子４３２に移動して蓄積されるとともに、ソースラインＳ２の電位はさらに低下する（図８の記号Ｄ）。
【００６８】
（期間Ｔ４）
上記期間Ｔ１で説明したのと同様に、画素電極Ｐ２１〜Ｐ２ｎへの書き込みが行われる。すなわち、ＣＴＬ６がＬレベルになってトランスファゲート４１１〜４１ｎ・４２１〜４２ｎが全てＯＦＦになるとともに、ＣＴＬ１がＨレベルになると、ＤＡ接続トランスファゲート３２１〜３２ｎがＯＮになり、ＤＡコンバータ３１１〜３１ｎから出力された画像信号電圧がソースラインＳ１〜Ｓｎに印加される。
【００６９】
具体的には、例えばデータラッチ４５１の出力はＨレベルなので、高電圧がソースラインＳ１および画素電極Ｐ２１に印加される。ここで、例えば前記のように期間Ｔ２、Ｔ３でソースラインＳ１の電位が上昇しているので（図８の記号Ｃ）、ＤＡコンバータ３１１からは図８に記号Ｅで示す電位差に応じた電荷を供給するだけでよい。
【００７０】
（期間Ｔ５以降）
以下、上記期間Ｔ２〜Ｔ４と同じ動作が繰り返されることにより、ＤＡコンバータ３１１〜３１ｎから出力された画像信号電圧が、各ゲートラインＧ１〜Ｇｍに対応する画素電極Ｐ１１〜Ｐｍｎに順次印加されて、１画面分の画像が表示される。
【００７１】
上記期間Ｔ２やＴ５のように、ソースラインＳ１〜Ｓｎの電位に応じて、すなわち直前に画素電極Ｐ１１〜Ｐｍｎに印加された電圧に応じて、ソースラインＳ１〜Ｓｎが高電圧用容量素子４３１または低電圧用容量素子４３２に選択的に接続されることにより、ソースラインＳ１〜Ｓｎ間で無駄な電荷の移動を生じることなく、高電圧用容量素子４３１への電荷の蓄積、および低電圧用容量素子４３２からの電荷の供給を行うことができる。すなわち、高電位のソースラインＳ１〜Ｓｎに保持されている電荷は高電圧用容量素子４３１に蓄積され、低電位のソースラインＳ１〜Ｓｎは、低電圧用容量素子４３２から電荷が供給されて電位が上昇する。さらに、続く期間Ｔ３やＴ６のように次にソースラインＳ１〜Ｓｎに印加される電圧に応じて、高電圧用容量素子４３１または低電圧用容量素子４３２に選択的に接続されることにより、次に高電圧が印加されるソースラインＳ１〜Ｓｎは高電圧用容量素子４３１から電荷が供給されてさらに電位が上昇する一方、次に低電圧が印加されるソースラインＳ１〜Ｓｎに保持されている電荷は低電圧用容量素子４３２に蓄積される。したがって、ソースラインＳ１〜Ｓｎに保持されている電荷が有効に蓄積され、利用されるようにして、消費電力を低減することができる。
【００７２】
なお、上記の例では、２値画像が表示される液晶表示装置に適用される場合について説明したが、これに限らず、多値画像が表示される場合にも同様に適用することができる。この場合には、切り替え制御部４４１〜４４ｎに入力する信号として、画像データの最上位ビット（ＭＳＢ）の信号を用いるようにしてもよいし、容量素子を３つ以上設け、画像データの上位の複数ビットの信号を用いて、すなわち、印加電圧を複数のグループに分けて、各グループに応じた容量素子にソースラインＳ１〜Ｓｎが接続されるようにして、さらに効率よく電荷の蓄積、供給が行われるようにしてもよい。
【００７３】
また、対向電極１０１に対して同極性の電圧が画素電極Ｐ１１〜Ｐｍｎに印加される例を示したが、実施の形態１と同様に互いに隣接するゲートラインＧ１〜Ｇｍに対応する画素ごとに極性が反転されるライン反転駆動の場合にも適用することができる。すなわち、例えばライン反転駆動で２値画像が表示される場合には、４値画像が表示される場合と同様に考えることができ、例えば、対向電極の電位を８Ｖととして、
＋Ｈ＝１６Ｖ
＋Ｌ＝ ９Ｖ
−Ｌ＝ ７Ｖ
−Ｈ＝ ０Ｖ
とすると、図９に示すように、＋Ｈ用容量素子４６１と、＋Ｌ用容量素子４６２と、−Ｌ用容量素子４６３と、−Ｈ用容量素子４６４と、およびトランスファゲート４７１〜４７４を設け、それぞれに上記＋Ｈ、＋Ｌ、−Ｌ、または−Ｈの電圧を対応させてソースラインＳ１〜Ｓｎを接続するようにすれば、画像信号の電位が対向電極の電位よりも高い場合、および低い場合の何れの場合にも、それぞれ上記と同じメカニズムによって消費電力を低減することができる。
【００７４】
さらに、互いに隣り合うソースラインＳ１〜Ｓｎごとに逆極性の画像信号電圧が印加される列反転駆動が適用される場合にも、同様に、ソースラインＳ１〜Ｓｎの極性と電圧の高低とに応じて、対応する容量素子に接続するようにすればよい。
【００７５】
（実施の形態３）
本発明の実施の形態３として、さらに消費電力を低減し得る液晶駆動装置について説明する。この実施の形態３においても、上記実施の形態２と同様に対向電極１０１に対して同極性の相対的に高低の２種類の電圧が画素電極Ｐ１１〜Ｐｍｎに印加されて２値画像が表示される場合の例を説明する。
【００７６】
図１０は実施の形態３のソースドライバ５００（液晶駆動装置）を含む液晶表示装置の要部の構成を模式的に示す回路図である。
【００７７】
上記ソースドライバ５００には、実施の形態２のソースドライバ４００と比べて、切り替え制御部４４１〜４４ｎに代えて、切り替え制御部５４１〜５４ｎを備えるとともに、データラッチ４５１〜４５ｎに加えて、データラッチ５５１〜５５ｎを備えている点が異なっている。上記データラッチ５５１〜５５ｎは、データラッチ４５１〜４５ｎから次にＤＡコンバータ３１１〜３１ｎに入力される画像データを保持するようになっている。
【００７８】
また、切り替え制御部５４１〜５４ｎは、例えば図１１に示すように、ＮＯＲ回路５４１ａ…と、ラッチ回路５４１ｂ…と、ＡＮＤ回路５４１ｃ・５４１ｄ…とを備えて構成され、データラッチ４５１〜４５ｎおよびデータラッチ５５１〜５５ｎから入力される画像データ信号と、制御信号ＣＴＬ６とに応じて、高電圧用トランスファゲート４１１〜４１ｎ、または低電圧用トランスファゲート４２１〜４２ｎを選択的にＯＮにするようになっている。より詳しくは、例えば切り替え制御部５４１は、データラッチ４５１とデータラッチ５５１との出力が互いに異なる場合にだけ、データラッチ４５１からの出力に応じて、トランスファゲート４１１または低電圧用トランスファゲート４２１の何れかをＯＮにするようになっている。
【００７９】
上記のように構成された液晶表示装置は、図１２に示す各制御信号の変化に応じた以下のような動作によって、各画素電極Ｐ１１〜Ｐｍｎと対向電極１０１との間に画像データに応じた画像信号電圧が保持（書き込み）されるようになっている。ここで、表示される画像の例として、縦横に隣接する画素ごとに明暗が反転する市松模様の画像を例に挙げて説明する。
【００８０】
（期間Ｔ１）
この期間では、実施の形態１、２（図２、８）と同様にして、例えば画素電極Ｐ１１〜Ｐ１ｎへの書き込みが行われる。すなわち、データラッチ４５１〜４５ｎから出力される画像データ信号に応じた画像信号電圧がＤＡコンバータ３１１〜３１ｎから出力されるとともに、ＣＴＬ１がＨレベルになってＤＡ接続トランスファゲート３２１〜３２ｎがＯＮになると、上記画像信号電圧がソースラインＳ１〜Ｓｎに印加される。そこで、ゲートラインＧ１がＨレベルに駆動されると、画素スイッチＴ１１〜Ｔ１ｎがＯＮになって上記画像信号電圧が画素電極Ｐ１１〜Ｐ１ｎに印加され、画素電極Ｐ１１〜Ｐ１ｎと対向電極１０１との間の液晶容量に保持される。一方、この期間Ｔ１では、ＣＴＬ６がＬレベルなので、切り替え制御部５４１〜５４ｎのＡＮＤ回路５４１ｃ・５４１ｄ…は、上記データラッチ４５１〜４５ｎおよびデータラッチ５５１〜５５ｎから出力される画像データ信号に係らずＬレベルの信号を出力し、高電圧用トランスファゲート４１１〜４１ｎ、および低電圧用トランスファゲート４２１〜４２ｎは、何れもＯＦＦになる。それゆえ、容量素子４３１・４３２には、何れのソースラインＳ１〜Ｓｎも接続されない。
【００８１】
（期間Ｔ２）
次に、ＣＴＬ１がＬレベル、ＣＴＬ６がＨレベルになると、ＤＡ接続トランスファゲート３２１〜３２ｎがＯＦＦになるとともに、各高電圧用トランスファゲート４１１〜４１ｎまたは低電圧用トランスファゲート４２１〜４２ｎがデータラッチ４５１〜４５ｎおよびデータラッチ５５１〜５５ｎからの画像データ信号に応じてＯＮになり、各ソースラインＳ１〜Ｓｎが高電圧用容量素子４３１、または低電圧用容量素子４３２の何れかに接続される。
【００８２】
より詳しくは、図１２の例では、例えばデータラッチ４５１の出力はＬレベル、データラッチ５５１の出力はＨレベルなので、切り替え制御部５４１のＮＯＲ回路５４１ａの出力が図示しないラッチ信号によってラッチ回路５４１ｂに保持されるとともに出力されると、ＡＮＤ回路５４１ｃからはＬレベルの信号が出力されて高電圧用トランスファゲート４１１がＯＦＦになる一方、ＡＮＤ回路５４１ｄからはＨレベルの信号が出力されて低電圧用トランスファゲート４２１がＯＮになり、ソースラインＳ１は低電圧用容量素子４３２に接続される。そこで、低電圧用容量素子４３２に蓄積されている正電荷がソースラインＳ１に供給され、ソースラインＳ１の電位は上昇する。
【００８３】
また、例えばデータラッチ４５２の出力はＨレベル、データラッチ５５２の出力はＬレベルなので、切り替え制御部５４２のＡＮＤ回路５４２ｃからはＨレベルの信号が出力されて高電圧用トランスファゲート４１２がＯＮになる一方、ＡＮＤ回路５４２ｄからはＬレベルの信号が出力されて低電圧用トランスファゲート４２２がＯＦＦになり、ソースラインＳ２は高電圧用容量素子４３１に接続される。そこで、上記ソースラインＳ２に保持されている正電荷が高電圧用容量素子４３１に移動して蓄積されるとともに、ソースラインＳ２の電位は低下する。
【００８４】
すなわち、ソースラインＳ１〜Ｓｎは、印加される電圧が低電圧から高電圧に変化する場合には、低電圧用容量素子４３２に接続されて低電圧用容量素子４３２に蓄積されている電荷が供給され、高電圧から低電圧に変化する場合には、高電圧用容量素子４３１に接続されて、ソースラインＳ１〜Ｓｎに保持されている電荷が高電圧用容量素子４３１に蓄積される。一方、ソースラインＳ１〜Ｓｎに印加される電圧が変化しない場合には、その電圧が高電圧または低電圧の何れである場合も、切り替え制御部５４１〜５４ｎのＮＯＲ回路５４１ａ等（したがってラッチ回路５４１ｂ等）の出力がＬレベルになるので、ソースラインＳ１〜Ｓｎは何れの容量素子４３１・４３２にも接続されず、同じ電圧が維持される。それゆえ、そのようなソースラインＳ１〜Ｓｎについては、無駄な電荷の移動が生じることがないので、電荷の利用効率が向上する。
【００８５】
（期間Ｔ３）
その後、ＣＴＬ１がＬレベル、ＣＴＬ６がＨレベルのままで、データラッチ４５１〜４５ｎおよびデータラッチ５５１〜５５ｎに図示しないラッチ信号が入力されると、データラッチ５５１〜５５ｎに保持されていた、次のゲートラインＧ２に対応する各画素の画像データ信号がデータラッチ４５１〜４５ｎにラッチされ、切り替え制御部５４１〜５４ｎに入力される。また、データラッチ５５１〜５５ｎには、さらに次の画像データ信号がラッチされる。（なお、上記データラッチ５５１〜５５ｎへのラッチタイミングは、必ずしもデータラッチ４５１〜４５ｎと同時でなくても、次にデータラッチ４５１〜４５ｎによるラッチが行われるまでの間のタイミングであればよい。）
そこで、例えば図１２の例ではデータラッチ４５１にラッチされ出力される信号はＨレベルになるので、切り替え制御部５４１のＡＮＤ回路５４１ｃからＨレベルの信号が出力されて高電圧用トランスファゲート４１１がＯＮになる一方、ＡＮＤ回路５４１ｄからはＬレベルの信号が出力されて低電圧用トランスファゲート４２１がＯＦＦになり、ソースラインＳ１は高電圧用容量素子４３１に接続される。そこで、高電圧用容量素子４３１に蓄積されている正電荷がソースラインＳ１に供給され、ソースラインＳ１の電位はさらに上昇する。
【００８６】
一方、データラッチ４５２の出力はＬレベルになるので、切り替え制御部５４２のＡＮＤ回路５４２ｃからＬレベルの信号が出力されて高電圧用トランスファゲート４１２がＯＦＦになる一方、ＡＮＤ回路５４２ｄからはＨレベルの信号が出力されて低電圧用トランスファゲート４２２がＯＮになり、ソースラインＳ２は低電圧用容量素子４３２に接続される。そこで、上記ソースラインＳ２に保持されている正電荷が低電圧用容量素子４３２に移動して蓄積されるとともに、ソースラインＳ２の電位はさらに低下する。
【００８７】
また、次に印加される電圧が以前と変化しないソースラインＳ１〜Ｓｎについては、ラッチ回路５４１ｂ…の出力がＬレベルに維持されるので、何れの容量素子４３１・４３２にも接続されず、同じ電圧に維持される。それゆえ、そのようなソースラインＳ１〜Ｓｎについては、無駄な電荷の移動が生じることがないとともに、正極性容量素子用トランスファゲート３４１に蓄積されている電荷は、印加される電圧が低電圧から高電圧に変化するソースラインＳ１〜Ｓｎだけに供給されるので、一層効率よく電荷の利用が行われる。
【００８８】
（期間Ｔ４）
上記期間Ｔ１で説明したのと同様に、画素電極Ｐ２１〜Ｐ２ｎへの書き込みが行われる。すなわち、ＣＴＬ６がＬレベルになってトランスファゲート４１１〜４１ｎ・４２１〜４２ｎが全てＯＦＦになるとともに、ＣＴＬ１がＨレベルになると、ＤＡ接続トランスファゲート３２１〜３２ｎがＯＮになり、ＤＡコンバータ３１１〜３１ｎから出力された画像信号電圧がソースラインＳ１〜Ｓｎに印加される。
【００８９】
具体的には、例えばデータラッチ４５１の出力はＨレベルなので、高電圧がソースラインＳ１および画素電極Ｐ２１に印加される。ここで、例えば前記のように期間Ｔ２、Ｔ３でソースラインＳ１の電位が上昇しているので、ＤＡコンバータ３１１からはその電位とＤＡコンバータ３１１から出力される電位との電位差に応じた電荷を供給するだけでよい。また、次に印加される電圧が以前と変化しないソースラインＳ１〜Ｓｎは上記のようにＴ２、Ｔ３で何れの容量素子４３１・４３２にも接続されず、保持される電圧も変化しないので、同じ電圧がＤＡコンバータ３１１〜３１ｎからソースラインＳ１〜Ｓｎに印加されても電流はほとんど流れず、電力を消費することもない。
【００９０】
（期間Ｔ５以降）
以下、上記期間Ｔ２〜Ｔ４と同じ動作が繰り返されることにより、ＤＡコンバータ３１１〜３１ｎから出力された画像信号電圧が、各ゲートラインＧ１〜Ｇｍに対応する画素電極Ｐ１１〜Ｐｍｎに順次印加されて、１画面分の画像が表示される。
【００９１】
上記期間Ｔ２やＴ５のように、画素電極Ｐ１１〜Ｐｍｎに直前に印加された電圧と次に印加される電圧とが相違する場合にだけ、直前に印加された電圧に応じてソースラインＳ１〜Ｓｎが高電圧用容量素子４３１または低電圧用容量素子４３２に選択的に接続されることにより、ソースラインＳ１〜Ｓｎ間やソースラインＳ１〜Ｓｎと容量素子４３１・４３２との間で無駄な電荷の移動を生じることなく、電荷の蓄積および供給を行うことができる。また、さらに、続く期間Ｔ３やＴ６のように、画素電極Ｐ１１〜Ｐｍｎに直前に印加された電圧と次に印加される電圧とが相違する場合にだけ、次にソースラインＳ１〜Ｓｎに印加される電圧に応じて、高電圧用容量素子４３１または低電圧用容量素子４３２に選択的に接続されることにより、やはり、無駄な電荷の移動を生じることなく、電荷の蓄積および供給を行うことができる。したがって、ソースラインＳ１〜Ｓｎに保持されている電荷が一層有効に蓄積され、利用されるようにして、消費電力を低減することができる。さらに、印加される電圧が変化しないソースラインＳ１〜Ｓｎについては、何れの容量素子４３１・４３２にも接続されずに同じ電圧が維持されるので、ＤＡコンバータ３１１〜３１ｎから電圧が印加されても電流はほとんど流れず、電力を消費することもない。
【００９２】
なお、本実施の形態３においても、前記実施の形態２で説明したように、３つ以上の容量素子を設けるなどして、多値画像が表示される液晶表示装置に適用したり、ライン反転や列反転の駆動方式の液晶表示装置に適用したりしてもよい。
【００９３】
また、回路構成も上記のものに限らず、例えば、図１３に示すようにデータラッチ４５１〜４５ｎをデータラッチ５５１〜５５ｎと切り替え制御部５４１〜５４ｎとの間に設けるなどしてもよい。すなわち、この場合には、データラッチ４５１〜４５ｎおよびデータラッチ５５１〜５５ｎが保持する値を期間Ｔ２の前に更新しておき、期間Ｔ３になるときにデータラッチ４５１〜４５ｎが保持する値だけを更新するようにするなどすればよい。
【００９４】
（実施の形態４）
図１４は実施の形態４のソースドライバ６００（液晶駆動装置）を含む液晶表示装置の要部の構成を模式的に示す回路図である。
【００９５】
上記ソースドライバ６００は、前記実施の形態２（図６）と類似した構成を有しているが、容量素子は設けられず、各ソースラインＳ１〜Ｓｎどうしだけが、第１のトランスファゲート６１１〜６１ｎ、または第２のトランスファゲート６２１〜６２ｎ、およびソースライン接続線６１０、またはソースライン接続線６２０を介して、互いに接続されるようになっている。また、ソースラインＳ１〜Ｓｎが第１のグループと第２のグループとの２つのグループに分けられて、第２のグループ、例えばソースラインＳｎ−１・Ｓｎ…に対応する切り替え制御部４４ｎ−１・４４ｎ…には、データラッチ４５ｎ−１・４５ｎ…からの出力をＮＯＴ回路６３ｎ−１・６３ｎ…によって反転させた信号が入力されるようになっている。すなわち、上記各グループのソースラインＳ１…と、ソースラインＳｎ…とは、それぞれ同じ画像データに対して互いに逆のソースライン接続線６１０・６２０に接続される。より具体的には、例えば図１５に示すように、期間Ｔ１で前記実施の形態１などと同様に画素電極Ｐ１１〜Ｐ１ｎへの書き込みが行われた後、期間Ｔ２では、第１のグループではデータラッチ４５１…の出力がＬレベルの場合に、第１のトランスファゲート６１１…がＯＦＦ、第２のトランスファゲート６２１…がＯＮになる一方、第２のグループではデータラッチ４５ｎ…の出力がＬレベルの場合に、第１のトランスファゲート６１ｎ…がＯＮ、第２のトランスファゲート６２ｎ…がＯＦＦになるようになっている。
【００９６】
上記のように構成されることにより、例えば、図１６に示すように１表示ラインが１０画素で構成されている場合について説明すると、期間Ｔ２においては、期間Ｔ１で左側の５画素のうち低電圧が印加された画素に対応するソースラインと、右側の５画素のうち高電圧が印加された画素に対応するソースラインとがショートされる一方、左側の５画素のうち高電圧が印加された画素に対応するソースラインと、右側の５画素のうち低電圧が印加された画素に対応するソースラインとがそれぞれ互いにショートされて、それぞれ互いに接続されたソースラインごとに、各ソースラインに保持される電荷が平均化される。そこで、例えば高電圧が印加されたソースラインに保持される電荷を６（単位はクーロンに比例した単位）、低電圧が印加されたソースラインに保持される電荷を０とし、同図のパターン１に示すような電圧が印加されたとすると、期間Ｔ１、Ｔ３で高電圧が印加される、右から３番目のソースラインに保持される電荷は共に６となり、そのソースラインに期間Ｔ２で保持される電荷は１となるので、その差の５だけの電荷が電源から供給されることになる。これに対して、同図に併せて示すように、期間Ｔ２で印加電圧の高低に係らず全てのソースラインをショートしたとすると、右から３番目のソースラインに保持される電荷は０．６となり、期間Ｔ３で５．４だけの電荷が電源から供給されることになるので、上記のようにグループ分けしてショートさせることにより、０．４の電荷に相当する分だけ消費電力を低減することができる。また、図１６に示す他のパターン２〜５においても、同様に、全てのソースラインをショートさせる場合に比べて、消費電力を低減することができる。
【００９７】
ここで、表示パターンによっては、必ずしも上記のようなグループ分けをすることによって消費電力が小さくなるとは限らないが、図１６に示すような互いに隣り合う表示ラインにおける対応する画素間で表示パターンの相関が高いような表示は、例えばウィンドウ表示や罫線の表示などが多く行われるコンピュータ画面等で多用されるものであるため、特にそのような表示が行われる場合の消費電力の低減に有効である。また、上記のように容量素子を備える必要がないので、回路規模を小さく抑えることができる。さらに、ＣＴＬ１がＬレベルになっている間に、第１のトランスファゲート６１１〜６１ｎ等を単一の切り替え状態に保つだけでよいので、期間の短縮を図ることも容易にできる。
【００９８】
なお、上記の例では表示ラインの各画素を左右に２分してグループ化する例を示したが、これに限らず、例えば奇数列の画素と偶数列の画素とでグループ分けしたり、また、互いに隣り合う複数画素ごとにグループ分けしたりしてもよく、さらには、ランダムな位置の画素で各グループを構成するなどしてもよい。
【００９９】
また、上記の例では一部の切り替え制御部４４ｎ−１・４４ｎ…に、ＮＯＴ回路６３ｎ−１・６３ｎ…によって反転させた信号を入力させる例を示したが、これに限らず、切り替え制御部４４ｎ−１・４４ｎ…から第１のトランスファゲート６１ｎ−１・６１ｎ…に出力される信号と第２のトランスファゲート６２ｎ−１・６２ｎに出力される信号とを入れ替えるようにしてもよい。
【０１００】
また、本実施の形態４においても、ソースライン接続線６１０等を３つ以上設け、多値画像が表示される液晶表示装置に適用するなどしてもよい。また、その際には、相前後してソースラインＳ１〜Ｓｎに印加される電圧が同一か否かではなく、その電圧の差に応じて、ソースライン接続線６１０…への接続の有無などが制御されるようにしてもよい。
【０１０１】
（実施の形態５）
図１７は実施の形態５のソースドライバ７００（液晶駆動装置）を含む液晶表示装置の要部の構成を模式的に示す回路図である。
【０１０２】
上記ソースドライバ７００は、各ソースラインＳ１〜Ｓｎが、ソースライン接続用トランスファゲート７１１〜７１ｎ、およびソースライン接続線７１０を介して接続されるように構成されている。また、上記ソースライン接続用トランスファゲート７１１〜７１ｎは、それぞれ、切り替え制御部７２１〜７２ｎによって制御されるようになっている。この切り替え制御部７２１〜７２ｎは、図１８に示すように、ＮＯＲ回路７２１ａ…と、ＡＮＤ回路７２１ｂ…とを備えて構成され、ＣＴＬ６がＨレベルで、かつ、データラッチ４５１〜４５ｎからの出力と、データラッチ５５１〜５５ｎからの出力とが異なる場合に、すなわちソースラインＳ１〜Ｓｎに印加される電圧が変化する場合にだけ、上記ソースライン接続用トランスファゲート７１１〜７１ｎをＯＮにするようになっている。
【０１０３】
上記のように構成されることにより、相前後して書き込みをするために印加される電圧が変化しないソースラインＳ１〜Ｓｎでは、切り替え制御部７２１〜７２ｎからＬレベルの信号が出力され、ソースライン接続用トランスファゲート７１１〜７１ｎはＯＦＦになるので、他のソースラインＳ１〜Ｓｎとの間で無駄な電荷の移動がないうえ、保持されている電圧と同じ電圧がＤＡコンバータ３１１〜３１ｎから印加されることになるので、電流はほとんど流れず、電力を消費することもない。また、印加される電圧が変化するソースラインＳ１〜Ｓｎどうしでは、切り替え制御部７２１〜７２ｎからＬレベルの信号が出力され、ソースライン接続用トランスファゲート７１１〜７１ｎがＯＮになってソースライン接続線７１０を介して互いに接続されるので、高電圧のソースラインＳ１〜Ｓｎから低電圧のソースラインＳ１〜Ｓｎ、すなわち次に高電圧が印加されるソースラインＳ１〜Ｓｎに電荷が移動するので、高電圧が印加されたときに電源から流れる電流を少なくすることができ、したがって、消費電力が小さく抑えられる。しかも、前記実施の形態４と同様に容量素子を備える必要がないので、やはり、回路規模も小さく抑えられる。さらに、ＣＴＬ１がＬレベルになっている間に、ソースライン接続用トランスファゲート７１１〜７１ｎを単一の切り替え状態に保つだけでよいので、期間の短縮を図ることもやはり容易にできる。
【０１０４】
なお、本実施の形態５においても、多値画像が表示される場合に、相前後してソースラインＳ１〜Ｓｎに印加される電圧の差に応じてソースライン接続線７１０への接続の有無が制御されるようにしてもよい。
【０１０５】
また、上記のように印加電圧が変化する全てのソースラインＳ１〜Ｓｎを互いに接続すれば、それらのソースラインＳ１〜Ｓｎを平均的な電位にすることが容易にできるが、これに限らず、例えば図１９に示すようなソースドライバ８００を設けて、印加電圧が高電圧または低電圧の何れに変化するのかに応じて異なるソースライン接続線に接続されるようにするなどしてもよい。このソースドライバ８００では、ソースラインＳ１〜Ｓｎをソースライン接続線６１０・６２０に接続するための前記実施の形態４（図１４）と同様のトランスファゲート６１１〜６１ｎ・６２１〜６２ｎが、前記実施の形態３（図１０）と同様の切り替え制御部５４１〜５４ｎによって制御されるようになっている。また、第２のグループのソースラインＳｎ−１・Ｓｎ…に対応する切り替え制御部５４ｎ−１・５４ｎ…には、データラッチ４５ｎ−１・５５ｎ−１…からの出力をＮＯＴ回路６３ｎ−１…によって反転させた信号が入力されるようになっている。これによって、図２０に示すように、第１のグループで印加電圧が高電圧に変化するソースラインＳ１…と第２のグループで印加電圧が低電圧に変化するソースラインＳｎ…と、および第１のグループで印加電圧が低電圧に変化するソースラインＳ２…と第２のグループで印加電圧が高電圧に変化するソースラインＳｎ−１…とがそれぞれ接続されるので、それぞれのソースラインの間で、やはり電圧を平均化させて、次に高電圧が印加されるソースラインに流れる電流を減少させることができる。
【０１０６】
【発明の効果】
以上のように本発明によると、ソースラインを容量素子に接続した後に対向電極に接続したり、画像データ信号に応じて、また、さらに、相前後する画像データ信号の変化に応じて、ソースラインに接続される容量素子を切り替えたり、また、画像データ信号や相前後する画像データ信号の変化に応じてソースラインを互いに選択的に接続することにより、消費電力を大幅に低減することが容易に可能になるとともに、電荷の蓄積、供給に要する時間の短縮や、回路規模の低減も可能になる。
【図面の簡単な説明】
【図１】 実施の形態１の液晶表示装置の構成を示す回路図である。
【図２】 同、液晶表示装置の動作を示すタイミングチャートである。
【図３】 実施の形態１の変形例の液晶表示装置の構成を示す回路図である。
【図４】 同、液晶表示装置の動作を示すタイミングチャートである。
【図５】 実施の形態１の他の変形例の液晶表示装置の要部の構成を示す回路図である。
【図６】 実施の形態２の液晶表示装置の構成を示す回路図である。
【図７】 同、切り替え制御部の構成を示す回路図である。
【図８】 同、液晶表示装置の動作を示すタイミングチャートである。
【図９】 実施の形態２の変形例の液晶表示装置の要部の構成を示す回路図である。
【図１０】 実施の形態３の液晶表示装置の構成を示す回路図である。
【図１１】 同、切り替え制御部の構成を示す回路図である。
【図１２】 同、液晶表示装置の動作を示すタイミングチャートである。
【図１３】 実施の形態３の変形例の液晶表示装置の要部の構成を示す回路図である。
【図１４】 実施の形態４の液晶表示装置の構成を示す回路図である。
【図１５】 同、液晶表示装置の動作を示すタイミングチャートである。
【図１６】 同、液晶表示装置の具体的な動作例を示す説明図である。
【図１７】 実施の形態５の液晶表示装置の構成を示す回路図である。
【図１８】 同、切り替え制御部の構成を示す回路図である。
【図１９】 実施の形態５の変形例の液晶表示装置の構成を示す回路図である。
【図２０】 同、液晶表示装置の動作を示すタイミングチャートである。
【図２１】 従来の液晶表示装置の構成を示す回路図である。
【符号の説明】
Ｇ１〜Ｇｍ ゲートライン
Ｓ１〜Ｓｎ ソースライン
Ｌ１１〜Ｌｍｎ 液晶層
Ｐ１１〜Ｐｍｎ 画素電極
Ｔ１１〜Ｔｍｎ 画素スイッチ
１００ 液晶パネル
１０１ 対向電極
２００ ゲートドライバ
３００ ソースドライバ
３０１ タイミング制御部
３１１〜３１ｎ ＤＡコンバータ
３２１〜３２ｎ ＤＡ接続トランスファゲート
３３０ ソースライン接続線
３３１〜３３ｎ 接続線用トランスファゲート
３４１ 正極性容量素子用トランスファゲート
３４２ 負極性容量素子用トランスファゲート
３４３ 対向電極用トランスファゲート
３４４ 短絡用トランスファゲート
３５１ 正極性容量素子
３５２ 負極性容量素子
３６０ ソースライン接続線
３６１〜３６ｎ 接続線用トランスファゲート
３７０ ソースライン接続線
３７１〜３７ｎ 接続線用トランスファゲート
３８１・３８２ 対向電極用トランスファゲート
４００ ソースドライバ
４０１ タイミング制御部
４１１〜４１ｎ 高電圧用トランスファゲート
４２１〜４２ｎ 低電圧用トランスファゲート
４３１ 高電圧用容量素子
４３２ 低電圧用容量素子
４４１〜４４ｎ 切り替え制御部
４４１ａ ＡＮＤ回路
４４１ｂ ＡＮＤ回路
４５１〜４５ｎ データラッチ
４６１ ＋Ｈ用容量素子
４６２ ＋Ｌ用容量素子
４６３ −Ｌ用容量素子
４６４ −Ｈ用容量素子
４７１〜４７ｎ 切り替え制御部
４７１ａ・４７１ｂ ＡＮＤ回路
５００ ソースドライバ
５４１〜５４ｎ 切り替え制御部
５４１ａ ＮＯＲ回路
５４１ｂ ラッチ回路
５４１ｃ ＡＮＤ回路
５４１ｄ ＡＮＤ回路
５５１〜５５ｎ データラッチ
６００ ソースドライバ
６１０ ソースライン接続線
６１１〜６１ｎ 第１のトランスファゲート
６２０ ソースライン接続線
６２１〜６２ｎ 第２のトランスファゲート
７００ ソースドライバ
７１０ ソースライン接続線
７１１〜７１ｎ ソースライン接続用トランスファゲート
７２１〜７２ｎ 切り替え制御部
７２１ａ ＮＯＲ回路
７２１ｂ ＡＮＤ回路
８００ ソースドライバ
Claims (4)
- ソースラインと、画素スイッチと、上記ソースラインに上記画素スイッチを介して接続された画素電極と、上記画素電極に対向して設けられた対向電極とを有する液晶表示装置における上記画素電極に、上記ソースラインを介して、画素ごとの画像データに応じ、かつ、所定の電圧よりも高い高電圧と低い低電圧とを交互に印加する液晶駆動装置であって、
電荷を蓄積する第１の電荷蓄積手段および第２の電荷蓄積手段と、
上記ソースラインと上記第１の電荷蓄積手段とを断接する第１の電荷蓄積手段断接手段と、
上記ソースラインと上記第２の電荷蓄積手段とを断接する第２の電荷蓄積手段断接手段と、
上記ソースラインと上記対向電極とを断接する対向電極断接手段と、
上記第１の電荷蓄積手段と上記第２の電荷蓄積手段とを相互に断接する相互断接手段と、
先の上記画素電極に上記高電圧を印加した後、次の上記画素電極に上記低電圧を印加する前に、
第１のタイミングで、上記ソースラインと上記第１の電荷蓄積手段とを接続した後、
第２のタイミングで、上記ソースラインと上記対向電極とを接続する一方、
上記次の画素電極に上記低電圧を印加した後、さらに次の上記画素電極に上記高電圧を印加する前に、
第３のタイミングで、上記ソースラインと上記第２の電荷蓄積手段とを接続した後、
第４のタイミングで、上記ソースラインと上記対向電極とを接続するとともに、
上記第１のタイミング、または上記第３のタイミングより後の第５のタイミングで、上記第１の電荷蓄積手段と上記第２の電荷蓄積手段とを相互に接続するように制御する制御手段と、
を備えたことを特徴とする液晶駆動装置。 - ソースラインと、画素スイッチと、上記ソースラインに上記画素スイッチを介して接続された画素電極と、上記画素電極に対向して設けられた対向電極とを有する液晶表示装置における上記画素電極に、上記ソースラインを介して、画素ごとの画像データに応じた電圧を印加する液晶駆動装置であって、
それぞれ上記ソースラインどうしを接続する第１のソースライン接続線および第２のソースライン接続線と、
上記ソースラインと上記第１のソースライン接続線とを選択的に断接する第１の接続線断接手段と、
上記ソースラインと上記第２のソースライン接続線とを選択的に断接する第２の接続線断接手段と、
先の上記画素電極に第１の電圧を印加した後、次の上記画素電極に第２の電圧を印加する前に、
上記複数のソースラインを少なくとも第１のグループと第２のグループとにグループ分けしたうちの
上記第１のグループについては、上記第１の電圧が所定の電圧よりも高い場合に上記ソースラインを上記第１のソースライン接続線に接続する一方、上記所定の電圧よりも低い場合に上記第２のソースライン接続線に接続するとともに、
上記第２のグループについては、上記第１の電圧が所定の電圧よりも低い場合に上記ソースラインを上記第１のソースライン接続線に接続する一方、上記所定の電圧よりも高い場合に上記第２のソースライン接続線に接続するように制御する制御手段と、
を備えたことを特徴とする液晶駆動装置。 - 請求項２の液晶駆動装置であって、
上記制御手段は、上記ソースラインと上記第１のソースライン接続線または上記第２のソースライン接続線との接続の有無を、上記第１の電圧および上記第２の電圧に応じて制御することを特徴とする液晶駆動装置。 - 請求項３の液晶駆動装置であって、
上記制御手段は、上記ソースラインと上記第１のソースライン接続線または上記第２のソースライン接続線との接続を、上記第１の電圧と上記第２の電圧との差が所定以上の場合に行うように制御することを特徴とする液晶駆動装置。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002069005A JP3820379B2 (ja) | 2002-03-13 | 2002-03-13 | 液晶駆動装置 |
| US10/385,433 US7084852B2 (en) | 2002-03-13 | 2003-03-12 | Liquid crystal panel driving device |
| DE60332408T DE60332408D1 (de) | 2002-03-13 | 2003-03-13 | Steuervorrichtung für Flüssigkristall-Anzeige mit aktiver Matrix und gemeinsamer Mehrphasenladungsteilung |
| EP03005426A EP1345203B1 (en) | 2002-03-13 | 2003-03-13 | Active matrix liquid crystal panel driving device using multi-phase charge sharing |
| KR1020030015584A KR100900606B1 (ko) | 2002-03-13 | 2003-03-13 | 액정구동장치 |
| CNB031204015A CN1311420C (zh) | 2002-03-13 | 2003-03-13 | 液晶面板驱动器 |
| TW092105556A TWI255436B (en) | 2002-03-13 | 2003-03-13 | Liquid crystal panel driving device |
| US11/454,852 US7764260B2 (en) | 2002-03-13 | 2006-06-19 | Liquid crystal panel driving device |
| US12/817,763 US8035602B2 (en) | 2002-03-13 | 2010-06-17 | Liquid crystal panel driving device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002069005A JP3820379B2 (ja) | 2002-03-13 | 2002-03-13 | 液晶駆動装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006107621A Division JP4091958B2 (ja) | 2006-04-10 | 2006-04-10 | 液晶駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003271105A JP2003271105A (ja) | 2003-09-25 |
| JP3820379B2 true JP3820379B2 (ja) | 2006-09-13 |
Family
ID=27764516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002069005A Expired - Fee Related JP3820379B2 (ja) | 2002-03-13 | 2002-03-13 | 液晶駆動装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (3) | US7084852B2 (ja) |
| EP (1) | EP1345203B1 (ja) |
| JP (1) | JP3820379B2 (ja) |
| KR (1) | KR100900606B1 (ja) |
| CN (1) | CN1311420C (ja) |
| DE (1) | DE60332408D1 (ja) |
| TW (1) | TWI255436B (ja) |
Families Citing this family (38)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4536353B2 (ja) * | 2002-10-22 | 2010-09-01 | シャープ株式会社 | 表示装置の電荷回収方法、表示装置の電荷再利用回路、表示装置の駆動回路、及び表示装置 |
| JP2005274658A (ja) * | 2004-03-23 | 2005-10-06 | Hitachi Displays Ltd | 液晶表示装置 |
| JP4744851B2 (ja) | 2004-11-12 | 2011-08-10 | ルネサスエレクトロニクス株式会社 | 駆動回路及び表示装置 |
| TWI267820B (en) * | 2004-12-07 | 2006-12-01 | Novatek Microelectronics Corp | Source driver and panel displaying device |
| JP2006178356A (ja) * | 2004-12-24 | 2006-07-06 | Nec Electronics Corp | 表示装置の駆動回路 |
| JP4356616B2 (ja) * | 2005-01-20 | 2009-11-04 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 |
| JP4356617B2 (ja) * | 2005-01-20 | 2009-11-04 | セイコーエプソン株式会社 | 電源回路、表示ドライバ、電気光学装置、電子機器及び電源回路の制御方法 |
| JP4584131B2 (ja) | 2005-04-18 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 液晶表示装置及びその駆動回路 |
| JP4400588B2 (ja) | 2005-06-02 | 2010-01-20 | エプソンイメージングデバイス株式会社 | 電気光学装置、電気光学装置の駆動方法、および、電子機器 |
| JP4592582B2 (ja) * | 2005-07-14 | 2010-12-01 | ルネサスエレクトロニクス株式会社 | データ線ドライバ |
| JP2007114514A (ja) * | 2005-10-20 | 2007-05-10 | Hitachi Displays Ltd | 表示装置 |
| JP2007140005A (ja) * | 2005-11-17 | 2007-06-07 | Matsushita Electric Ind Co Ltd | バイアス電圧発生回路 |
| JP2007179011A (ja) * | 2005-12-02 | 2007-07-12 | Semiconductor Energy Lab Co Ltd | 表示装置及びそれを用いた電子機器 |
| TWI449009B (zh) * | 2005-12-02 | 2014-08-11 | Semiconductor Energy Lab | 顯示裝置和使用該顯示裝置的電子裝置 |
| JP2007293291A (ja) * | 2006-03-27 | 2007-11-08 | Matsushita Electric Ind Co Ltd | 表示パネル駆動制御装置および表示パネル駆動制御方法 |
| JP4974594B2 (ja) * | 2006-07-03 | 2012-07-11 | ルネサスエレクトロニクス株式会社 | 表示制御装置及びその駆動制御方法 |
| JP5087891B2 (ja) * | 2006-09-12 | 2012-12-05 | セイコーエプソン株式会社 | 駆動回路、電気光学装置及び電子機器 |
| US8089437B2 (en) | 2006-09-20 | 2012-01-03 | Seiko Epson Corporation | Driver circuit, electro-optical device, and electronic instrument |
| JP2008116556A (ja) * | 2006-11-01 | 2008-05-22 | Nec Electronics Corp | 液晶表示装置の駆動方法およびそのデータ側駆動回路 |
| GB0622899D0 (en) | 2006-11-16 | 2006-12-27 | Liquavista Bv | Driving of electro-optic displays |
| US7839397B2 (en) * | 2007-02-08 | 2010-11-23 | Panasonic Corporation | Display driver and display panel module |
| JP5358105B2 (ja) * | 2007-03-23 | 2013-12-04 | 株式会社半導体エネルギー研究所 | 表示装置 |
| CN101339338B (zh) * | 2007-07-02 | 2011-05-18 | 比亚迪股份有限公司 | 电荷共享模式的液晶显示器、源驱动装置及电荷共享方法 |
| JP5026174B2 (ja) * | 2007-07-09 | 2012-09-12 | ルネサスエレクトロニクス株式会社 | 表示装置の駆動回路、その制御方法及び表示装置 |
| CN101855126A (zh) | 2007-09-26 | 2010-10-06 | 沃尔沃拉斯特瓦格纳公司 | 用于车辆的管道托架 |
| JP2009122285A (ja) * | 2007-11-13 | 2009-06-04 | Panasonic Corp | 表示駆動装置 |
| US8169559B2 (en) * | 2009-01-16 | 2012-05-01 | Samsung Electronics Co., Ltd. | Array substrate and method of manufacturing the same |
| US8830411B2 (en) * | 2009-01-16 | 2014-09-09 | Samsung Display Co., Ltd. | Array substrate and method of manufacturing the same |
| JP2013101164A (ja) * | 2010-03-08 | 2013-05-23 | Panasonic Corp | 駆動電圧供給回路、表示装置 |
| JP2011197457A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 液晶表示装置およびデータ駆動装置 |
| CN102157136B (zh) * | 2011-02-24 | 2012-12-12 | 深圳市华星光电技术有限公司 | 液晶显示器及其驱动方法 |
| KR101888431B1 (ko) * | 2011-11-15 | 2018-08-16 | 엘지디스플레이 주식회사 | 표시장치 및 그 구동방법 |
| US9927891B2 (en) | 2012-03-29 | 2018-03-27 | Synaptics Incorporated | System and method for reducing transmitter power consumption |
| TW201342336A (zh) * | 2012-04-05 | 2013-10-16 | Fitipower Integrated Tech Inc | 源極驅動裝置及顯示設備 |
| US20140210804A1 (en) * | 2013-01-27 | 2014-07-31 | Himax Technologies Limited | Method of dynamic charge sharing for a display device |
| CN109817146B (zh) * | 2019-03-08 | 2023-02-28 | 京东方科技集团股份有限公司 | 一种显示面板、显示装置及驱动方法 |
| KR20210073731A (ko) | 2019-12-11 | 2021-06-21 | 주식회사 실리콘웍스 | 디스플레이를 위한 구동 장치 |
| CN112331123A (zh) * | 2020-11-18 | 2021-02-05 | 合肥芯颖科技有限公司 | 一种goa驱动单元的时序信号控制方法和装置 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AU588062B2 (en) * | 1985-10-16 | 1989-09-07 | Sanyo Electric Co., Ltd. | Lcd matrix alternating drive circuit |
| JP2906057B2 (ja) * | 1987-08-13 | 1999-06-14 | セイコーエプソン株式会社 | 液晶表示装置 |
| DE69020036T2 (de) * | 1989-04-04 | 1996-02-15 | Sharp Kk | Ansteuerschaltung für ein Matrixanzeigegerät mit Flüssigkristallen. |
| JP3069930B2 (ja) * | 1992-02-28 | 2000-07-24 | キヤノン株式会社 | 液晶表示装置 |
| JP3102666B2 (ja) * | 1993-06-28 | 2000-10-23 | シャープ株式会社 | 画像表示装置 |
| FR2711576B1 (fr) * | 1993-10-26 | 1996-01-19 | Heidelberg Harris Sa | Dispositif de commande de l'accumulation ou non accumulation d'un cylindre coupeur-accumulateur d'une plieuse. |
| US5528256A (en) | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
| JP3322327B2 (ja) | 1995-03-14 | 2002-09-09 | シャープ株式会社 | 駆動回路 |
| JP3110980B2 (ja) * | 1995-07-18 | 2000-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置の駆動装置及び方法 |
| JPH10153986A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 表示装置 |
| JPH10222130A (ja) | 1997-02-03 | 1998-08-21 | Toshiba Corp | 液晶表示装置 |
| KR100234720B1 (ko) * | 1997-04-07 | 1999-12-15 | 김영환 | Tft-lcd의 구동회로 |
| JPH10282524A (ja) | 1997-04-11 | 1998-10-23 | Toshiba Electron Eng Corp | 液晶表示装置 |
| JP3840377B2 (ja) | 1997-09-04 | 2006-11-01 | シリコン・イメージ，インコーポレーテッド | アクティブマトリックスディスプレイを駆動するための節電回路及び方法 |
| JP3131411B2 (ja) | 1997-12-01 | 2001-01-31 | ソニー株式会社 | 液晶ディスプレイ装置 |
| JP3150098B2 (ja) * | 1998-01-05 | 2001-03-26 | 日本電気アイシーマイコンシステム株式会社 | 液晶駆動装置 |
| JPH11231279A (ja) | 1998-02-12 | 1999-08-27 | Toshiba Corp | 液晶駆動回路 |
| US6304241B1 (en) * | 1998-06-03 | 2001-10-16 | Fujitsu Limited | Driver for a liquid-crystal display panel |
| US6407732B1 (en) * | 1998-12-21 | 2002-06-18 | Rose Research, L.L.C. | Low power drivers for liquid crystal display technologies |
| JP2000221932A (ja) | 1999-02-02 | 2000-08-11 | Matsushita Electric Ind Co Ltd | 液晶表示装置およびその駆動方法 |
| KR100312344B1 (ko) * | 1999-06-03 | 2001-11-03 | 최종선 | 다단계 전하 재활용을 이용한 ｔｆｔ-ｌｃｄ 및 그 방법 |
| AU2001231014A1 (en) * | 2000-01-21 | 2001-07-31 | Ultrachip, Inc. | System for driving a liquid crystal display with power saving and other improved features |
| WO2001067366A2 (en) | 2000-03-09 | 2001-09-13 | Koninklijke Philips Electronics N.V. | User interface for the processing and presentation of image data |
| JP2001305509A (ja) * | 2000-04-10 | 2001-10-31 | Ind Technol Res Inst | マルチステージ液晶ディスプレイ充電の駆動回路 |
| JP2002014644A (ja) * | 2000-06-29 | 2002-01-18 | Hitachi Ltd | 画像表示装置 |
| JP2002062855A (ja) | 2000-08-22 | 2002-02-28 | Texas Instr Japan Ltd | 液晶表示装置の駆動方法 |
-
2002
- 2002-03-13 JP JP2002069005A patent/JP3820379B2/ja not_active Expired - Fee Related
-
2003
- 2003-03-12 US US10/385,433 patent/US7084852B2/en not_active Expired - Lifetime
- 2003-03-13 CN CNB031204015A patent/CN1311420C/zh not_active Expired - Fee Related
- 2003-03-13 DE DE60332408T patent/DE60332408D1/de not_active Expired - Lifetime
- 2003-03-13 TW TW092105556A patent/TWI255436B/zh not_active IP Right Cessation
- 2003-03-13 KR KR1020030015584A patent/KR100900606B1/ko not_active IP Right Cessation
- 2003-03-13 EP EP03005426A patent/EP1345203B1/en not_active Expired - Lifetime
-
2006
- 2006-06-19 US US11/454,852 patent/US7764260B2/en active Active
-
2010
- 2010-06-17 US US12/817,763 patent/US8035602B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7764260B2 (en) | 2010-07-27 |
| US20030174119A1 (en) | 2003-09-18 |
| TW200305133A (en) | 2003-10-16 |
| EP1345203A1 (en) | 2003-09-17 |
| DE60332408D1 (de) | 2010-06-17 |
| JP2003271105A (ja) | 2003-09-25 |
| CN1444201A (zh) | 2003-09-24 |
| US8035602B2 (en) | 2011-10-11 |
| CN1311420C (zh) | 2007-04-18 |
| KR20030074402A (ko) | 2003-09-19 |
| US20060232542A1 (en) | 2006-10-19 |
| US7084852B2 (en) | 2006-08-01 |
| TWI255436B (en) | 2006-05-21 |
| US20100253669A1 (en) | 2010-10-07 |
| KR100900606B1 (ko) | 2009-06-02 |
| EP1345203B1 (en) | 2010-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3820379B2 (ja) | 液晶駆動装置 | |
| JP4592582B2 (ja) | データ線ドライバ | |
| JP5089977B2 (ja) | アクティブマトリクスアレイ装置および電子的装置 | |
| US6172663B1 (en) | Driver circuit | |
| JPH1130975A (ja) | 液晶表示装置の駆動回路及びその駆動方法 | |
| JP2005031202A (ja) | 容量性負荷の駆動回路および駆動方法 | |
| JP2003248465A (ja) | 画像表示装置の駆動方法および画像表示装置の駆動装置 | |
| CN101627420A (zh) | 液晶驱动装置和使用该液晶驱动装置的液晶显示装置 | |
| KR101070125B1 (ko) | 디스플레이 장치 및 그 제어 방법 | |
| JP2007065454A (ja) | 表示装置の駆動方法および表示装置 | |
| US8477130B2 (en) | Display device | |
| JP2010164844A (ja) | 液晶表示装置、該液晶表示装置に用いられる駆動方法及び集積回路 | |
| JPH10222130A (ja) | 液晶表示装置 | |
| JP2009103819A (ja) | 表示装置 | |
| JP4091958B2 (ja) | 液晶駆動装置 | |
| US9030396B2 (en) | Liquid display panel driving method | |
| JP4039414B2 (ja) | 電圧供給回路、電源回路、表示ドライバ、電気光学装置及び電子機器 | |
| JP2005017934A (ja) | 表示装置 | |
| JP2006072391A (ja) | ソースライン駆動回路 | |
| JP4308162B2 (ja) | 液晶表示装置の駆動回路及びその駆動方法 | |
| JP3683973B2 (ja) | 表示装置 | |
| JP5101452B2 (ja) | 液晶表示装置のデータ線駆動回路とその制御方法 | |
| JP2006338050A (ja) | 画像表示装置の駆動方法 | |
| JP2004054202A (ja) | 液晶表示装置の駆動方法 | |
| KR101889295B1 (ko) | 액정표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031215 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060207 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060619 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100623 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110623 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120623 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |