JPS58143389A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS58143389A JPS58143389A JP2556582A JP2556582A JPS58143389A JP S58143389 A JPS58143389 A JP S58143389A JP 2556582 A JP2556582 A JP 2556582A JP 2556582 A JP2556582 A JP 2556582A JP S58143389 A JPS58143389 A JP S58143389A
- Authority
- JP
- Japan
- Prior art keywords
- image display
- display device
- signal
- output
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0857—Static memory circuit, e.g. flip-flop
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は、液晶を用いた微細ドツト画像表示装置の改良
に関するものである。 従来の画像表示装置を第１図に示す。液晶をＭＯ８型Ｆ
’ＥＴ了レイを組み合わせて構成さｎている。第１図に
於て、単位画素を構成するのけ、半導体層に形成さｎた
ＭＯ８型ＦＫＴＩ、信号蓄積用コンデンサ２、及び液晶
セル３である。この基本的な動作を説明する。筐ずＭ’
Ｏ８型ＦＩＴをＰチャンネルとし、ゲートラインｘｉに
ゲート信号としての負のパルス電圧を印加すると、７７
！ｔＴｌはオン状態となり、信号ライン１１ｉに印加し
た画像信号は’ＦＥＴ１を通してコンデンサ２に充電さ
に関するものである。 従来の画像表示装置を第１図に示す。液晶をＭＯ８型Ｆ
’ＥＴ了レイを組み合わせて構成さｎている。第１図に
於て、単位画素を構成するのけ、半導体層に形成さｎた
ＭＯ８型ＦＫＴＩ、信号蓄積用コンデンサ２、及び液晶
セル３である。この基本的な動作を説明する。筐ずＭ’
Ｏ８型ＦＩＴをＰチャンネルとし、ゲートラインｘｉに
ゲート信号としての負のパルス電圧を印加すると、７７
！ｔＴｌはオン状態となり、信号ライン１１ｉに印加し
た画像信号は’ＦＥＴ１を通してコンデンサ２に充電さ
【る。負のパルスが消滅すれば、ＦＥＴ１はオフ状態と
なり、コンデンサ２に充電さｎた電圧は、液晶セル及び
ＦＥＴのオフ抵抗を通じて放電さｎながら保持さｎ１液
晶に印加さ扛つづける。そして、ゲート信号をｘｉから
ｘｉ＋ｌ、ｘｉ＋宜、。、と線順次に走査し、その位置
に対応した画像信号を信号ラインＹ ’ ｓ Ｙ ’十
ｔ。１．に印加することによ９− り全体の画像が表示さｎる。このとき対同電極はガラス
等に全面に付けら２″Ｌｆｒ、共通透明電極で、第１図
の４が共通電極端子である。そして、共通電極は常にあ
る電位に保たｎている。さて、このような画像表示装置
は、中間調を含む画像や動画を表示する場合すなわち、
テレビ画像の表示などには最適であるが、中間調を必要
としない画像や、静止画の表示などにはきわめて不適当
であった。 なぜならば、Ａｉｌ述したようにコンデンサ２に充電さ
−ｎた信号は液晶セル３を通じて放電していくので、常
に書込み動作を行なわないとコンデンサの両端の電圧が
どんどん下がってしまい、液晶にかかる電圧が変化して
し〜まう。従って、静止画像を表示する場合でも常に書
込み動作を行なう必要があり、常に回路全体を動かして
おくための電力が必要である。例えば、２００ｘ２００
画素の画面を毎秒６０枚書き込むためには、最大周波数
として約２゜５ＭＨｚが必要となりかなり大きな電力を
消費してしまう。尚、毎秒６０枚の画像を書き込むとい
うのＱゴ、液晶を交流駆動してフリッカを生じさせない
ために必要な値である。さらに、コンデンサへの充電の
ため信号ラインに電流を流す必要があり、このための消
費電力の増大もさけらｆないという欠点があった。 そこで本発明は、中間調を必要としない画像、静止画像
を表示するのに適した、消費電力が少ない画像表示装置
を供することを目的とする。 以下図面とともに本発明の説明をしていく。 第２図に本発明の画像表示装置を示す。単位画素を構成
するのは、半纏体層に形成さｎたスイッチングトランジ
スタ５，６、メモリーセルフ、信号選択回路８、液晶セ
ル９である。そして、液晶を交流駆動するためのクロッ
ク源１０を具備している。ここで、スイッチングトラン
ジスタ５．６はＭＯＳ）ランジスタで構成さｎる。また
、メモリセルフはフリップフロップで構成さ扛、高い電
圧レベルの信号をｕｌｓｍ、低い電圧レベルの信号を“
０“とすると、１″′の信号が入力さ扛ると出力が”１
’ （’ｉたは“０”）にセ゛ソトさｌＬｚ次に１０
″の信号が入力さｎるまでずっと６７１の状態を保持し
、パ０”の信号が入力さγＬると出力が１“０″（また
は”１”〕にセセラさし、その状態が保持さｎる。さら
に、メモリセルフは、入力が１″のとき出力が１′にな
る正入力禅子７αと、入力が“０“のとき出力が“１″
にセットさｒる負入力端子７ｂの二つの入力端子を具備
している。 さらに信号選択回路８の入力にはクロック源１０の信号
が入力さｎ１メモリーセルフの出力を制御信号として、
入力信号と同相の信号及び逆相の信号を選択的に出力す
るというものであり、信号選択回路８の出力は画素電極
９ｃＬと接続される。そして、スイッチングトランジス
タ５，６のソースは、そｎぞｎ極性が逆の信号線ｙｉお
よびｙｓに接続さｎｌ ドレインばそｎぞｎメモリセル
フの正入力端子７αおよび負入力端子７ｂに接続さしる
。 いまクロック源１０の出力を共通電極端子１１に接続し
、メモリセルフの出力が１＃のとき信号選択回路８の入
力と出力が逆相となりメモリセルフの出力が１゛０“の
とき（ｉｊ号選択回路８の入力と出力が同相となる場合
を［＞１１にとって動作を説明する。 ５− まず、ゲートラインｘｉにゲート信号として負のパルス
を印加すると、スイッチングトランジスタ〔以下Ｓ、Ｔ
ｒと略す〕５，６はオン状態となり信号ラインｙｉｐ’
ｌｌｉに印加さｎた画像情報Ｈｓ、 Ｔ ｒ ５ ｐ
６ ｋ通してメモリセルフの正入力端子７αと負入力端
子７ｂに入力さｎ１メモリセルフの出力は画像情報に応
じて１”または′０″にセットさｎる。ゲート信号が消
滅すｎば、Ｓ、Ｔｒ５，６１ｄオフ状態となυ、メモリ
セルは次に新らたな画像情報が入力さｒるまで、ずつと
′１”または０″の画像情報を保持しつづける。従って
、全ての画素は新らたな情報が書込ま牡るまでは、どん
なに長い期間であっても、現在保持している画像情報を
保持しつづける。そし１、メモリセルの出力が１”の画
素は、信号選択゛回路８の入力と出力が逆相になるので
、クロック源の波形つまり共通電極電位と、信号選択回
路の出力つまシ画素電極の波形は、電源電圧をＶとする
と、そ扛ぞｎ第３図Ａの■２α１２ｂに示すように逆相
のクロックとなシ、液晶９には±Ｖの交流電圧１３α６
一 が印刀口さｎ１選択画素となる。一方、メモリセルの出
力が０”の画素は同様に、第３図Ｂの１２α、１２Ｇの
ように同相のクロックとなるので、液晶９には１３ ｂ
のごとぐ全く電圧が印加さｎず、非選択画素となる。従
って、中間調がない画像及びその静止画像を非常に少な
い電力で表示することが可能となるのである。なぜなら
ば、静止画像の場合、信号ラインｕｉｅ１／１ｅｙ６＋
１ｍ１１ｔ＋＊・・・とゲートラインｚｊ、ｚｚ＋１．
。、の駆動回路を全て停止してクロック源１０のみ動か
しておけば良いからであり、通常クロック源１０の周波
数は？、□ Ｈｚ程度であるので、消費電力はほとんど
ゼロになる。また、コンデンサに信号を充電するという
方式でなく、基本的に電流を流さずにメモリセルの出力
を制御するので、信号ラインに電流を流す必要は全くな
く、やはり消費電力は大幅に減る。さらに、共通電極側
にもクロックを印加する方式であるので、電源電圧をＶ
とすると士■、つまクビークからピークまで２■の交流
波形を液晶に印加することができ、液晶にかかる電圧に
比して、電源電圧を低くすることができるので、やはり
消費電力の低減を達成できる。また、中間調のない表示
であるから、川辺駆動回路と画像情報処理回路を全て０
ＭＯ８で構成することによりシステム全体としても大幅
な消費電力の低減をはかることができる。一方面像信号
は、信号ライン？／ｉおよびＳ、Ｔｒ５、または信号ラ
インｙｉおよびＳ、Ｔｒ６の二つの経路を通ってメモリ
セルに入力さするので、信号経路の冗長度が２倍になり
信号ライン’／ Ｌ ｔ ｕ ’の断線や、Ｅｌ、Ｔｒ
５，６の不良による画像の不良率は非常に小さくなり、
表示装置の歩留りを大幅に同上させることが出来る。 第４図に本発明の画像表示装置の具体例を示す。すなわ
ち、メモリセル用のフリップフロップとして、インバー
タ１４ 、１５を用いて、インバータ１４．１５の人、
出力端子を互いに接続し、インバータ１４の入力をメモ
リセルの正入力として日。Ｔｒ５と接続し、インバータ
１５の入力をメモリセルの負入力としてＳ、Ｔｒ６と接
続し、さらにインバータ１５の出力をメモリセルの出力
とする。そして、信号選択回路として排他的論理和（以
下ＦｉＯＲと略す〕１６を用い、前述のインバータ１５
の出力、つｔｒメモリセルの出力をＦｉＯＲ回路１６の
一方の入力とし、クロック源】０の出力をＥＯＲ回１烙
１６の他方の入力とする。さらにＢＯＲ回路１６の出力
を画素電極９αと接続するというものである。このよう
な構成にすることによシメモリセルに１＃がセットさｔ
た場合は、液晶に士■の交流電圧が印刀口さ扛、メモリ
セルに０″がセ゛ソトさｔた場合は液晶に全く電圧がか
からなくなり第２図で説明したのと全く同じ動作をさせ
ることができる。ここで、インバータ１４ 、１５は消
費電力を低減するということから０Ｍ０Ｓインバータを
用いるのが望ましい。第５図に本発明の画像表示装置の
他の実施例を示す。信号選択回路として２つのトランス
ミッションゲー）（１！下ＴＧと略す） １７ 、１８
を用いたものである。インバータ１４ 、１５によるメ
モリセルの構成は第４図の例と同様であるが、メモリセ
ルの出力つＩｐインバータ１５の出力をＴ ｅ １７の
ｎチャンネル側ゲート及び、ＴＧ１８のＰチャンネ９− ル仰１ゲート及び、ＴＧ１８のＰチャンネル側ゲートに
接続し、インバータ１５の入力端子をＴ Ｇ １７のＰ
チャンえルイ則ゲート及び、Ｔ０１８のｎチャンネル側
ゲートに接続する。そして、ＴＧ１７．１８の出力を互
いに接続して画素電極９αと接続し、Ｔ０１８の入力端
子は全画素共通に共通′α極と接続して、クロック源１
０と接続する。さらにＴ Ｇ １７の入力端子は全画素
共通にして、インバータ１９を介してクロック源１０と
接続する。このように構成することにより、メモリセル
の出力が１″のときは、Ｔｒ４１７がオン状態、ＴＧ１
８がメツ状態になるため、液晶セルには第３図Ａのごと
く±■の交流電圧が印加さｎ１同様にメモリセルの出力
が０”のときは、液晶セルには′電圧が印７１１］さｎ
ない。第６図に本発明の画像表示装置のさらに他の実姉
例を示す。Ｓ、ＴｒとしてＴ Ｇ ２０ 、２１を用い
たものである。Ｓ 、Ｔ ｒとしてＴＧを用いることに
より、電源電圧を低くしても１′″とｕＯ″の信号を確
実に通すので、電源電圧を低くしても信号経路の冗長度
を２倍にして、表示装置の歩留りを上げることが可能と
なる。 第４図、第５図、第６図の例では信号選択回路として、
ｌＩＣＯＲ回路または、７０２個を用いているが、要す
るにメモリセルの出力が１″のときと０”のとき、画素
電極に印加さｎる交流波形の位相を反転させることが出
来扛ば良いのでアク、ＡＮＤ回路の組み合わせ、ＯＲ回
路の組み合わせによっても全く同様の動作をさせること
ができるのであるから、とわらも本発明の範噴に入るこ
とはもちろんである。また、メモリセルの出力がｕＯ″
のときに士■の交流電圧が印加さｎる回路横取も全く同
様であり、説明は省略する。 μ上のような本発明の画像表示装置を用いることにより
、中間調を必要としない画像及びその静止画像を表示す
るのに適した、消費電力が少なくてすむ画像表示装置を
得るという当初の目的は完全に達成できる。すなわち、
回路構成を全てデジタル的にすることと、静止画像表示
時には３０ Ｈｚ程度のクロック源を除いて同辺回路を
全て停止させることで、大幅な消費電力の低下が達成で
きる。捷た、静止画、動画を問わず交流駆動が可能とな
るので、寿命。信頼性の点でも優ｎた表示装置が得ら牡
る。さらに、信号経路を２木蓮列にすることにより表示
装置の歩留りを大幅に同上させることが出来る。従って
、微細ドツトによるギャラクタや、グラフィックディス
プレイ装置に本発明を適用することにより、微細ドツト
による美しい表示と低消費電力化と長寿命。高信頼性、
そして高歩留りを同時に達成することが出来本発明の工
業的価値は大きい。
なり、コンデンサ２に充電さｎた電圧は、液晶セル及び
ＦＥＴのオフ抵抗を通じて放電さｎながら保持さｎ１液
晶に印加さ扛つづける。そして、ゲート信号をｘｉから
ｘｉ＋ｌ、ｘｉ＋宜、。、と線順次に走査し、その位置
に対応した画像信号を信号ラインＹ ’ ｓ Ｙ ’十
ｔ。１．に印加することによ９− り全体の画像が表示さｎる。このとき対同電極はガラス
等に全面に付けら２″Ｌｆｒ、共通透明電極で、第１図
の４が共通電極端子である。そして、共通電極は常にあ
る電位に保たｎている。さて、このような画像表示装置
は、中間調を含む画像や動画を表示する場合すなわち、
テレビ画像の表示などには最適であるが、中間調を必要
としない画像や、静止画の表示などにはきわめて不適当
であった。 なぜならば、Ａｉｌ述したようにコンデンサ２に充電さ
−ｎた信号は液晶セル３を通じて放電していくので、常
に書込み動作を行なわないとコンデンサの両端の電圧が
どんどん下がってしまい、液晶にかかる電圧が変化して
し〜まう。従って、静止画像を表示する場合でも常に書
込み動作を行なう必要があり、常に回路全体を動かして
おくための電力が必要である。例えば、２００ｘ２００
画素の画面を毎秒６０枚書き込むためには、最大周波数
として約２゜５ＭＨｚが必要となりかなり大きな電力を
消費してしまう。尚、毎秒６０枚の画像を書き込むとい
うのＱゴ、液晶を交流駆動してフリッカを生じさせない
ために必要な値である。さらに、コンデンサへの充電の
ため信号ラインに電流を流す必要があり、このための消
費電力の増大もさけらｆないという欠点があった。 そこで本発明は、中間調を必要としない画像、静止画像
を表示するのに適した、消費電力が少ない画像表示装置
を供することを目的とする。 以下図面とともに本発明の説明をしていく。 第２図に本発明の画像表示装置を示す。単位画素を構成
するのは、半纏体層に形成さｎたスイッチングトランジ
スタ５，６、メモリーセルフ、信号選択回路８、液晶セ
ル９である。そして、液晶を交流駆動するためのクロッ
ク源１０を具備している。ここで、スイッチングトラン
ジスタ５．６はＭＯＳ）ランジスタで構成さｎる。また
、メモリセルフはフリップフロップで構成さ扛、高い電
圧レベルの信号をｕｌｓｍ、低い電圧レベルの信号を“
０“とすると、１″′の信号が入力さ扛ると出力が”１
’ （’ｉたは“０”）にセ゛ソトさｌＬｚ次に１０
″の信号が入力さｎるまでずっと６７１の状態を保持し
、パ０”の信号が入力さγＬると出力が１“０″（また
は”１”〕にセセラさし、その状態が保持さｎる。さら
に、メモリセルフは、入力が１″のとき出力が１′にな
る正入力禅子７αと、入力が“０“のとき出力が“１″
にセットさｒる負入力端子７ｂの二つの入力端子を具備
している。 さらに信号選択回路８の入力にはクロック源１０の信号
が入力さｎ１メモリーセルフの出力を制御信号として、
入力信号と同相の信号及び逆相の信号を選択的に出力す
るというものであり、信号選択回路８の出力は画素電極
９ｃＬと接続される。そして、スイッチングトランジス
タ５，６のソースは、そｎぞｎ極性が逆の信号線ｙｉお
よびｙｓに接続さｎｌ ドレインばそｎぞｎメモリセル
フの正入力端子７αおよび負入力端子７ｂに接続さしる
。 いまクロック源１０の出力を共通電極端子１１に接続し
、メモリセルフの出力が１＃のとき信号選択回路８の入
力と出力が逆相となりメモリセルフの出力が１゛０“の
とき（ｉｊ号選択回路８の入力と出力が同相となる場合
を［＞１１にとって動作を説明する。 ５− まず、ゲートラインｘｉにゲート信号として負のパルス
を印加すると、スイッチングトランジスタ〔以下Ｓ、Ｔ
ｒと略す〕５，６はオン状態となり信号ラインｙｉｐ’
ｌｌｉに印加さｎた画像情報Ｈｓ、 Ｔ ｒ ５ ｐ
６ ｋ通してメモリセルフの正入力端子７αと負入力端
子７ｂに入力さｎ１メモリセルフの出力は画像情報に応
じて１”または′０″にセットさｎる。ゲート信号が消
滅すｎば、Ｓ、Ｔｒ５，６１ｄオフ状態となυ、メモリ
セルは次に新らたな画像情報が入力さｒるまで、ずつと
′１”または０″の画像情報を保持しつづける。従って
、全ての画素は新らたな情報が書込ま牡るまでは、どん
なに長い期間であっても、現在保持している画像情報を
保持しつづける。そし１、メモリセルの出力が１”の画
素は、信号選択゛回路８の入力と出力が逆相になるので
、クロック源の波形つまり共通電極電位と、信号選択回
路の出力つまシ画素電極の波形は、電源電圧をＶとする
と、そ扛ぞｎ第３図Ａの■２α１２ｂに示すように逆相
のクロックとなシ、液晶９には±Ｖの交流電圧１３α６
一 が印刀口さｎ１選択画素となる。一方、メモリセルの出
力が０”の画素は同様に、第３図Ｂの１２α、１２Ｇの
ように同相のクロックとなるので、液晶９には１３ ｂ
のごとぐ全く電圧が印加さｎず、非選択画素となる。従
って、中間調がない画像及びその静止画像を非常に少な
い電力で表示することが可能となるのである。なぜなら
ば、静止画像の場合、信号ラインｕｉｅ１／１ｅｙ６＋
１ｍ１１ｔ＋＊・・・とゲートラインｚｊ、ｚｚ＋１．
。、の駆動回路を全て停止してクロック源１０のみ動か
しておけば良いからであり、通常クロック源１０の周波
数は？、□ Ｈｚ程度であるので、消費電力はほとんど
ゼロになる。また、コンデンサに信号を充電するという
方式でなく、基本的に電流を流さずにメモリセルの出力
を制御するので、信号ラインに電流を流す必要は全くな
く、やはり消費電力は大幅に減る。さらに、共通電極側
にもクロックを印加する方式であるので、電源電圧をＶ
とすると士■、つまクビークからピークまで２■の交流
波形を液晶に印加することができ、液晶にかかる電圧に
比して、電源電圧を低くすることができるので、やはり
消費電力の低減を達成できる。また、中間調のない表示
であるから、川辺駆動回路と画像情報処理回路を全て０
ＭＯ８で構成することによりシステム全体としても大幅
な消費電力の低減をはかることができる。一方面像信号
は、信号ライン？／ｉおよびＳ、Ｔｒ５、または信号ラ
インｙｉおよびＳ、Ｔｒ６の二つの経路を通ってメモリ
セルに入力さするので、信号経路の冗長度が２倍になり
信号ライン’／ Ｌ ｔ ｕ ’の断線や、Ｅｌ、Ｔｒ
５，６の不良による画像の不良率は非常に小さくなり、
表示装置の歩留りを大幅に同上させることが出来る。 第４図に本発明の画像表示装置の具体例を示す。すなわ
ち、メモリセル用のフリップフロップとして、インバー
タ１４ 、１５を用いて、インバータ１４．１５の人、
出力端子を互いに接続し、インバータ１４の入力をメモ
リセルの正入力として日。Ｔｒ５と接続し、インバータ
１５の入力をメモリセルの負入力としてＳ、Ｔｒ６と接
続し、さらにインバータ１５の出力をメモリセルの出力
とする。そして、信号選択回路として排他的論理和（以
下ＦｉＯＲと略す〕１６を用い、前述のインバータ１５
の出力、つｔｒメモリセルの出力をＦｉＯＲ回路１６の
一方の入力とし、クロック源】０の出力をＥＯＲ回１烙
１６の他方の入力とする。さらにＢＯＲ回路１６の出力
を画素電極９αと接続するというものである。このよう
な構成にすることによシメモリセルに１＃がセットさｔ
た場合は、液晶に士■の交流電圧が印刀口さ扛、メモリ
セルに０″がセ゛ソトさｔた場合は液晶に全く電圧がか
からなくなり第２図で説明したのと全く同じ動作をさせ
ることができる。ここで、インバータ１４ 、１５は消
費電力を低減するということから０Ｍ０Ｓインバータを
用いるのが望ましい。第５図に本発明の画像表示装置の
他の実施例を示す。信号選択回路として２つのトランス
ミッションゲー）（１！下ＴＧと略す） １７ 、１８
を用いたものである。インバータ１４ 、１５によるメ
モリセルの構成は第４図の例と同様であるが、メモリセ
ルの出力つＩｐインバータ１５の出力をＴ ｅ １７の
ｎチャンネル側ゲート及び、ＴＧ１８のＰチャンネ９− ル仰１ゲート及び、ＴＧ１８のＰチャンネル側ゲートに
接続し、インバータ１５の入力端子をＴ Ｇ １７のＰ
チャンえルイ則ゲート及び、Ｔ０１８のｎチャンネル側
ゲートに接続する。そして、ＴＧ１７．１８の出力を互
いに接続して画素電極９αと接続し、Ｔ０１８の入力端
子は全画素共通に共通′α極と接続して、クロック源１
０と接続する。さらにＴ Ｇ １７の入力端子は全画素
共通にして、インバータ１９を介してクロック源１０と
接続する。このように構成することにより、メモリセル
の出力が１″のときは、Ｔｒ４１７がオン状態、ＴＧ１
８がメツ状態になるため、液晶セルには第３図Ａのごと
く±■の交流電圧が印加さｎ１同様にメモリセルの出力
が０”のときは、液晶セルには′電圧が印７１１］さｎ
ない。第６図に本発明の画像表示装置のさらに他の実姉
例を示す。Ｓ、ＴｒとしてＴ Ｇ ２０ 、２１を用い
たものである。Ｓ 、Ｔ ｒとしてＴＧを用いることに
より、電源電圧を低くしても１′″とｕＯ″の信号を確
実に通すので、電源電圧を低くしても信号経路の冗長度
を２倍にして、表示装置の歩留りを上げることが可能と
なる。 第４図、第５図、第６図の例では信号選択回路として、
ｌＩＣＯＲ回路または、７０２個を用いているが、要す
るにメモリセルの出力が１″のときと０”のとき、画素
電極に印加さｎる交流波形の位相を反転させることが出
来扛ば良いのでアク、ＡＮＤ回路の組み合わせ、ＯＲ回
路の組み合わせによっても全く同様の動作をさせること
ができるのであるから、とわらも本発明の範噴に入るこ
とはもちろんである。また、メモリセルの出力がｕＯ″
のときに士■の交流電圧が印加さｎる回路横取も全く同
様であり、説明は省略する。 μ上のような本発明の画像表示装置を用いることにより
、中間調を必要としない画像及びその静止画像を表示す
るのに適した、消費電力が少なくてすむ画像表示装置を
得るという当初の目的は完全に達成できる。すなわち、
回路構成を全てデジタル的にすることと、静止画像表示
時には３０ Ｈｚ程度のクロック源を除いて同辺回路を
全て停止させることで、大幅な消費電力の低下が達成で
きる。捷た、静止画、動画を問わず交流駆動が可能とな
るので、寿命。信頼性の点でも優ｎた表示装置が得ら牡
る。さらに、信号経路を２木蓮列にすることにより表示
装置の歩留りを大幅に同上させることが出来る。従って
、微細ドツトによるギャラクタや、グラフィックディス
プレイ装置に本発明を適用することにより、微細ドツト
による美しい表示と低消費電力化と長寿命。高信頼性、
そして高歩留りを同時に達成することが出来本発明の工
業的価値は大きい。
第１図は従来の画像表示装置を示す回路図、第２図は不
発明の画像表示装置を示す回路図、第３図（ハ））ノ）
は本発明の画像表示装置に於ける液晶駆動電圧を示す説
明図、第４図は本発明の画像表示装置の具体例を示す回
路図、第５図は本発明の画像表示装置の他の具体例を示
す回路図、第６図は本発明の画像表示装置のさらに他の
具体例を示す回路図である。 ５．６゜。スイッチングトランジスタ、７゜。 メモリーセル、８゜、信号選択回路、９０．液晶セル、
１０゜、クロック源、１１ｏ。共通電極端子、１２（Ｚ
、１２ｂ、１．２Ｃ，、クロック波形、１３ ａ、１
３６．。液晶駆動電圧波形、１４ 、１５ 、。インバ
ータ、１６゜、排他的論理和、１７ 、１８ 、２０
、２１゜。トランスミッションゲート、１９０．インバ
ータ。 以上 １３− 〉 ０ 〉 ０ ０ 〉Ｑ ＞０５０〉
発明の画像表示装置を示す回路図、第３図（ハ））ノ）
は本発明の画像表示装置に於ける液晶駆動電圧を示す説
明図、第４図は本発明の画像表示装置の具体例を示す回
路図、第５図は本発明の画像表示装置の他の具体例を示
す回路図、第６図は本発明の画像表示装置のさらに他の
具体例を示す回路図である。 ５．６゜。スイッチングトランジスタ、７゜。 メモリーセル、８゜、信号選択回路、９０．液晶セル、
１０゜、クロック源、１１ｏ。共通電極端子、１２（Ｚ
、１２ｂ、１．２Ｃ，、クロック波形、１３ ａ、１
３６．。液晶駆動電圧波形、１４ 、１５ 、。インバ
ータ、１６゜、排他的論理和、１７ 、１８ 、２０
、２１゜。トランスミッションゲート、１９０．インバ
ータ。 以上 １３− 〉 ０ 〉 ０ ０ 〉Ｑ ＞０５０〉
Claims (3)
- （１）ガラス等の絶縁基板上に形成さした半導体層、ま
たは、半導体基板上に、行列状に画素電極が形成さし１
前記画素電極上に液晶を介して設置さ扛た透光性基板上
の透明電極を対向電極とした画像表示装置に於て、前記
画素電極−個に対して、少なくとも二個のスイッチング
素子と一ビットのメモリーセルを有していることを特徴
とする画像表示装置。 - （２）前記二個のスイッチング素子の入力端子は、各々
極性が逆の信号が印加さｎた二本の信号ラインと一対一
に接続さ扛ていることを特徴とする特許請求の範囲第１
項記載の画像表示装置ｔ。 - （３）前記メモリセルの出力に応じて、交流電圧波形印
加と、電圧無印別状態を選択する手段を具備したことを
特徴とする特許請求の範囲第１項、第２項記載の画像表
示装置。 １−
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2556582A JPS58143389A (ja) | 1982-02-19 | 1982-02-19 | 画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2556582A JPS58143389A (ja) | 1982-02-19 | 1982-02-19 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58143389A true JPS58143389A (ja) | 1983-08-25 |
Family
ID=12169447
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2556582A Pending JPS58143389A (ja) | 1982-02-19 | 1982-02-19 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58143389A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145280A (ja) * | 1984-08-10 | 1986-03-05 | 日本電信電話株式会社 | 画像表示装置 |
| JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| US5926158A (en) * | 1993-06-28 | 1999-07-20 | Sharp Kabushiki Kaisha | Image display apparatus |
| US7084851B2 (en) * | 2000-11-22 | 2006-08-01 | Kabushiki Kaisha Toshiba | Display device having SRAM built in pixel |
| US7696952B2 (en) | 2002-08-09 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd | Display device and method of driving the same |
| US9307611B2 (en) | 2012-05-18 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Pixel circuit, display device, and electronic device |
| JP2016220043A (ja) * | 2015-05-20 | 2016-12-22 | 株式会社ソシオネクスト | セレクタ回路、イコライザ回路、受信回路、及び半導体集積回路 |
| US9824641B2 (en) | 2010-04-23 | 2017-11-21 | Seiko Epson Corporation | Method of driving electrophoresis display device based on electrophoretic particle migration speeds, electrophoresis display device, and electronic apparatus |
-
1982
- 1982-02-19 JP JP2556582A patent/JPS58143389A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145280A (ja) * | 1984-08-10 | 1986-03-05 | 日本電信電話株式会社 | 画像表示装置 |
| US5926158A (en) * | 1993-06-28 | 1999-07-20 | Sharp Kabushiki Kaisha | Image display apparatus |
| JPH08194205A (ja) * | 1995-01-18 | 1996-07-30 | Toshiba Corp | アクティブマトリックス型表示装置 |
| US7084851B2 (en) * | 2000-11-22 | 2006-08-01 | Kabushiki Kaisha Toshiba | Display device having SRAM built in pixel |
| US7696952B2 (en) | 2002-08-09 | 2010-04-13 | Semiconductor Energy Laboratory Co., Ltd | Display device and method of driving the same |
| US8242971B2 (en) | 2002-08-09 | 2012-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of driving the same |
| US9824641B2 (en) | 2010-04-23 | 2017-11-21 | Seiko Epson Corporation | Method of driving electrophoresis display device based on electrophoretic particle migration speeds, electrophoresis display device, and electronic apparatus |
| US9307611B2 (en) | 2012-05-18 | 2016-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Pixel circuit, display device, and electronic device |
| JP2016220043A (ja) * | 2015-05-20 | 2016-12-22 | 株式会社ソシオネクスト | セレクタ回路、イコライザ回路、受信回路、及び半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3630489B2 (ja) | 液晶表示装置 | |
| US6778163B2 (en) | Liquid crystal display device, driving circuit, driving method, and electronic apparatus | |
| JP5019859B2 (ja) | 液晶装置および電子機器 | |
| JPS5823091A (ja) | 画像表示装置 | |
| JPH1063233A (ja) | ディスプレイ | |
| TW200307897A (en) | Display device, drive circuit for the same, and driving method for the same | |
| US6940482B2 (en) | Electrooptic device and electronic apparatus | |
| JP3405579B2 (ja) | 液晶表示装置 | |
| JP3659103B2 (ja) | 電気光学装置、電気光学装置の駆動回路および駆動方法、電子機器 | |
| JP2005018088A (ja) | 液晶表示装置 | |
| JP2012088737A (ja) | 表示装置 | |
| JPS58143389A (ja) | 画像表示装置 | |
| JPH035724B2 (ja) | ||
| JP4115099B2 (ja) | 表示装置 | |
| JPH09243995A (ja) | アクティブマトリックスアレイと液晶表示装置及びその駆動方法 | |
| US7095405B2 (en) | Output control circuit, driving circuit, electro-optic apparatus, and electronic instrument | |
| JP3863729B2 (ja) | 表示装置 | |
| JP3818050B2 (ja) | 電気光学装置の駆動回路及び駆動方法 | |
| JPS58220185A (ja) | 表示素子 | |
| JPS58198084A (ja) | 表示素子 | |
| JP3768097B2 (ja) | 表示装置 | |
| JP3674321B2 (ja) | 電気光学装置用基板、電気光学装置、電子機器及び投写型表示装置 | |
| JP3729032B2 (ja) | シフトレジスタ、シフトレジスタの制御方法、データ線駆動回路、走査線駆動回路、電気光学パネル、および電子機器 | |
| JP4461687B2 (ja) | 電気光学パネル、その駆動回路及び駆動方法、並びに電子機器 | |
| JPH04307592A (ja) | アクティブ液晶表示装置 |