JP2788684B2 - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JP2788684B2 JP2788684B2 JP3262891A JP26289191A JP2788684B2 JP 2788684 B2 JP2788684 B2 JP 2788684B2 JP 3262891 A JP3262891 A JP 3262891A JP 26289191 A JP26289191 A JP 26289191A JP 2788684 B2 JP2788684 B2 JP 2788684B2
- Authority
- JP
- Japan
- Prior art keywords
- sample
- sampling
- analog
- hold
- hold circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Description
【０００１】
【産業上の利用分野】本発明は液晶ディスプレイの液晶
駆動回路等に利用されるサンプルホールド回路に関す
る。
駆動回路等に利用されるサンプルホールド回路に関す
る。
【０００２】
【従来の技術】液晶駆動回路に装備されたサンプルホー
ルド回路の代表例として図２に示すような回路がある。
図中２は入力バスラインであり、これにはサンプルホー
ルド回路Ａ’、Ｂ’が夫々接続されている。
ルド回路の代表例として図２に示すような回路がある。
図中２は入力バスラインであり、これにはサンプルホー
ルド回路Ａ’、Ｂ’が夫々接続されている。
【０００３】サンプルホールド回路Ａ’はサンプリング
ゲートＳＧn 、サンプリングコンデンサＣＳn 、トラン
スファゲートＴＧn 、ホールドコンデンサＣＨn 、バッ
ファアンプ１n から構成されている。即ち、サンプリン
グ信号Ｓn が示すタイミングでサンプリングゲートＳＧ
n が開くと、入力バスライン２上のアナログデータがサ
ンプリングコンデンサＣＳn に転送される。また、トラ
ンスファ信号Ｔn が示すタイミングでトランスファゲー
トＴＧn が開くと、サンプリングコンデンサＣＳn に保
持されたアナログデータがホールドコンデンサＣＨn に
転送される。そしてホールドコンデンサＣＨn に保持さ
れたアナログデータはバッファアンプ１n を通じて液晶
駆動出力ＯＳn として出力される。
ゲートＳＧn 、サンプリングコンデンサＣＳn 、トラン
スファゲートＴＧn 、ホールドコンデンサＣＨn 、バッ
ファアンプ１n から構成されている。即ち、サンプリン
グ信号Ｓn が示すタイミングでサンプリングゲートＳＧ
n が開くと、入力バスライン２上のアナログデータがサ
ンプリングコンデンサＣＳn に転送される。また、トラ
ンスファ信号Ｔn が示すタイミングでトランスファゲー
トＴＧn が開くと、サンプリングコンデンサＣＳn に保
持されたアナログデータがホールドコンデンサＣＨn に
転送される。そしてホールドコンデンサＣＨn に保持さ
れたアナログデータはバッファアンプ１n を通じて液晶
駆動出力ＯＳn として出力される。
【０００４】他方のサンプルホールド回路Ｂ’について
は上記のものと全く同一動作であるので説明は省略す
る。なお、サンプルホールド回路Ａ’に関連する構成部
及び信号についてはｎの添字が付されている一方、サン
プルホールド回路Ｂ’については同様にｎ＋１の添字が
付されている。
は上記のものと全く同一動作であるので説明は省略す
る。なお、サンプルホールド回路Ａ’に関連する構成部
及び信号についてはｎの添字が付されている一方、サン
プルホールド回路Ｂ’については同様にｎ＋１の添字が
付されている。
【０００５】
【発明が解決しようとする課題】ところで、図３に示す
ようにサンプリング信号Ｓn が立ち下がると、サンプリ
ングゲートＳＧn が開き、その後、アナログデータをサ
ンプリングコンデンサＣＳn に確実に保持することがで
きる時間が経過すると、サンプリング信号Ｓn が立ち上
がって、サンプリングゲートＳＧn が閉じるようになっ
ている。ただ、サンプリングコンデンサＣＳn の履歴の
電圧によっては、サンプリングゲートＳＧn が閉状態か
ら開状態に変化するとき、急激に充放電が発生する場合
があり、入力バスライン２にノイズの影響を及ぼす場合
がある。
ようにサンプリング信号Ｓn が立ち下がると、サンプリ
ングゲートＳＧn が開き、その後、アナログデータをサ
ンプリングコンデンサＣＳn に確実に保持することがで
きる時間が経過すると、サンプリング信号Ｓn が立ち上
がって、サンプリングゲートＳＧn が閉じるようになっ
ている。ただ、サンプリングコンデンサＣＳn の履歴の
電圧によっては、サンプリングゲートＳＧn が閉状態か
ら開状態に変化するとき、急激に充放電が発生する場合
があり、入力バスライン２にノイズの影響を及ぼす場合
がある。
【０００６】また、図３に示すようにサンプリングゲー
トＳＧn が閉じようとするタイミングでは、サンプリン
グ信号Ｓn+1 が立ち下がってサンプリングゲートＳＧ
n+1 が開くので、サンプリングコンデンサＣＳn+1 の充
電電圧により入力バスライン２にノイズが乗りサンプリ
ングコンデンサＣＳn にノイズが充電され、本来のアナ
ログデータを取り込むことができなくなり、信号伝達の
高精度化を損なうことにもなり得る。
トＳＧn が閉じようとするタイミングでは、サンプリン
グ信号Ｓn+1 が立ち下がってサンプリングゲートＳＧ
n+1 が開くので、サンプリングコンデンサＣＳn+1 の充
電電圧により入力バスライン２にノイズが乗りサンプリ
ングコンデンサＣＳn にノイズが充電され、本来のアナ
ログデータを取り込むことができなくなり、信号伝達の
高精度化を損なうことにもなり得る。
【０００７】本発明は上記した背景の下に創作されたも
のであり、その主たる目的とするところは、アナログ入
力ラインに影響を及ぼすノイズを低減できるサンプルホ
ールド回路を提供することにある。
のであり、その主たる目的とするところは、アナログ入
力ラインに影響を及ぼすノイズを低減できるサンプルホ
ールド回路を提供することにある。
【０００８】
【課題を解決するための手段】本発明に係るサンプルホ
ールド回路は、アナログデータが入力されておりサンプ
リング信号が示すタイミングで開閉するアナログスイッ
チと、前記アナログスイッチの出力段に接続されており
当該アナログスイッチを通じて入力されたアナログデー
タを保持するサンプリングコンデンサとを備えたサンプ
ルホールド回路が共通のアナログ入力ラインに複数個接
続された基本構成となっており、次のような特徴を有し
ている。
ールド回路は、アナログデータが入力されておりサンプ
リング信号が示すタイミングで開閉するアナログスイッ
チと、前記アナログスイッチの出力段に接続されており
当該アナログスイッチを通じて入力されたアナログデー
タを保持するサンプリングコンデンサとを備えたサンプ
ルホールド回路が共通のアナログ入力ラインに複数個接
続された基本構成となっており、次のような特徴を有し
ている。
【０００９】すなわち、前記サンプリング信号が示すタ
イミングに応じて、一方のアナログスイッチが閉状態か
ら開状態に変化し、他方のアナログスイッチが開状態か
ら閉状態に変化する際に相互で起こるノイズの影響を低
減するための抵抗を、前記アナログ入力ラインと前記各
アナログスイッチの入力との間にそれぞれ接続するよう
にした。
イミングに応じて、一方のアナログスイッチが閉状態か
ら開状態に変化し、他方のアナログスイッチが開状態か
ら閉状態に変化する際に相互で起こるノイズの影響を低
減するための抵抗を、前記アナログ入力ラインと前記各
アナログスイッチの入力との間にそれぞれ接続するよう
にした。
【００１０】
【実施例】以下、液晶ディスプレイ装置の液晶駆動回路
に装備されたサンプルホールド回路の実施例について図
面を参照して説明する。
に装備されたサンプルホールド回路の実施例について図
面を参照して説明する。
【００１１】図１は実施例回路の回路図である。図中２
は液晶ディスプレイ装置のディスプレイ制御回路（図示
せず）から導かれた入力バスライン（映像信号に相当す
る）である。この入力バスライン２には複数のサンプル
ホールド回路が接続されており、各サンプルホールド回
路の出力は液晶ディスプレイ（図示せず）に導かれてい
る。図１中には複数のサンプルホールド回路の中から２
つのサンプルホールド回路Ａ、Ｂのみが示されている。
は液晶ディスプレイ装置のディスプレイ制御回路（図示
せず）から導かれた入力バスライン（映像信号に相当す
る）である。この入力バスライン２には複数のサンプル
ホールド回路が接続されており、各サンプルホールド回
路の出力は液晶ディスプレイ（図示せず）に導かれてい
る。図１中には複数のサンプルホールド回路の中から２
つのサンプルホールド回路Ａ、Ｂのみが示されている。
【００１２】従来技術のところで述べた説明と重複した
ところがあるが、サンプルホールド回路Ａの詳細につい
て説明する。サンプルホールド回路Ａは、抵抗Ｒn 、サ
ンプリングゲートＳＧn 、サンプリングコンデンサＣＳ
n 、トランスファゲートＴＧn 、ホールドコンデンサＣ
Ｈn 、バッファアンプ１n から構成されている。
ところがあるが、サンプルホールド回路Ａの詳細につい
て説明する。サンプルホールド回路Ａは、抵抗Ｒn 、サ
ンプリングゲートＳＧn 、サンプリングコンデンサＣＳ
n 、トランスファゲートＴＧn 、ホールドコンデンサＣ
Ｈn 、バッファアンプ１n から構成されている。
【００１３】抵抗Ｒn は入力バスライン２とサンプリン
グゲートＳＧn との間に接続されている。サンプリング
ゲートＳＧn （アナログスイッチに相当する）は、上記
ディスプレイ制御回路から導かれたサンプリング信号Ｓ
n が示すタイミングで開閉するようになっている。
グゲートＳＧn との間に接続されている。サンプリング
ゲートＳＧn （アナログスイッチに相当する）は、上記
ディスプレイ制御回路から導かれたサンプリング信号Ｓ
n が示すタイミングで開閉するようになっている。
【００１４】サンプリングゲートＳＧn の出力と電源ラ
イン（又はグランドライン）との間にはサンプリングコ
ンデンサＣＳn が接続されている。即ち、入力バスライ
ン２、抵抗Ｒn を通じて入力されたアナログデータは、
サンプリングゲートＳＧn が閉状態から開状態に変化し
たタイミングで、サンプリングゲートＳＧn を通じてサ
ンプリングコンデンサＣＳn に転送されるようになって
いる。
イン（又はグランドライン）との間にはサンプリングコ
ンデンサＣＳn が接続されている。即ち、入力バスライ
ン２、抵抗Ｒn を通じて入力されたアナログデータは、
サンプリングゲートＳＧn が閉状態から開状態に変化し
たタイミングで、サンプリングゲートＳＧn を通じてサ
ンプリングコンデンサＣＳn に転送されるようになって
いる。
【００１５】サンプリングゲートＳＧn の出力段には、
サンプリングコンデンサＣＳn の他に、トランスファゲ
ートＴＧn が接続されている。トランスファゲートＴＧ
n はサンプリングゲートＳＧn と同じくアナログスイッ
チであって、上記ディスプレイ制御回路から導かれたト
ランスファ信号Ｔn が示すタイミングで開閉するように
なっている。
サンプリングコンデンサＣＳn の他に、トランスファゲ
ートＴＧn が接続されている。トランスファゲートＴＧ
n はサンプリングゲートＳＧn と同じくアナログスイッ
チであって、上記ディスプレイ制御回路から導かれたト
ランスファ信号Ｔn が示すタイミングで開閉するように
なっている。
【００１６】トランスファゲートＴＧn の出力と電源ラ
イン（グランドライン）との間にはホールドコンデンサ
ＣＨn が接続されている。即ち、サンプリングコンデン
サＣＳn に保持されたアナログデータは、トランスファ
ゲートＴＧn が閉状態から開状態に変化したタイミング
で、トランスファゲートＴＧn を通じてホールドコンデ
ンサＣＨn に転送されるようになっている。
イン（グランドライン）との間にはホールドコンデンサ
ＣＨn が接続されている。即ち、サンプリングコンデン
サＣＳn に保持されたアナログデータは、トランスファ
ゲートＴＧn が閉状態から開状態に変化したタイミング
で、トランスファゲートＴＧn を通じてホールドコンデ
ンサＣＨn に転送されるようになっている。
【００１７】トランスファゲートＴＧn の出力段には、
ホールドコンデンサＣＨn の他に、バッファアンプ１n
が接続されており、バッファアンプ１n の出力段には上
記液晶ディスプレイが接続されている。即ち、ホールド
コンデンサＣＨn に保持されたアナログデータは、バッ
ファアンプ１n を通じて液晶駆動出力ＯＳn として上記
液晶ディスプレイに出力されるようになっている。
ホールドコンデンサＣＨn の他に、バッファアンプ１n
が接続されており、バッファアンプ１n の出力段には上
記液晶ディスプレイが接続されている。即ち、ホールド
コンデンサＣＨn に保持されたアナログデータは、バッ
ファアンプ１n を通じて液晶駆動出力ＯＳn として上記
液晶ディスプレイに出力されるようになっている。
【００１８】他方のサンプルホールド回路Ｂについては
上記のものと全く同一動作（抵抗Ｒn 、Ｒn+1 の抵抗
値、ホールドコンデンサＣＨn 、ＣＨn+1 の容量値も夫
々同一）であるので説明は省略する。なお、サンプルホ
ールド回路Ａに関連する構成部及び信号についてはｎの
添字が付されている一方、サンプルホールド回路Ｂにつ
いては同様にｎ＋１の添字が付されている。
上記のものと全く同一動作（抵抗Ｒn 、Ｒn+1 の抵抗
値、ホールドコンデンサＣＨn 、ＣＨn+1 の容量値も夫
々同一）であるので説明は省略する。なお、サンプルホ
ールド回路Ａに関連する構成部及び信号についてはｎの
添字が付されている一方、サンプルホールド回路Ｂにつ
いては同様にｎ＋１の添字が付されている。
【００１９】さて、図３にはサンプリング信号Ｓn 、Ｓ
n+1 のタイミングチャートが示されている。即ち、サン
プリング信号Ｓn が立ち下がると、サンプリングゲート
ＳＧn が開き、その後、アナログデータをサンプリング
コンデンサＣＳn に確実に保持することができる時間が
経過すると、サンプリング信号Ｓn が立ち上がって、サ
ンプリングゲートＳＧn が閉じるようになっている。ま
た、サンプリングゲートＧn が閉じるタイミングでは、
サンプリング信号Ｓn+1 が立ち下がってサンプリングゲ
ートＳＧn+1 が開くようになっている。
n+1 のタイミングチャートが示されている。即ち、サン
プリング信号Ｓn が立ち下がると、サンプリングゲート
ＳＧn が開き、その後、アナログデータをサンプリング
コンデンサＣＳn に確実に保持することができる時間が
経過すると、サンプリング信号Ｓn が立ち上がって、サ
ンプリングゲートＳＧn が閉じるようになっている。ま
た、サンプリングゲートＧn が閉じるタイミングでは、
サンプリング信号Ｓn+1 が立ち下がってサンプリングゲ
ートＳＧn+1 が開くようになっている。
【００２０】サンプルホールド回路Ａにおけるサンプリ
ングコンデンサＣＳn の履歴の電圧によっては、サンプ
リングゲートＳＧn が閉状態から開状態に切り換わると
き、急激な充放電を発生する場合がある。この点につい
ては図２で示す従来回路と事情は同じである。
ングコンデンサＣＳn の履歴の電圧によっては、サンプ
リングゲートＳＧn が閉状態から開状態に切り換わると
き、急激な充放電を発生する場合がある。この点につい
ては図２で示す従来回路と事情は同じである。
【００２１】従来回路では急激な充放電の発生に伴って
入力バスライン２にノイズの影響を及ぼす可能性があっ
たが、本実施例回路では、入力バスライン２とサンプリ
ングゲートＳＧn との間に接続された抵抗Ｒn によりノ
イズのレベルが小さくなり、入力バスライン２に侵入す
るノイズの影響を低く抑えることが可能となる。
入力バスライン２にノイズの影響を及ぼす可能性があっ
たが、本実施例回路では、入力バスライン２とサンプリ
ングゲートＳＧn との間に接続された抵抗Ｒn によりノ
イズのレベルが小さくなり、入力バスライン２に侵入す
るノイズの影響を低く抑えることが可能となる。
【００２２】よって、入力バスライン２に接続された他
の回路に及ぼすノイズの影響を少なくすることができ
る。サンプルホールド回路Ｂについてのノイズの影響も
実用上問題のない程度にまで低く抑えることができる。
なぜなら、サンプリングゲートＳＧn+1 が開くときには
サンプリングゲートＳＧが開くタイミングになっている
が、入力バスライン２に乗ったノイズのレベルが小さい
上に、入力バスライン２とサンプリングゲートＳＧn と
の間に接続された抵抗Ｒn よりノイズのレベルが更に小
さくなるからである。それ故、サンプルホールド回路Ａ
については本来のアナログデータを取り込むことができ
る。
の回路に及ぼすノイズの影響を少なくすることができ
る。サンプルホールド回路Ｂについてのノイズの影響も
実用上問題のない程度にまで低く抑えることができる。
なぜなら、サンプリングゲートＳＧn+1 が開くときには
サンプリングゲートＳＧが開くタイミングになっている
が、入力バスライン２に乗ったノイズのレベルが小さい
上に、入力バスライン２とサンプリングゲートＳＧn と
の間に接続された抵抗Ｒn よりノイズのレベルが更に小
さくなるからである。それ故、サンプルホールド回路Ａ
については本来のアナログデータを取り込むことができ
る。
【００２３】しかもサンプルホールド回路Ａ、Ｂにおけ
る抵抗Ｒn 、Ｒn+1 の抵抗値、ホールドコンデンサＣＨ
n 、ＣＨn+1 の容量値が夫々同一に設定されているの
で、液晶駆動出力ＯＳn 、ＯＳn+1 のバラツキも少なく
することが可能となる。
る抵抗Ｒn 、Ｒn+1 の抵抗値、ホールドコンデンサＣＨ
n 、ＣＨn+1 の容量値が夫々同一に設定されているの
で、液晶駆動出力ＯＳn 、ＯＳn+1 のバラツキも少なく
することが可能となる。
【００２４】以上述べたことは、共通の入力バスライン
２に接続された全てのサンプルホールド回路について言
えることであり、その結果、回路全体、ひいては液晶デ
ィスプレイ装置の高精度化を図る上で大きなメリットが
ある。
２に接続された全てのサンプルホールド回路について言
えることであり、その結果、回路全体、ひいては液晶デ
ィスプレイ装置の高精度化を図る上で大きなメリットが
ある。
【００２５】なお、本発明にかかるサンプルホールド回
路は液晶ディスプレイ装置の液晶駆動回路だけの適用だ
けに止まらないことは勿論のこと、入力バスラインに単
一のサンプルホールド回路を接続するような形態をとっ
てもよい。またバスラインをサンプリングゲートの間に
抵抗を挿入したが、サンプリングゲートとサンプリング
コンゲンサとの間に抵抗を挿入しても同様の効果が得ら
れるのは自明の理である。
路は液晶ディスプレイ装置の液晶駆動回路だけの適用だ
けに止まらないことは勿論のこと、入力バスラインに単
一のサンプルホールド回路を接続するような形態をとっ
てもよい。またバスラインをサンプリングゲートの間に
抵抗を挿入したが、サンプリングゲートとサンプリング
コンゲンサとの間に抵抗を挿入しても同様の効果が得ら
れるのは自明の理である。
【００２６】
【発明の効果】以上、本発明の請求項１のサンプルホー
ルド回路による場合には、アナログ入力ラインとアナロ
グスイッチの入力との間に接続された抵抗によりアナロ
グ入力ラインに侵入しようとするノイズのレベルを低く
抑えることができる構成となっているので、アナログ入
力ラインに影響を及ぼすノイズを低減することができる
ことになる。よって、アナログ入力ラインに接続された
他の回路にノイズの影響を及ぼすことが少ないというメ
リットがある。
ルド回路による場合には、アナログ入力ラインとアナロ
グスイッチの入力との間に接続された抵抗によりアナロ
グ入力ラインに侵入しようとするノイズのレベルを低く
抑えることができる構成となっているので、アナログ入
力ラインに影響を及ぼすノイズを低減することができる
ことになる。よって、アナログ入力ラインに接続された
他の回路にノイズの影響を及ぼすことが少ないというメ
リットがある。
【００２７】即ち、全てのサンプルホールド回路が前記
ノイズの影響を受けずに正常に動作することになり、回
路の高性能化を図ることができる。
ノイズの影響を受けずに正常に動作することになり、回
路の高性能化を図ることができる。
【図１】本発明の実施例回路の回路図である。
【図２】従来回路を説明するための図であって、図１に
対応する図である。
対応する図である。
【図３】実施例回路及び従来回路を説明するための図で
あって、サンプリング信号のタイミングチャートを示す
グラフである。
あって、サンプリング信号のタイミングチャートを示す
グラフである。
１ 入力バスライン Ａ、Ｂ サンプルホールド回路 Ｒn 、Ｒn+1 抵抗 ＳＧn 、ＳＧn+1 サンプリングゲート ＣＳn 、ＣＳn+1 サンプリングコンデンサ Ｓn 、Ｓn+1 サンプリング信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G11C 27/02
Claims (1)
- 【請求項１】 アナログデータが入力されておりサンプ
リング信号が示すタイミングで開閉するアナログスイッ
チと、前記アナログスイッチの出力段に接続されており
当該アナログスイッチを通じて入力されたアナログデー
タを保持するサンプリングコンデンサとを備えたサンプ
ルホールド回路が共通のアナログ入力ラインに少なくと
も２個接続されたサンプルホールド回路において、前記サンプリング信号が示すタイミングに応じて、一方
のアナログスイッチが閉状態から開状態に変化し、他方
のアナログスイッチが開状態から閉状態に変化する際に
相互で起こるノイズの影響を低減するための抵抗が、前
記アナログ入力ラインと前記各アナログスイッチの入力
との間にそれぞれ接続されている ことを特徴とするサン
プルホールド回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262891A JP2788684B2 (ja) | 1991-09-12 | 1991-09-12 | サンプルホールド回路 |
| KR1019920016437A KR960003588B1 (ko) | 1991-09-12 | 1992-09-09 | 액정디스플레이용 아날로그 데이터를 샘플링과 유지하는 장치 |
| US07/944,088 US5311072A (en) | 1991-09-12 | 1992-09-11 | Apparatus for sampling and holding analog data for a liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3262891A JP2788684B2 (ja) | 1991-09-12 | 1991-09-12 | サンプルホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574188A JPH0574188A (ja) | 1993-03-26 |
| JP2788684B2 true JP2788684B2 (ja) | 1998-08-20 |
Family
ID=17382056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3262891A Expired - Fee Related JP2788684B2 (ja) | 1991-09-12 | 1991-09-12 | サンプルホールド回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5311072A (ja) |
| JP (1) | JP2788684B2 (ja) |
| KR (1) | KR960003588B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3102666B2 (ja) * | 1993-06-28 | 2000-10-23 | シャープ株式会社 | 画像表示装置 |
| US5497119A (en) * | 1994-06-01 | 1996-03-05 | Intel Corporation | High precision voltage regulation circuit for programming multilevel flash memory |
| KR100878244B1 (ko) * | 2002-09-12 | 2009-01-13 | 삼성전자주식회사 | 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치 |
| KR102037899B1 (ko) * | 2011-12-23 | 2019-10-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 신호 변환 회로, 표시 장치, 및 전자 기기 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3050673A (en) * | 1960-10-14 | 1962-08-21 | Ibm | Voltage holding circuit |
| US3479534A (en) * | 1966-07-01 | 1969-11-18 | Bell Telephone Labor Inc | Pulse stretcher-discriminator whose component electronics exhibit constant power dissipation |
| NL7109293A (ja) * | 1971-07-06 | 1973-01-09 | ||
| JPS5897799U (ja) * | 1981-12-23 | 1983-07-02 | ソニー株式会社 | サンプリングホ−ルド回路 |
| JPS6276099A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | サンプル・アンド・ホ−ルド回路 |
| DE3606895A1 (de) * | 1986-03-03 | 1987-09-10 | Zdzislaw Gulczynski | Sample & hold-verstaerker |
| US4781437A (en) * | 1987-12-21 | 1988-11-01 | Hughes Aircraft Company | Display line driver with automatic uniformity compensation |
| JPH0590924A (ja) * | 1991-06-21 | 1993-04-09 | Iwatsu Electric Co Ltd | 広帯域サンプリング・ゲート回路 |
-
1991
- 1991-09-12 JP JP3262891A patent/JP2788684B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-09 KR KR1019920016437A patent/KR960003588B1/ko not_active IP Right Cessation
- 1992-09-11 US US07/944,088 patent/US5311072A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0574188A (ja) | 1993-03-26 |
| KR960003588B1 (ko) | 1996-03-20 |
| US5311072A (en) | 1994-05-10 |
| KR930006612A (ko) | 1993-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
| EP0741391B1 (en) | Sample-and-hold circuit device | |
| JPH0457125B2 (ja) | ||
| US20060192546A1 (en) | Track-and-hold circuit | |
| EP0634737A1 (en) | Feedback arrangement for improving the performance of an active matrix structure | |
| GB2177865A (en) | Output buffer circuit | |
| JP2788684B2 (ja) | サンプルホールド回路 | |
| JP3067059B2 (ja) | サンプルホールド回路 | |
| US4045684A (en) | Information transfer bus circuit with signal loss compensation | |
| EP0381241A2 (en) | High speed output circuit suitable for wired-or structure | |
| JPS61125222A (ja) | 出力バツフア | |
| JP2690624B2 (ja) | バッファ回路 | |
| US4965570A (en) | Photoelectric conversion apparatus | |
| JP2937814B2 (ja) | 出力回路 | |
| JP2576606B2 (ja) | 出力ドライバ回路 | |
| JP3331617B2 (ja) | デコーダ回路及び表示装置 | |
| JPH02302999A (ja) | サンプルホールド回路 | |
| JPH08171366A (ja) | ソースドライバ回路 | |
| JPH07154240A (ja) | 半導体集積回路 | |
| JPH04305166A (ja) | ピークホールド回路 | |
| JP3305470B2 (ja) | 液晶表示装置の信号線駆動回路 | |
| JPH06104654A (ja) | 信号出力回路 | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| JPH05166381A (ja) | 半導体メモリ装置 | |
| SU1739486A1 (ru) | Ждущий мультивибратор |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |