JPH04305166A - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JPH04305166A JPH04305166A JP5228391A JP5228391A JPH04305166A JP H04305166 A JPH04305166 A JP H04305166A JP 5228391 A JP5228391 A JP 5228391A JP 5228391 A JP5228391 A JP 5228391A JP H04305166 A JPH04305166 A JP H04305166A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- peak value
- capacitor
- circuit
- condenser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 40
- 238000005070 sampling Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は信号のピーク値を保持す
るピークホールド回路に関するものである。
るピークホールド回路に関するものである。
【０００２】
【従来の技術】図２は従来のピークホールド回路及びそ
の周辺回路の構成を示す回路図である。ピーク値を保持
すべき信号Ｓは、ピークホールド回路１及び比較回路２
の一入力端子に与えられる。ピークホールド回路１に入
力された信号Ｓはスイッチ１ａを介して比較回路２の他
入力端子に入力され、またピーク値信号ＳＰ として出
力される。比較回路２の他入力端子はコンデンサ１ｂと
抵抗１ｃとの並列回路を介して接地される。比較回路２
の出力は論理回路３へ入力され、論理回路３は前記スイ
ッチ１ａを閉路させる閉信号ＳＷ１ を出力する。
の周辺回路の構成を示す回路図である。ピーク値を保持
すべき信号Ｓは、ピークホールド回路１及び比較回路２
の一入力端子に与えられる。ピークホールド回路１に入
力された信号Ｓはスイッチ１ａを介して比較回路２の他
入力端子に入力され、またピーク値信号ＳＰ として出
力される。比較回路２の他入力端子はコンデンサ１ｂと
抵抗１ｃとの並列回路を介して接地される。比較回路２
の出力は論理回路３へ入力され、論理回路３は前記スイ
ッチ１ａを閉路させる閉信号ＳＷ１ を出力する。
【０００３】次にこのピークホールド回路の動作を説明
する。いま、現在保持しているピーク値より、ピーク値
が大きい信号Ｓが比較回路２に入力されると、比較回路
２は入力された信号のピーク値と、現在保持しているピ
ーク値とを比較する。そして現在保持しているピーク値
より大きいピーク値を検出すると、比較回路２は新しい
ピーク値が入力されたことを知らせる信号を出力して論
理回路３へ入力する。論理回路３に信号が入力されると
、論理回路３はピークホールド回路１のスイッチ１ａを
閉路すべき閉信号ＳＷ１ を出力して、スイッチ１ａを
閉路させる。スイッチ１ａが閉路している期間は信号Ｓ
によりコンデンサ１ｂが充電されて、信号Ｓのピーク値
がピークホールド回路１に保持される。そして、所定時
間を経過すると、論理回路３が、閉信号ＳＷ１ を出力
しなくなり、スイッチ１ａが開路する。それによりスイ
ッチ１ａが閉路している期間は、コンデンサ１ｂの充電
電圧を、信号Ｓのピーク値として保持することになり、
そのピーク値信号ＳＰ を出力する。
する。いま、現在保持しているピーク値より、ピーク値
が大きい信号Ｓが比較回路２に入力されると、比較回路
２は入力された信号のピーク値と、現在保持しているピ
ーク値とを比較する。そして現在保持しているピーク値
より大きいピーク値を検出すると、比較回路２は新しい
ピーク値が入力されたことを知らせる信号を出力して論
理回路３へ入力する。論理回路３に信号が入力されると
、論理回路３はピークホールド回路１のスイッチ１ａを
閉路すべき閉信号ＳＷ１ を出力して、スイッチ１ａを
閉路させる。スイッチ１ａが閉路している期間は信号Ｓ
によりコンデンサ１ｂが充電されて、信号Ｓのピーク値
がピークホールド回路１に保持される。そして、所定時
間を経過すると、論理回路３が、閉信号ＳＷ１ を出力
しなくなり、スイッチ１ａが開路する。それによりスイ
ッチ１ａが閉路している期間は、コンデンサ１ｂの充電
電圧を、信号Ｓのピーク値として保持することになり、
そのピーク値信号ＳＰ を出力する。
【０００４】
【発明が解決しようとする課題】ところで、このような
ピークホールド回路において、信号のピーク値を保持す
る時間を長くする場合には、ピークホールド回路のコン
デンサと抵抗とによる時定数を大きくする必要がある。 その場合、コンデンサの容量を大きくすると、その充電
に要する時間が長くなり、スイッチが閉路している期間
にコンデンサの充電が終了せず、ピーク値を保持できな
いという問題がある。本発明は斯かる問題に鑑み、短時
間に信号のピーク値を保持することができ、保持したピ
ーク値を長い時間保持できるピークホールド回路を提供
することを目的とする。
ピークホールド回路において、信号のピーク値を保持す
る時間を長くする場合には、ピークホールド回路のコン
デンサと抵抗とによる時定数を大きくする必要がある。 その場合、コンデンサの容量を大きくすると、その充電
に要する時間が長くなり、スイッチが閉路している期間
にコンデンサの充電が終了せず、ピーク値を保持できな
いという問題がある。本発明は斯かる問題に鑑み、短時
間に信号のピーク値を保持することができ、保持したピ
ーク値を長い時間保持できるピークホールド回路を提供
することを目的とする。
【０００５】
【課題を解決するための手段】本発明に係るピークホー
ルド回路は、ピーク値を保持すべき信号を、入力側に第
２コンデンサを接続しているアナログバッファに入力し
、このアナログバッファの出力を、第２コンデンサの容
量より大きい容量の第１コンデンサに与えて、第１コン
デンサを充電する構成にする。
ルド回路は、ピーク値を保持すべき信号を、入力側に第
２コンデンサを接続しているアナログバッファに入力し
、このアナログバッファの出力を、第２コンデンサの容
量より大きい容量の第１コンデンサに与えて、第１コン
デンサを充電する構成にする。
【０００６】
【作用】容量が小さい第２コンデンサへ信号が入力され
ると、第２コンデンサが短時間に充電を終了して、信号
のピーク値を保持する。第２コンデンサの充電電圧に応
じて変化するアナログバッファの出力により容量が大き
い第１コンデンサが充電されて、第１コンデンサは保持
したピーク値を長い時間保持する。よって、信号のピー
ク値を短時間に保持し、保持したピーク値を長い時間保
持する。
ると、第２コンデンサが短時間に充電を終了して、信号
のピーク値を保持する。第２コンデンサの充電電圧に応
じて変化するアナログバッファの出力により容量が大き
い第１コンデンサが充電されて、第１コンデンサは保持
したピーク値を長い時間保持する。よって、信号のピー
ク値を短時間に保持し、保持したピーク値を長い時間保
持する。
【０００７】
【実施例】以下本発明をその実施例を示す図面により詳
述する。図１は本発明に係るピークホールド回路及びそ
の周辺回路の構成を示す回路図である。ピーク値を保持
すべき信号Ｓは比較回路２の一入力端子及びサンプリン
グ回路４へ入力される。サンプリング回路４は、スイッ
チ４ａとアナログバッファ４ｃとが直列接続され、アナ
ログバッファ４ｃの入力側は第２コンデンサ４ｂを介し
て接地される。このコンデンサ４ｂの容量は、後述する
第１コンデンサ１ｂの容量より小さい値に選定している
。そしてサンプリング回路４へ入力された前記信号Ｓは
、スイッチ４ａを介してアナログバッファ４ｃへ入力さ
れる。アナログバッファ４ｃの出力たるサンプリング回
路４の出力はピークホールド回路１へ入力される。
述する。図１は本発明に係るピークホールド回路及びそ
の周辺回路の構成を示す回路図である。ピーク値を保持
すべき信号Ｓは比較回路２の一入力端子及びサンプリン
グ回路４へ入力される。サンプリング回路４は、スイッ
チ４ａとアナログバッファ４ｃとが直列接続され、アナ
ログバッファ４ｃの入力側は第２コンデンサ４ｂを介し
て接地される。このコンデンサ４ｂの容量は、後述する
第１コンデンサ１ｂの容量より小さい値に選定している
。そしてサンプリング回路４へ入力された前記信号Ｓは
、スイッチ４ａを介してアナログバッファ４ｃへ入力さ
れる。アナログバッファ４ｃの出力たるサンプリング回
路４の出力はピークホールド回路１へ入力される。
【０００８】ピークホールド回路１はスイッチ１ａと、
第１コンデンサ１ｂと、抵抗１ｃとからなっている。コ
ンデンサ１ｂと抵抗１ｃとの並列回路の一端は、スイッ
チ１ａの一側と接続され、その並列回路の他端は接地さ
れる。スイッチ１ａの他側には前記アナログバッファ４
ｃの出力が与えられる。コンデンサ１ｂの充電電圧は、
比較回路２の他側入力端子へ入力され、また信号Ｓのピ
ーク値信号ＳＰ として出力される。このようにピーク
ホールド回路１には、その前段にサンプリング回路４を
付加している。比較回路２の出力は論理回路３へ入力さ
れる。論理回路３は、スイッチ１ａを閉路する閉信号Ｓ
Ｗ１ 及びスイッチ４ａを閉路する閉信号ＳＷ２ を夫
々出力する。
第１コンデンサ１ｂと、抵抗１ｃとからなっている。コ
ンデンサ１ｂと抵抗１ｃとの並列回路の一端は、スイッ
チ１ａの一側と接続され、その並列回路の他端は接地さ
れる。スイッチ１ａの他側には前記アナログバッファ４
ｃの出力が与えられる。コンデンサ１ｂの充電電圧は、
比較回路２の他側入力端子へ入力され、また信号Ｓのピ
ーク値信号ＳＰ として出力される。このようにピーク
ホールド回路１には、その前段にサンプリング回路４を
付加している。比較回路２の出力は論理回路３へ入力さ
れる。論理回路３は、スイッチ１ａを閉路する閉信号Ｓ
Ｗ１ 及びスイッチ４ａを閉路する閉信号ＳＷ２ を夫
々出力する。
【０００９】次にこのように構成したピークホールド回
路の動作を説明する。いま、現在保持している信号のピ
ーク値より大きいピーク値の信号が比較回路２へ入力さ
れると、比較回路２はその信号のピーク値と、ピークホ
ールド回路１が現在保持している信号のピーク値とを比
較する。そして比較回路２がピーク値の差を検出すると
、比較回路２は新しいピーク値の信号Ｓが入力されたこ
とを知らせる信号を出力して論理回路３へ入力する。 その信号により論理回路３は、サンプリング回路４のコ
ンデンサ４ｂの充電が終了するまでに必要な時間に相応
する短い時間だけスイッチ４ａを閉路させる閉信号ＳＷ
２ を出力する。
路の動作を説明する。いま、現在保持している信号のピ
ーク値より大きいピーク値の信号が比較回路２へ入力さ
れると、比較回路２はその信号のピーク値と、ピークホ
ールド回路１が現在保持している信号のピーク値とを比
較する。そして比較回路２がピーク値の差を検出すると
、比較回路２は新しいピーク値の信号Ｓが入力されたこ
とを知らせる信号を出力して論理回路３へ入力する。 その信号により論理回路３は、サンプリング回路４のコ
ンデンサ４ｂの充電が終了するまでに必要な時間に相応
する短い時間だけスイッチ４ａを閉路させる閉信号ＳＷ
２ を出力する。
【００１０】次にサンプリングした信号Ｓのピーク値を
ピークホールド回路１へ入力するために、論理回路３は
閉信号ＳＷ２ の出力を停止させて、スイッチ１ａを閉
路させる閉信号ＳＷ１ を出力する。そうするとスイッ
チ４ａが開路しアナログバッファ４ｃの出力によりコン
デンサ１ｂが充電されて、コンデンサ１ｂの充電電圧が
ピーク値を保持することになり、信号Ｓのピーク値を示
すピーク値信号ＳＰ を出力する。ここでコンデンサ４
ｂ及び１ｂの容量は１ｂ＞＞４ｂに選定されているから
、コンデンサ１ｂを充電するためにスイッチ１ａはスイ
ッチ４ａより長い時間で閉路されて、ピークホールド回
路１に信号Ｓのピーク値を長い時間保持する。
ピークホールド回路１へ入力するために、論理回路３は
閉信号ＳＷ２ の出力を停止させて、スイッチ１ａを閉
路させる閉信号ＳＷ１ を出力する。そうするとスイッ
チ４ａが開路しアナログバッファ４ｃの出力によりコン
デンサ１ｂが充電されて、コンデンサ１ｂの充電電圧が
ピーク値を保持することになり、信号Ｓのピーク値を示
すピーク値信号ＳＰ を出力する。ここでコンデンサ４
ｂ及び１ｂの容量は１ｂ＞＞４ｂに選定されているから
、コンデンサ１ｂを充電するためにスイッチ１ａはスイ
ッチ４ａより長い時間で閉路されて、ピークホールド回
路１に信号Ｓのピーク値を長い時間保持する。
【００１１】このようにして、サンプリング回路４の小
容量のコンデンサ４ｂを信号Ｓにより充電するために、
短時間だけスイッチ４ａを閉路することによって、信号
Ｓのピーク値を保持できる。またスイッチ１ａを閉路す
る時間を長くすることによって、ピーク値を長く保持す
ることができる。なお、本実施例では、比較回路２と論
理回路３とにより、スイッチ１ａ及び４ａを開閉制御す
るように構成したが、この回路構成に限定されるもので
はない。
容量のコンデンサ４ｂを信号Ｓにより充電するために、
短時間だけスイッチ４ａを閉路することによって、信号
Ｓのピーク値を保持できる。またスイッチ１ａを閉路す
る時間を長くすることによって、ピーク値を長く保持す
ることができる。なお、本実施例では、比較回路２と論
理回路３とにより、スイッチ１ａ及び４ａを開閉制御す
るように構成したが、この回路構成に限定されるもので
はない。
【００１２】
【発明の効果】以上詳述したように本発明は、ピーク値
を保持すべき信号を、小容量の第２コンデンサを入力側
に接続しているアナログバッファに入力したから、第２
コンデンサによりピーク値を短時間に保持できる。また
第２コンデンサの充電電圧に応じて変化するアナログバ
ッファの出力を、第２コンデンサの容量より大きい容量
の第１コンデンサに入力したから、第１コンデンサが保
持したピーク値を長い時間保持することができる。した
がって、信号のピーク値を短時間に保持でき、保持した
ピーク値を長い時間保持できるピークホールド回路を提
供できる優れた効果を奏する。
を保持すべき信号を、小容量の第２コンデンサを入力側
に接続しているアナログバッファに入力したから、第２
コンデンサによりピーク値を短時間に保持できる。また
第２コンデンサの充電電圧に応じて変化するアナログバ
ッファの出力を、第２コンデンサの容量より大きい容量
の第１コンデンサに入力したから、第１コンデンサが保
持したピーク値を長い時間保持することができる。した
がって、信号のピーク値を短時間に保持でき、保持した
ピーク値を長い時間保持できるピークホールド回路を提
供できる優れた効果を奏する。
【図１】本発明に係るピークホールド回路及びその周辺
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図２】従来のピークホールド回路及びその周辺回路の
構成を示す回路図である。
構成を示す回路図である。
１ ピークホールド回路
１ａ スイッチ
１ｂ 第１コンデンサ
２ 比較回路
４ サンプリング回路
４ａ スイッチ
４ｂ 第２コンデンサ
４ｃ アナログバッファ
Claims (1)
- 【請求項１】 信号により第１コンデンサを充電し、
その充電電圧により前記信号のピーク値を保持するピー
クホールド回路において、アナログバッファと、その入
力側に接続され前記第１コンデンサの容量より小さい容
量の第２コンデンサとを備え、前記アナログバッファに
前記信号を入力して、その出力により第１コンデンサを
充電すべく構成してあることを特徴とするピークホール
ド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052283A JP2704677B2 (ja) | 1991-03-18 | 1991-03-18 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3052283A JP2704677B2 (ja) | 1991-03-18 | 1991-03-18 | ピークホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04305166A true JPH04305166A (ja) | 1992-10-28 |
| JP2704677B2 JP2704677B2 (ja) | 1998-01-26 |
Family
ID=12910472
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3052283A Expired - Lifetime JP2704677B2 (ja) | 1991-03-18 | 1991-03-18 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2704677B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010187092A (ja) * | 2009-02-10 | 2010-08-26 | Dkk Toa Corp | ピークホールド回路 |
| JP2017120253A (ja) * | 2015-12-24 | 2017-07-06 | 矢崎総業株式会社 | 差電圧測定装置 |
| US10666066B2 (en) | 2015-12-24 | 2020-05-26 | Yazaki Corporation | Differential voltage measurement device |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53118176A (en) * | 1977-03-25 | 1978-10-16 | Ando Electric | Signal detector |
| JPS56107167A (en) * | 1980-01-31 | 1981-08-25 | Advantest Corp | Peak voltage detection device |
| JPS596334U (ja) * | 1982-06-30 | 1984-01-17 | 三菱電機株式会社 | ピ−クホ−ルド回路 |
| JPS61205075U (ja) * | 1985-06-13 | 1986-12-24 | ||
| JPS62250368A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | ピ−ク電圧保持回路 |
| JPS63213199A (ja) * | 1987-02-27 | 1988-09-06 | Nec Corp | ピ−ク電圧保持回路 |
| JPH02193076A (ja) * | 1989-01-21 | 1990-07-30 | Iwatsu Electric Co Ltd | ピーク検出装置 |
| JPH0342577A (ja) * | 1989-07-10 | 1991-02-22 | Advantest Corp | ピーク検出器 |
| JPH0431771A (ja) * | 1990-05-28 | 1992-02-03 | Advantest Corp | ピーク検出器 |
-
1991
- 1991-03-18 JP JP3052283A patent/JP2704677B2/ja not_active Expired - Lifetime
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53118176A (en) * | 1977-03-25 | 1978-10-16 | Ando Electric | Signal detector |
| JPS56107167A (en) * | 1980-01-31 | 1981-08-25 | Advantest Corp | Peak voltage detection device |
| JPS596334U (ja) * | 1982-06-30 | 1984-01-17 | 三菱電機株式会社 | ピ−クホ−ルド回路 |
| JPS61205075U (ja) * | 1985-06-13 | 1986-12-24 | ||
| JPS62250368A (ja) * | 1986-04-23 | 1987-10-31 | Nec Corp | ピ−ク電圧保持回路 |
| JPS63213199A (ja) * | 1987-02-27 | 1988-09-06 | Nec Corp | ピ−ク電圧保持回路 |
| JPH02193076A (ja) * | 1989-01-21 | 1990-07-30 | Iwatsu Electric Co Ltd | ピーク検出装置 |
| JPH0342577A (ja) * | 1989-07-10 | 1991-02-22 | Advantest Corp | ピーク検出器 |
| JPH0431771A (ja) * | 1990-05-28 | 1992-02-03 | Advantest Corp | ピーク検出器 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010187092A (ja) * | 2009-02-10 | 2010-08-26 | Dkk Toa Corp | ピークホールド回路 |
| JP2017120253A (ja) * | 2015-12-24 | 2017-07-06 | 矢崎総業株式会社 | 差電圧測定装置 |
| US10666066B2 (en) | 2015-12-24 | 2020-05-26 | Yazaki Corporation | Differential voltage measurement device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2704677B2 (ja) | 1998-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5410195A (en) | Ripple-free phase detector using two sample-and-hold circuits | |
| US7049993B2 (en) | Analog-to-digital converter and microcomputer in which the same is installed | |
| US6046612A (en) | Self-resetting comparator circuit and method | |
| US5311085A (en) | Clocked comparator with offset-voltage compensation | |
| US3851260A (en) | Signal sampling circuits | |
| JPH04305166A (ja) | ピークホールド回路 | |
| US5165058A (en) | Voltage comparator with sample hold circuit | |
| US4658198A (en) | Charging circuit for a reference capacitor | |
| JPH05504223A (ja) | アナログ信号のための標本化回路 | |
| US4370619A (en) | Phase comparison circuit arrangement | |
| JPH06232751A (ja) | アナログ・デジタル変換回路 | |
| JP2788684B2 (ja) | サンプルホールド回路 | |
| JPS5829891B2 (ja) | Ａ／ｄ変換回路 | |
| WO1997029546A1 (en) | Reference voltage circuit | |
| JPS59154820A (ja) | Ｄ／ａ変換器 | |
| GB2223137A (en) | Analogue to digital convertors | |
| WO2004049576A2 (en) | Track and hold circuit | |
| JPH03128531A (ja) | Ａ／ｄ変換器 | |
| JPS59230324A (ja) | Ａ／ｄ変換制御方法 | |
| JPH0660688A (ja) | サンプル・ホールド回路 | |
| SU1164788A1 (ru) | Аналоговое запоминающее устройство | |
| SU1566412A1 (ru) | Аналоговое запоминающее устройство | |
| JP2786320B2 (ja) | サンプルホールド回路 | |
| JP2626124B2 (ja) | オーバーサンプリング型ａ／ｄ変換回路 | |
| JPS58186215A (ja) | 高速コンパレ−タ回路 |