JPS63213199A - ピ−ク電圧保持回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はピーク電圧保持回路、特にコンデンサを利用し
たピーク電圧保持回路に関する。

〔従来の技術〕

従来、この種のピーク電圧保持回路は、アナログ入力電
圧を整流機能を有する増幅器を介してコンデンサに印加
し、コンデンサが保持している電圧よりもアナログ入力
電圧の方が低い場合には増幅器の整流作用により回路が
導通せずにコンデンサは以餌の電圧を保持し続け、逆に
コンデンサが保持している電圧よりもアナログ入力電圧
の方が高い場合には増幅器の整流作用により回路が導通
してコンデンサをアナログ入力端子まで充電することに
よって、これまでに印加されたアナログ入力電圧の最大
値をコンデンサに保持する構成となっていた。

第５図は上述したピーク電圧保持回路の従来例の回路図
である。このピーク電圧保持回路は、電圧保持コンデン
サ１１と、増幅器１３．１４と、整流器１５、１６と、
アナログ入力端子Ｖｘの入力端子！０と、ピーク値電圧
Ｖｐの出力端子２０とからなっている。また、増幅器１
３および増幅器１４はそれぞれ利得１の非反転増幅回路
（ボルテージフォロワ）を構成し、増幅器１４の出力は
増幅器１３の反転入力端子にも接続されている。

次に、この従来例の動作を説明する。まず、入力端子Ｉ
Ｏにアナログ入力電圧Ｖｘが印加されると増幅器１３の
出力電圧Ｖ２はアナログ入力電圧Ｖｘに等しくなる。こ
の時、増幅器１３の出力電圧Ｖ２の値が電圧保持コンデ
ンサ１１が保持している電圧■１より高い時には整流器
１６が導通して電圧保持コンデンサ１１はさらに充電さ
れることになる。ところが、整流器１６を通しての充電
であるため電圧保持コンデンサ１１の電圧ＶＩは増幅器
１３の出力電圧Ｖ、より整流器の閾値電圧ＶＴだけ小さ
な値、すなわちＶ２−ＶＴまでしか充電されない。とこ
ろで、増幅器１３の出力電圧■２はアナログ入力電圧Ｖ
ｘに等しく、かつ増幅器Ｈの出力電圧Ｖｐは電圧保持コ
ンデンサ１１の保持している電圧■３に等しくなること
から、増幅器１４の出力電圧ＶｐはＶｘ−Ｖ７となる。

一方、増幅器１４の出力は増幅ＡＹ　ｌ　３の反転入力
端子に帰還されているため、増幅器１３の反転入力端子
の印加電圧は増幅器１４の出力電圧Ｖｐ、すなわちＶｘ
−Ｖ７となる。増幅器１３の非反転入力端子の印加電圧
はアナログ入力電圧Ｖ×であるから、増幅器１３の反転
入力端子と非反転入力端子への印加電圧は不平衡状態と
なり、印加電圧の差はＶＴとなる。従って、増幅器１３
は反転入力端子と非反転入力端子への印加電圧の差によ
って出力電圧が変化することになる。増幅器１３の出力
電圧の変化は増幅器１４を通して増幅器１３の反転入力
端子に帰還され、増幅器１３の反転入力端子に印加され
る電圧がアナログ入力端子Ｖｘに等しくなった時点で平
衡状態となって増幅器１３の出力電圧の変化は止まる。

最終的に増幅器１３の出力電圧ｖ２の値はＶｘ＋Ｖ□と
なり、電圧保持コンデンサ１１の保持電圧■１の値はＶ
ｘとなってアナログ入力端子に等しくなる。従って、ア
ナログ入力電圧Ｖｘの最大値をＶｘｐとすると、電圧保
持コンデンサ１１の保持電圧ｖｌはＶｘｐまで上昇し、
同時に増幅器１４の出力電圧ＶｐもＶｘｐまで上昇する
ことになる。この時の増幅器１３の出力電圧■２は先に
述べた増幅器Ｉ４からの帰還作用によってＶｘｐ＋Ｖ７
となっている。

次に、アナログ入力電圧Ｖｘが最大値Ｖｘｐより低くな
ると、増幅器１３の出力電圧Ｖ２がＶｘｐ＋Ｖ１より低
くなって整流器１６は逆バイアス状態となって非導通と
なる。従って、入力端子Ｖｘの変化は電圧保持コンデン
サ１１には伝わらず、電圧保持コンデンサ１１はアナロ
グ入力端子Ｖｘの最大値Ｖｘｐの値を保持し続ける。な
お、整流器１５は、アナログ入力電圧Ｖｘが負となった
時に増幅器１３の出力が負側に振れないようにクランプ
するためのものである。

〔発明が解決しようとする問題点〕

上述した従来のピーク電圧保持回路は、増幅器１４の出
力を増幅器１３に帰還することで整流器１６の閾値電圧
ＶＴの補正を行なフているため、アナログ入力電圧Ｖｘ
が変化してから最終的な平衡状態になるまでには増幅器
１３の出力が変化して整流器１６を通して電圧保持コン
デンサ１１の充？「が行なわれ、さらに増幅器１４の出
力が変化し、増幅器１４の出力が増幅器Ｉ３の入力に帰
還されて増幅器１３の出力がさらに変化するという帰還
動作をくりかえす。したがって、アナログ入力電圧Ｖ×
の周波数が高くなって電圧の変化が速くなると帰還動作
はそれだけ高速に行なわれる必要があり、そのためには
増幅器１３や増幅器１４には高速動作可能な増幅器を使
用する必要がある。

第６図は、アナログ入力電圧■×の周波数が高くなって
電圧の変化が速くなった時に増幅器の動作速度が十分で
なく、アナログ入力端子Ｖｘの変化に帰還動作が追従で
きなくなった時の各部の動作波形を示す図である。アナ
ログ入力電圧Ｖ×の変化が速く、帰還動作がアナログ人
力の変化に追従できないために電圧保持コンデンサ１１
の保持する電圧Ｖ１および増幅器１４の出力電圧Ｖｐは
アナログ入力電圧Ｖｘのピーク値Ｖｘｐに達することが
できずに第６図に示すような誤差を生ずる。

以上説明してきたように、従来のピーク電圧保持回路で
はアナログ入力端子の周波数が高くなって電圧の変化が
速くなった時には、誤差の発生を防ぐために高速動作可
能な増幅器を使用する必要があり、このような増幅器は
必然的に回路が複雑となり、ピーク電圧保持回路をモノ
リシック集積回路化する場合にチップ面積や消費電力が
増大するという欠点がある。

また、上述のピーク電圧保持回路をＭＯＳ　ＩＧのプロ
セス技術を用いてシリコン基板内に形成しようとすると
、整流５１５．１６は通常のＭＯＳ　ＩＧのプロセス技
術ではつくりにくく、プロセス技術が複雑化するという
欠点もある。

〔問題点を解決するための手段〕

本発明のピーク電圧保持回路は、 アナログ信号を人力するための入力端子と、該入力端子
に人力されたアナログ信号の電圧を保持するコンデンサ
と、 前記入力端子と前記コンデンサとの間に直列に介在する
スイッチ手段と、 前記入力端子に人力されたアナログ信号の電圧ど＋’ｒ
ｉｆ記コンデンサに保持されている電圧との大小を比較
し、入力端子に人力されたアナログ信号の電圧がコンデ
ンサの保持電圧よりも大きいときにのみ、前記スイッチ
手段を閉じるように制御する比較器とを有している。

（作用〕 アナログ入力端子とコンデンサが保持している電圧の大
小を比較器を用いて比較し、人力アナログ電圧の方が電
圧保持コンデンサの保持する電圧よりも大きいときのみ
、入力端子と電圧保持コンデンサとの間に直列に介在す
るスイッチ手段を閉じ、アナログ入力電圧を電圧保持コ
ンデンサに保持させることにより、ダイオードのような
整流器を必要とせず、整流器の閾値電圧を補償するため
に帰還動作をくり返す必要がないため高速動作が可能と
なる。また、ダイオードを除去し比較器とスイッチ手段
を付加する比較的簡単な構成であるため、半導体集積回
路化が容易である。

〔実施例〕

第１図は本発明のピーク電圧保持回路の第１の実施例の
回路図である。

本実施例のピーク電圧保持回路は、電圧保持コンデンサ
１と、アナログ入力端子Ｖｘの入力端子１０と、入力端
子１０と電圧保持コンデンサ１どの間に直列に介在する
スイッチ２と、スイッチ２が持つ等個直列抵抗５と、ア
ナログ入力電圧ｖ×と電圧保持コンデンサ１が保持して
いる電圧ｖＩとの大小を比較判定する比較器４と、スイ
ッチ２の開閉を制御するための制御信号φの入力端子３
０と、制御信号φと比較器４の出力を受けてスイッチ２
の開閉を制御する論理ゲート６と、電圧保持コンデンサ
１が保持している電圧Ｖ１を出力するための出力増幅器
３と、出力端子２０とからなっている。

ここで、電圧保持コンデンサ１の容量は、例えば数ＰＦ
であり、抵抗５の抵抗値は例えばｌにΩ程度であり、半
導体集積回路化に適している。

第２図は第１図のピーク電圧保持回路の各部の電圧の変
化を示す波形図である。それぞれアナログ入力端子Ｖｘ
およ゛び電圧保持コンデンサ１の保持する電圧Ｖ、の変
化、制御信号φの波形、°比較器４の出力波形、スイッ
チ２の開閉を制御する論理ゲートの出力Ｃの波形が示さ
れている。

以下第１図および７ｇ２図を用いて本実施例の動作を説
明する。まず、スイッチ２が開状態で入力端子ｌＯにア
ナログ入力電圧Ｖ×が印加されると比較器４はアナログ
入力電圧Ｖ×と電圧保持コンデンサ１が保持している電
圧■、との大小を比較する。このときアナログ入力端子
Ｖｘが電圧保持コンデンサ１の保持している電圧■１よ
りも低いので比較器４の出力は高レベル、すなわち論理
“１”となって制御信号φにかかわらず論理ゲート６の
出力は低レベルとなり、スイッチ２は開のままである。

従って、アナログ入力端子Ｖｘの変化は電圧保持コンデ
ンサ１には何らの影響を与えることなく、電圧保持コン
デンサ１は以前から保持している電圧ｖＩを保ち続ける
。アナログ入力電圧Ｖｘが次第に大きくなり、電圧保持
コンデンサ１が保持している電圧Ｖ１より高くなると、
比較器４の出力は低レベル、すなわち論理“０“となり
、制御信号φが“０”のときに、論理ゲート６から制御
信号Ｃが出力される。そして制御信号Ｃが高レベル、す
なわち論理“１”の時にはスイッチ２が閉じられ、電圧
保持コンデンサ１はスイッチ２を介して充電されること
になる。スイッチ２は等個直列抵抗５を持っているため
等個直列抵抗５と電圧保持コンデンサ１とで時定数回路
が構成され、電圧保持コンデンサ１が保持している電圧
Ｖ、はアナログ入力端子■×の変化に対して前記時定数
回路で決まる時間だけ遅れて追従する。スイッチ２の等
個直列抵抗５の値を十分に小さくしておけば、電圧保持
コンデンサ１はアナログ入力電圧ＶＸに等しくなるまで
急速に充電され、等個直列抵抗５の両端には充電々流に
対応した電位差が生ずる。この電位差はアナログ入力電
圧ｖ×がピーク値Ｖｘｐに近づいて、アナログ入力電圧
ＶＸと電圧保持コンデンサ１が保持している電圧ｖＩと
の差が小さくなるに従って小さくなりアナログ入力端子
ｖ×がピーク値Ｖｘｐに達した後、アナログ入力端子Ｖ
×と電圧保持コンデンサ１が保持している電圧■１とか
等しくなった時に等個直列抵抗５の両端に発生した電位
差は零となる。ところで、制御（３号Ｃの１つの高レベ
ル期間内で前記電位差が零にならなかった場合、すなわ
ち電圧保持コンデンサ１の保持電圧Ｖ、がアナログ入力
電圧ｖ×に達しなかった場合には比較器４の出力は低レ
ベルの状態が維持され、引き続き制御信号Ｃがスイッチ
２に供給され続ける。ところがアナログ入力端子Ｖｘが
ピーク値ＶＸｐを過ぎて降下を始め、電圧保持コンデン
サ１が保持する電圧Ｖ１とアナログ入力端子Ｖｘとが等
しくなったときに、等個直列抵抗５の両端に発生してい
た電位差は零となる。すると、比較器４の出力は反転し
て高レベル、すなわち論理“１”となって論理ゲート６
は閉じられ、制御信号Ｃはスイッチ２に供給されなくな
って、スイッチ２は開状態になる。スイッチ２が開いた
ことによ）てアナログ入力電圧ｖ×の入力端子１０と電
圧保持コンデンサ１とは切離され、電圧保持コンデンサ
１はアナログ入力電圧のピーク値ＶＸｐとほぼ等しい電
圧を保持することになる。電圧保持コンデンサ！で保持
された電圧ｖＩは、非反転回路接続された利得１の出力
増幅器３を介して出力端子２０から出力される。

ところで、アナログ入力端子Ｖｘがピーク値Ｖｘｐを過
ぎて降下を始め電圧保持コンデンサ１が保持する電圧ｖ
Ｉがアナログ入力電圧ＶＸと等しくなっても、比較器４
が入力オフセットを持っていると出力が反転せず、従っ
てスイッチ２が開いたままとなって電圧保持コンデンサ
１に保持された電圧Ｖ！がピーク値Ｖｘｐ以下となった
アナログ入力電圧Ｖｘに引きずられて低下してしまいビ
ー・クホールドができなくなる現象が生ずる。このよう
な現象を避けるため制御信号Ｃに低レベルとなる期間を
設け、この低レベルの期間にスイッチ２を強制的に開状
態にしてアナログ入力電圧Ｖｘの変化を電圧保持コンデ
ンサ１に伝えないようにすることによってアナログ入力
端子■×と電圧保持コンデンサ１が保持している電圧ｖ
Ｉとに差を生じさせ、比較器４が入力オフセットを持っ
ていても容易に出力が反転できるようにしている。制御
信号Ｃの低レベル期間はアナログ入力電圧Ｖｘの変化が
電圧保持コンデンサ１に伝わらないため誤差の要因とな
るが、制御信号Ｃの低レベル期間をアナログ入力電圧Ｖ
ｘの持つ最大周波数成分に対して十分に短くすれば誤差
は無視できる程度に小さくすることができる。

第３図は本発明の第２の実施例の回路図である。本実施
ｇ１ではスイッチとして半導体アナログスイッチを用い
、アナログスイッチを構成する半導体素子としてｐ型Ｍ
ＯＳトランジスタ８とｎ型ＭＯ３Ｉ−ランジスタ９とを
並列に接続して使用している。ｐ型ＭＯＳトランジスタ
８のゲートには論理ゲート６の出力をインバータ７で反
転して供給し、ｎ型ＭＯＳトランジスタ９のゲートには
論理ゲート６の出力をそのまま供給している。半導体ア
ナログスイッチは導通状態でも数十オームから数百オー
ムの等個直列抵抗を持つため、第３図に示す回路は第１
図の回路と等価となる。

第４図は本発明の第３の実施例の回路図である。本実施
例では回路開閉手段として２つのスイッチを持ち比較器
４の出力と制御信号φによってそれぞれ別のスイッチを
独立に開閉制御するもので、比較器４の出力で開閉を制
御される第１のスイッチと、ｌ（Ｊ御信号φによって開
閉を制御される第２のスイッチを設けている。第１のス
イッチとしてｐ型ＭＯＳトランジスタ８とｎ型ＭＯ３Ｉ
−ランジスタ９とを並列に接続し、ｐ型ＭＯ３）ランジ
スタ８のゲートには比較器４の出力をインバータ７で反
転して供給し、ｎ型ＭＯＳトランジスタ９には比較器４
の出力をそのまま供給している。また、第２のスイッチ
としてｐ型ＭＯＳトランジスタ１８とｎ型ＭＯＳトラン
ジスタ１９とを並列に接続し、Ｐ型ＭＯＳトランジスタ
１８のゲートには制御信号φをインバータ１７で反転し
て供給し、ｎ型ＭＯＳトランジスタ１９のゲートには制
御信号φをそのまま供給している。

なお、第１のスイッチと第２のスイッチの順序が入れ換
わっても、まフたく同じ効果が得られるのは言うまでも
ない。

（発明の効果） 以上説明したように本発明は、アナログ入力端子と電圧
保持コンデンサとの間にスイッチを接続し、アナログ入
力電圧と電圧保持コンデンサが保持している電圧との大
小を比較器で比較判定し、面記比較不の比較結果に基つ
いて前記スイッチの開閉を制御することにより、従来の
ピーク電圧保持回路のように整流器の閾値電圧を補償す
るために出力増幅器の出力を帰還させる必要がなく、従
って高速で動作する増幅器を必要とせず、しかもスイッ
チのもつ等個直列抵抗と電圧保持コンデンサとで構成さ
れる時定数回路の時定数を小さくすればアナログ入力端
子が高速で変化しても電圧保持コンデンサが保持する電
圧はアナログ入力電圧の変化に追従することができるた
め高速動作に適したピーク電圧保持回路を得ることがで
き、さらに特殊な回路を必要としないため比較的構成の
簡単なモノリシック集積回路として構成することが容易
な、しかも高速で動作することが可能なピーク電圧保持
回路を提供できる効果がある。

【図面の簡単な説明】

第１図は本発明のピーク電圧保持回路の第１の実施例の
回路図、第２図は第１図のピーク電圧保持回路の各部の
電圧の変化を示す図、第３図は本発明のピーク電圧保持
回路の第２の実施例の回路図、第４図は本発明のピーク
電圧保持回路の第３の実施例の回路図、第５図はピーク
電圧保持回路の従来例を示す回路図、第６図は第５図の
従来のピーク電圧保持回路の各部の電圧の変化を示す図
である。 １・・・・・・電圧保持コンデンサ、 ２・・・・・・スイッチ、 ３・・・・・・増幅器、 ４−−−−−−比較器、 ５−−−−−−スイッチ２の等個直列抵抗、６・・・・
・・ノアゲート、 ７・・・・・・インバータ、 ８・・・・・・ＰＭｏＳトランジスタ、９・・・・ＮＭ
ＯＳトランジスタ、 ＩＯ・・・・・・アナログ入力端子、 ２０・・・・・・ホールド電圧出力端子、３０・・・・
・・；し１ｊ御信号入力端子、１５、１６・・・整流器
、 １８、１９・・・ＭＯ５Ｉ−ランジスタ、Ｖｘ・・・ア
ナログ入力電圧、 φ・・・・・・制御信号、 ■宜・・・保持電圧、 Ｃ・・・・・・ノアゲート６の出力、 ｖｐ・・・出力電圧。 特許出願人　　日本電気株式会社 （−′し・′ 第１図 ｋｌＡＢ図 第２図 第４図 第５図 第６図

Claims (1)

1. 【特許請求の範囲】 １、アナログ信号を入力するための入力端子と、該入力
   端子に入力されたアナログ信号の電圧を保持するコンデ
   ンサと、 前記入力端子と前記コンデンサとの間に直列に介在する
   スイッチ手段と、 前記入力端子に入力されたアナログ信号の電圧と前記コ
   ンデンサに保持されている電圧との大小を比較し、入力
   端子に入力されたアナログ信号の電圧がコンデンサの保
   持電圧よりも大きいときにのみ、前記スイッチ手段を閉
   じるように制御する比較器とを有するピーク電圧保持回
   路。 ２、前記スイッチ手段と比較器とは絶縁ゲート型電界効
   果トランジスタを用いて構成されている特許請求の範囲
   第１項記載のピーク電圧保持回路。