JPH0574188A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH0574188A JPH0574188A JP3262891A JP26289191A JPH0574188A JP H0574188 A JPH0574188 A JP H0574188A JP 3262891 A JP3262891 A JP 3262891A JP 26289191 A JP26289191 A JP 26289191A JP H0574188 A JPH0574188 A JP H0574188A
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- sample
- hold circuit
- hold
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
- G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
- G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
- G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Analogue/Digital Conversion (AREA)
- Liquid Crystal Display Device Control (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】 入力バスライン2に影響を及ぼすノイズを低
減する。 【構成】 入力バスライン2に接続されたサンプルホー
ルド回路AはサンプリングゲートSGn 、サンプリング
コンデンサCSn を有しており、入力バスライン2とサ
ンプリングゲートSGn との間にノイズを低減するため
の抵抗Rn が接続されている。
減する。 【構成】 入力バスライン2に接続されたサンプルホー
ルド回路AはサンプリングゲートSGn 、サンプリング
コンデンサCSn を有しており、入力バスライン2とサ
ンプリングゲートSGn との間にノイズを低減するため
の抵抗Rn が接続されている。
Description
【0001】
【産業上の利用分野】本発明は液晶ディスプレイの液晶
駆動回路等に利用されるサンプルホールド回路に関す
る。
駆動回路等に利用されるサンプルホールド回路に関す
る。
【0002】
【従来の技術】液晶駆動回路に装備されたサンプルホー
ルド回路の代表例として図2に示すような回路がある。
図中2は入力バスラインであり、これにはサンプルホー
ルド回路A’、B’が夫々接続されている。
ルド回路の代表例として図2に示すような回路がある。
図中2は入力バスラインであり、これにはサンプルホー
ルド回路A’、B’が夫々接続されている。
【0003】サンプルホールド回路A’はサンプリング
ゲートSGn 、サンプリングコンデンサCSn 、トラン
スファゲートTGn 、ホールドコンデンサCHn 、バッ
ファアンプ1n から構成されている。即ち、サンプリン
グ信号Sn が示すタイミングでサンプリングゲートSG
n が開くと、入力バスライン2上のアナログデータがサ
ンプリングコンデンサCSn に転送される。また、トラ
ンスファ信号Tn が示すタイミングでトランスファゲー
トTGn が開くと、サンプリングコンデンサCSn に保
持されたアナログデータがホールドコンデンサCHn に
転送される。そしてホールドコンデンサCHn に保持さ
れたアナログデータはバッファアンプ1n を通じて液晶
駆動出力OSn として出力される。
ゲートSGn 、サンプリングコンデンサCSn 、トラン
スファゲートTGn 、ホールドコンデンサCHn 、バッ
ファアンプ1n から構成されている。即ち、サンプリン
グ信号Sn が示すタイミングでサンプリングゲートSG
n が開くと、入力バスライン2上のアナログデータがサ
ンプリングコンデンサCSn に転送される。また、トラ
ンスファ信号Tn が示すタイミングでトランスファゲー
トTGn が開くと、サンプリングコンデンサCSn に保
持されたアナログデータがホールドコンデンサCHn に
転送される。そしてホールドコンデンサCHn に保持さ
れたアナログデータはバッファアンプ1n を通じて液晶
駆動出力OSn として出力される。
【0004】他方のサンプルホールド回路B’について
は上記のものと全く同一動作であるので説明は省略す
る。なお、サンプルホールド回路A’に関連する構成部
及び信号についてはnの添字が付されている一方、サン
プルホールド回路B’については同様にn+1の添字が
付されている。
は上記のものと全く同一動作であるので説明は省略す
る。なお、サンプルホールド回路A’に関連する構成部
及び信号についてはnの添字が付されている一方、サン
プルホールド回路B’については同様にn+1の添字が
付されている。
【0005】
【発明が解決しようとする課題】ところで、図3に示す
ようにサンプリング信号Sn が立ち下がると、サンプリ
ングゲートSGn が開き、その後、アナログデータをサ
ンプリングコンデンサCSn に確実に保持することがで
きる時間が経過すると、サンプリング信号Sn が立ち上
がって、サンプリングゲートSGn が閉じるようになっ
ている。ただ、サンプリングコンデンサCSn の履歴の
電圧によっては、サンプリングゲートSGn が閉状態か
ら開状態に変化するとき、急激に充放電が発生する場合
があり、入力バスライン2にノイズの影響を及ぼす場合
がある。
ようにサンプリング信号Sn が立ち下がると、サンプリ
ングゲートSGn が開き、その後、アナログデータをサ
ンプリングコンデンサCSn に確実に保持することがで
きる時間が経過すると、サンプリング信号Sn が立ち上
がって、サンプリングゲートSGn が閉じるようになっ
ている。ただ、サンプリングコンデンサCSn の履歴の
電圧によっては、サンプリングゲートSGn が閉状態か
ら開状態に変化するとき、急激に充放電が発生する場合
があり、入力バスライン2にノイズの影響を及ぼす場合
がある。
【0006】また、図3に示すようにサンプリングゲー
トSGn が閉じようとするタイミングでは、サンプリン
グ信号Sn+1 が立ち下がってサンプリングゲートSG
n+1 が開くので、サンプリングコンデンサCSn+1 の充
電電圧により入力バスライン2にノイズが乗りサンプリ
ングコンデンサCSn にノイズが充電され、本来のアナ
ログデータを取り込むことができなくなり、信号伝達の
高精度化を損なうことにもなり得る。
トSGn が閉じようとするタイミングでは、サンプリン
グ信号Sn+1 が立ち下がってサンプリングゲートSG
n+1 が開くので、サンプリングコンデンサCSn+1 の充
電電圧により入力バスライン2にノイズが乗りサンプリ
ングコンデンサCSn にノイズが充電され、本来のアナ
ログデータを取り込むことができなくなり、信号伝達の
高精度化を損なうことにもなり得る。
【0007】本発明は上記した背景の下に創作されたも
のであり、その主たる目的とするところは、アナログ入
力ラインに影響を及ぼすノイズを低減できるサンプルホ
ールド回路を提供することにある。
のであり、その主たる目的とするところは、アナログ入
力ラインに影響を及ぼすノイズを低減できるサンプルホ
ールド回路を提供することにある。
【0008】
【課題を解決するための手段】本発明の請求項1に係る
サンプルホールド回路は、アナログ入力ラインに接続し
てありサンプリング信号が示すタイミングで開閉するア
ナログスイッチと、アナログスイッチの出力段に接続し
てあり前記アナログ入力ライン、アナログスイッチを通
じて入力されたアナログデータを保持するサンプリング
コンデンサとを具備しており、且つ前記アナログ入力ラ
インと前記アナログスイッチの入力との間に抵抗を接続
してあることを特徴としている。
サンプルホールド回路は、アナログ入力ラインに接続し
てありサンプリング信号が示すタイミングで開閉するア
ナログスイッチと、アナログスイッチの出力段に接続し
てあり前記アナログ入力ライン、アナログスイッチを通
じて入力されたアナログデータを保持するサンプリング
コンデンサとを具備しており、且つ前記アナログ入力ラ
インと前記アナログスイッチの入力との間に抵抗を接続
してあることを特徴としている。
【0009】本発明の請求項1に係るサンプルホールド
回路は、共通のアナログ入力ラインに請求項1記載のサ
ンプリングホールド回路が複数個接続されており、各サ
ンプリングホールド回路に備えられた前記抵抗、サンプ
リングコンデンサが夫々同一であることを特徴としてい
る。
回路は、共通のアナログ入力ラインに請求項1記載のサ
ンプリングホールド回路が複数個接続されており、各サ
ンプリングホールド回路に備えられた前記抵抗、サンプ
リングコンデンサが夫々同一であることを特徴としてい
る。
【0010】
【実施例】以下、液晶ディスプレイ装置の液晶駆動回路
に装備されたサンプルホールド回路の実施例について図
面を参照して説明する。
に装備されたサンプルホールド回路の実施例について図
面を参照して説明する。
【0011】図1は実施例回路の回路図である。図中2
は液晶ディスプレイ装置のディスプレイ制御回路(図示
せず)から導かれた入力バスライン(映像信号に相当す
る)である。この入力バスライン2には複数のサンプル
ホールド回路が接続されており、各サンプルホールド回
路の出力は液晶ディスプレイ(図示せず)に導かれてい
る。図1中には複数のサンプルホールド回路の中から2
つのサンプルホールド回路A、Bのみが示されている。
は液晶ディスプレイ装置のディスプレイ制御回路(図示
せず)から導かれた入力バスライン(映像信号に相当す
る)である。この入力バスライン2には複数のサンプル
ホールド回路が接続されており、各サンプルホールド回
路の出力は液晶ディスプレイ(図示せず)に導かれてい
る。図1中には複数のサンプルホールド回路の中から2
つのサンプルホールド回路A、Bのみが示されている。
【0012】従来技術のところで述べた説明と重複した
ところがあるが、サンプルホールド回路Aの詳細につい
て説明する。サンプルホールド回路Aは、抵抗Rn 、サ
ンプリングゲートSGn 、サンプリングコンデンサCS
n 、トランスファゲートTGn 、ホールドコンデンサC
Hn 、バッファアンプ1n から構成されている。
ところがあるが、サンプルホールド回路Aの詳細につい
て説明する。サンプルホールド回路Aは、抵抗Rn 、サ
ンプリングゲートSGn 、サンプリングコンデンサCS
n 、トランスファゲートTGn 、ホールドコンデンサC
Hn 、バッファアンプ1n から構成されている。
【0013】抵抗Rn は入力バスライン2とサンプリン
グゲートSGn との間に接続されている。サンプリング
ゲートSGn (アナログスイッチに相当する)は、上記
ディスプレイ制御回路から導かれたサンプリング信号S
n が示すタイミングで開閉するようになっている。
グゲートSGn との間に接続されている。サンプリング
ゲートSGn (アナログスイッチに相当する)は、上記
ディスプレイ制御回路から導かれたサンプリング信号S
n が示すタイミングで開閉するようになっている。
【0014】サンプリングゲートSGn の出力と電源ラ
イン(又はグランドライン)との間にはサンプリングコ
ンデンサCSn が接続されている。即ち、入力バスライ
ン2、抵抗Rn を通じて入力されたアナログデータは、
サンプリングゲートSGn が閉状態から開状態に変化し
たタイミングで、サンプリングゲートSGn を通じてサ
ンプリングコンデンサCSn に転送されるようになって
いる。
イン(又はグランドライン)との間にはサンプリングコ
ンデンサCSn が接続されている。即ち、入力バスライ
ン2、抵抗Rn を通じて入力されたアナログデータは、
サンプリングゲートSGn が閉状態から開状態に変化し
たタイミングで、サンプリングゲートSGn を通じてサ
ンプリングコンデンサCSn に転送されるようになって
いる。
【0015】サンプリングゲートSGn の出力段には、
サンプリングコンデンサCSn の他に、トランスファゲ
ートTGn が接続されている。トランスファゲートTG
n はサンプリングゲートSGn と同じくアナログスイッ
チであって、上記ディスプレイ制御回路から導かれたト
ランスファ信号Tn が示すタイミングで開閉するように
なっている。
サンプリングコンデンサCSn の他に、トランスファゲ
ートTGn が接続されている。トランスファゲートTG
n はサンプリングゲートSGn と同じくアナログスイッ
チであって、上記ディスプレイ制御回路から導かれたト
ランスファ信号Tn が示すタイミングで開閉するように
なっている。
【0016】トランスファゲートTGn の出力と電源ラ
イン(グランドライン)との間にはホールドコンデンサ
CHn が接続されている。即ち、サンプリングコンデン
サCSn に保持されたアナログデータは、トランスファ
ゲートTGn が閉状態から開状態に変化したタイミング
で、トランスファゲートTGn を通じてホールドコンデ
ンサCHn に転送されるようになっている。
イン(グランドライン)との間にはホールドコンデンサ
CHn が接続されている。即ち、サンプリングコンデン
サCSn に保持されたアナログデータは、トランスファ
ゲートTGn が閉状態から開状態に変化したタイミング
で、トランスファゲートTGn を通じてホールドコンデ
ンサCHn に転送されるようになっている。
【0017】トランスファゲートTGn の出力段には、
ホールドコンデンサCHn の他に、バッファアンプ1n
が接続されており、バッファアンプ1n の出力段には上
記液晶ディスプレイが接続されている。即ち、ホールド
コンデンサCHn に保持されたアナログデータは、バッ
ファアンプ1n を通じて液晶駆動出力OSn として上記
液晶ディスプレイに出力されるようになっている。
ホールドコンデンサCHn の他に、バッファアンプ1n
が接続されており、バッファアンプ1n の出力段には上
記液晶ディスプレイが接続されている。即ち、ホールド
コンデンサCHn に保持されたアナログデータは、バッ
ファアンプ1n を通じて液晶駆動出力OSn として上記
液晶ディスプレイに出力されるようになっている。
【0018】他方のサンプルホールド回路Bについては
上記のものと全く同一動作(抵抗Rn 、Rn+1 の抵抗
値、ホールドコンデンサCHn 、CHn+1 の容量値も夫
々同一)であるので説明は省略する。なお、サンプルホ
ールド回路Aに関連する構成部及び信号についてはnの
添字が付されている一方、サンプルホールド回路Bにつ
いては同様にn+1の添字が付されている。
上記のものと全く同一動作(抵抗Rn 、Rn+1 の抵抗
値、ホールドコンデンサCHn 、CHn+1 の容量値も夫
々同一)であるので説明は省略する。なお、サンプルホ
ールド回路Aに関連する構成部及び信号についてはnの
添字が付されている一方、サンプルホールド回路Bにつ
いては同様にn+1の添字が付されている。
【0019】さて、図3にはサンプリング信号Sn 、S
n+1 のタイミングチャートが示されている。即ち、サン
プリング信号Sn が立ち下がると、サンプリングゲート
SGn が開き、その後、アナログデータをサンプリング
コンデンサCSn に確実に保持することができる時間が
経過すると、サンプリング信号Sn が立ち上がって、サ
ンプリングゲートSGn が閉じるようになっている。ま
た、サンプリングゲートGn が閉じるタイミングでは、
サンプリング信号Sn+1 が立ち下がってサンプリングゲ
ートSGn+1 が開くようになっている。
n+1 のタイミングチャートが示されている。即ち、サン
プリング信号Sn が立ち下がると、サンプリングゲート
SGn が開き、その後、アナログデータをサンプリング
コンデンサCSn に確実に保持することができる時間が
経過すると、サンプリング信号Sn が立ち上がって、サ
ンプリングゲートSGn が閉じるようになっている。ま
た、サンプリングゲートGn が閉じるタイミングでは、
サンプリング信号Sn+1 が立ち下がってサンプリングゲ
ートSGn+1 が開くようになっている。
【0020】サンプルホールド回路Aにおけるサンプリ
ングコンデンサCSn の履歴の電圧によっては、サンプ
リングゲートSGn が閉状態から開状態に切り換わると
き、急激な充放電を発生する場合がある。この点につい
ては図2で示す従来回路と事情は同じである。
ングコンデンサCSn の履歴の電圧によっては、サンプ
リングゲートSGn が閉状態から開状態に切り換わると
き、急激な充放電を発生する場合がある。この点につい
ては図2で示す従来回路と事情は同じである。
【0021】従来回路では急激な充放電の発生に伴って
入力バスライン2にノイズの影響を及ぼす可能性があっ
たが、本実施例回路では、入力バスライン2とサンプリ
ングゲートSGn との間に接続された抵抗Rn によりノ
イズのレベルが小さくなり、入力バスライン2に侵入す
るノイズの影響を低く抑えることが可能となる。
入力バスライン2にノイズの影響を及ぼす可能性があっ
たが、本実施例回路では、入力バスライン2とサンプリ
ングゲートSGn との間に接続された抵抗Rn によりノ
イズのレベルが小さくなり、入力バスライン2に侵入す
るノイズの影響を低く抑えることが可能となる。
【0022】よって、入力バスライン2に接続された他
の回路に及ぼすノイズの影響を少なくすることができ
る。サンプルホールド回路Bについてのノイズの影響も
実用上問題のない程度にまで低く抑えることができる。
なぜなら、サンプリングゲートSGn+1 が開くときには
サンプリングゲートSGが開くタイミングになっている
が、入力バスライン2に乗ったノイズのレベルが小さい
上に、入力バスライン2とサンプリングゲートSGn と
の間に接続された抵抗Rn よりノイズのレベルが更に小
さくなるからである。それ故、サンプルホールド回路A
については本来のアナログデータを取り込むことができ
る。
の回路に及ぼすノイズの影響を少なくすることができ
る。サンプルホールド回路Bについてのノイズの影響も
実用上問題のない程度にまで低く抑えることができる。
なぜなら、サンプリングゲートSGn+1 が開くときには
サンプリングゲートSGが開くタイミングになっている
が、入力バスライン2に乗ったノイズのレベルが小さい
上に、入力バスライン2とサンプリングゲートSGn と
の間に接続された抵抗Rn よりノイズのレベルが更に小
さくなるからである。それ故、サンプルホールド回路A
については本来のアナログデータを取り込むことができ
る。
【0023】しかもサンプルホールド回路A、Bにおけ
る抵抗Rn 、Rn+1 の抵抗値、ホールドコンデンサCH
n 、CHn+1 の容量値が夫々同一に設定されているの
で、液晶駆動出力OSn 、OSn+1 のバラツキも少なく
することが可能となる。
る抵抗Rn 、Rn+1 の抵抗値、ホールドコンデンサCH
n 、CHn+1 の容量値が夫々同一に設定されているの
で、液晶駆動出力OSn 、OSn+1 のバラツキも少なく
することが可能となる。
【0024】以上述べたことは、共通の入力バスライン
2に接続された全てのサンプルホールド回路について言
えることであり、その結果、回路全体、ひいては液晶デ
ィスプレイ装置の高精度化を図る上で大きなメリットが
ある。
2に接続された全てのサンプルホールド回路について言
えることであり、その結果、回路全体、ひいては液晶デ
ィスプレイ装置の高精度化を図る上で大きなメリットが
ある。
【0025】なお、本発明にかかるサンプルホールド回
路は液晶ディスプレイ装置の液晶駆動回路だけの適用だ
けに止まらないことは勿論のこと、入力バスラインに単
一のサンプルホールド回路を接続するような形態をとっ
てもよい。またバスラインをサンプリングゲートの間に
抵抗を挿入したが、サンプリングゲートとサンプリング
コンゲンサとの間に抵抗を挿入しても同様の効果が得ら
れるのは自明の理である。
路は液晶ディスプレイ装置の液晶駆動回路だけの適用だ
けに止まらないことは勿論のこと、入力バスラインに単
一のサンプルホールド回路を接続するような形態をとっ
てもよい。またバスラインをサンプリングゲートの間に
抵抗を挿入したが、サンプリングゲートとサンプリング
コンゲンサとの間に抵抗を挿入しても同様の効果が得ら
れるのは自明の理である。
【0026】
【発明の効果】以上、本発明の請求項1のサンプルホー
ルド回路による場合には、アナログ入力ラインとアナロ
グスイッチの入力との間に接続された抵抗によりアナロ
グ入力ラインに侵入しようとするノイズのレベルを低く
抑えることができる構成となっているので、アナログ入
力ラインに影響を及ぼすノイズを低減することができる
ことになる。よって、アナログ入力ラインに接続された
他の回路にノイズの影響を及ぼすことが少ないというメ
リットがある。
ルド回路による場合には、アナログ入力ラインとアナロ
グスイッチの入力との間に接続された抵抗によりアナロ
グ入力ラインに侵入しようとするノイズのレベルを低く
抑えることができる構成となっているので、アナログ入
力ラインに影響を及ぼすノイズを低減することができる
ことになる。よって、アナログ入力ラインに接続された
他の回路にノイズの影響を及ぼすことが少ないというメ
リットがある。
【0027】本発明の請求項2のサンプルホールド回路
による場合には、共通のアナログ入力ラインに接続され
た複数のサンプルホールド回路の一から発生したノイズ
の影響が他のサンプルホールド回路に与えることが殆ど
なく、複数のサンプルホールド回路の出力のバラツキも
少なくすることができるので、回路全体の高性能化を図
ることができるというメリットがある。
による場合には、共通のアナログ入力ラインに接続され
た複数のサンプルホールド回路の一から発生したノイズ
の影響が他のサンプルホールド回路に与えることが殆ど
なく、複数のサンプルホールド回路の出力のバラツキも
少なくすることができるので、回路全体の高性能化を図
ることができるというメリットがある。
【図1】本発明の実施例回路の回路図である。
【図2】従来回路を説明するための図であって、図1に
対応する図である。
対応する図である。
【図3】実施例回路及び従来回路を説明するための図で
あって、サンプリング信号のタイミングチャートを示す
グラフである。
あって、サンプリング信号のタイミングチャートを示す
グラフである。
1 入力バスライン A、B サンプルホールド回路 Rn 、Rn+1 抵抗 SGn 、SGn+1 サンプリングゲート CSn 、CSn+1 サンプリングコンデンサ Sn 、Sn+1 サンプリング信号
Claims (2)
- 【請求項1】 アナログ入力ラインに接続してありサン
プリング信号が示すタイミングで開閉するアナログスイ
ッチと、アナログスイッチの出力段に接続してあり前記
アナログ入力ライン、アナログスイッチを通じて入力さ
れたアナログデータを保持するサンプリングコンデンサ
とを具備しており、且つ前記アナログ入力ラインと前記
アナログスイッチの入力との間に抵抗を接続してあるこ
とを特徴とするサンプルホールド回路。 - 【請求項2】 共通のアナログ入力ラインに請求項1記
載のサンプリングホールド回路を複数接続してあるサン
プルホールド回路において、各サンプルホールド回路に
備えられた前記抵抗、サンプリングコンデンサを夫々同
一にしてあることを特徴とするサンプルホールド回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3262891A JP2788684B2 (ja) | 1991-09-12 | 1991-09-12 | サンプルホールド回路 |
KR1019920016437A KR960003588B1 (ko) | 1991-09-12 | 1992-09-09 | 액정디스플레이용 아날로그 데이터를 샘플링과 유지하는 장치 |
US07/944,088 US5311072A (en) | 1991-09-12 | 1992-09-11 | Apparatus for sampling and holding analog data for a liquid crystal display |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3262891A JP2788684B2 (ja) | 1991-09-12 | 1991-09-12 | サンプルホールド回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0574188A true JPH0574188A (ja) | 1993-03-26 |
JP2788684B2 JP2788684B2 (ja) | 1998-08-20 |
Family
ID=17382056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3262891A Expired - Fee Related JP2788684B2 (ja) | 1991-09-12 | 1991-09-12 | サンプルホールド回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5311072A (ja) |
JP (1) | JP2788684B2 (ja) |
KR (1) | KR960003588B1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3102666B2 (ja) * | 1993-06-28 | 2000-10-23 | シャープ株式会社 | 画像表示装置 |
US5497119A (en) * | 1994-06-01 | 1996-03-05 | Intel Corporation | High precision voltage regulation circuit for programming multilevel flash memory |
KR100878244B1 (ko) * | 2002-09-12 | 2009-01-13 | 삼성전자주식회사 | 구동 전압 생성 회로 및 이를 이용한 액정 표시 장치 |
KR102037899B1 (ko) * | 2011-12-23 | 2019-10-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 신호 변환 회로, 표시 장치, 및 전자 기기 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5897799U (ja) * | 1981-12-23 | 1983-07-02 | ソニー株式会社 | サンプリングホ−ルド回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3050673A (en) * | 1960-10-14 | 1962-08-21 | Ibm | Voltage holding circuit |
US3479534A (en) * | 1966-07-01 | 1969-11-18 | Bell Telephone Labor Inc | Pulse stretcher-discriminator whose component electronics exhibit constant power dissipation |
NL7109293A (ja) * | 1971-07-06 | 1973-01-09 | ||
JPS6276099A (ja) * | 1985-09-30 | 1987-04-08 | Toshiba Corp | サンプル・アンド・ホ−ルド回路 |
DE3606895A1 (de) * | 1986-03-03 | 1987-09-10 | Zdzislaw Gulczynski | Sample & hold-verstaerker |
US4781437A (en) * | 1987-12-21 | 1988-11-01 | Hughes Aircraft Company | Display line driver with automatic uniformity compensation |
JPH0590924A (ja) * | 1991-06-21 | 1993-04-09 | Iwatsu Electric Co Ltd | 広帯域サンプリング・ゲート回路 |
-
1991
- 1991-09-12 JP JP3262891A patent/JP2788684B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-09 KR KR1019920016437A patent/KR960003588B1/ko not_active IP Right Cessation
- 1992-09-11 US US07/944,088 patent/US5311072A/en not_active Expired - Lifetime
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5897799U (ja) * | 1981-12-23 | 1983-07-02 | ソニー株式会社 | サンプリングホ−ルド回路 |
Also Published As
Publication number | Publication date |
---|---|
KR930006612A (ko) | 1993-04-21 |
JP2788684B2 (ja) | 1998-08-20 |
KR960003588B1 (ko) | 1996-03-20 |
US5311072A (en) | 1994-05-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0741391B1 (en) | Sample-and-hold circuit device | |
EP0540052B1 (en) | Ripple-free phase detector using two sample-and-hold circuits | |
US5252957A (en) | Sample-and-hold circuit and liquid crystal display apparatus | |
US6834095B2 (en) | Shift-register circuit | |
KR100823046B1 (ko) | 전기 회로의 구동 방법 | |
US5111072A (en) | Sample-and-hold switch with low on resistance and reduced charge injection | |
JPH0457125B2 (ja) | ||
US5459483A (en) | Electronic device with feedback loop | |
RU2438194C1 (ru) | Схема управления линии запоминающего конденсатора и устройство отображения | |
US20060192546A1 (en) | Track-and-hold circuit | |
US4255715A (en) | Offset correction circuit for differential amplifiers | |
JPH0210436B2 (ja) | ||
JP3067059B2 (ja) | サンプルホールド回路 | |
JPH0574188A (ja) | サンプルホールド回路 | |
US5534815A (en) | Switching circuit for signal sampling with reduced residual charge effects | |
US7541846B2 (en) | Sample-and-hold apparatus and operating method thereof | |
WO2008063477A2 (en) | Shifter register for low power consumption application | |
JPH0877789A (ja) | サンプルホールド回路 | |
US5296751A (en) | Sample-and-hold circuit | |
JP2002202764A (ja) | 薄膜トランジスタ液晶ディスプレイのデータドライバ回路 | |
JPH02302999A (ja) | サンプルホールド回路 | |
JP2000132989A (ja) | トラックホールド回路 | |
JPH08171366A (ja) | ソースドライバ回路 | |
JP4588144B2 (ja) | サンプルホールド回路 | |
JPH07154240A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090605 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |