JP3331617B2 - デコーダ回路及び表示装置 - Google Patents
デコーダ回路及び表示装置Info
- Publication number
- JP3331617B2 JP3331617B2 JP07994592A JP7994592A JP3331617B2 JP 3331617 B2 JP3331617 B2 JP 3331617B2 JP 07994592 A JP07994592 A JP 07994592A JP 7994592 A JP7994592 A JP 7994592A JP 3331617 B2 JP3331617 B2 JP 3331617B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- output terminal
- decoder circuit
- capacitors
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】
【産業上の利用分野】本発明はＮ個の２値データから２
N 個のデータに変換するデコーダ回路に関する。特に、
液晶表示装置のデータドライバの構成に関する。
N 個のデータに変換するデコーダ回路に関する。特に、
液晶表示装置のデータドライバの構成に関する。
【０００２】
【従来の技術】従来の、Ｎ個の２値データから２N 個の
データに変換するデコーダ回路の応用例としては、「１
９９１ インターナショナル・ディスプレイ・リサーチ
・コンファレンス、ｐ．１１１−１１４、岡田他」があ
る。図２は３入力から８出力に変換する代表的なデコー
ダ回路の例である。本図においてＤＡＴＡ１−はＤＡＴ
Ａ１＋の反転データであり、ＤＡＴＡ２、ＤＡＴＡ３も
同様である。３つの２値入力データの組合せは８種類あ
るから、デコーダ部の８つのＡＮＤゲートのうちどれか
ひとつが選択レベルとなり、バッファ部のスイッチをＯ
Ｎさせる。従って出力端子ＶＯＵＴには、８つの電圧Ｖ
１〜Ｖ８のいずれかが出力されることとなる。
データに変換するデコーダ回路の応用例としては、「１
９９１ インターナショナル・ディスプレイ・リサーチ
・コンファレンス、ｐ．１１１−１１４、岡田他」があ
る。図２は３入力から８出力に変換する代表的なデコー
ダ回路の例である。本図においてＤＡＴＡ１−はＤＡＴ
Ａ１＋の反転データであり、ＤＡＴＡ２、ＤＡＴＡ３も
同様である。３つの２値入力データの組合せは８種類あ
るから、デコーダ部の８つのＡＮＤゲートのうちどれか
ひとつが選択レベルとなり、バッファ部のスイッチをＯ
Ｎさせる。従って出力端子ＶＯＵＴには、８つの電圧Ｖ
１〜Ｖ８のいずれかが出力されることとなる。
【０００３】
【発明が解決しようとする課題】しかし、前述の従来技
術には以下に述べるような課題がある。
術には以下に述べるような課題がある。
【０００４】一般に、フルカラー液晶表示装置のデータ
ドライバのように、デジタル入力で画像信号を構成する
場合には、７ビットや８ビットといった多階調の信号が
必要になる。ところが、図２の方法で８ビット入力のデ
コーダを構成すると、ＡＮＤゲートの数だけでも２５６
個必要となる。これでは素子数と回路面積が激増し、極
めて高価な回路になってしまうほか、表示装置全体の大
きさや重量も増大してしまう。
ドライバのように、デジタル入力で画像信号を構成する
場合には、７ビットや８ビットといった多階調の信号が
必要になる。ところが、図２の方法で８ビット入力のデ
コーダを構成すると、ＡＮＤゲートの数だけでも２５６
個必要となる。これでは素子数と回路面積が激増し、極
めて高価な回路になってしまうほか、表示装置全体の大
きさや重量も増大してしまう。
【０００５】本発明のデコーダ回路はこの様な課題を解
決するものであり、その目的とするところは、入力ビッ
ト数が増加しても回路規模があまり増加しないデコーダ
回路を実現することにある。
決するものであり、その目的とするところは、入力ビッ
ト数が増加しても回路規模があまり増加しないデコーダ
回路を実現することにある。
【０００６】
【課題を解決するための手段】本発明のデコーダ回路
は、Ｎ個の２値データに対応した電圧が発生可能なデコ
ーダ回路であって、前記Ｎ個の２値データに応じてスイ
ッチング制御されるＮ個のスイッチと、該Ｎ個のスイッ
チに対応して設けられ、互いの容量比が２の乗数の比と
なるＮ個の容量と、出力端子と前記Ｎ個の容量とが接続
されていない時に、前記出力端子を所定の電位にリセッ
トするトランジスタと、を含み、前記Ｎ個の容量を組み
合わせて複数種類の電圧から発生する電圧を選択するこ
と、を特徴とする。上記のデコーダ回路において、前記
スイッチは、前記Ｎ個の２値のデータによって、オン及
びオフが制御されるトランジスタを含んでいることが好
ましい。本発明の第１の液晶表示装置は、上記のデコー
ダ回路を有するデータドライバ部と、互いに交差する信
号線及び走査線を有する画素マトリクス部とを有する液
晶表示装置であって、 前記信号線には、前記出力端子
から出力された電圧が信号として供給されること、 を
特徴とする。本発明の第２の液晶表示装置は、データド
ライバ部と、走査ドライバ部と、前記データドライバ部
によって制御される信号線と、前記走査ドライバ部によ
って制御される走査線と、を有する液晶表示装置であっ
て、前記データドライバ部は、シフトレジスタと、前記
シフトレジスタの出力に同期して、Ｎ個の２値のデータ
を取り込む第１のラッチ回路と、前記第１のラッチ回路
に取り込まれたデータをラッチパルスに応じて取り込む
第２のラッチ回路と、前記第２のラッチ回路から出力さ
れるデータ及び前記データの反転データに基づいて、前
記信号線に出力端子を介して出力するデコーダ回路と、
を含み、前記デコーダ回路は、前記Ｎ個の２値データに
応じてスイッチング制御されるＮ個のスイッチと、該Ｎ
個のスイッチに対応して設けられ、互いの容量比が２の
乗数の比となるＮ個の容量と、出力端子と前記Ｎ個の容
量とが接続されていない時に、前記出力端子を所定の電
位にリセットするトランジスタと、を含み、前記Ｎ個の
容量を組み合わせて複数種類の電圧から発生する電圧を
選択すること、を特徴とする。
は、Ｎ個の２値データに対応した電圧が発生可能なデコ
ーダ回路であって、前記Ｎ個の２値データに応じてスイ
ッチング制御されるＮ個のスイッチと、該Ｎ個のスイッ
チに対応して設けられ、互いの容量比が２の乗数の比と
なるＮ個の容量と、出力端子と前記Ｎ個の容量とが接続
されていない時に、前記出力端子を所定の電位にリセッ
トするトランジスタと、を含み、前記Ｎ個の容量を組み
合わせて複数種類の電圧から発生する電圧を選択するこ
と、を特徴とする。上記のデコーダ回路において、前記
スイッチは、前記Ｎ個の２値のデータによって、オン及
びオフが制御されるトランジスタを含んでいることが好
ましい。本発明の第１の液晶表示装置は、上記のデコー
ダ回路を有するデータドライバ部と、互いに交差する信
号線及び走査線を有する画素マトリクス部とを有する液
晶表示装置であって、 前記信号線には、前記出力端子
から出力された電圧が信号として供給されること、 を
特徴とする。本発明の第２の液晶表示装置は、データド
ライバ部と、走査ドライバ部と、前記データドライバ部
によって制御される信号線と、前記走査ドライバ部によ
って制御される走査線と、を有する液晶表示装置であっ
て、前記データドライバ部は、シフトレジスタと、前記
シフトレジスタの出力に同期して、Ｎ個の２値のデータ
を取り込む第１のラッチ回路と、前記第１のラッチ回路
に取り込まれたデータをラッチパルスに応じて取り込む
第２のラッチ回路と、前記第２のラッチ回路から出力さ
れるデータ及び前記データの反転データに基づいて、前
記信号線に出力端子を介して出力するデコーダ回路と、
を含み、前記デコーダ回路は、前記Ｎ個の２値データに
応じてスイッチング制御されるＮ個のスイッチと、該Ｎ
個のスイッチに対応して設けられ、互いの容量比が２の
乗数の比となるＮ個の容量と、出力端子と前記Ｎ個の容
量とが接続されていない時に、前記出力端子を所定の電
位にリセットするトランジスタと、を含み、前記Ｎ個の
容量を組み合わせて複数種類の電圧から発生する電圧を
選択すること、を特徴とする。
【０００７】
【実施例】本実施例を以下図面に基づいて説明する。図
１は本発明のデコーダ回路の回路図の例である。本図に
おいて容量Ｃ１、Ｃ２、Ｃ３の大きさをそれぞれＣ１、
Ｃ２、Ｃ３とし、出力端子ＯＵＴに接続される負荷の容
量をＣ０とすると、このデコーダ回路は３ビットの入力
信号を０ボルトからＶＤＤ・（Ｃ１＋Ｃ２＋Ｃ３）／
（Ｃ０＋Ｃ１＋Ｃ２＋Ｃ３）ボルトまでの間の電圧に変
換することができる。もし、Ｃ１＝４Ｃｚ、Ｃ２＝２Ｃ
ｚ、Ｃ３＝Ｃｚであれば、０ボルトからＶＤＤ・７Ｃｚ
／（Ｃ０＋７Ｃｚ）ボルトまでの８等分された電圧に変
換することができる。 次に、この回路の動作について
説明する。まず、出力リセット端子ＲＳＥＴがハイレベ
ルになると、出力端子ＯＵＴは０Ｖとなる。この時、書
き込み端子ＳＥＴをローレベルにしておくと、スイッチ
はすべてＯＦＦ状態となる。次にＲＳＥＴをローレベル
にし、ＳＥＴをハイレベルにする。すると出力端子を０
ＶにリセットしたトランジスタはＯＦＦ状態となり、３
つのスイッチのうちＤＡＴＡの＋側がハイレベルで−側
がローレベルのものがそれぞれＯＮ状態となる。従って
３つのスイッチのＯＮとＯＦＦの組合せによって、８種
類の電圧が出力端子ＯＵＴに与えられることになる。こ
こでは、３つのスイッチをアナログスイッチで構成した
ため、ＶＤＤを変化させると任意の出力電圧範囲を選ぶ
ことができるが、これらのスイッチをデジタル式にする
こともできる。
１は本発明のデコーダ回路の回路図の例である。本図に
おいて容量Ｃ１、Ｃ２、Ｃ３の大きさをそれぞれＣ１、
Ｃ２、Ｃ３とし、出力端子ＯＵＴに接続される負荷の容
量をＣ０とすると、このデコーダ回路は３ビットの入力
信号を０ボルトからＶＤＤ・（Ｃ１＋Ｃ２＋Ｃ３）／
（Ｃ０＋Ｃ１＋Ｃ２＋Ｃ３）ボルトまでの間の電圧に変
換することができる。もし、Ｃ１＝４Ｃｚ、Ｃ２＝２Ｃ
ｚ、Ｃ３＝Ｃｚであれば、０ボルトからＶＤＤ・７Ｃｚ
／（Ｃ０＋７Ｃｚ）ボルトまでの８等分された電圧に変
換することができる。 次に、この回路の動作について
説明する。まず、出力リセット端子ＲＳＥＴがハイレベ
ルになると、出力端子ＯＵＴは０Ｖとなる。この時、書
き込み端子ＳＥＴをローレベルにしておくと、スイッチ
はすべてＯＦＦ状態となる。次にＲＳＥＴをローレベル
にし、ＳＥＴをハイレベルにする。すると出力端子を０
ＶにリセットしたトランジスタはＯＦＦ状態となり、３
つのスイッチのうちＤＡＴＡの＋側がハイレベルで−側
がローレベルのものがそれぞれＯＮ状態となる。従って
３つのスイッチのＯＮとＯＦＦの組合せによって、８種
類の電圧が出力端子ＯＵＴに与えられることになる。こ
こでは、３つのスイッチをアナログスイッチで構成した
ため、ＶＤＤを変化させると任意の出力電圧範囲を選ぶ
ことができるが、これらのスイッチをデジタル式にする
こともできる。
【０００８】図３は、本発明のデコーダ回路を液晶表示
装置に応用した例である。一般に、セグメント表示以外
の液晶表示装置はドットマトリクス方式を用いており、
画素マトリクス部とそれを駆動するデータドライバ部及
び走査ドライバ部とから成る。
装置に応用した例である。一般に、セグメント表示以外
の液晶表示装置はドットマトリクス方式を用いており、
画素マトリクス部とそれを駆動するデータドライバ部及
び走査ドライバ部とから成る。
【０００９】薄膜トランジスタ（以下ＴＦＴと略記）を
各画素に配置したＴＦＴ方式の場合、画素マトリクス部
は直交する信号線３３と走査線３４、及びそれらの交点
に配置されるＴＦＴ３１と液晶３２から成る。各データ
ドライバ出力は信号線３３に、走査ドライバ出力は走査
線３４に接続され、選択パルスが走査線に印加されると
ＴＦＴは導通状態となり、信号線のデータを液晶に書き
込む。データドライバ部は、シフトレジスタとデータラ
インＤＡＴＡ１〜３、サンプリングラッチＡ１〜３、ホ
ールドラッチＢ１〜３、及びデコーダ回路とから成る。
このデコーダ回路は図１に示すものを用いる。すなわ
ち、本実施例では、データドライバと走査ドライバによ
って駆動されるドットマトリクス型の液晶表示装置にお
いて、データドライバには、Ｎビットのシフトレジス
タ、Ｎ本のデータラインＤＡＴＡ１〜３、Ｍ×Ｎビット
の２段ラッチＡ１〜３，Ｂ１〜３、Ｍ×Ｎ個のスイッチ
と、容量を備え、シフトレジスタの各出力にはそれぞれ
Ｎビットの第１のラッチＡ１〜３のゲートが接続され、
第１のラッチＡ１〜３の入力部はＮ本のデータラインＤ
ＡＴＡ１〜３に接続され、出力部は次段のＮビットの第
２のラッチＢ１〜３に接続され、第２のラッチの出力
は、Ｎ個のスイッチと容量とに接続され、Ｎ個の容量の
大きさの比が１、２、４、８…２(N-1)となっている。
各画素に配置したＴＦＴ方式の場合、画素マトリクス部
は直交する信号線３３と走査線３４、及びそれらの交点
に配置されるＴＦＴ３１と液晶３２から成る。各データ
ドライバ出力は信号線３３に、走査ドライバ出力は走査
線３４に接続され、選択パルスが走査線に印加されると
ＴＦＴは導通状態となり、信号線のデータを液晶に書き
込む。データドライバ部は、シフトレジスタとデータラ
インＤＡＴＡ１〜３、サンプリングラッチＡ１〜３、ホ
ールドラッチＢ１〜３、及びデコーダ回路とから成る。
このデコーダ回路は図１に示すものを用いる。すなわ
ち、本実施例では、データドライバと走査ドライバによ
って駆動されるドットマトリクス型の液晶表示装置にお
いて、データドライバには、Ｎビットのシフトレジス
タ、Ｎ本のデータラインＤＡＴＡ１〜３、Ｍ×Ｎビット
の２段ラッチＡ１〜３，Ｂ１〜３、Ｍ×Ｎ個のスイッチ
と、容量を備え、シフトレジスタの各出力にはそれぞれ
Ｎビットの第１のラッチＡ１〜３のゲートが接続され、
第１のラッチＡ１〜３の入力部はＮ本のデータラインＤ
ＡＴＡ１〜３に接続され、出力部は次段のＮビットの第
２のラッチＢ１〜３に接続され、第２のラッチの出力
は、Ｎ個のスイッチと容量とに接続され、Ｎ個の容量の
大きさの比が１、２、４、８…２(N-1)となっている。
【００１０】次に、このデータドライバ部の動作につい
て説明する。シフトレジスタは内部のクロックに同期し
て、スタートパルスＳＰを一段ずつ後段へとシフトさせ
る。サンプリングラッチＡ１、Ａ２、Ａ３は、それぞれ
データラインＤＡＴＡ１、ＤＡＴＡ２、ＤＡＴＡ３の２
値データを、シフトレジスタの出力と同期して取り込
む。すべてのサンプリングが終了した後、ラッチパルス
ＬＰによって、サンプリングラッチＡ１、Ａ２、Ａ３の
データがそれぞれホールドラッチＢ１、Ｂ２、Ｂ３に転
送される。デコーダ部は、ホールドラッチＢ１、Ｂ２、
Ｂ３のデータとその反転データに基づいて前述のように
容量に蓄積された電荷を信号線に放電する。一般に、液
晶表示装置の信号線の配線容量のばらつきは極めて小さ
いため、この方法によって正確な階調表示が可能とな
る。
て説明する。シフトレジスタは内部のクロックに同期し
て、スタートパルスＳＰを一段ずつ後段へとシフトさせ
る。サンプリングラッチＡ１、Ａ２、Ａ３は、それぞれ
データラインＤＡＴＡ１、ＤＡＴＡ２、ＤＡＴＡ３の２
値データを、シフトレジスタの出力と同期して取り込
む。すべてのサンプリングが終了した後、ラッチパルス
ＬＰによって、サンプリングラッチＡ１、Ａ２、Ａ３の
データがそれぞれホールドラッチＢ１、Ｂ２、Ｂ３に転
送される。デコーダ部は、ホールドラッチＢ１、Ｂ２、
Ｂ３のデータとその反転データに基づいて前述のように
容量に蓄積された電荷を信号線に放電する。一般に、液
晶表示装置の信号線の配線容量のばらつきは極めて小さ
いため、この方法によって正確な階調表示が可能とな
る。
【００１１】本図では、薄膜トランジスタ（以下ＴＦＴ
と略記）を各画素に配置したＴＦＴ方式の画素マトリク
スを示したが、ＴＦＴの代わりに薄膜ダイオードなど非
線形素子を用いたものや、スイッチング素子を用いない
単純マトリククス方式の液晶表示装置にも適用できる。
また、多結晶シリコン等の比較的移動度の高いＴＦＴを
用いた液晶表示装置の場合には、ＴＦＴによって同一基
板上に走査ドライバとデータドライバを作製することも
可能である。特に、ＴＦＴにおいては半導体基板上のト
ランジスタに比べて特性のばらつきが大きく、アナログ
バッファ回路を用いたアナログ線順次データドライバを
構成するのが極めて困難なため、本発明のように簡単な
回路構成で多ビットのデジタル線順次データドライバを
構成できる方法は非常に実用的である。
と略記）を各画素に配置したＴＦＴ方式の画素マトリク
スを示したが、ＴＦＴの代わりに薄膜ダイオードなど非
線形素子を用いたものや、スイッチング素子を用いない
単純マトリククス方式の液晶表示装置にも適用できる。
また、多結晶シリコン等の比較的移動度の高いＴＦＴを
用いた液晶表示装置の場合には、ＴＦＴによって同一基
板上に走査ドライバとデータドライバを作製することも
可能である。特に、ＴＦＴにおいては半導体基板上のト
ランジスタに比べて特性のばらつきが大きく、アナログ
バッファ回路を用いたアナログ線順次データドライバを
構成するのが極めて困難なため、本発明のように簡単な
回路構成で多ビットのデジタル線順次データドライバを
構成できる方法は非常に実用的である。
【００１２】
【発明の効果】以上述べたように本発明のデコーダ回路
は、入力信号のビット数が増加しても回路規模があまり
増加しないため、多ビットのデコーダを小さな面積で低
コストで実現できる。特に、液晶表示装置のデータドラ
イバにおいては、完全にデジタル信号だけでインタフェ
ースができるため、コンピュータ用や航空機用のディス
プレイにおいては外部回路の規模も減少し、ノイズの影
響も受けにくくなり、画面の均一性が向上する。また、
ＴＦＴを用いたデジタル線順次データドライバも簡単に
構成できるため、超小型で信頼性の高い液晶表示装置を
実現できる。
は、入力信号のビット数が増加しても回路規模があまり
増加しないため、多ビットのデコーダを小さな面積で低
コストで実現できる。特に、液晶表示装置のデータドラ
イバにおいては、完全にデジタル信号だけでインタフェ
ースができるため、コンピュータ用や航空機用のディス
プレイにおいては外部回路の規模も減少し、ノイズの影
響も受けにくくなり、画面の均一性が向上する。また、
ＴＦＴを用いたデジタル線順次データドライバも簡単に
構成できるため、超小型で信頼性の高い液晶表示装置を
実現できる。
【図１】 デコーダの等価回路図。
【図２】 従来のデコーダの等価回路図。
【図３】 液晶表示装置の等価回路図。
３１ ＴＦＴ ３２ 液晶 ３３ 信号線 ３４ 走査線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 G09G 3/20 G09G 3/36 H03M 1/80
Claims (4)
- 【請求項１】Ｎ個の２値データに対応した電圧が発生可
能なデコーダ回路であって、 前記Ｎ個の２値データに応じてスイッチング制御される
Ｎ個のスイッチと、該Ｎ個のスイッチに対応して設けら
れ、互いの容量比が２の乗数の比となるＮ個の容量と、 出力端子と前記Ｎ個の容量とが接続されていない時に、
前記出力端子を所定の電位にリセットするトランジスタ
と、を含み、 前記Ｎ個の容量を組み合わせて複数種類の電圧から発生
する電圧を選択すること、 を特徴とするデコーダ回路。 - 【請求項２】請求項１に記載のデコーダ回路において、 前記スイッチは、前記Ｎ個の２値のデータによって、オ
ン及びオフが制御されるトランジスタを含んでいるこ
と、 を特徴とするデコーダ回路。 - 【請求項３】請求項１または２に記載のデコーダ回路を
有するデータドライバ部と、互いに交差する信号線及び
走査線を有する画素マトリクス部とを有する液晶表示装
置であって、 前記信号線には、前記出力端子から出力された電圧が信
号として供給されること、 を特徴とする液晶表示装置。 - 【請求項４】データドライバ部と、走査ドライバ部と、
前記データドライバ部によって制御される信号線と、前
記走査ドライバ部によって制御される走査線と、を有す
る液晶表示装置であって、 前記データドライバ部は、シフトレジスタと、前記シフ
トレジスタの出力に同期して、Ｎ個の２値のデータを取
り込む第１のラッチ回路と、前記第１のラッチ回路に取
り込まれたデータをラッチパルスに応じて取り込む第２
のラッチ回路と、前記第２のラッチ回路から出力される
データ及び前記データの反転データに基づいて、前記信
号線に出力端子を介して出力するデコーダ回路と、を含
み、 前記デコーダ回路は、前記Ｎ個の２値データに応じてス
イッチング制御されるＮ個のスイッチと、該Ｎ個のスイ
ッチに対応して設けられ、互いの容量比が２の乗数の比
となるＮ個の容量と、 出力端子と前記Ｎ個の容量とが接続されていない時に、
前記出力端子を所定の電位にリセットするトランジスタ
と、を含み、 前記Ｎ個の容量を組み合わせて複数種類の電圧から発生
する電圧を選択すること、 を特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07994592A JP3331617B2 (ja) | 1992-04-01 | 1992-04-01 | デコーダ回路及び表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07994592A JP3331617B2 (ja) | 1992-04-01 | 1992-04-01 | デコーダ回路及び表示装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002137589A Division JP3632678B2 (ja) | 2002-05-13 | 2002-05-13 | デコーダ回路、及び液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05281920A JPH05281920A (ja) | 1993-10-29 |
| JP3331617B2 true JP3331617B2 (ja) | 2002-10-07 |
Family
ID=13704450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07994592A Expired - Lifetime JP3331617B2 (ja) | 1992-04-01 | 1992-04-01 | デコーダ回路及び表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3331617B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227283A (ja) | 1995-02-21 | 1996-09-03 | Seiko Epson Corp | 液晶表示装置、その駆動方法及び表示システム |
| KR100444008B1 (ko) | 1996-02-28 | 2004-12-04 | 세이코 엡슨 가부시키가이샤 | 표시소자구동장치,표시장치,정보처리장치및표시소자구동방법 |
| JPH11214700A (ja) * | 1998-01-23 | 1999-08-06 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP4609233B2 (ja) * | 2005-08-16 | 2011-01-12 | エプソンイメージングデバイス株式会社 | デジタルアナログ変換回路および表示装置 |
-
1992
- 1992-04-01 JP JP07994592A patent/JP3331617B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05281920A (ja) | 1993-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308630B1 (ko) | 액티브 매트릭스 구동 회로 및 이를 구비한 액티브 매트릭스 액정 표시 장치 | |
| JP3501939B2 (ja) | アクティブマトリクス型画像表示装置 | |
| US6437767B1 (en) | Active matrix devices | |
| US7190342B2 (en) | Shift register and display apparatus using same | |
| JP2017076959A (ja) | 半導体装置 | |
| JP2008020675A (ja) | 画像表示装置 | |
| JPH06216753A (ja) | 低振幅入力レベル変換回路 | |
| US7250888B2 (en) | Systems and methods for providing driving voltages to a display panel | |
| US6275210B1 (en) | Liquid crystal display device and driver circuit thereof | |
| US20070159439A1 (en) | Liquid crystal display | |
| WO2006107108A1 (en) | Digital/analogue converter, converter arrangement and display | |
| JP3331617B2 (ja) | デコーダ回路及び表示装置 | |
| US6392630B1 (en) | Compensation circuit for a liquid crystal display | |
| JP3579947B2 (ja) | 液晶表示装置 | |
| JP2000148096A (ja) | デジタル画像信号入力対応周辺回路内蔵型液晶表示装置 | |
| JPH09106265A (ja) | 電圧出力回路および画像表示装置 | |
| JP3407370B2 (ja) | 表示装置及び駆動回路 | |
| JP3632678B2 (ja) | デコーダ回路、及び液晶表示装置 | |
| JP3501158B2 (ja) | 表示装置及び駆動回路 | |
| TWI415060B (zh) | 影像顯示系統 | |
| JP2002108296A (ja) | 液晶表示装置 | |
| JP3451806B2 (ja) | サンプルホールド回路及びその駆動方法及び液晶表示装置 | |
| JPH07191637A (ja) | 画像表示装置 | |
| JP2003347904A (ja) | 電気回路、ラッチ回路、電気回路装置、表示装置及び電子機器 | |
| JPH05273940A (ja) | 液晶表示駆動用集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120726 Year of fee payment: 10 |