JP3621347B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP3621347B2 JP3621347B2 JP2000399579A JP2000399579A JP3621347B2 JP 3621347 B2 JP3621347 B2 JP 3621347B2 JP 2000399579 A JP2000399579 A JP 2000399579A JP 2000399579 A JP2000399579 A JP 2000399579A JP 3621347 B2 JP3621347 B2 JP 3621347B2
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- data signal
- potential
- data
- binary data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ信号線駆動回路や走査信号線駆動回路等の駆動回路を備えた画像表示装置に関するものである。
【０００２】
【従来の技術】
本発明の対象技術である画像表示装置の例として、ここではアクティブマトリックス型液晶表示装置について述べる。ただし、本発明はこれに限定されるものでなく、他の画像表示装置についても有効である。
【０００３】
従来の画像表示装置の一つとして、アクティブマトリックス駆動方式の液晶表示装置が知られている。この画像表示装置は図４０に示すように、画素アレイと走査信号線駆動回路ＧＤとデータ信号線駆動回路ＳＤとからなっている。画素アレイには互いに交差する多数の走査信号線ＧＬと多数のデータ信号線ＳＬとを備えており、隣接する２走査信号線ＧＬと隣接する２データ信号線で包囲された部分に画素ＰＩＸがマトリクス状に設けられている。データ信号線駆動回路ＳＤは、クロック信号ＳＣＫ等のタイミング信号に同期して、入力された映像信号ＤＡＴをサンプリングし、必要に応じて増幅して、各データ信号線ＳＬに書きこむ働きをする。
【０００４】
図４０における画素ＰＩＸは、図４１に示すように、スイッチング素子である電界効果型のトランジスタからなるスイッチ素子ＳＷと、画素容量（液晶容量ＣＬ及び必要に応じて付加される補助容量ＣＳよりなる）とによって構成される。図４１において、スイッチ素子ＳＷのドレイン及びソースを介してデータ信号線ＳＬと画素容量の一方の電極とが接続され、スイッチ素子ＳＷのゲートは走査信号線ＧＬに接続され、画素容量の他方の電極は全画素共通の共通電極線に接続されている。そして、各液晶容量ＣＬに印加される電圧により、液晶の透過率または反射率が変調され、表示に共する。
【０００５】
次に、映像信号ＤＡＴをデータ信号線に書き込む方式について述べる。データ信号線の駆動方法としては、アナログ方式とデジタル方式とがある。アナログ方式は中でも点順次駆動方法と線順次駆動方法とがある。また、デジタル方式の中でも、アンプを具備するものとアンプを具備しないものとがある。
【０００６】
図４２は、点順次方式のデータ信号線駆動回路である。点順次駆動方式では、同図に示すように、映像信号線（ＤＡＴＬＩＮＥとする）に入力された映像信号ＤＡＴを、複数のフリップフロップ回路ＦＦからなるシフトレジスタの各ラッチ段の出力パルスＮ（すなわち、Ｎ１、Ｎ２…）に同期させてサンプリング回路としてのアナログスイッチＡＳＷを開閉することにより、データ信号線ＳＬ（すなわちＳＬ１、ＳＬ２、…）に書きこむ。ここで、同図の構成では、隣接する２個のフリップフロップ回路ＦＦの出力信号Ｎの重なりパルスからサンプリング信号Ｓ、ＳＢ（すなわちＳ１、Ｓ２、…、Ｓ１Ｂ、Ｓ２Ｂ、…）を生成しており、サンプリング信号の立ち下り（終端）のタイミングにおける映像信号ＤＡＴがデータ信号線ＳＬに書きこまれることになる。
【０００７】
また、図４３は、線順次方式のデータ信号線駆動回路の例である。線順次駆動方式では、同図に示すように、映像信号線（ＤＡＴＬＩＮＥとする）に入力された映像信号ＤＡＴを、複数のフリップフロップ回路ＦＦからなるシフトレジスタの各ラッチ段の出力パルスＮに同期させてサンプリングのためのアナログスイッチＡＳＷを開閉することにより取り込んだ後、１水平走査期間分の信号を同時に次段に転送し、アンプＡＭを介して、データ信号線ＳＬに書きこむ。
【０００８】
また、図４４は、アンプを具備にしないデジタル方式のデータ信号線駆動回路の例である。この方式では、デジタル映像信号線（ＤＩＧＬＩＮＥとする）に入力されたデジタル映像信号ＤＩＧを、複数のフリップフロップ回路ＦＦからなるシフトレジスタの各ラッチ段の出力パルスＮに同期させてフリップフロップ回路ＬＴに取り込んだあと、１水平走査期間分の信号を同時に次段に転送し、デジタルアナログ変換回路ＤＡによりアナログ信号に変換して、データ信号線ＳＬに書きこむ。
【０００９】
また、図４５はアンプＡＭＰを具備するデジタル方式のデータ信号線駆動回路の例である。この方式では、デジタル映像信号線ＤＩＧＬＩＮＥに入力されたデジタル映像信号ＤＩＧを複数のフリップフロップ回路ＦＦからなるシフトレジスタの各ラッチ段の出力パルスＮに同期させてフリップフロップ回路ＬＴに取り込んだあと、１水平走査期間分の信号を同時に次段に転送し、デジタルアナログ変換回路ＤＡによりアナログ信号に変換し、さらにアンプＡＭで増幅して、データ信号線ＳＬに書きこむ。
【００１０】
図４６は、走査信号線駆動回路の例である。同図に示すように、走査信号線駆動回路においては、クロック信号ＧＣＫに同期して転送されるパルス信号とパルス幅を規定する信号ＧＥＮとの積（ＡＮＤ）信号により走査信号として走査信号線ＧＬ（すなわちＧＬ１、ＧＬ２、…）に出力する。上述のようにこの走査信号により映像信号の画素への書き込み及び保持を制御するものである。
【００１１】
また、多階調画像上にテキストや図形のような２値で表示されるような画像を合成して表示する場合、多階調データを記憶している多階調データ格納部と２値の画像データを格納する２値データ格納部とさらにそれを合成した画像データを格納する合成データ格納部が必要となり、そこで合成されたデータが画像データとしてデータ信号線駆動回路ＳＤに入力される。
【００１２】
【発明が解決しようとする課題】
ところで、従来の画像表示装置においては、図４０のように、データ信号線駆動回路や走査信号線駆動回路はそれぞれ１組ずつ配置されているのが一般的である。したがって、表示する映像のフォーマットは１種類に限定されることが多い。複数のフォーマットの映像を表示可能な画像表示装置も存在するが、それは外部回路で表示装置に入力する信号（制御信号や映像信号）を変換しているに過ぎず、表示装置自体の駆動はほとんど同じである。すなわち、どのようなフォーマットの映像を表示する場合においても、同一の回路（データ信号線駆動回路および走査信号線駆動回路）が動作するので消費電力はほとんど変わらない。
【００１３】
ところで、近年、携帯機器の使用可能長時間化の要求に伴い、表示装置に対しても低消費電力化の要求が強くなっている。ここで、携帯機器においては、常に使用状態にあるとは限らず、その大部分の時間が待機状態であることが多い。また、使用時と待機時とでは、表示する映像やフォーマットが異なることが多い。例えば、待機時には、メニュー画面や時刻など表示できればよく、精細度や表示色数などは低くてもよい場合がある。むしろ、低消費電力化による使用時間の長時間化が重要である。一方、使用時には、大量の文章や図形、写真などの画像を表示することが多く、高品位の表示が求められる。このときには、携帯機器のほかの部分（例えば、通信モジュールや入力インターフェイス部、演算処理部など）で消費電力が大きくなるので、表示モジュールでの消費電力の比率が小さくなる。したがって、使用時における低消費電力化への要求は待機時ほど強くないのが一般的である。
【００１４】
また、駆動回路が１つしかない従来構成においては、画像表示装置に複数の画像データを重ねて表示させようとする場合、予め合成した画像データとして、画像表示装置に入力する必要がある。そのため、外部に複数の画像を合成する画像処理回路を設ける必要がある。
【００１５】
本発明は、上記問題点に鑑みなされたものであり、その目的は、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供することにある。また、複数の画像データを、予め合成することなく、重ねて表示することが可能な画像表示装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記の課題を解決するため、本発明の画像表示装置は、マトリクス状に配置された複数の画素と、該画素の各列に配置された複数のデータ信号線及び該画素の行に対応して配置された走査信号線とを有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のためのデータを供給される表示部と、該複数のデータ信号線に所定のタイミング信号に同期して映像信号を出力する、同一のデータ信号線に接続された複数のデータ信号線駆動回路と、該複数の走査信号線に所定のタイミング信号に同期して走査信号を出力する走査信号線駆動回路とを備え、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、所定のタイミングで動作するシフトレジスタ部と、そのシフトレジスタ出力に応じて別途入力される２値データ信号をサンプリングして保持するデータ保持部と、その保持された２値データ信号に応じて、点灯用電位と非点灯用電位との２値データ電位を切りかえるデータ切替部と、そのデータ切替部の出力とデータ信号線との間に設けられ、外部から入力される転送指示信号によって上記データ切替部の出力制御を行う出力制御部とを備えた２値データ信号線駆動回路であることを特徴としている。
【００１７】
この構成においては、上記複数のデータ信号線駆動回路の少なくとも一つは、２値のデータ信号に応じて、外部から供給される２値データ電位（点灯用電位または非点灯用電位）を決定し、所定の期間内に外部からのタイミング信号に応じて上記２値データ電位をデータ信号線に供給する２値データ信号線駆動回路を備えている。
【００１８】
上記の構成により、出力制御部によって、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路においては、２値データ信号線駆動回路（ＢＩＮＳＤ）として、２値データ電位をデータ信号線に供給するか否かが制御される。例えば、上記出力制御部は、データ保持部で保持されて出力される２値データ信号が有意な場合に、データ信号線に点灯用電位または非点灯用電位を供給するようにすることができる。また、他の少なくとも一つのデータ信号線駆動回路（例えばアナログデータ信号線駆動回路（ＳＤ））は、これとは無関係にデータ供給・表示を行う。したがって、例えば携帯電話の待機時のように２値のテキストデータのみ表示できればよい場合は、２値データ信号線駆動回路ＢＩＮＳＤのみを駆動するようにすれば、他方のデータ信号線駆動回路（例えばアナログデータ信号線駆動回路ＳＤ）の分だけ消費電力を抑えることができる。それゆえ、使用時と待機時とでそれぞれの要求に合った駆動ができ、低消費電力化が可能になる。
【００１９】
すなわち、２値データ信号線駆動回路ＢＩＮＳＤでのみデータ信号線を駆動することとし、このとき、他方のデータ信号線駆動回路（例えばアナログデータ信号線駆動回路ＳＤ）に対してスタート信号ＳＰ、クロック信号ＣＫおよび映像信号ＤＡＴを停止させることにより、使用時と待機時とでそれぞれの要求に合った駆動が可能になる。
【００２０】
また、上記他方のデータ信号線駆動回路（例えばアナログデータ信号線駆動回路ＳＤ）では多階調の画像データを表示し、そこへ、２値データ信号線駆動回路ＢＩＮＳＤにて２階調の画像データを供給して部分的に上書きすることが可能になる。それゆえ、表示複数の画像データを、予め合成することなく、重ねて表示することが可能になる。
【００２１】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路において、データ信号線への出力が複数のデータ信号線に接続されていることを特徴としている。
【００２２】
上記の構成により、複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路において、データ信号線への出力が複数のデータ信号線に接続されている。したがって、そのデータ信号線駆動回路では他方のデータ信号線駆動回路より低い周波数で駆動する。それゆえ、上記の構成による効果に加えて、さらに低消費電力化することができる。
【００２３】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路は、データ信号線への出力タイミングが互いに重ならないことを特徴としている。
【００２４】
上記の構成により、上記複数のデータ信号線駆動回路は、データ信号線への出力タイミングが互いに重ならない。したがって、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することがない。それゆえ、上記の構成による効果に加えて、いっそう良好な表示を得ることができる。
【００２５】
また、本発明の画像表示装置は、上記の構成に加えて、上記転送指示信号を水平帰線期間中にアクティブにし、一括して点灯用電位または非点灯用電位を供給することを特徴としている。
【００２６】
上記の構成により、上記転送指示信号を水平帰線期間中にアクティブにし、一括して点灯用電位または非点灯用電位を供給する。したがって、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することがない。それゆえ、上記の構成による効果に加えて、いっそう良好な表示を得ることができる。
【００２７】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路のうち、表示するデータが供給されないほうは、駆動を停止させることを特徴としている。
【００２８】
上記の構成により、上記複数のデータ信号線駆動回路のうち、表示するデータが供給されないほうは停止させる。したがって、そのデータ信号線駆動回路では他方のデータ信号線駆動回路と異なり電力を消費しない。それゆえ、上記の構成による効果に加えて、さらに低消費電力化することができる。
【００２９】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、上記シフトレジスタ部のタイミング信号の入力部と前記データ保持部の２値データ信号入力部とにレベルシフタを設け、上記データ保持部が、そのレベルシフタで昇圧されたタイミング信号によるシフトレジスタ出力に応じて前記２値データ信号をサンプリング後、保持することを特徴としている。
【００３０】
上記の構成により、上記シフトレジスタ部のタイミング信号の入力部と前記データ保持部の２値データ信号入力部にレベルシフタを設ける。したがって、上記所定のタイミング信号と２値データ信号が電源電圧より低い電位を持つなどの原因により、データ信号線駆動回路を構成するシフトレジスタの駆動電圧より低い入力信号が印加されるような場合でも、問題なく画素を駆動することができるので、低電圧の入力信号に対応できる。それゆえ、上記の構成による効果に加えて、より低い消費電力で良好に画像表示することができる。
【００３１】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、上記シフトレジスタの出力信号がアクティブの間のみ動作することを特徴としている。
【００３２】
上記の構成により、上記レベルシフタが、上記シフトレジスタの出力信号がアクティブの間のみ動作する。したがって、レベルシフタが必要以外は停止する。それゆえ、上記の構成による効果に加えて、いっそう消費電力を削減することができる。
【００３３】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが電流駆動型であることを特徴としている。
【００３４】
上記の構成により、レベルシフタが電流駆動型である。したがって、レベルシフタを構成するトランジスタの特性が低い場合でも、レベルシフタは動作が可能である。それゆえ、上記の構成による効果に加えて、いっそう消費電力を削減することができる。
【００３５】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、動作のオンオフを切り替えるための入力スイッチング素子を有しており、上記入力スイッチング素子が、その入力スイッチング素子が遮断するレベルの信号を入力されることによって、上記レベルシフタが動作を停止することを特徴としている。
【００３６】
上記の構成により、レベルシフタの入力スイッチング素子が、遮断するレベルの信号を入力されることによって、レベルシフタが動作を停止する。したがって、レベルシフタが動作を停止する際、入力スイッチング素子に電流が流れないようにすることができる。それゆえ、上記の構成による効果に加えて、レベルシフタを停止できるとともに、停止中、入力スイッチング素子に流れる電流分だけ、消費電力をいっそう低減することができる。
【００３７】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、それへの電力供給を停止されることで動作を停止することを特徴としている。
【００３８】
上記の構成により、上記各レベルシフタヘの電力供給が停止されて、当該レベルシフタが停止する。したがって、レベルシフタが動作を停止する際、レベルシフタヘの電力供給が停止する。それゆえ、上記の構成による効果に加えて、レベルシフタを停止できるとともに、動作中にレベルシフタで消費する電力の分だけ、消費電力をいっそう低減することができる。
【００３９】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、上記２値データ信号が入力されるトランジスタと、このトランジスタのゲート容量を上記２値データ信号の伝送線から切り離す入力制御部とを有していることを特徴としている。
【００４０】
上記の構成により、上記レベルシフタに入力される２値データ信号が入力されるトランジスタのゲート容量が、レベルシフタの停止時には２値データ信号の伝送線から切り離される。したがって、当該伝送線の負荷容量となるゲート容量は、動作中のレベルシフタのもののみに限定され、レベルシフタの停止時にはこのゲート容量をなくすことができる。それゆえ、上記の構成による効果に加えて、２値データ信号の伝送線の容量を低減し、消費電力をいっそう削減することができる。
【００４１】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成するスイッチ素子は多結晶シリコン薄膜トランジスタからなることを特徴としている。
【００４２】
上記の構成により、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成するスイッチ素子は多結晶シリコン薄膜トランジスタからなる。したがって、画素や、データ信号線駆動回路、あるいは走査信号線駆動回路のように、広い表示面積を確保するために多結晶シリコン薄膜トランジスタが使用される回路であっても、上記のようにレベルシフタを設けることで、駆動電圧を十分低減することができる。それゆえ、上記の構成による効果に加えて、広い表示面積と駆動電圧の低減とを良好に両立させることができる。
【００４３】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成する各スイッチ素子が６００度以下のプロセス温度で製造されることを特徴としている。
【００４４】
上記の構成により、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成する各スイッチ素子が、６００度（℃）以下のプロセス温度で製造される。したがって、基板として安価なガラス基板を使用することができる。それゆえ、上記の構成による効果に加えて、より表示面積の広い画像表示装置を安価に提供できる。
【００４５】
また、本発明の画像表示装置は、上記の構成に加えて、上記転送指示信号が上記２値データ信号線駆動回路に入力される際に上記２値データ電位の電位の変動を抑制する２値データ電位安定部を有することを特徴としている。
【００４６】
上記の構成により、上記転送指示信号が上記２値データ信号線駆動回路に入力される際に、２値データ電位安定部によって上記２値データ電位の電位の変動が抑制される。したがって、２値データ信号線駆動回路の２値データ電位を安定化することができる。それゆえ、上記の構成による効果に加えて、所望の電位をデータ信号線に良好に充電することができ、画像表示装置の画質劣化を抑えることができる。
【００４７】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ電位安定部が、上記２値データ信号線駆動回路に上記２値データ電位を供給する２値データ電位供給線から電荷を受け取って保持する電荷保持部と、上記電荷保持部で保持される電荷量を抵抗値にて決定する電流制御部とを備えたことを特徴としている。
【００４８】
上記の構成により、上記２値データ電位安定部が、電流制御部と電荷保持部とを備える。したがって、データ信号線駆動回路へ供給する電位（電荷）を電荷保持部に保持することにより、転送指示信号が作用している間は、電荷保持部から電荷を供給すればよい。２値データ信号線駆動回路へ供給される２値データ電位は、転送指示信号が非作用時に電荷保持部に供給すればよい。その結果、転送指示信号が２値データ信号線駆動回路に入力される際に２値データ信号線駆動回路に入力される２値データ電位の電位の変動（減少）が抑制される。また、電流制御部を用いることにより、必要以上に電流を流すことなく電荷保持部に供給できるので、その分、消費電力の増加を抑えることができる。それゆえ、上記の構成による効果に加えて、安価で簡素な構成で２値データ信号線駆動回路の２値データ電位を安定化することができる。また、電流増幅回路を必要としないため、いっそう消費電力の増加を抑制することができる。
【００４９】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ電位安定部が、上記２値データ信号線駆動回路に上記２値データ電位を供給する２値データ電位供給線から電荷を受け取って保持する電荷保持部と、１水平走査期間ごとに極性反転しながら上記電荷保持部に入力されて保持される電荷量を、画面表示の１水平走査期間の周波数より大きい遮断周波数を持つことで決定する周波数制御部とを備えたことを特徴としている。
【００５０】
上記の構成により、上記２値データ電位安定部が、周波数御部と電荷保持部とを備える。したがって、データ信号線駆動回路へ供給する電位（電荷）を電荷保持部に保持することにより、転送指示信号が作用している間は、電荷保持部から電荷を供給すればよい。２値データ信号線駆動回路へ供給される２値データ電位は、転送指示信号が非作用時に電荷保持部に供給すればよい。その結果、転送指示信号が２値データ信号線駆動回路に入力される際に２値データ信号線駆動回路に入力される２値データ電位の電位の変動（減少）が抑制される。また、周波数制御部を用いることにより、必要以上に電流を流すことなく電荷保持部に供給できるので、その分、消費電力の増加を抑えることができる。それゆえ、上記の構成による効果に加えて、安価で簡素な構成で２値データ信号線駆動回路の２値データ電位を安定化することができる。また、電流増幅回路を必要としないため、いっそう消費電力の増加を抑制することができる。
【００５１】
また、本発明の画像表示装置は、上記の構成に加えて、上記電荷保持部が保持する電荷の容量が、少なくとも上記複数のデータ信号線の総容量よりも大きいことを特徴としている。
【００５２】
上記の構成により、上記電荷保持部が保持する電荷の容量が、少なくとも上記複数のデータ信号線の総容量よりも大きい。したがって、転送指示信号が作用している間、電荷保持部に蓄えられた電荷を供給するだけでよく、外部から新たに電荷を供給する必要がない。それゆえ、上記の構成による効果に加えて、いっそう消費電力の増加を抑制することができる。
【００５３】
また、本発明の画像表示装置は、上記の構成に加えて、上記電流制御部と上記電荷保持部との時定数は、２値データ信号線駆動回路以外のデータ信号線駆動回路から供給される映像信号の上記表示部での表示期間内に上記２値データ電位を十分な電位に安定させる程度の値をとることを特徴としている。
【００５４】
上記の構成により、２値データ電位安定部を構成する、電流制御部と電荷保持部の時定数は、映像信号の表示期間内に上記２値データ電位を十分な電位に安定させる程度の値をとる。したがって、映像信号の表示期間内に十分に電位を保持することが可能となる。つまり、転送指示信号が作用するまでに、電荷保持部に十分に電荷を蓄えることが可能となるので、外部から新たに電荷を供給する必要がない。それゆえ、上記の構成による効果に加えて、いっそう消費電力の増加を抑制することができる。
【００５５】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ信号線駆動回路が、水平帰線期間中であって転送指示信号がオフのときに、データ信号線の電位を、上記２値データ信号線駆動回路以外のデータ信号線駆動回路における、今回の水平有効期間（水平表示期間、１Ｈ）のデータに対するデータ信号線の電位と次の水平有効期間のデータに対するデータ信号線の電位との中間の電位であるプリチャージ電位にすることを特徴としている。
【００５６】
上記の構成により、水平帰線期間中に、上記２値データ信号線駆動回路によって、データ信号線の電位が、今回の水平有効期間のデータに対するデータ信号線の電位と次の水平有効期間のデータに対するデータ信号線の電位との中間の電位であるプリチャージ電位になる。したがって、２値データ信号線駆動回路以外のデータ信号線駆動回路の電圧印加の能力が十分でない場合でも、今回の映像信号表示時後、データ信号線の電位が一旦プリチャージ電位にまで変化させられるので、次回の映像信号表示時までには、必要な電位にまでこの駆動回路によって十分電位を変化させることができる。その結果、データ信号線充電速度の補助とを行うことができ、表示品位を向上させることができる。また、上記２値データ信号線駆動回路以外のデータ信号線駆動回路とともに用いられて複数種類のデータ供給を行うために設けられている２値データ信号線駆動回路を、このようなプリチャージ機能のための回路として兼用することができ、構成の複雑化を防ぐことができる。それゆえ、上記の構成による効果に加えて、簡素な構成で複数種類のデータの供給と表示品位の向上とを行うことができる。
【００５７】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ信号線駆動回路が、上記２値データ電位と所定の基準電位との差を画像データとして上記データ信号線に供給し、この基準電位を、上記プリチャージ電位として用いることを特徴としている。
【００５８】
上記の構成により、データ信号線に供給するために用いられる基準電位（ＶＣＯＭ）を、上記プリチャージ電位として用いる。したがって、外部から、新たに上記プリチャージ電位を供給する必要がない。それゆえ、上記の構成による効果に加えて、より簡素な構成でプリチャージによる表示品位の向上を行うことができる。
また、本発明の画像表示装置は、マトリクス状に配置された複数の画素と、複数のデータ信号線及び複数の走査信号線とを有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のためのデータを供給される表示部と、該複数のデータ信号線に所定のタイミング信号に同期して映像信号を出力する、同一のデータ信号線に接続された複数のデータ信号線駆動回路と、該複数の走査信号線に所定のタイミング信号に同期して走査信号を出力する走査信号線駆動回路とを備え、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、所定のタイミングで動作するシフトレジスタ部と、そのシフトレジスタ出力に応じて別途入力される２値データ信号をサンプリングして保持するデータ保持部と、水平帰線期間になると、その保持された２値データ信号が有意の場合に、ある特定の電位を上記データ信号線に供給するデータ制御部とを備えた２値データ信号線駆動回路であることを特徴としている。
また、本発明の画像表示装置は、上記の構成に加えて、上記データ制御部は、上記２値データ信号が有意でない場合に、上記有意の場合とは異なる特定の電位を上記供給電位として上記データ信号線に供給することを特徴としている。
また、本発明の画像表示装置は、上記の構成に加えて、上記データ制御部は、転送指示信号によって、上記ある特定の電位または上記有意の場合とは異なる特定の電位を上記データ信号線に供給するタイミングを決定することを特徴としている。
また、本発明の画像表示装置は、上記の構成に加えて、上記データ制御部は、スタートパルスのタイミングによって、上記ある特定の電位または上記有意の場合とは異なる特定の電位を上記データ信号線に供給するタイミングを決定することを特徴としている。
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ信号線駆動回路が、水平帰線期間中であって上記供給電位が上記データ信号線に書き込まれるタイミングでないときに、データ信号線の電位を、上記２値データ信号線駆動回路以外のデータ信号線駆動回路における、今回の水平有効期間のデータに対するデータ信号線の電位と次の水平有効期間のデータに対するデータ信号線の電位との中間の電位であるプリチャージ電位にすることを特徴としている。
【００５９】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図４に基づいて説明すれば、以下の通りである。
【００６０】
図１は本実施の形態に係る画像表示装置の構成例を示すブロック図である。本画像表示装置は、多階調のアナログデータ信号線駆動回路ＳＤ、走査信号線駆動回路ＧＤ、２値データ信号線駆動回路ＢＩＮＳＤ、データ信号線ＳＬｎ（１≦ｎ≦ｉ）、走査信号線ＧＬｎ（１≦ｎ≦ｊ）、画素ＰＩＸ、制御信号回路ＣＴＬ、２値データ格納部ＢＩＮＭＥＭ、多階調データ格納部ＤＡＴＭＥＭで構成されている。
【００６１】
上記アナログデータ信号線駆動回路ＳＤは、クロック信号ＣＫに同期して動作するシフトレジスタＳＲ１と、サンプリング部ＳＡＭＰとを備えている。なお、上記多階調のアナログデータ信号線駆動回路ＳＤの代わりに、２値のアナログデータに対する駆動回路や、デジタルデータに対する駆動回路や、２値のデジタルデータに対する駆動回路とすることもできる。
【００６２】
上記２値データ信号線駆動回路ＢＩＮＳＤは、（１）クロック信号ＣＫに同期して動作するシフトレジスタＳＲ２と、（２）入力されるデジタルデータである２値データ信号ＤＩＧＤＡＴをサンプリングして保持するデータ保持部Ｌａｔｃｈと、（３）その保持されたデータに応じて点灯用電位と非点灯用電位との２値データ電位を切りかえるデータ切替部ＳＥＬと、（４）そのデータ切替部ＳＥＬの出力とデータ信号線との間に設けられ、外部から入力される転送指示信号ＴＲＦによって出力制御を行う出力制御部ＣＮＴＴＲＦとを備えている。
【００６３】
ここで、画素ＰＩＸは、従来同様、図４１に示すように、スイッチ素子ＳＷと液晶容量ＣＬ及び補助容量ＣＳから構成されている。画素ＰＩＸを構成する容量の一端はスイッチ素子ＳＷを介してデータ信号線ＳＬに接続されており、他端は対向電極ＣＯＭ（図示せず）と呼ばれる共通電極に接続され、対向電位ＶＣＯＭが印加されている。つまり、データ信号線ＳＬを通じてスイッチ素子ＳＷを介して画素ＰＩＸに書き込まれた信号電位と、対向電位ＶＣＯＭとの電位差が液晶に印加され、印加された電位の実効電圧値に応じて液晶を通過又は反射する光を変調することにより様々な表示状態を実現している。
【００６４】
また、アナログデータ信号線駆動回路ＳＤ、走査信号線駆動回路ＧＤ、２値データ信号線駆動回路ＢＩＮＳＤ、及び各画素ＰＩＸを構成する各スイッチ素子は同一基板上に、６００度以下のプロセス温度の多結晶シリコン薄膜トランジスタで形成されている。
【００６５】
次に、図２に本実施の形態のタイミングチャートを示す。同図には、アナログデータ信号線駆動回路ＳＤ及び２値データ信号線駆動回路ＢＩＮＳＤに入力されるクロック信号ＣＫとスタート信号ＳＰと、それに同期してアナログデータ信号線駆動回路ＳＤ及び２値データ信号線駆動回路ＢＩＮＳＤを構成しているシフトレジスタＳＲ１、ＳＲ２から出力されるサンプリング信号ＳＭＰｎ（１≦ｎ≦ｉ）と、２値データ信号線駆動回路に入力される２値データ信号ＤＩＧＤＡＴと、データ信号線駆動回路に入力されるアナログ映像信号である映像信号ＤＡＴと、転送指示信号ＴＲＦと、２値データ信号線駆動回路ＢＩＮＳＤを構成するデータ切替部ＳＥＬに転送指示信号ＴＲＦのタイミングで入力される、液晶駆動白電位である点灯用電位ＶＷ（ノーマリーブラックの場合）と、データ信号線ＳＬｎの電位状態を示している。
【００６６】
２値データ信号線駆動回路ＢＩＮＳＤのブロック図を図３に示す。２１はデータ保持部である。また、データ切替部ＳＥＬと出力制御部ＣＮＴＴＲＦとでデータ制御部２２が構成されている。また、データ保持部Ｌａｔｃｈの構成例を図４に示す。
【００６７】
次に、このときの動作を、図２に示すタイミングチャートを用いて説明する。まず、図２のスタート信号ＳＰとクロック信号ＣＫとがアナログデータ信号線駆動回路ＳＤと２値データ信号線駆動回路ＢＩＮＳＤとに入力されると、それぞれのシフトレジスタＳＲ１、ＳＲ２はそれぞれクロック信号ＣＫに同期してＳＭＰ１、ＳＭＰ２、ＳＭＰ３、…、ＳＭＰｎと順次サンプリング信号を出力する。
【００６８】
次に、アナログデータ信号線駆動回路ＳＤに着目すると、アナログスイッチからなるサンプリング部ＳＡＭＰには、映像信号ＤＡＴと、シフトレジスタＳＲ１が出力したサンプリング信号が入力されており、サンプリング信号に同期してデータ信号線ＳＬに映像信号ＤＡＴをサンプリングしていく。
【００６９】
ここで、２値データ信号線駆動回路ＢＩＮＳＤでは、シフトレジスタＳＲ２から出力されるサンプリング信号に応じて、データラッチ部Ｌａｔｃｈに別途入力されている２値データ信号ＤＩＧＤＡＴをサンプリングしてラッチ（保持）していく。また、図中のＤＩＧＤＡＴに記されている“Ｔ”、“Ｆ”は、それぞれデータが有意なときを“Ｔ”、有意でないときを“Ｆ”としている。つまり、サンプリング信号ＳＭＰでサンプリングされた２値データ信号ＤＩＧＤＡＴが“Ｔ”のときに点灯用電位ＶＷを選択する（ノーマリーブラックの場合）こととなる。よって、本実施の形態では、保持されたデータが有意な場合にのみ、点灯用電位ＶＷを選択し、それ以外は、転送指示信号ＴＲＦが入力されても出力制御部ＣＮＴＴＲＦは動作せず、元の画像が残るような構成となっている。
【００７０】
あるいは、これとは逆に、保持されたデータが有意のときに液晶駆動黒電位である非点灯用電位ＶＢを選択する構成（ノーマリーホワイトの場合）にしてもよい。なお、データが有意であるとは、データが存在するということであり、例えば、２値表示において、ノーマリーブラック（黒地）の場合は、データが有意である箇所は、液晶駆動白電位である点灯用電位ＶＷを選択し、白画像となる。ノーマリーホワイト（白地）の場合は、データが有意である箇所は、液晶駆動黒電位である非点灯用電位ＶＢを選択し、黒画像となる。
【００７１】
次に、アナログデータ信号線駆動回路ＳＤおよび２値データ信号線駆動回路ＢＩＮＳＤがそれぞれ映像信号ＤＡＴ、２値データ信号ＤＩＧＤＡＴのサンプリングを終える。このとき各データ信号線ＳＬには、アナログデータ信号線駆動回路ＳＤによって、映像信号ＤＡＴが供給されている。次に、水平帰線期間になると、２値データ信号線駆動回路ＢＩＮＳＤを構成する出力制御部ＣＮＴＴＲＦに、データラッチ部の出力結果と転送指示信号ＴＲＦとによって、データ信号切替部ＳＥＬによって選択された点灯用電位ＶＷが複数のデータ信号線に一括して書き込まれる。結果として、データ信号線には、２値データ信号が有意の場合のみ、データ信号線に点灯用電位ＶＷが上書きされ、２値データ信号が有意でない場合は、アナログデータ信号線駆動回路ＳＤによって書き込まれた映像信号ＤＡＴが書き込まれている。次に、走査線駆動回路ＧＤによって走査信号線ＧＬｎが駆動されデータ信号線ＳＬに書き込まれたデータが画素ＰＩＸに書き込まれ、表示部に表示される。
【００７２】
このように、複数の画像データを、予め合成することなく、重ねて表示することが可能になり、低消費電力化が可能な画像表示装置を実現できる。
【００７３】
〔実施の形態２〕
本発明の他の実施の形態について図５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【００７４】
本実施の形態では、２値データ信号線駆動回路ＢＩＮＳＤを構成している出力制御部ＣＮＴＴＲＦに別途、表示状態切替信号ＰＩＣＳＴを入力している。このときの２値データ信号線駆動回路ＢＩＮＳＤのブロック図を図５に示す。実施の形態１では、２値データ信号ＤＩＧＤＡＴが有意の場合のみ、点灯用電位ＶＷまたは非点灯用電位ＶＢがデータ信号線に供給された。一方、本実施の形態では、出力制御部ＣＮＴＴＲＦは、以下のように動作する。すなわち、表示状態切替信号ＰＩＣＳＴがアクティブの場合は実施の形態１と同様の表示が得られる。
【００７５】
また、表示状態切替信号ＰＩＣＳＴが非アクティブの場合は、２値データが有意である場合は点灯用電位ＶＷがデータ信号線に供給され、２値データが有意でない場合は非点灯用電位ＶＢがデータ信号線に供給される。結果として、表示状態切替信号ＰＩＣＳＴが非アクティブの場合は、２値データが有意なデータ信号線に接続された画素ＰＩＸは点灯し、２値データが有意でないデータ信号線に接続された画素ＰＩＸは点灯しない。よって、２値データ信号線駆動回路ＢＩＮＳＤでのみ、データ信号線ＳＬが駆動されたことになる。このとき、アナログデータ信号線駆動回路ＳＤに対して、スタート信号ＳＰ、クロック信号ＣＫおよび映像信号ＤＡＴを停止させることにより、使用時と待機時とでそれぞれの要求に合った駆動が可能なり、低消費電力化が可能な画像表示装置を実現できる。
【００７６】
表示状態切替信号ＰＩＣＳＴの切り替えは、画像表示装置の使用者が任意に行える。また、携帯電話等において、待機時のフルカラー表示からメール着信通知時の文字表示へと変わるのにつれて自動的に表示状態切替信号ＰＩＣＳＴがアクティブから非アクティブへと切り替わるようにすることもできる。
【００７７】
〔実施の形態３〕
本発明のさらに他の実施の形態について図６に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【００７８】
本実施の形態では、２値データ信号線駆動回路ＢＩＮＳＤの出力を２本のデータ信号線駆動回路に接続した場合について述べる。図６にブロック図を示す。このようにすることにより、データ信号線駆動回路が１個の場合と比べ、画面上の任意の箇所で容易に解像度を変更（減少）させることができる。このとき、２値データ信号線駆動回路ＢＩＮＳＤを構成するシフトレジスタＳＲ２には、アナログデータ信号線駆動回路ＳＤのシフトレジスタＳＲ１に入力するクロックＣＫの半分の周波数のクロック信号でよい。一般に消費電力Ｐは周波数ｆに比例して増大するため、このような構成をとることによってさらに消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供することができる。また、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低消費電力化が可能な画像表示装置を実現できる。
【００７９】
〔実施の形態４〕
本発明のさらに他の実施の形態について図７および図８に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【００８０】
本実施の形態では、アナログデータ信号線駆動回路ＳＤへのスタート信号ＳＰ１と２値データ信号線駆動回路ＢＩＮＳＤへのスタート信号ＳＰ２とを別に設けている。図７にタイミングチャートを、図８に２値データ信号線駆動回路ＢＩＮＳＤのブロック図を示す。図７のタイミングチャートには、アナログデータ信号線駆動回路ＳＤ用のスタート信号ＳＰ１と、２値データ信号線駆動回路ＢＩＮＳＤ用のスタート信号ＳＰ２と、クロック信号ＣＫと、映像信号ＤＡＴと、２値データ信号ＤＩＧＤＡＴと、アナログデータ信号線駆動回路ＳＤのシフトレジスタＳＲ１のサンプリング信号としての出力信号ＳＭＰ１＿１、ＳＭＰ１＿２、ＳＭＰ１＿ｎと２値データ信号線駆動回路ＢＩＮＳＤのシフトレジスタＳＲ２のサンプリング信号としての出力信号ＳＭＰ２＿１、ＳＭＰ２＿２、ＳＭＰ２＿ｎとが示されている。このとき、２値データ信号線駆動回路ＢＩＮＳＤは、シフトレジスタＳＲ２の出力と同時にデータ信号線へ点灯用電位ＶＷまたは非点灯用電位ＶＢを供給する構成になっている。
【００８１】
ここで、図７のタイミングチャートによると、スタート信号ＳＰ１のほうがＳＰ２より時間的に早く入力されている。したがって、シフトレジスタＳＲ１のほうがシフトレジスタＳＲ２よりも先行してデータ信号線に映像信号ＤＡＴを供給している。ＳＭＰ１＿１とＳＭＰ２＿１とはいずれもデータ信号線ＳＬ１に作用する構成になっている。まず、ＳＭＰ１＿１によって映像信号ＤＡＴを供給した後、ＳＭＰ２＿１によって、２値データ信号ＤＩＧＤＡＴに応じて、２値データ信号ＤＩＧＤＡＴが有意な場合、点灯用電位ＶＷまたは非点灯用電位ＶＢを供給することが可能となり、実施の形態１と同様の効果が得られる。
【００８２】
〔実施の形態５〕
本発明のさらに他の実施の形態について図９ないし図１８に基づいて説明すれば以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【００８３】
上記の各実施の形態では、複数のデータ信号線駆動回路に入力される各信号が前記データ信号線駆動回路の電源電圧と同電位で入力した場合について述べてきたが、近年では画像表示装置が携帯端末などで多く利用されており、低消費電力が切望されている。一般に電子回路の消費電力は周波数と負荷容量と、電圧の２乗とに比例して大きくなる。したがって、例えば、画像表示装置への映像信号を生成する回路など画像表示装置に接続される回路、あるいは画像表示装置では、消費電力を低減するために、駆動電圧がますます低くされる傾向にある。
【００８４】
上記映像信号の生成回路のように、単結晶シリコントランジスタを用いた回路では、駆動電圧は、例えば、５Ｖや３．３Ｖ、あるいはそれ以下の値に設定されていることが多い。しかしながら、画素や、データ信号線駆動回路、あるいは走査信号線駆動回路のように、広い表示面積を確保するために多結晶シリコン薄膜トランジスタが使用される回路では、基板間のしきい値電圧の相違が、例えば数Ｖ程度に達することもあるため、駆動電圧の低減が十分進んでいるとは言い難い。
【００８５】
そのため、データ信号線駆動回路を構成するシフトレジスタの駆動電圧よりも低い入力信号が印加される場合、シフトレジスタには、入力信号を昇圧するレベルシフタを設けることが考えられる。また、デジタルデータである２値データ信号も例外ではなく、データをサンプリングして格納するデータ保持部にも同様のレベルシフタを設けることが考えられる。
【００８６】
ここで、レベルシフタは、図９に示す電圧駆動型と図１０に示す電流駆動型とに大別される。ここで、それぞれの動作について説明する。なお、以下、電源ＶＣＣから供給される駆動電圧もＶＣＣと称することとする。
【００８７】
電圧駆動型というのは、図９に示すように、レベルシフタはＮチャネルトランジスタｎｖＴｒ１とｎｖＴｒ２とＰチャネルトランジスタｐｖＴｒ１とｐｖＴｒ２とで構成されている。このときｎｖＴｒ１のゲート電極とｎｖＴｒ２のゲート電極に入力される信号とは逆相の関係にあり、今、ｎｖＴｒ１、ｎｖＴｒ２に、図１１に示すタイミングチャートの通り、ｎｖＴｒ１のゲート電極に入力信号ＩＮ、ｎｖＴｒ２のゲート電極に入力信号ＩＮＢが入力されると、ｎｖＴｒ１が導通状態になり、図中のノードＡがＬｏｗ（ＧＮＤ）レベルになる。このとき、ＰチャネルトランジスタｐｖＴｒ２のゲート電極にはノードＡが接続されているので、ｐｖＴｒ２も導通し、ノードＢがＨｉｇｈ（ＶＣＣ）レベルになる。さらに、ノードＢに接続されているゲート電極を持つｐｖＴｒ１は非導通状態であり、また入力信号ＩＮＢが入力されたｎｖＴｒ２も非道通状態にある。このとき、ノードＢを出力ＯＵＴとして用いれば、入力信号ＩＮを駆動電圧ＶＣＣまで昇圧させることができる。
【００８８】
しかしながら、上記のｎｖＴｒ１とｎｖＴｒ２とに入力される信号電位は、先にも述べたとおり、映像信号の生成回路のように単結晶シリコントランジスタを用いた回路では、その駆動電圧が、例えば５Ｖや３．３Ｖ、あるいはそれ以下の値に設定されていることが多い。そのため、多結晶シリコントランジスタを用いて上記の電圧駆動型レベルシフタを構成した場合、ｎチャネルトランジスタのしきい値電圧が数Ｖ程度に達してしまうと、ｎｖＴｒ１、ｎｖＴｒ２を導通させるには不充分な信号レベルになってしまうことがある。ゆえに、現在の技術では、多結晶シリコントランジスタ（ｐ−Ｓｉ）に電圧駆動型レベルシフタは利用できない。よって電流駆動型が用いられることになる。
【００８９】
また、図１０に示す電流駆動型レベルシフタは、（１）入力段の差動入力対として、ソースが互いに接続されたＰチャネルトランジスタｐｉＴｒ１とｐｉＴｒ２と、（２）両トランジスタｐｉＴｒ１・ｐｉＴｒ２のソースへ電流を供給する電源ＶＣＣと、（３）カレントミラー回路を構成し、両トランジスタｐｉＴｒ１とｐｉＴｒ２の能動負荷となるＮチャネルトランジスタｎｉＴｒ１とｎｉＴｒ２と、（４）差動入力対の出力を増幅するＣＭＯＳ構造のトランジスタｎｉＴｒ３とｐｉＴｒ３とを備えている。
【００９０】
図１１に示すように、上記トランジスタｐｉＴｒ２には入力信号ＩＮが、ｐｉＴｒ１には入力信号ＩＮの反転信号となる入力信号ＩＮＢが入力される。また、ｎｉＴｒ１とｎｉＴｒ２のゲートは互いに接続され、さらに上記ＰｉＴｒ１とｎｉＴｒ１のドレインに接続されている。一方、互いに接続されたｐｉＴｒ２とｎｉＴｒ２のドレインは、ｐｉＴｒ３とｎｉＴｒ３のゲートに接続されている。なお、ｎｉＴｒ１とｎｉＴｒ２のソースは互いに接続され接地されている。
【００９１】
次に、電流駆動型レベルシフタの動作について説明する。上記電流駆動型レベルシフタでは、両トランジスタｐｉＴｒ１とｐｉＴｒ２のゲートには、入力信号ＩＮあるいはＩＮＢが印加される。この結果、両トランジスタｐｉＴｒ１とｐｉＴｒ２には、それぞれゲート−ソース間電圧の比率に応じた量の電流が流れる。一方、ｎｉＴｒ１とｎｉＴｒ２は能動素子として働くので、トランジスタｐｉＴｒ２とｎｉＴｒ２の接続点の電圧は、両入力信号ＩＮ、ＩＮＢの電圧レベル差に応じた電圧となる。当該電圧は、ＣＭＯＳ型のＰチャネルトランジスタｐｉＴｒ３とｎｉＴｒ３のゲート電圧となり、両トランジスタｐｉＴｒ３とｎｉＴｒ３で電力増幅されたあと、出力電圧ＯＵＴとして出力される。
【００９２】
上記電流駆動型レベルシフタは、入力信号ＩＮによって、入力段のトランジスタｐｖＴｒ１とｐｖＴｒ２の導通／遮断を切りかえる構成、すなわち、図９に示した電圧駆動型レベルシフタとは異なり、動作中、入力段のｐｉＴｒ１とｐｉＴｒ２が常時通電するタイプであり、両トランジスタｐｉＴｒ１とｐｉＴｒ２のゲート−ソース間電圧の比率に応じて、入力信号ＩＮをレベルシフトする。これにより、入力信号ＩＮの振幅が入力段のトランジスタｐｉＴｒ１とｐｉＴｒ２のしきい値より低い場合であっても、何ら支障なく入力信号ＩＮをレベルシフトできる。
【００９３】
本実施の形態は、
マトリクス状に配置された複数の画素ＰＩＸと該画素ＰＩＸの各列に配置された複数のデータ信号線ＳＬｎ（１≦ｎ≦ｉ）及び該画素の列に対応して配置された走査信号線ＧＬｎ（１≦ｎ≦ｊ）を有し、各走査信号線ＧＬから供給される走査信号に同期して各データ信号線ＳＬから各画素ＰＩＸに画像表示のためのデータを供給される表示部と、
該複数のデータ信号線に所定のタイミング信号に同期して、映像信号を出力するアナログデータ信号線駆動回路ＳＤと、
該複数の走査信号線ＧＬに所定のタイミング信号に同期して、走査信号を出力する走査信号線駆動回路ＧＤとを備えている。
【００９４】
また、前記実施の形態と同様の２値データ信号線駆動回路ＢＩＮＳＤを備えている。この２値データ信号線駆動回路ＢＩＮＳＤは、スタート信号ＳＰとクロック信号ＣＫ及び２値データ信号ＤＩＧＤＡＴが電源電圧より低くなっている。
【００９５】
そして、２値データ信号線駆動回路ＢＩＮＳＤのシフトレジスタＳＲ２のクロック信号ＣＫと２値データ信号ＤＩＧＤＡＴとの入力部にそれぞれレベルシフタを設けている。なお、それぞれＣＫＬＳ、ＤＡＴＬＳと称する。これにより、そのクロック信号用レベルシフタＣＫＬＳで昇圧されたクロック信号ＣＫに同期してシフトレジスタ出力ＳＭＰを出力し、そのＳＭＰに応じて、２値データ信号用レベルシフタＤＡＴＬＳを動作させると同時に２値データを昇圧することによって、データ保持部Ｌａｔｃｈにて、電源電圧と同じ電位に昇圧されたデータを保持する構成となっている。
【００９６】
本実施の形態では、実施の形態１同様に、点灯用電位と非点灯用電位との２値データ電位を切りかえるデータ切替部と、そのデータ切替部の出力とデータ信号線との間に設けられ、外部から入力される転送指示信号によって出力制御を行う出力制御部を備えている。駆動方法は実施の形態１と同様である。
【００９７】
ここで、本実施の形態に用いたシフトレジスタＳＲ２とデータ保持部Ｌａｔｃｈについて説明する。図１２に、２値データ信号線駆動回路ＢＩＮＳＤのシフトレジスタＳＲ２の構成例を示している。また、図１３は、動作の具体的な動作を示すタイミングチャートである。
【００９８】
図１２において、シフトレジスタＳＲ２は、スタート信号ＳＰ用レベルシフタＬＳと、複数のセット・リセット型フリップフロップ回路Ｆ（以下、ＳＲフリップフロップと称す）（すなわち、Ｆ１、Ｆ２、Ｆ３、…、Ｆｎ、Ｆｘ）と、そのＳＲフリップフロップＦと同数のクロック信号用レベルシフタＣＫＬＳとで構成されている。
【００９９】
ここで、以下に「ＳＲフリップフロップ」について説明する。一般に、フリップフロップとは、あるタイミングで信号が加えられるたびに、二つの安定状態の間を転移し、前記信号が入力されないときはその状態を保持する回路である。ＳＲフリップフロップ（セット・リセット型フリップフロップ）では、例えば、入力されるセット信号によって、出力をＨｉｇｈ状態にし、セット信号が非アクティブになっても、その出力状態を保持し続ける。その後、セット信号が非アクティブで、リセット信号がアクティブになると、出力をＬｏｗの状態にし、リセット信号が非アクティブになっても、セット信号がアクティブになるまでその状態を保持し続けるフリップフロップである。
【０１００】
本実施の形態では、各クロック用レベルシフタＣＫＬＳは、各ＳＲフリップフロップＦと１対１に対応するように設けられており、後述するように、クロック信号ＣＫの振幅が上記駆動電圧ＶＣＣよりも小さい場合でも、何ら支障なく昇圧できるように、電流駆動型のレベルシフタとして構成されている。各レベルシフタＣＫＬＳは、制御信号ＥＮＡが動作を指示している間、クロック信号ＣＫに基づいて、対応するＳＲフリップフロップＦへ昇圧後のクロック信号を印加できる。さらに、制御信号ＥＮＡが動作停止を指示している間、動作を停止して対応するＳＲフリップフロップＦへのクロック信号ＣＫの印加を阻止できるとともに、動作停止中、後述する入力スイッチング素子を遮断して、貫通電流に起因するレベルシフタＣＫＬＳの電力消費を削減できる。
【０１０１】
一方、上記シフトレジスタＳＲ２は、１クロック周期幅のスタート信号ＳＰをクロック信号ＣＫの立ち上が上がりごとに、次段へ伝送できるように構成されている。具体的には、前段の出力（初段はＳＰ）はシフトレジスタ出力ＳＭＰとして出力されるとともにレベルシフタＣＫＬＳが動作しＣＫがＩＮＶＳ１を介して負論理のセット信号ＳバーとしてＳＲフリップフロップＦ１に印加される。ＳＲフリップフロップＦ１の出力信号Ｑ１は、次段のレベルシフタＣＫＬＳ２を動作させる信号ＥＮＡ１として印加される。さらに、各ＳＲフリップフロップＦｎには、後段のＳＲフリップフロップヘのセット信号のうち、一方はシフトレジスタ出力ＳＭＰｎと伝送するパルス幅だけ遅れた信号がリセット信号Ｒとして印加される。本実施形態では、１クロック周期幅のパルスを伝送するので、１クロック周期遅れた信号、すなわち、２段後のレベルシフタＣＫＬＳ（ｎ＋２）によって昇圧され、シフトレジスタ１の出力信号ＳＭＰ（ｎ＋２）が正論理のリセット信号として印加される。
【０１０２】
また、奇数段のＳＲフリップフロップＦ１、Ｆ３…がクロック信号ＣＫの立ち上がりでセットされるように、奇数段のレベルシフタＣＫＬＳ１、ＣＫＬＳ３…にはクロック信号ＣＫが入力される。一方、偶数段のレベルシフタＣＫＬＳ２、ＣＫＬＳ４…には、偶数段のＳＲフリップフロップＦ２…がクロック信号ＣＫの反転信号ＣＫＢの立ち上がりでセットされるように、ＣＫＢが印加される。
【０１０３】
上記構成によれば、図１２に示すように、スタート信号ＳＰがパルス入力されている間、最前段のレベルシフタＣＫＬＳ１が動作して、昇圧したあとのクロック信号ＣＫ（ＣＫａとする）をＳＲフリップフロップＦ１へ印加する。これにより、ＳＲフリップフロップＦ１は、パルス入力の開始時時点のあと、クロック信号が立ち上がった時点でセットされ、出力Ｑ１をＨｉｇｈへと変化させる。
【０１０４】
上記Ｑ１は、制御信号ＥＮＡ２として、２段目のレベルシフタＣＫＬＳ２へ次段のＳＲフリップフロップへ印加される。これにより、レベルシフタＣＫＬＳ２は、ＳＲフリップフロップＦ１がパルス出力している間（ＥＮＡ２＝Ｑ１がＨｉｇｈレベルの間）、クロック信号ＣＫＢを出力する。これにより、ＳＲフリップフロップＦ２は、前段の出力Ｑ１がＨｉｇｈレベルになったあと、クロック信号の反転信号ＳＫＢが最初に立ち下がった時点でセットされ、出力Ｑ２をＨｉｇｈレベルヘと変化させる。
【０１０５】
ここで、ｎ以下で１以上の整数をｉとすると、各ＳＲフリップフロップ出力信号Ｑｉは、次段のレベルシフタＣＫＬＳｉへ制御信号ＥＮＡｉとして印加されているので、２段目以降のＳＲフリップフロップＦｉは、前段の出力Ｑ（ｉ−１）よりも、ＣＫの周期の半分だけ遅れて出力Ｑｉを出力する。
【０１０６】
ここで、各レベルシフタはＳＲフリップフロップＦごとに設けられているため、ＳＲフリップフロップの段数が多い場合であっても、唯一のレベルシフタでクロック信号ＣＫまたはＣＫＢを昇圧したあと、全てのフリップフロップへ印加する場合に比べて、互いに対応するレベルシフタとフリップフロップ間の距離を短くできる。したがって、昇圧後のクロック信号ＣＫａまたはＣＫＢａの伝送距離が短くできるとともに、各レベルシフタの負荷容量が削減できる。また、負荷容量が小さいので、たとえば、レベルシフタが多結晶シリコン薄膜トランジスタから構成されている場合のように、レベルシフタの駆動能力が十分に確保することが難しい場合であっても、バッファを設ける必要がない。これらの結果により、シフトレジスタの消費電力を削減できる。
【０１０７】
また、スタート信号ＳＰや前段の出力Ｑ（ｉ−１）がＬｏｗレベルの間のように、各ＳＲフリップフロップＦｉがクロック信号の入力を必要としない場合、レベルシフタＣＫＬＳｉが動作を停止している。この状態では、クロック信号が駆動されないため、駆動に必要な電力消費が発生しない。さらに、後述するように、各レベルシフタに設けられているレベルシフタＣＫＬＳへの電力供給自体が停止されるとともに、入力スイッチング素子が遮断され、貫通電流を流さない。したがって、電流駆動型のレベルシフタが多数（ｎ個）設けられているにもかかわらず、動作中のレベルシフタでのみ、電力が消費される。この結果、シフトレジスタの消費電力を大幅に削減できる。
【０１０８】
加えて、本実施形態に係るレベルシフタＣＫＬＳｉは、ＳＲフリップフロップＦｉにクロック信号が必要な期間、すなわち、スタート信号ＳＰまたは前段のＳＲフリップフロップの出力Ｑ（ｉ−１）がパルス出力を開始した時点からＳＲフリップフロップＦｉがセットされるまでの期間を、スタート信号ＳＰまたは前段の出力Ｑ（ｉ−１）のみに基づいて判定している。この結果、スタート信号ＳＰまたは前段の出力Ｑ（ｉ−１）を直接印加するだけで、各レベルシフタＣＫＬＳｉの動作／停止を制御でき、新たな制御信号を作成するための回路を設ける場合に比べてシフトレジスタの回路構成を簡略化できる。
【０１０９】
さらに、本実施形態では、各レベルシフタＣＫＬＳｉが停止している間、各ＳＲフリップフロップＦｉへのクロック入力が阻止される。したがって、レベルシフタＣＫＬＳｉとは別にクロック入力の要否に応じて、導通するスイッチを設けなくとも、スタート信号ＳＰを正しく伝送できる。
【０１１０】
ここで、上記ＳＲフリップフロップは、例えば、図１４（ａ）および図１４（ｂ）に示すように、電源ＶＣＣと接地レベルとの間に、Ｐ型ＭＯＳトランジスタＰ１、Ｎ型ＭＯＳトランジスタＮ２、及びＮ３が互いに直列に接続されており、トランジスタＰ１、Ｎ３のゲートには、負論理信号Ｓバーが印加される。また、トランジスタＮ２のゲートには、正論理のリセット信号Ｒが印加される。さらに、互いに接続された上記トランジスタＰ１，Ｎ２のドレイン電位は、インバータＩＮＶ１・ＩＮＶ２でそれぞれ反転させ、出力信号Ｑとして出力される。
【０１１１】
一方、電源ＶＣＣと接地レベルとの間には、さらに、それぞれ直列に接続されたＰ型のＭＯＳトランジスタＰ４、Ｐ５、およびＮ型のＭＯＳトランジスタＮ６、Ｎ７が設けられている。上記トランジスタＰ５、Ｎ６のドレインは、上記インバータＩＮＶ１の入力に接続されているとともに、両トランジスタＰ５、Ｎ６のゲートは、インバータＩＮＶ１の出力に接続されている。さらに、上記トランジスタＰ４には、リセット信号Ｒが印加されるとともに、上記トランジスタＮ７には、セット信号Ｓバーが印加される。上記ＳＲフリップフロップＦ１では、図１５に示すように、リセット信号Ｒがインアクティブ（ローレベル）の間に、セット信号Ｓバーがアクティブ（ローレベル）に変化すると、上記トランジスタＰ１が導通して、インバータＩＮＶ１の入力をハイレベルに変化させる。これにより、ＳＲフリップフロップＦ１の出力信号Ｑは、ハイレベルヘと変化する。
【０１１２】
この状態では、リセット信号ＲおよびインバータＩＮＶ１の出力によって、トランジスタＰ４、Ｐ５が導通する。また、リセット信号ＲおよびインバータＩＮＶ１の出力によって、トランジスタＮ２、Ｎ６が遮断される。これにより、セット信号Ｓバーがインアクティブに変化しても、インバータＩＮＶ１の入力はハイに維持され、出力信号Ｑはハイレベルのまま保たれる。
【０１１３】
その後、リセット信号Ｒがアクティブになると、トランジスタＰ４が遮断され、トランジスタＮ２が導通する。ここで、セット信号Ｓバーがインアクティブのままなので、トランジスタＰ１は遮断され、トランジスタＮ３が導通する。したがって、インバータＩＮＶ１の入力がローレベルに駆動され、出力信号Ｑがローレベルヘと変化する。
【０１１４】
一方、例えば、図１６に示すように、本実施形態に係るレベルシフタ１１３は、クロック信号ＣＫをレベルシフトするレベルシフト部１１３ａと、クロック信号の供給が不要な停止期間にレベルシフト部１１３ａへの電力供給を遮断する電力供給制御部１１３ｂと、停止期間中にレベルシフト部１１３ａとクロック信号が伝送される信号線とを遮断する入力制御部（スイッチ）１１３ｃと、停止期間中、上記レベルシフト部１１３ａの入力スイッチング素子を遮断する入力スイッチング素子遮断制御部（入力信号制御部）１１３ｄと、停止期間中、レベルシフト部１１３ａの出力を所定の値に維持する出力安定部（出力安定手段）１１３ｅとを備えている。
【０１１５】
上記レベルシフト部１１３ａは、入力段の差動入力対として、ソースが互いに接続されたＰ型のＭＯＳトランジスタＰ１１・Ｐ１２と、カレントミラー回路を構成し、両トランジスタＰ１１・Ｐ１２の能動負荷となるＮ型のＭＯＳトランジスタＮ１３・Ｎ１４と、差動入力対の出力を増幅するＣＭＯＳ構造のトランジスタＰ１５・Ｎ１６とを備えている。
【０１１６】
上記トランジスタＰ１１のゲートには、後述するトランジスタＮ３１を介して、クロック信号ＣＫが入力され、トランジスタＰ１２のゲートには、後述するトランジスタＮ３３を介して、クロック信号ＣＫの反転信号ＣＫＢが入力される。また、トランジスタＮ１３・Ｎ１４のゲートは互いに接続され、さらに、上記トランジスタＰ１１・Ｎ１３のドレインに接続されている。一方、互いに接続されたトランジスタＰ１２・Ｎ１４のドレインは、上記トランジスタＰ１５・Ｎ１６のゲートに接続される。なお、トランジスタＮ１３・Ｎ１４のソースは、上記電力供給部１１３ｂとしてＮ型のＭＯＳトランジスタＮ２１を介して接地されている。
【０１１７】
一方、上記トランジスタＰ１１側の入力制御部１１３ｃでは、クロック信号と上記トランジスタＰ１１のゲートとの間に、Ｎ型のＭＯＳトランジスタＮ３１が設けられている。また、トランジスタＰ１１側の入力スイッチング素子遮断制御部１１３ｄでは、トランジスタＰ１１のゲートと電源ＶＣＣとの間に、Ｐ型のＭＯＳトランジスタＰ３２が設けられている。同様に、トランジスタＰ１２のゲートには、入力制御部１１３ｃとしてのトランジスタＮ３３を介して、クロック信号の反転信号ＣＫＢが印加され、入力スイッチング素子遮断制御部１１３ｄとしてのトランジスタＰ３４を介して、駆動電圧ＶＣＣが与えられる。
【０１１８】
また、上記出力安定部１１３ｅは、停止期間におけるレベルシフタ１１３の出力電圧ＯＵＴを、接地レベルに安定させる構成であり、電源ＶＣＣと上記トランジスタＰ１５・Ｎ１６のゲートとの間に、Ｐ型のＭＯＳトランジスタＰ４１を備えている。
【０１１９】
なお、本実施形態では、制御信号ＥＮＡは、Ｈｉｇｈレベルの場合、レベルシフタ１１３の動作を示すように設定されている。したがって、上記トランジスタＮ２１〜Ｐ４１のゲートには、制御信号ＥＮＡが印加される。
【０１２０】
上記構成のレベルシフタ１１３では、制御信号ＥＮＡが動作を示している場合（Ｈｉｇｈレベル）、トランジスタＮ２１・Ｎ３１・Ｎ３３が導通し、トランジスタＰ３２・Ｐ３４・Ｐ４１が遮断される。この状態では、電源ＶＣＣからの電流はトランジスタＰ１１およびＮ１３、あるいは、トランジスタＰ１２・Ｎ１４を介した後、さらに、トランジスタＮ２１を介して流れる。また、両トランジスタＰ１１・Ｐ１２のゲートにはクロック信号ＣＫ、あるいはクロック信号の反転信号ＣＫＢが印加される。この結果、両トランジスタＰ１１・Ｐ１２には、それぞれのゲート−ソース間電圧の比率に応じた量の電流が流れる。一方、トランジスタＮ１３・Ｎ１４は、能動負荷として働くので、トランジスタＰ１２・Ｐ１４の接続点の電圧は、両ＣＫ、ＣＫＢの電圧レベル差に応じた電圧となる。当該電圧は、ＣＭＯＳのトランジスタＰ１５・Ｎ１６のゲート電圧となり、両トランジスタＰ１５・Ｎ１６で電力増幅された後、出力電圧ＯＵＴとして出力される。
【０１２１】
上記レベルシフタ１１３は、クロック信号ＣＫによって、入力段のトランジスタＰ１１・Ｐ１２の導通／遮断を切り替える構成、すなわち、電圧駆動型とは異なり、動作中、入力段のトランジスタＰ１１・Ｐ１２が常時導通する電流駆動型であり、クロック信号ＣＫの振幅が入力段のトランジスタＰ１１・Ｐ１２のしきい値よりも低い場合であっても、何ら支障なく、クロック信号ＣＫをレベルシフトできる。
【０１２２】
この結果、各レベルシフタは図１３に示すように、それぞれに対応する制御信号ＥＮＡｉがＨｉｇｈレベルの間、クロック信号ＣＫとして振幅が駆動電圧ＶＣＣより低い場合（たとえば、５Ｖ程度）のクロック信号ＣＫと同形状で、振幅が駆動電圧ＶＣＣ（例えば、１５Ｖ程度）に昇圧された出力信号ＯＵＴを出力できる。
【０１２３】
これとは逆に、制御信号ＥＮＡｉが動作停止を示している場合（Ｌｏｗレベルの場合）、電源ＶＣＣから、トランジスタＰ１１およびＮ１３、あるいは、トランジスタＰ１２およびＮ１４を介して流れる電流は、トランジスタＮ２１によって遮断される。この状態では、電源ＶＣＣから電流供給がトランジスタＮ２１によって阻止されるため、当該電流に起因する消費電力を削減できる。また、この状態では、両トランジスタＰ１１・Ｐ１２へ電流が供給されないため、両トランジスタＰ１１・Ｐ１２は、差動入力対として動作することができず、出力端、すなわち、両トランジスタＰ１２・Ｎ１４の接続点の電位を決定できなくなる。
【０１２４】
さらに、この状態では、各入力制御部１１３ｃのトランジスタＮ３１・Ｎ３３が遮断される。これにより、クロック信号ＣＫを伝送する信号線と、入力段の両トランジスタＰ１１・Ｐ１２のゲートとが切り離され、当該信号線の負荷容量となるゲート容量は、動作中のレベルシフタ１１のもののみに限定される。この結果、当該信号線に複数のレベルシフタ１１３が接続されているものの、信号線の負荷容量を削減でき、図１に示す制御信号回路ＣＴＬの、クロック信号ＣＫ、ＣＫＢを駆動する回路の消費電力を削減できる。
【０１２５】
また、停止中は、各入力スイッチング素子遮断制御部１１３ｄのトランジスタＰ３２・Ｐ３４が導通するので、上記両トランジスタＰ１１・Ｐ１２のゲート電圧は、いずれも駆動電圧ＶＣＣとなり、両トランジスタＰ１１・Ｐ１２が遮断される。これにより、トランジスタＮ２１を遮断する場合と同様に、電源ＶＣＣが出力する電流分だけ、消費電流を低減できる。なお、この状態では、両トランジスタＰ１１・Ｐ１２は、差動入力対として動作することができないので、上記出力端の電位を決定できない。
【０１２６】
それに加えて、制御信号ＥＮＡが動作停止を示している場合には、さらに、出力安定部１１３ｅのトランジスタＰ４１が導通する。この結果、上記出力端、すなわち、ＣＭＯＳのトランジスタＰ１５・Ｎ１６のゲート電位は、駆動電圧ＶＣＣとなり、出力電圧ＯＵＴがＬｏｗレベルとなる。これにより、図１３に示すように、制御信号ＥＮＡが動作停止を示している場合、レベルシフタの出力電圧ＯＵＴはクロック信号にかかわらず、Ｌｏｗレベルのまま保たれる。この結果、レベルシフタの停止中における出力電圧ＯＵＴが不定の場合と異なり、ＳＲフリップフロップＦの誤動作を防止でき、安定して動作可能なシフトレジスタが実現できる。
【０１２７】
以上はシフトレジスタＳＲ２でのレベルシフタＬＳおよびＣＫＬＳについても説明したが、データ保持部Ｌａｔｃｈ用の２値データ用レベルシフタＤＡＴＬＳにも用いることができる。この場合について説明する。また、図１７にレベルシフタ付きのデータ保持部Ｌａｔｃｈの回路図を示す。すなわち、図４に示したのと同じ構成のデータ保持部ＬａｔｃｈにおけるＤＩＧＤＡＴが入力される部位に、図１６に示したのと同じ構成のレベルシフタ１１３が、データ保持部Ｌａｔｃｈ用の２値データ用レベルシフタＤＡＴＬＳとして接続されている。
【０１２８】
上記シフトレジスタＳＲ２の出力（サンプリング信号）ＳＭＰｉを用いてＥＮＡｉとし、図１７に示すレベルシフタ１１３に入力する。ＥＮＡｉがアクティブ状態にあるとレベルシフタ１１３が動作し、２値データ信号ＤＩＧＤＡＴを昇圧し、データ保持部Ｌａｔｃｈに入力される。次にシフトレジスタＳＲ２の出力ＳＭＰｉが非アクティブになるとレベルシフタが停止し、すると、２値データ信号ＤＩＧＤＡＴのデータ保持部であるデータ保持部Ｌａｔｃｈはレベルシフタが停止する以前のデータを保持したまま、データの入力が停止される。よって、シフトレジスタＳＲ２の出力ＳＭＰが有意である間に昇圧された２値データ信号ＤＩＧＤＡＴが保持されるため、２値データ信号ＤＩＧＤＡＴは電源電圧と同電位で保持され、次段のデータ切替部へ入力される。これ以降の２値データ信号線駆動回路ＢＩＮＳＤの動作は実施の形態１と同様である。
【０１２９】
また、データ信号線駆動回路ＳＤにおけるシフトレジスタＳＲ１を、上記シフトレジスタＳＲ２と同様の構成にしてもよい。
【０１３０】
また、上記各実施の形態２〜４についても、本実施の形態における回路構成を用いることにより、クロック信号や２値データ信号が電源電圧よりも低い場合でも消費電力を増やすことなく、実施の形態１と同様の効果が得られる。
【０１３１】
このように、本画像表示装置は、フルカラー画像のデータを表示部に出力するアナログデータ信号線駆動回路ＳＤと２値のデータ（８色）のデータを表示部に出力する２値データ信号線駆動回路ＢＩＮＳＤとを備えている。
【０１３２】
図１８に示すように、アナログデータ信号線駆動回路ＳＤは、スタートパルス（Ｓ＿ＳＰ）とクロックとに同期して動作するシフトレジスタとシフトレジスタの出力に応じてアナログ映像信号（ＲＧＢ）をサンプリングして表示部に出力するスイッチとで構成されている。アナログ映像信号は、映像信号処理部において高速広帯域のビデオアンプを用いて、映像信号反転、階調補正等を行った後、液晶駆動用に変換され、アナログデータ信号線駆動回路ＳＤに入力される。このビデオアンプは非常に消費電力が高く、高解像度・高階調になるほど消費電力が大きくなる。
【０１３３】
また、２値データ信号線駆動回路ＢＩＮＳＤは、スタートパルス（Ｓ＿ＳＰ）とクロックとに同期して動作するシフトレジスタとシフトレジスタの出力に応じて２値データ信号（１ビット）のデータを１水平走査期間（水平有効期間、水平表示期間、１Ｈ）分保持するラッチ回路と、外部から水平帰線期間中に入力される転送指示信号ＴＲＦとラッチ回路の出力信号とに応じて液晶駆動黒電位または液晶駆動白電位を選択して表示部に出力するスイッチとで構成されている。
【０１３４】
液晶駆動黒電位または液晶駆動白電位は、１Ｈごとに極性を切り替えるだけでよく、高速広帯域のビデオアンプのような非常に消費電力が大きくなる素子を必要としない。
【０１３５】
〔実施の形態６〕
本発明の他の実施の形態について図１９ないし図２５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【０１３６】
本実施の形態は、画像表示装置の駆動方法に関し、多階調の画像と簡易画像（文字や図形等）の表示を複数のデータ信号線駆動回路の各々に行わせるもので、特に複数のデータ信号線駆動回路の少なくとも一つが、外部から供給される点灯用電位と非点灯用電位との２値データ電位を２値のデータ信号に応じてデータ信号線に供給する２値データ信号線駆動回路であり、データ信号線への２値データ電位の書き込みの駆動方法である。
【０１３７】
以下、まず、画像表示装置の一例として、アクティブマトリクス型液晶表示装置に関して説明する。ところで、近年では携帯情報端末装置の表示部に代表されるように２値の情報である文字・図形情報だけでなく、多階調の画像、いわゆる自然画も表示するようになっている。このとき前記の画像表示装置を用いた場合、文字・図形情報と多階調画像の情報が画像合成部において合成されたのち、データ信号線駆動回路を介して表示部に表示されている。
【０１３８】
また、携帯情報端末装置の使用方法によっては、文字・図形情報、または多階調画像の何れかを表示する場合がある。このとき、２値の情報であっても、多値（自然画）であっても、データ信号線駆動回路は全く同じ働きをするため、消費電力はいずれの場合でもほぼ同様になってしまう。
【０１３９】
さらには、複数のデータ信号線駆動回路を同一基板上に形成し、例えばデータ信号線のそれぞれの末端に多階調データ信号線駆動回路、もう一端に２値データ信号線駆動回路を設け、必要に応じて前記複数のデータ信号線駆動回路を使い分けることにより、低消費電力化を実現する試みがなされている。
【０１４０】
ここで、前記の２値データ信号線駆動回路の動作について説明すると、２値データ信号線駆動回路は大きくわけて、シフトレジスタ、データ保持回路、ＮＡＮＤ回路、アナログスイッチとで構成されており、例えば２値のデータ信号、２値データ電位（液晶駆動用の点灯用電位、非点灯用電位）、タイミング信号等が入力されている。２値データ電位を供給する回路は、データ信号線に前記アナログスイッチを介して接続されている。また、ＮＡＮＤ回路には、データ保持回路の出力と、データ信号線への出力を指示する転送指示信号ＴＲＦが入力されている。
【０１４１】
画像表示装置の別の例として、図２４に示す画像表示装置を説明する。同図に示すように、画素アレイＡＲＹと走査信号線駆動回路ＧＤ、多階調のアナログデータ信号線駆動回路ＳＤ、２値データ信号線駆動回路ＢＩＮＳＤ、２値データ電位増幅回路（２値データ電位安定部）ＢＡ、制御信号回路ＣＴＬとからなっている。２値データ電位増幅回路ＢＡは、制御信号回路ＣＴＬから２値データ信号線駆動回路ＢＩＮＳＤのサンプリング部へ２値データ電位ＶＢを供給する配線である２値データ電位供給線ＶＢ＿Ｌの途中に挿入されている。
【０１４２】
画素アレイＡＲＹは、互いに交差する複数の走査信号線ＧＬとデータ信号線ＳＬとを備えており、隣接する２本の走査信号線ＧＬと隣接するデータ信号線ＳＬとで囲まれた部分に画素ＰＩＸがマトリクス状に設けられている。
【０１４３】
画素ＰＩＸは、図２５に示すように、スイッチ素子ＳＷと液晶容量ＣＬ及び補助容量ＣＳからなっている。
【０１４４】
次に、画像表示装置の駆動方法の一例として、自然画等の多階調データの上に文字情報等の２値データを表示するスーパーインポーズを行った場合について説明する。
【０１４５】
まず、多階調のアナログデータ信号線駆動回路ＳＤは、クロック信号ＣＫＳ、データスタート信号ＳＰＳ等のタイミング信号に同期して、アナログスイッチで入力された映像信号ＤＡＴをサンプリングし、各データ信号線ＳＬに順次書き込む。
【０１４６】
次に、２値データ信号線駆動回路ＢＩＮＳＤは、前記多階調のアナログデータ信号線駆動回路ＳＤと同様にクロック信号ＣＫＳ、データスタート信号ＳＰＳ等のタイミング信号に同期して、２値データ信号ＤＩＧＤＡＴに応じて各データ信号線毎に設けたデータ保持回路に２値データ信号ＤＩＧＤＡＴを順次保持していく。さらに、前記多階調のアナログデータ信号線駆動回路ＳＤにより、各データ信号線への書き込みが終了したのちに、前記データ保持回路にデータの有意を示す電位が保持されていた場合、データ保持回路の出力と前記転送指示信号ＴＲＦに同期して前記ＮＡＮＤ回路を介し、前記アナログスイッチを制御することにより、２値データ電位ＶＢをサンプリングし、複数のデータ信号線に２値データ電位ＶＢを一括して書き込む。なお、ここでは、ノーマリーホワイトであるとし、非点灯用電位ＶＢ（液晶駆動黒電位）をこのように説明の便宜上、２値データ電位と称することとする。もし、ノーマリーブラックの場合であれば、２値データ電位は点灯用電位ＶＷ（液晶駆動白電位）とすればよい。
【０１４７】
また、走査信号線駆動回路ＧＤは、クロック信号ＣＫＧ、走査スタート信号ＳＰＧ、パルス幅制御信号ＰＷＣ等のタイミング信号に同期して、走査信号線ＧＬを順次選択し、画素ＰＩＸ内にあるスイッチ素子ＳＷの開閉を行うことによって、各データ信号線ＳＬに書き込まれた映像信号ＤＡＴまたは２値データ電位ＶＢを各画素に書き込み、各画素内の補助容量ＣＳ、液晶容量ＣＬで書き込まれた映像信号ＤＡＴまたは２値データ電位ＶＢを保持する。
【０１４８】
以上の働きを繰り返し行うことによって、画素アレイＡＲＹに画像を表示する。
【０１４９】
この時、２値データ電位ＶＢとしては、複数のデータ信号線に対して一括して電位を供給することとなり、２値データ電位ＶＢが電位変動をきたし、データ信号線に所望の電位を供給できずに画像表示装置の表示品位を劣化させてしまう。これを防止するために、外部に、上述のように、２値データ電位の電流を増幅する２値データ電位増幅回路ＢＡを設け、２値データ電位ＶＢの供給能力を大きくすることが考えられる。
【０１５０】
次に、画像表示装置の別の例として、図１９に示す画像表示装置を説明する。このような構成をとることにより、上記図２４のように２値データ電位増幅回路ＢＡを設ける構成と比べて、消費電力の増加を抑えることができる。
【０１５１】
図１９は、画像表示装置の構成例を示すブロック図である。本ブロック図は、多階調のアナログデータ信号線駆動回路ＳＤ、２値データ信号線駆動回路ＢＩＮＳＤ、走査信号線駆動回路ＧＤ、データ信号線ＳＬｉ（ｉ≧１）、走査信号線ＧＬｊ（ｊ≧１）、画素ＰＩＸからなる画素アレイＡＲＹ、制御信号回路ＣＴＬ、及び２値データ電位安定部ＳＴで構成されている。
【０１５２】
２値データ電位安定部ＳＴは、制御信号回路ＣＴＬから２値データ信号線駆動回路ＢＩＮＳＤのサンプリング部へ２値データ電位ＶＢを供給する配線である２値データ電位供給線ＶＢ＿Ｌの途中に挿入されている。２値データ電位安定部ＳＴの内部には、後述するように、この２値データ電位供給線ＶＢ＿Ｌから電荷を受け取って保持する電荷保持部が設けられている。
【０１５３】
また、多階調のアナログデータ信号線駆動回路ＳＤ、２値データ信号線駆動回路ＢＩＮＳＤ、走査信号線駆動回路ＧＤ、及び各画素ＰＩＸを構成する各スイッチ素子は同一基板上に、６００度以下のプロセス温度の多結晶シリコン薄膜トランジスタで形成されている。
【０１５４】
また、前記２値データ電位安定部ＳＴは、図２１に示すように、２値データ電位供給線ＶＢ＿Ｌから供給される電荷を保持する電荷保持部と上記電荷保持部で保持される電荷量を抵抗値にて決定する電流制御部とで構成されている。ここでは、電荷保持部はコンデンサＣで構成し、電流制御部は消費電力を抑える目的で抵抗Ｒで構成されている。さらに、コンデンサＣの容量は少なくとも、複数のデータ信号線の総容量よりも大きく、かつ、電流制御部と電荷保持部との時定数は、映像信号の表示期間内に十分な電位に安定させる程度の最適値をとるという条件を満たすように、前記コンデンサＣ及び抵抗Ｒの値は定められている。ここでは、２値データ電位安定部ＳＴにコンデンサＣ、抵抗ＲからなるＲＣ回路を用いたが、この条件を満たすのであれば、その他の電子素子を用いても構わない。
【０１５５】
制御信号回路ＣＴＬは、各制御信号を図２０のタイミングチャートに示すように出力する。ここでは、２値データ信号線駆動回路が外部からのタイミング信号に応じて２値データ電位をデータ信号線に供給する所定の期間として、水平帰線期間を用いている。なお、ここでは、上記同様ノーマリーホワイトであるとし、非点灯用電位ＶＢ（液晶駆動黒電位）を説明の便宜上、２値データ電位と称することとする。もし、ノーマリーブラックの場合であれば、２値データ電位は点灯用電位ＶＷ（液晶駆動白電位）とすればよい。
【０１５６】
また、本実施の形態では、画素ＰＩＸに書き込む、多階調データ信号である映像信号ＤＡＴ、および２値データ電位ＶＢが１水平走査期間ごとに極性が正負に切り替わる１Ｈ反転駆動という駆動方法を用いている。
【０１５７】
次に本実施の形態の画像表示装置の駆動方法の一例として、自然画等の多階調データの上に文字情報等の２値データを表示するスーパーインポーズを行った場合について説明する。
【０１５８】
まず多階調のアナログデータ信号線駆動回路ＳＤは、図２０に示したクロック信号ＣＫＳ、データスタート信号ＳＰＳ等のタイミング信号に同期して、アナログスイッチで入力された正極性の映像信号ＤＡＴをサンプリングし、各データ信号線ＳＬｉに順次書き込む。
【０１５９】
次に、２値データ信号線駆動回路ＢＩＮＳＤは、前記多階調のアナログデータ信号線駆動回路ＳＤと同様に、クロック信号ＣＫＳ、データスタート信号ＳＰＳ等のタイミング信号に同期して、２値データ信号ＤＩＧＤＡＴに応じて、各データ信号線毎に設けたデータ保持回路に２値データ信号ＤＩＧＤＡＴを順次保持していく。さらに、前記多階調のアナログデータ信号線駆動回路ＳＤにより各データ信号線への書き込みが終了した後に、前記データ保持回路にデータの有意を示す電位が保持されていた場合、データ保持回路の出力と前記転送指示信号ＴＲＦに同期して、前記ＮＡＮＤ回路を介し、前記アナログスイッチを制御することにより、正極性の２値データ電位ＶＢをサンプリングし、複数のデータ信号線に正極性の２値データ電位ＶＢを一括して書き込む。この時、２値データ電位ＶＢは、２値データ電位安定部ＳＴ内のコンデンサＣに１水平走査期間内で十分に充電されており、転送指示信号ＴＲＦに応じて複数のデータ信号線に電荷の移動が開始されても、電荷保持部の前記のコンデンサＣに蓄えられた電荷が移動を始めるため、２値データ電位ＶＢの変動を最低限に抑えることが可能となる。また、電流制御部である抵抗Ｒによって、制御信号回路ＣＴＬからの電流の流入を抑え、制御信号回路での電源変動を抑えることが可能となる。
【０１６０】
また走査信号線駆動回路ＧＤは、クロック信号ＣＫＧ、走査スタート信号ＳＰＧ、パルス幅制御信号ＰＷＣ等のタイミング信号に同期して、走査信号線ＧＬｊを順次選択するが、データ信号線に多階調のアナログデータ信号線駆動回路ＳＤによって正極性の映像信号ＤＡＴ、または２値データ信号線駆動回路Ｂ工ＮＳＤによって正極性の２値データ電位ＶＢが書き込まれた後、走査信号線駆動回路ＧＤによって走査信号線ＧＬｊの選択を終了する。同時に画素ＰＩＸはスイッチ素子ＳＷによりデータ信号線ＳＬと切り離され、各画素内の液晶容量ＣＬ、補助容量ＣＳで書き込まれた映像信号ＤＡＴまたは２値データ電位ＶＢを保持する。
【０１６１】
ところで、液晶表示装置の場合、従来例でも述べたが、画素ＰＩＸはスイッチ素子ＳＷと液晶容量ＣＬ及び補助容量ＣＳからなっている。これら容量の一端はスイッチ素子ＳＷを介してデータ信号線ＳＬに接続されており、他端には対向電位と呼ばれる電位が印加されている。つまり、画素ＰＩＸに書き込まれた映像信号ＤＡＴまたは２値データ電位ＶＢは、対向電位ＶＣＯＭとの電位差によって、液晶に印加され、液晶を通過する光を変調することにより様々な表示状態を実現している。本実施の形態では、対向電位ＶＣＯＭ（図２０上に点線で示している）は直流電位で与えられており、映像信号ＤＡＴまたは２値データ電位ＶＢの正極性、負極性とは、この対向電位ＶＣＯＭを基準として表している。
【０１６２】
ここまでは、画素ＰＩＸに書き込む映像信号ＤＡＴが１水平走査期間毎に極性が正負に切り替わる１Ｈ反転駆動という駆動方法について述べてきたが、本発明は、その他の駆動方法にも適用することができる。
【０１６３】
また、ここでは多階調のアナログデータ信号線駆動回路と２値データ信号線駆動回路とを共に動作させ、自然画等の多階調データの上に文字情報等の２値データを表示するスーパーインポーズを行った場合について説明を行ったが、必要に応じて前記多階調のアナログデータ信号線駆動回路を停止させ、２値データ信号線駆動回路のみによって２値の情報である文字・図形情報を表示させる場合においても本発明を適用できることは言うまでも無い。
【０１６４】
このように、ここでは、さらなる低消費電力化を図るために、液晶駆動黒電位と液晶駆動白電位とを２値データ信号線駆動回路ＢＩＮＳＤに入力する前段に、２値データ電位安定部ＳＴを設けている。
【０１６５】
すなわち、２値データ信号線駆動回路ＢＩＮＳＤの転送指示信号ＴＲＦは水平帰線期間中に作用するため、液晶駆動黒電位は１Ｈに一度、水平帰線期間中のみに表示部に出力される。つまり、画素は、液晶駆動黒電位としては、転送指示信号ＴＲＦが作用する時点で所望の液晶駆動黒電位に達していればよく、高速に極性が変化しなくてもよい。
【０１６６】
上記２値データ電位安定部ＳＴは、受動素子の容量Ｃと抵抗Ｒとからなっており、容量Ｃは、表示部にデータを供給する全てのデータ信号線容量の和より大きく、抵抗Ｒは、１Ｈの時間（約６３μｓ）内に上記容量Ｃに対して電荷を十分蓄えられる程度に電流を流せる大きさにすればよい。図２２に波形を示す。
【０１６７】
上記例では２値データ電位安定部ＳＴにコンデンサＣ、抵抗ＲからなるＲＣ回路を用いたが、その他の例として、図２３に示すように、インダクタンスＬ、コンデンサＣからなるＬＣ回路を用いることもできる。すなわち、同図は、電流制限素子（電流制御部）としてインダクタンスを用いた場合を示している。例えば、容量素子（電荷保持部）としてコンデンサＣを１μＦとし、データ電位は１Ｈごとに変化させ、液晶は１Ｈごとに交流駆動する。上記ＬＣ回路の遮断周波数ｆｃ は１Ｈの周波数１５．８７ｋＨｚより大きくする必要があるので、このときのインダクタンスＬの大きさは以下のように求めることができる。すなわち、
ｆｃ ＞１／｛２π√（ＬＣ）｝
より
Ｌ＞１／（４π２ ｆｃ ２ Ｃ）
なので
Ｌ＞１００μＨ
となり、Ｌが１００μＨ以上であれば、上記ＬＣ回路の構成をとっても２値データ電位安定部ＳＴを実現することができる。
【０１６８】
〔実施の形態７〕
本発明のさらに他の実施の形態について図２６ないし図３９に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【０１６９】
本実施の形態では、前記の実施の形態１ないし６に係る構成に、さらにプリチャージ機能を付加したものである。ここで、プリチャージ機能とは、アナログデータ信号線駆動回路ＳＤの動作を補助するものである。具体的には、アナログデータ信号線駆動回路ＳＤは、すでに述べたとおり、アナログ映像信号をシフトレジスタの出力に応じてデータ信号線にサンプリングしていく。また、液晶表示素子は、液晶材料の劣化を防ぐために交流電位が与えられる。一般的に、１Ｈ反転駆動（１水平走査期間ごとに極性が変化）やフレーム反転駆動等が知られている。
【０１７０】
そのため、例えば、アナログデータ信号線駆動回路ＳＤがプラス極性のアナログ映像信号をサンプリングする前、データ信号線には、前の１Ｈの期間にサンプリングされたマイナス極性の電位が保持されている。ここでもし、上述したアナログデータ信号線駆動回路ＳＤのスイッチの能力が十分でない場合、所望のアナログ映像信号の電位が書き込まれない恐れがあり、表示劣化を引き起こしてしまう。
【０１７１】
そこで、アナログデータ信号線駆動回路ＳＤとで表示部を挟んで逆側に、プリチャージ回路を備えることが考えられる。駆動方法は、例えば、ある１Ｈでマイナス極性のアナログ映像信号がデータ信号線に供給された場合、サンプリング終了後、水平帰線期間に入ると、プリチャージ回路に入力されているプリチャージ電位ＰＶＩＤを、プリチャージコントロール信号ＰＣＬＴに応じてデータ信号線に一括供給する。このとき、プリチャージ電位ＰＶＩＤは任意の電位でよい。プリチャージが行われると、データ信号線の電位はプリチャージ電位と同電位になる。図２６に波形を示す。また、プリチャージ動作を行わない場合のデータ信号線の電位波形を図２７に示す。このように、駆動回路を構成するトランジスタの特性が十分でないと、プリチャージ回路が必要となる。
【０１７２】
そこで、本実施の形態では、図２８に示すような２値データ信号線駆動回路ＢＩＮＳＤを用いる。この２値データ信号線駆動回路ＢＩＮＳＤは、シフトレジスタ部、ＳＥＬ−ＬＯＧ部、データラッチ部、セレクタ部を備えている。図中、Ｐｒｏｔは保護回路である。シフトレジスタ部は図２９に示すような構成を有し、ＳＯＲ部は、図３０に示すような構成を有している。データラッチ部は、すでに述べた図４、図１７に示すような構成を有している。
【０１７３】
ＳＥＬ−ＬＯＧ部は図３１に示すような構成を有し、ＩＮ１とＩＮ２とにそれぞれＳＩＭＰ＿ＯＲＧとＴＲＦ＿ＯＲＧが入力され、ＯＵＴ１およびＯＵＴ２から転送指示信号ＴＲＦとスーパーインポーズ指示信号ＳＩＭＰとを出力する。その波形を図３２に示す。
【０１７４】
セレクタ部の１つのユニットは、図３３に示すように、デジタルＲＧＢデータごとに３つのブロックで構成されている。
【０１７５】
そのブロックの詳細を図３４に示す。このブロックは、（１）転送指示信号ＴＲＦとデータラッチ部の出力信号である２値データ信号ＤＩＧＤＡＴ（図中、ＬＲ／Ｇ／Ｂに相当する）とを入力とする２入力ＮＡＮＤと、（２）データラッチ部の出力信号である２値データ信号ＤＩＧＤＡＴとスーパーインポーズ指示信号ＳＩＭＰと転送指示信号ＴＲＦとプリチャージコントロール信号ＰＣＬＴとを入力とする内部セレクタ（Ｉｎｔｅｒｎａｌ Ｓｅｌｅｃｔｏｒ ）（ＳＥＬ−ＣＯＲＥ）と、（３）バッファ（Ｂｕｆｆｅｒ）と、（４）上記２入力ＮＡＮＤの出力に応じて液晶駆動黒電位の出力を制御するアナログスイッチＡＳＷＢと、（５）上記内部セレクタの出力に応じて液晶駆動白電位およびプリチャージ電位の出力を制御するアナログスイッチＡＳＷＡとを有している。なお、アナログスイッチＡＳＷＡの出力とＡＳＷＢの出力とは、同じデータ信号線ＳＬに接続されている。また、図中、ＳＡおよびＳＢは、それぞれ、後述の図３６および図３７における、プリチャージ・白書き込み信号ＳＡ、黒書き込み信号ＳＢを表している。
【０１７６】
内部セレクタは、図３５に示すように複合論理回路を構成している。
【０１７７】
すなわち、本実施の形態では、すでに述べたきたような２値データ信号線駆動回路ＢＩＮＳＤを、アナログデータ信号線駆動回路ＳＤのためのプリチャージ回路としても機能させることとしている。例えば、ある１Ｈでマイナス極性のアナログ映像信号がデータ信号線に供給された場合、サンプリング終了後、水平帰線期間に入ると、２値データ信号線駆動回路ＢＩＮＳＤに入力される２値データ電位である点灯用電位ＶＷを、プリチャージ電位ＰＶＩＤとして、プリチャージコントロール信号ＰＣＬＴに応じてデータ信号線に一括供給する。このとき、プリチャージ電位ＰＶＩＤは任意の電位でよく、例えばここではアナログ映像信号の各極性の最大値からの中央値（直流（ＤＣ）６Ｖ、液晶の対向電位ＶＣＯＭと同電位）に設定している。なお、ここでは上記のようにプリチャージ電位はＶＣＯＭと同じく中央の６Ｖであるが、ＶＣＯＭと異なる値、例えば３Ｖや５Ｖにすることもできる。プリチャージが行われると、データ信号線の電位はプリチャージ電位と同電位になる。波形は上述の通り図２６のようになる。
【０１７８】
その動作について、図３６および図３７を用いて説明する。
【０１７９】
図３６は、２値データ信号が有意でないとき（データが無いとき）である。
【０１８０】
同図中、図の中心の縦方向に示した線Ｌの左側は、２値データ信号線駆動回路ＢＩＮＳＤのみを駆動した場合の、入力波形やデータ信号線（ソースバスライン）電位等の状態を示している。
【０１８１】
２値データ信号ＤＩＧＤＡＴが有意ではないので、データ信号線には液晶駆動白電位が転送指示信号ＴＲＦによって書き込まれている。転送指示信号ＴＲＦがＬｏｗになると、プリチャージコントロール信号ＰＣＬＴがＨｉｇｈになり、データ信号線にプリチャージ電位ＰＶＩＤが出力される。しかしながら、ここでは液晶駆動白電位とプリチャージ電位ＰＶＩＤの供給先は同じであるため、データ信号線の電位は変化しない。また、このとき、図示しないが、画素のスイッチ素子ＳＷを駆動する走査信号は、プリチャージコントロール信号ＰＣＬＴがＨｉｇｈになる前に作用し、画素のスイッチ素子ＳＷをオフするようにしている。よって、画素電位は液晶駆動白電位が保持されている（ノーマリーホワイトの場合）。
【０１８２】
一方、同図の中心の縦方向に示した線Ｌの右側は、アナログデータ信号線駆動回路ＳＤの表示画像に２値データ信号線駆動回路ＢＩＮＳＤの表示画像をスーパーインポーズする場合の、入力波形やデータ信号線（ソースバスライン）電位等の状態を示している。スーパーインポーズのモードであるが、同図においては２値データ信号ＤＩＧＤＡＴの出力が無効であるため、アナログデータ信号線駆動回路ＳＤによって表示された画像のみが表示される。
【０１８３】
波形およびデータ信号線電位の「α」と記した時点は、アナログデータ信号線駆動回路ＳＤによってアナログ映像信号が書き込まれた様子を示している。ここでは、スーパーインポーズ指示信号ＳＩＭＰがアクティブになっても、２値データ信号が有意でないため、データラッチ部の出力信号である２値データ信号ＤＩＧＤＡＴがＬｏｗとなり、アナログスイッチＡＳＷＡおよびＡＳＷＢは作用せず、データ信号線には何も出力されない。よって、表示部には、アナログデータ信号線駆動回路ＳＤが出力した映像が表示されている。次に、図示しないが走査信号が画素のスイッチ素子ＳＷをオフさせると、プリチャージコントロール信号ＰＣＬＴが作用し、データ信号線にプリチャージ電位が出力される（β時点）。
【０１８４】
次に、図３７は、２値データ信号が有意な場合についてである。
【０１８５】
同図中、図の中心の縦方向に示した線Ｌの左側は、２値データ信号線駆動回路ＢＩＮＳＤのみを駆動した場合の、入力波形とデータ信号線（ソースバスライン）電位を示したものである。２値データ信号ＤＩＧＤＡＴが有意であるため、転送指示信号ＴＲＦによってデータ信号線には液晶駆動黒電位が供給される。すなわち、文字表示のみのモードであり、文字データがある画素には液晶駆動黒電位が供給され、文字データが無い画素には液晶駆動白電位が供給される（ノーマリーホワイトの場合）。このときもまた、画素のスイッチ素子ＳＷが走査信号によってオフした後、プリチャージコントロール信号ＰＣＬＴが作用し、プリチャージ電位が書き込まれていることがわかる（γ時点）。
【０１８６】
一方、同図の中心の縦方向に示した線Ｌの右側は、スーパーインポーズの状態を示している。アナログデータ信号線駆動回路ＳＤによってデータ信号線に映像信号が書き込まれたデータ信号線に対して、液晶駆動白電位を書き込む場合である。
【０１８７】
すなわち、アナログデータ信号線駆動回路ＳＤによってデータ信号線に映像信号が書き込まれるが、そのうちで、データが有意であるデータ信号線に対して、すでに述べたように、２値データ信号線駆動回路ＢＩＮＳＤによって、水平帰線期間中に、スーパーインポーズ指示信号ＳＩＭＰとデータラッチ部の出力信号である２値データ信号ＤＩＧＤＡＴとにより、アナログスイッチＡＳＷ２が開き、液晶駆動白電位をデータ信号線に書き込む。これにより、アナログデータ信号線駆動回路ＳＤによって表示された画像の上に、２値データ信号線駆動回路ＢＩＮＳＤの２値画像（文字など）が、その画像がある箇所にだけ、白抜きで描かれることになる（ノーマリーホワイトの場合）。
【０１８８】
その後、次の１水平走査期間が始まるまでに、画素のスイッチ素子ＳＷが走査信号によってオフすると、プリチャージコントロール信号ＰＣＬＴによって、プリチャージ電位が書き込まれ、プリチャージが完了する。
【０１８９】
以上のように、２値データ信号線駆動回路ＢＩＮＳＤにてスーパーインポーズの機能や２値データ信号線駆動回路ＢＩＮＳＤでの文字表示を実現させるとともに、この２値データ信号線駆動回路ＢＩＮＳＤを用いて、アナログデータ信号線駆動回路ＳＤの補助を行うプリチャージも行うことができる。それゆえ、プリチャージ動作のための専用の回路を別途新たに設ける必要がなく、回路構成を簡素化することができる。
【０１９０】
なお、文字表示だけの表示、つまり、２値データ信号線駆動回路ＢＩＮＳＤで表示を行う場合は、アナログデータ信号線駆動回路ＳＤの入力信号を停止させたり、アナログデータ信号線駆動回路ＳＤを構成する回路への電源を供給させるなどして、さらに低消費電力化を図ることができる。
【０１９１】
また、上記プリチャージは、２値データ信号線駆動回路ＢＩＮＳＤで表示を行うときには停止させてもよい。アナログデータ信号線駆動回路ＳＤでの、データ信号線へのアナログ映像信号のサンプリングは、表示フォーマットにもよるが、例えばＱＶＧＡ程度のものであれば百数十ｎｓほどで完了しなければならないが、２値データ信号線駆動回路ＢＩＮＳＤの場合は、水平帰線期間中の約半分程度（約６μｓ）のように、データ信号線に電位を供給するには十分な時間があるため、プリチャージを停止させても充電に支障をきたす恐れはない。
【０１９２】
また、近年の低電圧インターフェース化により、ここまで述べてきた各入力信号は、各駆動回路の電源電圧よりも低い電圧（例えば３．３Ｖや５Ｖ程度）で入力されており、また、パネル内部に各信号ごとに、すでに述べたようなレベルシフタを備えることができる。このレベルシフタは、電流駆動型（定常電流が流れる電圧増幅器）を用いた場合には、信号の入力が無い場合でも電流が流れ、消費電力が増加することが考えられる。そこで、駆動回路等を構成する種々の回路への電源供給を停止させる場合は、電流駆動型レベルシフタを停止させることが望ましい。つまり、プリチャージを停止させるには、プリチャージコントロール信号ＰＣＬＴ用のレベルシフタを停止させればよい。アナログデータ信号線駆動回路ＳＤを停止させるには、例えば、スタートパルスやクロック信号のためのレベルシフタを停止させればよい。また、アナログデータ信号線駆動回路ＳＤのみを動作させる場合は、２値データ信号線駆動回路ＢＩＮＳＤに入力される信号（ＴＲＦ、ＳＩＭＰ）のためのレベルシフタを停止させればよい。
【０１９３】
ここで、図３８は、プリチャージ電位ＰＶＩＤを、液晶駆動白電位ＶＷと兼用せずに別個に設けた場合の回路ブロック図である。このときの内部セレクタ（ＳＥＬ−ＣＯＲＥ２）は、図３９のようなデコーダ回路を用いることによって実現することができる。このとき、外部から入力する各制御信号ＴＲＦ、ＳＩＭＰ、およびＰＣＴＬは、互いにＨｉｇｈ期間（アクティブ期間）が重ならないように入力する。このような構成を用いることにより、任意のプリチャージ電位ＰＶＩＤをデータ信号線に充電することが可能になる。一方、プリチャージ電位ＰＶＩＤを液晶駆動白電位ＶＷと兼用した場合は、プリチャージ電位ＰＶＩＤを供給するのための専用の回路を別途新たに設ける必要がなく、回路構成を簡素化することができる。
【０１９４】
本発明の画像表示装置は、マトリクス状に配置された複数の画素と該画素の各列に配置された複数のデータ信号線及び該画素の行に対応して配置された走査信号線を有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のための表示される表示部と、該複数のデータ信号線に所定のタイミング信号に同期して、映像信号を出力する同一のデータ信号線に接続された複数のデータ信号線駆動回路と該複数の走査信号線に所定のタイミング信号に同期して、走査信号を出力する走査信号線駆動回路を備え、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、所定のタイミングで動作するシフトレジスタ部とそのシフトレジスタ出力に応じて別途、入力されるデジタルデータ（２値データ信号）をサンプリングして保持するデータ保持部と、その保持されたデータに応じて、点灯用電位と非点灯用電位を切りかえるデータ切替部と、そのデータ切替部の出力とデータ信号線との間に設けられ、外部から入力される転送指示信号によって出力制御を行う出力制御部と、出力制御部の出力を備えた構成とすることができる。
【０１９５】
これにより、複数の画像データを、予め合成することなく重ねて表示することが可能な画像表示装置を提供でき、さらに低消費電力化することができる。
また、上記出力制御部は、外部から入力される表示状態選択信号によって、データ保持部の出力が有意な場合にデータ信号線に点灯用電位または非点灯用電位を供給してもよい。
【０１９６】
これにより、２値データ信号線駆動回路ＢＩＮＳＤでのみ、データ信号線ＳＬが駆動されたことになり、このとき、アナログデータ信号線駆動回路ＳＤに対して、スタート信号ＳＰ、クロック信号ＣＫおよび映像信号ＤＡＴを停止させることにより、使用時と待機時とでそれぞれの要求に合った駆動が可能になる。
【０１９７】
また、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路はデータ信号線への出力が複数のデータ信号線に接続されていてもよい。
【０１９８】
これにより、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路はデータ信号線への出力が複数のデータ信号線に接続されているため、他方のデータ信号線駆動回路より、低い周波数で駆動するため、消費電力を削減でき、かつ使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、さらに低消費電力化が可能になる。
【０１９９】
また、上記複数のデータ信号線駆動回路はデータ信号線への出力タイミングが互いに重ならないように構成することもできる。
【０２００】
これにより、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することなく、良好な表示が得られるとともに、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低消費電力化が可能になる。
【０２０１】
また、上記転送指示信号を水平帰線期間中にアクティブにし、一括して点灯用電位または、非点灯用電位を供給してもよい。
【０２０２】
これにより、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することなく、良好な表示が得られるとともに、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低消費電力化が可能になる。
【０２０３】
また、上記複数のデータ信号線駆動回路のうち何れかを停止させてもよい。
【０２０４】
これにより、上記複数のデータ信号線駆動回路のうち、何れかを停止させるため、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低消費電力化が可能になる。
【０２０５】
また、本発明の画像表示装置は、マトリクス状に配置された複数の画素と該画素の各列に配置された複数のデータ信号線及び該画素の行に対応して配置された走査信号線を有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のための表示される表示部と、該複数のデータ信号線に所定のタイミング信号に同期して、映像信号を出力する同一のデータ信号線に接続された複数のデータ信号線駆動回路と該複数の走査信号線に所定のタイミング信号に同期して、走査信号を出力する走査信号線駆動回路を備え、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、上記所定のタイミング信号とデジタルデータが電源電圧より低い電位を持つ場合、上記シフトレジスタ部のタイミング信号の入力部と前記データ保持部のデジタルデータ入力部にレベルシフタを設け、そのレベルシフタで昇圧されたタイミング信号によるシフトレジスタ出力に応じて前記デジタルデータをサンプリング後、保持し、保持されたデータに応じて、点灯用電位と非点灯用電位を切りかえるデータ切替部と、そのデータ切替部の出力とデータ信号線との間に設けられ、外部から入力される転送指示信号によって出力制御を行う出力制御部を構成とすることができる。
【０２０６】
これにより、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低電圧インターフェイスを持った低消費電力化が可能になる。
【０２０７】
また、前記データ保持部に設けられたレベルシフタに制御手段を設け、デジタルデータをサンプリングし保持するために入力されるシフトレジスタの出力信号がアクティブの間のみ動作させてもよい。
【０２０８】
これにより、レベルシフタが必要以外は停止するため、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低電圧インターフェイスを持った低消費電力化が可能になる。
【０２０９】
また、上記各レベルシフタは、電流駆動型のレベルシフタ部を含んでいてもよい。
【０２１０】
これにより、レベルシフタを構成するトランジスタの特性が低い場合でも、レベルシフタは動作が可能である。また、レベルシフタが必要以外は停止するため、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ、低電圧インターフェイスを持った低消費電力化が可能になる。
【０２１１】
また、上記制御手段は、上記各レベルシフタへの入力信号として入力スイッチング素子が遮断するレベルの信号を与えることによって当該レベルシフタを停止させてもよい。
【０２１２】
これにより、制御手段は、レベルシフタを停止できるとともに、停止中、入力スイッチング素子に流れる電流分だけ、消費電力を低減できる。
【０２１３】
また、上記制御手段は、上記各レベルシフタヘの電力供給を停止して、当該レベルシフタを停止させてもよい。
【０２１４】
これにより、制御手段は、各レベルシフタの電力供給を停止して、当該レベルシフタを停止させる。これにより、制御手段は、レベルシフタを停止できると共に、動作中にレベルシフタで消費する電力の分だけ、消費電力を低減できる。
【０２１５】
また、上記制御手段は、上記レベルシフタ部に入力されるデジタルデータが入力されるトランジスタのゲート容量を前記デジタルデータの伝送線から切り離し、当該伝送線の容量を低減することを目的とし入力制御を行ってもよい。
【０２１６】
これにより、当該デジタルデータの伝送線の容量を低減することができる。
【０２１７】
また、上記出力制御部は、外部から入力される表示状態選択信号によって、データ保持部の出力が有意な場合にデータ信号線に点灯用電位または非点灯用電位を供給してもよい。
【０２１８】
これにより、２値データ信号線駆動回路ＢＩＮＳＤでのみ、データ信号線ＳＬが駆動されたことになり、このとき、アナログデータ信号線駆動回路ＳＤに対して、スタート信号ＳＰ、クロック信号ＣＫおよび映像信号ＤＡＴを停止させることにより、使用時と待機時とでそれぞれの要求に合った駆動が可能なる。また、低電圧インターフェイスを持つためさらに低消費電力化できる。
【０２１９】
また、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路はデータ信号線への出力が複数のデータ信号線に接続してもよい。
【０２２０】
これにより、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路はデータ信号線への出力が複数のデータ信号線に接続されているため、他方のデータ信号線駆動回路より、低い周波数で駆動するため、消費電力を削減でき、かつ使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低電圧インターフェイスを持った低消費電力化が可能になる。
【０２２１】
また、上記画像表示装置の駆動方法において、上記複数のデータ信号線駆動回路はデータ信号線への出力タイミングが互いに重ならないようにしてもよい。
【０２２２】
これにより、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することなく、良好な表示が得られるとともに、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低電圧インターフェイスを持った低消費電力化が可能になる。
【０２２３】
また、上記画像表示装置の駆動方法において、上記転送指示信号を水平帰線期間中にアクティブにし、一括して点灯用電位または非点灯用電位を供給するようにしてもよい。
【０２２４】
これにより、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することなく、良好な表示が得られるとともに、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低電圧インターフェイスを持った低消費電力化が可能になる。
【０２２５】
また、上記画像表示装置において、上記複数のデータ信号線駆動回路のうち、何れかを停止させるようにしてもよい。
【０２２６】
これにより、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低電圧インターフェイスを持った低消費電力化が可能になる。
【０２２７】
また、上記画像表示装置において、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成するスイッチ素子は多結晶シリコン薄膜トランジスタからなるようにしてもよい。すなわち、前記複数のデータ信号線駆動回路、走査信号線駆動回路および各画素は、多結晶シリコン薄膜トランジスタからなるスイッチング素子を含んでいるようにしてもよい。
【０２２８】
これにより、表示面積を容易に拡大でき、さらに、同一基板上に容易に形成できるので、製造時の手間や各信号線の容量を削減できる。加えて、上記各構成のシフトレジスタが使用されているので、回路規模の縮小による狭額縁化、及び低振幅のクロック信号でも、レベルシフタを設けことによって、シフトレジスタを制御した場合でも、消費電力の低減が実現できる。
【０２２９】
また、上記画像表示装置において、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成する各スイッチ素子が６００度以下のプロセス温度で製造されるようにしてもよい。
【０２３０】
これにより、基板として安価なガラス基板を使用することができ、より表示面積の広い画像表示装置を安価に提供できる。
【０２３１】
また、本発明の画像表示装置は、マトリクス状に配置された複数の画素と、該画素の各列に配置された複数のデータ信号線と、該画素の各行に配置された走査信号線と、前記複数のデータ信号線に所定のタイミング信号に同期して別途入力される映像信号を出力するデータ信号線駆動回路と、前記複数の走査信号線駆動回路と、前記画素、走査信号線及びデータ信号線を有し前記データ信号線駆動回路に入力される映像信号に基づき画像を表示する表示部とを備え、前記複数のデータ信号線駆動回路の少なくとも一つは、２値のデータ信号に応じて外部から供給される２値データ電位を決定し、所定の期間内に外部からのタイミング信号に応じて、前記２値データ電位をデータ信号線に供給する２値データ信号線駆動回路を備えた画像表示装置の駆動方法において、前記２値データ電位を安定化させるための２値データ電位安定部を有する構成とすることができる。
【０２３２】
上記構成によれば、各データ信号線に任意の２値データ電位を充電するための２値データ信号線駆動回路へ入力される２値データ電位を安定化させるための２値データ電位安定部を有することにより、２値データ電位の変動を抑制し、所望の電位をデータ信号線に充電できるようになり、画像表示装置の画質劣化を抑え、また、電流増幅回路を必要としないため、消費電力の増加を抑制することが可能となる。
【０２３３】
すなわち、上記構成によれば、消費電力の増加を抑え、データ信号線への２値データ電位の書き込み性能を向上させることができる。
【０２３４】
また、本発明の画像表示装置は、上記画像表示装置において、２値データ電位安定部は、電流制御部と、電荷保持部とで構成とすることができる。
【０２３５】
上記構成によれば、２値データ電位安定部は、電流制御部と、電荷保持部とで構成されているため、データ信号線へ供給する電位（電荷）を電荷保持部に保持することにより、２値データ電位制御信号である転送指示信号ＴＲＦ（トランスファ信号）が作用している間は、この電荷保持部から電荷を供給すればよい。また、制御信号回路から供給される２値データ電位は転送指示信号が非作用時に電荷保持部に供給すればよく、電流制御部を用いることにより、必要以上に電流を流すことなく電荷保持部に供給できるので、前記効果同様に画像表示装置の画質劣化を抑えるとともに、消費電力を低下することが可能となる。
【０２３６】
また、本発明の画像表示装置は、上記画像表示装置において、電荷保持部は、容量（コンデンサ）で構成してもよい。これにより、前記効果同様に画像表示装置の画質劣化を抑えるとともに、最適な電荷保持量を選択できる。
【０２３７】
また、本発明の画像表示装置は、上記画像表示装置において、電流制御部は抵抗で構成されてもよい。これにより、前記効果同様に画像表示装置の画質劣化を抑えるとともに、消費電流増大の抑制を図ることができる。
【０２３８】
また、本発明の画像表示装置は、上記画像表示装置において、電荷保持部における、容量（コンデンサ）の容量は少なくとも、前記複数のデータ信号線の総容量よりも大きい構成とすることができる。
【０２３９】
上記構成によれば、電荷保持部における、容量（コンデンサ）の容量は少なくとも、複数のデータ信号線の総容量よりも大きくすることによって、転送指示信号が作用している間、電荷保持部に蓄えられた電荷を供給するだけでよく、制御信号回路から新たに電荷を供給することが必要なくなるので、前記効果同様に画像表示装置の画質劣化を抑えるとともに、電流量を抑制でき消費電力を抑えることが可能となる。
【０２４０】
また、本発明の画像表示装置は、上記画像表示装置において、２値データ電位安定部を構成する、電流制御部と電荷保持部の時定数は、映像信号の表示期間内に十分な電位に安定させる程度の最適値をとる構成とすることができる。
【０２４１】
上記の構成によれば、２値データ電位安定部を構成する、電流制御部と電荷保持部の時定数は、映像信号の表示期間内に十分な電位に安定させる程度の値をとることによって、例えば、１水平走査期間（１Ｈ）はＮＴＳＣ信号の場合、約６３μｓであり、その時間内に十分に電位を保持することが可能となる。つまり、転送指示信号が作用するまでに、電荷保持部に十分に電荷を蓄えることが可能となり、制御信号回路から新たに電荷を供給することが必要なくなるので、前記効果同様に画像表示装置の画質劣化を抑えるとともに、電流量を抑制でき消費電力を抑えることが可能となる。
【０２４２】
液晶表示装置の場合、画素ＰＩＸを構成する容量の一端はスイッチ素子ＳＷを介してデータ信号線ＳＬに接続されており、他端には対向電位と呼ばれる電位が印加されている。つまり、画素ＰＩＸに書き込まれた映像信号ＤＡＴまたは２値データ電位ＶＢは、対向電位ＶＣＯＭとの電位差によって、液晶に印加され、液晶を通過する光を変調することにより様々な表示状態を実現している。
【０２４３】
また、本発明の画像表示装置は、上記画像表示装置において、２値データ電位は映像信号の１水平走査期間に同期して、交流電位を持つ構成とすることができる。
【０２４４】
また、本発明の画像表示装置は、上記画像表示装置において、２値データ電位は常に任意の直流電位を持つ構成とすることができる。
【０２４５】
例えば、対向電位ＶＣＯＭは直流電位で与えられており、映像信号ＤＡＴもしくは２値データ電位ＶＢの正極性、負極性とは、この対向電位ＶＣＯＭを基準として表すことができる。
【０２４６】
以上のように、映像信号が正極性、負極性の状態を持っている場合に、その極性変化に同期して、２値データ電位に交流電位を持たせることにより、最適な２値データ電位をデータ信号線に充電でき、２値データ電位の変動を抑制し、所望の電位をデータ信号線に充電できるようになり、画像表示装置の画質劣化を抑えることが可能となる。
【０２４７】
また、本発明の画像表示装置は、上記画像表示装置において、前記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素は同一基板上に形成される構成とすることができる。
【０２４８】
上記の構成によれば、前記複数のデータ信号線駆動回路・走査信号線駆動回路及び各画素は、互いに同一の基板上に形成されており、前記複数のデータ信号線駆動回路と各画素との間の配線、並びに、走査信号線と各画素との間の配線は、当該基板上に配され、基板外に出す必要がない。この結果、データ信号線の数および走査信号線の数が増加しても、基板外に出す信号線の数が変化せず、組み立てる必要がないため、各信号線の容量の不所望な増大を防止できると共に、集積度の低下を防止できる。
【０２４９】
ところで、多結晶シリコン薄膜は、単結晶シリコンに比べて、面積を拡大しやすい一方で、多結晶シリコントランジスタは、単結晶シリコントランジスタに比べて、例えば、移動度や閾値などのトランジスタ特性が劣っている。したがって、単結晶シリコントランジスタを用いて各回路を製造すると、表示面積の拡大が難しく、多結晶シリコン薄膜トランジスタを用いて各回路を製造すると、各回路の駆動能力が低下してしまう。なお両駆動回路と各画素とを別の基板上に形成した場合は、各信号線で両基板間を接続する必要があり、製造時に手間がかかると共に、各信号線の容量が増大してしまう。
【０２５０】
これに対して、上記本発明の画像表示装置によれば、前記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成する各スイッチ素子が、多結晶シリコン薄膜トランジスタからなる構成とすることができる。すなわち、前記複数のデータ信号線駆動回路、走査信号線駆動回路および各画素は、多結晶シリコン薄膜トランジスタからなるスイッチ素子を含んでいる構成とすることができる。
【０２５１】
上記の構成では、前記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素はいずれも、多結晶シリコン薄膜トランジスタからなるスイッチ素子を含んでいるため、表示面積を容易に拡大できる。さらに、同一基板上に容易に形成できるので、製造時の手間や各信号線の容量を削減できる。加えて、前記各構成のシフトレジスタが使用されているので、回路規模の縮小による狭額縁化や消費電力の低減が実現できる。
【０２５２】
また、本発明の画像表示装置は、上記画像表示装置において、前記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素は、６００度以下のプロセス温度で製造されたスイッチ素子を含んでいる構成とすることができる。
【０２５３】
前記構成によれば、スイッチ素子のプロセス温度が６００度以下に設定されるので、各スイッチ素子の基板として、通常のガラス基板（歪み点が６００度以下のガラス基板）を使用しても、歪み点以上のプロセスに起因する反りやたわみが発生しない。この結果、実装がさらに容易で、より表示面積の広い画像表示装置を実現できる。
【０２５４】
【発明の効果】
以上のように、本発明の画像表示装置は、マトリクス状に配置された複数の画素と、該画素の各列に配置された複数のデータ信号線及び該画素の行に対応して配置された走査信号線とを有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のためのデータを供給される表示部と、該複数のデータ信号線に所定のタイミング信号に同期して映像信号を出力する、同一のデータ信号線に接続された複数のデータ信号線駆動回路と、該複数の走査信号線に所定のタイミング信号に同期して走査信号を出力する走査信号線駆動回路とを備え、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、所定のタイミングで動作するシフトレジスタ部と、そのシフトレジスタ出力に応じて別途入力される２値データ信号をサンプリングして保持するデータ保持部と、その保持された２値データ信号に応じて、点灯用電位と非点灯用電位との２値データ電位を切りかえるデータ切替部と、そのデータ切替部の出力とデータ信号線との間に設けられ、外部から入力される転送指示信号によって上記データ切替部の出力制御を行う出力制御部とを備えた２値データ信号線駆動回路である構成である。
【０２５５】
これにより、２値のテキストデータのみ表示できればよい場合は、２値データ信号線駆動回路ＢＩＮＳＤのみを駆動するようにすれば、他方のデータ信号線駆動回路（例えばアナログデータ信号線駆動回路ＳＤ）の分だけ消費電力を抑えることができる。それゆえ、使用時と待機時とでそれぞれの要求に合った駆動ができ、低消費電力化が可能になるという効果を奏する。
【０２５６】
また、２値データ信号線駆動回路にて２階調の画像データを供給して部分的に上書きすることが可能になる。それゆえ、表示複数の画像データを、予め合成することなく、重ねて表示することが可能になるという効果を奏する。
【０２５７】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路において、データ信号線への出力が複数のデータ信号線に接続されている構成である。
【０２５８】
これにより、そのデータ信号線駆動回路では他方のデータ信号線駆動回路より低い周波数で駆動する。それゆえ、上記の構成による効果に加えて、さらに低消費電力化することができるという効果を奏する。
【０２５９】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路は、データ信号線への出力タイミングが互いに重ならない構成である。
【０２６０】
これにより、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することがない。それゆえ、上記の構成による効果に加えて、いっそう良好な表示を得ることができるという効果を奏する。
【０２６１】
また、本発明の画像表示装置は、上記の構成に加えて、上記転送指示信号を水平帰線期間中にアクティブにし、一括して点灯用電位または非点灯用電位を供給する構成である。
【０２６２】
これにより、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することがない。それゆえ、上記の構成による効果に加えて、いっそう良好な表示を得ることができるという効果を奏する。
【０２６３】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路のうち、表示するデータが供給されないほうは、駆動を停止させる構成である。
【０２６４】
これにより、そのデータ信号線駆動回路では他方のデータ信号線駆動回路と異なり電力を消費しない。それゆえ、上記の構成による効果に加えて、さらに低消費電力化することができるという効果を奏する。
【０２６５】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、上記シフトレジスタ部のタイミング信号の入力部と前記データ保持部の２値データ信号入力部とにレベルシフタを設け、上記データ保持部が、そのレベルシフタで昇圧されたタイミング信号によるシフトレジスタ出力に応じて前記２値データ信号をサンプリング後、保持する構成である。
【０２６６】
これにより、データ信号線駆動回路を構成するシフトレジスタの駆動電圧より低い入力信号が印加されるような場合でも、問題なく画素を駆動することができるので、低電圧の入力信号に対応できる。それゆえ、上記の構成による効果に加えて、より低い消費電力で良好に画像表示することができるという効果を奏する。
【０２６７】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、上記シフトレジスタの出力信号がアクティブの間のみ動作する構成である。
【０２６８】
これにより、レベルシフタが必要以外は停止する。それゆえ、上記の構成による効果に加えて、いっそう消費電力を削減することができるという効果を奏する。
【０２６９】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが電流駆動型である構成である。
【０２７０】
これにより、レベルシフタを構成するトランジスタの特性が低い場合でも、レベルシフタは動作が可能である。それゆえ、上記の構成による効果に加えて、いっそう消費電力を削減することができるという効果を奏する。
【０２７１】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、動作のオンオフを切り替えるための入力スイッチング素子を有しており、上記入力スイッチング素子が、その入力スイッチング素子が遮断するレベルの信号を入力されることによって、上記レベルシフタが動作を停止する構成である。
【０２７２】
これにより、レベルシフタが動作を停止する際、入力スイッチング素子に電流が流れないようにすることができる。それゆえ、上記の構成による効果に加えて、レベルシフタを停止できるとともに、停止中、入力スイッチング素子に流れる電流分だけ、消費電力をいっそう低減することができるという効果を奏する。
【０２７３】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、それへの電力供給を停止されることで、動作を停止する構成である。
【０２７４】
これにより、レベルシフタが動作を停止する際、レベルシフタヘの電力供給が停止する。それゆえ、上記の構成による効果に加えて、レベルシフタを停止できるとともに、動作中にレベルシフタで消費する電力の分だけ、消費電力をいっそう低減することができるという効果を奏する。
【０２７５】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、上記２値データ信号が入力されるトランジスタと、このトランジスタのゲート容量を上記２値データ信号の伝送線から切り離す入力制御部とを有している構成である。
【０２７６】
これにより、当該伝送線の負荷容量となるゲート容量は、動作中のレベルシフタのもののみに限定され、レベルシフタの停止時にはこのゲート容量をなくすことができる。それゆえ、上記の構成による効果に加えて、２値データ信号の伝送線の容量を低減し、消費電力をいっそう削減することができるという効果を奏する。
【０２７７】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成するスイッチ素子は多結晶シリコン薄膜トランジスタからなる構成である。
【０２７８】
これにより、画素や、データ信号線駆動回路、あるいは走査信号線駆動回路のように、広い表示面積を確保するために多結晶シリコン薄膜トランジスタが使用される回路であっても、上記のようにレベルシフタを設けることで、駆動電圧を十分低減することができる。それゆえ、上記の構成による効果に加えて、広い表示面積と駆動電圧の低減とを良好に両立させることができるという効果を奏する。
【０２７９】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成する各スイッチ素子が６００度以下のプロセス温度で製造される構成である。
【０２８０】
これにより、基板として安価なガラス基板を使用することができる。それゆえ、上記の構成による効果に加えて、より表示面積の広い画像表示装置を安価に提供できるという効果を奏する。
【０２８１】
また、本発明の画像表示装置は、上記の構成に加えて、上記転送指示信号が上記２値データ信号線駆動回路に入力される際に上記２値データ電位の電位の変動を抑制する２値データ電位安定部を有する構成である。
【０２８２】
これにより、２値データ信号線駆動回路の２値データ電位を安定化することができる。それゆえ、上記の構成による効果に加えて、所望の電位をデータ信号線に良好に充電することができ、画像表示装置の画質劣化を抑えることができるという効果を奏する。
【０２８３】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ電位安定部が、上記２値データ信号線駆動回路に上記２値データ電位を供給する２値データ電位供給線から電荷を受け取って保持する電荷保持部と、上記電荷保持部で保持される電荷量を抵抗値にて決定する電流制御部とを備えた構成である。
【０２８４】
これにより、データ信号線駆動回路へ供給する電位（電荷）を電荷保持部に保持することにより、転送指示信号が作用している間は、電荷保持部から電荷を供給すればよい。２値データ信号線駆動回路へ供給される２値データ電位は、転送指示信号が非作用時に電荷保持部に供給すればよい。それゆえ、上記の構成による効果に加えて、安価で簡素な構成で２値データ信号線駆動回路の２値データ電位を安定化することができるという効果を奏する。また、電流増幅回路を必要としないため、いっそう消費電力の増加を抑制することができるという効果を奏する。
【０２８５】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ電位安定部が、上記２値データ信号線駆動回路に上記２値データ電位を供給する２値データ電位供給線から電荷を受け取って保持する電荷保持部と、１水平走査期間ごとに極性反転しながら上記電荷保持部に入力されて保持される電荷量を、画面表示の１水平走査期間の周波数より大きい遮断周波数を持つことで決定する周波数制御部とを備えた構成である。
【０２８６】
これにより、データ信号線駆動回路へ供給する電位（電荷）を電荷保持部に保持することにより、転送指示信号が作用している間は、電荷保持部から電荷を供給すればよい。２値データ信号線駆動回路へ供給される２値データ電位は、転送指示信号が非作用時に電荷保持部に供給すればよい。それゆえ、上記の構成による効果に加えて、安価で簡素な構成で２値データ信号線駆動回路の２値データ電位を安定化することができるという効果を奏する。また、電流増幅回路を必要としないため、いっそう消費電力の増加を抑制することができるという効果を奏する。
【０２８７】
また、本発明の画像表示装置は、上記の構成に加えて、上記電荷保持部が保持する電荷の容量が、少なくとも上記複数のデータ信号線の総容量よりも大きい構成である。
【０２８８】
これにより、転送指示信号が作用している間、電荷保持部に蓄えられた電荷を供給するだけでよく、外部から新たに電荷を供給する必要がない。それゆえ、上記の構成による効果に加えて、いっそう消費電力の増加を抑制することができるという効果を奏する。
【０２８９】
また、本発明の画像表示装置は、上記の構成に加えて、上記電流制御部と上記電荷保持部との時定数は、２値データ信号線駆動回路以外のデータ信号線駆動回路から供給される映像信号の上記表示部での表示期間内に上記２値データ電位を十分な電位に安定させる程度の値をとる構成である。
【０２９０】
これにより、映像信号の表示期間内に十分に電位を保持することが可能となる。つまり、転送指示信号が作用するまでに、電荷保持部に十分に電荷を蓄えることが可能となるので、外部から新たに電荷を供給する必要がない。それゆえ、上記の構成による効果に加えて、いっそう消費電力の増加を抑制することができるという効果を奏する。
【０２９１】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ信号線駆動回路が、水平帰線期間中であって転送指示信号がオフのときに、データ信号線の電位を、上記２値データ信号線駆動回路以外のデータ信号線駆動回路における、今回の水平有効期間（水平表示期間、１Ｈ）のデータに対するデータ信号線の電位と次の水平有効期間のデータに対するデータ信号線の電位との中間の電位であるプリチャージ電位にする構成である。
【０２９２】
これにより、上記２値データ信号線駆動回路以外のデータ信号線駆動回路とともに用いられて複数種類のデータ供給を行うために設けられている２値データ信号線駆動回路を、プリチャージ機能のための回路として兼用することができる。それゆえ、上記の構成による効果に加えて、簡素な構成で複数種類のデータの供給と表示品位の向上とを行うことができるという効果を奏する。
【０２９３】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ信号線駆動回路が、上記２値データ電位と所定の基準電位との差を画像データとして上記データ信号線に供給し、この基準電位を、上記プリチャージ電位として用いる構成である。
【０２９４】
これにより、外部から、新たに上記プリチャージ電位を供給する必要がない。それゆえ、上記の構成による効果に加えて、より簡素な構成でプリチャージによる表示品位の向上を行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る画像表示装置の一構成例を示すブロック図である。
【図２】本発明における２値データ信号線駆動回路の動作を示すタイミングチャートである。
【図３】本発明における２値データ信号線駆動回路の一構成例を示すブロック図である。
【図４】本発明におけるデータ保持部の一構成例を示すブロック図である。
【図５】本発明における２値データ信号線駆動回路の他の構成例を示すブロック図である。
【図６】本発明における２値データ信号線駆動回路のさらに他の構成例を示すブロック図である。
【図７】本発明における２値データ信号線駆動回路の動作を示すタイミングチャートである。
【図８】本発明における２値データ信号線駆動回路のさらに他の構成例を示すブロック図である。
【図９】電圧駆動型のレベルシフタの構成例を示す回路図である。
【図１０】電流駆動型のレベルシフタの構成例を示す回路図である。
【図１１】レベルシフタの入出力波形を示すタイミングチャートである。
【図１２】本発明におけるシフトレジスタの一構成例を示すブロック図である。
【図１３】本発明におけるシフトレジスタの動作を示すタイミングチャートである。
【図１４】（ａ）は、セット・リセット・フリップフロップの一構成例における入出力端子を示すブロック図であり、（ｂ）は、その内部の回路構成を示す回路図である。
【図１５】セット・リセット・フリップフロップの動作を示すタイミングチャートである。
【図１６】シフトレジスタにおけるクロック信号、スタート信号用レベルシフタの構成例を示す回路図である。
【図１７】レベルシフタ付きデータ保持部の構成例を示す回路図である。
【図１８】本発明に係る画像表示装置の他の構成例を示すブロック図である。
【図１９】本発明に係る画像表示装置のさらに他の構成例を示すブロック図である。
【図２０】本発明に係る画像表示装置における駆動波形の例を示すタイミングチャートである。
【図２１】本発明に係る２値データ電位安定部の一構成例を示す回路図である。
【図２２】本発明におけるプリチャージ動作時の波形を示す説明図である。
【図２３】本発明に係る２値データ電位安定部の他の構成例を示す回路図である。
【図２４】画像表示装置のさらに他の構成例を示すブロック図である。
【図２５】画素の構成を示す回路図である。
【図２６】プリチャージ動作時の波形を示す説明図である。
【図２７】プリチャージ非動作時の波形を示す説明図である。
【図２８】２値データ信号線駆動回路ＢＩＮＳＤの一構成例を示すブロック図である。
【図２９】シフトレジスタ部の一構成例を示すブロック図である。
【図３０】ＳＯＲ部の一構成例を示すブロック図である。
【図３１】ＳＥＬ−ＬＯＧ部の一構成例を示すブロック図である。
【図３２】ＳＥＬ−ＬＯＧ部の入出力信号の波形を示すタイミングチャートである。
【図３３】セレクタ部の一構成例を示すブロック図である。
【図３４】セレクタ部の詳細な構成例を示すブロック図である。
【図３５】内部セレクタの一構成例を示すブロック図である。
【図３６】２値データ信号が有意でないときのプリチャージ動作を示すタイミングチャートである。
【図３７】２値データ信号が有意であるときのプリチャージ動作を示すタイミングチャートである。
【図３８】プリチャージ電位を液晶駆動白電位と兼用せずに別個に設けた場合のブロック図である。
【図３９】図３８の例における内部セレクタの一構成例を示すブロック図である。
【図４０】従来の画像表示装置の構成例を示すブロック図である。
【図４１】画素の構成を示すブロック図である。
【図４２】従来の画像表示装置を構成するデータ信号線駆動回路の構成例を示すブロック図である。
【図４３】従来の画像表示装置を構成するデータ信号線駆動回路の構成例を示すブロック図である。
【図４４】従来の画像表示装置を構成するデータ信号線駆動回路の構成例を示すブロック図である。
【図４５】従来の画像表示装置を構成するデータ信号線駆動回路の構成例を示すブロック図である。
【図４６】画像表示装置を構成する走査線駆動回路の構成例を示すブロック図である。
【符号の説明】
２１ データ保持部
２２ データ制御部
１１３ レベルシフタ
１１３ａ レベルシフト部
１１３ｂ 電力供給制御部
１１３ｃ 入力制御部
１１３ｄ 入力スイッチング素子遮断制御部
１１３ｅ 出力安定部
ＡＲＹ 画素アレイ
ＡＳＷＡ、ＡＳＷＢ アナログスイッチ
ＢＡ ２値データ電位増幅回路
ＢＩＮＳＤ ２値データ信号線駆動回路
ＢＩＮＭＥＭ ２値データ格納部
ＣＫ クロック信号
ＣＫＳ クロック信号
ＣＫＬＳ クロック信号用レベルシフタ
ＣＬ 液晶容量
ＣＮＴＴＲＦ 出力制御部
ＣＳ 補助容量
ＣＴＬ 制御信号回路
ＤＡＴ 映像信号
ＤＡＴＭＥＭ 多階調データ格納部
ＤＩＧＤＡＴ ２値データ信号
ＥＮＡ 制御信号
Ｆ セット・リセット型フリップフロップ回路
ＧＤ 走査信号線駆動回路
ＧＬｎ 走査信号線
ＩＮ 入力信号
ＩＮＢ 入力信号
ＩＮＶ１、ＩＮＶ２ インバータ
Ｌａｔｃｈ データ保持部
ＬＳ スタート信号ＳＰ用レベルシフタ
Ｎ２、Ｎ３、Ｎ６、Ｎ７ Ｎ型ＭＯＳトランジスタ
ｎｉＴｒ１、ｎｉＴｒ２ Ｎチャネルトランジスタ
ｎｖＴｒ１、ｎｖＴｒ２ Ｎチャネルトランジスタ
ＯＵＴ 出力電圧
Ｐ１、Ｐ４、Ｐ５ Ｐ型ＭＯＳトランジスタ
ＰＣＬＴ プリチャージコントロール信号
ＰＩＣＳＴ 表示状態切替信号
ｐｉＴｒ１、ｐｉＴｒ２ Ｐチャネルトランジスタ
ＰＩＸ 画素
Ｐｒｏｔ 保護回路
ＰＶＩＤ プリチャージ電位
ｐｖＴｒ１、ｐｖＴｒ２ Ｐチャネルトランジスタ
ＰＷＣ パルス幅制御信号
ＳＡ プリチャージ・白書き込み信号
ＳＢ 黒書き込み信号
ＳＤ アナログデータ信号線駆動回路
ＳＬ、ＳＬｎ データ信号線
ＳＥＬ データ切替部
ＳＡＭＰ サンプリング部
ＳＩＭＰ スーパーインポーズ指示信号
ＳＭＰ、ＳＭＰｎ サンプリング信号
ＳＭＰ１＿１、ＳＭＰ１＿２、ＳＭＰ１＿ｎ 出力信号
ＳＭＰ２＿１、ＳＭＰ２＿２、ＳＭＰ２＿ｎ 出力信号
ＳＰ スタート信号
ＳＰＳ データスタート信号
ＳＰＧ 走査スタート信号
ＳＲ１、ＳＲ２ シフトレジスタ
ＳＴ ２値データ電位安定部
ＳＷ スイッチ素子
ＴＲＦ 転送指示信号
ＶＢ 非点灯用電位（２値データ電位）
ＶＢ＿Ｌ ２値データ電位供給線
ＶＣＣ 電源
ＶＣＯＭ 対向電位
ＶＷ 点灯用電位
【発明の属する技術分野】
本発明は、データ信号線駆動回路や走査信号線駆動回路等の駆動回路を備えた画像表示装置に関するものである。
【０００２】
【従来の技術】
本発明の対象技術である画像表示装置の例として、ここではアクティブマトリックス型液晶表示装置について述べる。ただし、本発明はこれに限定されるものでなく、他の画像表示装置についても有効である。
【０００３】
従来の画像表示装置の一つとして、アクティブマトリックス駆動方式の液晶表示装置が知られている。この画像表示装置は図４０に示すように、画素アレイと走査信号線駆動回路ＧＤとデータ信号線駆動回路ＳＤとからなっている。画素アレイには互いに交差する多数の走査信号線ＧＬと多数のデータ信号線ＳＬとを備えており、隣接する２走査信号線ＧＬと隣接する２データ信号線で包囲された部分に画素ＰＩＸがマトリクス状に設けられている。データ信号線駆動回路ＳＤは、クロック信号ＳＣＫ等のタイミング信号に同期して、入力された映像信号ＤＡＴをサンプリングし、必要に応じて増幅して、各データ信号線ＳＬに書きこむ働きをする。
【０００４】
図４０における画素ＰＩＸは、図４１に示すように、スイッチング素子である電界効果型のトランジスタからなるスイッチ素子ＳＷと、画素容量（液晶容量ＣＬ及び必要に応じて付加される補助容量ＣＳよりなる）とによって構成される。図４１において、スイッチ素子ＳＷのドレイン及びソースを介してデータ信号線ＳＬと画素容量の一方の電極とが接続され、スイッチ素子ＳＷのゲートは走査信号線ＧＬに接続され、画素容量の他方の電極は全画素共通の共通電極線に接続されている。そして、各液晶容量ＣＬに印加される電圧により、液晶の透過率または反射率が変調され、表示に共する。
【０００５】
次に、映像信号ＤＡＴをデータ信号線に書き込む方式について述べる。データ信号線の駆動方法としては、アナログ方式とデジタル方式とがある。アナログ方式は中でも点順次駆動方法と線順次駆動方法とがある。また、デジタル方式の中でも、アンプを具備するものとアンプを具備しないものとがある。
【０００６】
図４２は、点順次方式のデータ信号線駆動回路である。点順次駆動方式では、同図に示すように、映像信号線（ＤＡＴＬＩＮＥとする）に入力された映像信号ＤＡＴを、複数のフリップフロップ回路ＦＦからなるシフトレジスタの各ラッチ段の出力パルスＮ（すなわち、Ｎ１、Ｎ２…）に同期させてサンプリング回路としてのアナログスイッチＡＳＷを開閉することにより、データ信号線ＳＬ（すなわちＳＬ１、ＳＬ２、…）に書きこむ。ここで、同図の構成では、隣接する２個のフリップフロップ回路ＦＦの出力信号Ｎの重なりパルスからサンプリング信号Ｓ、ＳＢ（すなわちＳ１、Ｓ２、…、Ｓ１Ｂ、Ｓ２Ｂ、…）を生成しており、サンプリング信号の立ち下り（終端）のタイミングにおける映像信号ＤＡＴがデータ信号線ＳＬに書きこまれることになる。
【０００７】
また、図４３は、線順次方式のデータ信号線駆動回路の例である。線順次駆動方式では、同図に示すように、映像信号線（ＤＡＴＬＩＮＥとする）に入力された映像信号ＤＡＴを、複数のフリップフロップ回路ＦＦからなるシフトレジスタの各ラッチ段の出力パルスＮに同期させてサンプリングのためのアナログスイッチＡＳＷを開閉することにより取り込んだ後、１水平走査期間分の信号を同時に次段に転送し、アンプＡＭを介して、データ信号線ＳＬに書きこむ。
【０００８】
また、図４４は、アンプを具備にしないデジタル方式のデータ信号線駆動回路の例である。この方式では、デジタル映像信号線（ＤＩＧＬＩＮＥとする）に入力されたデジタル映像信号ＤＩＧを、複数のフリップフロップ回路ＦＦからなるシフトレジスタの各ラッチ段の出力パルスＮに同期させてフリップフロップ回路ＬＴに取り込んだあと、１水平走査期間分の信号を同時に次段に転送し、デジタルアナログ変換回路ＤＡによりアナログ信号に変換して、データ信号線ＳＬに書きこむ。
【０００９】
また、図４５はアンプＡＭＰを具備するデジタル方式のデータ信号線駆動回路の例である。この方式では、デジタル映像信号線ＤＩＧＬＩＮＥに入力されたデジタル映像信号ＤＩＧを複数のフリップフロップ回路ＦＦからなるシフトレジスタの各ラッチ段の出力パルスＮに同期させてフリップフロップ回路ＬＴに取り込んだあと、１水平走査期間分の信号を同時に次段に転送し、デジタルアナログ変換回路ＤＡによりアナログ信号に変換し、さらにアンプＡＭで増幅して、データ信号線ＳＬに書きこむ。
【００１０】
図４６は、走査信号線駆動回路の例である。同図に示すように、走査信号線駆動回路においては、クロック信号ＧＣＫに同期して転送されるパルス信号とパルス幅を規定する信号ＧＥＮとの積（ＡＮＤ）信号により走査信号として走査信号線ＧＬ（すなわちＧＬ１、ＧＬ２、…）に出力する。上述のようにこの走査信号により映像信号の画素への書き込み及び保持を制御するものである。
【００１１】
また、多階調画像上にテキストや図形のような２値で表示されるような画像を合成して表示する場合、多階調データを記憶している多階調データ格納部と２値の画像データを格納する２値データ格納部とさらにそれを合成した画像データを格納する合成データ格納部が必要となり、そこで合成されたデータが画像データとしてデータ信号線駆動回路ＳＤに入力される。
【００１２】
【発明が解決しようとする課題】
ところで、従来の画像表示装置においては、図４０のように、データ信号線駆動回路や走査信号線駆動回路はそれぞれ１組ずつ配置されているのが一般的である。したがって、表示する映像のフォーマットは１種類に限定されることが多い。複数のフォーマットの映像を表示可能な画像表示装置も存在するが、それは外部回路で表示装置に入力する信号（制御信号や映像信号）を変換しているに過ぎず、表示装置自体の駆動はほとんど同じである。すなわち、どのようなフォーマットの映像を表示する場合においても、同一の回路（データ信号線駆動回路および走査信号線駆動回路）が動作するので消費電力はほとんど変わらない。
【００１３】
ところで、近年、携帯機器の使用可能長時間化の要求に伴い、表示装置に対しても低消費電力化の要求が強くなっている。ここで、携帯機器においては、常に使用状態にあるとは限らず、その大部分の時間が待機状態であることが多い。また、使用時と待機時とでは、表示する映像やフォーマットが異なることが多い。例えば、待機時には、メニュー画面や時刻など表示できればよく、精細度や表示色数などは低くてもよい場合がある。むしろ、低消費電力化による使用時間の長時間化が重要である。一方、使用時には、大量の文章や図形、写真などの画像を表示することが多く、高品位の表示が求められる。このときには、携帯機器のほかの部分（例えば、通信モジュールや入力インターフェイス部、演算処理部など）で消費電力が大きくなるので、表示モジュールでの消費電力の比率が小さくなる。したがって、使用時における低消費電力化への要求は待機時ほど強くないのが一般的である。
【００１４】
また、駆動回路が１つしかない従来構成においては、画像表示装置に複数の画像データを重ねて表示させようとする場合、予め合成した画像データとして、画像表示装置に入力する必要がある。そのため、外部に複数の画像を合成する画像処理回路を設ける必要がある。
【００１５】
本発明は、上記問題点に鑑みなされたものであり、その目的は、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供することにある。また、複数の画像データを、予め合成することなく、重ねて表示することが可能な画像表示装置を提供することにある。
【００１６】
【課題を解決するための手段】
上記の課題を解決するため、本発明の画像表示装置は、マトリクス状に配置された複数の画素と、該画素の各列に配置された複数のデータ信号線及び該画素の行に対応して配置された走査信号線とを有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のためのデータを供給される表示部と、該複数のデータ信号線に所定のタイミング信号に同期して映像信号を出力する、同一のデータ信号線に接続された複数のデータ信号線駆動回路と、該複数の走査信号線に所定のタイミング信号に同期して走査信号を出力する走査信号線駆動回路とを備え、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、所定のタイミングで動作するシフトレジスタ部と、そのシフトレジスタ出力に応じて別途入力される２値データ信号をサンプリングして保持するデータ保持部と、その保持された２値データ信号に応じて、点灯用電位と非点灯用電位との２値データ電位を切りかえるデータ切替部と、そのデータ切替部の出力とデータ信号線との間に設けられ、外部から入力される転送指示信号によって上記データ切替部の出力制御を行う出力制御部とを備えた２値データ信号線駆動回路であることを特徴としている。
【００１７】
この構成においては、上記複数のデータ信号線駆動回路の少なくとも一つは、２値のデータ信号に応じて、外部から供給される２値データ電位（点灯用電位または非点灯用電位）を決定し、所定の期間内に外部からのタイミング信号に応じて上記２値データ電位をデータ信号線に供給する２値データ信号線駆動回路を備えている。
【００１８】
上記の構成により、出力制御部によって、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路においては、２値データ信号線駆動回路（ＢＩＮＳＤ）として、２値データ電位をデータ信号線に供給するか否かが制御される。例えば、上記出力制御部は、データ保持部で保持されて出力される２値データ信号が有意な場合に、データ信号線に点灯用電位または非点灯用電位を供給するようにすることができる。また、他の少なくとも一つのデータ信号線駆動回路（例えばアナログデータ信号線駆動回路（ＳＤ））は、これとは無関係にデータ供給・表示を行う。したがって、例えば携帯電話の待機時のように２値のテキストデータのみ表示できればよい場合は、２値データ信号線駆動回路ＢＩＮＳＤのみを駆動するようにすれば、他方のデータ信号線駆動回路（例えばアナログデータ信号線駆動回路ＳＤ）の分だけ消費電力を抑えることができる。それゆえ、使用時と待機時とでそれぞれの要求に合った駆動ができ、低消費電力化が可能になる。
【００１９】
すなわち、２値データ信号線駆動回路ＢＩＮＳＤでのみデータ信号線を駆動することとし、このとき、他方のデータ信号線駆動回路（例えばアナログデータ信号線駆動回路ＳＤ）に対してスタート信号ＳＰ、クロック信号ＣＫおよび映像信号ＤＡＴを停止させることにより、使用時と待機時とでそれぞれの要求に合った駆動が可能になる。
【００２０】
また、上記他方のデータ信号線駆動回路（例えばアナログデータ信号線駆動回路ＳＤ）では多階調の画像データを表示し、そこへ、２値データ信号線駆動回路ＢＩＮＳＤにて２階調の画像データを供給して部分的に上書きすることが可能になる。それゆえ、表示複数の画像データを、予め合成することなく、重ねて表示することが可能になる。
【００２１】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路において、データ信号線への出力が複数のデータ信号線に接続されていることを特徴としている。
【００２２】
上記の構成により、複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路において、データ信号線への出力が複数のデータ信号線に接続されている。したがって、そのデータ信号線駆動回路では他方のデータ信号線駆動回路より低い周波数で駆動する。それゆえ、上記の構成による効果に加えて、さらに低消費電力化することができる。
【００２３】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路は、データ信号線への出力タイミングが互いに重ならないことを特徴としている。
【００２４】
上記の構成により、上記複数のデータ信号線駆動回路は、データ信号線への出力タイミングが互いに重ならない。したがって、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することがない。それゆえ、上記の構成による効果に加えて、いっそう良好な表示を得ることができる。
【００２５】
また、本発明の画像表示装置は、上記の構成に加えて、上記転送指示信号を水平帰線期間中にアクティブにし、一括して点灯用電位または非点灯用電位を供給することを特徴としている。
【００２６】
上記の構成により、上記転送指示信号を水平帰線期間中にアクティブにし、一括して点灯用電位または非点灯用電位を供給する。したがって、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することがない。それゆえ、上記の構成による効果に加えて、いっそう良好な表示を得ることができる。
【００２７】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路のうち、表示するデータが供給されないほうは、駆動を停止させることを特徴としている。
【００２８】
上記の構成により、上記複数のデータ信号線駆動回路のうち、表示するデータが供給されないほうは停止させる。したがって、そのデータ信号線駆動回路では他方のデータ信号線駆動回路と異なり電力を消費しない。それゆえ、上記の構成による効果に加えて、さらに低消費電力化することができる。
【００２９】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、上記シフトレジスタ部のタイミング信号の入力部と前記データ保持部の２値データ信号入力部とにレベルシフタを設け、上記データ保持部が、そのレベルシフタで昇圧されたタイミング信号によるシフトレジスタ出力に応じて前記２値データ信号をサンプリング後、保持することを特徴としている。
【００３０】
上記の構成により、上記シフトレジスタ部のタイミング信号の入力部と前記データ保持部の２値データ信号入力部にレベルシフタを設ける。したがって、上記所定のタイミング信号と２値データ信号が電源電圧より低い電位を持つなどの原因により、データ信号線駆動回路を構成するシフトレジスタの駆動電圧より低い入力信号が印加されるような場合でも、問題なく画素を駆動することができるので、低電圧の入力信号に対応できる。それゆえ、上記の構成による効果に加えて、より低い消費電力で良好に画像表示することができる。
【００３１】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、上記シフトレジスタの出力信号がアクティブの間のみ動作することを特徴としている。
【００３２】
上記の構成により、上記レベルシフタが、上記シフトレジスタの出力信号がアクティブの間のみ動作する。したがって、レベルシフタが必要以外は停止する。それゆえ、上記の構成による効果に加えて、いっそう消費電力を削減することができる。
【００３３】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが電流駆動型であることを特徴としている。
【００３４】
上記の構成により、レベルシフタが電流駆動型である。したがって、レベルシフタを構成するトランジスタの特性が低い場合でも、レベルシフタは動作が可能である。それゆえ、上記の構成による効果に加えて、いっそう消費電力を削減することができる。
【００３５】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、動作のオンオフを切り替えるための入力スイッチング素子を有しており、上記入力スイッチング素子が、その入力スイッチング素子が遮断するレベルの信号を入力されることによって、上記レベルシフタが動作を停止することを特徴としている。
【００３６】
上記の構成により、レベルシフタの入力スイッチング素子が、遮断するレベルの信号を入力されることによって、レベルシフタが動作を停止する。したがって、レベルシフタが動作を停止する際、入力スイッチング素子に電流が流れないようにすることができる。それゆえ、上記の構成による効果に加えて、レベルシフタを停止できるとともに、停止中、入力スイッチング素子に流れる電流分だけ、消費電力をいっそう低減することができる。
【００３７】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、それへの電力供給を停止されることで動作を停止することを特徴としている。
【００３８】
上記の構成により、上記各レベルシフタヘの電力供給が停止されて、当該レベルシフタが停止する。したがって、レベルシフタが動作を停止する際、レベルシフタヘの電力供給が停止する。それゆえ、上記の構成による効果に加えて、レベルシフタを停止できるとともに、動作中にレベルシフタで消費する電力の分だけ、消費電力をいっそう低減することができる。
【００３９】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、上記２値データ信号が入力されるトランジスタと、このトランジスタのゲート容量を上記２値データ信号の伝送線から切り離す入力制御部とを有していることを特徴としている。
【００４０】
上記の構成により、上記レベルシフタに入力される２値データ信号が入力されるトランジスタのゲート容量が、レベルシフタの停止時には２値データ信号の伝送線から切り離される。したがって、当該伝送線の負荷容量となるゲート容量は、動作中のレベルシフタのもののみに限定され、レベルシフタの停止時にはこのゲート容量をなくすことができる。それゆえ、上記の構成による効果に加えて、２値データ信号の伝送線の容量を低減し、消費電力をいっそう削減することができる。
【００４１】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成するスイッチ素子は多結晶シリコン薄膜トランジスタからなることを特徴としている。
【００４２】
上記の構成により、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成するスイッチ素子は多結晶シリコン薄膜トランジスタからなる。したがって、画素や、データ信号線駆動回路、あるいは走査信号線駆動回路のように、広い表示面積を確保するために多結晶シリコン薄膜トランジスタが使用される回路であっても、上記のようにレベルシフタを設けることで、駆動電圧を十分低減することができる。それゆえ、上記の構成による効果に加えて、広い表示面積と駆動電圧の低減とを良好に両立させることができる。
【００４３】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成する各スイッチ素子が６００度以下のプロセス温度で製造されることを特徴としている。
【００４４】
上記の構成により、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成する各スイッチ素子が、６００度（℃）以下のプロセス温度で製造される。したがって、基板として安価なガラス基板を使用することができる。それゆえ、上記の構成による効果に加えて、より表示面積の広い画像表示装置を安価に提供できる。
【００４５】
また、本発明の画像表示装置は、上記の構成に加えて、上記転送指示信号が上記２値データ信号線駆動回路に入力される際に上記２値データ電位の電位の変動を抑制する２値データ電位安定部を有することを特徴としている。
【００４６】
上記の構成により、上記転送指示信号が上記２値データ信号線駆動回路に入力される際に、２値データ電位安定部によって上記２値データ電位の電位の変動が抑制される。したがって、２値データ信号線駆動回路の２値データ電位を安定化することができる。それゆえ、上記の構成による効果に加えて、所望の電位をデータ信号線に良好に充電することができ、画像表示装置の画質劣化を抑えることができる。
【００４７】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ電位安定部が、上記２値データ信号線駆動回路に上記２値データ電位を供給する２値データ電位供給線から電荷を受け取って保持する電荷保持部と、上記電荷保持部で保持される電荷量を抵抗値にて決定する電流制御部とを備えたことを特徴としている。
【００４８】
上記の構成により、上記２値データ電位安定部が、電流制御部と電荷保持部とを備える。したがって、データ信号線駆動回路へ供給する電位（電荷）を電荷保持部に保持することにより、転送指示信号が作用している間は、電荷保持部から電荷を供給すればよい。２値データ信号線駆動回路へ供給される２値データ電位は、転送指示信号が非作用時に電荷保持部に供給すればよい。その結果、転送指示信号が２値データ信号線駆動回路に入力される際に２値データ信号線駆動回路に入力される２値データ電位の電位の変動（減少）が抑制される。また、電流制御部を用いることにより、必要以上に電流を流すことなく電荷保持部に供給できるので、その分、消費電力の増加を抑えることができる。それゆえ、上記の構成による効果に加えて、安価で簡素な構成で２値データ信号線駆動回路の２値データ電位を安定化することができる。また、電流増幅回路を必要としないため、いっそう消費電力の増加を抑制することができる。
【００４９】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ電位安定部が、上記２値データ信号線駆動回路に上記２値データ電位を供給する２値データ電位供給線から電荷を受け取って保持する電荷保持部と、１水平走査期間ごとに極性反転しながら上記電荷保持部に入力されて保持される電荷量を、画面表示の１水平走査期間の周波数より大きい遮断周波数を持つことで決定する周波数制御部とを備えたことを特徴としている。
【００５０】
上記の構成により、上記２値データ電位安定部が、周波数御部と電荷保持部とを備える。したがって、データ信号線駆動回路へ供給する電位（電荷）を電荷保持部に保持することにより、転送指示信号が作用している間は、電荷保持部から電荷を供給すればよい。２値データ信号線駆動回路へ供給される２値データ電位は、転送指示信号が非作用時に電荷保持部に供給すればよい。その結果、転送指示信号が２値データ信号線駆動回路に入力される際に２値データ信号線駆動回路に入力される２値データ電位の電位の変動（減少）が抑制される。また、周波数制御部を用いることにより、必要以上に電流を流すことなく電荷保持部に供給できるので、その分、消費電力の増加を抑えることができる。それゆえ、上記の構成による効果に加えて、安価で簡素な構成で２値データ信号線駆動回路の２値データ電位を安定化することができる。また、電流増幅回路を必要としないため、いっそう消費電力の増加を抑制することができる。
【００５１】
また、本発明の画像表示装置は、上記の構成に加えて、上記電荷保持部が保持する電荷の容量が、少なくとも上記複数のデータ信号線の総容量よりも大きいことを特徴としている。
【００５２】
上記の構成により、上記電荷保持部が保持する電荷の容量が、少なくとも上記複数のデータ信号線の総容量よりも大きい。したがって、転送指示信号が作用している間、電荷保持部に蓄えられた電荷を供給するだけでよく、外部から新たに電荷を供給する必要がない。それゆえ、上記の構成による効果に加えて、いっそう消費電力の増加を抑制することができる。
【００５３】
また、本発明の画像表示装置は、上記の構成に加えて、上記電流制御部と上記電荷保持部との時定数は、２値データ信号線駆動回路以外のデータ信号線駆動回路から供給される映像信号の上記表示部での表示期間内に上記２値データ電位を十分な電位に安定させる程度の値をとることを特徴としている。
【００５４】
上記の構成により、２値データ電位安定部を構成する、電流制御部と電荷保持部の時定数は、映像信号の表示期間内に上記２値データ電位を十分な電位に安定させる程度の値をとる。したがって、映像信号の表示期間内に十分に電位を保持することが可能となる。つまり、転送指示信号が作用するまでに、電荷保持部に十分に電荷を蓄えることが可能となるので、外部から新たに電荷を供給する必要がない。それゆえ、上記の構成による効果に加えて、いっそう消費電力の増加を抑制することができる。
【００５５】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ信号線駆動回路が、水平帰線期間中であって転送指示信号がオフのときに、データ信号線の電位を、上記２値データ信号線駆動回路以外のデータ信号線駆動回路における、今回の水平有効期間（水平表示期間、１Ｈ）のデータに対するデータ信号線の電位と次の水平有効期間のデータに対するデータ信号線の電位との中間の電位であるプリチャージ電位にすることを特徴としている。
【００５６】
上記の構成により、水平帰線期間中に、上記２値データ信号線駆動回路によって、データ信号線の電位が、今回の水平有効期間のデータに対するデータ信号線の電位と次の水平有効期間のデータに対するデータ信号線の電位との中間の電位であるプリチャージ電位になる。したがって、２値データ信号線駆動回路以外のデータ信号線駆動回路の電圧印加の能力が十分でない場合でも、今回の映像信号表示時後、データ信号線の電位が一旦プリチャージ電位にまで変化させられるので、次回の映像信号表示時までには、必要な電位にまでこの駆動回路によって十分電位を変化させることができる。その結果、データ信号線充電速度の補助とを行うことができ、表示品位を向上させることができる。また、上記２値データ信号線駆動回路以外のデータ信号線駆動回路とともに用いられて複数種類のデータ供給を行うために設けられている２値データ信号線駆動回路を、このようなプリチャージ機能のための回路として兼用することができ、構成の複雑化を防ぐことができる。それゆえ、上記の構成による効果に加えて、簡素な構成で複数種類のデータの供給と表示品位の向上とを行うことができる。
【００５７】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ信号線駆動回路が、上記２値データ電位と所定の基準電位との差を画像データとして上記データ信号線に供給し、この基準電位を、上記プリチャージ電位として用いることを特徴としている。
【００５８】
上記の構成により、データ信号線に供給するために用いられる基準電位（ＶＣＯＭ）を、上記プリチャージ電位として用いる。したがって、外部から、新たに上記プリチャージ電位を供給する必要がない。それゆえ、上記の構成による効果に加えて、より簡素な構成でプリチャージによる表示品位の向上を行うことができる。
また、本発明の画像表示装置は、マトリクス状に配置された複数の画素と、複数のデータ信号線及び複数の走査信号線とを有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のためのデータを供給される表示部と、該複数のデータ信号線に所定のタイミング信号に同期して映像信号を出力する、同一のデータ信号線に接続された複数のデータ信号線駆動回路と、該複数の走査信号線に所定のタイミング信号に同期して走査信号を出力する走査信号線駆動回路とを備え、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、所定のタイミングで動作するシフトレジスタ部と、そのシフトレジスタ出力に応じて別途入力される２値データ信号をサンプリングして保持するデータ保持部と、水平帰線期間になると、その保持された２値データ信号が有意の場合に、ある特定の電位を上記データ信号線に供給するデータ制御部とを備えた２値データ信号線駆動回路であることを特徴としている。
また、本発明の画像表示装置は、上記の構成に加えて、上記データ制御部は、上記２値データ信号が有意でない場合に、上記有意の場合とは異なる特定の電位を上記供給電位として上記データ信号線に供給することを特徴としている。
また、本発明の画像表示装置は、上記の構成に加えて、上記データ制御部は、転送指示信号によって、上記ある特定の電位または上記有意の場合とは異なる特定の電位を上記データ信号線に供給するタイミングを決定することを特徴としている。
また、本発明の画像表示装置は、上記の構成に加えて、上記データ制御部は、スタートパルスのタイミングによって、上記ある特定の電位または上記有意の場合とは異なる特定の電位を上記データ信号線に供給するタイミングを決定することを特徴としている。
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ信号線駆動回路が、水平帰線期間中であって上記供給電位が上記データ信号線に書き込まれるタイミングでないときに、データ信号線の電位を、上記２値データ信号線駆動回路以外のデータ信号線駆動回路における、今回の水平有効期間のデータに対するデータ信号線の電位と次の水平有効期間のデータに対するデータ信号線の電位との中間の電位であるプリチャージ電位にすることを特徴としている。
【００５９】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１ないし図４に基づいて説明すれば、以下の通りである。
【００６０】
図１は本実施の形態に係る画像表示装置の構成例を示すブロック図である。本画像表示装置は、多階調のアナログデータ信号線駆動回路ＳＤ、走査信号線駆動回路ＧＤ、２値データ信号線駆動回路ＢＩＮＳＤ、データ信号線ＳＬｎ（１≦ｎ≦ｉ）、走査信号線ＧＬｎ（１≦ｎ≦ｊ）、画素ＰＩＸ、制御信号回路ＣＴＬ、２値データ格納部ＢＩＮＭＥＭ、多階調データ格納部ＤＡＴＭＥＭで構成されている。
【００６１】
上記アナログデータ信号線駆動回路ＳＤは、クロック信号ＣＫに同期して動作するシフトレジスタＳＲ１と、サンプリング部ＳＡＭＰとを備えている。なお、上記多階調のアナログデータ信号線駆動回路ＳＤの代わりに、２値のアナログデータに対する駆動回路や、デジタルデータに対する駆動回路や、２値のデジタルデータに対する駆動回路とすることもできる。
【００６２】
上記２値データ信号線駆動回路ＢＩＮＳＤは、（１）クロック信号ＣＫに同期して動作するシフトレジスタＳＲ２と、（２）入力されるデジタルデータである２値データ信号ＤＩＧＤＡＴをサンプリングして保持するデータ保持部Ｌａｔｃｈと、（３）その保持されたデータに応じて点灯用電位と非点灯用電位との２値データ電位を切りかえるデータ切替部ＳＥＬと、（４）そのデータ切替部ＳＥＬの出力とデータ信号線との間に設けられ、外部から入力される転送指示信号ＴＲＦによって出力制御を行う出力制御部ＣＮＴＴＲＦとを備えている。
【００６３】
ここで、画素ＰＩＸは、従来同様、図４１に示すように、スイッチ素子ＳＷと液晶容量ＣＬ及び補助容量ＣＳから構成されている。画素ＰＩＸを構成する容量の一端はスイッチ素子ＳＷを介してデータ信号線ＳＬに接続されており、他端は対向電極ＣＯＭ（図示せず）と呼ばれる共通電極に接続され、対向電位ＶＣＯＭが印加されている。つまり、データ信号線ＳＬを通じてスイッチ素子ＳＷを介して画素ＰＩＸに書き込まれた信号電位と、対向電位ＶＣＯＭとの電位差が液晶に印加され、印加された電位の実効電圧値に応じて液晶を通過又は反射する光を変調することにより様々な表示状態を実現している。
【００６４】
また、アナログデータ信号線駆動回路ＳＤ、走査信号線駆動回路ＧＤ、２値データ信号線駆動回路ＢＩＮＳＤ、及び各画素ＰＩＸを構成する各スイッチ素子は同一基板上に、６００度以下のプロセス温度の多結晶シリコン薄膜トランジスタで形成されている。
【００６５】
次に、図２に本実施の形態のタイミングチャートを示す。同図には、アナログデータ信号線駆動回路ＳＤ及び２値データ信号線駆動回路ＢＩＮＳＤに入力されるクロック信号ＣＫとスタート信号ＳＰと、それに同期してアナログデータ信号線駆動回路ＳＤ及び２値データ信号線駆動回路ＢＩＮＳＤを構成しているシフトレジスタＳＲ１、ＳＲ２から出力されるサンプリング信号ＳＭＰｎ（１≦ｎ≦ｉ）と、２値データ信号線駆動回路に入力される２値データ信号ＤＩＧＤＡＴと、データ信号線駆動回路に入力されるアナログ映像信号である映像信号ＤＡＴと、転送指示信号ＴＲＦと、２値データ信号線駆動回路ＢＩＮＳＤを構成するデータ切替部ＳＥＬに転送指示信号ＴＲＦのタイミングで入力される、液晶駆動白電位である点灯用電位ＶＷ（ノーマリーブラックの場合）と、データ信号線ＳＬｎの電位状態を示している。
【００６６】
２値データ信号線駆動回路ＢＩＮＳＤのブロック図を図３に示す。２１はデータ保持部である。また、データ切替部ＳＥＬと出力制御部ＣＮＴＴＲＦとでデータ制御部２２が構成されている。また、データ保持部Ｌａｔｃｈの構成例を図４に示す。
【００６７】
次に、このときの動作を、図２に示すタイミングチャートを用いて説明する。まず、図２のスタート信号ＳＰとクロック信号ＣＫとがアナログデータ信号線駆動回路ＳＤと２値データ信号線駆動回路ＢＩＮＳＤとに入力されると、それぞれのシフトレジスタＳＲ１、ＳＲ２はそれぞれクロック信号ＣＫに同期してＳＭＰ１、ＳＭＰ２、ＳＭＰ３、…、ＳＭＰｎと順次サンプリング信号を出力する。
【００６８】
次に、アナログデータ信号線駆動回路ＳＤに着目すると、アナログスイッチからなるサンプリング部ＳＡＭＰには、映像信号ＤＡＴと、シフトレジスタＳＲ１が出力したサンプリング信号が入力されており、サンプリング信号に同期してデータ信号線ＳＬに映像信号ＤＡＴをサンプリングしていく。
【００６９】
ここで、２値データ信号線駆動回路ＢＩＮＳＤでは、シフトレジスタＳＲ２から出力されるサンプリング信号に応じて、データラッチ部Ｌａｔｃｈに別途入力されている２値データ信号ＤＩＧＤＡＴをサンプリングしてラッチ（保持）していく。また、図中のＤＩＧＤＡＴに記されている“Ｔ”、“Ｆ”は、それぞれデータが有意なときを“Ｔ”、有意でないときを“Ｆ”としている。つまり、サンプリング信号ＳＭＰでサンプリングされた２値データ信号ＤＩＧＤＡＴが“Ｔ”のときに点灯用電位ＶＷを選択する（ノーマリーブラックの場合）こととなる。よって、本実施の形態では、保持されたデータが有意な場合にのみ、点灯用電位ＶＷを選択し、それ以外は、転送指示信号ＴＲＦが入力されても出力制御部ＣＮＴＴＲＦは動作せず、元の画像が残るような構成となっている。
【００７０】
あるいは、これとは逆に、保持されたデータが有意のときに液晶駆動黒電位である非点灯用電位ＶＢを選択する構成（ノーマリーホワイトの場合）にしてもよい。なお、データが有意であるとは、データが存在するということであり、例えば、２値表示において、ノーマリーブラック（黒地）の場合は、データが有意である箇所は、液晶駆動白電位である点灯用電位ＶＷを選択し、白画像となる。ノーマリーホワイト（白地）の場合は、データが有意である箇所は、液晶駆動黒電位である非点灯用電位ＶＢを選択し、黒画像となる。
【００７１】
次に、アナログデータ信号線駆動回路ＳＤおよび２値データ信号線駆動回路ＢＩＮＳＤがそれぞれ映像信号ＤＡＴ、２値データ信号ＤＩＧＤＡＴのサンプリングを終える。このとき各データ信号線ＳＬには、アナログデータ信号線駆動回路ＳＤによって、映像信号ＤＡＴが供給されている。次に、水平帰線期間になると、２値データ信号線駆動回路ＢＩＮＳＤを構成する出力制御部ＣＮＴＴＲＦに、データラッチ部の出力結果と転送指示信号ＴＲＦとによって、データ信号切替部ＳＥＬによって選択された点灯用電位ＶＷが複数のデータ信号線に一括して書き込まれる。結果として、データ信号線には、２値データ信号が有意の場合のみ、データ信号線に点灯用電位ＶＷが上書きされ、２値データ信号が有意でない場合は、アナログデータ信号線駆動回路ＳＤによって書き込まれた映像信号ＤＡＴが書き込まれている。次に、走査線駆動回路ＧＤによって走査信号線ＧＬｎが駆動されデータ信号線ＳＬに書き込まれたデータが画素ＰＩＸに書き込まれ、表示部に表示される。
【００７２】
このように、複数の画像データを、予め合成することなく、重ねて表示することが可能になり、低消費電力化が可能な画像表示装置を実現できる。
【００７３】
〔実施の形態２〕
本発明の他の実施の形態について図５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【００７４】
本実施の形態では、２値データ信号線駆動回路ＢＩＮＳＤを構成している出力制御部ＣＮＴＴＲＦに別途、表示状態切替信号ＰＩＣＳＴを入力している。このときの２値データ信号線駆動回路ＢＩＮＳＤのブロック図を図５に示す。実施の形態１では、２値データ信号ＤＩＧＤＡＴが有意の場合のみ、点灯用電位ＶＷまたは非点灯用電位ＶＢがデータ信号線に供給された。一方、本実施の形態では、出力制御部ＣＮＴＴＲＦは、以下のように動作する。すなわち、表示状態切替信号ＰＩＣＳＴがアクティブの場合は実施の形態１と同様の表示が得られる。
【００７５】
また、表示状態切替信号ＰＩＣＳＴが非アクティブの場合は、２値データが有意である場合は点灯用電位ＶＷがデータ信号線に供給され、２値データが有意でない場合は非点灯用電位ＶＢがデータ信号線に供給される。結果として、表示状態切替信号ＰＩＣＳＴが非アクティブの場合は、２値データが有意なデータ信号線に接続された画素ＰＩＸは点灯し、２値データが有意でないデータ信号線に接続された画素ＰＩＸは点灯しない。よって、２値データ信号線駆動回路ＢＩＮＳＤでのみ、データ信号線ＳＬが駆動されたことになる。このとき、アナログデータ信号線駆動回路ＳＤに対して、スタート信号ＳＰ、クロック信号ＣＫおよび映像信号ＤＡＴを停止させることにより、使用時と待機時とでそれぞれの要求に合った駆動が可能なり、低消費電力化が可能な画像表示装置を実現できる。
【００７６】
表示状態切替信号ＰＩＣＳＴの切り替えは、画像表示装置の使用者が任意に行える。また、携帯電話等において、待機時のフルカラー表示からメール着信通知時の文字表示へと変わるのにつれて自動的に表示状態切替信号ＰＩＣＳＴがアクティブから非アクティブへと切り替わるようにすることもできる。
【００７７】
〔実施の形態３〕
本発明のさらに他の実施の形態について図６に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【００７８】
本実施の形態では、２値データ信号線駆動回路ＢＩＮＳＤの出力を２本のデータ信号線駆動回路に接続した場合について述べる。図６にブロック図を示す。このようにすることにより、データ信号線駆動回路が１個の場合と比べ、画面上の任意の箇所で容易に解像度を変更（減少）させることができる。このとき、２値データ信号線駆動回路ＢＩＮＳＤを構成するシフトレジスタＳＲ２には、アナログデータ信号線駆動回路ＳＤのシフトレジスタＳＲ１に入力するクロックＣＫの半分の周波数のクロック信号でよい。一般に消費電力Ｐは周波数ｆに比例して増大するため、このような構成をとることによってさらに消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供することができる。また、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低消費電力化が可能な画像表示装置を実現できる。
【００７９】
〔実施の形態４〕
本発明のさらに他の実施の形態について図７および図８に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【００８０】
本実施の形態では、アナログデータ信号線駆動回路ＳＤへのスタート信号ＳＰ１と２値データ信号線駆動回路ＢＩＮＳＤへのスタート信号ＳＰ２とを別に設けている。図７にタイミングチャートを、図８に２値データ信号線駆動回路ＢＩＮＳＤのブロック図を示す。図７のタイミングチャートには、アナログデータ信号線駆動回路ＳＤ用のスタート信号ＳＰ１と、２値データ信号線駆動回路ＢＩＮＳＤ用のスタート信号ＳＰ２と、クロック信号ＣＫと、映像信号ＤＡＴと、２値データ信号ＤＩＧＤＡＴと、アナログデータ信号線駆動回路ＳＤのシフトレジスタＳＲ１のサンプリング信号としての出力信号ＳＭＰ１＿１、ＳＭＰ１＿２、ＳＭＰ１＿ｎと２値データ信号線駆動回路ＢＩＮＳＤのシフトレジスタＳＲ２のサンプリング信号としての出力信号ＳＭＰ２＿１、ＳＭＰ２＿２、ＳＭＰ２＿ｎとが示されている。このとき、２値データ信号線駆動回路ＢＩＮＳＤは、シフトレジスタＳＲ２の出力と同時にデータ信号線へ点灯用電位ＶＷまたは非点灯用電位ＶＢを供給する構成になっている。
【００８１】
ここで、図７のタイミングチャートによると、スタート信号ＳＰ１のほうがＳＰ２より時間的に早く入力されている。したがって、シフトレジスタＳＲ１のほうがシフトレジスタＳＲ２よりも先行してデータ信号線に映像信号ＤＡＴを供給している。ＳＭＰ１＿１とＳＭＰ２＿１とはいずれもデータ信号線ＳＬ１に作用する構成になっている。まず、ＳＭＰ１＿１によって映像信号ＤＡＴを供給した後、ＳＭＰ２＿１によって、２値データ信号ＤＩＧＤＡＴに応じて、２値データ信号ＤＩＧＤＡＴが有意な場合、点灯用電位ＶＷまたは非点灯用電位ＶＢを供給することが可能となり、実施の形態１と同様の効果が得られる。
【００８２】
〔実施の形態５〕
本発明のさらに他の実施の形態について図９ないし図１８に基づいて説明すれば以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【００８３】
上記の各実施の形態では、複数のデータ信号線駆動回路に入力される各信号が前記データ信号線駆動回路の電源電圧と同電位で入力した場合について述べてきたが、近年では画像表示装置が携帯端末などで多く利用されており、低消費電力が切望されている。一般に電子回路の消費電力は周波数と負荷容量と、電圧の２乗とに比例して大きくなる。したがって、例えば、画像表示装置への映像信号を生成する回路など画像表示装置に接続される回路、あるいは画像表示装置では、消費電力を低減するために、駆動電圧がますます低くされる傾向にある。
【００８４】
上記映像信号の生成回路のように、単結晶シリコントランジスタを用いた回路では、駆動電圧は、例えば、５Ｖや３．３Ｖ、あるいはそれ以下の値に設定されていることが多い。しかしながら、画素や、データ信号線駆動回路、あるいは走査信号線駆動回路のように、広い表示面積を確保するために多結晶シリコン薄膜トランジスタが使用される回路では、基板間のしきい値電圧の相違が、例えば数Ｖ程度に達することもあるため、駆動電圧の低減が十分進んでいるとは言い難い。
【００８５】
そのため、データ信号線駆動回路を構成するシフトレジスタの駆動電圧よりも低い入力信号が印加される場合、シフトレジスタには、入力信号を昇圧するレベルシフタを設けることが考えられる。また、デジタルデータである２値データ信号も例外ではなく、データをサンプリングして格納するデータ保持部にも同様のレベルシフタを設けることが考えられる。
【００８６】
ここで、レベルシフタは、図９に示す電圧駆動型と図１０に示す電流駆動型とに大別される。ここで、それぞれの動作について説明する。なお、以下、電源ＶＣＣから供給される駆動電圧もＶＣＣと称することとする。
【００８７】
電圧駆動型というのは、図９に示すように、レベルシフタはＮチャネルトランジスタｎｖＴｒ１とｎｖＴｒ２とＰチャネルトランジスタｐｖＴｒ１とｐｖＴｒ２とで構成されている。このときｎｖＴｒ１のゲート電極とｎｖＴｒ２のゲート電極に入力される信号とは逆相の関係にあり、今、ｎｖＴｒ１、ｎｖＴｒ２に、図１１に示すタイミングチャートの通り、ｎｖＴｒ１のゲート電極に入力信号ＩＮ、ｎｖＴｒ２のゲート電極に入力信号ＩＮＢが入力されると、ｎｖＴｒ１が導通状態になり、図中のノードＡがＬｏｗ（ＧＮＤ）レベルになる。このとき、ＰチャネルトランジスタｐｖＴｒ２のゲート電極にはノードＡが接続されているので、ｐｖＴｒ２も導通し、ノードＢがＨｉｇｈ（ＶＣＣ）レベルになる。さらに、ノードＢに接続されているゲート電極を持つｐｖＴｒ１は非導通状態であり、また入力信号ＩＮＢが入力されたｎｖＴｒ２も非道通状態にある。このとき、ノードＢを出力ＯＵＴとして用いれば、入力信号ＩＮを駆動電圧ＶＣＣまで昇圧させることができる。
【００８８】
しかしながら、上記のｎｖＴｒ１とｎｖＴｒ２とに入力される信号電位は、先にも述べたとおり、映像信号の生成回路のように単結晶シリコントランジスタを用いた回路では、その駆動電圧が、例えば５Ｖや３．３Ｖ、あるいはそれ以下の値に設定されていることが多い。そのため、多結晶シリコントランジスタを用いて上記の電圧駆動型レベルシフタを構成した場合、ｎチャネルトランジスタのしきい値電圧が数Ｖ程度に達してしまうと、ｎｖＴｒ１、ｎｖＴｒ２を導通させるには不充分な信号レベルになってしまうことがある。ゆえに、現在の技術では、多結晶シリコントランジスタ（ｐ−Ｓｉ）に電圧駆動型レベルシフタは利用できない。よって電流駆動型が用いられることになる。
【００８９】
また、図１０に示す電流駆動型レベルシフタは、（１）入力段の差動入力対として、ソースが互いに接続されたＰチャネルトランジスタｐｉＴｒ１とｐｉＴｒ２と、（２）両トランジスタｐｉＴｒ１・ｐｉＴｒ２のソースへ電流を供給する電源ＶＣＣと、（３）カレントミラー回路を構成し、両トランジスタｐｉＴｒ１とｐｉＴｒ２の能動負荷となるＮチャネルトランジスタｎｉＴｒ１とｎｉＴｒ２と、（４）差動入力対の出力を増幅するＣＭＯＳ構造のトランジスタｎｉＴｒ３とｐｉＴｒ３とを備えている。
【００９０】
図１１に示すように、上記トランジスタｐｉＴｒ２には入力信号ＩＮが、ｐｉＴｒ１には入力信号ＩＮの反転信号となる入力信号ＩＮＢが入力される。また、ｎｉＴｒ１とｎｉＴｒ２のゲートは互いに接続され、さらに上記ＰｉＴｒ１とｎｉＴｒ１のドレインに接続されている。一方、互いに接続されたｐｉＴｒ２とｎｉＴｒ２のドレインは、ｐｉＴｒ３とｎｉＴｒ３のゲートに接続されている。なお、ｎｉＴｒ１とｎｉＴｒ２のソースは互いに接続され接地されている。
【００９１】
次に、電流駆動型レベルシフタの動作について説明する。上記電流駆動型レベルシフタでは、両トランジスタｐｉＴｒ１とｐｉＴｒ２のゲートには、入力信号ＩＮあるいはＩＮＢが印加される。この結果、両トランジスタｐｉＴｒ１とｐｉＴｒ２には、それぞれゲート−ソース間電圧の比率に応じた量の電流が流れる。一方、ｎｉＴｒ１とｎｉＴｒ２は能動素子として働くので、トランジスタｐｉＴｒ２とｎｉＴｒ２の接続点の電圧は、両入力信号ＩＮ、ＩＮＢの電圧レベル差に応じた電圧となる。当該電圧は、ＣＭＯＳ型のＰチャネルトランジスタｐｉＴｒ３とｎｉＴｒ３のゲート電圧となり、両トランジスタｐｉＴｒ３とｎｉＴｒ３で電力増幅されたあと、出力電圧ＯＵＴとして出力される。
【００９２】
上記電流駆動型レベルシフタは、入力信号ＩＮによって、入力段のトランジスタｐｖＴｒ１とｐｖＴｒ２の導通／遮断を切りかえる構成、すなわち、図９に示した電圧駆動型レベルシフタとは異なり、動作中、入力段のｐｉＴｒ１とｐｉＴｒ２が常時通電するタイプであり、両トランジスタｐｉＴｒ１とｐｉＴｒ２のゲート−ソース間電圧の比率に応じて、入力信号ＩＮをレベルシフトする。これにより、入力信号ＩＮの振幅が入力段のトランジスタｐｉＴｒ１とｐｉＴｒ２のしきい値より低い場合であっても、何ら支障なく入力信号ＩＮをレベルシフトできる。
【００９３】
本実施の形態は、
マトリクス状に配置された複数の画素ＰＩＸと該画素ＰＩＸの各列に配置された複数のデータ信号線ＳＬｎ（１≦ｎ≦ｉ）及び該画素の列に対応して配置された走査信号線ＧＬｎ（１≦ｎ≦ｊ）を有し、各走査信号線ＧＬから供給される走査信号に同期して各データ信号線ＳＬから各画素ＰＩＸに画像表示のためのデータを供給される表示部と、
該複数のデータ信号線に所定のタイミング信号に同期して、映像信号を出力するアナログデータ信号線駆動回路ＳＤと、
該複数の走査信号線ＧＬに所定のタイミング信号に同期して、走査信号を出力する走査信号線駆動回路ＧＤとを備えている。
【００９４】
また、前記実施の形態と同様の２値データ信号線駆動回路ＢＩＮＳＤを備えている。この２値データ信号線駆動回路ＢＩＮＳＤは、スタート信号ＳＰとクロック信号ＣＫ及び２値データ信号ＤＩＧＤＡＴが電源電圧より低くなっている。
【００９５】
そして、２値データ信号線駆動回路ＢＩＮＳＤのシフトレジスタＳＲ２のクロック信号ＣＫと２値データ信号ＤＩＧＤＡＴとの入力部にそれぞれレベルシフタを設けている。なお、それぞれＣＫＬＳ、ＤＡＴＬＳと称する。これにより、そのクロック信号用レベルシフタＣＫＬＳで昇圧されたクロック信号ＣＫに同期してシフトレジスタ出力ＳＭＰを出力し、そのＳＭＰに応じて、２値データ信号用レベルシフタＤＡＴＬＳを動作させると同時に２値データを昇圧することによって、データ保持部Ｌａｔｃｈにて、電源電圧と同じ電位に昇圧されたデータを保持する構成となっている。
【００９６】
本実施の形態では、実施の形態１同様に、点灯用電位と非点灯用電位との２値データ電位を切りかえるデータ切替部と、そのデータ切替部の出力とデータ信号線との間に設けられ、外部から入力される転送指示信号によって出力制御を行う出力制御部を備えている。駆動方法は実施の形態１と同様である。
【００９７】
ここで、本実施の形態に用いたシフトレジスタＳＲ２とデータ保持部Ｌａｔｃｈについて説明する。図１２に、２値データ信号線駆動回路ＢＩＮＳＤのシフトレジスタＳＲ２の構成例を示している。また、図１３は、動作の具体的な動作を示すタイミングチャートである。
【００９８】
図１２において、シフトレジスタＳＲ２は、スタート信号ＳＰ用レベルシフタＬＳと、複数のセット・リセット型フリップフロップ回路Ｆ（以下、ＳＲフリップフロップと称す）（すなわち、Ｆ１、Ｆ２、Ｆ３、…、Ｆｎ、Ｆｘ）と、そのＳＲフリップフロップＦと同数のクロック信号用レベルシフタＣＫＬＳとで構成されている。
【００９９】
ここで、以下に「ＳＲフリップフロップ」について説明する。一般に、フリップフロップとは、あるタイミングで信号が加えられるたびに、二つの安定状態の間を転移し、前記信号が入力されないときはその状態を保持する回路である。ＳＲフリップフロップ（セット・リセット型フリップフロップ）では、例えば、入力されるセット信号によって、出力をＨｉｇｈ状態にし、セット信号が非アクティブになっても、その出力状態を保持し続ける。その後、セット信号が非アクティブで、リセット信号がアクティブになると、出力をＬｏｗの状態にし、リセット信号が非アクティブになっても、セット信号がアクティブになるまでその状態を保持し続けるフリップフロップである。
【０１００】
本実施の形態では、各クロック用レベルシフタＣＫＬＳは、各ＳＲフリップフロップＦと１対１に対応するように設けられており、後述するように、クロック信号ＣＫの振幅が上記駆動電圧ＶＣＣよりも小さい場合でも、何ら支障なく昇圧できるように、電流駆動型のレベルシフタとして構成されている。各レベルシフタＣＫＬＳは、制御信号ＥＮＡが動作を指示している間、クロック信号ＣＫに基づいて、対応するＳＲフリップフロップＦへ昇圧後のクロック信号を印加できる。さらに、制御信号ＥＮＡが動作停止を指示している間、動作を停止して対応するＳＲフリップフロップＦへのクロック信号ＣＫの印加を阻止できるとともに、動作停止中、後述する入力スイッチング素子を遮断して、貫通電流に起因するレベルシフタＣＫＬＳの電力消費を削減できる。
【０１０１】
一方、上記シフトレジスタＳＲ２は、１クロック周期幅のスタート信号ＳＰをクロック信号ＣＫの立ち上が上がりごとに、次段へ伝送できるように構成されている。具体的には、前段の出力（初段はＳＰ）はシフトレジスタ出力ＳＭＰとして出力されるとともにレベルシフタＣＫＬＳが動作しＣＫがＩＮＶＳ１を介して負論理のセット信号ＳバーとしてＳＲフリップフロップＦ１に印加される。ＳＲフリップフロップＦ１の出力信号Ｑ１は、次段のレベルシフタＣＫＬＳ２を動作させる信号ＥＮＡ１として印加される。さらに、各ＳＲフリップフロップＦｎには、後段のＳＲフリップフロップヘのセット信号のうち、一方はシフトレジスタ出力ＳＭＰｎと伝送するパルス幅だけ遅れた信号がリセット信号Ｒとして印加される。本実施形態では、１クロック周期幅のパルスを伝送するので、１クロック周期遅れた信号、すなわち、２段後のレベルシフタＣＫＬＳ（ｎ＋２）によって昇圧され、シフトレジスタ１の出力信号ＳＭＰ（ｎ＋２）が正論理のリセット信号として印加される。
【０１０２】
また、奇数段のＳＲフリップフロップＦ１、Ｆ３…がクロック信号ＣＫの立ち上がりでセットされるように、奇数段のレベルシフタＣＫＬＳ１、ＣＫＬＳ３…にはクロック信号ＣＫが入力される。一方、偶数段のレベルシフタＣＫＬＳ２、ＣＫＬＳ４…には、偶数段のＳＲフリップフロップＦ２…がクロック信号ＣＫの反転信号ＣＫＢの立ち上がりでセットされるように、ＣＫＢが印加される。
【０１０３】
上記構成によれば、図１２に示すように、スタート信号ＳＰがパルス入力されている間、最前段のレベルシフタＣＫＬＳ１が動作して、昇圧したあとのクロック信号ＣＫ（ＣＫａとする）をＳＲフリップフロップＦ１へ印加する。これにより、ＳＲフリップフロップＦ１は、パルス入力の開始時時点のあと、クロック信号が立ち上がった時点でセットされ、出力Ｑ１をＨｉｇｈへと変化させる。
【０１０４】
上記Ｑ１は、制御信号ＥＮＡ２として、２段目のレベルシフタＣＫＬＳ２へ次段のＳＲフリップフロップへ印加される。これにより、レベルシフタＣＫＬＳ２は、ＳＲフリップフロップＦ１がパルス出力している間（ＥＮＡ２＝Ｑ１がＨｉｇｈレベルの間）、クロック信号ＣＫＢを出力する。これにより、ＳＲフリップフロップＦ２は、前段の出力Ｑ１がＨｉｇｈレベルになったあと、クロック信号の反転信号ＳＫＢが最初に立ち下がった時点でセットされ、出力Ｑ２をＨｉｇｈレベルヘと変化させる。
【０１０５】
ここで、ｎ以下で１以上の整数をｉとすると、各ＳＲフリップフロップ出力信号Ｑｉは、次段のレベルシフタＣＫＬＳｉへ制御信号ＥＮＡｉとして印加されているので、２段目以降のＳＲフリップフロップＦｉは、前段の出力Ｑ（ｉ−１）よりも、ＣＫの周期の半分だけ遅れて出力Ｑｉを出力する。
【０１０６】
ここで、各レベルシフタはＳＲフリップフロップＦごとに設けられているため、ＳＲフリップフロップの段数が多い場合であっても、唯一のレベルシフタでクロック信号ＣＫまたはＣＫＢを昇圧したあと、全てのフリップフロップへ印加する場合に比べて、互いに対応するレベルシフタとフリップフロップ間の距離を短くできる。したがって、昇圧後のクロック信号ＣＫａまたはＣＫＢａの伝送距離が短くできるとともに、各レベルシフタの負荷容量が削減できる。また、負荷容量が小さいので、たとえば、レベルシフタが多結晶シリコン薄膜トランジスタから構成されている場合のように、レベルシフタの駆動能力が十分に確保することが難しい場合であっても、バッファを設ける必要がない。これらの結果により、シフトレジスタの消費電力を削減できる。
【０１０７】
また、スタート信号ＳＰや前段の出力Ｑ（ｉ−１）がＬｏｗレベルの間のように、各ＳＲフリップフロップＦｉがクロック信号の入力を必要としない場合、レベルシフタＣＫＬＳｉが動作を停止している。この状態では、クロック信号が駆動されないため、駆動に必要な電力消費が発生しない。さらに、後述するように、各レベルシフタに設けられているレベルシフタＣＫＬＳへの電力供給自体が停止されるとともに、入力スイッチング素子が遮断され、貫通電流を流さない。したがって、電流駆動型のレベルシフタが多数（ｎ個）設けられているにもかかわらず、動作中のレベルシフタでのみ、電力が消費される。この結果、シフトレジスタの消費電力を大幅に削減できる。
【０１０８】
加えて、本実施形態に係るレベルシフタＣＫＬＳｉは、ＳＲフリップフロップＦｉにクロック信号が必要な期間、すなわち、スタート信号ＳＰまたは前段のＳＲフリップフロップの出力Ｑ（ｉ−１）がパルス出力を開始した時点からＳＲフリップフロップＦｉがセットされるまでの期間を、スタート信号ＳＰまたは前段の出力Ｑ（ｉ−１）のみに基づいて判定している。この結果、スタート信号ＳＰまたは前段の出力Ｑ（ｉ−１）を直接印加するだけで、各レベルシフタＣＫＬＳｉの動作／停止を制御でき、新たな制御信号を作成するための回路を設ける場合に比べてシフトレジスタの回路構成を簡略化できる。
【０１０９】
さらに、本実施形態では、各レベルシフタＣＫＬＳｉが停止している間、各ＳＲフリップフロップＦｉへのクロック入力が阻止される。したがって、レベルシフタＣＫＬＳｉとは別にクロック入力の要否に応じて、導通するスイッチを設けなくとも、スタート信号ＳＰを正しく伝送できる。
【０１１０】
ここで、上記ＳＲフリップフロップは、例えば、図１４（ａ）および図１４（ｂ）に示すように、電源ＶＣＣと接地レベルとの間に、Ｐ型ＭＯＳトランジスタＰ１、Ｎ型ＭＯＳトランジスタＮ２、及びＮ３が互いに直列に接続されており、トランジスタＰ１、Ｎ３のゲートには、負論理信号Ｓバーが印加される。また、トランジスタＮ２のゲートには、正論理のリセット信号Ｒが印加される。さらに、互いに接続された上記トランジスタＰ１，Ｎ２のドレイン電位は、インバータＩＮＶ１・ＩＮＶ２でそれぞれ反転させ、出力信号Ｑとして出力される。
【０１１１】
一方、電源ＶＣＣと接地レベルとの間には、さらに、それぞれ直列に接続されたＰ型のＭＯＳトランジスタＰ４、Ｐ５、およびＮ型のＭＯＳトランジスタＮ６、Ｎ７が設けられている。上記トランジスタＰ５、Ｎ６のドレインは、上記インバータＩＮＶ１の入力に接続されているとともに、両トランジスタＰ５、Ｎ６のゲートは、インバータＩＮＶ１の出力に接続されている。さらに、上記トランジスタＰ４には、リセット信号Ｒが印加されるとともに、上記トランジスタＮ７には、セット信号Ｓバーが印加される。上記ＳＲフリップフロップＦ１では、図１５に示すように、リセット信号Ｒがインアクティブ（ローレベル）の間に、セット信号Ｓバーがアクティブ（ローレベル）に変化すると、上記トランジスタＰ１が導通して、インバータＩＮＶ１の入力をハイレベルに変化させる。これにより、ＳＲフリップフロップＦ１の出力信号Ｑは、ハイレベルヘと変化する。
【０１１２】
この状態では、リセット信号ＲおよびインバータＩＮＶ１の出力によって、トランジスタＰ４、Ｐ５が導通する。また、リセット信号ＲおよびインバータＩＮＶ１の出力によって、トランジスタＮ２、Ｎ６が遮断される。これにより、セット信号Ｓバーがインアクティブに変化しても、インバータＩＮＶ１の入力はハイに維持され、出力信号Ｑはハイレベルのまま保たれる。
【０１１３】
その後、リセット信号Ｒがアクティブになると、トランジスタＰ４が遮断され、トランジスタＮ２が導通する。ここで、セット信号Ｓバーがインアクティブのままなので、トランジスタＰ１は遮断され、トランジスタＮ３が導通する。したがって、インバータＩＮＶ１の入力がローレベルに駆動され、出力信号Ｑがローレベルヘと変化する。
【０１１４】
一方、例えば、図１６に示すように、本実施形態に係るレベルシフタ１１３は、クロック信号ＣＫをレベルシフトするレベルシフト部１１３ａと、クロック信号の供給が不要な停止期間にレベルシフト部１１３ａへの電力供給を遮断する電力供給制御部１１３ｂと、停止期間中にレベルシフト部１１３ａとクロック信号が伝送される信号線とを遮断する入力制御部（スイッチ）１１３ｃと、停止期間中、上記レベルシフト部１１３ａの入力スイッチング素子を遮断する入力スイッチング素子遮断制御部（入力信号制御部）１１３ｄと、停止期間中、レベルシフト部１１３ａの出力を所定の値に維持する出力安定部（出力安定手段）１１３ｅとを備えている。
【０１１５】
上記レベルシフト部１１３ａは、入力段の差動入力対として、ソースが互いに接続されたＰ型のＭＯＳトランジスタＰ１１・Ｐ１２と、カレントミラー回路を構成し、両トランジスタＰ１１・Ｐ１２の能動負荷となるＮ型のＭＯＳトランジスタＮ１３・Ｎ１４と、差動入力対の出力を増幅するＣＭＯＳ構造のトランジスタＰ１５・Ｎ１６とを備えている。
【０１１６】
上記トランジスタＰ１１のゲートには、後述するトランジスタＮ３１を介して、クロック信号ＣＫが入力され、トランジスタＰ１２のゲートには、後述するトランジスタＮ３３を介して、クロック信号ＣＫの反転信号ＣＫＢが入力される。また、トランジスタＮ１３・Ｎ１４のゲートは互いに接続され、さらに、上記トランジスタＰ１１・Ｎ１３のドレインに接続されている。一方、互いに接続されたトランジスタＰ１２・Ｎ１４のドレインは、上記トランジスタＰ１５・Ｎ１６のゲートに接続される。なお、トランジスタＮ１３・Ｎ１４のソースは、上記電力供給部１１３ｂとしてＮ型のＭＯＳトランジスタＮ２１を介して接地されている。
【０１１７】
一方、上記トランジスタＰ１１側の入力制御部１１３ｃでは、クロック信号と上記トランジスタＰ１１のゲートとの間に、Ｎ型のＭＯＳトランジスタＮ３１が設けられている。また、トランジスタＰ１１側の入力スイッチング素子遮断制御部１１３ｄでは、トランジスタＰ１１のゲートと電源ＶＣＣとの間に、Ｐ型のＭＯＳトランジスタＰ３２が設けられている。同様に、トランジスタＰ１２のゲートには、入力制御部１１３ｃとしてのトランジスタＮ３３を介して、クロック信号の反転信号ＣＫＢが印加され、入力スイッチング素子遮断制御部１１３ｄとしてのトランジスタＰ３４を介して、駆動電圧ＶＣＣが与えられる。
【０１１８】
また、上記出力安定部１１３ｅは、停止期間におけるレベルシフタ１１３の出力電圧ＯＵＴを、接地レベルに安定させる構成であり、電源ＶＣＣと上記トランジスタＰ１５・Ｎ１６のゲートとの間に、Ｐ型のＭＯＳトランジスタＰ４１を備えている。
【０１１９】
なお、本実施形態では、制御信号ＥＮＡは、Ｈｉｇｈレベルの場合、レベルシフタ１１３の動作を示すように設定されている。したがって、上記トランジスタＮ２１〜Ｐ４１のゲートには、制御信号ＥＮＡが印加される。
【０１２０】
上記構成のレベルシフタ１１３では、制御信号ＥＮＡが動作を示している場合（Ｈｉｇｈレベル）、トランジスタＮ２１・Ｎ３１・Ｎ３３が導通し、トランジスタＰ３２・Ｐ３４・Ｐ４１が遮断される。この状態では、電源ＶＣＣからの電流はトランジスタＰ１１およびＮ１３、あるいは、トランジスタＰ１２・Ｎ１４を介した後、さらに、トランジスタＮ２１を介して流れる。また、両トランジスタＰ１１・Ｐ１２のゲートにはクロック信号ＣＫ、あるいはクロック信号の反転信号ＣＫＢが印加される。この結果、両トランジスタＰ１１・Ｐ１２には、それぞれのゲート−ソース間電圧の比率に応じた量の電流が流れる。一方、トランジスタＮ１３・Ｎ１４は、能動負荷として働くので、トランジスタＰ１２・Ｐ１４の接続点の電圧は、両ＣＫ、ＣＫＢの電圧レベル差に応じた電圧となる。当該電圧は、ＣＭＯＳのトランジスタＰ１５・Ｎ１６のゲート電圧となり、両トランジスタＰ１５・Ｎ１６で電力増幅された後、出力電圧ＯＵＴとして出力される。
【０１２１】
上記レベルシフタ１１３は、クロック信号ＣＫによって、入力段のトランジスタＰ１１・Ｐ１２の導通／遮断を切り替える構成、すなわち、電圧駆動型とは異なり、動作中、入力段のトランジスタＰ１１・Ｐ１２が常時導通する電流駆動型であり、クロック信号ＣＫの振幅が入力段のトランジスタＰ１１・Ｐ１２のしきい値よりも低い場合であっても、何ら支障なく、クロック信号ＣＫをレベルシフトできる。
【０１２２】
この結果、各レベルシフタは図１３に示すように、それぞれに対応する制御信号ＥＮＡｉがＨｉｇｈレベルの間、クロック信号ＣＫとして振幅が駆動電圧ＶＣＣより低い場合（たとえば、５Ｖ程度）のクロック信号ＣＫと同形状で、振幅が駆動電圧ＶＣＣ（例えば、１５Ｖ程度）に昇圧された出力信号ＯＵＴを出力できる。
【０１２３】
これとは逆に、制御信号ＥＮＡｉが動作停止を示している場合（Ｌｏｗレベルの場合）、電源ＶＣＣから、トランジスタＰ１１およびＮ１３、あるいは、トランジスタＰ１２およびＮ１４を介して流れる電流は、トランジスタＮ２１によって遮断される。この状態では、電源ＶＣＣから電流供給がトランジスタＮ２１によって阻止されるため、当該電流に起因する消費電力を削減できる。また、この状態では、両トランジスタＰ１１・Ｐ１２へ電流が供給されないため、両トランジスタＰ１１・Ｐ１２は、差動入力対として動作することができず、出力端、すなわち、両トランジスタＰ１２・Ｎ１４の接続点の電位を決定できなくなる。
【０１２４】
さらに、この状態では、各入力制御部１１３ｃのトランジスタＮ３１・Ｎ３３が遮断される。これにより、クロック信号ＣＫを伝送する信号線と、入力段の両トランジスタＰ１１・Ｐ１２のゲートとが切り離され、当該信号線の負荷容量となるゲート容量は、動作中のレベルシフタ１１のもののみに限定される。この結果、当該信号線に複数のレベルシフタ１１３が接続されているものの、信号線の負荷容量を削減でき、図１に示す制御信号回路ＣＴＬの、クロック信号ＣＫ、ＣＫＢを駆動する回路の消費電力を削減できる。
【０１２５】
また、停止中は、各入力スイッチング素子遮断制御部１１３ｄのトランジスタＰ３２・Ｐ３４が導通するので、上記両トランジスタＰ１１・Ｐ１２のゲート電圧は、いずれも駆動電圧ＶＣＣとなり、両トランジスタＰ１１・Ｐ１２が遮断される。これにより、トランジスタＮ２１を遮断する場合と同様に、電源ＶＣＣが出力する電流分だけ、消費電流を低減できる。なお、この状態では、両トランジスタＰ１１・Ｐ１２は、差動入力対として動作することができないので、上記出力端の電位を決定できない。
【０１２６】
それに加えて、制御信号ＥＮＡが動作停止を示している場合には、さらに、出力安定部１１３ｅのトランジスタＰ４１が導通する。この結果、上記出力端、すなわち、ＣＭＯＳのトランジスタＰ１５・Ｎ１６のゲート電位は、駆動電圧ＶＣＣとなり、出力電圧ＯＵＴがＬｏｗレベルとなる。これにより、図１３に示すように、制御信号ＥＮＡが動作停止を示している場合、レベルシフタの出力電圧ＯＵＴはクロック信号にかかわらず、Ｌｏｗレベルのまま保たれる。この結果、レベルシフタの停止中における出力電圧ＯＵＴが不定の場合と異なり、ＳＲフリップフロップＦの誤動作を防止でき、安定して動作可能なシフトレジスタが実現できる。
【０１２７】
以上はシフトレジスタＳＲ２でのレベルシフタＬＳおよびＣＫＬＳについても説明したが、データ保持部Ｌａｔｃｈ用の２値データ用レベルシフタＤＡＴＬＳにも用いることができる。この場合について説明する。また、図１７にレベルシフタ付きのデータ保持部Ｌａｔｃｈの回路図を示す。すなわち、図４に示したのと同じ構成のデータ保持部ＬａｔｃｈにおけるＤＩＧＤＡＴが入力される部位に、図１６に示したのと同じ構成のレベルシフタ１１３が、データ保持部Ｌａｔｃｈ用の２値データ用レベルシフタＤＡＴＬＳとして接続されている。
【０１２８】
上記シフトレジスタＳＲ２の出力（サンプリング信号）ＳＭＰｉを用いてＥＮＡｉとし、図１７に示すレベルシフタ１１３に入力する。ＥＮＡｉがアクティブ状態にあるとレベルシフタ１１３が動作し、２値データ信号ＤＩＧＤＡＴを昇圧し、データ保持部Ｌａｔｃｈに入力される。次にシフトレジスタＳＲ２の出力ＳＭＰｉが非アクティブになるとレベルシフタが停止し、すると、２値データ信号ＤＩＧＤＡＴのデータ保持部であるデータ保持部Ｌａｔｃｈはレベルシフタが停止する以前のデータを保持したまま、データの入力が停止される。よって、シフトレジスタＳＲ２の出力ＳＭＰが有意である間に昇圧された２値データ信号ＤＩＧＤＡＴが保持されるため、２値データ信号ＤＩＧＤＡＴは電源電圧と同電位で保持され、次段のデータ切替部へ入力される。これ以降の２値データ信号線駆動回路ＢＩＮＳＤの動作は実施の形態１と同様である。
【０１２９】
また、データ信号線駆動回路ＳＤにおけるシフトレジスタＳＲ１を、上記シフトレジスタＳＲ２と同様の構成にしてもよい。
【０１３０】
また、上記各実施の形態２〜４についても、本実施の形態における回路構成を用いることにより、クロック信号や２値データ信号が電源電圧よりも低い場合でも消費電力を増やすことなく、実施の形態１と同様の効果が得られる。
【０１３１】
このように、本画像表示装置は、フルカラー画像のデータを表示部に出力するアナログデータ信号線駆動回路ＳＤと２値のデータ（８色）のデータを表示部に出力する２値データ信号線駆動回路ＢＩＮＳＤとを備えている。
【０１３２】
図１８に示すように、アナログデータ信号線駆動回路ＳＤは、スタートパルス（Ｓ＿ＳＰ）とクロックとに同期して動作するシフトレジスタとシフトレジスタの出力に応じてアナログ映像信号（ＲＧＢ）をサンプリングして表示部に出力するスイッチとで構成されている。アナログ映像信号は、映像信号処理部において高速広帯域のビデオアンプを用いて、映像信号反転、階調補正等を行った後、液晶駆動用に変換され、アナログデータ信号線駆動回路ＳＤに入力される。このビデオアンプは非常に消費電力が高く、高解像度・高階調になるほど消費電力が大きくなる。
【０１３３】
また、２値データ信号線駆動回路ＢＩＮＳＤは、スタートパルス（Ｓ＿ＳＰ）とクロックとに同期して動作するシフトレジスタとシフトレジスタの出力に応じて２値データ信号（１ビット）のデータを１水平走査期間（水平有効期間、水平表示期間、１Ｈ）分保持するラッチ回路と、外部から水平帰線期間中に入力される転送指示信号ＴＲＦとラッチ回路の出力信号とに応じて液晶駆動黒電位または液晶駆動白電位を選択して表示部に出力するスイッチとで構成されている。
【０１３４】
液晶駆動黒電位または液晶駆動白電位は、１Ｈごとに極性を切り替えるだけでよく、高速広帯域のビデオアンプのような非常に消費電力が大きくなる素子を必要としない。
【０１３５】
〔実施の形態６〕
本発明の他の実施の形態について図１９ないし図２５に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には、同一の符号を付記してその説明を省略する。
【０１３６】
本実施の形態は、画像表示装置の駆動方法に関し、多階調の画像と簡易画像（文字や図形等）の表示を複数のデータ信号線駆動回路の各々に行わせるもので、特に複数のデータ信号線駆動回路の少なくとも一つが、外部から供給される点灯用電位と非点灯用電位との２値データ電位を２値のデータ信号に応じてデータ信号線に供給する２値データ信号線駆動回路であり、データ信号線への２値データ電位の書き込みの駆動方法である。
【０１３７】
以下、まず、画像表示装置の一例として、アクティブマトリクス型液晶表示装置に関して説明する。ところで、近年では携帯情報端末装置の表示部に代表されるように２値の情報である文字・図形情報だけでなく、多階調の画像、いわゆる自然画も表示するようになっている。このとき前記の画像表示装置を用いた場合、文字・図形情報と多階調画像の情報が画像合成部において合成されたのち、データ信号線駆動回路を介して表示部に表示されている。
【０１３８】
また、携帯情報端末装置の使用方法によっては、文字・図形情報、または多階調画像の何れかを表示する場合がある。このとき、２値の情報であっても、多値（自然画）であっても、データ信号線駆動回路は全く同じ働きをするため、消費電力はいずれの場合でもほぼ同様になってしまう。
【０１３９】
さらには、複数のデータ信号線駆動回路を同一基板上に形成し、例えばデータ信号線のそれぞれの末端に多階調データ信号線駆動回路、もう一端に２値データ信号線駆動回路を設け、必要に応じて前記複数のデータ信号線駆動回路を使い分けることにより、低消費電力化を実現する試みがなされている。
【０１４０】
ここで、前記の２値データ信号線駆動回路の動作について説明すると、２値データ信号線駆動回路は大きくわけて、シフトレジスタ、データ保持回路、ＮＡＮＤ回路、アナログスイッチとで構成されており、例えば２値のデータ信号、２値データ電位（液晶駆動用の点灯用電位、非点灯用電位）、タイミング信号等が入力されている。２値データ電位を供給する回路は、データ信号線に前記アナログスイッチを介して接続されている。また、ＮＡＮＤ回路には、データ保持回路の出力と、データ信号線への出力を指示する転送指示信号ＴＲＦが入力されている。
【０１４１】
画像表示装置の別の例として、図２４に示す画像表示装置を説明する。同図に示すように、画素アレイＡＲＹと走査信号線駆動回路ＧＤ、多階調のアナログデータ信号線駆動回路ＳＤ、２値データ信号線駆動回路ＢＩＮＳＤ、２値データ電位増幅回路（２値データ電位安定部）ＢＡ、制御信号回路ＣＴＬとからなっている。２値データ電位増幅回路ＢＡは、制御信号回路ＣＴＬから２値データ信号線駆動回路ＢＩＮＳＤのサンプリング部へ２値データ電位ＶＢを供給する配線である２値データ電位供給線ＶＢ＿Ｌの途中に挿入されている。
【０１４２】
画素アレイＡＲＹは、互いに交差する複数の走査信号線ＧＬとデータ信号線ＳＬとを備えており、隣接する２本の走査信号線ＧＬと隣接するデータ信号線ＳＬとで囲まれた部分に画素ＰＩＸがマトリクス状に設けられている。
【０１４３】
画素ＰＩＸは、図２５に示すように、スイッチ素子ＳＷと液晶容量ＣＬ及び補助容量ＣＳからなっている。
【０１４４】
次に、画像表示装置の駆動方法の一例として、自然画等の多階調データの上に文字情報等の２値データを表示するスーパーインポーズを行った場合について説明する。
【０１４５】
まず、多階調のアナログデータ信号線駆動回路ＳＤは、クロック信号ＣＫＳ、データスタート信号ＳＰＳ等のタイミング信号に同期して、アナログスイッチで入力された映像信号ＤＡＴをサンプリングし、各データ信号線ＳＬに順次書き込む。
【０１４６】
次に、２値データ信号線駆動回路ＢＩＮＳＤは、前記多階調のアナログデータ信号線駆動回路ＳＤと同様にクロック信号ＣＫＳ、データスタート信号ＳＰＳ等のタイミング信号に同期して、２値データ信号ＤＩＧＤＡＴに応じて各データ信号線毎に設けたデータ保持回路に２値データ信号ＤＩＧＤＡＴを順次保持していく。さらに、前記多階調のアナログデータ信号線駆動回路ＳＤにより、各データ信号線への書き込みが終了したのちに、前記データ保持回路にデータの有意を示す電位が保持されていた場合、データ保持回路の出力と前記転送指示信号ＴＲＦに同期して前記ＮＡＮＤ回路を介し、前記アナログスイッチを制御することにより、２値データ電位ＶＢをサンプリングし、複数のデータ信号線に２値データ電位ＶＢを一括して書き込む。なお、ここでは、ノーマリーホワイトであるとし、非点灯用電位ＶＢ（液晶駆動黒電位）をこのように説明の便宜上、２値データ電位と称することとする。もし、ノーマリーブラックの場合であれば、２値データ電位は点灯用電位ＶＷ（液晶駆動白電位）とすればよい。
【０１４７】
また、走査信号線駆動回路ＧＤは、クロック信号ＣＫＧ、走査スタート信号ＳＰＧ、パルス幅制御信号ＰＷＣ等のタイミング信号に同期して、走査信号線ＧＬを順次選択し、画素ＰＩＸ内にあるスイッチ素子ＳＷの開閉を行うことによって、各データ信号線ＳＬに書き込まれた映像信号ＤＡＴまたは２値データ電位ＶＢを各画素に書き込み、各画素内の補助容量ＣＳ、液晶容量ＣＬで書き込まれた映像信号ＤＡＴまたは２値データ電位ＶＢを保持する。
【０１４８】
以上の働きを繰り返し行うことによって、画素アレイＡＲＹに画像を表示する。
【０１４９】
この時、２値データ電位ＶＢとしては、複数のデータ信号線に対して一括して電位を供給することとなり、２値データ電位ＶＢが電位変動をきたし、データ信号線に所望の電位を供給できずに画像表示装置の表示品位を劣化させてしまう。これを防止するために、外部に、上述のように、２値データ電位の電流を増幅する２値データ電位増幅回路ＢＡを設け、２値データ電位ＶＢの供給能力を大きくすることが考えられる。
【０１５０】
次に、画像表示装置の別の例として、図１９に示す画像表示装置を説明する。このような構成をとることにより、上記図２４のように２値データ電位増幅回路ＢＡを設ける構成と比べて、消費電力の増加を抑えることができる。
【０１５１】
図１９は、画像表示装置の構成例を示すブロック図である。本ブロック図は、多階調のアナログデータ信号線駆動回路ＳＤ、２値データ信号線駆動回路ＢＩＮＳＤ、走査信号線駆動回路ＧＤ、データ信号線ＳＬｉ（ｉ≧１）、走査信号線ＧＬｊ（ｊ≧１）、画素ＰＩＸからなる画素アレイＡＲＹ、制御信号回路ＣＴＬ、及び２値データ電位安定部ＳＴで構成されている。
【０１５２】
２値データ電位安定部ＳＴは、制御信号回路ＣＴＬから２値データ信号線駆動回路ＢＩＮＳＤのサンプリング部へ２値データ電位ＶＢを供給する配線である２値データ電位供給線ＶＢ＿Ｌの途中に挿入されている。２値データ電位安定部ＳＴの内部には、後述するように、この２値データ電位供給線ＶＢ＿Ｌから電荷を受け取って保持する電荷保持部が設けられている。
【０１５３】
また、多階調のアナログデータ信号線駆動回路ＳＤ、２値データ信号線駆動回路ＢＩＮＳＤ、走査信号線駆動回路ＧＤ、及び各画素ＰＩＸを構成する各スイッチ素子は同一基板上に、６００度以下のプロセス温度の多結晶シリコン薄膜トランジスタで形成されている。
【０１５４】
また、前記２値データ電位安定部ＳＴは、図２１に示すように、２値データ電位供給線ＶＢ＿Ｌから供給される電荷を保持する電荷保持部と上記電荷保持部で保持される電荷量を抵抗値にて決定する電流制御部とで構成されている。ここでは、電荷保持部はコンデンサＣで構成し、電流制御部は消費電力を抑える目的で抵抗Ｒで構成されている。さらに、コンデンサＣの容量は少なくとも、複数のデータ信号線の総容量よりも大きく、かつ、電流制御部と電荷保持部との時定数は、映像信号の表示期間内に十分な電位に安定させる程度の最適値をとるという条件を満たすように、前記コンデンサＣ及び抵抗Ｒの値は定められている。ここでは、２値データ電位安定部ＳＴにコンデンサＣ、抵抗ＲからなるＲＣ回路を用いたが、この条件を満たすのであれば、その他の電子素子を用いても構わない。
【０１５５】
制御信号回路ＣＴＬは、各制御信号を図２０のタイミングチャートに示すように出力する。ここでは、２値データ信号線駆動回路が外部からのタイミング信号に応じて２値データ電位をデータ信号線に供給する所定の期間として、水平帰線期間を用いている。なお、ここでは、上記同様ノーマリーホワイトであるとし、非点灯用電位ＶＢ（液晶駆動黒電位）を説明の便宜上、２値データ電位と称することとする。もし、ノーマリーブラックの場合であれば、２値データ電位は点灯用電位ＶＷ（液晶駆動白電位）とすればよい。
【０１５６】
また、本実施の形態では、画素ＰＩＸに書き込む、多階調データ信号である映像信号ＤＡＴ、および２値データ電位ＶＢが１水平走査期間ごとに極性が正負に切り替わる１Ｈ反転駆動という駆動方法を用いている。
【０１５７】
次に本実施の形態の画像表示装置の駆動方法の一例として、自然画等の多階調データの上に文字情報等の２値データを表示するスーパーインポーズを行った場合について説明する。
【０１５８】
まず多階調のアナログデータ信号線駆動回路ＳＤは、図２０に示したクロック信号ＣＫＳ、データスタート信号ＳＰＳ等のタイミング信号に同期して、アナログスイッチで入力された正極性の映像信号ＤＡＴをサンプリングし、各データ信号線ＳＬｉに順次書き込む。
【０１５９】
次に、２値データ信号線駆動回路ＢＩＮＳＤは、前記多階調のアナログデータ信号線駆動回路ＳＤと同様に、クロック信号ＣＫＳ、データスタート信号ＳＰＳ等のタイミング信号に同期して、２値データ信号ＤＩＧＤＡＴに応じて、各データ信号線毎に設けたデータ保持回路に２値データ信号ＤＩＧＤＡＴを順次保持していく。さらに、前記多階調のアナログデータ信号線駆動回路ＳＤにより各データ信号線への書き込みが終了した後に、前記データ保持回路にデータの有意を示す電位が保持されていた場合、データ保持回路の出力と前記転送指示信号ＴＲＦに同期して、前記ＮＡＮＤ回路を介し、前記アナログスイッチを制御することにより、正極性の２値データ電位ＶＢをサンプリングし、複数のデータ信号線に正極性の２値データ電位ＶＢを一括して書き込む。この時、２値データ電位ＶＢは、２値データ電位安定部ＳＴ内のコンデンサＣに１水平走査期間内で十分に充電されており、転送指示信号ＴＲＦに応じて複数のデータ信号線に電荷の移動が開始されても、電荷保持部の前記のコンデンサＣに蓄えられた電荷が移動を始めるため、２値データ電位ＶＢの変動を最低限に抑えることが可能となる。また、電流制御部である抵抗Ｒによって、制御信号回路ＣＴＬからの電流の流入を抑え、制御信号回路での電源変動を抑えることが可能となる。
【０１６０】
また走査信号線駆動回路ＧＤは、クロック信号ＣＫＧ、走査スタート信号ＳＰＧ、パルス幅制御信号ＰＷＣ等のタイミング信号に同期して、走査信号線ＧＬｊを順次選択するが、データ信号線に多階調のアナログデータ信号線駆動回路ＳＤによって正極性の映像信号ＤＡＴ、または２値データ信号線駆動回路Ｂ工ＮＳＤによって正極性の２値データ電位ＶＢが書き込まれた後、走査信号線駆動回路ＧＤによって走査信号線ＧＬｊの選択を終了する。同時に画素ＰＩＸはスイッチ素子ＳＷによりデータ信号線ＳＬと切り離され、各画素内の液晶容量ＣＬ、補助容量ＣＳで書き込まれた映像信号ＤＡＴまたは２値データ電位ＶＢを保持する。
【０１６１】
ところで、液晶表示装置の場合、従来例でも述べたが、画素ＰＩＸはスイッチ素子ＳＷと液晶容量ＣＬ及び補助容量ＣＳからなっている。これら容量の一端はスイッチ素子ＳＷを介してデータ信号線ＳＬに接続されており、他端には対向電位と呼ばれる電位が印加されている。つまり、画素ＰＩＸに書き込まれた映像信号ＤＡＴまたは２値データ電位ＶＢは、対向電位ＶＣＯＭとの電位差によって、液晶に印加され、液晶を通過する光を変調することにより様々な表示状態を実現している。本実施の形態では、対向電位ＶＣＯＭ（図２０上に点線で示している）は直流電位で与えられており、映像信号ＤＡＴまたは２値データ電位ＶＢの正極性、負極性とは、この対向電位ＶＣＯＭを基準として表している。
【０１６２】
ここまでは、画素ＰＩＸに書き込む映像信号ＤＡＴが１水平走査期間毎に極性が正負に切り替わる１Ｈ反転駆動という駆動方法について述べてきたが、本発明は、その他の駆動方法にも適用することができる。
【０１６３】
また、ここでは多階調のアナログデータ信号線駆動回路と２値データ信号線駆動回路とを共に動作させ、自然画等の多階調データの上に文字情報等の２値データを表示するスーパーインポーズを行った場合について説明を行ったが、必要に応じて前記多階調のアナログデータ信号線駆動回路を停止させ、２値データ信号線駆動回路のみによって２値の情報である文字・図形情報を表示させる場合においても本発明を適用できることは言うまでも無い。
【０１６４】
このように、ここでは、さらなる低消費電力化を図るために、液晶駆動黒電位と液晶駆動白電位とを２値データ信号線駆動回路ＢＩＮＳＤに入力する前段に、２値データ電位安定部ＳＴを設けている。
【０１６５】
すなわち、２値データ信号線駆動回路ＢＩＮＳＤの転送指示信号ＴＲＦは水平帰線期間中に作用するため、液晶駆動黒電位は１Ｈに一度、水平帰線期間中のみに表示部に出力される。つまり、画素は、液晶駆動黒電位としては、転送指示信号ＴＲＦが作用する時点で所望の液晶駆動黒電位に達していればよく、高速に極性が変化しなくてもよい。
【０１６６】
上記２値データ電位安定部ＳＴは、受動素子の容量Ｃと抵抗Ｒとからなっており、容量Ｃは、表示部にデータを供給する全てのデータ信号線容量の和より大きく、抵抗Ｒは、１Ｈの時間（約６３μｓ）内に上記容量Ｃに対して電荷を十分蓄えられる程度に電流を流せる大きさにすればよい。図２２に波形を示す。
【０１６７】
上記例では２値データ電位安定部ＳＴにコンデンサＣ、抵抗ＲからなるＲＣ回路を用いたが、その他の例として、図２３に示すように、インダクタンスＬ、コンデンサＣからなるＬＣ回路を用いることもできる。すなわち、同図は、電流制限素子（電流制御部）としてインダクタンスを用いた場合を示している。例えば、容量素子（電荷保持部）としてコンデンサＣを１μＦとし、データ電位は１Ｈごとに変化させ、液晶は１Ｈごとに交流駆動する。上記ＬＣ回路の遮断周波数ｆｃ は１Ｈの周波数１５．８７ｋＨｚより大きくする必要があるので、このときのインダクタンスＬの大きさは以下のように求めることができる。すなわち、
ｆｃ ＞１／｛２π√（ＬＣ）｝
より
Ｌ＞１／（４π２ ｆｃ ２ Ｃ）
なので
Ｌ＞１００μＨ
となり、Ｌが１００μＨ以上であれば、上記ＬＣ回路の構成をとっても２値データ電位安定部ＳＴを実現することができる。
【０１６８】
〔実施の形態７〕
本発明のさらに他の実施の形態について図２６ないし図３９に基づいて説明すれば、以下の通りである。なお、説明の便宜上、前記の実施の形態の図面に示した部材と同一の機能を有する部材には同一の符号を付記してその説明を省略する。
【０１６９】
本実施の形態では、前記の実施の形態１ないし６に係る構成に、さらにプリチャージ機能を付加したものである。ここで、プリチャージ機能とは、アナログデータ信号線駆動回路ＳＤの動作を補助するものである。具体的には、アナログデータ信号線駆動回路ＳＤは、すでに述べたとおり、アナログ映像信号をシフトレジスタの出力に応じてデータ信号線にサンプリングしていく。また、液晶表示素子は、液晶材料の劣化を防ぐために交流電位が与えられる。一般的に、１Ｈ反転駆動（１水平走査期間ごとに極性が変化）やフレーム反転駆動等が知られている。
【０１７０】
そのため、例えば、アナログデータ信号線駆動回路ＳＤがプラス極性のアナログ映像信号をサンプリングする前、データ信号線には、前の１Ｈの期間にサンプリングされたマイナス極性の電位が保持されている。ここでもし、上述したアナログデータ信号線駆動回路ＳＤのスイッチの能力が十分でない場合、所望のアナログ映像信号の電位が書き込まれない恐れがあり、表示劣化を引き起こしてしまう。
【０１７１】
そこで、アナログデータ信号線駆動回路ＳＤとで表示部を挟んで逆側に、プリチャージ回路を備えることが考えられる。駆動方法は、例えば、ある１Ｈでマイナス極性のアナログ映像信号がデータ信号線に供給された場合、サンプリング終了後、水平帰線期間に入ると、プリチャージ回路に入力されているプリチャージ電位ＰＶＩＤを、プリチャージコントロール信号ＰＣＬＴに応じてデータ信号線に一括供給する。このとき、プリチャージ電位ＰＶＩＤは任意の電位でよい。プリチャージが行われると、データ信号線の電位はプリチャージ電位と同電位になる。図２６に波形を示す。また、プリチャージ動作を行わない場合のデータ信号線の電位波形を図２７に示す。このように、駆動回路を構成するトランジスタの特性が十分でないと、プリチャージ回路が必要となる。
【０１７２】
そこで、本実施の形態では、図２８に示すような２値データ信号線駆動回路ＢＩＮＳＤを用いる。この２値データ信号線駆動回路ＢＩＮＳＤは、シフトレジスタ部、ＳＥＬ−ＬＯＧ部、データラッチ部、セレクタ部を備えている。図中、Ｐｒｏｔは保護回路である。シフトレジスタ部は図２９に示すような構成を有し、ＳＯＲ部は、図３０に示すような構成を有している。データラッチ部は、すでに述べた図４、図１７に示すような構成を有している。
【０１７３】
ＳＥＬ−ＬＯＧ部は図３１に示すような構成を有し、ＩＮ１とＩＮ２とにそれぞれＳＩＭＰ＿ＯＲＧとＴＲＦ＿ＯＲＧが入力され、ＯＵＴ１およびＯＵＴ２から転送指示信号ＴＲＦとスーパーインポーズ指示信号ＳＩＭＰとを出力する。その波形を図３２に示す。
【０１７４】
セレクタ部の１つのユニットは、図３３に示すように、デジタルＲＧＢデータごとに３つのブロックで構成されている。
【０１７５】
そのブロックの詳細を図３４に示す。このブロックは、（１）転送指示信号ＴＲＦとデータラッチ部の出力信号である２値データ信号ＤＩＧＤＡＴ（図中、ＬＲ／Ｇ／Ｂに相当する）とを入力とする２入力ＮＡＮＤと、（２）データラッチ部の出力信号である２値データ信号ＤＩＧＤＡＴとスーパーインポーズ指示信号ＳＩＭＰと転送指示信号ＴＲＦとプリチャージコントロール信号ＰＣＬＴとを入力とする内部セレクタ（Ｉｎｔｅｒｎａｌ Ｓｅｌｅｃｔｏｒ ）（ＳＥＬ−ＣＯＲＥ）と、（３）バッファ（Ｂｕｆｆｅｒ）と、（４）上記２入力ＮＡＮＤの出力に応じて液晶駆動黒電位の出力を制御するアナログスイッチＡＳＷＢと、（５）上記内部セレクタの出力に応じて液晶駆動白電位およびプリチャージ電位の出力を制御するアナログスイッチＡＳＷＡとを有している。なお、アナログスイッチＡＳＷＡの出力とＡＳＷＢの出力とは、同じデータ信号線ＳＬに接続されている。また、図中、ＳＡおよびＳＢは、それぞれ、後述の図３６および図３７における、プリチャージ・白書き込み信号ＳＡ、黒書き込み信号ＳＢを表している。
【０１７６】
内部セレクタは、図３５に示すように複合論理回路を構成している。
【０１７７】
すなわち、本実施の形態では、すでに述べたきたような２値データ信号線駆動回路ＢＩＮＳＤを、アナログデータ信号線駆動回路ＳＤのためのプリチャージ回路としても機能させることとしている。例えば、ある１Ｈでマイナス極性のアナログ映像信号がデータ信号線に供給された場合、サンプリング終了後、水平帰線期間に入ると、２値データ信号線駆動回路ＢＩＮＳＤに入力される２値データ電位である点灯用電位ＶＷを、プリチャージ電位ＰＶＩＤとして、プリチャージコントロール信号ＰＣＬＴに応じてデータ信号線に一括供給する。このとき、プリチャージ電位ＰＶＩＤは任意の電位でよく、例えばここではアナログ映像信号の各極性の最大値からの中央値（直流（ＤＣ）６Ｖ、液晶の対向電位ＶＣＯＭと同電位）に設定している。なお、ここでは上記のようにプリチャージ電位はＶＣＯＭと同じく中央の６Ｖであるが、ＶＣＯＭと異なる値、例えば３Ｖや５Ｖにすることもできる。プリチャージが行われると、データ信号線の電位はプリチャージ電位と同電位になる。波形は上述の通り図２６のようになる。
【０１７８】
その動作について、図３６および図３７を用いて説明する。
【０１７９】
図３６は、２値データ信号が有意でないとき（データが無いとき）である。
【０１８０】
同図中、図の中心の縦方向に示した線Ｌの左側は、２値データ信号線駆動回路ＢＩＮＳＤのみを駆動した場合の、入力波形やデータ信号線（ソースバスライン）電位等の状態を示している。
【０１８１】
２値データ信号ＤＩＧＤＡＴが有意ではないので、データ信号線には液晶駆動白電位が転送指示信号ＴＲＦによって書き込まれている。転送指示信号ＴＲＦがＬｏｗになると、プリチャージコントロール信号ＰＣＬＴがＨｉｇｈになり、データ信号線にプリチャージ電位ＰＶＩＤが出力される。しかしながら、ここでは液晶駆動白電位とプリチャージ電位ＰＶＩＤの供給先は同じであるため、データ信号線の電位は変化しない。また、このとき、図示しないが、画素のスイッチ素子ＳＷを駆動する走査信号は、プリチャージコントロール信号ＰＣＬＴがＨｉｇｈになる前に作用し、画素のスイッチ素子ＳＷをオフするようにしている。よって、画素電位は液晶駆動白電位が保持されている（ノーマリーホワイトの場合）。
【０１８２】
一方、同図の中心の縦方向に示した線Ｌの右側は、アナログデータ信号線駆動回路ＳＤの表示画像に２値データ信号線駆動回路ＢＩＮＳＤの表示画像をスーパーインポーズする場合の、入力波形やデータ信号線（ソースバスライン）電位等の状態を示している。スーパーインポーズのモードであるが、同図においては２値データ信号ＤＩＧＤＡＴの出力が無効であるため、アナログデータ信号線駆動回路ＳＤによって表示された画像のみが表示される。
【０１８３】
波形およびデータ信号線電位の「α」と記した時点は、アナログデータ信号線駆動回路ＳＤによってアナログ映像信号が書き込まれた様子を示している。ここでは、スーパーインポーズ指示信号ＳＩＭＰがアクティブになっても、２値データ信号が有意でないため、データラッチ部の出力信号である２値データ信号ＤＩＧＤＡＴがＬｏｗとなり、アナログスイッチＡＳＷＡおよびＡＳＷＢは作用せず、データ信号線には何も出力されない。よって、表示部には、アナログデータ信号線駆動回路ＳＤが出力した映像が表示されている。次に、図示しないが走査信号が画素のスイッチ素子ＳＷをオフさせると、プリチャージコントロール信号ＰＣＬＴが作用し、データ信号線にプリチャージ電位が出力される（β時点）。
【０１８４】
次に、図３７は、２値データ信号が有意な場合についてである。
【０１８５】
同図中、図の中心の縦方向に示した線Ｌの左側は、２値データ信号線駆動回路ＢＩＮＳＤのみを駆動した場合の、入力波形とデータ信号線（ソースバスライン）電位を示したものである。２値データ信号ＤＩＧＤＡＴが有意であるため、転送指示信号ＴＲＦによってデータ信号線には液晶駆動黒電位が供給される。すなわち、文字表示のみのモードであり、文字データがある画素には液晶駆動黒電位が供給され、文字データが無い画素には液晶駆動白電位が供給される（ノーマリーホワイトの場合）。このときもまた、画素のスイッチ素子ＳＷが走査信号によってオフした後、プリチャージコントロール信号ＰＣＬＴが作用し、プリチャージ電位が書き込まれていることがわかる（γ時点）。
【０１８６】
一方、同図の中心の縦方向に示した線Ｌの右側は、スーパーインポーズの状態を示している。アナログデータ信号線駆動回路ＳＤによってデータ信号線に映像信号が書き込まれたデータ信号線に対して、液晶駆動白電位を書き込む場合である。
【０１８７】
すなわち、アナログデータ信号線駆動回路ＳＤによってデータ信号線に映像信号が書き込まれるが、そのうちで、データが有意であるデータ信号線に対して、すでに述べたように、２値データ信号線駆動回路ＢＩＮＳＤによって、水平帰線期間中に、スーパーインポーズ指示信号ＳＩＭＰとデータラッチ部の出力信号である２値データ信号ＤＩＧＤＡＴとにより、アナログスイッチＡＳＷ２が開き、液晶駆動白電位をデータ信号線に書き込む。これにより、アナログデータ信号線駆動回路ＳＤによって表示された画像の上に、２値データ信号線駆動回路ＢＩＮＳＤの２値画像（文字など）が、その画像がある箇所にだけ、白抜きで描かれることになる（ノーマリーホワイトの場合）。
【０１８８】
その後、次の１水平走査期間が始まるまでに、画素のスイッチ素子ＳＷが走査信号によってオフすると、プリチャージコントロール信号ＰＣＬＴによって、プリチャージ電位が書き込まれ、プリチャージが完了する。
【０１８９】
以上のように、２値データ信号線駆動回路ＢＩＮＳＤにてスーパーインポーズの機能や２値データ信号線駆動回路ＢＩＮＳＤでの文字表示を実現させるとともに、この２値データ信号線駆動回路ＢＩＮＳＤを用いて、アナログデータ信号線駆動回路ＳＤの補助を行うプリチャージも行うことができる。それゆえ、プリチャージ動作のための専用の回路を別途新たに設ける必要がなく、回路構成を簡素化することができる。
【０１９０】
なお、文字表示だけの表示、つまり、２値データ信号線駆動回路ＢＩＮＳＤで表示を行う場合は、アナログデータ信号線駆動回路ＳＤの入力信号を停止させたり、アナログデータ信号線駆動回路ＳＤを構成する回路への電源を供給させるなどして、さらに低消費電力化を図ることができる。
【０１９１】
また、上記プリチャージは、２値データ信号線駆動回路ＢＩＮＳＤで表示を行うときには停止させてもよい。アナログデータ信号線駆動回路ＳＤでの、データ信号線へのアナログ映像信号のサンプリングは、表示フォーマットにもよるが、例えばＱＶＧＡ程度のものであれば百数十ｎｓほどで完了しなければならないが、２値データ信号線駆動回路ＢＩＮＳＤの場合は、水平帰線期間中の約半分程度（約６μｓ）のように、データ信号線に電位を供給するには十分な時間があるため、プリチャージを停止させても充電に支障をきたす恐れはない。
【０１９２】
また、近年の低電圧インターフェース化により、ここまで述べてきた各入力信号は、各駆動回路の電源電圧よりも低い電圧（例えば３．３Ｖや５Ｖ程度）で入力されており、また、パネル内部に各信号ごとに、すでに述べたようなレベルシフタを備えることができる。このレベルシフタは、電流駆動型（定常電流が流れる電圧増幅器）を用いた場合には、信号の入力が無い場合でも電流が流れ、消費電力が増加することが考えられる。そこで、駆動回路等を構成する種々の回路への電源供給を停止させる場合は、電流駆動型レベルシフタを停止させることが望ましい。つまり、プリチャージを停止させるには、プリチャージコントロール信号ＰＣＬＴ用のレベルシフタを停止させればよい。アナログデータ信号線駆動回路ＳＤを停止させるには、例えば、スタートパルスやクロック信号のためのレベルシフタを停止させればよい。また、アナログデータ信号線駆動回路ＳＤのみを動作させる場合は、２値データ信号線駆動回路ＢＩＮＳＤに入力される信号（ＴＲＦ、ＳＩＭＰ）のためのレベルシフタを停止させればよい。
【０１９３】
ここで、図３８は、プリチャージ電位ＰＶＩＤを、液晶駆動白電位ＶＷと兼用せずに別個に設けた場合の回路ブロック図である。このときの内部セレクタ（ＳＥＬ−ＣＯＲＥ２）は、図３９のようなデコーダ回路を用いることによって実現することができる。このとき、外部から入力する各制御信号ＴＲＦ、ＳＩＭＰ、およびＰＣＴＬは、互いにＨｉｇｈ期間（アクティブ期間）が重ならないように入力する。このような構成を用いることにより、任意のプリチャージ電位ＰＶＩＤをデータ信号線に充電することが可能になる。一方、プリチャージ電位ＰＶＩＤを液晶駆動白電位ＶＷと兼用した場合は、プリチャージ電位ＰＶＩＤを供給するのための専用の回路を別途新たに設ける必要がなく、回路構成を簡素化することができる。
【０１９４】
本発明の画像表示装置は、マトリクス状に配置された複数の画素と該画素の各列に配置された複数のデータ信号線及び該画素の行に対応して配置された走査信号線を有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のための表示される表示部と、該複数のデータ信号線に所定のタイミング信号に同期して、映像信号を出力する同一のデータ信号線に接続された複数のデータ信号線駆動回路と該複数の走査信号線に所定のタイミング信号に同期して、走査信号を出力する走査信号線駆動回路を備え、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、所定のタイミングで動作するシフトレジスタ部とそのシフトレジスタ出力に応じて別途、入力されるデジタルデータ（２値データ信号）をサンプリングして保持するデータ保持部と、その保持されたデータに応じて、点灯用電位と非点灯用電位を切りかえるデータ切替部と、そのデータ切替部の出力とデータ信号線との間に設けられ、外部から入力される転送指示信号によって出力制御を行う出力制御部と、出力制御部の出力を備えた構成とすることができる。
【０１９５】
これにより、複数の画像データを、予め合成することなく重ねて表示することが可能な画像表示装置を提供でき、さらに低消費電力化することができる。
また、上記出力制御部は、外部から入力される表示状態選択信号によって、データ保持部の出力が有意な場合にデータ信号線に点灯用電位または非点灯用電位を供給してもよい。
【０１９６】
これにより、２値データ信号線駆動回路ＢＩＮＳＤでのみ、データ信号線ＳＬが駆動されたことになり、このとき、アナログデータ信号線駆動回路ＳＤに対して、スタート信号ＳＰ、クロック信号ＣＫおよび映像信号ＤＡＴを停止させることにより、使用時と待機時とでそれぞれの要求に合った駆動が可能になる。
【０１９７】
また、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路はデータ信号線への出力が複数のデータ信号線に接続されていてもよい。
【０１９８】
これにより、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路はデータ信号線への出力が複数のデータ信号線に接続されているため、他方のデータ信号線駆動回路より、低い周波数で駆動するため、消費電力を削減でき、かつ使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、さらに低消費電力化が可能になる。
【０１９９】
また、上記複数のデータ信号線駆動回路はデータ信号線への出力タイミングが互いに重ならないように構成することもできる。
【０２００】
これにより、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することなく、良好な表示が得られるとともに、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低消費電力化が可能になる。
【０２０１】
また、上記転送指示信号を水平帰線期間中にアクティブにし、一括して点灯用電位または、非点灯用電位を供給してもよい。
【０２０２】
これにより、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することなく、良好な表示が得られるとともに、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低消費電力化が可能になる。
【０２０３】
また、上記複数のデータ信号線駆動回路のうち何れかを停止させてもよい。
【０２０４】
これにより、上記複数のデータ信号線駆動回路のうち、何れかを停止させるため、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低消費電力化が可能になる。
【０２０５】
また、本発明の画像表示装置は、マトリクス状に配置された複数の画素と該画素の各列に配置された複数のデータ信号線及び該画素の行に対応して配置された走査信号線を有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のための表示される表示部と、該複数のデータ信号線に所定のタイミング信号に同期して、映像信号を出力する同一のデータ信号線に接続された複数のデータ信号線駆動回路と該複数の走査信号線に所定のタイミング信号に同期して、走査信号を出力する走査信号線駆動回路を備え、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、上記所定のタイミング信号とデジタルデータが電源電圧より低い電位を持つ場合、上記シフトレジスタ部のタイミング信号の入力部と前記データ保持部のデジタルデータ入力部にレベルシフタを設け、そのレベルシフタで昇圧されたタイミング信号によるシフトレジスタ出力に応じて前記デジタルデータをサンプリング後、保持し、保持されたデータに応じて、点灯用電位と非点灯用電位を切りかえるデータ切替部と、そのデータ切替部の出力とデータ信号線との間に設けられ、外部から入力される転送指示信号によって出力制御を行う出力制御部を構成とすることができる。
【０２０６】
これにより、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低電圧インターフェイスを持った低消費電力化が可能になる。
【０２０７】
また、前記データ保持部に設けられたレベルシフタに制御手段を設け、デジタルデータをサンプリングし保持するために入力されるシフトレジスタの出力信号がアクティブの間のみ動作させてもよい。
【０２０８】
これにより、レベルシフタが必要以外は停止するため、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低電圧インターフェイスを持った低消費電力化が可能になる。
【０２０９】
また、上記各レベルシフタは、電流駆動型のレベルシフタ部を含んでいてもよい。
【０２１０】
これにより、レベルシフタを構成するトランジスタの特性が低い場合でも、レベルシフタは動作が可能である。また、レベルシフタが必要以外は停止するため、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ、低電圧インターフェイスを持った低消費電力化が可能になる。
【０２１１】
また、上記制御手段は、上記各レベルシフタへの入力信号として入力スイッチング素子が遮断するレベルの信号を与えることによって当該レベルシフタを停止させてもよい。
【０２１２】
これにより、制御手段は、レベルシフタを停止できるとともに、停止中、入力スイッチング素子に流れる電流分だけ、消費電力を低減できる。
【０２１３】
また、上記制御手段は、上記各レベルシフタヘの電力供給を停止して、当該レベルシフタを停止させてもよい。
【０２１４】
これにより、制御手段は、各レベルシフタの電力供給を停止して、当該レベルシフタを停止させる。これにより、制御手段は、レベルシフタを停止できると共に、動作中にレベルシフタで消費する電力の分だけ、消費電力を低減できる。
【０２１５】
また、上記制御手段は、上記レベルシフタ部に入力されるデジタルデータが入力されるトランジスタのゲート容量を前記デジタルデータの伝送線から切り離し、当該伝送線の容量を低減することを目的とし入力制御を行ってもよい。
【０２１６】
これにより、当該デジタルデータの伝送線の容量を低減することができる。
【０２１７】
また、上記出力制御部は、外部から入力される表示状態選択信号によって、データ保持部の出力が有意な場合にデータ信号線に点灯用電位または非点灯用電位を供給してもよい。
【０２１８】
これにより、２値データ信号線駆動回路ＢＩＮＳＤでのみ、データ信号線ＳＬが駆動されたことになり、このとき、アナログデータ信号線駆動回路ＳＤに対して、スタート信号ＳＰ、クロック信号ＣＫおよび映像信号ＤＡＴを停止させることにより、使用時と待機時とでそれぞれの要求に合った駆動が可能なる。また、低電圧インターフェイスを持つためさらに低消費電力化できる。
【０２１９】
また、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路はデータ信号線への出力が複数のデータ信号線に接続してもよい。
【０２２０】
これにより、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路はデータ信号線への出力が複数のデータ信号線に接続されているため、他方のデータ信号線駆動回路より、低い周波数で駆動するため、消費電力を削減でき、かつ使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低電圧インターフェイスを持った低消費電力化が可能になる。
【０２２１】
また、上記画像表示装置の駆動方法において、上記複数のデータ信号線駆動回路はデータ信号線への出力タイミングが互いに重ならないようにしてもよい。
【０２２２】
これにより、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することなく、良好な表示が得られるとともに、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低電圧インターフェイスを持った低消費電力化が可能になる。
【０２２３】
また、上記画像表示装置の駆動方法において、上記転送指示信号を水平帰線期間中にアクティブにし、一括して点灯用電位または非点灯用電位を供給するようにしてもよい。
【０２２４】
これにより、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することなく、良好な表示が得られるとともに、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低電圧インターフェイスを持った低消費電力化が可能になる。
【０２２５】
また、上記画像表示装置において、上記複数のデータ信号線駆動回路のうち、何れかを停止させるようにしてもよい。
【０２２６】
これにより、消費電力を削減でき、使用時と待機時とでそれぞれの要求に合った駆動が可能な画像表示装置を提供でき、複数の画像データを、予め合成することなく、重ねて表示でき、かつ低電圧インターフェイスを持った低消費電力化が可能になる。
【０２２７】
また、上記画像表示装置において、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成するスイッチ素子は多結晶シリコン薄膜トランジスタからなるようにしてもよい。すなわち、前記複数のデータ信号線駆動回路、走査信号線駆動回路および各画素は、多結晶シリコン薄膜トランジスタからなるスイッチング素子を含んでいるようにしてもよい。
【０２２８】
これにより、表示面積を容易に拡大でき、さらに、同一基板上に容易に形成できるので、製造時の手間や各信号線の容量を削減できる。加えて、上記各構成のシフトレジスタが使用されているので、回路規模の縮小による狭額縁化、及び低振幅のクロック信号でも、レベルシフタを設けことによって、シフトレジスタを制御した場合でも、消費電力の低減が実現できる。
【０２２９】
また、上記画像表示装置において、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成する各スイッチ素子が６００度以下のプロセス温度で製造されるようにしてもよい。
【０２３０】
これにより、基板として安価なガラス基板を使用することができ、より表示面積の広い画像表示装置を安価に提供できる。
【０２３１】
また、本発明の画像表示装置は、マトリクス状に配置された複数の画素と、該画素の各列に配置された複数のデータ信号線と、該画素の各行に配置された走査信号線と、前記複数のデータ信号線に所定のタイミング信号に同期して別途入力される映像信号を出力するデータ信号線駆動回路と、前記複数の走査信号線駆動回路と、前記画素、走査信号線及びデータ信号線を有し前記データ信号線駆動回路に入力される映像信号に基づき画像を表示する表示部とを備え、前記複数のデータ信号線駆動回路の少なくとも一つは、２値のデータ信号に応じて外部から供給される２値データ電位を決定し、所定の期間内に外部からのタイミング信号に応じて、前記２値データ電位をデータ信号線に供給する２値データ信号線駆動回路を備えた画像表示装置の駆動方法において、前記２値データ電位を安定化させるための２値データ電位安定部を有する構成とすることができる。
【０２３２】
上記構成によれば、各データ信号線に任意の２値データ電位を充電するための２値データ信号線駆動回路へ入力される２値データ電位を安定化させるための２値データ電位安定部を有することにより、２値データ電位の変動を抑制し、所望の電位をデータ信号線に充電できるようになり、画像表示装置の画質劣化を抑え、また、電流増幅回路を必要としないため、消費電力の増加を抑制することが可能となる。
【０２３３】
すなわち、上記構成によれば、消費電力の増加を抑え、データ信号線への２値データ電位の書き込み性能を向上させることができる。
【０２３４】
また、本発明の画像表示装置は、上記画像表示装置において、２値データ電位安定部は、電流制御部と、電荷保持部とで構成とすることができる。
【０２３５】
上記構成によれば、２値データ電位安定部は、電流制御部と、電荷保持部とで構成されているため、データ信号線へ供給する電位（電荷）を電荷保持部に保持することにより、２値データ電位制御信号である転送指示信号ＴＲＦ（トランスファ信号）が作用している間は、この電荷保持部から電荷を供給すればよい。また、制御信号回路から供給される２値データ電位は転送指示信号が非作用時に電荷保持部に供給すればよく、電流制御部を用いることにより、必要以上に電流を流すことなく電荷保持部に供給できるので、前記効果同様に画像表示装置の画質劣化を抑えるとともに、消費電力を低下することが可能となる。
【０２３６】
また、本発明の画像表示装置は、上記画像表示装置において、電荷保持部は、容量（コンデンサ）で構成してもよい。これにより、前記効果同様に画像表示装置の画質劣化を抑えるとともに、最適な電荷保持量を選択できる。
【０２３７】
また、本発明の画像表示装置は、上記画像表示装置において、電流制御部は抵抗で構成されてもよい。これにより、前記効果同様に画像表示装置の画質劣化を抑えるとともに、消費電流増大の抑制を図ることができる。
【０２３８】
また、本発明の画像表示装置は、上記画像表示装置において、電荷保持部における、容量（コンデンサ）の容量は少なくとも、前記複数のデータ信号線の総容量よりも大きい構成とすることができる。
【０２３９】
上記構成によれば、電荷保持部における、容量（コンデンサ）の容量は少なくとも、複数のデータ信号線の総容量よりも大きくすることによって、転送指示信号が作用している間、電荷保持部に蓄えられた電荷を供給するだけでよく、制御信号回路から新たに電荷を供給することが必要なくなるので、前記効果同様に画像表示装置の画質劣化を抑えるとともに、電流量を抑制でき消費電力を抑えることが可能となる。
【０２４０】
また、本発明の画像表示装置は、上記画像表示装置において、２値データ電位安定部を構成する、電流制御部と電荷保持部の時定数は、映像信号の表示期間内に十分な電位に安定させる程度の最適値をとる構成とすることができる。
【０２４１】
上記の構成によれば、２値データ電位安定部を構成する、電流制御部と電荷保持部の時定数は、映像信号の表示期間内に十分な電位に安定させる程度の値をとることによって、例えば、１水平走査期間（１Ｈ）はＮＴＳＣ信号の場合、約６３μｓであり、その時間内に十分に電位を保持することが可能となる。つまり、転送指示信号が作用するまでに、電荷保持部に十分に電荷を蓄えることが可能となり、制御信号回路から新たに電荷を供給することが必要なくなるので、前記効果同様に画像表示装置の画質劣化を抑えるとともに、電流量を抑制でき消費電力を抑えることが可能となる。
【０２４２】
液晶表示装置の場合、画素ＰＩＸを構成する容量の一端はスイッチ素子ＳＷを介してデータ信号線ＳＬに接続されており、他端には対向電位と呼ばれる電位が印加されている。つまり、画素ＰＩＸに書き込まれた映像信号ＤＡＴまたは２値データ電位ＶＢは、対向電位ＶＣＯＭとの電位差によって、液晶に印加され、液晶を通過する光を変調することにより様々な表示状態を実現している。
【０２４３】
また、本発明の画像表示装置は、上記画像表示装置において、２値データ電位は映像信号の１水平走査期間に同期して、交流電位を持つ構成とすることができる。
【０２４４】
また、本発明の画像表示装置は、上記画像表示装置において、２値データ電位は常に任意の直流電位を持つ構成とすることができる。
【０２４５】
例えば、対向電位ＶＣＯＭは直流電位で与えられており、映像信号ＤＡＴもしくは２値データ電位ＶＢの正極性、負極性とは、この対向電位ＶＣＯＭを基準として表すことができる。
【０２４６】
以上のように、映像信号が正極性、負極性の状態を持っている場合に、その極性変化に同期して、２値データ電位に交流電位を持たせることにより、最適な２値データ電位をデータ信号線に充電でき、２値データ電位の変動を抑制し、所望の電位をデータ信号線に充電できるようになり、画像表示装置の画質劣化を抑えることが可能となる。
【０２４７】
また、本発明の画像表示装置は、上記画像表示装置において、前記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素は同一基板上に形成される構成とすることができる。
【０２４８】
上記の構成によれば、前記複数のデータ信号線駆動回路・走査信号線駆動回路及び各画素は、互いに同一の基板上に形成されており、前記複数のデータ信号線駆動回路と各画素との間の配線、並びに、走査信号線と各画素との間の配線は、当該基板上に配され、基板外に出す必要がない。この結果、データ信号線の数および走査信号線の数が増加しても、基板外に出す信号線の数が変化せず、組み立てる必要がないため、各信号線の容量の不所望な増大を防止できると共に、集積度の低下を防止できる。
【０２４９】
ところで、多結晶シリコン薄膜は、単結晶シリコンに比べて、面積を拡大しやすい一方で、多結晶シリコントランジスタは、単結晶シリコントランジスタに比べて、例えば、移動度や閾値などのトランジスタ特性が劣っている。したがって、単結晶シリコントランジスタを用いて各回路を製造すると、表示面積の拡大が難しく、多結晶シリコン薄膜トランジスタを用いて各回路を製造すると、各回路の駆動能力が低下してしまう。なお両駆動回路と各画素とを別の基板上に形成した場合は、各信号線で両基板間を接続する必要があり、製造時に手間がかかると共に、各信号線の容量が増大してしまう。
【０２５０】
これに対して、上記本発明の画像表示装置によれば、前記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成する各スイッチ素子が、多結晶シリコン薄膜トランジスタからなる構成とすることができる。すなわち、前記複数のデータ信号線駆動回路、走査信号線駆動回路および各画素は、多結晶シリコン薄膜トランジスタからなるスイッチ素子を含んでいる構成とすることができる。
【０２５１】
上記の構成では、前記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素はいずれも、多結晶シリコン薄膜トランジスタからなるスイッチ素子を含んでいるため、表示面積を容易に拡大できる。さらに、同一基板上に容易に形成できるので、製造時の手間や各信号線の容量を削減できる。加えて、前記各構成のシフトレジスタが使用されているので、回路規模の縮小による狭額縁化や消費電力の低減が実現できる。
【０２５２】
また、本発明の画像表示装置は、上記画像表示装置において、前記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素は、６００度以下のプロセス温度で製造されたスイッチ素子を含んでいる構成とすることができる。
【０２５３】
前記構成によれば、スイッチ素子のプロセス温度が６００度以下に設定されるので、各スイッチ素子の基板として、通常のガラス基板（歪み点が６００度以下のガラス基板）を使用しても、歪み点以上のプロセスに起因する反りやたわみが発生しない。この結果、実装がさらに容易で、より表示面積の広い画像表示装置を実現できる。
【０２５４】
【発明の効果】
以上のように、本発明の画像表示装置は、マトリクス状に配置された複数の画素と、該画素の各列に配置された複数のデータ信号線及び該画素の行に対応して配置された走査信号線とを有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のためのデータを供給される表示部と、該複数のデータ信号線に所定のタイミング信号に同期して映像信号を出力する、同一のデータ信号線に接続された複数のデータ信号線駆動回路と、該複数の走査信号線に所定のタイミング信号に同期して走査信号を出力する走査信号線駆動回路とを備え、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、所定のタイミングで動作するシフトレジスタ部と、そのシフトレジスタ出力に応じて別途入力される２値データ信号をサンプリングして保持するデータ保持部と、その保持された２値データ信号に応じて、点灯用電位と非点灯用電位との２値データ電位を切りかえるデータ切替部と、そのデータ切替部の出力とデータ信号線との間に設けられ、外部から入力される転送指示信号によって上記データ切替部の出力制御を行う出力制御部とを備えた２値データ信号線駆動回路である構成である。
【０２５５】
これにより、２値のテキストデータのみ表示できればよい場合は、２値データ信号線駆動回路ＢＩＮＳＤのみを駆動するようにすれば、他方のデータ信号線駆動回路（例えばアナログデータ信号線駆動回路ＳＤ）の分だけ消費電力を抑えることができる。それゆえ、使用時と待機時とでそれぞれの要求に合った駆動ができ、低消費電力化が可能になるという効果を奏する。
【０２５６】
また、２値データ信号線駆動回路にて２階調の画像データを供給して部分的に上書きすることが可能になる。それゆえ、表示複数の画像データを、予め合成することなく、重ねて表示することが可能になるという効果を奏する。
【０２５７】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路において、データ信号線への出力が複数のデータ信号線に接続されている構成である。
【０２５８】
これにより、そのデータ信号線駆動回路では他方のデータ信号線駆動回路より低い周波数で駆動する。それゆえ、上記の構成による効果に加えて、さらに低消費電力化することができるという効果を奏する。
【０２５９】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路は、データ信号線への出力タイミングが互いに重ならない構成である。
【０２６０】
これにより、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することがない。それゆえ、上記の構成による効果に加えて、いっそう良好な表示を得ることができるという効果を奏する。
【０２６１】
また、本発明の画像表示装置は、上記の構成に加えて、上記転送指示信号を水平帰線期間中にアクティブにし、一括して点灯用電位または非点灯用電位を供給する構成である。
【０２６２】
これにより、データ信号線へ映像信号と非点灯用電位または点灯用電位が衝突することがない。それゆえ、上記の構成による効果に加えて、いっそう良好な表示を得ることができるという効果を奏する。
【０２６３】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路のうち、表示するデータが供給されないほうは、駆動を停止させる構成である。
【０２６４】
これにより、そのデータ信号線駆動回路では他方のデータ信号線駆動回路と異なり電力を消費しない。それゆえ、上記の構成による効果に加えて、さらに低消費電力化することができるという効果を奏する。
【０２６５】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、上記シフトレジスタ部のタイミング信号の入力部と前記データ保持部の２値データ信号入力部とにレベルシフタを設け、上記データ保持部が、そのレベルシフタで昇圧されたタイミング信号によるシフトレジスタ出力に応じて前記２値データ信号をサンプリング後、保持する構成である。
【０２６６】
これにより、データ信号線駆動回路を構成するシフトレジスタの駆動電圧より低い入力信号が印加されるような場合でも、問題なく画素を駆動することができるので、低電圧の入力信号に対応できる。それゆえ、上記の構成による効果に加えて、より低い消費電力で良好に画像表示することができるという効果を奏する。
【０２６７】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、上記シフトレジスタの出力信号がアクティブの間のみ動作する構成である。
【０２６８】
これにより、レベルシフタが必要以外は停止する。それゆえ、上記の構成による効果に加えて、いっそう消費電力を削減することができるという効果を奏する。
【０２６９】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが電流駆動型である構成である。
【０２７０】
これにより、レベルシフタを構成するトランジスタの特性が低い場合でも、レベルシフタは動作が可能である。それゆえ、上記の構成による効果に加えて、いっそう消費電力を削減することができるという効果を奏する。
【０２７１】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、動作のオンオフを切り替えるための入力スイッチング素子を有しており、上記入力スイッチング素子が、その入力スイッチング素子が遮断するレベルの信号を入力されることによって、上記レベルシフタが動作を停止する構成である。
【０２７２】
これにより、レベルシフタが動作を停止する際、入力スイッチング素子に電流が流れないようにすることができる。それゆえ、上記の構成による効果に加えて、レベルシフタを停止できるとともに、停止中、入力スイッチング素子に流れる電流分だけ、消費電力をいっそう低減することができるという効果を奏する。
【０２７３】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、それへの電力供給を停止されることで、動作を停止する構成である。
【０２７４】
これにより、レベルシフタが動作を停止する際、レベルシフタヘの電力供給が停止する。それゆえ、上記の構成による効果に加えて、レベルシフタを停止できるとともに、動作中にレベルシフタで消費する電力の分だけ、消費電力をいっそう低減することができるという効果を奏する。
【０２７５】
また、本発明の画像表示装置は、上記の構成に加えて、上記レベルシフタが、上記２値データ信号が入力されるトランジスタと、このトランジスタのゲート容量を上記２値データ信号の伝送線から切り離す入力制御部とを有している構成である。
【０２７６】
これにより、当該伝送線の負荷容量となるゲート容量は、動作中のレベルシフタのもののみに限定され、レベルシフタの停止時にはこのゲート容量をなくすことができる。それゆえ、上記の構成による効果に加えて、２値データ信号の伝送線の容量を低減し、消費電力をいっそう削減することができるという効果を奏する。
【０２７７】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成するスイッチ素子は多結晶シリコン薄膜トランジスタからなる構成である。
【０２７８】
これにより、画素や、データ信号線駆動回路、あるいは走査信号線駆動回路のように、広い表示面積を確保するために多結晶シリコン薄膜トランジスタが使用される回路であっても、上記のようにレベルシフタを設けることで、駆動電圧を十分低減することができる。それゆえ、上記の構成による効果に加えて、広い表示面積と駆動電圧の低減とを良好に両立させることができるという効果を奏する。
【０２７９】
また、本発明の画像表示装置は、上記の構成に加えて、上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成する各スイッチ素子が６００度以下のプロセス温度で製造される構成である。
【０２８０】
これにより、基板として安価なガラス基板を使用することができる。それゆえ、上記の構成による効果に加えて、より表示面積の広い画像表示装置を安価に提供できるという効果を奏する。
【０２８１】
また、本発明の画像表示装置は、上記の構成に加えて、上記転送指示信号が上記２値データ信号線駆動回路に入力される際に上記２値データ電位の電位の変動を抑制する２値データ電位安定部を有する構成である。
【０２８２】
これにより、２値データ信号線駆動回路の２値データ電位を安定化することができる。それゆえ、上記の構成による効果に加えて、所望の電位をデータ信号線に良好に充電することができ、画像表示装置の画質劣化を抑えることができるという効果を奏する。
【０２８３】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ電位安定部が、上記２値データ信号線駆動回路に上記２値データ電位を供給する２値データ電位供給線から電荷を受け取って保持する電荷保持部と、上記電荷保持部で保持される電荷量を抵抗値にて決定する電流制御部とを備えた構成である。
【０２８４】
これにより、データ信号線駆動回路へ供給する電位（電荷）を電荷保持部に保持することにより、転送指示信号が作用している間は、電荷保持部から電荷を供給すればよい。２値データ信号線駆動回路へ供給される２値データ電位は、転送指示信号が非作用時に電荷保持部に供給すればよい。それゆえ、上記の構成による効果に加えて、安価で簡素な構成で２値データ信号線駆動回路の２値データ電位を安定化することができるという効果を奏する。また、電流増幅回路を必要としないため、いっそう消費電力の増加を抑制することができるという効果を奏する。
【０２８５】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ電位安定部が、上記２値データ信号線駆動回路に上記２値データ電位を供給する２値データ電位供給線から電荷を受け取って保持する電荷保持部と、１水平走査期間ごとに極性反転しながら上記電荷保持部に入力されて保持される電荷量を、画面表示の１水平走査期間の周波数より大きい遮断周波数を持つことで決定する周波数制御部とを備えた構成である。
【０２８６】
これにより、データ信号線駆動回路へ供給する電位（電荷）を電荷保持部に保持することにより、転送指示信号が作用している間は、電荷保持部から電荷を供給すればよい。２値データ信号線駆動回路へ供給される２値データ電位は、転送指示信号が非作用時に電荷保持部に供給すればよい。それゆえ、上記の構成による効果に加えて、安価で簡素な構成で２値データ信号線駆動回路の２値データ電位を安定化することができるという効果を奏する。また、電流増幅回路を必要としないため、いっそう消費電力の増加を抑制することができるという効果を奏する。
【０２８７】
また、本発明の画像表示装置は、上記の構成に加えて、上記電荷保持部が保持する電荷の容量が、少なくとも上記複数のデータ信号線の総容量よりも大きい構成である。
【０２８８】
これにより、転送指示信号が作用している間、電荷保持部に蓄えられた電荷を供給するだけでよく、外部から新たに電荷を供給する必要がない。それゆえ、上記の構成による効果に加えて、いっそう消費電力の増加を抑制することができるという効果を奏する。
【０２８９】
また、本発明の画像表示装置は、上記の構成に加えて、上記電流制御部と上記電荷保持部との時定数は、２値データ信号線駆動回路以外のデータ信号線駆動回路から供給される映像信号の上記表示部での表示期間内に上記２値データ電位を十分な電位に安定させる程度の値をとる構成である。
【０２９０】
これにより、映像信号の表示期間内に十分に電位を保持することが可能となる。つまり、転送指示信号が作用するまでに、電荷保持部に十分に電荷を蓄えることが可能となるので、外部から新たに電荷を供給する必要がない。それゆえ、上記の構成による効果に加えて、いっそう消費電力の増加を抑制することができるという効果を奏する。
【０２９１】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ信号線駆動回路が、水平帰線期間中であって転送指示信号がオフのときに、データ信号線の電位を、上記２値データ信号線駆動回路以外のデータ信号線駆動回路における、今回の水平有効期間（水平表示期間、１Ｈ）のデータに対するデータ信号線の電位と次の水平有効期間のデータに対するデータ信号線の電位との中間の電位であるプリチャージ電位にする構成である。
【０２９２】
これにより、上記２値データ信号線駆動回路以外のデータ信号線駆動回路とともに用いられて複数種類のデータ供給を行うために設けられている２値データ信号線駆動回路を、プリチャージ機能のための回路として兼用することができる。それゆえ、上記の構成による効果に加えて、簡素な構成で複数種類のデータの供給と表示品位の向上とを行うことができるという効果を奏する。
【０２９３】
また、本発明の画像表示装置は、上記の構成に加えて、上記２値データ信号線駆動回路が、上記２値データ電位と所定の基準電位との差を画像データとして上記データ信号線に供給し、この基準電位を、上記プリチャージ電位として用いる構成である。
【０２９４】
これにより、外部から、新たに上記プリチャージ電位を供給する必要がない。それゆえ、上記の構成による効果に加えて、より簡素な構成でプリチャージによる表示品位の向上を行うことができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る画像表示装置の一構成例を示すブロック図である。
【図２】本発明における２値データ信号線駆動回路の動作を示すタイミングチャートである。
【図３】本発明における２値データ信号線駆動回路の一構成例を示すブロック図である。
【図４】本発明におけるデータ保持部の一構成例を示すブロック図である。
【図５】本発明における２値データ信号線駆動回路の他の構成例を示すブロック図である。
【図６】本発明における２値データ信号線駆動回路のさらに他の構成例を示すブロック図である。
【図７】本発明における２値データ信号線駆動回路の動作を示すタイミングチャートである。
【図８】本発明における２値データ信号線駆動回路のさらに他の構成例を示すブロック図である。
【図９】電圧駆動型のレベルシフタの構成例を示す回路図である。
【図１０】電流駆動型のレベルシフタの構成例を示す回路図である。
【図１１】レベルシフタの入出力波形を示すタイミングチャートである。
【図１２】本発明におけるシフトレジスタの一構成例を示すブロック図である。
【図１３】本発明におけるシフトレジスタの動作を示すタイミングチャートである。
【図１４】（ａ）は、セット・リセット・フリップフロップの一構成例における入出力端子を示すブロック図であり、（ｂ）は、その内部の回路構成を示す回路図である。
【図１５】セット・リセット・フリップフロップの動作を示すタイミングチャートである。
【図１６】シフトレジスタにおけるクロック信号、スタート信号用レベルシフタの構成例を示す回路図である。
【図１７】レベルシフタ付きデータ保持部の構成例を示す回路図である。
【図１８】本発明に係る画像表示装置の他の構成例を示すブロック図である。
【図１９】本発明に係る画像表示装置のさらに他の構成例を示すブロック図である。
【図２０】本発明に係る画像表示装置における駆動波形の例を示すタイミングチャートである。
【図２１】本発明に係る２値データ電位安定部の一構成例を示す回路図である。
【図２２】本発明におけるプリチャージ動作時の波形を示す説明図である。
【図２３】本発明に係る２値データ電位安定部の他の構成例を示す回路図である。
【図２４】画像表示装置のさらに他の構成例を示すブロック図である。
【図２５】画素の構成を示す回路図である。
【図２６】プリチャージ動作時の波形を示す説明図である。
【図２７】プリチャージ非動作時の波形を示す説明図である。
【図２８】２値データ信号線駆動回路ＢＩＮＳＤの一構成例を示すブロック図である。
【図２９】シフトレジスタ部の一構成例を示すブロック図である。
【図３０】ＳＯＲ部の一構成例を示すブロック図である。
【図３１】ＳＥＬ−ＬＯＧ部の一構成例を示すブロック図である。
【図３２】ＳＥＬ−ＬＯＧ部の入出力信号の波形を示すタイミングチャートである。
【図３３】セレクタ部の一構成例を示すブロック図である。
【図３４】セレクタ部の詳細な構成例を示すブロック図である。
【図３５】内部セレクタの一構成例を示すブロック図である。
【図３６】２値データ信号が有意でないときのプリチャージ動作を示すタイミングチャートである。
【図３７】２値データ信号が有意であるときのプリチャージ動作を示すタイミングチャートである。
【図３８】プリチャージ電位を液晶駆動白電位と兼用せずに別個に設けた場合のブロック図である。
【図３９】図３８の例における内部セレクタの一構成例を示すブロック図である。
【図４０】従来の画像表示装置の構成例を示すブロック図である。
【図４１】画素の構成を示すブロック図である。
【図４２】従来の画像表示装置を構成するデータ信号線駆動回路の構成例を示すブロック図である。
【図４３】従来の画像表示装置を構成するデータ信号線駆動回路の構成例を示すブロック図である。
【図４４】従来の画像表示装置を構成するデータ信号線駆動回路の構成例を示すブロック図である。
【図４５】従来の画像表示装置を構成するデータ信号線駆動回路の構成例を示すブロック図である。
【図４６】画像表示装置を構成する走査線駆動回路の構成例を示すブロック図である。
【符号の説明】
２１ データ保持部
２２ データ制御部
１１３ レベルシフタ
１１３ａ レベルシフト部
１１３ｂ 電力供給制御部
１１３ｃ 入力制御部
１１３ｄ 入力スイッチング素子遮断制御部
１１３ｅ 出力安定部
ＡＲＹ 画素アレイ
ＡＳＷＡ、ＡＳＷＢ アナログスイッチ
ＢＡ ２値データ電位増幅回路
ＢＩＮＳＤ ２値データ信号線駆動回路
ＢＩＮＭＥＭ ２値データ格納部
ＣＫ クロック信号
ＣＫＳ クロック信号
ＣＫＬＳ クロック信号用レベルシフタ
ＣＬ 液晶容量
ＣＮＴＴＲＦ 出力制御部
ＣＳ 補助容量
ＣＴＬ 制御信号回路
ＤＡＴ 映像信号
ＤＡＴＭＥＭ 多階調データ格納部
ＤＩＧＤＡＴ ２値データ信号
ＥＮＡ 制御信号
Ｆ セット・リセット型フリップフロップ回路
ＧＤ 走査信号線駆動回路
ＧＬｎ 走査信号線
ＩＮ 入力信号
ＩＮＢ 入力信号
ＩＮＶ１、ＩＮＶ２ インバータ
Ｌａｔｃｈ データ保持部
ＬＳ スタート信号ＳＰ用レベルシフタ
Ｎ２、Ｎ３、Ｎ６、Ｎ７ Ｎ型ＭＯＳトランジスタ
ｎｉＴｒ１、ｎｉＴｒ２ Ｎチャネルトランジスタ
ｎｖＴｒ１、ｎｖＴｒ２ Ｎチャネルトランジスタ
ＯＵＴ 出力電圧
Ｐ１、Ｐ４、Ｐ５ Ｐ型ＭＯＳトランジスタ
ＰＣＬＴ プリチャージコントロール信号
ＰＩＣＳＴ 表示状態切替信号
ｐｉＴｒ１、ｐｉＴｒ２ Ｐチャネルトランジスタ
ＰＩＸ 画素
Ｐｒｏｔ 保護回路
ＰＶＩＤ プリチャージ電位
ｐｖＴｒ１、ｐｖＴｒ２ Ｐチャネルトランジスタ
ＰＷＣ パルス幅制御信号
ＳＡ プリチャージ・白書き込み信号
ＳＢ 黒書き込み信号
ＳＤ アナログデータ信号線駆動回路
ＳＬ、ＳＬｎ データ信号線
ＳＥＬ データ切替部
ＳＡＭＰ サンプリング部
ＳＩＭＰ スーパーインポーズ指示信号
ＳＭＰ、ＳＭＰｎ サンプリング信号
ＳＭＰ１＿１、ＳＭＰ１＿２、ＳＭＰ１＿ｎ 出力信号
ＳＭＰ２＿１、ＳＭＰ２＿２、ＳＭＰ２＿ｎ 出力信号
ＳＰ スタート信号
ＳＰＳ データスタート信号
ＳＰＧ 走査スタート信号
ＳＲ１、ＳＲ２ シフトレジスタ
ＳＴ ２値データ電位安定部
ＳＷ スイッチ素子
ＴＲＦ 転送指示信号
ＶＢ 非点灯用電位（２値データ電位）
ＶＢ＿Ｌ ２値データ電位供給線
ＶＣＣ 電源
ＶＣＯＭ 対向電位
ＶＷ 点灯用電位
Claims (26)
- マトリクス状に配置された複数の画素と、複数のデータ信号線及び複数の走査信号線とを有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のためのデータを供給される表示部と、
該複数のデータ信号線に所定のタイミング信号に同期して映像信号を出力する、同一のデータ信号線に接続された複数のデータ信号線駆動回路と、
該複数の走査信号線に所定のタイミング信号に同期して走査信号を出力する走査信号線駆動回路とを備え、
上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、
所定のタイミングで動作するシフトレジスタ部と、
そのシフトレジスタ出力に応じて別途入力される２値データ信号をサンプリングして保持するデータ保持部と、
水平帰線期間になると、その保持された２値データ信号が有意の場合に、ある特定の電位を供給電位として上記データ信号線に供給するデータ制御部とを備えた２値データ信号線駆動回路であることを特徴とする画像表示装置。 - 上記データ制御部は、上記２値データ信号が有意でない場合に、上記有意の場合とは異なる特定の電位を上記供給電位として上記データ信号線に供給することを特徴とする請求項１記載の画像表示装置。
- 上記データ制御部は、転送指示信号によって、上記供給電位を上記データ信号線に供給するタイミングを決定することを特徴とする請求項１または２記載の画像表示装置。
- 上記データ制御部は、スタートパルスのタイミングによって、上記ある特定の電位または上記有意の場合とは異なる特定の電位を上記データ信号線に供給するタイミングを決定することを特徴とする請求項１または２記載の画像表示装置。
- マトリクス状に配置された複数の画素と、該画素の各列に配置された複数のデータ信号線及び該画素の行に対応して配置された走査信号線とを有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のためのデータを供給される表示部と、
該複数のデータ信号線に所定のタイミング信号に同期して映像信号を出力する、同一のデータ信号線に接続された複数のデータ信号線駆動回路と、
該複数の走査信号線に所定のタイミング信号に同期して走査信号を出力する走査信号線駆動回路とを備え、
上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、
所定のタイミングで動作するシフトレジスタ部と、
そのシフトレジスタ出力に応じて別途入力される２値データ信号をサンプリングして保持するデータ保持部と、
その保持された２値データ信号に応じて、点灯用電位と非点灯用電位との２値データ電位を切りかえるデータ切替部と、
そのデータ切替部の出力とデータ信号線との間に設けられ、外部から入力される転送指示信号によって上記データ切替部の出力制御を行う出力制御部とを備えた２値データ信号線駆動回路であり、データ信号線への出力が複数のデータ信号線に接続されていることを特徴とする画像表示装置。 - マトリクス状に配置された複数の画素と、該画素の各列に配置された複数のデータ信号線及び該画素の行に対応して配置された走査信号線とを有し、各走査信号線から供給される走査信号に同期して各データ信号線から各画素に画像表示のためのデータを供給される 表示部と、
該複数のデータ信号線に所定のタイミング信号に同期して映像信号を出力する、同一のデータ信号線に接続された複数のデータ信号線駆動回路と、
該複数の走査信号線に所定のタイミング信号に同期して走査信号を出力する走査信号線駆動回路とを備え、
上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、
所定のタイミングで動作するシフトレジスタ部と、
そのシフトレジスタ出力に応じて別途入力される２値データ信号をサンプリングして保持するデータ保持部と、
その保持された２値データ信号に応じて、点灯用電位と非点灯用電位との２値データ電位を切りかえるデータ切替部と、
そのデータ切替部の出力とデータ信号線との間に設けられ、外部から入力される転送指示信号によって上記データ切替部の出力制御を行う出力制御部とを備えた２値データ信号線駆動回路であり、
上記シフトレジスタ部のタイミング信号の入力部と前記データ保持部の２値データ信号入力部とにレベルシフタを設け、
上記データ保持部が、そのレベルシフタで昇圧されたタイミング信号によるシフトレジスタ出力に応じて前記２値データ信号をサンプリング後、保持することを特徴とする画像表示装置。 - 上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路において、データ信号線への出力が複数のデータ信号線に接続されていることを特徴とする請求項１ないし４記載の画像表示装置。
- 上記複数のデータ信号線駆動回路は、データ信号線への出力タイミングが互いに重ならないことを特徴とする請求項５ないし７のいずれかに記載の画像表示装置。
- 上記転送指示信号を水平帰線期間中にアクティブにし、一括して点灯用電位または非点灯用電位を供給することを特徴とする請求項５ないし８のいずれかに記載の画像表示装置。
- 上記複数のデータ信号線駆動回路のうち、表示するデータが供給されないほうは、駆動を停止させることを特徴とする請求項１ないし９のいずれかに記載の画像表示装置。
- 上記複数のデータ信号線駆動回路のうち、少なくとも一つのデータ信号線駆動回路は、
上記シフトレジスタ部のタイミング信号の入力部と前記データ保持部の２値データ信号入力部とにレベルシフタを設け、
上記データ保持部が、そのレベルシフタで昇圧されたタイミング信号によるシフトレジスタ出力に応じて前記２値データ信号をサンプリング後、保持することを特徴とする請求項１ないし５、７のいずれかに記載の画像表示装置。 - 上記レベルシフタが、上記シフトレジスタの出力信号がアクティブの間のみ動作することを特徴とする請求項１１記載の画像表示装置。
- 上記レベルシフタが電流駆動型であることを特徴とする請求項１１または１２記載の画像表示装置。
- 上記レベルシフタが、動作のオンオフを切り替えるための入力スイッチング素子を有しており、上記入力スイッチング素子が、その入力スイッチング素子が遮断するレベルの信号を入力されることによって、上記レベルシフタが動作を停止することを特徴とする請求 項１１ないし１３のいずれかに記載の画像表示装置。
- 上記レベルシフタが、それへの電力供給を停止されることで、動作を停止することを特徴とする請求項１１ないし１４のいずれかに記載の画像表示装置。
- 上記レベルシフタが、上記２値データ信号が入力されるトランジスタと、このトランジスタのゲート容量を上記２値データ信号の伝送線から切り離す入力制御部とを有していることを特徴とする請求項１１ないし１５のいずれかに記載の画像表示装置。
- 上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成するスイッチ素子は多結晶シリコン薄膜トランジスタからなることを特徴とする請求項１３ないし１６のいずれかに記載の画像表示装置。
- 上記複数のデータ信号線駆動回路、走査信号線駆動回路及び各画素を構成する各スイッチ素子が６００度以下のプロセス温度で製造されることを特徴とする請求項１３ないし１７のいずれかに記載の画像表示装置。
- 上記転送指示信号が上記２値データ信号線駆動回路に入力される際に上記２値データ電位の電位の変動を抑制する２値データ電位安定部を有することを特徴とする請求項５ないし１８のいずれかに記載の画像表示装置。
- 上記２値データ電位安定部が、上記２値データ信号線駆動回路に上記２値データ電位を供給する２値データ電位供給線から電荷を受け取って保持する電荷保持部と、上記電荷保持部で保持される電荷量を抵抗値にて決定する電流制御部とを備えたことを特徴とする請求項１９記載の画像表示装置。
- 上記２値データ電位安定部が、上記２値データ信号線駆動回路に上記２値データ電位を供給する２値データ電位供給線から電荷を受け取って保持する電荷保持部と、１水平走査期間ごとに極性反転しながら上記電荷保持部に入力されて保持される電荷量を、画面表示の１水平走査期間の周波数より大きい遮断周波数を持つことで決定する周波数制御部とを備えたことを特徴とする請求項１９記載の画像表示装置。
- 上記電荷保持部が保持する電荷の容量が、少なくとも上記複数のデータ信号線の総容量よりも大きいことを特徴とする請求項１９ないし２１のいずれかに記載の画像表示装置。
- 上記電流制御部と上記電荷保持部との時定数は、２値データ信号線駆動回路以外のデータ信号線駆動回路から供給される映像信号の上記表示部での表示期間内に上記２値データ電位を十分な電位に安定させる程度の値をとることを特徴とする請求項１９ないし２２のいずれかに記載の画像表示装置。
- 上記２値データ信号線駆動回路が、水平帰線期間中であって転送指示信号がオフのときに、データ信号線の電位を、上記２値データ信号線駆動回路以外のデータ信号線駆動回路における、今回の水平有効期間のデータに対するデータ信号線の電位と次の水平有効期間のデータに対するデータ信号線の電位との中間の電位であるプリチャージ電位にすることを特徴とする請求項５ないし２３のいずれかに記載の画像表示装置。
- 上記２値データ信号線駆動回路が、水平帰線期間中であって上記供給電位が上記データ信号線に書き込まれるタイミングでないときに、データ信号線の電位を、上記２値データ信号線駆動回路以外のデータ信号線駆動回路における、今回の水平有効期間のデータに対するデータ信号線の電位と次の水平有効期間のデータに対するデータ信号線の電位との中 間の電位であるプリチャージ電位にすることを特徴とする請求項１ないし２３のいずれかに記載の画像表示装置。
- 上記２値データ信号線駆動回路が、上記２値データ電位と所定の基準電位との差を上記データ信号線に画像データとして供給し、この基準電位を、上記プリチャージ電位として用いることを特徴とする請求項２４または２５記載の画像表示装置。
Priority Applications (11)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399579A JP3621347B2 (ja) | 2000-12-27 | 2000-12-27 | 画像表示装置 |
| TW094135312A TWI282956B (en) | 2000-05-09 | 2001-05-07 | Data signal line drive circuit, and image display device incorporating the same |
| TW094135313A TWI282957B (en) | 2000-05-09 | 2001-05-07 | Drive circuit, and image display device incorporating the same |
| TW090110848A TWI267049B (en) | 2000-05-09 | 2001-05-07 | Image display device, and electronic apparatus using the same |
| KR10-2001-0025319A KR100509257B1 (ko) | 2000-05-09 | 2001-05-09 | 데이터신호선 구동회로, 구동회로, 이를 내장한화상표시장치 및 이를 이용한 전자기기 |
| US09/851,885 US7339570B2 (en) | 2000-05-09 | 2001-05-09 | Data signal line drive circuit, drive circuit, image display device incorporating the same, and electronic apparatus using the same |
| CNB011221747A CN100397470C (zh) | 2000-05-09 | 2001-05-09 | 数据信号线驱动电路、图象显示装置和电子设备 |
| CN2007103074238A CN101241687B (zh) | 2000-05-09 | 2001-05-09 | 图象显示装置 |
| KR10-2004-0036458A KR100515281B1 (ko) | 2000-05-09 | 2004-05-21 | 데이터신호선 구동회로, 구동회로, 이를 내장한화상표시장치 및 이를 이용한 전자기기 |
| US11/091,012 US7190338B2 (en) | 2000-05-09 | 2005-03-25 | Data signal line drive circuit, drive circuit, image display device incorporating the same, and electronic apparatus using the same |
| US11/634,738 US20070146354A1 (en) | 2000-05-09 | 2006-12-05 | Data signal line drive circuit, drive circuit, image display device incorporating the same, and electronic apparatus using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000399579A JP3621347B2 (ja) | 2000-12-27 | 2000-12-27 | 画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002202747A JP2002202747A (ja) | 2002-07-19 |
| JP3621347B2 true JP3621347B2 (ja) | 2005-02-16 |
Family
ID=18864338
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000399579A Expired - Fee Related JP3621347B2 (ja) | 2000-05-09 | 2000-12-27 | 画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3621347B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4011320B2 (ja) | 2001-10-01 | 2007-11-21 | 株式会社半導体エネルギー研究所 | 表示装置及びそれを用いた電子機器 |
| JP5116202B2 (ja) * | 2002-11-14 | 2013-01-09 | 株式会社半導体エネルギー研究所 | 表示装置の駆動方法 |
| JP2005043460A (ja) * | 2003-07-23 | 2005-02-17 | Seiko Epson Corp | 電子装置、電子装置の駆動方法、電気光学装置、電気光学装置の駆動方法及び電子機器 |
| JP4149430B2 (ja) * | 2003-12-04 | 2008-09-10 | シャープ株式会社 | パルス出力回路、それを用いた表示装置の駆動回路、表示装置、およびパルス出力方法 |
| JP5057694B2 (ja) * | 2005-05-02 | 2012-10-24 | 株式会社半導体エネルギー研究所 | 表示装置、表示モジュールおよび電子機器 |
| JP4671187B2 (ja) * | 2005-06-02 | 2011-04-13 | シャープ株式会社 | アクティブマトリクス基板およびそれを用いた表示装置 |
| WO2007108177A1 (ja) * | 2006-03-23 | 2007-09-27 | Sharp Kabushiki Kaisha | 表示装置およびその駆動方法 |
| JP2009163214A (ja) * | 2007-11-02 | 2009-07-23 | Epson Imaging Devices Corp | 液晶表示装置 |
| WO2018187737A1 (en) * | 2017-04-06 | 2018-10-11 | University Of Washington | Image and/or video transmission using backscatter devices |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61128292A (ja) * | 1984-11-28 | 1986-06-16 | 富士通株式会社 | 能動マトリクス型表示パネルの駆動装置 |
| JP2714161B2 (ja) * | 1989-07-20 | 1998-02-16 | 株式会社東芝 | 液晶ディスプレイ装置 |
| JPH08137443A (ja) * | 1994-11-09 | 1996-05-31 | Sharp Corp | 画像表示装置 |
| JPH07294873A (ja) * | 1994-04-25 | 1995-11-10 | Mitsubishi Electric Corp | 液晶表示装置 |
| JP2000187470A (ja) * | 1998-12-22 | 2000-07-04 | Sharp Corp | 液晶表示装置 |
| JP3473745B2 (ja) * | 1999-05-28 | 2003-12-08 | シャープ株式会社 | シフトレジスタ、および、それを用いた画像表示装置 |
| JP3797174B2 (ja) * | 2000-09-29 | 2006-07-12 | セイコーエプソン株式会社 | 電気光学装置及びその駆動方法、並びに電子機器 |
-
2000
- 2000-12-27 JP JP2000399579A patent/JP3621347B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002202747A (ja) | 2002-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100509257B1 (ko) | 데이터신호선 구동회로, 구동회로, 이를 내장한화상표시장치 및 이를 이용한 전자기기 | |
| KR100683878B1 (ko) | 표시장치의 구동장치, 표시장치, 및 표시장치의 구동 방법 | |
| US6724363B1 (en) | Two-way shift register and image display device using the same | |
| EP1096467B1 (en) | Shift register and image display device | |
| US7372445B2 (en) | Driving device of display device, display device, and driving method of display device | |
| JP4503456B2 (ja) | 表示装置のドライバ回路及び表示装置 | |
| JP3588033B2 (ja) | シフトレジスタおよびそれを備えた画像表示装置 | |
| JP2001159877A (ja) | マトリクス型画像表示装置 | |
| JP2004054235A (ja) | 表示装置のドライバ回路およびシフトレジスタならびに表示装置 | |
| JP2011085680A (ja) | 液晶表示装置、走査線駆動回路および電子機器 | |
| US8098225B2 (en) | Display device driving circuit and display device including same | |
| JP2003229725A (ja) | 演算増幅回路、駆動回路及び演算増幅回路の制御方法 | |
| US8098224B2 (en) | Driver circuit for display device and display device | |
| JP3621347B2 (ja) | 画像表示装置 | |
| JP4094328B2 (ja) | 表示装置駆動回路および表示装置駆動回路の駆動方法 | |
| JPH09182004A (ja) | 走査回路および画像表示装置 | |
| JPH09223948A (ja) | シフトレジスタ回路および画像表示装置 | |
| JP2002156935A (ja) | 表示駆動回路 | |
| JP3767752B2 (ja) | 画像表示装置 | |
| JP2005055461A (ja) | データ線駆動回路および表示装置 | |
| JP2005189860A (ja) | 画像表示装置及びそれを用いた電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040810 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041012 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041117 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3621347 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |