JP4761643B2 - シフトレジスタ、駆動回路、電極基板及び平面表示装置 - Google Patents
シフトレジスタ、駆動回路、電極基板及び平面表示装置 Download PDFInfo
- Publication number
- JP4761643B2 JP4761643B2 JP2001116010A JP2001116010A JP4761643B2 JP 4761643 B2 JP4761643 B2 JP 4761643B2 JP 2001116010 A JP2001116010 A JP 2001116010A JP 2001116010 A JP2001116010 A JP 2001116010A JP 4761643 B2 JP4761643 B2 JP 4761643B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- input
- transistor
- shift register
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Shift Register Type Memory (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、液晶表示装置などの平面表示装置に関するもので、詳しくは、ＰＭＯＳ又はＮＭＯＳトランジスタで形成されたシフトレジスタと、このシフトレジスタを有する駆動回路と、この駆動回路を画素部と同一基板上に形成した電極基板と、この電極基板を備えた平面表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置に代表される平面表示装置は、薄型、軽量且つ低消費電力であることから、各種機器のディスプレイとして用いられている。中でも、画素毎にスイッチ素子を配置したアクティブマトリクス型液晶表示装置は、ノート型ＰＣや携帯型情報端末のディスプレイとして普及しつつある。最近では、従来のアモルファスシリコンに比べて電子移動度が高いポリシリコンＴＦＴ（以下、ｐ−ｓｉＴＦＴ）を比較的低温のプロセスで形成する技術が確立したことにより、ＴＦＴの小型化が可能となり、このためアレイ基板上に画素部と駆動回路とを一体に形成した駆動回路内蔵型の液晶表示装置も出現している。
【０００３】
図１６は、走査線駆動回路、信号線駆動回路及び画素部をアレイ基板上に一体に形成した液晶表示装置の概略構成を示すブロック図である。
【０００４】
画素部１１には、複数本の走査線Ｇ１，Ｇ２，〜Ｇｎ（以下、総称Ｇ）と複数本の信号線Ｓ１，Ｓ２，〜Ｓｍ（以下、総称Ｓ）が互いに交差するように配線されており、これら両線の交差部にはｐ−ｓｉＴＦＴで構成されたスイッチ素子として画素トランジスタ１２が配置されている。画素トランジスタ１２のゲートは１水平ライン毎に共通に走査線Ｇに接続され、ソースは１垂直ライン毎に信号線Ｓに接続されている。また、ドレインは画素電極１３（及び図示しない補助容量）に接続されている。この画素電極１３と電気的に相対する対向電極１４は、アレイ基板１０と対向配置された図示しない対向基板の表面に形成されており、両基板間には表示層として液晶層１５が保持されている。
【０００５】
走査線駆動回路２１は、垂直クロック信号（ＣＫＶ）に同期して垂直スタート信号（ＳＴＶ）を１段づつ下方向にシフトしながら垂直走査パルスとして出力する垂直シフトレジスタ２２と、図示しないレベルシフタやバッファ回路などで構成されている。垂直シフトレジスタ２２の各出力端から順に出力される垂直走査パルスは、前記レベルシフタやバッファ回路などで電圧、電流増幅された後、対応する走査線Ｇに走査パルスとして供給される。
【０００６】
信号線駆動回路３１は、水平クロック信号（ＣＫＨ）に同期して水平スタート信号（ＳＴＨ）を１段づつ右方向にシフトしながら水平走査パルスとして出力する水平シフトレジスタ３２と、この水平シフトレジスタ３２の各出力端から出力された水平走査パルスにより映像信号バス３３と信号線Ｓとを導通させて、映像信号バス３３に供給された映像信号（ＤＡＴＡ）を対応する信号線Ｓにサンプリングするアナログスイッチ３４などで構成されている。
【０００７】
上述した画素部１１、走査線駆動回路２１及び信号線駆動回路３１は、アレイ基板１０上に同一プロセスで一体に形成されている。
【０００８】
図１７は、走査線駆動回路２１の垂直シフトレジスタ２２又は信号線駆動回路３１の水平シフトレジスタ３２で使用される３位相シフトレジスタの概略構成を示す回路図である。３位相シフトレジスタは、直列に接続された複数のシフトレジスタＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４，〜ＳＲｎ（以下、総称ＳＲ）から成り、各シフトレジスタＳＲが第１ステージ，第２ステージ，〜第ｎステージを構成している。また各シフトレジスタＳＲには、クロック信号Ｃ１，Ｃ２，Ｃ３（図１６のＣＫＨ）のうちの２つのクロック信号が供給されている。第１ステージのシフトレジスタＳＲ１には入力信号となるスタートパルスＳＴＰ（図１６のＳＴＶ又はＳＴＨ）が入力され、第２〜第ｎステージのシフトレジスタＳＲには、前段ステージからの出力信号が入力信号として入力される。第１〜第ｎステージでは、２つのクロック信号に同期して前段ステージからの出力信号を後段にシフトしながら、各ステージ毎に出力信号を出力する。この出力信号は、水平又は垂直走査パルスとしてアナログスイッチ（３４）又は走査線（Ｇ）に出力される。
【０００９】
図１８は、図１７に示すシフトレジスタＳＲの１ステージ分の構成を示す回路図であり、とくにＰＭＯＳトランジスタで構成した場合について示している。ちなみに、図１８に示すようなシフトレジスタの構成は、例えばＵＳＡ ５，２２２，０８２に開示されている。また、ＰＭＯＳ又はＮＭＯＳのいずれか一方の導電型をもつトランジスタで形成されたシフトレジスタに関連する特許、文献としては、例えばＵＳＡ ５，２２２，０８２（トムソン）、特開２０００−１５５５５０（ＬＧ電子）、ＳＩＤ ００ ＤＩＧＥＳＴ Ｐ１１１６（ＬＧ電子）、ＥＵＲＯ ＤＩＳＰＬＡＹ ９９ ＬＡＴＥ−ＮＥＷＳ ＰＡＰＥＲ ｐ１０５（ＬＧ電子）などが挙げられる。
【００１０】
また、図１９は図１８の各ノードｎ１，ｎ２と入出力信号との関係を示すタイミングチャートである。ここでは、第１ステージのシフトレジスタＳＲ１を例として説明するが、図１８のクロック入力ラインＡ，Ｂは、図１７のクロック入力ラインＡ，Ｂに対応している。従って、例えば第２ステージのシフトレジスタＳＲ２では、クロック入力ラインＡにクロック信号Ｃ３が、またクロック入力ラインＢにはクロック信号Ｃ２がそれぞれ入力される。同様にして、他のステージのシフトレジスタＳＲについても、クロック入力ラインＡ，Ｂに対応した２つのクロック信号が入力される。いずれのステージのシフトレジスタＳＲも、図１９のタイミングチャートに従って動作する。
【００１１】
シフトレジスタＳＲ１は、ＰＭＯＳの第１トランジスタＴ１〜第６トランジスタＴ６で構成されている。このうち、第１トランジスタＴ１は出力ラインＯＵＴにクロック信号Ｃ１の信号レベルを供給し、また第２のトランジスタＴ２は出力ラインＯＵＴにＨＩＧＨレベルの電圧ＶＤＤを供給する。
【００１２】
次に、図１８に示すシフトレジスタＳＲ１の動作を、図１９のタイミングチャートを参照しながら説明する。なお、第１ステージへは入力信号としてスタートパルスが入力されるが、以降のステージでは前段ステージからの出力信号が入力信号として入力される。
【００１３】
時刻ｔ１において、ＬＯＷレベルの入力信号が入力ラインＩＮに入力されると、第３トランジスタＴ３及び第４トランジスタＴ４がＯＮする。このうち第４トランジスタＴ４からはＨＩＧＨレベルの電圧ＶＤＤが供給されてノードｎ２はＨＩＧＨレベルになり、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦする。この時、第３トランジスタＴ３から供給されるＬＯＷレベルの入力信号によりノードｎ１はＬＯＷレベルとなるため、出力ラインＯＵＴには、第１トランジスタＴ１からクロック信号Ｃ１のＨＩＧＨレベルの信号電位が供給される。
【００１４】
時刻ｔ２において、入力信号がＨＩＧＨレベル、クロック信号Ｃ１がＬＯＷレベルになると、第３トランジスタＴ３及び第４トランジスタＴ４がＯＦＦする。このとき、ノードｎ１はブートストラップノードとなるため、ＬＯＷレベルよりもさらに低電圧になる。この結果、第１トランジスタＴ１のゲートにはしきい値以上の低い電圧が印加され、出力ラインＯＵＴには、第１トランジスタＴ１からクロック信号Ｃ１のＬＯＷレベルの信号電位が供給される。
【００１５】
ブートストラップノードとは、そのノードの電位がフローティング状態にあり、且つそのノードには寄生容量（ここでは、トランジスタのゲート〜ソース・ドレイン容量）があり、その寄生容量先のノードの電位変動に伴い電位変動するようなノードをいう。また、フローティング状態とは、そのノードの電位レベルが容易に変動するような状態にあることをいう。
【００１６】
時刻ｔ３において、クロック信号Ｃ１がＨＩＧＨレベル、クロック信号Ｃ３がＬＯＷレベルになると、第５トランジスタＴ５がＯＮするため、ノードｎ２はＬＯＷレベルとなる。この結果、第２トランジスタＴ２及び第６トランジスタＴ６もＯＮし、第１トランジスタＴ１のゲートには第６トランジスタＴ６から供給されるＨＩＧＨレベルの電圧ＶＤＤによりＯＦＦする。この時、出力ラインＯＵＴには、第２トランジスタＴ２からＨＩＧＨレベルの電圧ＶＤＤが供給される。
【００１７】
時刻ｔ３以降は、入力信号はＨＩＧＨレベルに、ノードｎ１はＨＩＧＨレベルに、またノードｎ２は第５トランジスタＴ５がダイオード接続されているためＬＯＷレベルに、出力ラインＯＵＴはＨＩＧＨレベルに、それぞれ固定される。これによって、時刻ｔ１で与えられたＬＯＷレベルの入力信号が、時刻ｔ２で出力ラインＯＵＴから出力信号として出力するシフト動作が完了したことになる。
【００１８】
【発明が解決しようとする課題】
ところで、図１６の垂直シフトレジスタ２２の出力である垂直走査パルスや、水平シフトレジスタ３２の出力である水平走査パルスにおいて、時間的に隣接するパルス間に重なりが生じると、非選択画素に映像信号が書き込まれ、表示ムラになることがある。これを防ぐ方法として、シフトレジスタに入力するクロック信号の立ち上がりと立ち下がりに時間差を設ける、いわゆるパルスカットと呼ばれる方法がある。図２０は、図１９において、クロック信号Ｃ１〜Ｃ３をパルスカットした場合のタイミングチャートである。図２０に示すように、同一時刻においてクロック信号Ｃ１〜Ｃ３の立ち上がりと立ち下がりがそれぞれ重ならないように時間差が設けられている。
【００１９】
しかしながら、時刻ｔ２において、クロック信号Ｃ１がＬＯＷレベルになり、出力ラインＯＵＴの電圧レベルが低下し始めた時、ノードｎ２はブートストラップノードになるため、第２トランジスタＴ２のゲート〜ドレイン間の寄生容量により、ノードｎ２の電位がＨＩＧＨレベルから低下する。その結果、第２トランジスタＴ２がＯＮしてＨＩＧＨレベルの電圧ＶＤＤが供給され、また第６トランジスタＴ６がＯＮして第１トランジスタＴ１がＯＦＦするため、出力ラインＯＵＴの電位は完全にＬＯＷレベルまで落ちきらなくなってしまう。このような出力信号では、画素トランジスタ１２やアナログスイッチ３４が正常にＯＮしなくなるので、映像信号の書き込み不足を生じることになる。このように、ＰＭＯＳ又はＮＭＯＳ（ＮＭＯＳでは出力ラインＯＵＴが完全にＨＩＧＨレベルまで上がりきらない）のいずれか一方のトランジスタで形成されたシフトレジスタでは、表示ムラを防ぐためにクロック信号をパルスカットすると、選択画素への映像信号の書き込み不足が生じてしまうという問題点があった。
【００２０】
この発明の目的は、クロック信号をパルスカットした場合でも、安定した出力信号を得ることができるシフトレジスタ、駆動回路、電極基板及び平面表示装置を提供することにある。
【００２１】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、入力信号より位相遅延された第１クロック信号が入力される第１入力電極、出力電極及び第１制御電極を有する第１トランジスタと、第１電位電圧が供給される第２入力電極、前記出力電極及び第２制御電極を有する第２トランジスタとを含む出力回路部と、前記入力信号が入力される第３入力電極に接続された入力電極、前記第３入力電極に接続された制御電極及び前記第１制御電極に接続された出力電極を有する第３トランジスタと、前記第２入力電極に接続された入力電極、前記第２制御電極に接続された出力電極及び前記第３入力電極に接続された制御電極を有する第４トランジスタとを含む入力回路部と、前記第１クロック信号より位相遅延された第２クロック信号が入力される第４入力電極に接続された入力電極、前記第４入力電極に接続された制御電極及び前記第２制御電極に接続された出力電極を有する第５トランジスタと、前記第２入力電極に接続された入力電極、前記第１制御電極に接続された出力電極及び前記第２制御電極に接続された制御電極を有する第６トランジスタとを含むリセット回路部と、前記第２入力電極に接続された入力電極、出力電極及び前記第１制御電極に接続された制御電極を有する第７トランジスタと、前記第７トランジスタの出力電極に接続された入力電極、前記第２制御電極に接続された出力電極及び前記第１入力電極に接続された制御電極を有する第８トランジスタとを含む反転防止回路部と、を備えることを特徴とするシフトレジスタ。
【００２３】
請求項２の発明は、請求項１において、前記第７トランジスタの入力電極は、前記第２入力電極に代えて、前記第３入力電極に接続されていることを特徴とする。
【００２４】
請求項３の発明は、請求項１において、前記第７トランジスタの制御電極は、前記第１制御電極に代えて、前記第１入力電極に接続され、前記第８トランジスタの制御電極は、前記第１入力電極に代えて、前記第１制御電極に接続されていることを特徴とする。
【００２５】
請求項４の発明は、請求項３において、前記第７トランジスタの入力電極は、前記第２入力電極に代えて、前記第３入力電極に接続されていることを特徴とする。
【００２６】
請求項５の発明は、請求項１乃至４のいずれか１項において、前記第１制御電極に接続される出力電極、前記第３トランジスタの出力電極に接続される入力電極及び前記第１電位電圧よりも低い第２電位電圧が供給される第５入力電極に接続される制御電極を有する第１０トランジスタを更に備えることを特徴とする。
【００２７】
請求項６の発明は、請求項５において、前記第２電位電圧を、接地電位付近の電位に設定することを特徴とする。
【００２８】
請求項７の発明は、請求項５又は６において、前記第３トランジスタの入力電極は、前記第３入力電極に代えて、前記第５入力電極に接続されていることを特徴とする。
【００２９】
請求項８の発明は、請求項項５乃至７のいずれか１項において、前記第５トランジスタの入力電極は、前記第４入力電極に代えて、前記第５入力電極に接続されていることを特徴とする。
【００３０】
請求項９の発明は、請求項１乃至６のいずれか１項において、前記第６トランジスタの入力電極は、前記第２入力電極に代えて、前記第３入力電極に接続されていることを特徴とする。
【００３１】
請求項１０の発明は、請求項１乃至９のいずれか１項において、前記入力信号より位相遅延された第１クロック信号と、前記第１クロック信号より位相遅延された第２クロック信号は、入力信号より位相遅延された複数のクロック信号から選択された２信号であることを特徴とする。
【００３２】
請求項１１の発明は、請求項１乃至９のいずれか１項において、前記第２制御電極に接続された出力電極を有する第１１トランジスタの入力電極及び制御電極に、次段に接続されたシフトレジスタからの出力信号が入力されることを特徴とする。
【００３３】
請求項１２の発明は、請求項１乃至９のいずれか１項において、前記第２制御電極に接続された出力電極を有する第１１トランジスタの入力電極及び制御電極に、次段に接続されたシフトレジスタからの出力信号が入力され、前記入力信号より位相遅延された第１クロック信号と、前記第１クロック信号より位相遅延された第２クロック信号は、入力信号より位相遅延された２信号であることを特徴とする。
【００３４】
好ましい形態として、請求項１０の前記入力信号より位相遅延された複数のクロック信号から選択された２信号、又は請求項１２の前記入力信号より位相遅延された２信号を、それぞれパルスカットされたクロック信号とする。
【００３５】
請求項１３の発明は、請求項１乃至１２のいずれか１項において、前記各トランジスタはＰＭＯＳトランジスタであり、凹型波形の入力信号をシフトすることを特徴とする。
請求項１４の発明は、請求項１乃至１２のいずれか１項において、前記各トランジスタはＮＭＯＳトランジスタであり、凸型波形の入力信号をシフトすることを特徴とする。
【００３６】
また、上記目的を達成するため、請求項１５の発明は、複数段に接続された請求項１乃至１４のいずれか１項に記載のシフトレジスタを備え、第１段のシフトレジスタには入力信号としてスタートパルスが、第２段以降のシフトレジスタには前段のシフトレジスタからの出力信号がそれぞれ入力され、前記入力信号より位相遅延された少なくとも２つのクロック信号により前記入力信号を１段づつ後段のシフトレジスタに出力信号としてシフトすると共に、各段のシフトレジスタ毎に出力信号を出力するように構成されたことを特徴とする駆動回路である。
【００３７】
請求項１６の発明は、請求項１５において、各段のシフトレジスタ毎に出力される前記出力信号は、水平又は垂直走査パルスとして出力されることを特徴とする。
【００３８】
また、上記目的を達成するため、請求項１７の発明は、少なくとも、複数の走査線及び複数の信号線の各交差部にスイッチ素子を介して接続された複数の画素電極と、これら画素電極を前記走査線及び信号線を通して駆動する請求項１５又は１６の駆動回路とを備えた電極基板である。
【００３９】
請求項１８の発明は、請求項１７において、前記駆動回路は、各段のシフトレジスタ毎に前記出力信号を垂直走査パルスとして前記走査線に出力する走査線駆動回路であることを特徴とする。
【００４０】
請求項１９の発明は、請求項１７において、前記駆動回路は、各段のシフトレジスタ毎に前記出力信号を水平走査パルスとして対応するアナログスイッチに出力する信号線駆動回路であることを特徴とする。
【００４１】
さらに、上記目的を達成するため、請求項２０の発明は、請求項１７乃至１９のいずれか１項に記載の電極基板上に表示層を形成したことを特徴とする平面表示装置である。
【００４２】
請求項２１の発明は、請求項１７乃至１９のいずれか１項に記載の電極基板からなる第１電極基板と、前記画素電極と相対する対向電極が形成された第２電極基板と、これら両基板間に保持された表示層とを備えることを特徴とする平面表示装置である。
【００４３】
請求項２２の発明は、請求項２０又は２１において、前記表示層が有機ＥＬであることを特徴とする。
【００４４】
請求項２３の発明は、請求項２１において、前記表示層が液晶層であることを特徴とする。
【００４５】
請求項２４の発明は、請求項２０乃至２３のいずれか１項において、前記駆動回路を外部駆動基板上に配置したことを特徴とする。
【００４６】
【発明の実施の形態】
次に、本発明をＰＭＯＳトランジスタで形成されたシフトレジスタと、このシフトレジスタを有する駆動回路と、この駆動回路を画素部と同一基板上に形成した電極基板と、この電極基板を備えた液晶表示装置に適用した場合の実施形態について説明する。
【００４７】
［実施形態１］
図１は、実施形態１に係わるシフトレジスタの構成を示す回路図である。図１の構成は、先に説明した図１８と同じくシフトレジスタＳＲの１ステージ分の構成を示したもので、図１８と同等部分には同一符号を付して説明する（他の実施形態についても同様とする）。また図２は、図１のノードｎ１，ｎ２と入出力信号との関係を示すタイミングチャートである。
【００４８】
以下、図１８と同じく第１ステージのシフトレジスタＳＲ１を例として説明するが、他のステージのシフトレジスタＳＲも図２のタイミングチャートに従って同様に動作することは言うまでもない。
【００４９】
実施形態１のシフトレジスタは、第１トランジスタＴ１〜第６トランジスタＴ６で構成される図１８のシフトレジスタに、反転防止回路部として第７トランジスタＴ７と第８トランジスタＴ８とを接続したものである。以下、各部の構成について説明する。
【００５０】
第１トランジスタＴ１と第２トランジスタＴ２は、第１電位電圧となるＨＩＧＨレベルの電圧ＶＤＤ、又はクロック信号Ｃ１の電位を出力信号として出力する出力回路部を構成している。第１トランジスタＴ１のソースはクロック信号Ｃ１が入力される第１入力電極に、ドレインは出力ラインＯＵＴにつながる出力電極に、ゲートはノードｎ１の電位が入力される第１制御電極にそれぞれ対応している。また第２トランジスタＴ２のソースは電圧ＶＤＤが供給される第２入力電極に、ドレインは出力ラインＯＵＴにつながる出力電極に、ゲートはノードｎ２の電位が入力される第２制御電極にそれぞれ対応している。
【００５１】
第３トランジスタＴ３と第４トランジスタＴ４は、前段ステージからの（シフトレジスタＳＲ１では最初のステージ入力としての）入力信号を取り込む入力回路部を構成している。第３トランジスタＴ３のソース及びゲートは入力ラインＩＮにつながる第３入力電極に、ドレインはノードｎ１の電位が供給される第１制御電極にそれぞれ対応している。また第４トランジスタＴ４のソースは電圧ＶＤＤが供給される第２入力電極に、ドレインはノードｎ２の電位が供給される第２制御電極に、ゲートは入力ラインＩＮにつながる第３入力電極にそれぞれ対応している。
【００５２】
第５トランジスタＴ５と第６トランジスタＴ６は、第１トランジスタＴ１又は第２トランジスタＴ２の一方をＯＮ、他方をＯＦＦとするリセット回路部を構成している。第５トランジスタＴ５のソース及びゲートはクロック信号Ｃ３が入力される第４入力電極に、ドレインはノードｎ２の電位が供給される第２制御電極にそれぞれ対応している。また第６トランジスタＴ６のソースは電圧ＶＤＤが供給される第２入力電極に、ドレインはノードｎ１の電位が供給される第１制御電極に、ゲートはノードｎ２の電位が入力される第２制御電極にそれぞれ対応している。
【００５３】
第７トランジスタＴ７と第８トランジスタＴ８は、クロック信号Ｃ１がＬＯＷレベルになったときにノードｎ２をＨＩＧＨレベルに固定して、出力ラインＯＵＴから供給される出力信号を完全なＬＯＷレベルとする反転防止回路部を構成している。第７トランジスタＴ７のソースは電圧ＶＤＤが供給される第２入力電極に、ドレインはノードｎ３の電位が供給される第３制御電極に、ゲートはノードｎ１の電位が入力される第１制御電極にそれぞれ対応している。また第８トランジスタＴ８のソースはノードｎ３の電位が供給される第３制御電極に、ドレインはノードｎ２の電位が供給される第２制御電極に、ゲートはクロック信号Ｃ１が入力される第１入力電極にそれぞれ対応している。
【００５４】
次に、図１に示すシフトレジスタＳＲ１の動作を、図２のタイミングチャートを参照しながら説明する。
【００５５】
時刻ｔ１において、ＬＯＷレベルの入力信号が入力ラインＩＮに入力されると、第３トランジスタＴ３及び第４トランジスタＴ４がＯＮする。このうち第４トランジスタＴ４からはＨＩＧＨレベルの電圧ＶＤＤが供給されてノードｎ２はＨＩＧＨレベルになり、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦする。この時、第３トランジスタＴ３から供給されるＬＯＷレベルの入力信号により、ノードｎ１はＬＯＷレベルとなるため、第１トランジスタＴ１と共に第７トランジスタＴ７がＯＮする。この結果、出力ラインＯＵＴには、第１トランジスタＴ１からクロック信号Ｃ１のＨＩＧＨレベルの信号電位が供給される。
【００５６】
時刻ｔ２において、入力信号がＨＩＧＨレベルになると、第３トランジスタＴ３及び第４トランジスタＴ４がＯＦＦする。ここで、第１トランジスタＴ１の各部のＷ／Ｌ比（配線幅と配線長の比）を、第３トランジスタＴ３の各部のＷ／Ｌ比より十分大きく設定しておくことで、第３トランジスタＴ３のゲート・ドレインカップリングの影響を少なくして、ノードｎ１をＬＯＷレベルに保持することができる。
【００５７】
時刻ｔ３において、クロック信号Ｃ１がＬＯＷレベルになると、第８トランジスタＴ８がＯＮする。このとき、ノードｎ１はブートストラップノードとなるため、ＬＯＷレベルよりもさらに低電圧になる。この結果、第１トランジスタＴ１のゲートにはしきい値以上の低い電圧が印加され、出力ラインＯＵＴには、第１トランジスタＴ１からクロック信号Ｃ１のＬＯＷレベルの信号電位が供給される。また、この時、第７トランジスタＴ７及び第８トランジスタＴ８はＯＮしているため、ノードｎ２にはＨＩＧＨレベルの電圧ＶＤＤが供給され、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦする。ここで、ノードｎ２はブートストラップノードではなくなるため、出力ラインＯＵＴの電圧レベルが低下しても、ノードｎ２の電位が低下することはない。従って、時刻ｔ３に第２トランジスタＴ２はＯＮすることなく、出力ラインＯＵＴに電圧ＶＤＤが現れることがない。また、ノードｎ２の電位が低下することがないので、第６トランジスタＴ６から電圧ＶＤＤが供給されることがない。従って、時刻ｔ３に第１トランジスタＴ１はＯＦＦしないので、出力ラインＯＵＴの電圧レベルは完全にＬＯＷレベルまで落ちることになる。この結果、出力ラインＯＵＴには、図２に示すような完全なＬＯＷレベルの出力信号が供給されることになる。
【００５８】
時刻ｔ４において、クロック信号Ｃ１がＨＩＧＨレベルになると、第８トランジスタＴ８がＯＦＦするため、ノードｎ２はフローティング状態となる。この時、第１トランジスタＴ１はＯＮ状態のままなので、出力ラインＯＵＴには、第１トランジスタＴ１を通じてＨＩＧＨレベルの電圧ＶＤＤが供給される。
【００５９】
時刻ｔ５において、クロック信号Ｃ３がＬＯＷレベルになると、第５トランジスタＴ５がＯＮする。この時、反転防止回路部の２つのトランジスタのうち、第８トランジスタＴ８はＯＦＦ状態なので、ノードｎ２はＬＯＷレベルになる。この結果、第２トランジスタＴ２及び第６トランジスタＴ６がＯＮ、ノードｎ１はＨＩＧＨレベルとなり、第７トランジスタＴ７はＯＦＦになる。また、第１トランジスタＴ１もＯＦＦとなり、出力ラインＯＵＴには第２トランジスタＴ２から電源ＶＤＤのＨＩＧＨレベルの信号電圧が供給される。
【００６０】
時刻ｔ５以降は、入力信号はＨＩＧＨレベルに、ノードｎ１はＨＩＧＨレベルに、またノードｎ２は第５トランジスタＴ５がダイオード接続されているためＬＯＷレベルに、出力ラインＯＵＴはＨＩＧＨレベルに、それぞれ固定される。ここで、第２トランジスタＴ２の各部のＷ／Ｌ比を、第５トランジスタＴ５の各部のＷ／Ｌ比より十分大きく設定しておくことで、第５トランジスタＴ５のゲート・ドレインカップリングの影響を少なくし、ノードｎ２をＬＯＷレベルに保持することができる。また、反転防止回路部では、第７トランジスタＴ７がＯＦＦ状態となっているため、ノードｎ２にＨＩＧＨレベルの信号電圧が供給されることは、次に入力信号がＬＯＷレベルとなる時まで起こることはない。
【００６１】
上記実施形態１のシフトレジスタによれば、パルスカットしたクロック信号を供給した場合に、出力ラインＯＵＴの電圧レベルの変動によって、ノードｎ２の電位が変動することを防止することができるので、出力ラインＯＵＴには完全なＬＯＷレベルの出力信号を供給することができる。
【００６２】
次に、反転防止回路部の他の実施形態について説明する。
【００６３】
反転防止回路部は、図２の時刻ｔ３のように、出力ラインＯＵＴがＬＯＷレベルとなった時のみに、ノードｎ２にＨＩＧＨレベルの信号電圧を供給するように構成されていればよい。
【００６４】
図３は、第７トランジスタＴ７及び第８トランジスタＴ８の代わりに、第９トランジスタＴ９を接続したものである。この第９トランジスタＴ９のソースは電圧ＶＤＤが供給される第２入力電極に、ドレインはノードｎ２の電位が供給される第２制御電極に、ゲートは出力ラインＯＵＴにつながる出力電極にそれぞれ対応している。時刻ｔ３において、出力ラインＯＵＴがＬＯＷレベルになると、第９トランジスタＴ９がＯＮして、ＨＩＧＨレベルの電圧ＶＤＤがノードｎ２に供給されるため、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦすることになる。
【００６５】
図４は、第７トランジスタＴ７のソースに、前段ステージからの入力信号が供給されるように構成したものである。ここで、第７トランジスタＴ７のソースは入力ラインＩＮにつながる第３入力電極に、ドレインはノードｎ３の電位が供給される第３制御電極に、ゲートはノードｎ１の電位が供給される第１制御電極にそれぞれ対応している。時刻ｔ３において、入力ラインＩＮに供給されたＨＩＧＨレベルの入力信号は、第７トランジスタＴ７から第８トランジスタＴ８を通じてノードｎ２に供給されるため、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦすることになる。
【００６６】
図５は、第７トランジスタＴ７と第８トランジスタＴ８におけるゲートの接続を入れ替えたものである。ここで、第７トランジスタＴ７のソースは電圧ＶＤＤが供給される第２入力電極に、ドレインはノードｎ３の電位が供給される第３制御電極に、ゲートはクロック信号Ｃ１が入力される第１入力電極にそれぞれ対応している。また第８トランジスタＴ８のソースはノードｎ３の電位が供給される第３制御電極に、ドレインはノードｎ２の電位が供給される第２制御電極に、ゲートはノードｎ１の電位が入力される第１制御電極にそれぞれ対応している。時刻ｔ１において、ＬＯＷレベルの入力信号が入力ラインＩＮに入力されることにより、ノードｎ１がＬＯＷレベルになると、第８トランジスタＴ８がＯＮになる。その後、時刻ｔ３において、クロック信号Ｃ１がＬＯＷレベルになると、第７トランジスタＴ７がＯＮする。この時、第７トランジスタＴ７と第８トランジスタＴ８はともにＯＮ状態となり、ＨＩＧＨレベルの電圧ＶＤＤがノードｎ２に供給されるため、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦすることになる。
【００６７】
図６は、図５に示す第７トランジスタＴ７のソースに、前段ステージからの入力信号が供給されるように構成したものである。ここで、第７トランジスタＴ７のソースは入力ラインＩＮにつながる第３入力電極に、ドレインはノードｎ３の電位が供給される第３制御電極に、ゲートはクロック信号Ｃ１が入力される第１入力電極にそれぞれ対応している。時刻ｔ３において、入力ラインＩＮに供給されたＨＩＧＨレベルの入力信号は、第７トランジスタＴ７から第８トランジスタＴ８を通じてノードｎ２に供給されるため、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦすることになる。
【００６８】
［実施形態２］
実施形態１のシフトレジスタＳＲ１においては、図２の時刻ｔ３〜ｔ４の間に、ノードｎ１がＬＯＷレベルよりもさらに低い電位（ＬＬレベル）になるため、第３トランジスタＴ３及び第６トランジスタＴ６のソース・ゲート〜ドレイン間、並びに第７トランジスタＴ７のソース・ゲート〜ドレイン間にＨＩＧＨ〜ＬＯＷ以上（ＨＩＧＨ〜ＬＬレベル）の余剰電位が印加されることになる。この余剰電圧はトランジスタの特性を変動させる要因となり、信頼性の低下につながることも考えられる。
【００６９】
図７は、実施形態２に係わるシフトレジスタの構成を示す回路図、また図８は図７のノードｎ１、ｎ２、ｎ４と入出力信号との関係を示すタイミングチャートである。
【００７０】
実施形態２のシフトレジスタは、第１トランジスタＴ１〜第８トランジスタＴ８で構成される図１のシフトレジスタに、各トランジスタに印加される電圧を低く抑えるための回路部として機能する第１０トランジスタＴ１０を接続したものである。第１０トランジスタＴ１０のソースはノードｎ４の電位が供給される第４制御電極に、ドレインはノードｎ１の電位が供給される第１制御電極に、ゲートは接地電位ＧＮＤにつながる第５入力電極にそれぞれ対応している。第１０トランジスタＴ１０は、第１トランジスタＴ１と第３トランジスタＴ３の間に配置されており、そのドレインは第１トランジスタＴ１のゲートに、またソースは第３トランジスタＴ３及び第６トランジスタＴ６のドレインにそれぞれ接続されている。
【００７１】
図８の時刻ｔ１において、入力信号がＬＯＷレベルになると、第３トランジスタＴ３がＯＮして、ノードｎ４の電位は第３トランジスタＴ３のしきい値まで書き込まれる。例えば、第３トランジスタＴ３のしきい値が−１Ｖであれば、ノードｎ４の電位は初期電位のＨＩＧＨレベルから低下して、１Ｖまで書き込まれる。また、このとき、ノードｎ１の初期電位はＨＩＧＨ（ＶＤＤ）であるため、第１０トランジスタＴ１０はＯＮし、ノードｎ１の電位は第１０トランジスタＴ１０のしきい値まで書き込まれる。例えば、第１０トランジスタＴ１０のしきい値が−１Ｖであれば、ノードｎ１の電位は１Ｖまで書き込まれる。
【００７２】
時刻ｔ２において、入力信号がＨＩＧＨレベルになると、第３トランジスタＴ３がＯＦＦする。このとき、第１０トランジスタＴ１０はＯＮしているため、大きな容量をもつノードｎ１の電位がノードｎ４に書き込まれることになり、ノードｎ４における電位レベルの上昇は抑えられる。
【００７３】
時刻ｔ３〜ｔ４において、クロック信号Ｃ１がＬＯＷレベルとなるに伴い、ノードｎ１がＬＬレベルになると、第１０トランジスタＴ１０のソース、ゲート、ドレイン電圧は、それぞれＬＯＷレベル（この例では１Ｖ）、ＬＯＷレベル（０Ｖ）、ＬＬレベル（ノードｎ１）となる。ここで、第１０トランジスタＴ１０のソース〜ゲート間電圧は−１Ｖとなるので第１０トランジスタＴ１０はＯＦＦすることになる。したがって、ノードｎ４の電位は１Ｖからさらに低下することがなく、第３トランジスタＴ３、第６トランジスタＴ６、第７トランジスタＴ７に余剰電圧が印加されることがなくなる。すなわち、第３トランジスタＴ３と第６トランジスタＴ６のソース、ゲート、ドレイン電圧は、それぞれＨＩＧＨレベル、ＨＩＧＨレベル、ＬＯＷレベルとなり、また第７トランジスタＴ７のソース、ゲート、ドレイン電圧は、それぞれＨＩＧＨレベル、ＬＯＷレベル、ＨＩＧＨレベルとなる。
【００７４】
今、電圧ＶＤＤが１７Ｖであるとすると、時刻ｔ３〜ｔ４の間、クロック信号Ｃ１が１７Ｖから０Ｖになるので、ノードｎ１の電位は１Ｖ（初期値）−１７Ｖ＝−１６Ｖとなる。このとき、第１０トランジスタＴ１０のソース、ゲート、ドレイン電圧は、それぞれ１Ｖ、０Ｖ、−１６Ｖとなるので、１７Ｖ以上の余剰電圧はかからないことになる。また、第１トランジスタＴ１についても、ソース、ゲート、ドレイン電圧は、それぞれ０Ｖ、−１６Ｖ、０Ｖとなるので、余剰電圧はかからない。
【００７５】
このように、第１０トランジスタＴ１０を挿入することによって、時刻ｔ３〜ｔ４の間、各トランジスタに印加される電圧はＨＩＧＨ〜ＬＯＷレベル以下となるため、余剰電圧によるトランジスタ特性の変動を生じることがなく、信頼性の高いシフトレジスタを実現することができる。
【００７６】
なお、第１０トランジスタＴ１０のゲートは接地電位ＧＮＤ付近の電位に設定されていればよい。ちなみに、ＧＮＤ以下の電位に落としすぎると、ノードｎ１、ｎ４がＨＩＧＨレベルの時に、ゲート〜ソース・ドレイン間にＨＩＧＨ〜ＬＯＷレベル以上の電圧が印加されてしまうため、第１０トランジスタＴ１０を挿入する意味がなくなってしまう。また、ＧＮＤ以上の電位（例えばＶＤＤ付近）に上げすぎると、時刻ｔ１〜ｔ２の間にノードｎ１をＬＯＷレベルとすることができなくなるので、時刻ｔ３〜ｔ４の間にノードｎ１の電位をＬＬレベルまで落とせなくなる（出力ラインＯＵＴにＬＯＷレベルを出力できなくなる）。
【００７７】
上記実施形態２の第１０トランジスタＴ１０は、図１のシフトレジスタに限らず、図３〜図６に示したシフトレジスタにも適用することができる。
【００７８】
［実施形態３］
上記実施形態１、２では、第１トランジスタＴ１〜第６トランジスタＴ６で構成される図１８のシフトレジスタに付加的な回路を接続した回路構成例について説明したが、基本となるシフトレジスタについては、図１８の例に限らず、様々な回路構成が考えられる。例えば、図９のように、第３トランジスタＴ３のソースを接地電位ＧＮＤにつながる第５入力電極に、ドレインをノードｎ１の電位が供給される第１制御電極に、ゲートを入力ラインＩＮにつながる第３入力電極にそれぞれ対応させるようにしてもよい。また、同じく図９に示すように、第５トランジスタＴ５のソースを接地電位ＧＮＤにつながる第５入力電極に、ドレインをノードｎ２の電位が供給される第２制御電極に、ゲートをクロック信号Ｃ３が入力される第４入力電極にそれぞれ対応させるようにしてもよい
また、図１０に示すように、第６トランジスタＴ６のソースを前段ステージからの入力ラインＩＮにつながる第３入力電極に、ドレインをノードｎ１の電位が供給される第１制御電極に、ゲートを電圧ＶＤＤが供給される第２入力電極にそれぞれ対応させるようにしてもよい。
【００７９】
また、図１１、図１２に示すように、第５トランジスタＴ５に入力されるクロック信号Ｃ３として、次段のシフトレジスタからの出力信号を供給するようにしてもよい。図１１、図１２において、第５トランジスタＴ５のソース及びゲートは次段のシフトレジスタからの出力信号が供給される第６入力電極に、ドレインはノードｎ２の電位が供給される第２制御電極にそれぞれ対応している。
【００８０】
図１１（Ａ），（Ｂ）は、図７のシフトレジスタに適用した場合の回路図であり、（Ａ）は第ｎステージのシフトレジスタ、（Ｂ）は第ｎ＋１ステージのシフトレジスタの回路構成をそれぞれ示している。第ｎステージの第５トランジスタＴ５には、第ｎ＋１ステージのシフトレジスタからの出力信号ＯＵＴｎ＋１が入力され、第ｎ＋１ステージの第５トランジスタＴ５には、図示しない第ｎ＋２ステージのシフトレジスタからの出力信号ＯＵＴｎ＋２が入力される。
【００８１】
図１２（Ａ），（Ｂ）は、図３のシフトレジスタに適用した場合の回路図であり、（Ａ）は第ｎステージのシフトレジスタ、（Ｂ）は第ｎ＋１ステージのシフトレジスタの回路構成をそれぞれ示している。この例においても、第ｎステージの第５トランジスタＴ５には、第ｎ＋１ステージのシフトレジスタからの出力信号ＯＵＴｎ＋１が入力され、第ｎ＋１ステージの第５トランジスタＴ５には、図示しない第ｎ＋２ステージのシフトレジスタからの出力信号ＯＵＴｎ＋２が入力される。
【００８２】
図１３は、図１１又は図１２のシフトレジスタで構成された２位相シフトレジスタの概略構成を示す回路図である。図１１又は図１２のような回路構成とした場合は、図１３に示すようにクロック信号の本数を３本から２本に削減することができる。これによって、シフトレジスタの入力信号の削減を図り、狭額縁化、低消費電力を実現することができる。図１１，図１２のタイミングチャートを図１４に示す。図１４では、クロック信号Ｃ１，Ｃ２のパルス幅が、図２に示すクロック信号Ｃ１〜Ｃ３に比べて短くなっている。
【００８３】
なお、第５トランジスタＴ５への入力として次段のシフトレジスタからの出力信号を供給する構成は、ここまで説明してきた各実施形態のシフトレジスタに適用することができる。
【００８４】
［実施形態４］
上記実施形態１乃至３では、ＰＭＯＳトランジスタを用いて凹型波形の入力信号をシフトするシフトレジスタについて説明したが、図１５に示すように、ＮＭＯＳトランジスタを用いて凸型波形の入力信号をシフトするシフトレジスタを構成することもできる。図１５は、図１のシフトレジスタをＮＭＯＳトランジスタで構成した場合の回路構成図である。
【００８５】
また、上記各実施形態に示したシフトレジスタを使って、図１７に示すような駆動回路（図１１，１２のシフトレジスタでは図１３に示すような駆動回路）を構成することができ、さらに、これらの駆動回路を図１６に示すようなアレイ基板１０上に形成することによって、液晶表示装置を構成することができる。この液晶表示装置では、パルスカットしたクロック信号を使うことができるので、表示ムラ等を生じることがなく、また選択画素への映像信号の書き込み不足を生じることがないので、良好な表示品位を得ることができる。
【００８６】
なお、各実施形態のシフトレジスタにより構成された駆動回路（図１７又は図１３）は、アレイ基板１０上に画素部１１と一体に形成されたものでなくてもよく、例えば、図示しない外部駆動基板上にコントロールＩＣ等と共に配置されたものであってもよい。
【００８７】
さらに、各実施形態のシフトレジスタで構成された駆動回路は、液晶表示装置又はその電極基板に適用されるだけでなく、例えば、電極基板上に有機ＥＬを形成した構造の平面表示装置、又は対向配置された２つの電極基板間に有機ＥＬを保持した構造の平面表示装置にも適用することができる。
【００８８】
また、本発明に係わるシフトレジスタは、上記実施形態のような平面表示装置の駆動回路や電極基板に限らず、シフトレジスタを含む回路全般に適用することができる。
【００８９】
【発明の効果】
以上説明したように、本発明によれば、出力信号の電圧レベル変動により、シフトレジスタ内のノード電位が変動するのを防止することができるので、パルスカットしたクロック信号を用いた場合でも、シフトレジスタから安定した出力信号を得ることができる。とくに、このシフトレジスタを含む駆動回路や電極基板を平面表示装置に適用した場合は、表示ムラや映像信号の書き込み不足のない良好な表示品位を得ることができる。
【００９０】
また、出力信号の出力時に各トランジスタに印加される電圧をＨＩＧＨ〜ＬＯＷレベル以下とする第１０トランジスタを接続した場合は、余剰電圧によるトランジスタ特性の変動を生じることがなので、信頼性の高いシフトレジスタを得ることができる。
【図面の簡単な説明】
【図１】実施形態１に係わるシフトレジスタの構成を示す回路図。
【図２】図１のノードｎ１，ｎ２と入出力信号との関係を示すタイミングチャート。
【図３】図１のシフトレジスタに第９トランジスタＴ９を接続した場合の構成を示す回路図。
【図４】第７トランジスタＴ７のソースに前段ステージからの入力信号が供給されるように構成した場合の回路図。
【図５】第７トランジスタＴ７と第８トランジスタＴ８におけるゲートの接続を入れ替えた場合の回路図。
【図６】図５に示す第７トランジスタＴ７のソースに前段ステージからの入力信号が供給されるように構成した場合の回路図。
【図７】実施形態２に係わるシフトレジスタの構成を示す回路図。
【図８】図７のノードｎ１、ｎ２、ｎ４と入出力信号との関係を示すタイミングチャート。
【図９】実施形態３に係わるシフトレジスタの構成を示す回路図。
【図１０】実施形態３に係わるシフトレジスタの他の構成を示す回路図。
【図１１】実施形態３に係わるシフトレジスタの別の構成を示す回路図。（Ａ）は第ｎステージのシフトレジスタの構成を示す回路図。（Ｂ）は第ｎ＋１ステージのシフトレジスタの構成を示す回路図。
【図１２】実施形態３に係わるシフトレジスタのさらに別の構成を示す回路図。（Ａ）は第ｎステージのシフトレジスタの構成を示す回路図。（Ｂ）は第ｎ＋１ステージのシフトレジスタの構成を示す回路図。
【図１３】図１１又は図１２のシフトレジスタで構成された２位相シフトレジスタの概略構成を示す回路図。
【図１４】図１１，１２のノードｎ１、ｎ２、ｎ４と入出力信号との関係を示すタイミングチャート。
【図１５】図１のシフトレジスタをＮＭＯＳトランジスタで構成した場合の回路図。
【図１６】走査線駆動回路、信号線駆動回路及び画素部をアレイ基板上に一体に形成した液晶表示装置の概略構成を示すブロック図。
【図１７】３位相シフトレジスタの概略構成を示す回路図。
【図１８】図１７に示すシフトレジスタＳＲの１ステージ分の構成を示す回路図。
【図１９】図１８の各ノードｎ１，ｎ２と入出力信号との関係を示すタイミングチャート。
【図２０】図１９において、クロック信号Ｃ１〜Ｃ３をパルスカットした場合のタイミングチャートである。
【符号の説明】
１０…アレイ基板、１１…画素部、１２…画素トランジスタ、１３…画素電極、１４…対向電極、１５…液晶層、２１…走査線駆動回路、２２…垂直シフトレジスタ、３１…信号線駆動回路、３２…水平シフトレジスタ、３３…映像信号バス、３４…アナログスイッチ、Ｓ１，Ｓ２，〜Ｓｍ…信号線、Ｇ１，Ｇ２，〜Ｇｎ…走査線、ＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４，〜ＳＲｎ…シフトレジスタ、Ｔ１〜Ｔ１０…ＰＭＯＳ（又はＮＭＯＳ）トランジスタ、Ｃ１〜Ｃ３…クロック信号、ｎ１〜ｎ４…ノード
【発明の属する技術分野】
この発明は、液晶表示装置などの平面表示装置に関するもので、詳しくは、ＰＭＯＳ又はＮＭＯＳトランジスタで形成されたシフトレジスタと、このシフトレジスタを有する駆動回路と、この駆動回路を画素部と同一基板上に形成した電極基板と、この電極基板を備えた平面表示装置に関する。
【０００２】
【従来の技術】
近年、液晶表示装置に代表される平面表示装置は、薄型、軽量且つ低消費電力であることから、各種機器のディスプレイとして用いられている。中でも、画素毎にスイッチ素子を配置したアクティブマトリクス型液晶表示装置は、ノート型ＰＣや携帯型情報端末のディスプレイとして普及しつつある。最近では、従来のアモルファスシリコンに比べて電子移動度が高いポリシリコンＴＦＴ（以下、ｐ−ｓｉＴＦＴ）を比較的低温のプロセスで形成する技術が確立したことにより、ＴＦＴの小型化が可能となり、このためアレイ基板上に画素部と駆動回路とを一体に形成した駆動回路内蔵型の液晶表示装置も出現している。
【０００３】
図１６は、走査線駆動回路、信号線駆動回路及び画素部をアレイ基板上に一体に形成した液晶表示装置の概略構成を示すブロック図である。
【０００４】
画素部１１には、複数本の走査線Ｇ１，Ｇ２，〜Ｇｎ（以下、総称Ｇ）と複数本の信号線Ｓ１，Ｓ２，〜Ｓｍ（以下、総称Ｓ）が互いに交差するように配線されており、これら両線の交差部にはｐ−ｓｉＴＦＴで構成されたスイッチ素子として画素トランジスタ１２が配置されている。画素トランジスタ１２のゲートは１水平ライン毎に共通に走査線Ｇに接続され、ソースは１垂直ライン毎に信号線Ｓに接続されている。また、ドレインは画素電極１３（及び図示しない補助容量）に接続されている。この画素電極１３と電気的に相対する対向電極１４は、アレイ基板１０と対向配置された図示しない対向基板の表面に形成されており、両基板間には表示層として液晶層１５が保持されている。
【０００５】
走査線駆動回路２１は、垂直クロック信号（ＣＫＶ）に同期して垂直スタート信号（ＳＴＶ）を１段づつ下方向にシフトしながら垂直走査パルスとして出力する垂直シフトレジスタ２２と、図示しないレベルシフタやバッファ回路などで構成されている。垂直シフトレジスタ２２の各出力端から順に出力される垂直走査パルスは、前記レベルシフタやバッファ回路などで電圧、電流増幅された後、対応する走査線Ｇに走査パルスとして供給される。
【０００６】
信号線駆動回路３１は、水平クロック信号（ＣＫＨ）に同期して水平スタート信号（ＳＴＨ）を１段づつ右方向にシフトしながら水平走査パルスとして出力する水平シフトレジスタ３２と、この水平シフトレジスタ３２の各出力端から出力された水平走査パルスにより映像信号バス３３と信号線Ｓとを導通させて、映像信号バス３３に供給された映像信号（ＤＡＴＡ）を対応する信号線Ｓにサンプリングするアナログスイッチ３４などで構成されている。
【０００７】
上述した画素部１１、走査線駆動回路２１及び信号線駆動回路３１は、アレイ基板１０上に同一プロセスで一体に形成されている。
【０００８】
図１７は、走査線駆動回路２１の垂直シフトレジスタ２２又は信号線駆動回路３１の水平シフトレジスタ３２で使用される３位相シフトレジスタの概略構成を示す回路図である。３位相シフトレジスタは、直列に接続された複数のシフトレジスタＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４，〜ＳＲｎ（以下、総称ＳＲ）から成り、各シフトレジスタＳＲが第１ステージ，第２ステージ，〜第ｎステージを構成している。また各シフトレジスタＳＲには、クロック信号Ｃ１，Ｃ２，Ｃ３（図１６のＣＫＨ）のうちの２つのクロック信号が供給されている。第１ステージのシフトレジスタＳＲ１には入力信号となるスタートパルスＳＴＰ（図１６のＳＴＶ又はＳＴＨ）が入力され、第２〜第ｎステージのシフトレジスタＳＲには、前段ステージからの出力信号が入力信号として入力される。第１〜第ｎステージでは、２つのクロック信号に同期して前段ステージからの出力信号を後段にシフトしながら、各ステージ毎に出力信号を出力する。この出力信号は、水平又は垂直走査パルスとしてアナログスイッチ（３４）又は走査線（Ｇ）に出力される。
【０００９】
図１８は、図１７に示すシフトレジスタＳＲの１ステージ分の構成を示す回路図であり、とくにＰＭＯＳトランジスタで構成した場合について示している。ちなみに、図１８に示すようなシフトレジスタの構成は、例えばＵＳＡ ５，２２２，０８２に開示されている。また、ＰＭＯＳ又はＮＭＯＳのいずれか一方の導電型をもつトランジスタで形成されたシフトレジスタに関連する特許、文献としては、例えばＵＳＡ ５，２２２，０８２（トムソン）、特開２０００−１５５５５０（ＬＧ電子）、ＳＩＤ ００ ＤＩＧＥＳＴ Ｐ１１１６（ＬＧ電子）、ＥＵＲＯ ＤＩＳＰＬＡＹ ９９ ＬＡＴＥ−ＮＥＷＳ ＰＡＰＥＲ ｐ１０５（ＬＧ電子）などが挙げられる。
【００１０】
また、図１９は図１８の各ノードｎ１，ｎ２と入出力信号との関係を示すタイミングチャートである。ここでは、第１ステージのシフトレジスタＳＲ１を例として説明するが、図１８のクロック入力ラインＡ，Ｂは、図１７のクロック入力ラインＡ，Ｂに対応している。従って、例えば第２ステージのシフトレジスタＳＲ２では、クロック入力ラインＡにクロック信号Ｃ３が、またクロック入力ラインＢにはクロック信号Ｃ２がそれぞれ入力される。同様にして、他のステージのシフトレジスタＳＲについても、クロック入力ラインＡ，Ｂに対応した２つのクロック信号が入力される。いずれのステージのシフトレジスタＳＲも、図１９のタイミングチャートに従って動作する。
【００１１】
シフトレジスタＳＲ１は、ＰＭＯＳの第１トランジスタＴ１〜第６トランジスタＴ６で構成されている。このうち、第１トランジスタＴ１は出力ラインＯＵＴにクロック信号Ｃ１の信号レベルを供給し、また第２のトランジスタＴ２は出力ラインＯＵＴにＨＩＧＨレベルの電圧ＶＤＤを供給する。
【００１２】
次に、図１８に示すシフトレジスタＳＲ１の動作を、図１９のタイミングチャートを参照しながら説明する。なお、第１ステージへは入力信号としてスタートパルスが入力されるが、以降のステージでは前段ステージからの出力信号が入力信号として入力される。
【００１３】
時刻ｔ１において、ＬＯＷレベルの入力信号が入力ラインＩＮに入力されると、第３トランジスタＴ３及び第４トランジスタＴ４がＯＮする。このうち第４トランジスタＴ４からはＨＩＧＨレベルの電圧ＶＤＤが供給されてノードｎ２はＨＩＧＨレベルになり、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦする。この時、第３トランジスタＴ３から供給されるＬＯＷレベルの入力信号によりノードｎ１はＬＯＷレベルとなるため、出力ラインＯＵＴには、第１トランジスタＴ１からクロック信号Ｃ１のＨＩＧＨレベルの信号電位が供給される。
【００１４】
時刻ｔ２において、入力信号がＨＩＧＨレベル、クロック信号Ｃ１がＬＯＷレベルになると、第３トランジスタＴ３及び第４トランジスタＴ４がＯＦＦする。このとき、ノードｎ１はブートストラップノードとなるため、ＬＯＷレベルよりもさらに低電圧になる。この結果、第１トランジスタＴ１のゲートにはしきい値以上の低い電圧が印加され、出力ラインＯＵＴには、第１トランジスタＴ１からクロック信号Ｃ１のＬＯＷレベルの信号電位が供給される。
【００１５】
ブートストラップノードとは、そのノードの電位がフローティング状態にあり、且つそのノードには寄生容量（ここでは、トランジスタのゲート〜ソース・ドレイン容量）があり、その寄生容量先のノードの電位変動に伴い電位変動するようなノードをいう。また、フローティング状態とは、そのノードの電位レベルが容易に変動するような状態にあることをいう。
【００１６】
時刻ｔ３において、クロック信号Ｃ１がＨＩＧＨレベル、クロック信号Ｃ３がＬＯＷレベルになると、第５トランジスタＴ５がＯＮするため、ノードｎ２はＬＯＷレベルとなる。この結果、第２トランジスタＴ２及び第６トランジスタＴ６もＯＮし、第１トランジスタＴ１のゲートには第６トランジスタＴ６から供給されるＨＩＧＨレベルの電圧ＶＤＤによりＯＦＦする。この時、出力ラインＯＵＴには、第２トランジスタＴ２からＨＩＧＨレベルの電圧ＶＤＤが供給される。
【００１７】
時刻ｔ３以降は、入力信号はＨＩＧＨレベルに、ノードｎ１はＨＩＧＨレベルに、またノードｎ２は第５トランジスタＴ５がダイオード接続されているためＬＯＷレベルに、出力ラインＯＵＴはＨＩＧＨレベルに、それぞれ固定される。これによって、時刻ｔ１で与えられたＬＯＷレベルの入力信号が、時刻ｔ２で出力ラインＯＵＴから出力信号として出力するシフト動作が完了したことになる。
【００１８】
【発明が解決しようとする課題】
ところで、図１６の垂直シフトレジスタ２２の出力である垂直走査パルスや、水平シフトレジスタ３２の出力である水平走査パルスにおいて、時間的に隣接するパルス間に重なりが生じると、非選択画素に映像信号が書き込まれ、表示ムラになることがある。これを防ぐ方法として、シフトレジスタに入力するクロック信号の立ち上がりと立ち下がりに時間差を設ける、いわゆるパルスカットと呼ばれる方法がある。図２０は、図１９において、クロック信号Ｃ１〜Ｃ３をパルスカットした場合のタイミングチャートである。図２０に示すように、同一時刻においてクロック信号Ｃ１〜Ｃ３の立ち上がりと立ち下がりがそれぞれ重ならないように時間差が設けられている。
【００１９】
しかしながら、時刻ｔ２において、クロック信号Ｃ１がＬＯＷレベルになり、出力ラインＯＵＴの電圧レベルが低下し始めた時、ノードｎ２はブートストラップノードになるため、第２トランジスタＴ２のゲート〜ドレイン間の寄生容量により、ノードｎ２の電位がＨＩＧＨレベルから低下する。その結果、第２トランジスタＴ２がＯＮしてＨＩＧＨレベルの電圧ＶＤＤが供給され、また第６トランジスタＴ６がＯＮして第１トランジスタＴ１がＯＦＦするため、出力ラインＯＵＴの電位は完全にＬＯＷレベルまで落ちきらなくなってしまう。このような出力信号では、画素トランジスタ１２やアナログスイッチ３４が正常にＯＮしなくなるので、映像信号の書き込み不足を生じることになる。このように、ＰＭＯＳ又はＮＭＯＳ（ＮＭＯＳでは出力ラインＯＵＴが完全にＨＩＧＨレベルまで上がりきらない）のいずれか一方のトランジスタで形成されたシフトレジスタでは、表示ムラを防ぐためにクロック信号をパルスカットすると、選択画素への映像信号の書き込み不足が生じてしまうという問題点があった。
【００２０】
この発明の目的は、クロック信号をパルスカットした場合でも、安定した出力信号を得ることができるシフトレジスタ、駆動回路、電極基板及び平面表示装置を提供することにある。
【００２１】
【課題を解決するための手段】
上記目的を達成するため、請求項１の発明は、入力信号より位相遅延された第１クロック信号が入力される第１入力電極、出力電極及び第１制御電極を有する第１トランジスタと、第１電位電圧が供給される第２入力電極、前記出力電極及び第２制御電極を有する第２トランジスタとを含む出力回路部と、前記入力信号が入力される第３入力電極に接続された入力電極、前記第３入力電極に接続された制御電極及び前記第１制御電極に接続された出力電極を有する第３トランジスタと、前記第２入力電極に接続された入力電極、前記第２制御電極に接続された出力電極及び前記第３入力電極に接続された制御電極を有する第４トランジスタとを含む入力回路部と、前記第１クロック信号より位相遅延された第２クロック信号が入力される第４入力電極に接続された入力電極、前記第４入力電極に接続された制御電極及び前記第２制御電極に接続された出力電極を有する第５トランジスタと、前記第２入力電極に接続された入力電極、前記第１制御電極に接続された出力電極及び前記第２制御電極に接続された制御電極を有する第６トランジスタとを含むリセット回路部と、前記第２入力電極に接続された入力電極、出力電極及び前記第１制御電極に接続された制御電極を有する第７トランジスタと、前記第７トランジスタの出力電極に接続された入力電極、前記第２制御電極に接続された出力電極及び前記第１入力電極に接続された制御電極を有する第８トランジスタとを含む反転防止回路部と、を備えることを特徴とするシフトレジスタ。
【００２３】
請求項２の発明は、請求項１において、前記第７トランジスタの入力電極は、前記第２入力電極に代えて、前記第３入力電極に接続されていることを特徴とする。
【００２４】
請求項３の発明は、請求項１において、前記第７トランジスタの制御電極は、前記第１制御電極に代えて、前記第１入力電極に接続され、前記第８トランジスタの制御電極は、前記第１入力電極に代えて、前記第１制御電極に接続されていることを特徴とする。
【００２５】
請求項４の発明は、請求項３において、前記第７トランジスタの入力電極は、前記第２入力電極に代えて、前記第３入力電極に接続されていることを特徴とする。
【００２６】
請求項５の発明は、請求項１乃至４のいずれか１項において、前記第１制御電極に接続される出力電極、前記第３トランジスタの出力電極に接続される入力電極及び前記第１電位電圧よりも低い第２電位電圧が供給される第５入力電極に接続される制御電極を有する第１０トランジスタを更に備えることを特徴とする。
【００２７】
請求項６の発明は、請求項５において、前記第２電位電圧を、接地電位付近の電位に設定することを特徴とする。
【００２８】
請求項７の発明は、請求項５又は６において、前記第３トランジスタの入力電極は、前記第３入力電極に代えて、前記第５入力電極に接続されていることを特徴とする。
【００２９】
請求項８の発明は、請求項項５乃至７のいずれか１項において、前記第５トランジスタの入力電極は、前記第４入力電極に代えて、前記第５入力電極に接続されていることを特徴とする。
【００３０】
請求項９の発明は、請求項１乃至６のいずれか１項において、前記第６トランジスタの入力電極は、前記第２入力電極に代えて、前記第３入力電極に接続されていることを特徴とする。
【００３１】
請求項１０の発明は、請求項１乃至９のいずれか１項において、前記入力信号より位相遅延された第１クロック信号と、前記第１クロック信号より位相遅延された第２クロック信号は、入力信号より位相遅延された複数のクロック信号から選択された２信号であることを特徴とする。
【００３２】
請求項１１の発明は、請求項１乃至９のいずれか１項において、前記第２制御電極に接続された出力電極を有する第１１トランジスタの入力電極及び制御電極に、次段に接続されたシフトレジスタからの出力信号が入力されることを特徴とする。
【００３３】
請求項１２の発明は、請求項１乃至９のいずれか１項において、前記第２制御電極に接続された出力電極を有する第１１トランジスタの入力電極及び制御電極に、次段に接続されたシフトレジスタからの出力信号が入力され、前記入力信号より位相遅延された第１クロック信号と、前記第１クロック信号より位相遅延された第２クロック信号は、入力信号より位相遅延された２信号であることを特徴とする。
【００３４】
好ましい形態として、請求項１０の前記入力信号より位相遅延された複数のクロック信号から選択された２信号、又は請求項１２の前記入力信号より位相遅延された２信号を、それぞれパルスカットされたクロック信号とする。
【００３５】
請求項１３の発明は、請求項１乃至１２のいずれか１項において、前記各トランジスタはＰＭＯＳトランジスタであり、凹型波形の入力信号をシフトすることを特徴とする。
請求項１４の発明は、請求項１乃至１２のいずれか１項において、前記各トランジスタはＮＭＯＳトランジスタであり、凸型波形の入力信号をシフトすることを特徴とする。
【００３６】
また、上記目的を達成するため、請求項１５の発明は、複数段に接続された請求項１乃至１４のいずれか１項に記載のシフトレジスタを備え、第１段のシフトレジスタには入力信号としてスタートパルスが、第２段以降のシフトレジスタには前段のシフトレジスタからの出力信号がそれぞれ入力され、前記入力信号より位相遅延された少なくとも２つのクロック信号により前記入力信号を１段づつ後段のシフトレジスタに出力信号としてシフトすると共に、各段のシフトレジスタ毎に出力信号を出力するように構成されたことを特徴とする駆動回路である。
【００３７】
請求項１６の発明は、請求項１５において、各段のシフトレジスタ毎に出力される前記出力信号は、水平又は垂直走査パルスとして出力されることを特徴とする。
【００３８】
また、上記目的を達成するため、請求項１７の発明は、少なくとも、複数の走査線及び複数の信号線の各交差部にスイッチ素子を介して接続された複数の画素電極と、これら画素電極を前記走査線及び信号線を通して駆動する請求項１５又は１６の駆動回路とを備えた電極基板である。
【００３９】
請求項１８の発明は、請求項１７において、前記駆動回路は、各段のシフトレジスタ毎に前記出力信号を垂直走査パルスとして前記走査線に出力する走査線駆動回路であることを特徴とする。
【００４０】
請求項１９の発明は、請求項１７において、前記駆動回路は、各段のシフトレジスタ毎に前記出力信号を水平走査パルスとして対応するアナログスイッチに出力する信号線駆動回路であることを特徴とする。
【００４１】
さらに、上記目的を達成するため、請求項２０の発明は、請求項１７乃至１９のいずれか１項に記載の電極基板上に表示層を形成したことを特徴とする平面表示装置である。
【００４２】
請求項２１の発明は、請求項１７乃至１９のいずれか１項に記載の電極基板からなる第１電極基板と、前記画素電極と相対する対向電極が形成された第２電極基板と、これら両基板間に保持された表示層とを備えることを特徴とする平面表示装置である。
【００４３】
請求項２２の発明は、請求項２０又は２１において、前記表示層が有機ＥＬであることを特徴とする。
【００４４】
請求項２３の発明は、請求項２１において、前記表示層が液晶層であることを特徴とする。
【００４５】
請求項２４の発明は、請求項２０乃至２３のいずれか１項において、前記駆動回路を外部駆動基板上に配置したことを特徴とする。
【００４６】
【発明の実施の形態】
次に、本発明をＰＭＯＳトランジスタで形成されたシフトレジスタと、このシフトレジスタを有する駆動回路と、この駆動回路を画素部と同一基板上に形成した電極基板と、この電極基板を備えた液晶表示装置に適用した場合の実施形態について説明する。
【００４７】
［実施形態１］
図１は、実施形態１に係わるシフトレジスタの構成を示す回路図である。図１の構成は、先に説明した図１８と同じくシフトレジスタＳＲの１ステージ分の構成を示したもので、図１８と同等部分には同一符号を付して説明する（他の実施形態についても同様とする）。また図２は、図１のノードｎ１，ｎ２と入出力信号との関係を示すタイミングチャートである。
【００４８】
以下、図１８と同じく第１ステージのシフトレジスタＳＲ１を例として説明するが、他のステージのシフトレジスタＳＲも図２のタイミングチャートに従って同様に動作することは言うまでもない。
【００４９】
実施形態１のシフトレジスタは、第１トランジスタＴ１〜第６トランジスタＴ６で構成される図１８のシフトレジスタに、反転防止回路部として第７トランジスタＴ７と第８トランジスタＴ８とを接続したものである。以下、各部の構成について説明する。
【００５０】
第１トランジスタＴ１と第２トランジスタＴ２は、第１電位電圧となるＨＩＧＨレベルの電圧ＶＤＤ、又はクロック信号Ｃ１の電位を出力信号として出力する出力回路部を構成している。第１トランジスタＴ１のソースはクロック信号Ｃ１が入力される第１入力電極に、ドレインは出力ラインＯＵＴにつながる出力電極に、ゲートはノードｎ１の電位が入力される第１制御電極にそれぞれ対応している。また第２トランジスタＴ２のソースは電圧ＶＤＤが供給される第２入力電極に、ドレインは出力ラインＯＵＴにつながる出力電極に、ゲートはノードｎ２の電位が入力される第２制御電極にそれぞれ対応している。
【００５１】
第３トランジスタＴ３と第４トランジスタＴ４は、前段ステージからの（シフトレジスタＳＲ１では最初のステージ入力としての）入力信号を取り込む入力回路部を構成している。第３トランジスタＴ３のソース及びゲートは入力ラインＩＮにつながる第３入力電極に、ドレインはノードｎ１の電位が供給される第１制御電極にそれぞれ対応している。また第４トランジスタＴ４のソースは電圧ＶＤＤが供給される第２入力電極に、ドレインはノードｎ２の電位が供給される第２制御電極に、ゲートは入力ラインＩＮにつながる第３入力電極にそれぞれ対応している。
【００５２】
第５トランジスタＴ５と第６トランジスタＴ６は、第１トランジスタＴ１又は第２トランジスタＴ２の一方をＯＮ、他方をＯＦＦとするリセット回路部を構成している。第５トランジスタＴ５のソース及びゲートはクロック信号Ｃ３が入力される第４入力電極に、ドレインはノードｎ２の電位が供給される第２制御電極にそれぞれ対応している。また第６トランジスタＴ６のソースは電圧ＶＤＤが供給される第２入力電極に、ドレインはノードｎ１の電位が供給される第１制御電極に、ゲートはノードｎ２の電位が入力される第２制御電極にそれぞれ対応している。
【００５３】
第７トランジスタＴ７と第８トランジスタＴ８は、クロック信号Ｃ１がＬＯＷレベルになったときにノードｎ２をＨＩＧＨレベルに固定して、出力ラインＯＵＴから供給される出力信号を完全なＬＯＷレベルとする反転防止回路部を構成している。第７トランジスタＴ７のソースは電圧ＶＤＤが供給される第２入力電極に、ドレインはノードｎ３の電位が供給される第３制御電極に、ゲートはノードｎ１の電位が入力される第１制御電極にそれぞれ対応している。また第８トランジスタＴ８のソースはノードｎ３の電位が供給される第３制御電極に、ドレインはノードｎ２の電位が供給される第２制御電極に、ゲートはクロック信号Ｃ１が入力される第１入力電極にそれぞれ対応している。
【００５４】
次に、図１に示すシフトレジスタＳＲ１の動作を、図２のタイミングチャートを参照しながら説明する。
【００５５】
時刻ｔ１において、ＬＯＷレベルの入力信号が入力ラインＩＮに入力されると、第３トランジスタＴ３及び第４トランジスタＴ４がＯＮする。このうち第４トランジスタＴ４からはＨＩＧＨレベルの電圧ＶＤＤが供給されてノードｎ２はＨＩＧＨレベルになり、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦする。この時、第３トランジスタＴ３から供給されるＬＯＷレベルの入力信号により、ノードｎ１はＬＯＷレベルとなるため、第１トランジスタＴ１と共に第７トランジスタＴ７がＯＮする。この結果、出力ラインＯＵＴには、第１トランジスタＴ１からクロック信号Ｃ１のＨＩＧＨレベルの信号電位が供給される。
【００５６】
時刻ｔ２において、入力信号がＨＩＧＨレベルになると、第３トランジスタＴ３及び第４トランジスタＴ４がＯＦＦする。ここで、第１トランジスタＴ１の各部のＷ／Ｌ比（配線幅と配線長の比）を、第３トランジスタＴ３の各部のＷ／Ｌ比より十分大きく設定しておくことで、第３トランジスタＴ３のゲート・ドレインカップリングの影響を少なくして、ノードｎ１をＬＯＷレベルに保持することができる。
【００５７】
時刻ｔ３において、クロック信号Ｃ１がＬＯＷレベルになると、第８トランジスタＴ８がＯＮする。このとき、ノードｎ１はブートストラップノードとなるため、ＬＯＷレベルよりもさらに低電圧になる。この結果、第１トランジスタＴ１のゲートにはしきい値以上の低い電圧が印加され、出力ラインＯＵＴには、第１トランジスタＴ１からクロック信号Ｃ１のＬＯＷレベルの信号電位が供給される。また、この時、第７トランジスタＴ７及び第８トランジスタＴ８はＯＮしているため、ノードｎ２にはＨＩＧＨレベルの電圧ＶＤＤが供給され、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦする。ここで、ノードｎ２はブートストラップノードではなくなるため、出力ラインＯＵＴの電圧レベルが低下しても、ノードｎ２の電位が低下することはない。従って、時刻ｔ３に第２トランジスタＴ２はＯＮすることなく、出力ラインＯＵＴに電圧ＶＤＤが現れることがない。また、ノードｎ２の電位が低下することがないので、第６トランジスタＴ６から電圧ＶＤＤが供給されることがない。従って、時刻ｔ３に第１トランジスタＴ１はＯＦＦしないので、出力ラインＯＵＴの電圧レベルは完全にＬＯＷレベルまで落ちることになる。この結果、出力ラインＯＵＴには、図２に示すような完全なＬＯＷレベルの出力信号が供給されることになる。
【００５８】
時刻ｔ４において、クロック信号Ｃ１がＨＩＧＨレベルになると、第８トランジスタＴ８がＯＦＦするため、ノードｎ２はフローティング状態となる。この時、第１トランジスタＴ１はＯＮ状態のままなので、出力ラインＯＵＴには、第１トランジスタＴ１を通じてＨＩＧＨレベルの電圧ＶＤＤが供給される。
【００５９】
時刻ｔ５において、クロック信号Ｃ３がＬＯＷレベルになると、第５トランジスタＴ５がＯＮする。この時、反転防止回路部の２つのトランジスタのうち、第８トランジスタＴ８はＯＦＦ状態なので、ノードｎ２はＬＯＷレベルになる。この結果、第２トランジスタＴ２及び第６トランジスタＴ６がＯＮ、ノードｎ１はＨＩＧＨレベルとなり、第７トランジスタＴ７はＯＦＦになる。また、第１トランジスタＴ１もＯＦＦとなり、出力ラインＯＵＴには第２トランジスタＴ２から電源ＶＤＤのＨＩＧＨレベルの信号電圧が供給される。
【００６０】
時刻ｔ５以降は、入力信号はＨＩＧＨレベルに、ノードｎ１はＨＩＧＨレベルに、またノードｎ２は第５トランジスタＴ５がダイオード接続されているためＬＯＷレベルに、出力ラインＯＵＴはＨＩＧＨレベルに、それぞれ固定される。ここで、第２トランジスタＴ２の各部のＷ／Ｌ比を、第５トランジスタＴ５の各部のＷ／Ｌ比より十分大きく設定しておくことで、第５トランジスタＴ５のゲート・ドレインカップリングの影響を少なくし、ノードｎ２をＬＯＷレベルに保持することができる。また、反転防止回路部では、第７トランジスタＴ７がＯＦＦ状態となっているため、ノードｎ２にＨＩＧＨレベルの信号電圧が供給されることは、次に入力信号がＬＯＷレベルとなる時まで起こることはない。
【００６１】
上記実施形態１のシフトレジスタによれば、パルスカットしたクロック信号を供給した場合に、出力ラインＯＵＴの電圧レベルの変動によって、ノードｎ２の電位が変動することを防止することができるので、出力ラインＯＵＴには完全なＬＯＷレベルの出力信号を供給することができる。
【００６２】
次に、反転防止回路部の他の実施形態について説明する。
【００６３】
反転防止回路部は、図２の時刻ｔ３のように、出力ラインＯＵＴがＬＯＷレベルとなった時のみに、ノードｎ２にＨＩＧＨレベルの信号電圧を供給するように構成されていればよい。
【００６４】
図３は、第７トランジスタＴ７及び第８トランジスタＴ８の代わりに、第９トランジスタＴ９を接続したものである。この第９トランジスタＴ９のソースは電圧ＶＤＤが供給される第２入力電極に、ドレインはノードｎ２の電位が供給される第２制御電極に、ゲートは出力ラインＯＵＴにつながる出力電極にそれぞれ対応している。時刻ｔ３において、出力ラインＯＵＴがＬＯＷレベルになると、第９トランジスタＴ９がＯＮして、ＨＩＧＨレベルの電圧ＶＤＤがノードｎ２に供給されるため、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦすることになる。
【００６５】
図４は、第７トランジスタＴ７のソースに、前段ステージからの入力信号が供給されるように構成したものである。ここで、第７トランジスタＴ７のソースは入力ラインＩＮにつながる第３入力電極に、ドレインはノードｎ３の電位が供給される第３制御電極に、ゲートはノードｎ１の電位が供給される第１制御電極にそれぞれ対応している。時刻ｔ３において、入力ラインＩＮに供給されたＨＩＧＨレベルの入力信号は、第７トランジスタＴ７から第８トランジスタＴ８を通じてノードｎ２に供給されるため、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦすることになる。
【００６６】
図５は、第７トランジスタＴ７と第８トランジスタＴ８におけるゲートの接続を入れ替えたものである。ここで、第７トランジスタＴ７のソースは電圧ＶＤＤが供給される第２入力電極に、ドレインはノードｎ３の電位が供給される第３制御電極に、ゲートはクロック信号Ｃ１が入力される第１入力電極にそれぞれ対応している。また第８トランジスタＴ８のソースはノードｎ３の電位が供給される第３制御電極に、ドレインはノードｎ２の電位が供給される第２制御電極に、ゲートはノードｎ１の電位が入力される第１制御電極にそれぞれ対応している。時刻ｔ１において、ＬＯＷレベルの入力信号が入力ラインＩＮに入力されることにより、ノードｎ１がＬＯＷレベルになると、第８トランジスタＴ８がＯＮになる。その後、時刻ｔ３において、クロック信号Ｃ１がＬＯＷレベルになると、第７トランジスタＴ７がＯＮする。この時、第７トランジスタＴ７と第８トランジスタＴ８はともにＯＮ状態となり、ＨＩＧＨレベルの電圧ＶＤＤがノードｎ２に供給されるため、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦすることになる。
【００６７】
図６は、図５に示す第７トランジスタＴ７のソースに、前段ステージからの入力信号が供給されるように構成したものである。ここで、第７トランジスタＴ７のソースは入力ラインＩＮにつながる第３入力電極に、ドレインはノードｎ３の電位が供給される第３制御電極に、ゲートはクロック信号Ｃ１が入力される第１入力電極にそれぞれ対応している。時刻ｔ３において、入力ラインＩＮに供給されたＨＩＧＨレベルの入力信号は、第７トランジスタＴ７から第８トランジスタＴ８を通じてノードｎ２に供給されるため、第２トランジスタＴ２及び第６トランジスタＴ６はＯＦＦすることになる。
【００６８】
［実施形態２］
実施形態１のシフトレジスタＳＲ１においては、図２の時刻ｔ３〜ｔ４の間に、ノードｎ１がＬＯＷレベルよりもさらに低い電位（ＬＬレベル）になるため、第３トランジスタＴ３及び第６トランジスタＴ６のソース・ゲート〜ドレイン間、並びに第７トランジスタＴ７のソース・ゲート〜ドレイン間にＨＩＧＨ〜ＬＯＷ以上（ＨＩＧＨ〜ＬＬレベル）の余剰電位が印加されることになる。この余剰電圧はトランジスタの特性を変動させる要因となり、信頼性の低下につながることも考えられる。
【００６９】
図７は、実施形態２に係わるシフトレジスタの構成を示す回路図、また図８は図７のノードｎ１、ｎ２、ｎ４と入出力信号との関係を示すタイミングチャートである。
【００７０】
実施形態２のシフトレジスタは、第１トランジスタＴ１〜第８トランジスタＴ８で構成される図１のシフトレジスタに、各トランジスタに印加される電圧を低く抑えるための回路部として機能する第１０トランジスタＴ１０を接続したものである。第１０トランジスタＴ１０のソースはノードｎ４の電位が供給される第４制御電極に、ドレインはノードｎ１の電位が供給される第１制御電極に、ゲートは接地電位ＧＮＤにつながる第５入力電極にそれぞれ対応している。第１０トランジスタＴ１０は、第１トランジスタＴ１と第３トランジスタＴ３の間に配置されており、そのドレインは第１トランジスタＴ１のゲートに、またソースは第３トランジスタＴ３及び第６トランジスタＴ６のドレインにそれぞれ接続されている。
【００７１】
図８の時刻ｔ１において、入力信号がＬＯＷレベルになると、第３トランジスタＴ３がＯＮして、ノードｎ４の電位は第３トランジスタＴ３のしきい値まで書き込まれる。例えば、第３トランジスタＴ３のしきい値が−１Ｖであれば、ノードｎ４の電位は初期電位のＨＩＧＨレベルから低下して、１Ｖまで書き込まれる。また、このとき、ノードｎ１の初期電位はＨＩＧＨ（ＶＤＤ）であるため、第１０トランジスタＴ１０はＯＮし、ノードｎ１の電位は第１０トランジスタＴ１０のしきい値まで書き込まれる。例えば、第１０トランジスタＴ１０のしきい値が−１Ｖであれば、ノードｎ１の電位は１Ｖまで書き込まれる。
【００７２】
時刻ｔ２において、入力信号がＨＩＧＨレベルになると、第３トランジスタＴ３がＯＦＦする。このとき、第１０トランジスタＴ１０はＯＮしているため、大きな容量をもつノードｎ１の電位がノードｎ４に書き込まれることになり、ノードｎ４における電位レベルの上昇は抑えられる。
【００７３】
時刻ｔ３〜ｔ４において、クロック信号Ｃ１がＬＯＷレベルとなるに伴い、ノードｎ１がＬＬレベルになると、第１０トランジスタＴ１０のソース、ゲート、ドレイン電圧は、それぞれＬＯＷレベル（この例では１Ｖ）、ＬＯＷレベル（０Ｖ）、ＬＬレベル（ノードｎ１）となる。ここで、第１０トランジスタＴ１０のソース〜ゲート間電圧は−１Ｖとなるので第１０トランジスタＴ１０はＯＦＦすることになる。したがって、ノードｎ４の電位は１Ｖからさらに低下することがなく、第３トランジスタＴ３、第６トランジスタＴ６、第７トランジスタＴ７に余剰電圧が印加されることがなくなる。すなわち、第３トランジスタＴ３と第６トランジスタＴ６のソース、ゲート、ドレイン電圧は、それぞれＨＩＧＨレベル、ＨＩＧＨレベル、ＬＯＷレベルとなり、また第７トランジスタＴ７のソース、ゲート、ドレイン電圧は、それぞれＨＩＧＨレベル、ＬＯＷレベル、ＨＩＧＨレベルとなる。
【００７４】
今、電圧ＶＤＤが１７Ｖであるとすると、時刻ｔ３〜ｔ４の間、クロック信号Ｃ１が１７Ｖから０Ｖになるので、ノードｎ１の電位は１Ｖ（初期値）−１７Ｖ＝−１６Ｖとなる。このとき、第１０トランジスタＴ１０のソース、ゲート、ドレイン電圧は、それぞれ１Ｖ、０Ｖ、−１６Ｖとなるので、１７Ｖ以上の余剰電圧はかからないことになる。また、第１トランジスタＴ１についても、ソース、ゲート、ドレイン電圧は、それぞれ０Ｖ、−１６Ｖ、０Ｖとなるので、余剰電圧はかからない。
【００７５】
このように、第１０トランジスタＴ１０を挿入することによって、時刻ｔ３〜ｔ４の間、各トランジスタに印加される電圧はＨＩＧＨ〜ＬＯＷレベル以下となるため、余剰電圧によるトランジスタ特性の変動を生じることがなく、信頼性の高いシフトレジスタを実現することができる。
【００７６】
なお、第１０トランジスタＴ１０のゲートは接地電位ＧＮＤ付近の電位に設定されていればよい。ちなみに、ＧＮＤ以下の電位に落としすぎると、ノードｎ１、ｎ４がＨＩＧＨレベルの時に、ゲート〜ソース・ドレイン間にＨＩＧＨ〜ＬＯＷレベル以上の電圧が印加されてしまうため、第１０トランジスタＴ１０を挿入する意味がなくなってしまう。また、ＧＮＤ以上の電位（例えばＶＤＤ付近）に上げすぎると、時刻ｔ１〜ｔ２の間にノードｎ１をＬＯＷレベルとすることができなくなるので、時刻ｔ３〜ｔ４の間にノードｎ１の電位をＬＬレベルまで落とせなくなる（出力ラインＯＵＴにＬＯＷレベルを出力できなくなる）。
【００７７】
上記実施形態２の第１０トランジスタＴ１０は、図１のシフトレジスタに限らず、図３〜図６に示したシフトレジスタにも適用することができる。
【００７８】
［実施形態３］
上記実施形態１、２では、第１トランジスタＴ１〜第６トランジスタＴ６で構成される図１８のシフトレジスタに付加的な回路を接続した回路構成例について説明したが、基本となるシフトレジスタについては、図１８の例に限らず、様々な回路構成が考えられる。例えば、図９のように、第３トランジスタＴ３のソースを接地電位ＧＮＤにつながる第５入力電極に、ドレインをノードｎ１の電位が供給される第１制御電極に、ゲートを入力ラインＩＮにつながる第３入力電極にそれぞれ対応させるようにしてもよい。また、同じく図９に示すように、第５トランジスタＴ５のソースを接地電位ＧＮＤにつながる第５入力電極に、ドレインをノードｎ２の電位が供給される第２制御電極に、ゲートをクロック信号Ｃ３が入力される第４入力電極にそれぞれ対応させるようにしてもよい
また、図１０に示すように、第６トランジスタＴ６のソースを前段ステージからの入力ラインＩＮにつながる第３入力電極に、ドレインをノードｎ１の電位が供給される第１制御電極に、ゲートを電圧ＶＤＤが供給される第２入力電極にそれぞれ対応させるようにしてもよい。
【００７９】
また、図１１、図１２に示すように、第５トランジスタＴ５に入力されるクロック信号Ｃ３として、次段のシフトレジスタからの出力信号を供給するようにしてもよい。図１１、図１２において、第５トランジスタＴ５のソース及びゲートは次段のシフトレジスタからの出力信号が供給される第６入力電極に、ドレインはノードｎ２の電位が供給される第２制御電極にそれぞれ対応している。
【００８０】
図１１（Ａ），（Ｂ）は、図７のシフトレジスタに適用した場合の回路図であり、（Ａ）は第ｎステージのシフトレジスタ、（Ｂ）は第ｎ＋１ステージのシフトレジスタの回路構成をそれぞれ示している。第ｎステージの第５トランジスタＴ５には、第ｎ＋１ステージのシフトレジスタからの出力信号ＯＵＴｎ＋１が入力され、第ｎ＋１ステージの第５トランジスタＴ５には、図示しない第ｎ＋２ステージのシフトレジスタからの出力信号ＯＵＴｎ＋２が入力される。
【００８１】
図１２（Ａ），（Ｂ）は、図３のシフトレジスタに適用した場合の回路図であり、（Ａ）は第ｎステージのシフトレジスタ、（Ｂ）は第ｎ＋１ステージのシフトレジスタの回路構成をそれぞれ示している。この例においても、第ｎステージの第５トランジスタＴ５には、第ｎ＋１ステージのシフトレジスタからの出力信号ＯＵＴｎ＋１が入力され、第ｎ＋１ステージの第５トランジスタＴ５には、図示しない第ｎ＋２ステージのシフトレジスタからの出力信号ＯＵＴｎ＋２が入力される。
【００８２】
図１３は、図１１又は図１２のシフトレジスタで構成された２位相シフトレジスタの概略構成を示す回路図である。図１１又は図１２のような回路構成とした場合は、図１３に示すようにクロック信号の本数を３本から２本に削減することができる。これによって、シフトレジスタの入力信号の削減を図り、狭額縁化、低消費電力を実現することができる。図１１，図１２のタイミングチャートを図１４に示す。図１４では、クロック信号Ｃ１，Ｃ２のパルス幅が、図２に示すクロック信号Ｃ１〜Ｃ３に比べて短くなっている。
【００８３】
なお、第５トランジスタＴ５への入力として次段のシフトレジスタからの出力信号を供給する構成は、ここまで説明してきた各実施形態のシフトレジスタに適用することができる。
【００８４】
［実施形態４］
上記実施形態１乃至３では、ＰＭＯＳトランジスタを用いて凹型波形の入力信号をシフトするシフトレジスタについて説明したが、図１５に示すように、ＮＭＯＳトランジスタを用いて凸型波形の入力信号をシフトするシフトレジスタを構成することもできる。図１５は、図１のシフトレジスタをＮＭＯＳトランジスタで構成した場合の回路構成図である。
【００８５】
また、上記各実施形態に示したシフトレジスタを使って、図１７に示すような駆動回路（図１１，１２のシフトレジスタでは図１３に示すような駆動回路）を構成することができ、さらに、これらの駆動回路を図１６に示すようなアレイ基板１０上に形成することによって、液晶表示装置を構成することができる。この液晶表示装置では、パルスカットしたクロック信号を使うことができるので、表示ムラ等を生じることがなく、また選択画素への映像信号の書き込み不足を生じることがないので、良好な表示品位を得ることができる。
【００８６】
なお、各実施形態のシフトレジスタにより構成された駆動回路（図１７又は図１３）は、アレイ基板１０上に画素部１１と一体に形成されたものでなくてもよく、例えば、図示しない外部駆動基板上にコントロールＩＣ等と共に配置されたものであってもよい。
【００８７】
さらに、各実施形態のシフトレジスタで構成された駆動回路は、液晶表示装置又はその電極基板に適用されるだけでなく、例えば、電極基板上に有機ＥＬを形成した構造の平面表示装置、又は対向配置された２つの電極基板間に有機ＥＬを保持した構造の平面表示装置にも適用することができる。
【００８８】
また、本発明に係わるシフトレジスタは、上記実施形態のような平面表示装置の駆動回路や電極基板に限らず、シフトレジスタを含む回路全般に適用することができる。
【００８９】
【発明の効果】
以上説明したように、本発明によれば、出力信号の電圧レベル変動により、シフトレジスタ内のノード電位が変動するのを防止することができるので、パルスカットしたクロック信号を用いた場合でも、シフトレジスタから安定した出力信号を得ることができる。とくに、このシフトレジスタを含む駆動回路や電極基板を平面表示装置に適用した場合は、表示ムラや映像信号の書き込み不足のない良好な表示品位を得ることができる。
【００９０】
また、出力信号の出力時に各トランジスタに印加される電圧をＨＩＧＨ〜ＬＯＷレベル以下とする第１０トランジスタを接続した場合は、余剰電圧によるトランジスタ特性の変動を生じることがなので、信頼性の高いシフトレジスタを得ることができる。
【図面の簡単な説明】
【図１】実施形態１に係わるシフトレジスタの構成を示す回路図。
【図２】図１のノードｎ１，ｎ２と入出力信号との関係を示すタイミングチャート。
【図３】図１のシフトレジスタに第９トランジスタＴ９を接続した場合の構成を示す回路図。
【図４】第７トランジスタＴ７のソースに前段ステージからの入力信号が供給されるように構成した場合の回路図。
【図５】第７トランジスタＴ７と第８トランジスタＴ８におけるゲートの接続を入れ替えた場合の回路図。
【図６】図５に示す第７トランジスタＴ７のソースに前段ステージからの入力信号が供給されるように構成した場合の回路図。
【図７】実施形態２に係わるシフトレジスタの構成を示す回路図。
【図８】図７のノードｎ１、ｎ２、ｎ４と入出力信号との関係を示すタイミングチャート。
【図９】実施形態３に係わるシフトレジスタの構成を示す回路図。
【図１０】実施形態３に係わるシフトレジスタの他の構成を示す回路図。
【図１１】実施形態３に係わるシフトレジスタの別の構成を示す回路図。（Ａ）は第ｎステージのシフトレジスタの構成を示す回路図。（Ｂ）は第ｎ＋１ステージのシフトレジスタの構成を示す回路図。
【図１２】実施形態３に係わるシフトレジスタのさらに別の構成を示す回路図。（Ａ）は第ｎステージのシフトレジスタの構成を示す回路図。（Ｂ）は第ｎ＋１ステージのシフトレジスタの構成を示す回路図。
【図１３】図１１又は図１２のシフトレジスタで構成された２位相シフトレジスタの概略構成を示す回路図。
【図１４】図１１，１２のノードｎ１、ｎ２、ｎ４と入出力信号との関係を示すタイミングチャート。
【図１５】図１のシフトレジスタをＮＭＯＳトランジスタで構成した場合の回路図。
【図１６】走査線駆動回路、信号線駆動回路及び画素部をアレイ基板上に一体に形成した液晶表示装置の概略構成を示すブロック図。
【図１７】３位相シフトレジスタの概略構成を示す回路図。
【図１８】図１７に示すシフトレジスタＳＲの１ステージ分の構成を示す回路図。
【図１９】図１８の各ノードｎ１，ｎ２と入出力信号との関係を示すタイミングチャート。
【図２０】図１９において、クロック信号Ｃ１〜Ｃ３をパルスカットした場合のタイミングチャートである。
【符号の説明】
１０…アレイ基板、１１…画素部、１２…画素トランジスタ、１３…画素電極、１４…対向電極、１５…液晶層、２１…走査線駆動回路、２２…垂直シフトレジスタ、３１…信号線駆動回路、３２…水平シフトレジスタ、３３…映像信号バス、３４…アナログスイッチ、Ｓ１，Ｓ２，〜Ｓｍ…信号線、Ｇ１，Ｇ２，〜Ｇｎ…走査線、ＳＲ１，ＳＲ２，ＳＲ３，ＳＲ４，〜ＳＲｎ…シフトレジスタ、Ｔ１〜Ｔ１０…ＰＭＯＳ（又はＮＭＯＳ）トランジスタ、Ｃ１〜Ｃ３…クロック信号、ｎ１〜ｎ４…ノード
Claims (24)
- 入力信号より位相遅延された第１クロック信号が入力される第１入力電極、出力電極及び第１制御電極を有する第１トランジスタと、第１電位電圧が供給される第２入力電極、前記出力電極及び第２制御電極を有する第２トランジスタとを含む出力回路部と、
前記入力信号が入力される第３入力電極に接続された入力電極、前記第３入力電極に接続された制御電極及び前記第１制御電極に接続された出力電極を有する第３トランジスタと、前記第２入力電極に接続された入力電極、前記第２制御電極に接続された出力電極及び前記第３入力電極に接続された制御電極を有する第４トランジスタとを含む入力回路部と、
前記第１クロック信号より位相遅延された第２クロック信号が入力される第４入力電極に接続された入力電極、前記第４入力電極に接続された制御電極及び前記第２制御電極に接続された出力電極を有する第５トランジスタと、前記第２入力電極に接続された入力電極、前記第１制御電極に接続された出力電極及び前記第２制御電極に接続された制御電極を有する第６トランジスタとを含むリセット回路部と、
前記第２入力電極に接続された入力電極、出力電極及び前記第１制御電極に接続された制御電極を有する第７トランジスタと、前記第７トランジスタの出力電極に接続された入力電極、前記第２制御電極に接続された出力電極及び前記第１入力電極に接続された制御電極を有する第８トランジスタとを含む反転防止回路部と、
を備えることを特徴とするシフトレジスタ。 - 前記第７トランジスタの入力電極は、前記第２入力電極に代えて、前記第３入力電極に接続されていることを特徴とする請求項１記載のシフトレジスタ。
- 前記第７トランジスタの制御電極は、前記第１制御電極に代えて、前記第１入力電極に接続され、前記第８トランジスタの制御電極は、前記第１入力電極に代えて、前記第１制御電極に接続されていることを特徴とする請求項１記載のシフトレジスタ。
- 前記第７トランジスタの入力電極は、前記第２入力電極に代えて、前記第３入力電極に接続されていることを特徴とする請求項３記載のシフトレジスタ。
- 前記第１制御電極に接続される出力電極、前記第３トランジスタの出力電極に接続される入力電極及び前記第１電位電圧よりも低い第２電位電圧が供給される第５入力電極に接続される制御電極を有する第１０トランジスタを更に備えることを特徴とする請求項１乃至４のいずれか１項に記載のシフトレジスタ。
- 前記第２電位電圧を、接地電位付近の電位に設定することを特徴とする請求項５記載のシフトレジスタ。
- 前記第３トランジスタの入力電極は、前記第３入力電極に代えて、前記第５入力電極に接続されていることを特徴とする請求項５又は６に記載のシフトレジスタ。
- 前記第５トランジスタの入力電極は、前記第４入力電極に代えて、前記第５入力電極に接続されていることを特徴とする請求項５乃至７のいずれか１項に記載のシフトレジスタ。
- 前記第６トランジスタの入力電極は、前記第２入力電極に代えて、前記第３入力電極に接続されていることを特徴とする請求項１乃至６のいずれか１項に記載のシフトレジスタ。
- 前記入力信号より位相遅延された第１クロック信号と、前記第１クロック信号より位相遅延された第２クロック信号は、入力信号より位相遅延された複数のクロック信号から選択された２信号であることを特徴とする請求項１乃至９のいずれか１項に記載のシフトレジスタ。
- 前記第２制御電極に接続された出力電極を有する第１１トランジスタの入力電極及び制御電極に、次段に接続されたシフトレジスタからの出力信号が入力されることを特徴とする請求項１乃至９のいずれか１項に記載のシフトレジスタ。
- 前記第２制御電極に接続された出力電極を有する第１１トランジスタの入力電極及び制御電極に、次段に接続されたシフトレジスタからの出力信号が入力され、前記入力信号より位相遅延された第１クロック信号と、前記第１クロック信号より位相遅延された第２クロック信号は、入力信号より位相遅延された２信号であることを特徴とする請求項１乃至９のいずれか１項に記載のシフトレジスタ。
- 前記各トランジスタはＰＭＯＳトランジスタであり、凹型波形の入力信号をシフトすることを特徴とする請求項１乃至１２のいずれか１項に記載のシフトレジスタ。
- 前記各トランジスタはＮＭＯＳトランジスタであり、凸型波形の入力信号をシフトすることを特徴とする請求項１乃至１２のいずれか１項に記載のシフトレジスタ。
- 複数段に接続された請求項１乃至１４のいずれか１項に記載のシフトレジスタを備え、
第１段のシフトレジスタには入力信号としてスタートパルスが、第２段以降のシフトレジスタには前段のシフトレジスタからの出力信号がそれぞれ入力され、前記入力信号より位相遅延された少なくとも２つのクロック信号により前記入力信号を１段づつ後段のシフトレジスタに出力信号としてシフトすると共に、各段のシフトレジスタ毎に出力信号を出力するように構成されたことを特徴とする駆動回路。 - 各段のシフトレジスタ毎に出力される前記出力信号は、水平又は垂直走査パルスとして出力されることを特徴とする請求項１５記載の駆動回路。
- 少なくとも、複数の走査線及び複数の信号線の各交差部にスイッチ素子を介して接続された複数の画素電極と、これら画素電極を前記走査線及び信号線を通して駆動する請求項１５又は１６の駆動回路とを備えた電極基板。
- 前記駆動回路は、各段のシフトレジスタ毎に前記出力信号を垂直走査パルスとして前記走査線に出力する走査線駆動回路であることを特徴とする請求項１７記載の電極基板。
- 前記駆動回路は、各段のシフトレジスタ毎に前記出力信号を水平走査パルスとして対応するアナログスイッチに出力する信号線駆動回路であることを特徴とする請求項１７記載の電極基板。
- 請求項１７乃至１９のいずれか１項に記載の電極基板上に表示層を形成したことを特徴とする平面表示装置。
- 請求項１７乃至１９のいずれか１項に記載の電極基板からなる第１電極基板と、前記画素電極と相対する対向電極が形成された第２電極基板と、これら両基板間に保持された表示層とを備えることを特徴とする平面表示装置。
- 前記表示層が有機ＥＬであることを特徴とする請求項２０又は２１記載の平面表示装置。
- 前記表示層が液晶層であることを特徴とする請求項２１記載の平面表示装置。
- 前記駆動回路を、外部駆動基板上に配置したことを特徴とする請求項２０乃至２３のいずれか１項に記載の平面表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116010A JP4761643B2 (ja) | 2001-04-13 | 2001-04-13 | シフトレジスタ、駆動回路、電極基板及び平面表示装置 |
| SG200202048A SG102043A1 (en) | 2001-04-13 | 2002-04-06 | Shift register for pulse-cut clock signal |
| US10/118,129 US6928135B2 (en) | 2001-04-13 | 2002-04-09 | Shift register for pulse-cut clock signal |
| TW091107303A TWI227451B (en) | 2001-04-13 | 2002-04-11 | Shift register and driving circuit, electrode substrate, display device having the shift register |
| KR10-2002-0019739A KR100426910B1 (ko) | 2001-04-13 | 2002-04-11 | 시프트 레지스터, 이 시프트 레지스터를 구비한 구동회로, 전극 기판, 표시 장치 |
| US11/003,759 US7382347B2 (en) | 2001-04-13 | 2004-12-06 | Shift register for pulse-cut clock signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001116010A JP4761643B2 (ja) | 2001-04-13 | 2001-04-13 | シフトレジスタ、駆動回路、電極基板及び平面表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002313093A JP2002313093A (ja) | 2002-10-25 |
| JP4761643B2 true JP4761643B2 (ja) | 2011-08-31 |
Family
ID=18966813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001116010A Expired - Fee Related JP4761643B2 (ja) | 2001-04-13 | 2001-04-13 | シフトレジスタ、駆動回路、電極基板及び平面表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6928135B2 (ja) |
| JP (1) | JP4761643B2 (ja) |
| KR (1) | KR100426910B1 (ja) |
| SG (1) | SG102043A1 (ja) |
| TW (1) | TWI227451B (ja) |
Families Citing this family (92)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4761643B2 (ja) * | 2001-04-13 | 2011-08-31 | 東芝モバイルディスプレイ株式会社 | シフトレジスタ、駆動回路、電極基板及び平面表示装置 |
| US7023410B2 (en) | 2002-04-08 | 2006-04-04 | Samsung Electronics Co., Ltd. | Liquid crystal display device |
| KR100902068B1 (ko) * | 2002-12-30 | 2009-06-09 | 삼성전자주식회사 | 게이트 구동회로 및 이를 갖는 액정표시장치 |
| JP4460822B2 (ja) | 2002-11-29 | 2010-05-12 | 東芝モバイルディスプレイ株式会社 | 双方向シフトレジスタ、これを用いた駆動回路、平面表示装置 |
| JP4339103B2 (ja) * | 2002-12-25 | 2009-10-07 | 株式会社半導体エネルギー研究所 | 半導体装置及び表示装置 |
| JP2004220021A (ja) * | 2002-12-27 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| KR100843383B1 (ko) * | 2002-12-31 | 2008-07-03 | 비오이 하이디스 테크놀로지 주식회사 | 집적 아모퍼스실리콘계 박막트랜지스터 드라이브열을 갖는액정표시장치 |
| JP4425547B2 (ja) * | 2003-01-17 | 2010-03-03 | 株式会社半導体エネルギー研究所 | パルス出力回路、シフトレジスタ、および電子機器 |
| TWI244060B (en) * | 2003-06-12 | 2005-11-21 | Ind Tech Res Inst | A scan driving circuit with single-type transistors |
| JP4686972B2 (ja) * | 2003-11-17 | 2011-05-25 | ソニー株式会社 | シフトレジスタ回路、基本回路および表示装置 |
| TWI263191B (en) * | 2003-11-18 | 2006-10-01 | Ind Tech Res Inst | Shift-register circuit |
| JP4645047B2 (ja) * | 2004-03-05 | 2011-03-09 | カシオ計算機株式会社 | シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置 |
| JP2005251348A (ja) * | 2004-03-08 | 2005-09-15 | Casio Comput Co Ltd | シフトレジスタ回路及びその駆動制御方法 |
| KR101032945B1 (ko) * | 2004-03-12 | 2011-05-09 | 삼성전자주식회사 | 시프트 레지스터 및 이를 포함하는 표시 장치 |
| US7289594B2 (en) * | 2004-03-31 | 2007-10-30 | Lg.Philips Lcd Co., Ltd. | Shift registrer and driving method thereof |
| KR101026807B1 (ko) * | 2004-06-09 | 2011-04-04 | 삼성전자주식회사 | 표시 장치용 구동 장치 및 표시판 |
| KR101019416B1 (ko) * | 2004-06-29 | 2011-03-07 | 엘지디스플레이 주식회사 | 쉬프트레지스터 및 이를 포함하는 평판표시장치 |
| JP4591664B2 (ja) * | 2004-07-07 | 2010-12-01 | ソニー株式会社 | 液晶表示装置 |
| GB0417132D0 (en) * | 2004-07-31 | 2004-09-01 | Koninkl Philips Electronics Nv | A shift register circuit |
| TWI247313B (en) * | 2004-08-05 | 2006-01-11 | Au Optronics Corp | Shift register and display panel utilizing the same |
| JP2006058770A (ja) * | 2004-08-23 | 2006-03-02 | Toshiba Matsushita Display Technology Co Ltd | 表示装置の駆動回路 |
| JP4650056B2 (ja) | 2005-03-30 | 2011-03-16 | エプソンイメージングデバイス株式会社 | 表示装置 |
| JP4993544B2 (ja) * | 2005-03-30 | 2012-08-08 | 三菱電機株式会社 | シフトレジスタ回路 |
| JP5190722B2 (ja) * | 2005-05-20 | 2013-04-24 | Ｎｌｔテクノロジー株式会社 | ブートストラップ回路並びにこれを用いたシフトレジスタ、走査回路及び表示装置 |
| US7286627B2 (en) * | 2005-07-22 | 2007-10-23 | Wintek Corporation | Shift register circuit with high stability |
| EP1911037B1 (en) * | 2005-07-26 | 2009-09-23 | Koninklijke Philips Electronics N.V. | A multiple input circuit |
| KR100714003B1 (ko) * | 2005-08-22 | 2007-05-04 | 삼성에스디아이 주식회사 | 쉬프트 레지스터 회로 |
| KR100658269B1 (ko) * | 2005-09-20 | 2006-12-14 | 삼성에스디아이 주식회사 | 주사 구동회로와 이를 이용한 유기 전계발광 장치 |
| US9153341B2 (en) | 2005-10-18 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Shift register, semiconductor device, display device, and electronic device |
| US7612770B2 (en) * | 2005-12-15 | 2009-11-03 | Tpo Displays Corp. | Systems for displaying images |
| US7432737B2 (en) | 2005-12-28 | 2008-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device, and electronic device |
| KR101424794B1 (ko) | 2006-01-07 | 2014-08-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치와, 이 반도체장치를 구비한 표시장치 및전자기기 |
| TWI329855B (en) * | 2006-01-27 | 2010-09-01 | Au Optronics Corp | Dynamic shift register circuit |
| US7804475B2 (en) * | 2006-02-09 | 2010-09-28 | Toppoly Optoelectronics Corp. | Systems for displaying images utilizing two clock signals |
| KR101197058B1 (ko) | 2006-02-20 | 2012-11-06 | 삼성디스플레이 주식회사 | 표시 장치의 구동 장치 |
| JP4912121B2 (ja) * | 2006-02-23 | 2012-04-11 | 三菱電機株式会社 | シフトレジスタ回路 |
| KR100719671B1 (ko) * | 2006-04-06 | 2007-05-18 | 삼성에스디아이 주식회사 | 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치 |
| KR100719670B1 (ko) * | 2006-04-06 | 2007-05-18 | 삼성에스디아이 주식회사 | 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치 |
| KR100776510B1 (ko) * | 2006-04-18 | 2007-11-16 | 삼성에스디아이 주식회사 | 주사구동회로 및 이를 이용한 유기발광표시장치 |
| TWI338879B (en) * | 2006-05-30 | 2011-03-11 | Au Optronics Corp | Shift register |
| TWI336064B (en) * | 2006-06-29 | 2011-01-11 | Au Optronics Corp | Stressless shift register |
| KR101243813B1 (ko) | 2006-06-30 | 2013-03-18 | 엘지디스플레이 주식회사 | 액정 표시장치의 쉬프트 레지스터와 그의 구동방법 |
| KR20080006037A (ko) * | 2006-07-11 | 2008-01-16 | 삼성전자주식회사 | 시프트 레지스터, 이를 포함하는 표시 장치, 시프트레지스터의 구동 방법 및 표시 장치의 구동 방법 |
| JP2008040332A (ja) * | 2006-08-09 | 2008-02-21 | Toshiba Matsushita Display Technology Co Ltd | 表示装置用走査線駆動回路 |
| KR100843199B1 (ko) * | 2006-08-10 | 2008-07-02 | 삼성전자주식회사 | 고속 아이.디.이. 인터페이스 장치 및 그 방법 |
| JP4932415B2 (ja) * | 2006-09-29 | 2012-05-16 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| TWI383348B (zh) * | 2006-12-05 | 2013-01-21 | Chunghwa Picture Tubes Ltd | 移位暫存器以及使用其之驅動電路與顯示裝置 |
| US8552948B2 (en) * | 2007-04-05 | 2013-10-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device comprising threshold control circuit |
| JP4968681B2 (ja) * | 2007-07-17 | 2012-07-04 | Ｎｌｔテクノロジー株式会社 | 半導体回路とそれを用いた表示装置並びにその駆動方法 |
| KR100893244B1 (ko) * | 2007-12-21 | 2009-04-17 | 엘지디스플레이 주식회사 | 액정표시장치의 구동 장치 및 그 구동 방법 |
| WO2009084269A1 (ja) * | 2007-12-28 | 2009-07-09 | Sharp Kabushiki Kaisha | 半導体装置及び表示装置 |
| TWI334144B (en) * | 2008-01-09 | 2010-12-01 | Au Optronics Corp | Shift register |
| CN101939791A (zh) * | 2008-02-19 | 2011-01-05 | 夏普株式会社 | 移位寄存器电路和显示装置以及移位寄存器电路的驱动方法 |
| WO2009104306A1 (ja) * | 2008-02-19 | 2009-08-27 | シャープ株式会社 | 表示装置および表示装置の駆動方法 |
| CN101952875A (zh) * | 2008-02-19 | 2011-01-19 | 夏普株式会社 | 显示装置、显示装置的驱动方法、以及扫描信号线驱动电路 |
| GB2459661A (en) * | 2008-04-29 | 2009-11-04 | Sharp Kk | A low power NMOS latch for an LCD scan pulse shift register |
| JP5527647B2 (ja) * | 2008-05-26 | 2014-06-18 | Ｎｌｔテクノロジー株式会社 | シフトレジスタ |
| TWI398852B (zh) * | 2008-06-06 | 2013-06-11 | Au Optronics Corp | 可降低時脈偶合效應之移位暫存器及移位暫存器單元 |
| JP4582216B2 (ja) * | 2008-07-12 | 2010-11-17 | ソニー株式会社 | 半導体デバイス、表示パネル及び電子機器 |
| JP5472781B2 (ja) | 2008-10-08 | 2014-04-16 | Ｎｌｔテクノロジー株式会社 | シフトレジスタ及び表示装置並びにシフトレジスタの駆動方法 |
| US8232947B2 (en) | 2008-11-14 | 2012-07-31 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US8330702B2 (en) * | 2009-02-12 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Pulse output circuit, display device, and electronic device |
| JP5719103B2 (ja) * | 2009-06-26 | 2015-05-13 | 株式会社ジャパンディスプレイ | 表示装置 |
| TWI642043B (zh) | 2009-09-10 | 2018-11-21 | 日商半導體能源研究所股份有限公司 | 半導體裝置和顯示裝置 |
| EP2478563B1 (en) * | 2009-09-16 | 2021-04-07 | Semiconductor Energy Laboratory Co, Ltd. | Method for manufacturing a samesemiconductor device |
| US8054935B2 (en) * | 2009-11-13 | 2011-11-08 | Au Optronics Corporation | Shift register with low power consumption |
| CN105553462B (zh) | 2010-03-02 | 2019-12-13 | 株式会社半导体能源研究所 | 脉冲信号输出电路和移位寄存器 |
| JP5429815B2 (ja) * | 2010-04-05 | 2014-02-26 | 株式会社ジャパンディスプレイ | シフトレジスタ回路 |
| TWI427587B (zh) * | 2010-05-11 | 2014-02-21 | Innolux Corp | 顯示器 |
| WO2012029871A1 (ja) * | 2010-09-02 | 2012-03-08 | シャープ株式会社 | 信号処理回路、ドライバ回路、表示装置 |
| TWI430580B (zh) | 2010-10-29 | 2014-03-11 | Chunghwa Picture Tubes Ltd | 切角信號產生電路 |
| CN102646387B (zh) * | 2011-05-19 | 2014-09-17 | 京东方科技集团股份有限公司 | 移位寄存器及行扫描驱动电路 |
| CN103295641B (zh) * | 2012-06-29 | 2016-02-10 | 上海天马微电子有限公司 | 移位寄存器及其驱动方法 |
| TWI600022B (zh) * | 2012-07-20 | 2017-09-21 | 半導體能源研究所股份有限公司 | 脈衝輸出電路、顯示裝置、及電子裝置 |
| KR101962432B1 (ko) * | 2012-09-20 | 2019-03-27 | 삼성디스플레이 주식회사 | 스테이지 회로 및 이를 이용한 유기전계발광 표시장치 |
| US9881688B2 (en) * | 2012-10-05 | 2018-01-30 | Sharp Kabushiki Kaisha | Shift register |
| TWI622053B (zh) * | 2013-07-10 | 2018-04-21 | 半導體能源研究所股份有限公司 | 半導體裝置 |
| CN103714780B (zh) * | 2013-12-24 | 2015-07-15 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
| CN103730089B (zh) | 2013-12-26 | 2015-11-25 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
| CN103714781B (zh) * | 2013-12-30 | 2016-03-30 | 京东方科技集团股份有限公司 | 栅极驱动电路、方法、阵列基板行驱动电路和显示装置 |
| CN104008779B (zh) * | 2014-05-27 | 2017-03-15 | 上海天马有机发光显示技术有限公司 | 移位寄存器及其驱动方法、移位寄存器组及其驱动方法 |
| CN104537979B (zh) * | 2015-01-28 | 2017-03-15 | 京东方科技集团股份有限公司 | 移位寄存器及其驱动方法、栅极驱动电路 |
| US10019923B2 (en) | 2015-02-03 | 2018-07-10 | Boe Technology Group Co., Ltd. | Shift register and driving method thereof, gate driving circuit, display apparatus |
| CN104537980B (zh) * | 2015-02-03 | 2017-03-29 | 京东方科技集团股份有限公司 | 一种移位寄存器及其驱动方法、栅极驱动电路、显示装置 |
| CN104575438B (zh) * | 2015-02-15 | 2017-05-03 | 合肥京东方光电科技有限公司 | 一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置 |
| CN104966489B (zh) * | 2015-06-30 | 2017-10-03 | 信利（惠州）智能显示有限公司 | 阵列基板行驱动电路 |
| TWI587280B (zh) * | 2016-10-18 | 2017-06-11 | 友達光電股份有限公司 | 信號控制方法與應用此方法的顯示面板 |
| JP2017033017A (ja) * | 2016-10-19 | 2017-02-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2018078573A (ja) * | 2017-11-20 | 2018-05-17 | 株式会社半導体エネルギー研究所 | フリップフロップ及びシフトレジスタ |
| CN110176217B (zh) | 2018-07-16 | 2020-06-23 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路及显示装置 |
| US20200211668A1 (en) * | 2018-12-28 | 2020-07-02 | Int Tech Co., Ltd. | Shift register and method thereof |
| JP7087132B2 (ja) * | 2021-02-05 | 2022-06-20 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US522082A (en) * | 1894-06-26 | Tellurian | ||
| JPS6133016A (ja) * | 1984-07-26 | 1986-02-15 | Sony Corp | 信号伝送回路 |
| JPH0348889A (ja) * | 1989-07-17 | 1991-03-01 | Fuji Electric Co Ltd | 表示パネル装置用走査回路 |
| US5222082A (en) * | 1991-02-28 | 1993-06-22 | Thomson Consumer Electronics, S.A. | Shift register useful as a select line scanner for liquid crystal display |
| JP3189990B2 (ja) * | 1991-09-27 | 2001-07-16 | キヤノン株式会社 | 電子回路装置 |
| DE4307177C2 (de) * | 1993-03-08 | 1996-02-08 | Lueder Ernst | Schaltungsanordnung als Teil eines Schieberegisters zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen |
| JP3326639B2 (ja) * | 1993-06-30 | 2002-09-24 | ソニー株式会社 | オーバーラップ除去機能付双方向走査回路 |
| US5410583A (en) * | 1993-10-28 | 1995-04-25 | Rca Thomson Licensing Corporation | Shift register useful as a select line scanner for a liquid crystal display |
| US5510805A (en) * | 1994-08-08 | 1996-04-23 | Prime View International Co. | Scanning circuit |
| US5648790A (en) * | 1994-11-29 | 1997-07-15 | Prime View International Co. | Display scanning circuit |
| US5701136A (en) * | 1995-03-06 | 1997-12-23 | Thomson Consumer Electronics S.A. | Liquid crystal display driver with threshold voltage drift compensation |
| US5517542A (en) * | 1995-03-06 | 1996-05-14 | Thomson Consumer Electronics, S.A. | Shift register with a transistor operating in a low duty cycle |
| JP2708006B2 (ja) * | 1995-03-31 | 1998-02-04 | 日本電気株式会社 | 薄膜集積回路 |
| US5949398A (en) * | 1996-04-12 | 1999-09-07 | Thomson Multimedia S.A. | Select line driver for a display matrix with toggling backplane |
| KR100235589B1 (ko) * | 1997-01-08 | 1999-12-15 | 구본준 | 박막트랜지스터 액정표시장치의 구동방법 |
| KR100242244B1 (ko) * | 1997-08-09 | 2000-02-01 | 구본준 | 스캐닝 회로 |
| GB2343068B (en) * | 1998-10-21 | 2000-12-13 | Lg Philips Lcd Co Ltd | Shift register |
| KR100281336B1 (ko) * | 1998-10-21 | 2001-03-02 | 구본준 | 쉬프트 레지스터 회로 |
| KR100438525B1 (ko) * | 1999-02-09 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
| KR100430099B1 (ko) * | 1999-03-02 | 2004-05-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
| JP3914756B2 (ja) * | 2000-12-19 | 2007-05-16 | 株式会社東芝 | 表示装置 |
| JP4761643B2 (ja) * | 2001-04-13 | 2011-08-31 | 東芝モバイルディスプレイ株式会社 | シフトレジスタ、駆動回路、電極基板及び平面表示装置 |
-
2001
- 2001-04-13 JP JP2001116010A patent/JP4761643B2/ja not_active Expired - Fee Related
-
2002
- 2002-04-06 SG SG200202048A patent/SG102043A1/en unknown
- 2002-04-09 US US10/118,129 patent/US6928135B2/en not_active Expired - Lifetime
- 2002-04-11 TW TW091107303A patent/TWI227451B/zh not_active IP Right Cessation
- 2002-04-11 KR KR10-2002-0019739A patent/KR100426910B1/ko not_active IP Right Cessation
-
2004
- 2004-12-06 US US11/003,759 patent/US7382347B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| TWI227451B (en) | 2005-02-01 |
| US6928135B2 (en) | 2005-08-09 |
| KR20020079585A (ko) | 2002-10-19 |
| KR100426910B1 (ko) | 2004-04-13 |
| SG102043A1 (en) | 2004-02-27 |
| JP2002313093A (ja) | 2002-10-25 |
| US20020150199A1 (en) | 2002-10-17 |
| US20050185752A1 (en) | 2005-08-25 |
| US7382347B2 (en) | 2008-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4761643B2 (ja) | シフトレジスタ、駆動回路、電極基板及び平面表示装置 | |
| US11361728B2 (en) | Gate driving circuit and display apparatus having the same | |
| KR100674543B1 (ko) | 표시 장치의 구동 회로 | |
| JP4854929B2 (ja) | シフトレジスタ及びこれを有する表示装置 | |
| US7365727B2 (en) | Two-way shift register and image display device using the same | |
| US8031827B2 (en) | Shift register | |
| US7098882B2 (en) | Bidirectional shift register shifting pulse in both forward and backward directions | |
| KR20020086298A (ko) | 펄스 출력 회로, 시프트 레지스터 및 디스플레이 장치 | |
| US7986761B2 (en) | Shift register and liquid crystal display device using same | |
| US7382348B2 (en) | Shift register | |
| JP2006106394A (ja) | 液晶駆動回路および液晶表示装置 | |
| JP4413795B2 (ja) | シフトレジスタ及びこれを用いた平面表示装置 | |
| JP2007286266A (ja) | 表示駆動装置、平面表示装置及び表示駆動方法 | |
| JP2007242129A (ja) | シフトレジスタ回路およびそれを備える画像表示装置 | |
| JP4130332B2 (ja) | ブートストラップ回路を用いた平面表示装置 | |
| KR101073263B1 (ko) | 쉬프트 레지스터 및 그 구동 방법 | |
| TW201301253A (zh) | 閘極驅動電路與具有其之顯示裝置（二） |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070419 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100721 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110607 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4761643 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140617 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |