JP4582216B2 - 半導体デバイス、表示パネル及び電子機器 - Google Patents

半導体デバイス、表示パネル及び電子機器 Download PDF

Info

Publication number
JP4582216B2
JP4582216B2 JP2008182115A JP2008182115A JP4582216B2 JP 4582216 B2 JP4582216 B2 JP 4582216B2 JP 2008182115 A JP2008182115 A JP 2008182115A JP 2008182115 A JP2008182115 A JP 2008182115A JP 4582216 B2 JP4582216 B2 JP 4582216B2
Authority
JP
Japan
Prior art keywords
potential
thin film
node
film transistor
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008182115A
Other languages
English (en)
Other versions
JP2010021899A (ja
Inventor
誠一郎 甚田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008182115A priority Critical patent/JP4582216B2/ja
Priority to TW098119392A priority patent/TW201003599A/zh
Priority to US12/457,570 priority patent/US7800576B2/en
Priority to KR1020090060151A priority patent/KR20100007727A/ko
Priority to CN200910151725XA priority patent/CN101625833B/zh
Publication of JP2010021899A publication Critical patent/JP2010021899A/ja
Application granted granted Critical
Publication of JP4582216B2 publication Critical patent/JP4582216B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Description

この明細書で説明する発明は、絶縁基板上に単一チャネルの薄膜トランジスタを用いて形成される汎用型のバッファ回路を搭載する半導体デバイスに関する。なお、発明に係るバッファ回路は、特定の用途に限定されるものではなく、様々な用途、デバイス、製品に使用できる。因みに、この明細書で説明する発明は、半導体デバイス、表示パネル及び電子機器としての側面を有する。
低温ポリシリコン（ＬＴＰＳ：Low-temperature
poly-silicon）プロセスでは、ＮＭＯＳ型の薄膜トランジスタ（ＴＦＴ：thin film
transistor）とＰＭＯＳ型の薄膜トランジスタの両方を用いて回路を形成することができる。従って、低温ポリシリコンプロセスでは、これら２種類の薄膜トランジスタを用いて回路（いわゆる、ＣＭＯＳ回路）を製造するのが一般的である。
その反面、ＣＭＯＳ回路の場合、２種類の薄膜トランジスタを用いる。このため、どうしても工程数が増加してしまう。この工程数の増加は、生産効率を低下させ、製造コストを上昇させる一因となる。
従って、ポリシリコンプロセスを利用する場合でも、可能であれば、単一チャネルの薄膜トランジスタ（ＮＭＯＳ又はＰＭＯＳ）だけでＣＭＯＳ回路と同機能の回路を実現できることが望まれる。
しかも、この種の単一チャネル回路は、アモルファスシリコンや有機半導体で回路を形成する場合にも応用することができる。
例えばアモルファスシリコンではＮＭＯＳ型の薄膜トランジスタでしか回路を製造できないし、有機ＴＦＴではＰＭＯＳ型の薄膜トランジスタでしか回路を製造できない。
このような背景により、単一チャネルの薄膜トランジスタ（ＮＭＯＳ又はＰＭＯＳ）だけでＣＭＯＳ回路と同機能の動作を実行可能な回路の実現が望まれている。

この明細書では、特にバッファ回路に注目する。なお、言うまでもなくバッファ回路は、実に様々な回路内に搭載される汎用的な回路である。従って、バッファ回路は、基本的に、特定の用途に限定される回路ではない。ただし、以下の説明では便宜的に、表示パネルを駆動する駆動回路への応用を前提に説明する。
以下では、アクティブマトリクス駆動型の有機ＥＬパネルの駆動回路に適用するバッファ回路の従来回路例について説明する。
図１に、有機ＥＬパネルのシステム構成例を示す。図１に示す有機ＥＬパネル１には、パネル基板上に画素アレイ部３と、信号線駆動部５と、第１の制御線駆動部７と、第２の制御線駆動部９とが配置されている。
画素アレイ部３には、サブ画素１１が表示解像度に応じてマトリクス状に配置されている。図２及び図３に、サブ画素１１の等価回路例を示す。なお、各図に示すサブ画素１１は、いずれも薄膜トランジスタがＮＭＯＳのみで構成される場合の回路例である。
図中、Ｎ１はサンプリングトランジスタ、Ｎ２は駆動トランジスタ、Ｎ３は点灯制御トランジスタ、Ｃｓは保持容量である。また、ＷＳＬは書込制御線、ＬＳＬは点灯制御線、ＰＳＬは電流供給線に対応する。
因みに図２は、有機ＥＬ素子ＯＬＥＤの点灯動作と消灯動作を、点灯制御トランジスタＮ３のオン・オフ制御によって実現する駆動方式を採用する場合の回路構成に対応する。
一方、図３は、有機ＥＬ素子ＯＬＥＤの点灯動作と消灯動作を、点灯制御線ＬＳＬの電位変化によって実現する駆動方式を採用する場合の回路構成に対応する。なお、図３の場合、点灯制御線ＬＳＬは電流供給線としても機能する。
図４に、図２及び図３に示すサブ画素１１に信号電位Ｖsig （Ｄａｔａ）を書き込む際のタイミングチャートを示す。因みに、図４（Ａ）は信号線ＤＴＬの駆動波形である。信号線ＤＴＬには、画素階調Ｄａｔａに対応する信号電位Ｖsig が与えられる。ここでの信号電位Ｖsig の大きさによって、駆動トランジスタＮ２が供給する駆動電流の大きさが決まる。有機ＥＬ素子ＯＬＥＤは電流駆動素子であり、ここでの駆動電流が大きいほど輝度が高くなる。
図４（Ｂ）は書込制御線ＷＳＬの駆動波形である。Ｈレベルの期間にサンプリングトランジスタＮ１がオン制御され、信号線ＤＴＬの電位が駆動トランジスタＮ２のゲート電極に書き込まれる。
図４（Ｃ）は点灯制御線ＬＳＬの駆動波形である。点灯制御線ＬＳＬは、ＨレベルとＬレベルの２値で駆動される。この電位の切り替えにより、有機ＥＬ素子ＯＬＥＤの点灯と消灯が切り替え制御される。
なお、図２に示すサブ画素１１と図３に示すサブ画素１１では、点灯制御線ＬＳＬの制御振幅が異なっている。図２の場合、点灯制御線ＬＳＬは点灯制御トランジスタＮ３を駆動できれば良いが、図３の場合、点灯制御線ＬＳＬは駆動トランジスタＮ２と有機ＥＬ素子ＯＬＥＤの動作電圧を供給する必要があるためである。
図４に示すように、信号電位Ｖsig の書き込みが終了した後は、点灯制御線ＬＳＬがＨレベルのとき有機ＥＬ素子ＯＬＥＤは点灯し、点灯制御線ＬＳＬがＬレベルのとき有機ＥＬ素子ＯＬＥＤは消灯する。
なお、１フィールド期間に占める点灯期間の比率（Ｄｕｔｙ）を可変制御することにより、ピーク輝度レベルを制御することができる。
この他、点灯制御線ＬＳＬ（図４（Ｃ））は、動画特性の調整にも用いられる。動画特性の調整には、１フィールド期間内の点灯回数や点灯期間のタイミングを調整することが求められる。
従って、第２の制御線駆動部９には、複数種類のパルスを出力できることが求められる。
しかも、アクティブマトリクス駆動方式で一般的な線順次書込方式に適用する場合には、これらのパルス波形を線順次に転送できなければならない。
すなわち、この種の制御線駆動部には、制御パルスのパルス長を自在に設定できる機能と、線順次に次段に転送できる機能の２つを搭載することが求められる。
さて、図２及び図３に示すサブ画素１１では、前述した信号電位Ｖsig の書き込み動作時に、駆動トランジスタＮ２の閾値補正動作と移動度補正動作を伴う場合がある。図５に、図２に対応するサブ画素１１のタイミングチャートを示す。因みに、図２のサブ画素１１に補正機能がある場合、電流供給線ＰＳＬは図５（Ｃ）に示すように駆動される。また図６に、図３に対応するサブ画素１１のタイミングチャートを示す。なお、図２に示すサブ画素１１と図３に示すサブ画素１１の違いは、初期化動作と発光期間制御を切り離すか否かである。
発光期間制御では、ピーク輝度を調節するために発光期間と消灯期間の比率（Ｄｕｔｙ）を可変する動作が求められる。また、発光期間制御では、動画表示特性を調整するために、１フィールド期間内における発光期間と消灯期間の切り替え回数を変更する動作が求められる。これらの用途のため、第２の制御線駆動部９の回路構成は一般に複雑になる。
従って、閾値補正期間の準備タイミングを与える初期化パルスの供給線（ＰＳＬ）と点灯期間制御パルスの供給線（ＬＳＬ）を別に用意する図２の回路構成は、制御インターフェースの単純化に有利である。ただし、図２の回路構成では、制御線として書込制御線ＷＳＬ、点灯制御線ＬＳＬ、電流供給線ＰＳＬの３本が必要になる。
以下では、閾値補正動作と、移動度補正動作と、発光期間制御を含むサブ画素１１の制御動作を、図３に示す画素回路の場合について説明する。従って、図６を参照しながら説明する。
なお、図２に示す画素回路について使用する制御動作は、前述したように、初期化動作と発光期間制御を分離する以外は共通であるので説明を省略する。
図６（Ａ）は書込制御線ＷＳＬの駆動波形である。例えばＨレベルの期間にサンプリングトランジスタＮ１がオン制御され、信号線ＤＴＬの電位が駆動トランジスタＮ２のゲート電極に書き込まれる。
なお、図中の１回目のＨレベル期間は、駆動トランジスタＮ２の閾値電位Ｖthのバラツキ補正に用いられる。
一方、図中の２回目のＨレベル期間は、画素階調に対応する信号電位Ｖsig の書き込みに用いられると共に、駆動トランジスタＮ２の移動度μのバラツキ補正に用いられる。
因みに、２回目のＨレベル期間の立ち下げ時の波形が斜めになっているのは、高輝度（高信号電位）から低輝度（低信号電位）まですべての階調において最適な移動度補正期間を設定するためである。
移動度補正とは移動度μの高い駆動トランジスタＮ２と移動度μの小さい駆動トランジスタＮ２との移動度差を補正するための動作であり、その補正時間をこの書込制御線ＷＳＬのＨレベルの長さで決めている。そして、この補正期間は原理上、低輝度（低信号電位）ほど長い期間が必要になる。
図６（Ｂ）は信号線ＤＴＬの駆動波形である。信号線ＤＴＬには、２種類の電位が印加される。オフセット電位Ｖofs は、駆動トランジスタＮ２の閾値補正用である。信号電位Ｖsig は、画素階調を与える電位である。ここでの信号電位Ｖsig の大きさによって、駆動トランジスタＮ２が供給する駆動電流の大きさが決まる。有機ＥＬ素子ＯＬＥＤは電流駆動素子であり、ここでの駆動電流が大きいほど輝度が高くなる。
図６（Ｃ）は点灯制御線ＬＳＬの駆動波形である。点灯制御線ＬＳＬは、ＨレベルとＬレベルの２値で駆動される。図中の１回目のＬレベル期間は、初期化期間を与えるのに用いられる。図中の２回目のＬレベル期間は、発光開始後の消灯期間を与えるのに用いられる。
ここでの初期化動作は、駆動トランジスタＮ２のゲート・ソース間電圧Ｖgsを閾値電圧Ｖthよりも広げるための動作である。この動作は、閾値補正の実行前に不可欠な動作である。以下では、補正準備動作という。
この補正準備動作の後、駆動トランジスタＮ２のゲート電極にオフセット電位Ｖofs
が印加されると共に、点灯制御線ＬＳＬの電位がＨレベルに切り替え制御される。この電位関係での動作が閾値補正動作である。閾値補正動作が開始すると、駆動トランジスタＮ２のソース電位Ｖｓは徐々に上昇する。やがて、駆動トランジスタＮ２のゲート・ソース間電圧Ｖｇｓが閾値電圧Ｖthに達した時点で、ソース電位Ｖｓの上昇は停止する。
なお、信号電位Ｖsig の書き込みが終了すると、次回の書き込み期間まで発光期間が開始される。発光期間においては、点灯制御線ＬＳＬがＨレベルのとき、有機ＥＬ素子ＯＬＥＤが点灯し、Ｌレベルのとき有機ＥＬ素子ＯＬＥＤが消灯する。１フィールド期間内における点灯期間長の比率を可変制御することにより、ピーク輝度レベルを制御することができる。
図６（Ｄ）は駆動トランジスタＮ２のゲート電極に現れる電位Ｖｇを示している。図６（Ｅ）は駆動トランジスタＮ２のソース電極（有機ＥＬ素子ＯＬＥＤの陽極）に現れる電位Ｖｓを示している。
前述したように、書込制御信号（図６（Ａ））や点灯制御信号（図６（Ｃ））のパルス長は、駆動動作の目的に応じて長さが異なる必要がある。
例えば前者の場合であれば、閾値補正動作と信号書込兼移動度補正動作ではパルス長が異なる必要がある。また例えば後者の場合であれば、補正準備動作の期間と発光期間中の点灯／消灯制御の場合とではパルス長が異なる必要がある。
従って、第１の制御線駆動部７と第２の制御線駆動部９のそれぞれには、複数種類のパルス長を出力できることが求められる。しかも、アクティブマトリクス駆動方式で一般的な線順次書込方式の場合には、これらのパルス波形を線順次に転送できなければならない。すなわち、この種の制御線駆動部には、制御パルスのパルス長を自在に設定できる機能と、線順次に次段に転送できる機能との２つを搭載することが求められる。
図７〜図１４に、前述した駆動条件を満たす制御線駆動回路の回路例と駆動動作例を示す。なお、制御線駆動回路は、シフトレジスタで構成される。
図７に示すシフトレジスタは、２Ｎ個のシフト段ＳＲ（１）〜ＳＲ（２Ｎ）の縦列接続で構成される。各シフト段は、それぞれ前後段に位置する他のシフト段の出力パルスを駆動パルスとして使用し、自段に入力されるクロック信号を出力パルスとして取り出すように動作する。
図８に、シフトレジスタの駆動パルス波形を示す。なお図８は、シフトレジスタがＮＭＯＳ型の薄膜トランジスタでのみ構成される場合のパルス波形である。
図８（Ａ）は、１段目のシフト段を駆動するためのスタートパルスｓｔであり、図８（Ｂ）は、２Ｎ段目のシフト段を駆動するためのエンドパルスｅｎｄである。図８（Ｃ）は、偶数段目に位置するシフト段用のクロック信号ｃｋ１である。
図８（Ｄ）は、奇数段目に位置するシフト段用のクロック信号ｃｋ２である。図８（Ｅ）は、１段目のシフト段ＳＲ（１）の出力パルスｏ１である。図８（Ｆ）は、ｋ−１段目のシフト段ＳＲ（ｋ−１）の出力パルスｏ（ｋ−１）である。以下、図８（Ｇ）〜図８（Ｉ）は、図中に示す符号段目の出力パルスｏである。
図９は、ｋ段目に位置するシフト段ＳＲの内部回路例である。図に示すように、シフト段ＳＲを構成する薄膜トランジスタは全てＮＭＯＳ型である。このシフト段ＳＲの出力段は、電源電位ＶＳＳとクロック入力端の間に直列接続されたＮＭＯＳ型の薄膜トランジスタＮ１１及びＮ１２で構成される。なお、薄膜トランジスタＮ１１とＮ１２の接続中点が出力端に接続される。また、薄膜トランジスタＮ１１のゲート電極と電源電位ＶＳＳとの間には補間容量Ｃｂ１が接続される。一方、薄膜トランジスタＮ１２のゲート電極とクロック入力端との間には補間容量Ｃｂ２が接続される。この補間容量Ｃｂ２が、ブートストラップ動作を補間する容量である。
図１０に、シフト段ＳＲに関連する入出力パルスとノードＡ点及びＢ点の電位関係を示す。なお、図１０（Ａ）はクロック信号ｃｋの波形である。図１０（Ｂ）は第１の駆動パルスｉｎ１（ｋ）（前段に位置するシフト段の出力パルスｏｕｔ（ｋ−１））の波形である。図１０（Ｃ）は第２の駆動パルスｉｎ１（ｋ）（後段に位置するシフト段の出力パルスｏｕｔ（ｋ＋１））の波形である。図１０（Ｄ）はノードＢの電位（薄膜トランジスタＮ１１の制御配線電位）の波形である。図１０（Ｅ）はノードＡの電位（薄膜トランジスタＮ１２の制御配線電位）の波形である。図１０（Ｆ）は出力端に現れる出力パルスｏｕｔの波形である。
図１０に示すように、ノードＡとノードＢの電位は、第１の駆動パルスｉｎ１（ｋ）がＨレベルに立ち上がるタイミングと第２の駆動パルスｉｎ２（ｋ）がＨレベルに立ち上がるタイミングのそれぞれにおいて相補的に切り換えられる。
この相補動作を実現するのが、薄膜トランジスタＮ１３〜Ｎ１６である。
例えば第１の駆動パルスｉｎ１（ｋ）がＨレベルで第２の駆動パルスｉｎ２（ｋ）がＬレベルのとき、薄膜トランジスタＮ１３とＮ１４がオン動作し、薄膜トランジスタＮ１５とＮ１６はオフ動作する。また例えば、第１の駆動パルスｉｎ１（ｋ）がＬレベルで第２の駆動パルスｉｎ２（ｋ）がＨレベルのとき、薄膜トランジスタＮ１５とＮ１６がオン動作し、薄膜トランジスタＮ１３とＮ１４はオフ動作する。
ところで、ノードＡのＨレベルの間、補間容量Ｃｂ２は充電動作される。このため、ノードＡがＨレベルの期間に、クロック信号ｃｋがＨレベルに切り替わったタイミングで、出力パルスｏｕｔ（ｋ）にＨレベルが現れ、ノードＡの電位は補間容量Ｃｂ２の充電電圧分だけ持ち上がるように変化する。このとき、薄膜トランジスタＮ１２のゲート・ソース間電圧Ｖｇｓは、ブートストラップ動作により閾値電圧Ｖth以上に確保されるので、出力パルスｏｕｔ（ｋ）の電位波形は、クロック信号ｃｋと全く同じ電位波形になる。
すなわち、図７に示すシフトレジスタは、１段目のシフト段から順番にクロック信号ｃｋを抜き出して出力端に出力するように動作する。従って、このシフトレジスタの場合には、出力パルスｏｕｔのパルス幅の可変範囲は、クロック信号ｃｋのパルス幅を可変可能な１Ｈ期間（１水平走査期間）の範囲に限られる。
なお、１Ｈ期間内であれば、このシフトレジスタは、複数発のパルス信号を転送することもできる。
図１１に、クロック信号ｃｋが２つのパルス信号で構成される場合の転送動作例を示す。なお、図１１（Ａ）〜（Ｉ）に示す波形は、いずれも図８（Ａ）〜（Ｉ）の波形に対応する。
また、図１２に、この場合に対応するシフト段ＳＲの動作波形を示す。図１２（Ａ）〜（Ｆ）の波形は、いずれも図１０（Ａ）〜（Ｆ）の波形に対応する。図１２（Ｅ）に示すように、ブートストラップ動作も、２つのパルス信号について実行される。
また、図７に示すシフトレジスタは、クロック信号ｃｋの立ち上がり速度と立ち下がり速度の調整により、出力パルスｏｕｔに同じ波形変化を再現することができる。
図１３に、クロック信号ｃｋに、台形形状のクロック信号ｃｋが入力される場合の転送動作例を示す。なお、図１３（Ａ）〜（Ｉ）に示す波形は、いずれも図８（Ａ）〜（Ｉ）の波形に対応する。
また、図１４に、この場合に対応するシフト段ＳＲの動作波形を示す。図１４（Ａ）〜（Ｆ）の波形は、いずれも図１０（Ａ）〜（Ｆ）の波形に対応する。図１４（Ｅ）に示すように、ブートストラップ動作も、パルス信号ｃｋと全く同じ台形波形になり、その波形が出力パルスｏｕｔとして取り出される。
特開２００５−１４９６２４号公報
ところで、図７（図９）で説明したシフトレジスタの出力段を構成する薄膜トランジスタＮ１１及びＮ１２は相補的に動作する。従って出力段に貫通電流が流れることはなく、その消費電力も小さく済む。
しかし、図７（図９）で説明したシフトレジスタは、前述したように、外部から入力されるクロック信号ｃｋがそのまま出力クロック（転送クロック）として出力される。従って、図１５に示すように、第１の制御線駆動部７（シフトレジスタ）にクロック信号を供給するバッファ回路２１には、出力パルスの供給先である全画素を駆動できるだけの駆動能力が求められることになる。
一方、第１の制御線駆動部７にスタートパルスｓｔやエンドパルスｅｎｄを供給するバッファ回路２３の場合は、シフトレジスタ内のシフト段ＳＲだけを駆動できれば良い。
このため、バッファ回路２１の回路サイズは、バッファ回路２３の回路サイズよりも大きくならざるを得ない。
結果的に、図７（図９）に示すシフトレジスタ（第１の制御線駆動部７）の内部で消費される電力こそ低下できるものの、その前段に位置するバッファ回路２１で消費される電力が大きくなる欠点がある。
しかも、クロック信号ｃｋは、前述の通り、水平ライン上に位置する全ての画素を駆動する必要がある。従って、水平ライン上に並ぶ画素数が多いほど又は各画素の負荷が大きいほど、バッファ回路２１の画素サイズが大型化し、消費電力も大きくなる問題がある。
前述したように、現在提案されている制御線駆動部（半導体デバイス）には、未だ解決すべき技術上の問題が残存する。そこで、発明者は、駆動すべき負荷が大きい場合にも、前段回路に求められる駆動能力が小さく済む回路構成の採用が可能なバッファ回路を提案する。
発明者は、絶縁基板上に単一チャネルの薄膜トランジスタで形成される半導体デバイスのバッファ回路として、以下の（ａ）〜（ｇ）に示す構造を有するものを提案する。
（ａ）第１及び第２の薄膜トランジスタが直列に接続された回路構成を有し、第１及び第２の薄膜トランジスタの接続中点を出力端とする第１の出力段と、
（ｂ）セットパルスで制御される第３の薄膜トランジスタと、リセットパルスで制御される第４の薄膜トランジスタが直列に接続された回路構成を有し、第３及び第４の薄膜トランジスタの接続中点に現れる電位を通じ、第１の薄膜トランジスタの制御電極に接続される第１の制御配線の電位状態を、セットパルスの印加開始タイミングからリセットパルスの印加開始タイミングまでの期間とそれ以外の期間とで切り替え制御する第１の入力段と、
（ｃ）セットパルスで制御される第６の薄膜トランジスタと、リセットパルスで制御される第５の薄膜トランジスタが直列に接続された回路構成を有し、第５及び第６の薄膜トランジスタの接続中点に現れる電位を通じ、第２の薄膜トランジスタの制御電極に接続される第２の制御配線の電位状態を、第１の制御配線の電位変化とは逆位相の関係になるように切り替え制御する第２の入力段と、
（ｄ）一方の主電極が第１の制御配線に接続され、他方の主電極が第２、第４及び第６の薄膜トランジスタに共通の電源に接続され、制御電極が第２の制御配線に接続される第７の薄膜トランジスタと、
（ｅ）一方の主電極が第２の制御配線に接続され、他方の主電極が第２、第４及び第６の薄膜トランジスタに共通の電源に接続され、制御電極が第１の制御配線に接続される第８の薄膜トランジスタと、
（ｆ）第１の制御配線に制御電極が接続される第９の薄膜トランジスタと、第２の制御配線に制御電極が接続される第１０の薄膜トランジスタが直列に接続された回路構成を有し、第９及び第１０の薄膜トランジスタの接続中点に現れる電位を第３の制御配線に与える第２の出力段と、
（ｇ）一方の主電極が第１の制御配線に接続され、制御電極が第３の制御配線に接続される回路構成を有し、出力端に出力パルスが現われている期間、セットパルスと同じ論理レベルの電位を第１の制御配線に印加する第１１の薄膜トランジスタと
なお、前述した構造を有するバッファ回路は、出力端に現れる出力パルスの振幅に対し、セットパルス及びリセットパルスの振幅が小さいことが望ましい。入力パルスの振幅が小さければ、その分、前段回路の消費電力を小さくすることができる。
因みに、セットパルス及びリセットパルスは、それぞれ対応するシフトレジスタ回路から供給されることが望ましい。セットパルス用のシフトレジスタ回路とリセットパルス用のシフトレジスタを用いることで、多数の負荷を順番に高速駆動することが要求される用途に用いることができる。
例えば、前述した構造を有するバッファ回路の出力パルスは、表示パネルにおけるサンプリングタイミングの制御に使用されることが望ましい。
また例えば、前述した構造を有するバッファ回路の出力パルスは、表示パネルにおける電流供給線の制御に使用されることが望ましい。
また例えば、前述した構造を有するバッファ回路の出力パルスは、自発光型の表示パネルの点灯制御に使用され、セットパルス印加開始タイミングからリセットパルスの印加開始タイミングまでの期間が、１フィールド期間内に配置される各発光期間長を与えることが望ましい。
また、前述した構造を有するバッファ回路では、第１の薄膜トランジスタの一方の主電極に、セットパルスの印加開始タイミングからリセットパルスの印加開始タイミングまでの期間に複数の出力パルスを発生させるパルス信号が入力されることが望ましい。この構造の採用により、複雑なパルス制御が可能になる。
なお、前述した構造を有するバッファ回路の場合、第９の薄膜トランジスタがダイオード接続であることが望ましい。この場合、第９の薄膜トランジスタの一方の主電極を接続する電源線が不要となり、その分、バッファ回路のレイアウト面積を小さくできる。
また、前述した構造を有するバッファ回路を搭載する半導体デバイスは、画素アレイ部を構成する駆動回路の少なくとも一部に搭載することが望ましい。
また、この表示パネルは電子機器に搭載することが望ましい。電子機器は、画素アレイ部と、システム全体の動作を制御するシステム制御部と、システム制御部に対する操作入力を受け付ける操作入力部とで構成する。
前述した構造を有するバッファ回路の場合、第１及び第２の入力段の各出力電位が、出力段を構成する第１及び第２の薄膜トランジスタの制御配線に印加される。ここで、セットパルス及びリセットパルスの駆動対象は、第１及び第２の入力段を構成する各薄膜トランジスタである。従って、セットパルス及びリセットパルスの供給源に求められる駆動能力は小さく済む。
また、第１及び第２の入力段を配置することにより、セットパルスとリセットパルスの有意レベルが印加されない期間でも、出力段を構成する第１及び第２の薄膜トランジスタの制御配線の電位状態を保持し続けることができる。これにより、出力段に電流負荷が接続される場合でも、出力パルスの電位を保持し続けることができる。
また、第７及び第８の薄膜トランジスタの両方を用意することにより、２つの制御配線のうち一方の制御線の電位によって他方の制御線の電位を理想的なオフ電位に固定することができる。この結果、出力段における貫通電流を確実に抑制することができる。また、制御配線の電位が固定されることで、外部からの飛び込み信号に対する耐性を高めることができる。すなわち、動作の信頼性を高めることができる。
また、前述した構造を有するバッファ回路では、第１の出力段と並列に第２の出力段を配置し、第１の出力端に現れる出力パルスと同位相の出力パルスで第１１の薄膜トランジスタの動作を制御する。第１１の薄膜トランジスタの一方の主電極は第１の制御配線に接続されている。このため、出力端に出力パルスが表れている期間中、第１の制御配線の電位を理想的なオン電位に固定することができる。この結果、外部からの飛び込み信号に対する耐性を高めることができる。すなわち、動作の信頼性を高めることができる。
以下、明細書において提案する発明を、アクティブマトリクス駆動型の表示パネルにおける駆動回路に適用する場合について説明する。
なお、本明細書で特に図示又は記載されない部分には、当該技術分野の周知又は公知技術を適用する。
また以下に説明する形態例は、発明の一つの形態例であって、これらに限定されるものではない。
（Ａ）表示パネルのシステム構成
以下の形態例は、有機ＥＬパネルについて説明する。図１６に、形態例に係る有機ＥＬパネルのシステム構成例を示す。なお、図１６には、図１との対応部分に同一符号を付して示す。
形態例に係る有機ＥＬパネル３１は、パネル基板上に画素アレイ部３と、信号線駆動部５と、第１の制御線駆動部３３と、第２の制御線駆動部３５とによって構成される。
すなわち、形態例に係るバッファ回路は、垂直方向に駆動パルスを転送する第１及び第２の制御線駆動部３３及び３５に搭載する。
この形態例において提案する制御線駆動部は、図１７に示すように、クロック信号に基づいてパルス信号を転送するシフトレジスタと、そのパルス信号に基づいて制御線を駆動するバッファ回路との２段構造を想定する。
後述するように、形態例に係るバッファ回路は、シフトレジスタの出力をセットパルスとリセットパルスとして使用する。すなわち、シフトレジスタの出力パルスは、制御線に接続する全てのサブ画素１１ではなく、バッファ回路だけを駆動する能力を備えていれば良い。
このため、シフトレジスタの前段に配置するクロック信号用のバッファ回路２１は、スタートパルスｓｔやエンドパルスｅｎｄ用のバッファ回路２３と同程度の駆動能力で良い。
なお、この形態例において、セットパルスは、バッファ回路の出力パルスの電位をセット電位に切り換えるタイミングを与える信号をいう。
また、リセットパルスは、バッファ回路の出力パルスの電位をリセット電位に切り換えるタイミングを与える信号をいう。
（Ｂ）制御線駆動部の構成（ＮＭＯＳ型）
図１８に、ＮＭＯＳ型の薄膜トランジスタのみで形成される制御線駆動部の構成例を示す。
図１８に示す制御線駆動部は、セットパルス転送用のシフトレジスタ４１と、リセットパルス転送用のシフトレジスタ４３と、各シフト段から出力されるセットパルスとリセットパルスに基づいて相補動作するバッファ回路４５とで構成される。
なお、バッファ回路４５は、セットパルスの入力によりＨレベル（セット電位）を出力し、リセットパルスの入力によりＬレベル（リセット電位）を出力する。
図１９に、この制御線駆動部の駆動パルス波形を示す。なお、図１９（Ａ）〜（Ｃ）は、セット信号転送用のシフトレジスタ４１の出力パルスscan1 を示す。また、図１９（Ｄ）〜（Ｆ）は、リセット信号転送用のシフトレジスタ４３の出力パルスscan2 を示す。また、図１９（Ｇ）〜（Ｉ）は、バッファ回路４５の出力パルスout を示す。
図１９（Ｇ）〜（Ｉ）に示すように、バッファ回路４５の出力パルスout
のパルス幅は、バッファ回路４５に入力されるセットパルスとリセットパルスの入力タイミングの時間差に一致する。従って、セットパルスとリセットパルスの転送間隔を制御することにより、バッファ回路４５の出力パルスout のパルス幅を自由に設定することが可能になる。
以下では、バッファ回路４５の形態例を説明する。
（Ｂ−１）形態例１
（ａ）回路構成
図２０にバッファ回路４５の１つ目の形態例を示し、図２１に対応する駆動波形を示す。
図２０に示すバッファ回路４５は、出力段５１と、第１の入力段５３と、第２の入力段５５で構成される。
出力段５１は、高位電源ＶＤＤ１と低位電源ＶＳＳの間に、ＮＭＯＳ型の薄膜トランジスタＮ３１及びＮ３２を直列に接続した回路構成を有している。このうち、薄膜トランジスタＮ３１は高位電源ＶＤＤ１側に接続され、薄膜トランジスタＮ３２は低位電源ＶＳＳ側に接続される。なお、薄膜トランジスタＮ３１とＮ３２の接続中点がバッファ回路４５の出力端ＯＵＴになる。
この形態例の場合、薄膜トランジスタＮ３１のゲート電極と出力端の間には、ブートストラップ補完容量Ｃｂ３１を接続する。もっとも、薄膜トランジスタＮ３１のゲート容量が十分大きい場合、ブートストラップ補完容量Ｃｂ３１は配置しなくても良い。
また、出力段５１には、薄膜トランジスタＮ３１のブートストラップ時のゲート電位Ｖｇと第１の入力段５３の出力電位との電位差を吸収するための薄膜トランジスタＮ５１が配置される。ここで、ＮＭＯＳ型の薄膜トランジスタＮ５１の主電極の一方は、薄膜トランジスタＮ３１のゲート電極配線（制御配線であるノードＡ）に接続され、他方は制御配線であるノードＢに接続される。また、薄膜トランジスタＮ５１のゲート電極は、高位電源ＶＤＤ１に接続される。
なお、ノードＢには、電位保持用の容量（以下、「保持容量」という。）Ｃｓ１が接続される。同様に、薄膜トランジスタＮ３２のゲート電極配線（制御配線であるノードＣ）には、保持容量Ｃｓ２が接続される。これらは、ノードＢ及びＣの配線容量が小さい場合に、その補完用に接続される。これらの補完容量を配置することにより、薄膜トランジスタのオフリークや配線間容量を介した飛び込み等の誤動作の要因となるノード電位の変動を小さくすることができる。
第１の入力段５３と第２の入力段５５は、基本的に出力段５１と同じ回路構成である。
まず、第１の入力段５３の回路構成を説明する。第１の入力段５３は、高位電源ＶＤＤ１と低位電源ＶＳＳの間に、ＮＭＯＳ型の薄膜トランジスタＮ３３及びＮ３４を直列に接続した回路構成を有している。このうち、薄膜トランジスタＮ３３は高位電源ＶＤＤ１側に接続され、薄膜トランジスタＮ３４は低位電源ＶＳＳ側に接続される。なお、薄膜トランジスタＮ３３とＮ３４の接続中点が出力端となり、ノードＢに接続される。
また、薄膜トランジスタＮ３３のゲート電極と出力端の間には、ブートストラップ補完容量Ｃｂ３２が接続される。やはり、薄膜トランジスタＮ３３のゲート容量が十分大きい場合には、ブートストラップ補完容量Ｃｂ３２は配置しなくても良い。
また、薄膜トランジスタＮ３３のブートストラップ時のゲート電位Ｖｇとセットパルス用の入力端に現れる電位との間に生じる電位差を吸収する薄膜トランジスタＮ５２が配置される。
ここで、ＮＭＯＳ型の薄膜トランジスタＮ５２の主電極の一方は、薄膜トランジスタＮ３３のゲート電極配線（制御配線であるノードＤ）に接続され、他方はセットパルス用の入力端ＩＮｓに接続される。また、薄膜トランジスタＮ５２のゲート電極は、高位電源ＶＤＤ１に接続される。
一方、薄膜トランジスタＮ３４のゲート電極は、リセットパルス用の入力端ＩＮｒに接続される。このように、第１の入力段５３は、セットパルスとリセットパルスによって動作が制御される。
次に、第２の入力段５５の回路構成を説明する。第２の入力段５５は、高位電源ＶＤＤ１と低位電源ＶＳＳの間に、ＮＭＯＳ型の薄膜トランジスタＮ３５及びＮ３６を直列に接続した回路構成を有している。このうち、薄膜トランジスタＮ３５は高位電源ＶＤＤ１側に接続され、薄膜トランジスタＮ３６は低位電源ＶＳＳ側に接続される。なお、薄膜トランジスタＮ３５とＮ３６の接続中点が出力端となり、ノードＣに接続される。
また、薄膜トランジスタＮ３５のゲート電極と出力端の間には、ブートストラップ補完容量Ｃｂ３３が接続される。やはり、薄膜トランジスタＮ３５のゲート容量が十分大きい場合には、ブートストラップ補完容量Ｃｂ３３は配置しなくても良い。
また、薄膜トランジスタＮ３５のブートストラップ時のゲート電位Ｖｇとリセットパルス用の入力端に現れる電位との間に生じる電位差を吸収する薄膜トランジスタＮ５３が配置される。
ここで、ＮＭＯＳ型の薄膜トランジスタＮ５３の主電極の一方は、薄膜トランジスタＮ３５のゲート電極配線（制御配線であるノードＥ）に接続され、他方はリセットパルス用の入力端ＩＮｒに接続される。また、薄膜トランジスタＮ５３のゲート電極は、高位電源ＶＤＤ１に接続される。
一方、薄膜トランジスタＮ３６のゲート電極は、セットパルス用の入力端ＩＮｓに接続される。このように、第２の入力段５５におけるセットパルスとリセットパルスの薄膜トランジスタとの接続関係は、第１の入力段５３の接続関係と逆の関係に設定される。
なお、各薄膜トランジスタＮ３１（Ｎ３３，Ｎ３５）のブートゲインｇb は次式で与えられる。
ｇb ＝（Ｃｇ＋Ｃｂ）／（Ｃｇ＋Ｃｂ＋Ｃｐ）
ただし、Ｃｇはゲート容量であり、Ｃｂは薄膜トランジスタのゲート電極に接続するブートストラップ補完容量であり、ＣｐはノードＡ（ノードＤ，ノードＥ）の寄生容量（Ｃｇ、Ｃｂを除いた配線容量）である。
寄生容量Ｃｐの存在がブートストラップゲインを劣化させる原因である。従って、前述したように、ブートストラップ補完容量を配置してブートストラップゲインを上げることが、各薄膜トランジスタのオン動作を確実にする上で好ましい。
（ｂ）駆動動作
続いて、図２１に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。
図２１（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図２１（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。
図２１（Ｃ）は、薄膜トランジスタＮ３３のゲート電極配線（ノードＤ）の電位状態を示す。
図２１（Ｄ）は、薄膜トランジスタＮ３５のゲート電極配線（ノードＥ）の電位状態を示す。図２１（Ｅ）は、第１の入力段５３の出力端が接続される制御配線（ノードＢ）の電位状態を示す。図２１（Ｆ）は、薄膜トランジスタＮ３１のゲート電極配線（ノードＡ）の電位状態を示す。図２１（Ｇ）は、第２の入力段５５の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図２１（Ｈ）は、出力段５１の出力端ＯＵＴに現れる電位状態を示す。
図２１に示すように、セットパルス（入力端ＩＮｓ）の信号振幅は、ＶＳＳとＶＤＤ１の２値で与えられる。一方、リセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ１の２値で与えられる。このように、シフトレジスタ４１及び４３から与えられるパルス信号は、バッファ回路４５に供給される２つの電源電位と同じである。
この形態例の場合、セットパルスがＨレベルに立ち上がるタイミングは、出力段５１の出力端に現れる出力パルスの立ち上がりタイミングを与えるタイミングとして規定されている。一方、リセットパルスがＨレベルに立ち上がるタイミングは、出力段５１の出力端に現われる出力パルスの立ち下がりタイミングを与えるタイミングとして規定されている。図２１（Ａ）及び（Ｂ）に示すように、セットパルスがまずＨレベルに立ち上がり、遅れてリセットパルスがＨレベルに立ち上がる。
まず、セットパルスがＨレベルに立ち上がるタイミングで、第１の入力段５３のノードＤがＨレベルに立ち上がる。これにより、薄膜トランジスタＮ３３がオン動作し、ノードＢの電位が上昇する（図２１（Ｅ））。
なお、ノードＢの電位の上昇に伴い、薄膜トランジスタＮ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃｂ３２の蓄積電荷分だけ上昇する（図２１（Ｃ））。この上昇後の電位がＶｄである。この電位Ｖｄが、Ｖｄ−ＶＤＤ１＞Ｖth(N33) を満たすとき、薄膜トランジスタＮ３３のオン動作時にノードＢの電位が高位電源ＶＤＤ１になる（図２１（Ｅ））。
前述したようにノードＢが高位電源ＶＤＤ１まで立ち上がると、ノードＡの電位もＨレベルに上昇して薄膜トランジスタＮ３１がオン動作し、出力端ＯＵＴの電位が上昇する（図２１（Ｈ））。
なお、出力端ＯＵＴの電位の上昇に伴い、薄膜トランジスタＮ３１のゲート電位（ノードＡの電位）は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ上昇する（図２１（Ｆ））。この上昇後の電位がＶａである。この電位Ｖａが、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすとき、薄膜トランジスタＮ３１のオン動作時に出力端ＯＵＴの電位が高位電源ＶＤＤ１になる（図２１（Ｈ））。
ところで、このセットパルスがＨレベルの期間では、薄膜トランジスタＮ３６もオン動作している。このため、出力段５１を構成する薄膜トランジスタＮ３２のゲート電位（ノードＣの電位）は、低位電源ＶＳＳに制御される（図２１（Ｇ））。
やがて、セットパルスはＨレベルからＬレベルに立ち下がる。しかし、ノードＢ及びＣには保持容量Ｃｓ１及びＣｓ２が接続されており、セットパルスがＨレベルのときの電位状態が保持されている。従って、この電位状態が、リセットパルスがＬレベルからＨレベルに切り替わるまで保持される。
リセットパルスがＨレベルになると（図２１（Ｂ））、今度は、薄膜トランジスタＮ３５がオン動作し、ノードＣの電位が上昇する（図２１（Ｇ））。なお、ノードＣの電位の上昇に伴い、薄膜トランジスタＮ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃｂ３３の蓄積電荷分だけ上昇する（図２１（Ｄ））。この上昇後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＤＤ１＞Ｖth(N35) を満たすとき、薄膜トランジスタＮ３５のオン動作時にノードＣの電位が高位電源ＶＤＤ１になる（図２１（Ｇ））。
前述したようにノードＣが高位電源ＶＤＤ１まで立ち上がると、薄膜トランジスタＮ３２がオン動作し、出力端ＯＵＴの電位が低位電源ＶＳＳに立ち下がる（図２１（Ｈ））。
ところで、このリセットパルスがＨレベルの期間では、薄膜トランジスタＮ３４もオン動作している。このため、ノードＢの電位は低位電源ＶＳＳに制御される（図２１（Ｅ））。また、これに伴い、出力段５１を構成する薄膜トランジスタＮ３１のゲート電位（ノードＡの電位）も、低位電源ＶＳＳに低下する。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。しかし、ノードＢ及びＣには保持容量Ｃｓ１及びＣｓ２が接続されており、リセットパルスがＨレベルのときの電位状態が保持されている。従って、この電位状態が、セットパルスがＬレベルからＨレベルに切り替わるまで保持される。
以上の動作により、セットパルスがＨレベルに立ち上がるタイミングで出力パルスがＨレベルに立ち上がり、リセットパルスがＨレベルに立ち上がるタイミングで出力パルスがＬレベルに立ち下がるバッファ回路４５が実現される。
（ｃ）効果
以上説明したように、形態例に係る回路構成のバッファ回路４５の採用により、セットパルスとリセットパルスが駆動すべき負荷は、それぞれ薄膜トランジスタＮ３３、Ｎ３６とＮ３４及びＮ３５のゲート容量に限定できる。従って、セットパルス及びリセットパルスの供給源に求められる駆動能力を小さくすることができる。このため、当該駆動パルスの供給源における消費電力を小さくできる。
また、第１及び第２の入力段を配置したことにより、セットパルスとリセットパルスが共にＬレベルの期間にも、出力段５１を構成する薄膜トランジスタＮ３１及びＮ３２の制御配線（ノードＡ及びＣ）に対する電位の供給を継続することができる。このため、出力段５１に電流負荷が接続される場合でも、出力パルスの電位を保持し続けることができる。
すなわち、形態例に係るバッファ回路を、図２に示すサブ画素１１の電流供給線ＰＳＬを駆動する第２の制御線駆動部３５や図３に示すサブ画素１１の点灯制御線ＬＳＬを駆動する第２の制御線駆動部３５に実装することができる。勿論、その他の制御線を駆動する制御線駆動部に対しても適用することができる。例えばサブ画素１１内の薄膜トランジスタのゲート電極電圧を制御する第１の制御線駆動部３３にも形態例に係るバッファ回路に適用することができる。
また、図２１（Ｆ）及び（Ｇ）に示すように、２つの薄膜トランジスタＮ３１とＮ３２が同時にオン状態に制御されることはない。すなわち、薄膜トランジスタＮ３１とＮ３２は相補的に動作する。従って、出力段５１に貫通電流が流れることはなく、ＣＭＯＳ型の出力バッファと同じ低消費電力型の動作が可能な片チャネル型のバッファ回路を実現することができる。
（Ｂ−２）形態例２
（ａ）形態例１の注意点
前述したように、形態例１に係る回路構成のバッファ回路４５は、基本的に貫通電流が流れない低消費電力型の回路デバイスである。ところで、形態例１に係るバッファ回路４５の場合には、ブートストラップゲインを高めるため、薄膜トランジスタＮ３３及びＮ３５のゲート容量やブートストラップ補完容量Ｃｂ３２及びＣｂ３３の容量値を大きな値に定めている。
しかし、容量が大きいということは、セットパルスやリセットパルスの電位変化が、各入力段の出力端（ノードＢ及びＣ）に飛び込み易くなることを意味する。具体的には、セットパルスやリセットパルスがＨレベルからＬレベルに変化する際の電位変化によって、出力端（ノードＢ及びＣ）の電位が想定電位から低下する現象が発生する。この際、ゲート拡散容量やブートストラップ補完容量Ｃｂ３２及びＣｂ３３はカップリング容量として機能する。ここで、ゲート拡散容量とは薄膜トランジスタのゲートとソース（又はゲートとドレイン）間の寄生容量のことであり、ゲート容量は薄膜トランジスタがオン動作しているときにできるチャネルとゲート間の容量である。
図２２に、ゲート拡散容量やブートストラップ補完容量Ｃｂ３２及びＣｂ３３を通じて発生するパルスの飛び込みを加味したタイミングチャートを示す。
ノードＢ（図２２（Ｅ））では、高位電源ＶＤＤ１であるべき電位がＶｂ１に低下し、低位電源ＶＳＳであるべき電位がＶｂ２に低下することが分かる。また、ノードＣ（図２２（Ｇ））では、高位電源ＶＤＤ１であるべき電位がＶｃ２に低下し、低位電源ＶＳＳであるべき電位がＶｃ１に低下することが分かる。
図２２に示すように、セットパルスとリセットパルスが共にＬレベルの期間は、ノードＢやノードＣがフローティング状態で動作する。このため、パルスの飛び込みによる電位低下は、図２０に示す回路構成を採用する限り、避け得ないものである。もっとも、パルスの飛び込み量が小さければ、バッファ回路４５の動作上問題になることはない。駆動動作に問題が生じないのは、ＶＤＤ１−Ｖｂ１＜Ｖth(N51) 及びＶｃ２−ＶＳＳ＞Ｖth(N32) を満たす場合である。
ＶＤＤ１−Ｖｂ１＜Ｖth(N51) を満たせば、ノードＡのフローティング期間中も、薄膜トランジスタＮ５１がオン動作することはなく、ノードＡは高位電源ＶＤＤ１を保持することができる。従って、出力パルスのＨレベルとして高位電源ＶＤＤ１が出力される。
また、Ｖｃ２−ＶＳＳ＞Ｖth(N32) を満たせば、薄膜トランジスタＮ３２のオン動作が可能となり、出力パルスを確実に低位電源ＶＳＳに引き下げることができる。
ただし、低消費電力化を考慮すると、ノードＢ及びＣの電位がパルスの飛び込みによって低位電源ＶＳＳより低い電位に低下することが問題になる。
図２３に、ＮＭＯＳトランジスタにおけるＩｄｓ−Ｖｇｓ特性を示す。図２３に示すように、一般的な構造のＮＭＯＳトランジスタでは、ゲート・ソース間電圧Ｖｇｓが負（＜０）の領域で電流Ｉｄｓが増加する傾向がある。この現象をＩｂａｃｋが跳ねると表現する。図２４に、ＮＭＯＳ薄膜トランジスタのＩｄｓ−Ｖｇｓ特性の測定結果を示す。
図２４からは、Ｉｂａｃｋが跳ねていること、Ｉｂａｃｋの跳ね方にバラツキがあることが分かる。
消費電力の観点からは（貫通電流を最小化する観点からは）、オフ動作時における薄膜トランジスタＮ３１及びＮ３２のゲート・ソース間電圧Ｖgsが、Ｉｄｓが最も低くなるＶｇｓ＝０付近であることが望まれる。
ところが、前述の通り、パルスの飛込みによりノードＢ（Ａ）及びＣの電位が低位電源ＶＳＳ（＝０Ｖ）より低くなると、薄膜トランジスタＮ３１及びＮ３２の動作点は、Ｉｂａｃｋの跳ねている領域に遷移してしまう。しかも、図２４に示したように、この領域のリーク電流Ｉｄｓは、薄膜トランジスタの特性バラツキの影響を受ける。
通常、相補回路では、オン電流に対してオフ電流が十分に小さければ駆動上問題ないが、出力パルスの立ち上がり立下り（トランジェント）特性を考えると、そのリーク電流Ｉｄｓの差が出力パルスの波形に影響する。
更に、パルスの飛び込み量が想定量以上になる可能性もある。例えばノードＤからノードＢへのカップリング量が想定量以上に大きくなり、ノードＢの電位Ｖｂ１が薄膜トランジスタＮ５１のカットオフ電位より低下する可能性がある。この場合、ＶＤＤ１−Ｖｂ１＞Ｖth(N51) となり、薄膜トランジスタＮ５１がオン動作する。
図２５に、ノードＤからノードＢへのカップリング量が大きい場合のタイミングチャートを示す。なお、図２５（Ａ）〜（Ｈ）は、図２２（Ａ）〜（Ｈ）に対応する。
この場合、セットパルスがＨレベルからＬレベルに立ち下がった後のノードＡの電位とノードＢの電位は同じになる。すなわち、図２５（Ｆ）に示すように、ノードＡの電位はＶｂ１まで低下する。ところが、Ｖｂ１は、薄膜トランジスタＮ３１をオン状態に制御できない。すなわち、薄膜トランジスタＮ３１はオフ動作する。その結果、図２５（Ｈ）に示すように、出力端ＯＵＴはフローティング状態になってしまう。
ところが、フローティング状態にある出力端ＯＵＴは、当然ながらリークや飛び込みに弱い。すなわち、リークや飛び込みにより出力端ＯＵＴの電位が変動し、後段回路が正常に動作しない可能性がある。特に、図２０に示す回路構成のバッファ回路４５が、図３に示すサブ画素１１の点灯制御線ＬＳＬの駆動に用いられる場合には、リーク電流によって出力端電位の低下を招き、駆動電流の供給を継続できなくなる。
（ｂ）回路構成
そこで、この形態例では、リーク電流が少なく、かつ、リーク電流のバラツキも少ないオフ動作点で薄膜トランジスタＮ３１及びＮ３２を動作させることができる回路構成を提案する。具体的には、ノードＢ及びノードＣがＬレベルの期間にフローティング状態になるのを無くす構成、すなわちノードＢ及びノードＣのＬレベルを低位電源ＶＳＳに固定できる回路構成を提案する。
また同時に、この形態例では、出力パルスの出力期間中における薄膜トランジスタＮ３１のブートストラップ動作を確保し、当該期間中における薄膜トランジスタＮ３１のオン動作を保証できる回路構成を提案する。具体的には、ノードＢがＨレベルの期間にフローティング状態になるのを無くす構成、すなわちノードＢをＨレベルに固定できる回路構成を提案する。
図２６に、バッファ回路４５の２つ目の形態例を示す。なお、図２６には、図２０との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５の基本的な回路構成は、形態例１に係るバッファ回路４５の回路構成と同じである。すなわち、この形態例に係るバッファ回路４５も、第１の出力段（Ｎ３１，Ｎ３２，Ｎ５１）、第１の入力段（Ｎ３３，Ｎ３４，Ｎ５２），第２の入力段（Ｎ３５，Ｎ３６，Ｎ５３）で構成される。
この形態例に係るバッファ回路４５と形態例１に係るバッファ回路４５の構造上の違いは４つである。
一つ目の相違点は、ノードＣがＨレベルの期間、ノードＢに低位電源ＶＳＳの供給を継続する薄膜トランジスタＮ３７を配置することである。
二つ目の相違点は、ノードＢがＨレベルの期間、ノードＣに低位電源ＶＳＳの供給を継続する薄膜トランジスタＮ３８を配置することである。
三つ目の相違点は、第１の出力段に対して並列に第２の出力段を接続することである。四つ目の相違点は、第１の出力段から出力パルスが出力されている期間、ノードＢにＨレベルの電位を印加することができる薄膜トランジスタＮ４１を配置することである。なお、ノードＣの保持容量Ｃｓ２は必要に応じて配置する。ノードＢはフローティング期間がなくなるため、保持容量Ｃｓ１は必要がない。
このうち、薄膜トランジスタＮ３７は、一方の主電極がノードＢに接続され、他方の主電極が低位電源ＶＳＳに接続され、ゲート電極がノードＣに接続される。
また、薄膜トランジスタＮ３８は、一方の主電極がノードＣに接続され、他方の主電極が低位電源ＶＳＳに接続され、ゲート電極がノードＢに接続される。
この接続形態により、ノードＢがＨレベルの期間中、薄膜トランジスタＮ３８がノードＣの電位をＬレベルに固定することができる。反対に、ノードＣがＨレベルの期間中、薄膜トランジスタＮ３７がノードＢの電位をＬレベルに固定することができる。
また、第２の出力段は、薄膜トランジスタＮ３９とＮ４０の直列接続で構成される。このうち、薄膜トランジスタＮ３９は高電位側（Ｈレベルの電位を供給する電源側）に接続され、薄膜トランジスタＮ４０は低電位側（Ｌレベルの電位を供給する電源側）に接続される。
この形態例の場合、薄膜トランジスタＮ３９のゲート電極と一方の主電極は、ノードＡに接続される。すなわち、薄膜トランジスタＮ３９は、ダイオード接続構造を採用する。
また、薄膜トランジスタＮ３９の他方の主電極は、第２の出力段の出力端（制御配線であるノードＦ）に接続される。ここでの出力端は、薄膜トランジスタＮ３９とＮ４０の接続中点に当たる。
一方、薄膜トランジスタＮ４０のゲート電極はノードＣに接続され、一方の主電極は第２の出力段の出力端（制御配線であるノードＦ）に接続され、他方の主電極は低位電源ＶＳＳに接続される。
なお、当該第２の出力段の出力端は制御配線（ノードＦ）を通じ、薄膜トランジスタＮ４１のゲート電極に接続される。
薄膜トランジスタＮ４１は、一方の主電極が第１の高位電源ＶＤＤ１に接続され、他方の主電極がノードＢに接続される。この接続形態のため、薄膜トランジスタＮ４１がオン動作すると、ノードＢに第１の高位電源ＶＤＤ１を継続的に印加することが可能になる。この印加動作により、この形態例に係るバッファ回路４５は、第１の出力段（Ｎ３１、Ｎ３２、Ｎ５１）の出力端ＯＵＴにＨレベル(高位電源ＶＤＤ１)が出現する期間、ノードＢがフローティング状態にならないように制御することができる。
（ｃ）駆動動作
図２７に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。
なお、図２７（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図２７（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。図２７（Ｃ）は、薄膜トランジスタＮ３３のゲート電極配線（ノードＤ）の電位状態を示す。
図２７（Ｄ）は、薄膜トランジスタＮ３５のゲート電極配線（ノードＥ）の電位状態を示す。図２７（Ｅ）は、第１の入力段の出力端が接続される制御配線（ノードＢ）の電位状態を示す。図２７（Ｆ）は、第２の出力段の出力端が接続される制御配線（ノードＦ）の電位状態を示す。図２７（Ｇ）は、薄膜トランジスタＮ３１のゲート電極配線（ノードＡ）の電位状態を示す。図２７（Ｈ）は、第２の入力段の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図２７（Ｉ）は、第１の出力段の出力端ＯＵＴに現れる電位状態を示す。
この形態例の場合も、セットパルス（入力端ＩＮｓ）の信号振幅とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ１の２値で与えられる。
まず、セットパルスがＨレベルに立ち上がるタイミングで、第１の入力段のノードＤがＨレベルに立ち上がる（図２７（Ｃ））。これにより、薄膜トランジスタＮ３３がオン動作し、ノードＢの電位が上昇する（図２７（Ｅ））。
このノードＢの電位の上昇に伴い、薄膜トランジスタＮ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃb32 の蓄積電荷分だけ上昇する（図２７（Ｃ））。上昇後の電位Ｖｄが、Ｖｄ−ＶＤＤ１＞Ｖth(N33)
を満たすとき、薄膜トランジスタＮ３３のオン動作時にノードＢの電位が高位電源ＶＤＤ１になる（図２７（Ｅ））。
前述したようにノードＢが高位電源ＶＤＤ１まで立ち上がると、ノードＡの電位もＨレベルに上昇する。このとき、薄膜トランジスタＮ３１及びＮ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に上昇する（図２７（Ｉ）及び（Ｆ））。
なお、出力端ＯＵＴやノードＦの電位の上昇に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃb31 の蓄積電荷分だけ上昇する（図２７（Ｇ））。
上昇後の電位Ｖａが、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすとき、薄膜トランジスタＮ３１のオン動作時に出力端ＯＵＴの電位が高位電源ＶＤＤ１になる（図２７（Ｉ））。
この際、ノードＦの電位は、Ｖａ−Ｖth(N39) で与えられる電位まで上昇する（図２７（Ｆ））。薄膜トランジスタＮ３９は、ダイオード接続されているためである。
従って、この形態例の場合には、Ｖａ−Ｖth(N39) −ＶＤＤ１＞Ｖth(N41) を満たすことを条件に、薄膜トランジスタＮ４１がオン動作し、ノードＢに第１の高位電源ＶＤＤ１を供給する状態になる。
ところで、このセットパルスがＨレベルの期間、薄膜トランジスタＮ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＮ３２のゲート電位（ノードＣの電位）は、低位電源ＶＳＳに制御される（図２７（Ｈ））。
やがて、セットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＮ４１のゲート電極には、ノードＦを通じてＶａ−Ｖth(N39) で与えられる電位が印加されている（図２７（Ｆ））。このため、オン動作を継続する薄膜トランジスタＮ４１によってノードＢの電位は、第１の高位電源ＶＤＤ１に固定的に保持される（図２７（Ｅ））。この動作が、この形態例に係る特徴的な電位状態である。
従って、セットパルスがＬレベルに立ち下がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＨレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が高位電源ＶＤＤ１を維持することで、オン動作した薄膜トランジスタＮ３８を通じて、ノードＣに対する低位電源ＶＳＳの印加が継続される（図２７（Ｈ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＮ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が高位電源ＶＤＤ１である間保持される。すなわち、リセットパルスがＨレベルに切り替わるまで、ノードＣは低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３２のリーク電流は最小化される。
なお、ノードＢの電位が高位電源ＶＤＤ１であるということは、薄膜トランジスタＮ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態が維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図２７（Ｇ））。このため、第１の出力段の出力端ＯＵＴには、高位電源ＶＤＤ１が継続的に現われる（図２７（Ｉ））。
やがて、リセットパルスがＬレベルからＨレベルになると（図２７（Ｂ））、今度は、薄膜トランジスタＮ３５がオン動作し、ノードＣの電位が上昇する（図２７（Ｈ））。なお、ノードＣの電位の上昇に伴い、薄膜トランジスタＮ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃb33 の蓄積電荷分だけ上昇する（図２７（Ｄ））。この上昇後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＤＤ１＞Ｖth(N35) を満たすとき、薄膜トランジスタＮ３５のオン動作時にノードＣの電位が高位電源ＶＤＤ１になる（図２７（Ｈ））。
前述したようにノードＣが高位電源ＶＤＤ１まで立ち上がると、薄膜トランジスタＮ３２とＮ４０がオン動作する。これにより、出力端ＯＵＴの電位とノードＦの電位が低位電源ＶＳＳに立ち下がる（図２７（Ｉ）及び（Ｆ））。
ところで、このリセットパルスがＨレベルの期間、薄膜トランジスタＮ３４もオン動作している。このため、ノードＢの電位は低位電源ＶＳＳに制御される（図２７（Ｅ））。また、これに伴い、第１の出力段を構成する薄膜トランジスタＮ３１のゲート電位（ノードＡの電位）も、低位電源ＶＳＳに低下する。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
このとき、ノードＣの電位はＨレベルを維持しながらも、その電位は高位電源ＶＤＤ１からＶｃ２に低下する（図２７（Ｈ））。
このとき、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N32) を満たす。これにより、薄膜トランジスタＮ３２のオン状態が継続し、出力端ＯＵＴの電位が低位電源ＶＳＳに維持される（図２７（Ｉ））。また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N40) を満たす。これにより、薄膜トランジスタＮ４０のオン状態が継続し、ノードＦの電位が低位電源ＶＳＳに維持される（図２７（Ｆ））。
また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N37) を満たす。これにより、薄膜トランジスタＮ３７がオン動作し、ノードＢに対する低位電源ＶＳＳの印加を継続する。
このことは、ノードＢがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＮ３１のオフ動作点がずれないこと）を意味する（図２７（Ｅ））。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＢの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｄ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合にも、形態例１の場合と同様の動作と効果を実現することができる。
更に、この形態例の場合には、ノードＢとＣのいずれか一方がＨレベルの期間に、他方のノード電位を低位電源ＶＳＳに固定することができる。これにより、薄膜トランジスタＮ３１及びＮ３２のオフ動作点が変動するのを防ぐことができる。すなわち、隣接配線からのパルスの飛び込みに強く、リーク電流も少なく済むバッファ回路を実現できる。
また、この形態例に係る回路構成のバッファ回路４５の場合には、セットパルスがＨレベルに立ち上がってからリセットパルスがＨレベルに立ち上がるまでの期間（出力端ＯＵＴにＨレベルの出力パルスが現われている期間）、ノードＢに対するＨレベル電位の供給を継続することができる。
これにより、セットパルスの電位変化がノードＢに飛び込むのを確実に防止できる。すなわち、ノードＡの電位をブートストラップ電位Ｖａに保持し続けることができる。これにより、出力端ＯＵＴに対する第１の高位電源ＶＤＤ１の供給を継続することができる。かくして、バッファ回路４５に電流負荷を接続する場合でも、出力端ＯＵＴの電位を維持し続けることができ、電流負荷に対する駆動電流の供給も継続することができる。
（Ｂ−３）形態例３
ここでは、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図２８にバッファ回路４５の３つ目の形態例を示す。なお、図２８には、図２６との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、形態例２に係る回路構成から薄膜トランジスタＮ５３を除いた回路構成と同じである。すなわち、第２の入力段におけるブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例２よりも素子数の少ないバッファ回路を実現する。
（ｂ）駆動動作
図２９に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図２９（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図２９（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。
図２９（Ｃ）は、薄膜トランジスタＮ３３のゲート電極配線（ノードＤ）の電位状態を示す。
図２９（Ｄ）は、第１の入力段の出力端が接続される制御配線（ノードＢ）の電位状態を示す。図２９（Ｅ）は、第２の出力段の出力端が接続される制御配線（ノードＦ）の電位状態を示す。図２９（Ｆ）は、薄膜トランジスタＮ３１のゲート電極配線（ノードＡ）の電位状態を示す。図２９（Ｇ）は、第２の入力段の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図２９（Ｈ）は、第１の出力段の出力端ＯＵＴに現れる電位状態を示す。
この形態例の場合も、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ１の２値で与えられる。
図２９に示すように、この形態例に係るバッファ回路４５の動作のうち、セットパルスがＨレベルに立ち上がってからリセットパルスがＨレベルに立ち上がるまでの動作は、形態例２と同じである。
そこで、以下では、リセットパルスが立ち上がるタイミングから形態例に係る動作を説明する。
リセットパルスがＬレベルからＨレベルに立ち上がると、今度は、薄膜トランジスタＮ３４とＮ３５がオン動作する。
これに伴い、ノードＢの電位は低位電源ＶＳＳに低下し（図２９（Ｄ））、ノードＣの電位は上昇する（図２９（Ｇ））。ただし、ノードＣの電位は、高位電源ＶＤＤ１に対して薄膜トランジスタＮ３５の閾値電圧Ｖth(N35) だけ低い電位で与えられる。すなわち、ＶＤＤ１−Ｖth(N35) まで上昇する。
なお、ここでのＨレベル（ＶＤＤ１−Ｖth(N35) ）は、以下の３つの条件を満たすことが求められる。
ＶＤＤ１−Ｖth(N35) −ＶＳＳ＞Ｖth(N32)
ＶＤＤ１−Ｖth(N35) −ＶＳＳ＞Ｖth(N37)
ＶＤＤ１−Ｖth(N35) −ＶＳＳ＞Ｖth(N40)
一般に、パルスの振幅（ＶＤＤ１−ＶＳＳ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＨレベルに立ち上がると、薄膜トランジスタＮ３２がオン動作し、出力端ＯＵＴの電位が低位電源ＶＳＳに立ち下がる（図２９（Ｈ））。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時、薄膜トランジスタンＮ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図２９（Ｇ））。この影響により、ノードＣの電位はＨレベルを維持しながらも、その電位はＶｃ２に低下する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＳＳ＞Ｖth(N32)
Ｖｃ２−ＶＳＳ＞Ｖth(N37)
Ｖｃ２−ＶＳＳ＞Ｖth(N40)
これらの条件を満たす限り、薄膜トランジスタＮ３２、Ｎ３７及びＮ４０のオン動作が継続する。
すなわち、薄膜トランジスタＮ３２によって、出力端ＯＵＴに対する低位電源ＶＳＳの印加が継続される。
また、薄膜トランジスタＮ３７によって、ノードＢに対する低位電源ＶＳＳの印加が継続される。従って、薄膜トランジスタＮ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＮ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＡの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、形態例２と同様の動作と効果が得られるバッファ回路をより少ない素子数で実現することができる。
（Ｂ−４）形態例４
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図３０にバッファ回路４５の４つ目の形態例を示す。なお、図３０には、図２８との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、形態例３に係る回路構成から薄膜トランジスタＮ５２を除いた回路構成と同じである。すなわち、形態例２に係る回路構成の第１及び第２の入力段からブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例３よりも更に素子数の少ないバッファ回路を実現することができる。
（ｂ）駆動動作
図３１に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図３１（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図３１（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。
図３１（Ｃ）は、第１の入力段の出力端が接続される制御配線（ノードＢ）の電位状態を示す。
図３１（Ｄ）は、第２の出力段の出力端が接続される制御配線（ノードＦ）の電位状態を示す。図３１（Ｅ）は、薄膜トランジスタＮ３１のゲート電極配線（ノードＡ）の電位状態を示す。図３１（Ｆ）は、第２の入力段の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図３１（Ｇ）は、第１の出力段の出力端ＯＵＴに現れる電位状態を示す。
この形態例の場合も、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ１の２値で与えられる。
前述したように、この形態例に係るバッファ回路４５は、薄膜トランジスタＮ５３を有しない点において、形態例３に係るバッファ回路４５と共通する。従って、リセットパルスがＨレベルに立ち上がるタイミング以降の動作は、形態例３の駆動動作と同じになる。
そこで、以下では、セットパルスがＨレベルに立ち上がってからリセットパルスがＨレベルに立ち上がるまでの動作を説明する。
セットパルスがＬレベルからＨレベルに立ち上がると、薄膜トランジスタＮ３３とＮ３６がオン動作する。
これに伴い、ノードＢの電位は上昇し（図３１（Ｃ））、ノードＣの電位は低位電源ＶＳＳに低下する（図３１（Ｆ））。
ところで、この形態例の場合には、薄膜トランジスタＮ３３のゲート電極側にブートストラップ回路が存在しない。従って、セットパルスのＨレベルへの立ち上がり直後におけるノードＢの電位は、ＶＤＤ１−Ｖth(N33) で与えられるＨレベルまでしか上昇することができない。
ただし、このノードＢのＨレベルへの上昇に伴うノードＡのブートストラップ動作により、ノードＦの電位は、Ｖａ−Ｖth(N39) まで上昇する。
この上昇後の電位（Ｖａ−Ｖth(N39) ）は、Ｖａ−Ｖth(N39) −ＶＤＤ１＞Ｖth(N41) を満たす。従って、薄膜トランジスタＮ４１がオン動作し、ノードＢに第１の高位電源ＶＤＤ１が供給される状態になる（図３１（Ｃ））。
この動作が、この形態例に特有の動作である。
この後は、セットパルスがＨレベルからＬレベルに立ち下がる際にも、薄膜トランジスタＮ４１によって、ノードＢの電位は高位電源ＶＤＤ１に保たれる。また、同じくノードＢがＨレベルの間、ノードＣは、薄膜トランジスタＮ３８によって低位電源ＶＳＳに固定される。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、形態例２と同様の動作と効果が得られるバッファ回路をより少ない素子数で実現することができる。
（Ｂ−５）形態例５
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図３２にバッファ回路４５の５つ目の形態例を示す。なお、図３２には、図２６との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、形態例２に係る回路構成のうち第１及び第２の入力段の部分でレベルシフトを実現する回路構成に対応する。
このため、第１及び第２の入力段のブートストラップ回路を構成する薄膜トランジスタＮ５２及びＮ５３のゲート電極を第２の高位電源ＶＤＤ２（＜ＶＤＤ１）に接続する構造を採用する。これにより、セットパルスとリセットパルスを低振幅化し、前段回路における更なる低消費電力化を実現する。
第１及び第２の入力段と第１の出力段の各出力端に、ブートストラップ補完容量Ｃｂ３１、Ｃｂ３２及びＣｂ３３を接続する。
もっとも、薄膜トランジスタＮ３１、Ｎ３３及びＮ３５のゲート容量が十分大きい場合には、ブートストラップ補完容量Ｃｂ３１、Ｃｂ３２及びＣｂ３３は配置しなくても良い。
（ｂ）駆動動作
図３３に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図３３（Ａ）〜図３３（Ｉ）に示す波形は、それぞれ図２７（Ａ）〜図２７（Ｉ）の各波形に対応する。
この形態例の場合、図３３（Ａ）及び図３３（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で与えられる。
まず、セットパルスがＨレベルに立ち上がるタイミングで、第１の入力段のノードＤがＨレベルに立ち上がる（図３３（Ｃ））。これにより、薄膜トランジスタＮ３３がオン動作し、ノードＢの電位が上昇する（図３３（Ｅ））。
このノードＢの電位の上昇に伴い、薄膜トランジスタＮ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃｂ３２の蓄積電荷分だけ上昇する（図３３（Ｃ））。上昇後の電位Ｖｄが、Ｖｄ−ＶＤＤ１＞Ｖth(N33) を満たすとき、薄膜トランジスタＮ３３のオン動作時にノードＢの電位が高位電源ＶＤＤ１になる（図３３（Ｅ））。
前述したようにノードＢが高位電源ＶＤＤ１まで立ち上がると、ノードＡの電位もＨレベルに上昇する。このとき、薄膜トランジスタＮ３１及びＮ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に上昇する（図３３（Ｉ）及び（Ｆ））。
なお、出力端ＯＵＴやノードＦの電位の上昇に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ上昇する（図３３（Ｇ））。
上昇後の電位Ｖａが、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすとき、薄膜トランジスタＮ３１のオン動作時に出力端ＯＵＴの電位が高位電源ＶＤＤ１になる（図３３（Ｉ））。
この際、ノードＦの電位は、Ｖａ−Ｖth(N39) で与えられる電位まで上昇する（図３３（Ｆ））。薄膜トランジスタＮ３９は、ダイオード接続されているためである。
従って、この形態例の場合には、Ｖａ−Ｖth(N39) −ＶＤＤ１＞Ｖth(N41) を満たすことを条件に、薄膜トランジスタＮ４１がオン動作し、ノードＢに第１の高位電源ＶＤＤ１を供給する状態になる。
ところで、このセットパルスがＨレベルの期間、薄膜トランジスタＮ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＮ３２のゲート電位（ノードＣの電位）は、低位電源ＶＳＳに制御される（図３３（Ｈ））。
やがて、セットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＮ４１のゲート電極には、ノードＦを通じてＶａ−Ｖth(N39) で与えられる電位が印加されている（図３３（Ｆ））。このため、オン動作を継続する薄膜トランジスタＮ４１によってノードＢの電位は、第１の高位電源ＶＤＤ１に固定的に保持される（図３３（Ｅ））。
従って、セットパルスがＬレベルに立ち下がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＨレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が高位電源ＶＤＤ１を維持することで、オン動作した薄膜トランジスタＮ３８を通じて、ノードＣに対する低位電源ＶＳＳの印加が継続される（図３３（Ｈ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＮ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が高位電源ＶＤＤ１である間保持される。すなわち、リセットパルスがＨレベルに切り替わるまで、ノードＣは低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３２のリーク電流は最小化される。
なお、ノードＢの電位が高位電源ＶＤＤ１であるということは、薄膜トランジスタＮ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図３３（Ｇ））。このため、第１の出力段の出力端ＯＵＴには、高位電源ＶＤＤ１が継続的に現われる（図３３（Ｉ））。
やがて、リセットパルスがＬレベルからＨレベルになると（図３３（Ｂ））、今度は、薄膜トランジスタＮ３５がオン動作し、ノードＣの電位が上昇する（図３３（Ｈ））。なお、ノードＣの電位の上昇に伴い、薄膜トランジスタＮ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃｂ３３の蓄積電荷分だけ上昇する（図３３（Ｄ））。この上昇後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＤＤ１＞Ｖth(N35) を満たすとき、薄膜トランジスタＮ３５のオン動作時にノードＣの電位が高位電源ＶＤＤ１になる（図３３（Ｈ））。
前述したようにノードＣが高位電源ＶＤＤ１まで立ち上がると、薄膜トランジスタＮ３２とＮ４０がオン動作する。これにより、出力端ＯＵＴの電位とノードＦの電位が低位電源ＶＳＳに立ち下がる（図３３（Ｉ）及び（Ｆ））。
ところで、このリセットパルスがＨレベルの期間、薄膜トランジスタＮ３４もオン動作している。このため、ノードＢの電位は低位電源ＶＳＳに制御される（図３３（Ｅ））。また、これに伴い、第１の出力段を構成する薄膜トランジスタＮ３１のゲート電位（ノードＡの電位）も、低位電源ＶＳＳに低下する。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
このとき、ノードＣの電位はＨレベルを維持しながらも、その電位は高位電源ＶＤＤ１からＶｃ２に低下する（図３３（Ｈ））。
このとき、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N32) を満たす。これにより、薄膜トランジスタＮ３２のオン状態が継続し、出力端ＯＵＴの電位が低位電源ＶＳＳに維持される（図３３（Ｉ））。また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N40) を満たす。これにより、薄膜トランジスタＮ４０のオン状態が継続し、ノードＦの電位が低位電源ＶＳＳに維持される（図３３（Ｆ））。
また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N37) を満たす。これにより、薄膜トランジスタＮ３７がオン動作し、ノードＢに対する低位電源ＶＳＳの印加を継続する。
このことは、ノードＢがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＮ３１のオフ動作点がずれないこと）を意味する（図３３（Ｅ））。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＢの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合にも、形態例２と同様の効果を実現できる。
しかも、この形態例に係る回路構成のバッファ回路４５の場合には、出力パルスの信号振幅に対してセットパルスやリセットパルスの信号振幅を小さくできる。このため、前段回路（例えばシフトレジスタ）での消費電力を他の形態例以上に小さくできる。
（Ｂ−６）形態例６
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図３４にバッファ回路４５の６つ目の形態例を示す。なお、図３４には、図３２との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、第１の出力段でレベルシフトを実現する回路構成に対応する。
このため、第1の出力段の最後尾に位置する薄膜トランジスタＮ３１及びＮ３２にのみ第１の高位電源ＶＤＤ１を印加し、その前段に位置する薄膜トランジスタには、第２の高位電源ＶＤＤ２（＜ＶＤＤ１）を印加する構造を採用する。これにより、セットパルスとリセットパルスの低振幅化に加え、バッファ回路４５内における更なる低消費電力化を実現する。
（ｂ）駆動動作
図３５に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図３５（Ａ）〜図３５（Ｉ）に示す波形は、それぞれ図２７（Ａ）〜図２７（Ｉ）の各波形に対応する。
この形態例の場合も、図３５（Ａ）及び図３５（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で与えられる。
まず、セットパルスがＨレベルに立ち上がるタイミングで、第１の入力段のノードＤがＨレベルに立ち上がる（図３５（Ｃ））。これにより、薄膜トランジスタＮ３３がオン動作し、ノードＢの電位が上昇する（図３５（Ｅ））。
このノードＢの電位の上昇に伴い、薄膜トランジスタＮ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃｂ３２の蓄積電荷分だけ上昇する（図３５（Ｃ））。上昇後の電位Ｖｄが、Ｖｄ−ＶＤＤ２＞Ｖth(N33) を満たすとき、薄膜トランジスタＮ３３のオン動作時にノードＢの電位が第２の高位電源ＶＤＤ２になる（図３５（Ｅ））。
前述したようにノードＢが第２の高位電源ＶＤＤ２まで立ち上がると、ノードＡの電位もＨレベルに上昇する。このとき、薄膜トランジスタＮ３１及びＮ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に上昇する（図３５（Ｉ）及び（Ｆ））。
なお、出力端ＯＵＴやノードＦの電位の上昇に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ上昇する（図３５（Ｇ））。
上昇後の電位Ｖａが、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすとき、薄膜トランジスタＮ３１のオン動作時に出力端ＯＵＴの電位が第１の高位電源ＶＤＤ１になる（図３５（Ｉ））。すなわち、パルス振幅のレベル変換が実行される。
この際、ノードＦの電位は、Ｖａ−Ｖth(N39) で与えられる電位まで上昇する（図３５（Ｆ））。薄膜トランジスタＮ３９は、ダイオード接続されているためである。
従って、この形態例の場合には、Ｖａ−Ｖth(N39) −ＶＤＤ２＞Ｖth(N41) を満たすことを条件に、薄膜トランジスタＮ４１がオン動作し、ノードＢに第２の高位電源ＶＤＤ２を供給する状態になる。
ところで、このセットパルスがＨレベルの期間、薄膜トランジスタＮ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＮ３２のゲート電位（ノードＣの電位）は、低位電源ＶＳＳに制御される（図３５（Ｈ））。
やがて、セットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＮ４１のゲート電極には、ノードＦを通じてＶａ−Ｖth(N39) で与えられる電位が印加されている（図３５（Ｆ））。このため、オン動作を継続する薄膜トランジスタＮ４１によってノードＢの電位は、第２の高位電源ＶＤＤ２に固定的に保持される（図３５（Ｅ））。
従って、セットパルスがＬレベルに立ち下がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＨレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第２の高位電源ＶＤＤ２を維持することで、オン動作した薄膜トランジスタＮ３８を通じて、ノードＣに対する低位電源ＶＳＳの印加が継続される（図３５（Ｈ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＮ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第２の高位電源ＶＤＤ２である間保持される。すなわち、リセットパルスがＨレベルに切り替わるまで、ノードＣは低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３２のリーク電流は最小化される。
なお、ノードＢの電位が第２の高位電源ＶＤＤ２であるということは、薄膜トランジスタＮ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図３５（Ｇ））。このため、第１の出力段の出力端ＯＵＴには、高位電源ＶＤＤ１が継続的に現われる（図３５（Ｉ））。
やがて、リセットパルスがＬレベルからＨレベルになると（図３５（Ｂ））、今度は、薄膜トランジスタＮ３５がオン動作し、ノードＣの電位が上昇する（図３５（Ｈ））。なお、ノードＣの電位の上昇に伴い、薄膜トランジスタＮ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃｂ３３の蓄積電荷分だけ上昇する（図３５（Ｄ））。この上昇後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＤＤ２＞Ｖth(N35) を満たすとき、薄膜トランジスタＮ３５のオン動作時にノードＣの電位が第２の高位電源ＶＤＤ２になる（図３５（Ｈ））。
前述したようにノードＣが第２の高位電源ＶＤＤ２まで立ち上がると、薄膜トランジスタＮ３２とＮ４０がオン動作する。これにより、出力端ＯＵＴの電位とノードＦの電位が低位電源ＶＳＳに立ち下がる（図３５（Ｉ）及び（Ｆ））。
ところで、このリセットパルスがＨレベルの期間、薄膜トランジスタＮ３４もオン動作している。このため、ノードＢの電位は低位電源ＶＳＳに制御される（図３５（Ｅ））。また、これに伴い、第１の出力段を構成する薄膜トランジスタＮ３１のゲート電位（ノードＡの電位）も、低位電源ＶＳＳに低下する。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
このとき、ノードＣの電位はＨレベルを維持しながらも、その電位は第２の高位電源ＶＤＤ２からＶｃ２に低下する（図３５（Ｈ））。
このとき、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N32) を満たす。これにより、薄膜トランジスタＮ３２のオン状態が継続し、出力端ＯＵＴの電位が低位電源ＶＳＳに維持される（図３５（Ｉ））。また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N40) を満たす。これにより、薄膜トランジスタＮ４０のオン状態が継続し、ノードＦの電位が低位電源ＶＳＳに維持される（図３５（Ｆ））。
また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N37) を満たす。これにより、薄膜トランジスタＮ３７がオン動作し、ノードＢに対する低位電源ＶＳＳの印加を継続する。
このことは、ノードＢがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＮ３１のオフ動作点がずれないこと）を意味する（図３５（Ｅ））。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＢの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、出力パルスの信号振幅に対してセットパルスやリセットパルスの信号振幅を小さくできるだけでなく、バッファ回路の内部についても最終出力段以外で低振幅化を実現できる。このため、前段回路（例えばシフトレジスタ）だけでなく、バッファ回路４５で消費される電力についても他の形態例以上に小さくできる。
（Ｂ−７）形態例７
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図３６にバッファ回路４５の７つ目の形態例を示す。なお、図３６には、図３４との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、形態例６に係る回路構成から薄膜トランジスタＮ５３を除いた回路構成と同じである。すなわち、第２の入力段のおけるブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例６よりも素子数の少ないバッファ回路を実現する。
（ｂ）駆動動作
続いて、図３７に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。
なお、図３７（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図３７（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。
図３７（Ｃ）は、薄膜トランジスタＮ３３のゲート電極配線（ノードＤ）の電位状態を示す。
図３７（Ｄ）は、第１の入力段の出力端が接続される制御配線（ノードＢ）の電位状態を示す。図３７（Ｅ）は、第２の出力段の出力端が接続される制御配線（ノードＦ）の電位状態を示す。図３７（Ｆ）は、薄膜トランジスタＮ３１のゲート電極配線（ノードＡ）の電位状態を示す。図３７（Ｇ）は、第２の入力段の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図３７（Ｈ）は、第１の出力段の出力端ＯＵＴに現れる電位状態を示す。
この形態例の場合も、パルス振幅のレベル変換を第１の出力段の最後段で実現する。このため、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で与えられる。
図３７に示すように、この形態例に係るバッファ回路４５の動作のうち、セットパルスがＨレベルに立ち上がってからリセットパルスがＨレベルに立ち上がるまでの動作は、形態例６と同じである。
そこで、以下では、リセットパルスが立ち上がるタイミングから形態例に係る動作を説明する。
リセットパルスがＬレベルからＨレベルに立ち上がると、今度は、薄膜トランジスタＮ３４とＮ３５がオン動作する。
これに伴い、ノードＢの電位は低位電源ＶＳＳに低下し（図３７（Ｄ））、ノードＣの電位は上昇する（図３７（Ｇ））。ただし、ノードＣの電位は、第２の高位電源ＶＤＤ２に対して薄膜トランジスタＮ３５の閾値電圧Ｖth(N35) だけ低い電位で与えられる。すなわち、ＶＤＤ２−Ｖth(N35) まで上昇する。
なお、ここでのＨレベル（ＶＤＤ２−Ｖth(N35) ）は、以下の３つの条件を満たすことが求められる。
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N32)
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N37)
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N40)
一般に、パルスの振幅（ＶＤＤ２−ＶＳＳ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＨレベルに立ち上がると、薄膜トランジスタＮ３２がオン動作し、出力端ＯＵＴの電位が低位電源ＶＳＳに立ち下がる（図３７（Ｈ））。また、薄膜トランジスタＮ４０がオン動作し、ノードＦの電位が低位電源ＶＳＳに立ち下がる（図３７（Ｅ））。
なお、このとき、オン動作した薄膜トランジスタＮ３４によって、ノードＢの電位は低位電源ＶＳＳに制御される（図３７（Ｄ））。この結果、ノードＡも低位電源ＶＳＳに制御される（図３７（Ｆ））。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時、薄膜トランジスタンＮ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図３７（Ｇ））。この影響により、ノードＣの電位はＨレベルを維持しながらも、その電位はＶｃ２に低下する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＳＳ＞Ｖth(N32)
Ｖｃ２−ＶＳＳ＞Ｖth(N37)
Ｖｃ２−ＶＳＳ＞Ｖth(N40)
これらの条件を満たす限り、薄膜トランジスタＮ３２、Ｎ３７及びＮ４０のオン動作が継続する。
すなわち、薄膜トランジスタＮ３２によって、出力端ＯＵＴに対する低位電源ＶＳＳの印加が継続される。
また、薄膜トランジスタＮ３７によって、ノードＢに対する低位電源ＶＳＳの印加が継続される。従って、薄膜トランジスタＮ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＮ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＡの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、形態例６と同様の動作と効果を、より少ない素子数で実現できる。
（Ｂ−８）形態例８
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図３８にバッファ回路４５の８つ目の形態例を示す。なお、図３８には、図３６との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、形態例７に係る回路構成から薄膜トランジスタＮ５２を除いた回路構成と同じである。すなわち、形態例６に係る回路構成の第１及び第２の入力段からブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例７よりも更に素子数の少ないバッファ回路を実現する。
（ｂ）駆動動作
図３９に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図３９（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図３９（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。
図３９（Ｃ）は、第１の入力段の出力端が接続される制御配線（ノードＢ）の電位状態を示す。
図３９（Ｄ）は、第２の出力段の出力端が接続される制御配線（ノードＦ）の電位状態を示す。図３９（Ｅ）は、薄膜トランジスタＮ３１のゲート電極配線（ノードＡ）の電位状態を示す。図３９（Ｆ）は、第２の入力段の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図３９（Ｇ）は、第１の出力段の出力端ＯＵＴに現れる電位状態を示す。
この形態例の場合も、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で与えられる。
前述したように、この形態例に係るバッファ回路４５は、薄膜トランジスタＮ５３を有しない点において、形態例７に係るバッファ回路４５と共通する。従って、リセットパルスがＨレベルに立ち上がるタイミング以降の動作は、形態例７の駆動動作と同じになる。
そこで、以下では、セットパルスがＨレベルに立ち上がってからリセットパルスがＨレベルに立ち上がるまでの動作を説明する。
セットパルスがＬレベルからＨレベルに立ち上がると、薄膜トランジスタＮ３３とＮ３６がオン動作する。
これに伴い、ノードＢの電位は上昇し（図３９（Ｃ））、ノードＣの電位は低位電源ＶＳＳに低下する（図３９（Ｆ））。
ところで、この形態例の場合には、薄膜トランジスタＮ３３のゲート電極側にブートストラップ回路が存在しない。従って、セットパルスのＨレベルへの立ち上がり直後におけるノードＢの電位は、ＶＤＤ２−Ｖth(N33) で与えられるＨレベルまでしか上昇することができない。
ただし、ノードＢがＨレベルに上昇すると、出力端ＯＵＴの電位もＨレベルに上昇し、ノードＡのブートストラップ動作により、ノードＦの電位は、Ｖａ−Ｖth(N39) まで上昇する。
この上昇後の電位（Ｖａ−Ｖth(N39) ）は、Ｖａ−Ｖth(N39) −ＶＤＤ２＞Ｖth(N41) を満たす。従って、薄膜トランジスタＮ４１がオン動作し、ノードＢに第２の高位電源ＶＤＤ２が供給される状態になる（図３９（Ｃ））。
この動作が、この形態例に特有の動作である。
この後は、セットパルスがＨレベルからＬレベルに立ち下がる際にも、薄膜トランジスタＮ４１によって、ノードＢの電位は第２の高位電源ＶＤＤ２に保たれる。また、同じくノードＢがＨレベルの間、ノードＣは、薄膜トランジスタＮ３８によって低位電源ＶＳＳに固定される。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、形態例７と同様の動作と効果が得られるバッファ回路をより少ない素子数で実現することができる。
（Ｂ−９）形態例９
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図４０にバッファ回路４５の９つ目の形態例を示す。なお、図４０には、図２８との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、形態例３に係る回路構成のうち第１の入力段の部分でレベルシフトを実現する回路構成に対応する。
このため、第２の入力段を構成する薄膜トランジスタＮ３５の主電極と第１の入力段を構成する薄膜トランジスタＮ５２のゲート電極を第２の高位電源ＶＤＤ２（＜ＶＤＤ１）に接続する構造を採用する。これにより、セットパルスとリセットパルスを低振幅化し、形態例３よりも消費電力が少なく済むバッファ回路を実現する。
（ｂ）駆動動作
図４１に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。なお、図４１（Ａ）〜（Ｈ）は、図２９（Ａ）〜（Ｈ）に対応する。
この形態例の場合も、図３５（Ａ）及び図３５（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で与えられる。
まず、セットパルスがＨレベルに立ち上がるタイミングで、第１の入力段のノードＤがＨレベルに立ち上がる（図４１（Ｃ））。これにより、薄膜トランジスタＮ３３がオン動作し、ノードＢの電位が上昇する（図４１（Ｄ））。
このノードＢの電位の上昇に伴い、薄膜トランジスタＮ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃb32 の蓄積電荷分だけ上昇する（図４１（Ｃ））。上昇後の電位Ｖｄが、Ｖｄ−ＶＤＤ１＞Ｖth(N33)
を満たすとき、薄膜トランジスタＮ３３のオン動作時にノードＢの電位が第１の高位電源ＶＤＤ１になる（図４１（Ｄ））。すなわち、パルス振幅のレベル変換が実行される。
前述したようにノードＢが第１の高位電源ＶＤＤ１まで立ち上がると、ノードＡの電位もＨレベルに上昇する。このとき、薄膜トランジスタＮ３１及びＮ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に上昇する（図４１（Ｈ）及び（Ｅ））。
なお、出力端ＯＵＴやノードＦの電位の上昇に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃb31 の蓄積電荷分だけ上昇する（図４１（Ｆ））。
上昇後の電位Ｖａが、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすとき、薄膜トランジスタＮ３１のオン動作時に出力端ＯＵＴの電位が第１の高位電源ＶＤＤ１になる（図４１（Ｈ））。
この際、ノードＦの電位は、Ｖａ−Ｖth(N39) で与えられる電位まで上昇する（図４１（Ｅ））。薄膜トランジスタＮ３９は、ダイオード接続されているためである。
従って、この形態例の場合には、Ｖａ−Ｖth(N39) −ＶＤＤ１＞Ｖth(N41) を満たすことを条件に、薄膜トランジスタＮ４１がオン動作し、ノードＢに第１の高位電源ＶＤＤ１を供給する状態になる。
ところで、このセットパルスがＨレベルの期間、薄膜トランジスタＮ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＮ３２のゲート電位（ノードＣの電位）は、低位電源ＶＳＳに制御される（図４１（Ｇ））。
やがて、セットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＮ４１のゲート電極には、ノードＦを通じてＶａ−Ｖth(N39) で与えられる電位が印加されている（図４１（Ｅ））。このため、オン動作を継続する薄膜トランジスタＮ４１によってノードＢの電位は、第１の高位電源ＶＤＤ１に固定的に保持される（図４１（Ｄ））。この動作が、この形態例に係る特徴的な電位状態である。
従って、セットパルスがＬレベルに立ち下がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＨレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第１の高位電源ＶＤＤ１を維持することで、オン動作した薄膜トランジスタＮ３８を通じて、ノードＣに対する低位電源ＶＳＳの印加が継続される（図４１（Ｇ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＮ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第１の高位電源ＶＤＤ１である間保持される。すなわち、リセットパルスがＨレベルに切り替わるまで、ノードＣは低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３２のリーク電流は最小化される。
なお、ノードＢの電位が第１の高位電源ＶＤＤ１であるということは、薄膜トランジスタＮ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図４１（Ｆ））。このため、第１の出力段の出力端ＯＵＴには、高位電源ＶＤＤ１が継続的に現われる（図４１（Ｈ））。
やがて、リセットパルスがＬレベルからＨレベルになると（図４１（Ｂ））、今度は、薄膜トランジスタＮ３５がオン動作し、ノードＣの電位が上昇する（図４１（Ｇ））。ただし、ノードＣの電位は、第２の高位電源ＶＤＤ２に対して薄膜トランジスタＮ３５の閾値電圧Ｖth(N35) だけ低い電位で与えられる。すなわち、ＶＤＤ２−Ｖth(N35) まで上昇する。
なお、ここでのＨレベル（ＶＤＤ２−Ｖth(N35) ）は、以下の３つの条件を満たすことが求められる。
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N32)
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N37)
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N40)
一般に、パルスの振幅（ＶＤＤ２−ＶＳＳ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＨレベルに立ち上がると、薄膜トランジスタＮ３２がオン動作し、出力端ＯＵＴの電位が低位電源ＶＳＳに立ち下がる（図４１（Ｈ））。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時、薄膜トランジスタンＮ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図４１（Ｇ））。この影響により、ノードＣの電位はＨレベルを維持しながらも、その電位はＶｃ２に低下する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＳＳ＞Ｖth(N32)
Ｖｃ２−ＶＳＳ＞Ｖth(N37)
Ｖｃ２−ＶＳＳ＞Ｖth(N40)
これらの条件を満たす限り、薄膜トランジスタＮ３２、Ｎ３７及びＮ４０のオン動作が継続する。
すなわち、薄膜トランジスタＮ３２によって、出力端ＯＵＴに対する低位電源ＶＳＳの印加が継続される。
また、薄膜トランジスタＮ３７によって、ノードＢに対する低位電源ＶＳＳの印加が継続される。従って、薄膜トランジスタＮ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＮ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＡの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、形態例３と同様の動作と効果が得られるバッファ回路であって、その前段回路（例えばシフトレジスタ）での消費電力が少なく済むバッファ回路を実現することができる。
（Ｂ−１０）形態例１０
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図４２にバッファ回路４５の１０個目の形態例を示す。なお、図４２には、図３０との対応部分に同一符号を付して示す。
図４２と図３０とを対比して分かるように、この形態例に係る回路構成と形態例４に係る回路構成とは同じである。
違いは、この形態例に係るセットパルスとリセットパルスの振幅が、形態例４に比して低振幅化されている点である。すなわち、この形態例の場合には、セットパルスとリセットパルスを、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で駆動する点である。
（ｂ）駆動動作
図４３に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図４３（Ａ）〜図４３（Ｇ）に示す波形は、それぞれ図３１（Ａ）〜図３１（Ｉ）の各波形に対応する。
この形態例の場合も、図４３（Ａ）及び図４３（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で与えられる。
まず、セットパルスがＨレベルに立ち上がるタイミングで、薄膜トランジスタＮ３３とＮ３６がオン動作する。
これに伴い、ノードＢの電位が上昇し（図４３（Ｃ））、ノードＣの電位は低位電源ＶＳＳに低下する（図４３（Ｆ））。
ところで、この形態例の場合には、薄膜トランジスタＮ３３のゲート電極側にブートストラップ回路が存在しない。従って、セットパルスのＨレベルへの立ち上がり直後におけるノードＢの電位は、ＶＤＤ２−Ｖth(N33) で与えられるＨレベルまでしか上昇することができない。
ただし、ノードＢがＨレベルに上昇すると、出力端ＯＵＴの電位もＨレベルに上昇し、ノードＡの電位はブートストラップ電位Ｖａまで上昇する（図４３（Ｅ））。このブートストラップ電位Ｖａは、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすので、出力端ＯＵＴの電位は第１の高位電源ＶＤＤ１に上昇する（図４３（Ｇ））。
また、薄膜トランジスタＮ３９はダイオード接続であるので、ノードＦの電位は、Ｖａ−Ｖth(N39) まで上昇する（図４３（Ｄ））。この上昇後の電位（Ｖａ−Ｖth(N39) ）は、Ｖａ−Ｖth(N39) −ＶＤＤ１＞Ｖth(N41) を満たす。従って、薄膜トランジスタＮ４１がオン動作し、ノードＢに第１の高位電源ＶＤＤ１が供給される状態になる（図４３（Ｃ））。
この動作が、この形態例に特有の動作である。
ところで、このセットパルスがＨレベルの期間、薄膜トランジスタＮ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＮ３２のゲート電位（ノードＣの電位）は、低位電源ＶＳＳに制御される（図４３（Ｆ））。
やがて、セットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＮ４１のゲート電極には、ノードＦを通じてＶａ−Ｖth(N39) で与えられる電位が印加されている（図４３（Ｄ））。
このため、オン動作を継続する薄膜トランジスタＮ４１によってノードＢの電位は、第１の高位電源ＶＤＤ１に固定的に保持される（図４３（Ｃ））。この動作が、この形態例に係る特徴的な電位状態である。
従って、セットパルスがＬレベルに立ち下がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＨレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第１の高位電源ＶＤＤ１を維持することで、オン動作した薄膜トランジスタＮ３８を通じて、ノードＣに対する低位電源ＶＳＳの印加が継続される（図４３（Ｆ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＮ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第１の高位電源ＶＤＤ１である間保持される。すなわち、リセットパルスがＨレベルに切り替わるまで、ノードＣは低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３２のリーク電流は最小化される。
なお、ノードＢの電位が第１の高位電源ＶＤＤ１であるということは、薄膜トランジスタＮ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図４３（Ｅ））。このため、第１の出力段の出力端ＯＵＴには、高位電源ＶＤＤ１が継続的に現われる（図４３（Ｇ））。
やがて、リセットパルスがＬレベルからＨレベルになると（図４３（Ｂ））、今度は、薄膜トランジスタＮ３５がオン動作し、ノードＣの電位がＨレベルに上昇する（図４３（Ｆ））。ただし、ノードＣの電位は、第２の高位電源ＶＤＤ２に対して薄膜トランジスタＮ３５の閾値電圧Ｖth(N35) だけ低い電位で与えられる。すなわち、ＶＤＤ２−Ｖth(N35) まで上昇する。
なお、ここでのＨレベル（ＶＤＤ２−Ｖth(N35) ）は、以下の３つの条件を満たすことが求められる。
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N32)
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N37)
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N40)
一般に、パルスの振幅（ＶＤＤ２−ＶＳＳ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＨレベルに立ち上がると、薄膜トランジスタＮ３２がオン動作し、出力端ＯＵＴの電位が低位電源ＶＳＳに立ち下がる（図４３（Ｇ））。
また、薄膜トランジスタＮ４０がオン動作し、ノードＦの電位が低位電源ＶＳＳに立ち下がる（図４３（Ｄ））。
なお、このとき、オン動作した薄膜トランジスタＮ３４によって、ノードＢの電位は低位電源ＶＳＳに制御される（図４３（Ｃ））。この結果、ノードＡも低位電源ＶＳＳに制御される（図４３（Ｅ））。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時、薄膜トランジスタンＮ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図４３（Ｆ））。この影響により、ノードＣの電位はＨレベルを維持しながらも、その電位はＶｃ２に低下する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＳＳ＞Ｖth(N32)
Ｖｃ２−ＶＳＳ＞Ｖth(N37)
Ｖｃ２−ＶＳＳ＞Ｖth(N40)
これらの条件を満たす限り、薄膜トランジスタＮ３２、Ｎ３７及びＮ４０のオン動作が継続する。
すなわち、薄膜トランジスタＮ３２によって、出力端ＯＵＴに対する低位電源ＶＳＳの印加が継続される。
また、薄膜トランジスタＮ３７によって、ノードＢに対する低位電源ＶＳＳの印加が継続される。従って、薄膜トランジスタＮ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＮ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＡの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、形態例４と同様の動作と効果が得られるバッファ回路であって、その前段回路（例えばシフトレジスタ）での消費電力が少なく済むバッファ回路を実現することができる。
（Ｂ−１１）形態例１１
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図４４にバッファ回路４５の１１個目の形態例を示す。なお、図４４には、図２６との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、第２の出力段の回路構成を除き、形態例２に係る回路構成と基本的に同じである。すなわち、この形態例の場合にも、第１及び第２の入力段と第１の出力段において、それぞれブートストラップ回路を採用する。
違いは、第２の出力段を構成する薄膜トランジスタＮ３９の接続形態である。この形態例の場合、高位電源側の主電極を第３の高位電源ＶＤＤ３（＞ＶＤＤ１＋Ｖth(N41)） に接続する構成を採用する。
（ｂ）駆動動作
図４５に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図４５（Ａ）〜（Ｉ）に示す波形は、それぞれ図２７（Ａ）〜（Ｉ）の各波形に対応する。
この形態例の場合、セットパルス（入力端ＩＮｓ）の信号振幅とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ１の２値で与えられる。
まず、セットパルスがＨレベルに立ち上がるタイミングで、第１の入力段のノードＤがＨレベルに立ち上がる（図４５（Ｃ））。これにより、薄膜トランジスタＮ３３がオン動作し、ノードＢの電位が上昇する（図４５（Ｅ））。
このノードＢの電位の上昇に伴い、薄膜トランジスタＮ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃb32 の蓄積電荷分だけ上昇する（図４５（Ｃ））。上昇後の電位Ｖｄが、Ｖｄ−ＶＤＤ１＞Ｖth(N33)
を満たすとき、薄膜トランジスタＮ３３のオン動作時にノードＢの電位が高位電源ＶＤＤ１になる（図４５（Ｅ））。
前述したようにノードＢが高位電源ＶＤＤ１まで立ち上がると、ノードＡの電位もＨレベルに上昇する。このとき、薄膜トランジスタＮ３１及びＮ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に上昇する（図４５（Ｉ）及び（Ｆ））。
なお、出力端ＯＵＴやノードＦの電位の上昇に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃb31 の蓄積電荷分だけ上昇する（図４５（Ｇ））。
上昇後の電位Ｖａが、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすとき、薄膜トランジスタＮ３１のオン動作時に出力端ＯＵＴの電位が第１の高位電源ＶＤＤ１になる（図４５（Ｉ））。
また、上昇後の電位Ｖａが、Ｖａ−ＶＤＤ３＞Ｖth(N39) を満たすとき、薄膜トランジスタＮ３９のオン動作時におけるノードＦの電位が第３の高位電源ＶＤＤ３になる（図４５（Ｆ））。
前述したように、第３の高位電源ＶＤＤ３は、ＶＤＤ３−ＶＤＤ１＞Ｖth(N41)
を満たすように与えられている。
従って、ノードＦの電位がＨレベルに立ち上がることで、薄膜トランジスタＮ４１がオン動作し、ノードＢに第１の高位電源ＶＤＤ１が供給される状態になる。
ところで、このセットパルスがＨレベルの期間、薄膜トランジスタＮ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＮ３２のゲート電位（ノードＣの電位）は、低位電源ＶＳＳに制御される（図４５（Ｈ））。
やがて、セットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＮ４１のゲート電極には、ノードＦを通じて第３の高位電源ＶＤＤ３が与えられている（図４５（Ｆ））。このため、オン動作を継続する薄膜トランジスタＮ４１によってノードＢの電位は、第１の高位電源ＶＤＤ１に固定的に保持される（図４５（Ｅ））。
従って、セットパルスがＬレベルに立ち下がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＨレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が高位電源ＶＤＤ１を維持することで、オン動作した薄膜トランジスタＮ３８を通じて、ノードＣに対する低位電源ＶＳＳの印加が継続される（図４５（Ｈ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＮ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第１の高位電源ＶＤＤ１である間保持される。すなわち、リセットパルスがＨレベルに切り替わるまで、ノードＣは低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３２のリーク電流は最小化される。
なお、ノードＢの電位が第１の高位電源ＶＤＤ１であるということは、薄膜トランジスタＮ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図４５（Ｇ））。このため、第１の出力段の出力端ＯＵＴには、第１の高位電源ＶＤＤ１が継続的に現われる（図４５（Ｉ））。
やがて、リセットパルスがＬレベルからＨレベルになると（図４５（Ｂ））、今度は、薄膜トランジスタＮ３５がオン動作し、ノードＣの電位が上昇する（図４５（Ｈ））。なお、ノードＣの電位の上昇に伴い、薄膜トランジスタＮ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃb33 の蓄積電荷分だけ上昇する（図４５（Ｄ））。この上昇後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＤＤ１＞Ｖth(N35) を満たすとき、薄膜トランジスタＮ３５のオン動作時にノードＣの電位が第１の高位電源ＶＤＤ１になる（図４５（Ｈ））。
前述したようにノードＣが第１の高位電源ＶＤＤ１まで立ち上がると、薄膜トランジスタＮ３２とＮ４０がオン動作する。これにより、出力端ＯＵＴの電位とノードＦの電位が低位電源ＶＳＳに立ち下がる（図４５（Ｉ）及び（Ｆ））。
ところで、このリセットパルスがＨレベルの期間、薄膜トランジスタＮ３４もオン動作している。このため、ノードＢの電位は低位電源ＶＳＳに制御される（図４５（Ｅ））。また、これに伴い、第１の出力段を構成する薄膜トランジスタＮ３１のゲート電位（ノードＡの電位）も、低位電源ＶＳＳに低下する。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
このとき、ノードＣの電位はＨレベルを維持しながらも、その電位は第１の高位電源ＶＤＤ１からＶｃ２に低下する（図４５（Ｈ））。
このとき、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N32) を満たす。これにより、薄膜トランジスタＮ３２のオン状態が継続し、出力端ＯＵＴの電位が低位電源ＶＳＳに維持される（図４５（Ｉ））。また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N40) を満たす。これにより、薄膜トランジスタＮ４０のオン状態が継続し、ノードＦの電位が低位電源ＶＳＳに維持される（図４５（Ｆ））。
また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N37) を満たす。これにより、薄膜トランジスタＮ３７がオン動作し、ノードＢに対する低位電源ＶＳＳの印加を継続する。
このことは、ノードＢがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＮ３１のオフ動作点がずれないこと）を意味する（図４５（Ｅ））。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＢの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合にも、形態例２と同様の動作と効果が得られるバッファ回路を実現することができる。
（Ｂ−１２）形態例１２
ここでは、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図４６にバッファ回路４５の１２個目の形態例を示す。なお、図４６には、図２８との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、形態例１１に係る回路構成から薄膜トランジスタＮ５３を除いた回路構成と同じである。すなわち、第２の入力段におけるブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例１１よりも素子数の少ないバッファ回路を実現することができる。なお、この形態例は、形態例３に対応する。
（ｂ）駆動動作
図４７に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図４７（Ａ）〜（Ｈ）に示す各波形は、それぞれ図２９（Ａ）〜（Ｈ）に示す各波形に対応する。
この形態例の場合も、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ１の２値で与えられる。
図４７に示すように、この形態例に係るバッファ回路４５の動作のうち、セットパルスがＨレベルに立ち上がってからリセットパルスがＨレベルに立ち上がるまでの動作は、形態例１１と同じである。
そこで、以下では、リセットパルスが立ち上がるタイミングから形態例に係る動作を説明する。
リセットパルスがＬレベルからＨレベルに立ち上がると、今度は、薄膜トランジスタＮ３４とＮ３５がオン動作する。
これに伴い、ノードＢの電位は低位電源ＶＳＳに低下し（図４７（Ｄ））、ノードＣの電位は上昇する（図４７（Ｇ））。ただし、ノードＣの電位は、第１の高位電源ＶＤＤ１に対して薄膜トランジスタＮ３５の閾値電圧Ｖth(N35) だけ低い電位で与えられる。すなわち、ＶＤＤ１−Ｖth(N35) まで上昇する。
なお、ここでのＨレベル（ＶＤＤ１−Ｖth(N35) ）は、以下の３つの条件を満たすことが求められる。
ＶＤＤ１−Ｖth(N35) −ＶＳＳ＞Ｖth(N32)
ＶＤＤ１−Ｖth(N35) −ＶＳＳ＞Ｖth(N37)
ＶＤＤ１−Ｖth(N35) −ＶＳＳ＞Ｖth(N40)
一般に、パルスの振幅（ＶＤＤ１−ＶＳＳ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＨレベルに立ち上がると、薄膜トランジスタＮ３２がオン動作し、出力端ＯＵＴの電位が低位電源ＶＳＳに立ち下がる（図４７（Ｈ））。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時、薄膜トランジスタンＮ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図４７（Ｇ））。この影響により、ノードＣの電位はＨレベルを維持しながらも、その電位はＶｃ２に低下する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＳＳ＞Ｖth(N32)
Ｖｃ２−ＶＳＳ＞Ｖth(N37)
Ｖｃ２−ＶＳＳ＞Ｖth(N40)
これらの条件を満たす限り、薄膜トランジスタＮ３２、Ｎ３７及びＮ４０のオン動作が継続する。
すなわち、薄膜トランジスタＮ３２によって、出力端ＯＵＴに対する低位電源ＶＳＳの印加が継続される。
また、薄膜トランジスタＮ３７によって、ノードＢに対する低位電源ＶＳＳの印加が継続される。従って、薄膜トランジスタＮ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＮ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＡの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、形態例１１と同様の動作と効果が得られるバッファ回路をより少ない素子数で実現することができる。
（Ｂ−１３）形態例１３
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図４８にバッファ回路４５の１３個目の形態例を示す。なお、図４８には、図３０との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、形態例１２に係る回路構成から薄膜トランジスタＮ５２を除いた回路構成と同じである。すなわち、形態例１１に係る回路構成の第１及び第２の入力段からブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例１２よりも更に素子数の少ないバッファ回路を実現することができる。なお、この形態例は形態例４に対応する。
（ｂ）駆動動作
図４９に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図４９（Ａ）〜（Ｇ）に示す波形は、それぞれ図３１（Ａ）〜（Ｇ）の各波形に対応する。
この形態例の場合も、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ１の２値で与えられる。
前述したように、この形態例に係るバッファ回路４５は、薄膜トランジスタＮ５３を有しない点において、形態例１２に係るバッファ回路４５と共通する。従って、リセットパルスがＨレベルに立ち上がるタイミング以降の動作は、形態例１２の駆動動作と同じになる。
そこで、以下では、セットパルスがＨレベルに立ち上がってからリセットパルスがＨレベルに立ち上がるまでの動作を説明する。
セットパルスがＬレベルからＨレベルに立ち上がると、薄膜トランジスタＮ３３とＮ３６がオン動作する。
これに伴い、ノードＢの電位は上昇し（図４９（Ｃ））、ノードＣの電位は低位電源ＶＳＳに低下する（図４９（Ｆ））。
ところで、この形態例の場合には、薄膜トランジスタＮ３３のゲート電極側にブートストラップ回路が存在しない。従って、セットパルスのＨレベルへの立ち上がり直後におけるノードＢの電位は、ＶＤＤ１−Ｖth(N33) で与えられるＨレベルまでしか上昇することができない。
ただし、このノードＢのＨレベルへの上昇に伴うノードＡのブートストラップ動作により、ノードＦの電位は第３の高位電源ＶＤＤ３まで上昇する。
この第３の高位電源ＶＤＤ３は、前述したように、ＶＤＤ３−ＶＤＤ１＞Ｖth(N41)
を満たす。従って、薄膜トランジスタＮ４１がオン動作し、ノードＢに第１の高位電源ＶＤＤ１が供給される状態になる（図４９（Ｃ））。
この後は、セットパルスがＨレベルからＬレベルに立ち下がる際にも、薄膜トランジスタＮ４１によって、ノードＢの電位は第１の高位電源ＶＤＤ１に保たれる。また、同じくノードＢがＨレベルの間、ノードＣは、薄膜トランジスタＮ３８によって低位電源ＶＳＳに固定される。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、形態例１２と同様の動作と効果が得られるバッファ回路をより少ない素子数で実現することができる。
（Ｂ−１４）形態例１４
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図５０にバッファ回路４５の１４個目の形態例を示す。なお、図５０には、図４４との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、形態例１１に係る回路構成のうち第１及び第２の入力段の部分でレベルシフトを実現する回路構成に対応する。
このため、第１及び第２の入力段のブートストラップ回路を構成する薄膜トランジスタＮ５２及びＮ５３のゲート電極を第２の高位電源ＶＤＤ２（＜ＶＤＤ１）に接続する構造を採用する。これにより、セットパルスとリセットパルスを低振幅化し、前段回路における更なる低消費電力化を実現する。
第１及び第２の入力段と第１の出力段の各出力端に、ブートストラップ補完容量Ｃｂ３１、Ｃｂ３２及びＣｂ３３を接続する。もっとも、薄膜トランジスタＮ３１、Ｎ３３及びＮ３５のゲート容量が十分大きい場合には、ブートストラップ補完容量Ｃｂ３１、Ｃｂ３２及びＣｂ３３は配置しなくても良い。なお、この形態例は、形態例５に対応する。
（ｂ）駆動動作
図５１に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図５１（Ａ）〜図５１（Ｉ）に示す波形は、それぞれ図３３（Ａ）〜図３３（Ｉ）の各波形に対応する。
この形態例の場合、図５１（Ａ）及び図５１（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で与えられる。
まず、セットパルスがＨレベルに立ち上がるタイミングで、第１の入力段のノードＤがＨレベルに立ち上がる（図５１（Ｃ））。これにより、薄膜トランジスタＮ３３がオン動作し、ノードＢの電位が上昇する（図５１（Ｅ））。
このノードＢの電位の上昇に伴い、薄膜トランジスタＮ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃｂ３２の蓄積電荷分だけ上昇する（図５５（Ｃ））。上昇後の電位Ｖｄが、Ｖｄ−ＶＤＤ１＞Ｖth(N33) を満たすとき、薄膜トランジスタＮ３３のオン動作時にノードＢの電位が第１の高位電源ＶＤＤ１になる（図５１（Ｅ））。
前述したようにノードＢが第１の高位電源ＶＤＤ１まで立ち上がると、ノードＡの電位もＨレベルに上昇する。このとき、薄膜トランジスタＮ３１及びＮ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に上昇する（図５１（Ｉ）及び（Ｆ））。
なお、出力端ＯＵＴやノードＦの電位の上昇に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ上昇する（図５１（Ｇ））。
上昇後の電位Ｖａが、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすとき、薄膜トランジスタＮ３１のオン動作時における出力端ＯＵＴの電位が、第１の高位電源ＶＤＤ１になる（図５１（Ｉ））。
また、上昇後の電位Ｖａは、Ｖａ−ＶＤＤ３＞Ｖth(N39) を満たす。これにより、薄膜トランジスタＮ３９のオン動作時におけるノードＦの電位が第３の高位電源ＶＤＤ３になる（図５１（Ｆ））。
前述したように、第３の高位電源ＶＤＤ３は、ＶＤＤ３−ＶＤＤ１＞Ｖth(N41)
を満たすように与えられている。
従って、薄膜トランジスタＮ４１がオン動作し、ノードＢに第１の高位電源ＶＤＤ１を供給する状態になる。
ところで、このセットパルスがＨレベルの期間、薄膜トランジスタＮ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＮ３２のゲート電位（ノードＣの電位）は、低位電源ＶＳＳに制御される（図５１（Ｈ））。
やがて、セットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＮ４１のゲート電極には、ノードＦを通じ、第３の高位電源ＶＤＤ３が与えられている（図５５（Ｆ））。このため、オン動作を継続する薄膜トランジスタＮ４１によってノードＢの電位は、第１の高位電源ＶＤＤ１に固定的に保持される（図５５（Ｅ））。
従って、セットパルスがＬレベルに立ち下がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＨレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第１の高位電源ＶＤＤ１を維持することで、オン動作した薄膜トランジスタＮ３８を通じて、ノードＣに対する低位電源ＶＳＳの印加が継続される（図５５（Ｈ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＮ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第１の高位電源ＶＤＤ１である間保持される。すなわち、リセットパルスがＨレベルに切り替わるまで、ノードＣは低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３２のリーク電流は最小化される。
なお、ノードＢの電位が第１の高位電源ＶＤＤ１であるということは、薄膜トランジスタＮ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図５１（Ｇ））。このため、第１の出力段の出力端ＯＵＴには、第１の高位電源ＶＤＤ１が継続的に現われる（図５１（Ｉ））。
やがて、リセットパルスがＬレベルからＨレベルになると（図５１（Ｂ））、今度は、薄膜トランジスタＮ３５がオン動作し、ノードＣの電位が上昇する（図３３（Ｈ））。なお、ノードＣの電位の上昇に伴い、薄膜トランジスタＮ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃｂ３３の蓄積電荷分だけ上昇する（図５１（Ｄ））。この上昇後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＤＤ１＞Ｖth(N35) を満たすとき、薄膜トランジスタＮ３５のオン動作時にノードＣの電位が第１の高位電源ＶＤＤ１になる（図５１（Ｈ））。
前述したようにノードＣが第１の高位電源ＶＤＤ１まで立ち上がると、薄膜トランジスタＮ３２とＮ４０がオン動作する。これにより、出力端ＯＵＴの電位とノードＦの電位が低位電源ＶＳＳに立ち下がる（図５１（Ｉ）及び（Ｆ））。
ところで、このリセットパルスがＨレベルの期間、薄膜トランジスタＮ３４もオン動作している。このため、ノードＢの電位は低位電源ＶＳＳに制御される（図５１（Ｅ））。また、これに伴い、第１の出力段を構成する薄膜トランジスタＮ３１のゲート電位（ノードＡの電位）も、低位電源ＶＳＳに低下する。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
このとき、ノードＣの電位はＨレベルを維持しながらも、その電位は第１の高位電源ＶＤＤ１からＶｃ２に低下する（図５１（Ｈ））。
このとき、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N32) を満たす。これにより、薄膜トランジスタＮ３２のオン状態が継続し、出力端ＯＵＴの電位が低位電源ＶＳＳに維持される（図５１（Ｉ））。また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N40) を満たす。これにより、薄膜トランジスタＮ４０のオン状態が継続し、ノードＦの電位が低位電源ＶＳＳに維持される（図５１（Ｆ））。
また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N37) を満たす。これにより、薄膜トランジスタＮ３７がオン動作し、ノードＢに対する低位電源ＶＳＳの印加を継続する。
このことは、ノードＢがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＮ３１のオフ動作点がずれないこと）を意味する（図５１（Ｅ））。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＢの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合にも、形態例２と同様の効果を実現できる。
しかも、この形態例に係る回路構成のバッファ回路４５の場合には、出力パルスの信号振幅に対してセットパルスやリセットパルスの信号振幅を小さくできる。このため、前段回路（例えばシフトレジスタ）での消費電力を他の形態例以上に小さくできる。
（Ｂ−１５）形態例１５
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図５２にバッファ回路４５の１５個目の形態例を示す。なお、図５２には、図４４との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、第１の出力段の部分でレベルシフトを実現する回路構成に対応する。
このため、出力段の最後尾に位置する薄膜トランジスタＮ３１及びＮ３２にのみ第１の高位電源ＶＤＤ１を印加し、その前段に位置する薄膜トランジスタには、第２の高位電源ＶＤＤ２（＜ＶＤＤ１）を印加する構造を採用する。これにより、セットパルスとリセットパルスの低振幅化に加え、バッファ回路４５内における更なる低消費電力化を実現する。なお、この形態例は、形態例６に対応する。
（ｂ）駆動動作
図５３に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図５３（Ａ）〜図５３（Ｉ）に示す波形は、それぞれ図３５（Ａ）〜図３５（Ｉ）の各波形に対応する。
この形態例の場合も、図５３（Ａ）及び図５３（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で与えられる。
まず、セットパルスがＨレベルに立ち上がるタイミングで、第１の入力段のノードＤがＨレベルに立ち上がる（図５３（Ｃ））。これにより、薄膜トランジスタＮ３３がオン動作し、ノードＢの電位が上昇する（図５３（Ｅ））。
このノードＢの電位の上昇に伴い、薄膜トランジスタＮ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃｂ３２の蓄積電荷分だけ上昇する（図５３（Ｃ））。上昇後の電位Ｖｄが、Ｖｄ−ＶＤＤ２＞Ｖth(N33) を満たすとき、薄膜トランジスタＮ３３のオン動作時におけるノードＢの電位が第２の高位電源ＶＤＤ２になる（図５３（Ｅ））。
前述したようにノードＢが第２の高位電源ＶＤＤ２まで立ち上がると、ノードＡの電位もＨレベルに上昇する。このとき、薄膜トランジスタＮ３１及びＮ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に上昇する（図５３（Ｉ）及び（Ｆ））。
なお、出力端ＯＵＴやノードＦの電位の上昇に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ上昇する（図５３（Ｇ））。
上昇後の電位Ｖａが、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすとき、薄膜トランジスタＮ３１のオン動作時における出力端ＯＵＴの電位が第１の高位電源ＶＤＤ１になる（図５３（Ｉ））。すなわち、パルス振幅のレベル変換が実行される。
また、上昇後の電位Ｖａは、Ｖａ−ＶＤＤ３＞Ｖth(N39) を満たす。これにより、薄膜トランジスタＮ３９のオン動作時におけるノードＦの電位が第３の高位電源ＶＤＤ３になる（図５３（Ｆ））。
前述したように、第３の高位電源ＶＤＤ３は、ＶＤＤ３−ＶＤＤ１＞Ｖth(N41)
を満たすように与えられている。
従って、この形態例の場合には、ＶＤＤ３−ＶＤＤ２＞Ｖth(N41) を満たし、薄膜トランジスタＮ４１がオン動作する。これにより、薄膜トランジスタＮ４１は、ノードＢに第２の高位電源ＶＤＤ２を供給する状態になる。
ところで、このセットパルスがＨレベルの期間、薄膜トランジスタＮ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＮ３２のゲート電位（ノードＣの電位）は、低位電源ＶＳＳに制御される（図５３（Ｈ））。
やがて、セットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＮ４１のゲート電極には、ノードＦを通じて第３の高位電源ＶＤＤ３が印加されている（図３５（Ｆ））。このため、オン動作を継続する薄膜トランジスタＮ４１により、ノードＢの電位は第２の高位電源ＶＤＤ２に固定的に保持される（図５３（Ｅ））。
従って、セットパルスがＬレベルに立ち下がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＨレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第２の高位電源ＶＤＤ２を維持することで、オン動作した薄膜トランジスタＮ３８を通じて、ノードＣに対する低位電源ＶＳＳの印加が継続される（図５３（Ｈ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＮ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第２の高位電源ＶＤＤ２である間保持される。すなわち、リセットパルスがＨレベルに切り替わるまで、ノードＣは低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３２のリーク電流は最小化される。
なお、ノードＢの電位が第２の高位電源ＶＤＤ２であるということは、薄膜トランジスタＮ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図５３（Ｇ））。このため、第１の出力段の出力端ＯＵＴには、高位電源ＶＤＤ１が継続的に現われる（図５３（Ｉ））。
やがて、リセットパルスがＬレベルからＨレベルになると（図５３（Ｂ））、今度は、薄膜トランジスタＮ３５がオン動作し、ノードＣの電位が上昇する（図５３（Ｈ））。なお、ノードＣの電位の上昇に伴い、薄膜トランジスタＮ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃｂ３３の蓄積電荷分だけ上昇する（図５３（Ｄ））。この上昇後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＤＤ２＞Ｖth(N35) を満たすとき、薄膜トランジスタＮ３５のオン動作時にノードＣの電位が第２の高位電源ＶＤＤ２になる（図５３（Ｈ））。
前述したようにノードＣが第２の高位電源ＶＤＤ２まで立ち上がると、薄膜トランジスタＮ３２とＮ４０がオン動作する。これにより、出力端ＯＵＴの電位とノードＦの電位が低位電源ＶＳＳに立ち下がる（図５３（Ｉ）及び（Ｆ））。
ところで、このリセットパルスがＨレベルの期間、薄膜トランジスタＮ３４もオン動作している。このため、ノードＢの電位は低位電源ＶＳＳに制御される（図５３（Ｅ））。また、これに伴い、第１の出力段を構成する薄膜トランジスタＮ３１のゲート電位（ノードＡの電位）も、低位電源ＶＳＳに低下する。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
このとき、ノードＣの電位はＨレベルを維持しながらも、その電位は第２の高位電源ＶＤＤ２からＶｃ２に低下する（図５３（Ｈ））。
このとき、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N32) を満たす。これにより、薄膜トランジスタＮ３２のオン状態が継続し、出力端ＯＵＴの電位が低位電源ＶＳＳに維持される（図５３（Ｉ））。また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N40) を満たす。これにより、薄膜トランジスタＮ４０のオン状態が継続し、ノードＦの電位が低位電源ＶＳＳに維持される（図５３（Ｆ））。
また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＳＳ＞Ｖth(N37) を満たす。これにより、薄膜トランジスタＮ３７がオン動作し、ノードＢに対する低位電源ＶＳＳの印加を継続する。
このことは、ノードＢがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＮ３１のオフ動作点がずれないこと）を意味する（図５３（Ｅ））。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＢの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、出力パルスの信号振幅に対してセットパルスやリセットパルスの信号振幅を小さくできるだけでなく、バッファ回路の内部についても最終出力段以外で低振幅化を実現できる。このため、前段回路（例えばシフトレジスタ）だけでなく、バッファ回路４５で消費される電力についても他の形態例以上に小さくできる。
（Ｂ−１６）形態例１６
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図５４にバッファ回路４５の１６個目の形態例を示す。なお、図５４には、図４４との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、形態例１５に係る回路構成から薄膜トランジスタＮ５３を除いた回路構成と同じである。すなわち、第２の入力段のおけるブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例１５よりも素子数の少ないバッファ回路を実現する。なお、この形態例は、形態例７に対応する。
（ｂ）駆動動作
図５５に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。
なお、図５５（Ａ）〜（Ｈ）に示す波形は、それぞれ図３７（Ａ）〜（Ｈ）に示す各波形に対応する。
この形態例の場合も、パルス振幅のレベル変換を第１の出力段の最後段で実現する。このため、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で与えられる。
図５５に示すように、この形態例に係るバッファ回路４５の動作のうち、セットパルスがＨレベルに立ち上がってからリセットパルスがＨレベルに立ち上がるまでの動作は、形態例１５と同じである。
そこで、以下では、リセットパルスが立ち上がるタイミングから形態例に係る動作を説明する。
リセットパルスがＬレベルからＨレベルに立ち上がると、今度は、薄膜トランジスタＮ３４とＮ３５がオン動作する。
これに伴い、ノードＢの電位は低位電源ＶＳＳに低下し（図５５（Ｄ））、ノードＣの電位は上昇する（図５５（Ｇ））。ただし、ノードＣの電位は、第２の高位電源ＶＤＤ２に対して薄膜トランジスタＮ３５の閾値電圧Ｖth(N35) だけ低い電位で与えられる。すなわち、ＶＤＤ２−Ｖth(N35) まで上昇する。
なお、ここでのＨレベル（ＶＤＤ２−Ｖth(N35) ）は、以下の３つの条件を満たすことが求められる。
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N32)
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N37)
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N40)
一般に、パルスの振幅（ＶＤＤ２−ＶＳＳ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＨレベルに立ち上がると、薄膜トランジスタＮ３２がオン動作し、出力端ＯＵＴの電位が低位電源ＶＳＳに立ち下がる（図５５（Ｈ））。また、薄膜トランジスタＮ４０がオン動作し、ノードＦの電位が低位電源ＶＳＳに立ち下がる（図５５（Ｅ））。
なお、このとき、オン動作した薄膜トランジスタＮ３４によって、ノードＢの電位は低位電源ＶＳＳに制御される（図５５（Ｄ））。この結果、ノードＡも低位電源ＶＳＳに制御される（図５５（Ｆ））。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時、薄膜トランジスタンＮ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図５５（Ｇ））。この影響により、ノードＣの電位はＨレベルを維持しながらも、その電位はＶｃ２に低下する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＳＳ＞Ｖth(N32)
Ｖｃ２−ＶＳＳ＞Ｖth(N37)
Ｖｃ２−ＶＳＳ＞Ｖth(N40)
これらの条件を満たす限り、薄膜トランジスタＮ３２、Ｎ３７及びＮ４０のオン動作が継続する。
すなわち、薄膜トランジスタＮ３２によって、出力端ＯＵＴに対する低位電源ＶＳＳの印加が継続される。
また、薄膜トランジスタＮ３７によって、ノードＢに対する低位電源ＶＳＳの印加が継続される。従って、薄膜トランジスタＮ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＮ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＡの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、形態例１５と同様の動作と効果を、より少ない素子数で実現できる。
（Ｂ−１７）形態例１７
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図５６にバッファ回路４５の１７個目の形態例を示す。なお、図５６には、図５２との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、形態例１６に係る回路構成から薄膜トランジスタＮ５２を除いた回路構成と同じである。すなわち、形態例１５に係る回路構成の第１及び第２の入力段からブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例１６よりも更に素子数の少ないバッファ回路を実現する。なお、この形態例は、形態例８に対応する。
（ｂ）駆動動作
図５７に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図５７（Ａ）〜（Ｇ）に示す波形は、それぞれ図３９（Ａ）〜（Ｇ）に示す各波形に対応する。
この形態例の場合も、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で与えられる。
前述したように、この形態例に係るバッファ回路４５は、薄膜トランジスタＮ５３を有しない点において、形態例１６に係るバッファ回路４５と共通する。従って、リセットパルスがＨレベルに立ち上がるタイミング以降の動作は、形態例１６の駆動動作と同じになる。
そこで、以下では、セットパルスがＨレベルに立ち上がってからリセットパルスがＨレベルに立ち上がるまでの動作を説明する。
セットパルスがＬレベルからＨレベルに立ち上がると、薄膜トランジスタＮ３３とＮ３６がオン動作する。
これに伴い、ノードＢの電位は上昇し（図５７（Ｃ））、ノードＣの電位は低位電源ＶＳＳに低下する（図５７（Ｆ））。
ところで、この形態例の場合には、薄膜トランジスタＮ３３のゲート電極側にブートストラップ回路が存在しない。従って、セットパルスのＨレベルへの立ち上がり直後におけるノードＢの電位は、ＶＤＤ２−Ｖth(N33) で与えられるＨレベルまでしか上昇することができない。
ただし、ノードＢがＨレベルに立ち上がると、出力端ＯＵＴの電位もＨレベルに上昇し、ノードＡのブートストラップ動作により、ノードＦの電位は第３の高位電源ＶＤＤ３まで上昇する。
この上昇後の第３の高位電源ＶＤＤ３は、ＶＤＤ３−ＶＤＤ２＞Ｖth(N41)
を満たす。従って、薄膜トランジスタＮ４１がオン動作し、ノードＢに第２の高位電源ＶＤＤ２が供給される状態になる（図５７（Ｃ））。
この後は、セットパルスがＨレベルからＬレベルに立ち下がる際にも、薄膜トランジスタＮ４１によって、ノードＢの電位は第２の高位電源ＶＤＤ２に保たれる。また、同じくノードＢがＨレベルの間、ノードＣは、薄膜トランジスタＮ３８によって低位電源ＶＳＳに固定される。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、形態例１６と同様の動作と効果が得られるバッファ回路をより少ない素子数で実現することができる。
（Ｂ−１８）形態例１８
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図５８にバッファ回路４５の１８個目の形態例を示す。なお、図５８には、図４６との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路４５は、形態例１２に係る回路構成のうち第１の入力段の部分でレベルシフトを実現する回路構成に対応する。
このため、第２の入力段を構成する薄膜トランジスタＮ３５の主電極と第１の入力段を構成する薄膜トランジスタＮ５２のゲート電極を第２の高位電源ＶＤＤ２（＜ＶＤＤ１）に接続する構造を採用する。これにより、セットパルスとリセットパルスを低振幅化し、形態例１２よりも消費電力が少なく済むバッファ回路を実現する。なお、この形態例は、形態例９に対応する。
（ｂ）駆動動作
図５９に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。なお、図５９（Ａ）〜（Ｈ）は、図４１（Ａ）〜（Ｈ）に対応する。
この形態例の場合も、図５９（Ａ）及び図５９（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で与えられる。
まず、セットパルスがＨレベルに立ち上がるタイミングで、第１の入力段のノードＤがＨレベルに立ち上がる（図５９（Ｃ））。これにより、薄膜トランジスタＮ３３がオン動作し、ノードＢの電位が上昇する（図５９（Ｄ））。
このノードＢの電位の上昇に伴い、薄膜トランジスタＮ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃb32 の蓄積電荷分だけ上昇する（図５９（Ｃ））。上昇後の電位Ｖｄが、Ｖｄ−ＶＤＤ１＞Ｖth(N33)
を満たすとき、薄膜トランジスタＮ３３のオン動作時にノードＢの電位が第１の高位電源ＶＤＤ１になる（図５９（Ｄ））。すなわち、パルス振幅のレベル変換が実行される。
前述したようにノードＢが第１の高位電源ＶＤＤ１まで立ち上がると、ノードＡの電位もＨレベルに上昇する。このとき、薄膜トランジスタＮ３１及びＮ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に上昇する（図５９（Ｈ）及び（Ｅ））。
なお、出力端ＯＵＴやノードＦの電位の上昇に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃb31 の蓄積電荷分だけ上昇する（図５９（Ｆ））。
上昇後の電位Ｖａが、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすとき、薄膜トランジスタＮ３１のオン動作時に出力端ＯＵＴの電位が第１の高位電源ＶＤＤ１になる（図５９（Ｈ））。
また、上昇後の電位Ｖａは、Ｖａ−ＶＤＤ３＞Ｖth(N39) を満たす。これにより、薄膜トランジスタＮ３９のオン動作時におけるノードＦの電位が第３の高位電源ＶＤＤ３になる（図５９（Ｄ））。
前述したように、第３の高位電源ＶＤＤ３は、ＶＤＤ３−ＶＤＤ１＞Ｖth(N41)
を満たすように与えられている。
従って、薄膜トランジスタＮ４１がオン動作し、ノードＢに第１の高位電源ＶＤＤ１を供給する状態になる。
ところで、このセットパルスがＨレベルの期間、薄膜トランジスタＮ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＮ３２のゲート電位（ノードＣの電位）は、低位電源ＶＳＳに制御される（図５９（Ｇ））。
やがて、セットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＮ４１のゲート電極には、ノードＦを通じて第３の高位電源ＶＤＤ３が印加されている（図５９（Ｅ））。このため、オン動作を継続する薄膜トランジスタＮ４１によってノードＢの電位は、第１の高位電源ＶＤＤ１に固定的に保持される（図５９（Ｄ））。この動作が、この形態例に係る特徴的な電位状態である。
従って、セットパルスがＬレベルに立ち下がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＨレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第１の高位電源ＶＤＤ１を維持することで、オン動作した薄膜トランジスタＮ３８を通じて、ノードＣに対する低位電源ＶＳＳの印加が継続される（図５９（Ｇ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＮ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第１の高位電源ＶＤＤ１である間保持される。すなわち、リセットパルスがＨレベルに切り替わるまで、ノードＣは低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３２のリーク電流は最小化される。
なお、ノードＢの電位が第１の高位電源ＶＤＤ１であるということは、薄膜トランジスタＮ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図５９（Ｆ））。このため、第１の出力段の出力端ＯＵＴには、高位電源ＶＤＤ１が継続的に現われる（図５９（Ｈ））。
やがて、リセットパルスがＬレベルからＨレベルになると（図５９（Ｂ））、今度は、薄膜トランジスタＮ３５がオン動作し、ノードＣの電位が上昇する（図５９（Ｇ））。ただし、ノードＣの電位は、第２の高位電源ＶＤＤ２に対して薄膜トランジスタＮ３５の閾値電圧Ｖth(N35) だけ低い電位で与えられる。すなわち、ＶＤＤ２−Ｖth(N35) まで上昇する。
なお、ここでのＨレベル（ＶＤＤ２−Ｖth(N35) ）は、以下の３つの条件を満たすことが求められる。
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N32)
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N37)
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N40)
一般に、パルスの振幅（ＶＤＤ２−ＶＳＳ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＨレベルに立ち上がると、薄膜トランジスタＮ３２がオン動作し、出力端ＯＵＴの電位が低位電源ＶＳＳに立ち下がる（図５９（Ｈ））。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時、薄膜トランジスタンＮ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図５９（Ｇ））。この影響により、ノードＣの電位はＨレベルを維持しながらも、その電位はＶｃ２に低下する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＳＳ＞Ｖth(N32)
Ｖｃ２−ＶＳＳ＞Ｖth(N37)
Ｖｃ２−ＶＳＳ＞Ｖth(N40)
これらの条件を満たす限り、薄膜トランジスタＮ３２、Ｎ３７及びＮ４０のオン動作が継続する。
すなわち、薄膜トランジスタＮ３２によって、出力端ＯＵＴに対する低位電源ＶＳＳの印加が継続される。
また、薄膜トランジスタＮ３７によって、ノードＢに対する低位電源ＶＳＳの印加が継続される。従って、薄膜トランジスタＮ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＮ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＡの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、形態例１２と同様の動作と効果が得られるバッファ回路であって、その前段回路（例えばシフトレジスタ）での消費電力が少なく済むバッファ回路を実現することができる。
（Ｂ−１９）形態例１９
ここでも、形態例２の変形例に係るバッファ回路４５を説明する。
（ａ）回路構成
図６０にバッファ回路４５の１９個目の形態例を示す。なお、図６０には、図４８との対応部分に同一符号を付して示す。
図６０と図４８とを対比して分かるように、この形態例に係る回路構成と形態例１３に係る回路構成とは同じである。
違いは、この形態例に係るセットパルスとリセットパルスの振幅が、形態例１３に比して低振幅化されている点である。すなわち、この形態例の場合には、セットパルスとリセットパルスを、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で駆動する点である。なお、この形態例は、形態例１０に対応する。
（ｂ）駆動動作
図６１に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図６１（Ａ）〜図６１（Ｇ）に示す波形は、それぞれ図４３（Ａ）〜図４３（Ｉ）の各波形に対応する。
この形態例の場合も、図６１（Ａ）及び図６１（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＳＳとＶＤＤ２（＜ＶＤＤ１）の２値で与えられる。
まず、セットパルスがＨレベルに立ち上がるタイミングで、薄膜トランジスタＮ３３とＮ３６がオン動作する。
これに伴い、ノードＢの電位が上昇し（図６１（Ｃ））、ノードＣの電位は低位電源ＶＳＳに低下する（図６１（Ｆ））。
ところで、この形態例の場合には、薄膜トランジスタＮ３３のゲート電極側にブートストラップ回路が存在しない。従って、セットパルスのＨレベルへの立ち上がり直後におけるノードＢの電位は、ＶＤＤ２−Ｖth(N33) で与えられるＨレベルまでしか上昇することができない。
ただし、ノードＢがＨレベルに上昇すると、出力端ＯＵＴの電位もＨレベルに上昇し、ノードＡの電位はブートストラップ電位Ｖａまで上昇する（図６１（Ｅ））。このブートストラップ電位Ｖａは、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすので、出力端ＯＵＴの電位は第１の高位電源ＶＤＤ１に上昇する（図６１（Ｇ））。
また、上昇後の電位Ｖａは、Ｖａ−ＶＤＤ３＞Ｖth(N39) を満たす。これにより、薄膜トランジスタＮ３９のオン動作時におけるノードＦの電位が第３の高位電源ＶＤＤ３になる（図６１（Ｄ））。
前述したように、第３の高位電源ＶＤＤ３は、ＶＤＤ３−ＶＤＤ１＞Ｖth(N41)
を満たすように与えられている。
従って、薄膜トランジスタＮ４１がオン動作し、ノードＢに第１の高位電源ＶＤＤ１が供給される状態になる（図６１（Ｃ））。
ところで、このセットパルスがＨレベルの期間、薄膜トランジスタＮ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＮ３２のゲート電位（ノードＣの電位）は、低位電源ＶＳＳに制御される（図６１（Ｆ））。
やがて、セットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＮ４１のゲート電極には、ノードＦを通じて第３の高位電源ＶＤＤ３が印加されている（図６１（Ｄ））。
このため、オン動作を継続する薄膜トランジスタＮ４１によってノードＢの電位は、第１の高位電源ＶＤＤ１に固定的に保持される（図６１（Ｃ））。この動作が、この形態例に係る特徴的な電位状態である。
従って、セットパルスがＬレベルに立ち下がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＨレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第１の高位電源ＶＤＤ１を維持することで、オン動作した薄膜トランジスタＮ３８を通じて、ノードＣに対する低位電源ＶＳＳの印加が継続される（図６１（Ｆ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＮ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第１の高位電源ＶＤＤ１である間保持される。すなわち、リセットパルスがＨレベルに切り替わるまで、ノードＣは低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３２のリーク電流は最小化される。
なお、ノードＢの電位が第１の高位電源ＶＤＤ１であるということは、薄膜トランジスタＮ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図６１（Ｅ））。このため、第１の出力段の出力端ＯＵＴには、高位電源ＶＤＤ１が継続的に現われる（図６１（Ｇ））。
やがて、リセットパルスがＬレベルからＨレベルになると（図６１（Ｂ））、今度は、薄膜トランジスタＮ３５がオン動作し、ノードＣの電位がＨレベルに上昇する（図６１（Ｆ））。ただし、ノードＣの電位は、第２の高位電源ＶＤＤ２に対して薄膜トランジスタＮ３５の閾値電圧Ｖth(N35) だけ低い電位で与えられる。すなわち、ＶＤＤ２−Ｖth(N35) まで上昇する。
なお、ここでのＨレベル（ＶＤＤ２−Ｖth(N35) ）は、以下の３つの条件を満たすことが求められる。
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N32)
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N37)
ＶＤＤ２−Ｖth(N35) −ＶＳＳ＞Ｖth(N40)
一般に、パルスの振幅（ＶＤＤ２−ＶＳＳ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＨレベルに立ち上がると、薄膜トランジスタＮ３２がオン動作し、出力端ＯＵＴの電位が低位電源ＶＳＳに立ち下がる（図６１（Ｇ））。
また、薄膜トランジスタＮ４０がオン動作し、ノードＦの電位が低位電源ＶＳＳに立ち下がる（図６１（Ｄ））。
なお、このとき、オン動作した薄膜トランジスタＮ３４によって、ノードＢの電位は低位電源ＶＳＳに制御される（図６１（Ｃ））。この結果、ノードＡも低位電源ＶＳＳに制御される（図６１（Ｅ））。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時、薄膜トランジスタンＮ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図６１（Ｆ））。この影響により、ノードＣの電位はＨレベルを維持しながらも、その電位はＶｃ２に低下する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＳＳ＞Ｖth(N32)
Ｖｃ２−ＶＳＳ＞Ｖth(N37)
Ｖｃ２−ＶＳＳ＞Ｖth(N40)
これらの条件を満たす限り、薄膜トランジスタＮ３２、Ｎ３７及びＮ４０のオン動作が継続する。
すなわち、薄膜トランジスタＮ３２によって、出力端ＯＵＴに対する低位電源ＶＳＳの印加が継続される。
また、薄膜トランジスタＮ３７によって、ノードＢに対する低位電源ＶＳＳの印加が継続される。従って、薄膜トランジスタＮ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＮ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＡの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路４５の場合には、形態例１３と同様の動作と効果が得られるバッファ回路であって、その前段回路（例えばシフトレジスタ）での消費電力が少なく済むバッファ回路を実現することができる。
（Ｂ−２０）形態例２０
前述した各形態例の場合では、一組のセットパルスとリセットパルスが入力されるバッファ回路について説明したが、複数組のセットパルスとリセットパルスを入力するバッファ回路も構成できる。
ここでは、２組のセットパルスとリセットパルスがバッファ回路に入力される場合について考える。
図６２に、形態例２に係るバッファ回路４５（図２６）における第１及び第２の入力段を並列に接続した回路例を示す。なお、図６２においては、各段の出力端にブートストラップ補完容量Ｃｂを接続して表している。
図６２では、第１組のセットパルスとリセットパルスに対応する薄膜トランジスタＮ３３、Ｎ３４、Ｎ３５、Ｎ３６、Ｎ５２及びＮ５３を、Ｎ３３１、Ｎ３４１、Ｎ３５１、Ｎ３６１、Ｎ５２１及びＮ５３１で示す。
また、図６２では、第２組のセットパルスとリセットパルスに対応する薄膜トランジスタＮ３３、Ｎ３４、Ｎ３５、Ｎ３６、Ｎ５２及びＮ５３を、Ｎ３３２、Ｎ３４２、Ｎ３５２、Ｎ３６２、Ｎ５２２及びＮ５３２で示す。
このように、２組のセットパルスとリセットパルスを入力することができれば、出力パルスのパルス幅やパルスの出力タイミングを複合的に可変できるバッファ回路を実現することができる。
なお、セットパルスとリセットパルスの入力数はそれぞれ必要に応じて決めれば良い。また、セットパルスとリセットパルスの入力数が同数である必要もない。この種の回路構成の採用により、制御信号（セットパルス、リセットパルス）数が複数あるマルチ入力のバッファ回路を実現することができる。
また、図３７の場合には、第１及び第２の入力段を構成するＮ３３１とＮ３３２、Ｎ３４１とＮ３４２、Ｎ３５１とＮ３５２、Ｎ３６１とＮ３６２がそれぞれ出力端について並列に接続されているが、これらの一部又は全部が、２つの動作電源（例えばＶＤＤ１とＶＳＳ）の間に直列に接続されても良い。
勿論、この形態例の構造は、この明細書で提案するその他の形態例についても適用可能である。例えば図６３に示すように、形態例１１に係る回路構成を有するバッファ回路４５（図４４）における第１及び第２の入力段を並列に接続した回路構成を採用しても良い。この図６３においても、各段の出力端には、ブートストラップ補完容量Ｃｂが接続されているものとする。
図６３でも、第１組のセットパルスとリセットパルスに対応する薄膜トランジスタＮ３３、Ｎ３４、Ｎ３５、Ｎ３６、Ｎ５２及びＮ５３を、Ｎ３３１、Ｎ３４１、Ｎ３５１、Ｎ３６１、Ｎ５２１及びＮ５３１で示す。
また、図６３でも、第２組のセットパルスとリセットパルスに対応する薄膜トランジスタＮ３３、Ｎ３４、Ｎ３５、Ｎ３６、Ｎ５２及びＮ５３を、Ｎ３３２、Ｎ３４２、Ｎ３５２、Ｎ３６２、Ｎ５２２及びＮ５３２で示す。
（Ｂ−２１）形態例２１
前述した各形態例の場合には、第１の出力段を構成する薄膜トランジスタＮ３１の一方の主電極に第１の高位電源ＶＤＤ１が接続される場合について説明した。
しかしながら、この第１の高位電源ＶＤＤ１の印加に代えて、パルス信号線（任意の制御パルスが与えられる信号線）を接続することもできる。
（ａ）回路例１
図６４に、形態例２の出力段を構成する薄膜トランジスタＮ３１に制御パルスＶpulse を印加する場合の回路構成を示す。
図６５に、この回路例に係るセットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図６５（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図６５（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。
図６５（Ｃ）は、薄膜トランジスタＮ３３のゲート電極配線（ノードＤ）の電位状態を示す。
図６５（Ｄ）は、薄膜トランジスタＮ３５のゲート電極配線（ノードＥ）の電位状態を示す。図６５（Ｅ）は、第１の入力段の出力端が接続される制御配線（ノードＢ）の電位状態を示す。図６５（Ｆ）は、第２の出力段の出力端が接続される制御配線（ノードＦ）の電位状態を示す。図６５（Ｇ）は、薄膜トランジスタＮ３１のゲート電極配線（ノードＡ）の電位状態を示す。図６５（Ｈ）は、第２の入力段の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図６５（Ｉ）は、別配線に印加される制御パルスＶpulse の電位状態を示す。図６５（Ｊ）は、出力段の出力端ＯＵＴに現れる電位状態を示す。
まず、セットパルスがＨレベルに立ち上がるタイミングから説明する。
セットパルスがＨレベル（第１の高位電源ＶＤＤ１）に立ち上がると、第１の入力段のノードＤがＨレベルに立ち上がる（図６５（Ｃ））。これにより、薄膜トランジスタＮ３３がオン動作し、ノードＢの電位が上昇する（図６５（Ｅ））。
なお、ノードＢの電位の上昇に伴い、薄膜トランジスタＮ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃｂ３２の蓄積電荷分だけ上昇する（図６５（Ｃ））。この上昇後の電位がＶｄである。この電位Ｖｄが、Ｖｄ−ＶＤＤ１＞Ｖth(N33) を満たすとき、薄膜トランジスタＮ３３のオン動作時におけるノードＢの電位が第１の高位電源ＶＤＤ１になる（図６５（Ｅ））。
前述したようにノードＢが第１の高位電源ＶＤＤ１まで立ち上がると、ノードＡの電位がＶＤＤ１−Ｖth(N51) で与えられる電位に変化する（図６５（Ｆ））。
ただし、パルス信号線に印加される制御パルスＶpulse の電位は低位電源ＶＳＳであるため（図６５（Ｉ））、出力端ＯＵＴの電位は低位電源ＶＳＳのままである（図６５（Ｊ））。
一方、薄膜トランジスタＮ３９は、このノードＡの電位によってオン動作する。このとき、ノードＦの電位は、ＶＤＤ１−Ｖth(N51) −Ｖth(N39) で与えられる。
このノードＦの電位により薄膜トランジスタＮ４１はオン動作し、ノードＢに第１の高位電源ＶＤＤ１を印加する状態になる。
なお、このセットパルスがＨレベルの期間、薄膜トランジスタＮ３６がオン動作しているので、薄膜トランジスタＮ３２のゲート電位（ノードＣの電位）は、低位電源ＶＳＳに制御される（図６５（Ｈ））。
やがて、セットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとＣの両方に飛び込むように作用する。
ただし、この際、ノードＢに対しては、オン状態にある薄膜トランジスタＮ４１よりＨレベルの電位の供給が継続している。従って、セットパルスの電位変化の飛び込みの影響は軽微である。
また、ノードＢがＨレベルを維持することで、薄膜トランジスタＮ３８がオン動作し、ノードＣの電位は低位電源ＶＳＳに固定される。このため、ノードＣがセットパルスの飛び込みの影響を受けることはない。結果的に、薄膜トランジスタＮ３２のオフ動作点がずれずに済む。
この電位状態は、基本的に、リセットパルスがＨレベルに切り替わるまで維持される。
ところで、この形態例の場合、セットパルスが低位電源ＶＳＳに立ち下がったタイミング以降に、Ｈレベルを高位電源ＶＤＤ１とする制御パルスＶpulse がパルス信号線に入力される（図６５（Ｉ））。この形態例に場合、制御パルスＶpulse
は２つのパルスで構成される。１つ目のパルスは、立ち上がりと立ち下がりの両方が矩形のパルスである。２つ目のパルスは、立ち上がりのみ矩形であり、立ち下がりはなだらかである。
この制御パルスＶpulse の入力によって薄膜トランジスタＮ３１はオン動作し、出力端ＯＵＴの電位が上昇する。この出力端ＯＵＴの電位の上昇に伴い、薄膜トランジスタＮ３１のゲート電位（ノードＡの電位）は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ上昇する（図６５（Ｇ））。上昇後の電位Ｖａが、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすとき、薄膜トランジスタＮ３１のオン動作時に出力端ＯＵＴの電位が高位電源ＶＤＤ１になる（図６５（Ｊ））。
なお、このノードＡの電位上昇に伴い、ノードＦの電位は、Ｖａ−Ｖth(N39)
に上昇する。勿論、この上昇後の電位は、薄膜トランジスタＮ４１をオン動作させるのに十分な電位である。
やがて、リセットパルスがＬレベルからＨレベルになると（図６５（Ｂ））、今度は、薄膜トランジスタＮ３５がオン動作し、ノードＣの電位が上昇する（図６５（Ｈ））。なお、ノードＣの電位の上昇に伴い、薄膜トランジスタＮ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃｂ３３の蓄積電荷分だけ上昇する（図６５（Ｄ））。この上昇後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＤＤ１＞Ｖth(N35) を満たすとき、薄膜トランジスタＮ３５のオン動作時におけるノードＣの電位が第１の高位電源ＶＤＤ１になる（図６５（Ｈ））。
前述したようにノードＣが第１の高位電源ＶＤＤ１まで立ち上がると、薄膜トランジスタＮ３２とＮ４０がオン動作する。これにより、出力端ＯＵＴとノードＦの電位は、低位電源ＶＳＳに遷移する（図６５（Ｊ）及び（Ｆ））。
ところで、このリセットパルスがＨレベルの期間、薄膜トランジスタＮ３４もオン動作している。従って、ノードＢの電位は低位電源ＶＳＳに制御される（図６５（Ｅ））。また、これに伴い、出力段を構成する薄膜トランジスタＮ３１のゲート電位（ノードＡの電位）も、低位電源ＶＳＳに低下する。
やがて、リセットパルスはＨレベルからＬレベルに立ち下がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む。
図６５（Ｈ）に示すように、ノードＣの電位はＨレベルを維持しながらも、その電位は高位電源ＶＤＤ１からＶｃ２に低下する。
このとき、ノードＣの電位Ｖｃ２が、Ｖｃ２−ＶＳＳ＞Ｖth(N32) を満たすとき、薄膜トランジスタＮ３２のオン状態が継続し、出力端ＯＵＴの電位が低位電源ＶＳＳに維持される（図６５（Ｊ））。
また、ノードＣの電位Ｖｃ２が、Ｖｃ２−ＶＳＳ＞Ｖth(N37) を満たすことで、薄膜トランジスタＮ３７がオン動作し、ノードＢに対する低位電源ＶＳＳの印加を継続する。
このことは、ノードＣがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＮ３１のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＨレベルに切り替わるまでノードＢの電位は低位電源ＶＳＳに保持される。結果的に、薄膜トランジスタＮ３１のリーク電流を最小化することができる。
この回路構成の採用により、ノードＡのブートストラップ動作は、パルス信号線に印加される制御パルスＶpulse （図６５（Ｉ））が第１の高位電源ＶＤＤ１に立ち上がるタイミングに同期して実行される。従って、図６５（Ｉ）に示すように、セット信号の立ち上がりタイミングとリセット信号の立ち上がりタイミングで挟まれた期間に入力される制御パルスＶpulse の電位変化を抜き出した出力パルスが出力端ＯＵＴに現れることになる。
このように、この形態例に係る回路構成の採用により、出力パルスの波形の調整が可能になる。例えば出力パルスを複数回のパルスに分割したり、トランジェント（立ち上がり・立ち下がり）特性を調整することが可能になる。
（ｂ）回路例２
図６６に、形態例１１の出力段を構成する薄膜トランジスタＮ３１に制御パルスＶpulse を印加する場合の回路構成を示す。
図６７に、この回路例に係るセットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図６７（Ａ）〜（Ｊ）の波形は、それぞれ図６５（Ａ）〜（Ｊ）の各波形に対応する。
図６７と図６５を比較して分かるように、基本的な動作は同じである。違いは、セットパルスがＨレベルからＬレベルに立ち下がってからリセットパルスがＨレベルに立ち上がるまでの期間におけるノードＦ（図６７（Ｆ））の電位である。以下では、この相違点に関する電位変化についてのみ説明する。
セットパルスがＨレベルからＬレベルに立ち下がるとき、容量カップリングにより、セットパルスの電位変化がノードＢとＣの両方に飛び込むように作用する。
この回路例の場合も、ノードＢに対しては、オン状態にある薄膜トランジスタＮ４１よりＨレベルの電位の供給が継続する。このため、この回路例の場合も、セットパルスの電位変化の飛び込みの影響は軽微になる。
この状態で、Ｈレベルを高位電源ＶＤＤ１とする制御パルスＶpulse がパルス信号線に入力される（図６７（Ｉ））。この制御パルスＶpulse の入力によって薄膜トランジスタＮ３１はオン動作し、出力端ＯＵＴの電位が上昇する。この出力端ＯＵＴの電位の上昇に伴い、薄膜トランジスタＮ３１のゲート電位（ノードＡの電位）は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ上昇する（図６７（Ｇ））。上昇後の電位Ｖａが、Ｖａ−ＶＤＤ１＞Ｖth(N31) を満たすとき、薄膜トランジスタＮ３１のオン動作時に出力端ＯＵＴの電位が高位電源ＶＤＤ１になる（図６７（Ｊ））。
また、このノードＡの電位上昇に伴い、Ｖａ−ＶＤＤ３＞Ｖth(N39)
を満たす状態になる。この結果、ノードＦの電位は、第３の高位電源ＶＤＤ３に上昇する。
この上昇後の電位は、薄膜トランジスタＮ４１をオン動作させるのに十分な電位である。従って、ノードＢに対する第１の高位電源ＶＤＤ１の供給は継続する。また、ＨレベルのノードＢを通じて薄膜トランジスタＮ３８がオン動作し、ノードＣの電位が低位電源ＶＳＳに固定される。
その他の駆動動作は、基本的に回路例１と同じである。
（Ｃ）制御線駆動部の構成（ＰＭＯＳ型）
続いて、画素アレイ部や制御線駆動部がＰＭＯＳのみで構成される場合に好適な制御線駆動部の回路例について説明する。
まず、画素アレイ部がＰＭＯＳ型の薄膜トランジスタ構造のみで形成される場合のサブ画素１１の等価回路例を図６８及び図６９に示す。
図６８に示すサブ画素１１の構成は、図２の各薄膜トランジスタをＮＭＯＳ型からＰＭＯＳ型に置き換えた以外は、基本的に同じ回路構成である。従って、その駆動波形は、図７０に示すように、図４における書込制御線ＷＳＬと点灯制御線ＬＳＬのＨレベルとＬレベルをそれぞれ入れ替えた関係になる。
図６９に示すサブ画素１１の構成は、図３の各薄膜トランジスタをＮＭＯＳ型からＰＭＯＳ型に置き換えた以外は、基本的に同じ回路構成である。なお、ＰＭＯＳ型の薄膜トランジスタはＬレベルでオン動作する。従って、その駆動波形は、図４における書込制御線ＷＳＬと点灯制御線ＬＳＬのＨレベルとＬレベルをそれぞれ入れ替えた関係になる。点灯制御線ＬＳＬはＯＬＥＤに順バイアスが印加されるときが発光期間となるので、図４と同様のタイミングである。
因みに、図６８に示すサブ画素１１は、有機ＥＬ素子ＯＬＥＤの点灯動作と消灯動作を、点灯制御トランジスタＰ３のオン・オフ制御によって実現する駆動方式を採用する場合の回路構成である。一方、図６９に示すサブ画素１１は、有機ＥＬ素子ＯＬＥＤの点灯動作と消灯動作を、点灯制御線ＬＳＬの電位変化によって実現する駆動方式を採用する場合の回路構成に対応する。なお、図６９の場合、点灯制御線ＬＳＬは電流供給線としても機能する。
図７１に、ＰＭＯＳ型の薄膜トランジスタのみで形成される制御線駆動部の構成例を示す。
図７１に示す制御線駆動部は、セット信号転送用のシフトレジスタ６１と、リセット信号転送用のシフトレジスタ６３と、各シフト段から出力されるセット信号とリセット信号に基づいて相補動作するバッファ回路６５とで構成される。
なお、バッファ回路６５は、セット信号の入力によりＬレベルを出力し、リセット信号の入力によりＨレベルを出力する。
図７２に、この制御線駆動部の駆動パルス波形を示す。なお、図７２（Ａ）〜（Ｃ）は、セット信号転送用のシフトレジスタ６１の出力パルスscan1 を示す。また、図７２（Ｄ）〜（Ｆ）は、リセット信号転送用のシフトレジスタ６３の出力パルスscan2 を示す。また、図７２（Ｇ）〜（Ｉ）は、バッファ回路６５の出力パルスout を示す。
図７２（Ｇ）〜（Ｉ）に示すように、バッファ回路６５の出力パルスout
のパルス幅は、バッファ回路６５に入力されるセット信号とリセット信号の入力タイミングの時間差に一致する。従って、セット信号とリセット信号の転送間隔を制御することにより、バッファ回路６５の出力パルスout のパルス幅を自由に設定することが可能になる。
以下では、バッファ回路６５の形態例を説明する。
（Ｃ−１）形態例１
（ａ）回路構成
図７３にバッファ回路６５の１つ目の形態例を示し、図７４に対応する駆動波形を示す。
図７３に示すバッファ回路６５は、出力段７１と、第１の入力段７３と、第２の入力段７５で構成される。
出力段７１は、高位電源ＶＤＤと低位電源ＶＳＳ１の間に、ＰＭＯＳ型の薄膜トランジスタＰ３１及びＰ３２を直列に接続した回路構成を有している。このうち、薄膜トランジスタＰ３１は低位電源ＶＳＳ１側に接続され、薄膜トランジスタＰ３２は高位電源ＶＤＤ側に接続される。なお、薄膜トランジスタＰ３１とＰ３２の接続中点がバッファ回路６５の出力端ＯＵＴになる。
この形態例の場合、薄膜トランジスタＰ３１のゲート電極と出力端の間には、ブートストラップ補完容量Ｃｂ３１を接続する。もっとも、薄膜トランジスタＰ３１のゲート容量が十分大きい場合、ブートストラップ補完容量Ｃｂ３１は配置しなくても良い。
また、出力段７１には、薄膜トランジスタＰ３１のブートストラップ時のゲート電位Ｖｇと第１の入力段７３の出力電位との電位差を吸収するための薄膜トランジスタＰ５１が配置される。ここで、ＰＭＯＳ型の薄膜トランジスタＰ５１の主電極の一方は、薄膜トランジスタＰ３１のゲート電極配線（制御配線であるノードＡ）に接続され、他方は制御配線であるノードＢに接続される。また、薄膜トランジスタＰ５１のゲート電極は、低位電源ＶＳＳ１に接続される。
なお、ノードＢには、電位保持用の容量（以下、「保持容量」という。）Ｃｓ１が接続される。同様に、薄膜トランジスタＰ３２のゲート電極配線（制御配線であるノードＣ）には、保持容量Ｃｓ２が接続される。これらは、ノードＢ及びＣの配線容量が小さい場合に、その補完用に接続される。これらの補完容量を配置することにより、薄膜トランジスタのオフリークや配線間容量を介した飛び込み等の誤動作の要因となるノード電位の変動を小さくすることができる。
第１の入力段７３と第２の入力段７５は、基本的に出力段７１と同じ回路構成である。
まず、第１の入力段７３の回路構成を説明する。第１の入力段７３は、低位電源ＶＳＳ１と高位電源ＶＤＤの間に、ＰＭＯＳ型の薄膜トランジスタＰ３３及びＰ３４を直列に接続した回路構成を有している。このうち、薄膜トランジスタＰ３３は低位電源ＶＳＳ１側に接続され、薄膜トランジスタＰ３４は高位電源ＶＤＤ側に接続される。なお、薄膜トランジスタＰ３３とＰ３４の接続中点が出力端となり、ノードＢに接続される。
また、薄膜トランジスタＰ３３のゲート電極と出力端の間には、ブートストラップ補完容量Ｃｂ３２が接続される。やはり、薄膜トランジスタＰ３３のゲート容量が十分大きい場合には、ブートストラップ補完容量Ｃｂ３２は配置しなくても良い。
また、薄膜トランジスタＰ３３のブートストラップ時のゲート電位Ｖｇとセットパルス用の入力端に現れる電位との間に生じる電位差を吸収する薄膜トランジスタＰ５２が配置される。
ここで、ＰＭＯＳ型の薄膜トランジスタＰ５２の主電極の一方は、薄膜トランジスタＰ３３のゲート電極配線（制御配線であるノードＤ）に接続され、他方はセットパルス用の入力端ＩＮｓに接続される。また、薄膜トランジスタＰ５２のゲート電極は、低位電源ＶＳＳ１に接続される。
一方、薄膜トランジスタＰ３４のゲート電極は、リセットパルス用の入力端ＩＮｒに接続される。このように、第１の入力段７３は、セットパルスとリセットパルスによって動作が制御される。
次に、第２の入力段７５の回路構成を説明する。第２の入力段７５は、低位電源ＶＳＳ１と高位電源ＶＤＤの間に、ＰＭＯＳ型の薄膜トランジスタＰ３５及びＰ３６を直列に接続した回路構成を有している。このうち、薄膜トランジスタＰ３５は低位電源ＶＳＳ１側に接続され、薄膜トランジスタＰ３６は高位電源ＶＤＤ側に接続される。なお、薄膜トランジスタＰ３５とＰ３６の接続中点が出力端となり、ノードＣに接続される。
また、薄膜トランジスタＰ３５のゲート電極と出力端の間には、ブートストラップ補完容量Ｃｂ３３が接続される。やはり、薄膜トランジスタＰ３５のゲート容量が十分大きい場合には、ブートストラップ補完容量Ｃｂ３３は配置しなくても良い。
また、薄膜トランジスタＰ３５のブートストラップ時のゲート電位Ｖｇとリセットパルス用の入力端に現れる電位との間に生じる電位差を吸収する薄膜トランジスタＰ５３が配置される。
ここで、ＰＭＯＳ型の薄膜トランジスタＰ５３の主電極の一方は、薄膜トランジスタＰ３５のゲート電極配線（制御配線であるノードＥ）に接続され、他方はリセットパルス用の入力端ＩＮｒに接続される。また、薄膜トランジスタＰ５３のゲート電極は、低位電源ＶＳＳ１に接続される。
一方、薄膜トランジスタＰ３６のゲート電極は、セットパルス用の入力端ＩＮｓに接続される。このように、第２の入力段７５におけるセットパルスとリセットパルスの薄膜トランジスタとの接続関係は、第１の入力段７３の接続関係と逆の関係に設定される。
なお、各薄膜トランジスタＰ３１（Ｐ３３，Ｐ３５）のブートゲインｇb は次式で与えられる。
ｇb ＝（Ｃｇ＋Ｃｂ）／（Ｃｇ＋Ｃｂ＋Ｃｐ）
ただし、Ｃｇはゲート容量であり、Ｃｂは薄膜トランジスタのゲート電極に接続するブートストラップ補完容量であり、ＣｐはノードＡ（ノードＤ，ノードＥ）の寄生容量（Ｃｇ、Ｃｂを除いた配線容量）である。
寄生容量Ｃｐの存在がブートストラップゲインを劣化させる原因である。従って、前述したように、ブートストラップ補完容量を配置してブートストラップゲインを上げることが、各薄膜トランジスタのオン動作を確実にする上で好ましい。
（ｂ）駆動動作
続いて、図７４に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。
図７４（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図７４（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。
図７４（Ｃ）は、薄膜トランジスタＰ３３のゲート電極配線（ノードＤ）の電位状態を示す。
図７４（Ｄ）は、薄膜トランジスタＰ３５のゲート電極配線（ノードＥ）の電位状態を示す。図７４（Ｅ）は、第１の入力段７３の出力端が接続される制御配線（ノードＢ）の電位状態を示す。図７４（Ｆ）は、薄膜トランジスタＰ３１のゲート電極配線（ノードＡ）の電位状態を示す。図７４（Ｇ）は、第２の入力段７５の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図７４（Ｈ）は、出力段７１の出力端ＯＵＴに現れる電位状態を示す。
図７４に示すように、セットパルス（入力端ＩＮｓ）の信号振幅は、ＶＳＳ１とＶＤＤの２値で与えられる。一方、リセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＳＳ１とＶＤＤの２値で与えられる。このように、シフトレジスタ６１及び６３から与えられるパルス信号は、バッファ回路６５に供給される２つの電源電位と同じである。
この形態例の場合、セットパルスがＬレベルに立ち下がるタイミングは、出力段７１の出力端に現れる出力パルスの立ち下がりタイミングを与えるタイミングとして規定されている。一方、リセットパルスがＨレベルに立ち下がるタイミングは、出力段７１の出力端に現われる出力パルスの立ち上がりタイミングを与えるタイミングとして規定されている。図７４（Ａ）及び（Ｂ）に示すように、セットパルスがまずＬレベルに立ち下がり、遅れてリセットパルスがＬレベルに立ち下がる。
まず、セットパルスがＬレベルに立ち下がるタイミングで、第１の入力段７３のノードＤがＬレベルに立ち下がる。これにより、薄膜トランジスタＰ３３がオン動作し、ノードＢの電位が降下する（図７４（Ｅ））。
なお、ノードＢの電位の降下に伴い、薄膜トランジスタＰ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃｂ３２の蓄積電荷分だけ降下する（図７４（Ｃ））。この降下後の電位がＶｄである。この電位Ｖｄが、Ｖｄ−ＶＳＳ１＜Ｖth(P33) を満たすとき、薄膜トランジスタＰ３３のオン動作時にノードＢの電位が低位電源ＶＳＳ１になる（図７４（Ｅ））。
前述したようにノードＢが低位電源ＶＳＳ１まで立ち上がると、ノードＡの電位もＬレベルに降下して薄膜トランジスタＰ３１がオン動作し、出力端ＯＵＴの電位が降下する（図７４（Ｈ））。
なお、出力端ＯＵＴの電位の降下に伴い、薄膜トランジスタＰ３１のゲート電位（ノードＡの電位）は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ降下する（図７４（Ｆ））。この降下後の電位がＶａである。この電位Ｖａが、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすとき、薄膜トランジスタＰ３１のオン動作時に出力端ＯＵＴの電位が低位電源ＶＳＳ１になる（図７４（Ｈ））。
ところで、このセットパルスがＬレベルの期間では、薄膜トランジスタＰ３６もオン動作している。このため、出力段７１を構成する薄膜トランジスタＰ３２のゲート電位（ノードＣの電位）は、高位電源ＶＤＤに制御される（図７４（Ｇ））。
やがて、セットパルスはＬレベルからＨレベルに立ち上がる。しかし、ノードＢ及びＣには保持容量Ｃｓ１及びＣｓ２が接続されており、セットパルスがＬレベルのときの電位状態が保持されている。従って、この電位状態が、リセットパルスがＨレベルからＬレベルに切り替わるまで保持される。
リセットパルスがＬレベルになると（図７４（Ｂ））、今度は、薄膜トランジスタＰ３５がオン動作し、ノードＣの電位が降下する（図７４（Ｇ））。なお、ノードＣの電位の降下に伴い、薄膜トランジスタＰ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃｂ３３の蓄積電荷分だけ降下する（図７４（Ｄ））。この降下後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＳＳ１＜Ｖth(P35) を満たすとき、薄膜トランジスタＰ３５のオン動作時にノードＣの電位が低位電源ＶＳＳ１になる（図７４（Ｇ））。
前述したようにノードＣが低位電源ＶＳＳ１まで立ち下がると、薄膜トランジスタＰ３２がオン動作し、出力端ＯＵＴの電位が高位電源ＶＤＤに立ち上がる（図７４（Ｈ））。
ところで、このリセットパルスがＬレベルの期間では、薄膜トランジスタＰ３４もオン動作している。このため、ノードＢの電位は高位電源ＶＤＤに制御される（図７４（Ｅ））。また、これに伴い、出力段７１を構成する薄膜トランジスタＰ３１のゲート電位（ノードＡの電位）も、高位電源ＶＤＤに上昇する。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。しかし、ノードＢ及びＣには保持容量Ｃｓ１及びＣｓ２が接続されており、リセットパルスがＬレベルのときの電位状態が保持されている。従って、この電位状態が、セットパルスがＨレベルからＬレベルに切り替わるまで保持される。
以上の動作により、セットパルスがＬレベルに立ち下がるタイミングで出力パルスがＬレベルに立ち下がり、リセットパルスがＬレベルに立ち下がるタイミングで出力パルスがＨレベルに立ち上がるバッファ回路６５が実現される。
（ｃ）効果
以上説明したように、形態例に係る回路構成のバッファ回路６５の採用により、セットパルスとリセットパルスが駆動すべき負荷は、それぞれ薄膜トランジスタＰ３３、Ｐ３６とＰ３４及びＰ３５のゲート容量に限定できる。従って、セットパルス及びリセットパルスの供給源に求められる駆動能力を小さくすることができる。このため、当該駆動パルスの供給源における消費電力を小さくできる。
また、第１及び第２の入力段を配置したことにより、セットパルスとリセットパルスが共にＨレベルの期間にも、出力段７１を構成する薄膜トランジスタＰ３１及びＰ３２の制御配線（ノードＡ及びＣ）に対する電位の供給を継続することができる。このため、出力段７１に電流負荷が接続される場合でも、出力パルスの電位を保持し続けることができる。
すなわち、形態例に係るバッファ回路を、図６８に示すサブ画素１１の電流供給線ＰＳＬを駆動する第２の制御線駆動部３５や図６９に示すサブ画素１１の点灯制御線ＬＳＬを駆動する第２の制御線駆動部３５に実装することができる。勿論、その他の制御線を駆動する制御線駆動部に対しても適用することができる。例えばサブ画素１１内の薄膜トランジスタのゲート電極電圧を制御する第１の制御線駆動部３３にも形態例に係るバッファ回路に適用することができる。
また、図７４（Ｆ）及び（Ｇ）に示すように、２つの薄膜トランジスタＰ３１とＰ３２が同時にオン状態に制御されることはない。すなわち、薄膜トランジスタＰ３１とＰ３２は相補的に動作する。従って、出力段７１に貫通電流が流れることはなく、ＣＭＯＳ型の出力バッファと同じ低消費電力型の動作が可能な片チャネル型のバッファ回路を実現することができる。
（Ｃ−２）形態例２
（ａ）形態例１の注意点
前述したように、形態例１に係る回路構成のバッファ回路６５は、基本的に貫通電流が流れない低消費電力型の回路デバイスである。ところで、形態例１に係るバッファ回路６５の場合には、ブートストラップゲインを高めるため、薄膜トランジスタＰ３３及びＰ３５のゲート容量やブートストラップ補完容量Ｃｂ３２及びＣｂ３３の容量値を大きな値に定めている。
しかし、容量が大きいということは、セットパルスやリセットパルスの電位変化が、各入力段の出力端（ノードＢ及びＣ）に飛び込み易くなることを意味する。具体的には、セットパルスやリセットパルスがＬレベルからＨレベルに変化する際の電位変化によって、出力端（ノードＢ及びＣ）の電位が想定電位から上昇する現象が発生する。この際、ゲート拡散容量やブートストラップ補完容量Ｃｂ３２及びＣｂ３３はカップリング容量として機能する。ここで、ゲート拡散容量とは薄膜トランジスタのゲートとソース（又はゲートとドレイン）間の寄生容量のことであり、ゲート容量は薄膜トランジスタがオン動作しているときにできるチャネルとゲート間の容量である。
図７５に、ゲート拡散容量やブートストラップ補完容量Ｃｂ３２及びＣｂ３３を通じて発生するパルスの飛び込みを加味したタイミングチャートを示す。
ノードＢ（図７５（Ｅ））では、低位電源ＶＳＳ１であるべき電位がＶｂ１に上昇し、高位電源ＶＤＤであるべき電位がＶｂ２に上昇することが分かる。また、ノードＣ（図７５（Ｇ））では、低位電源ＶＳＳ１であるべき電位がＶｃ２に上昇し、高位電源ＶＤＤであるべき電位がＶｃ１に上昇することが分かる。
図７５に示すように、セットパルスとリセットパルスが共にＨレベルの期間は、ノードＢやノードＣがフローティング状態で動作する。このため、パルスの飛び込みによる電位低下は、図７３に示す回路構成を採用する限り、避け得ないものである。もっとも、パルスの飛び込み量が小さければ、バッファ回路６５の動作上問題になることはない。駆動動作に問題が生じないのは、ＶＳＳ１−Ｖｂ１＞Ｖth(P51) 及びＶｃ２−ＶＤＤ＜Ｖth(P32) を満たす場合である。
ＶＳＳ１−Ｖｂ１＞Ｖth(P51) を満たせば、ノードＡのフローティング期間中も、薄膜トランジスタＰ５１がオン動作することはなく、ノードＡはブートストラップ電位Ｖａを保持することができる。従って、出力パルスのＬレベルとして低位電源ＶＳＳ１が出力される。
また、Ｖｃ２−ＶＤＤ＜Ｖth(P32) を満たせば、薄膜トランジスタＰ３２のオン動作が可能となり、出力パルスを確実に高位電源ＶＤＤに引き上げることができる。
ただし、低消費電力化を考慮すると、ノードＢ及びＣの電位がパルスの飛び込みによって高位電源ＶＤＤより高い電位に上昇することが問題になる。
図７６に、ＰＭＯＳトランジスタにおけるＩｄｓ−Ｖｇｓ特性を示す。図７６に示すように、一般的な構造のＰＭＯＳトランジスタでは、ゲート・ソース間電圧Ｖｇｓが正（＞０）の領域で電流Ｉｄｓが増加する傾向がある。この現象をＩｂａｃｋが跳ねると表現する。図７７に、ＰＭＯＳ薄膜トランジスタのＩｄｓ−Ｖｇｓ特性の測定結果を示す。
図７７からは、Ｉｂａｃｋが跳ねていること、Ｉｂａｃｋの跳ね方にバラツキがあることが分かる。
消費電力の観点からは（貫通電流を最小化する観点からは）、オフ動作時における薄膜トランジスタＰ３１及びＰ３２のゲート・ソース間電圧Ｖgsが、Ｉｄｓが最も低くなるＶｇｓ＝０付近であることが望まれる。
ところが、前述の通り、パルスの飛込みによりノードＢ（Ａ）及びＣの電位が高位電源ＶＤＤ（＝０Ｖ）より高くなると、薄膜トランジスタＰ３１及びＰ３２の動作点は、Ｉｂａｃｋの跳ねている領域に遷移してしまう。しかも、図７７に示したように、この領域のリーク電流Ｉｄｓは、薄膜トランジスタの特性バラツキの影響を受ける。
通常、相補回路では、オン電流に対してオフ電流が十分に小さければ駆動上問題ないが、出力パルスの立ち上がり立下り（トランジェント）特性を考えると、そのリーク電流Ｉｄｓの差が出力パルスの波形に影響する。
更に、パルスの飛び込み量が想定量以上になる可能性もある。例えばノードＤからノードＢへのカップリング量が想定量以上に大きくなり、ノードＢの電位Ｖｂ１が薄膜トランジスタＰ５１のカットオフ電位より大きくなる可能性がある。この場合、ＶＳＳ１−Ｖｂ１＜Ｖth(P51) となり、薄膜トランジスタＰ５１がオン動作する。
図７８に、ノードＤからノードＢへのカップリング量が大きい場合のタイミングチャートを示す。なお、図７８（Ａ）〜（Ｈ）は、図７５（Ａ）〜（Ｈ）に対応する。
この場合、セットパルスがＬレベルからＨレベルに立ち上がった後のノードＡの電位とノードＢの電位は同じになる。すなわち、図７８（Ｆ）に示すように、ノードＡの電位はＶｂ１まで上昇する。ところが、Ｖｂ１は、薄膜トランジスタＰ３１をオン状態に制御できない。すなわち、薄膜トランジスタＰ３１はオフ動作する。その結果、図７８（Ｈ）に示すように、出力端ＯＵＴはフローティング状態になってしまう。
ところが、フローティング状態にある出力端ＯＵＴは、当然ながらリークや飛び込みに弱い。すなわち、リークや飛び込みにより出力端ＯＵＴの電位が変動し、後段回路が正常に動作しない可能性がある。特に、図７３に示す回路構成のバッファ回路６５が、図６９に示すサブ画素１１の点灯制御線ＬＳＬの駆動に用いられる場合には、リーク電流によって出力端電位の低下を招き、駆動電流の供給を継続できなくなる。
（ｂ）回路構成
そこで、この形態例では、リーク電流が少なく、かつ、リーク電流のバラツキも少ないオフ動作点で薄膜トランジスタＰ３１及びＰ３２を動作させることができる回路構成を提案する。具体的には、ノードＢ及びノードＣがＬレベルの期間にフローティング状態になるのを無くす構成、すなわちノードＢ及びノードＣのＨレベルを高位電源ＶＤＤに固定できる回路構成を提案する。
また同時に、この形態例では、出力パルスの出力期間中における薄膜トランジスタＰ３１のブートストラップ動作を確保し、当該期間中における薄膜トランジスタＰ３１のオン動作を保証できる回路構成を提案する。具体的には、ノードＢがＬレベルの期間にフローティング状態になるのを無くす構成、すなわちノードＢをＬレベルに固定できる回路構成を提案する。
図７９に、バッファ回路６５の２つ目の形態例を示す。なお、図７９には、図７３との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５の基本的な回路構成は、形態例１に係るバッファ回路６５の回路構成と同じである。すなわち、この形態例に係るバッファ回路６５も、第１の出力段（Ｐ３１，Ｐ３２，Ｐ５１）、第１の入力段（Ｐ３３，Ｐ３４，Ｐ５２），第２の入力段（Ｐ３５，Ｐ３６，Ｐ５３）で構成される。
この形態例に係るバッファ回路６５と形態例１に係るバッファ回路６５の構造上の違いは４つである。
一つ目の相違点は、ノードＣがＬレベルの期間、ノードＢに高位電源ＶＤＤの供給を継続する薄膜トランジスタＰ３７を配置することである。
二つ目の相違点は、ノードＢがＬレベルの期間、ノードＣに高位電源ＶＤＤの供給を継続する薄膜トランジスタＰ３８を配置することである。
三つ目の相違点は、第１の出力段に対して並列に第２の出力段を接続することである。四つ目の相違点は、第１の出力段から出力パルスが出力されている期間、ノードＢにＬレベルの電位を印加することができる薄膜トランジスタＰ４１を配置することである。ノードＣの保持容量Ｃｓ２は必要に応じて配置する。ノードＢはフローティング期間がなくなるため、保持容量Ｃｓ１は必要がない。
このうち、薄膜トランジスタＰ３７は、一方の主電極がノードＢに接続され、他方の主電極が低位電源ＶＳＳに接続され、ゲート電極がノードＣに接続される。
また、薄膜トランジスタＰ３８は、一方の主電極がノードＣに接続され、他方の主電極が低位電源ＶＳＳに接続され、ゲート電極がノードＢに接続される。
この接続形態により、ノードＢがＬレベルの期間中、薄膜トランジスタＰ３８がノードＣの電位をＨレベルに固定することができる。反対に、ノードＣがＬレベルの期間中、薄膜トランジスタＰ３７がノードＢの電位をＨレベルに固定することができる。
また、第２の出力段は、薄膜トランジスタＰ３９とＰ４０の直列接続で構成される。このうち、薄膜トランジスタＰ３９は低電位側（Ｌレベルの電位を供給する電源側）に接続され、薄膜トランジスタＰ４０は高電位側（Ｈレベルの電位を供給する電源側）に接続される。
この形態例の場合、薄膜トランジスタＰ３９のゲート電極と一方の主電極は、ノードＡに接続される。すなわち、薄膜トランジスタＰ３９は、ダイオード接続構造を採用する。
また、薄膜トランジスタＰ３９の他方の主電極は、第２の出力段の出力端（制御配線であるノードＦ）に接続される。ここでの出力端は、薄膜トランジスタＰ３９とＰ４０の接続中点に当たる。
一方、薄膜トランジスタＰ４０のゲート電極はノードＣに接続され、一方の主電極は第２の出力段の出力端（制御配線であるノードＦ）に接続され、他方の主電極は高位電源ＶＤＤに接続される。
なお、当該第２の出力段の出力端は制御配線（ノードＦ）を通じ、薄膜トランジスタＰ４１のゲート電極に接続される。
薄膜トランジスタＰ４１は、一方の主電極が第１の低位電源ＶＳＳ１に接続され、他方の主電極がノードＢに接続される。この接続形態のため、薄膜トランジスタＰ４１がオン動作すると、ノードＢに第１の低位電源ＶＳＳ１を継続的に印加することが可能になる。この印加動作により、この形態例に係るバッファ回路６５は、第１の出力段（Ｐ３１、Ｐ３２、Ｐ５１）の出力端ＯＵＴにＬレベル(低位電源ＶＳＳ１)が出現する期間、ノードＢがフローティング状態にならないように制御することができる。
（ｃ）駆動動作
図８０に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。
なお、図８０（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図８０（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。図８０（Ｃ）は、薄膜トランジスタＰ３３のゲート電極配線（ノードＤ）の電位状態を示す。
図８０（Ｄ）は、薄膜トランジスタＰ３５のゲート電極配線（ノードＥ）の電位状態を示す。図８０（Ｅ）は、第１の入力段の出力端が接続される制御配線（ノードＢ）の電位状態を示す。図８０（Ｆ）は、第２の出力段の出力端が接続される制御配線（ノードＦ）の電位状態を示す。図８０（Ｇ）は、薄膜トランジスタＰ３１のゲート電極配線（ノードＡ）の電位状態を示す。図８０（Ｈ）は、第２の入力段の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図８０（Ｉ）は、第１の出力段の出力端ＯＵＴに現れる電位状態を示す。
この形態例の場合も、セットパルス（入力端ＩＮｓ）の信号振幅とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ１の２値で与えられる。
まず、セットパルスがＬレベルに立ち下がるタイミングで、第１の入力段のノードＤがＬレベルに立ち下がる（図８０（Ｃ））。これにより、薄膜トランジスタＰ３３がオン動作し、ノードＢの電位が下降する（図８０（Ｅ））。
このノードＢの電位の上昇に伴い、薄膜トランジスタＰ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃb32 の蓄積電荷分だけ下降する（図８０（Ｃ））。下降後の電位Ｖｄが、Ｖｄ−ＶＳＳ１＜Ｖth(P33)
を満たすとき、薄膜トランジスタＰ３３のオン動作時にノードＢの電位が低位電源ＶＳＳ１になる（図８０（Ｅ））。
前述したようにノードＢが低位電源ＶＳＳ１まで立ち下がると、ノードＡの電位もＬレベルに下降する。このとき、薄膜トランジスタＰ３１及びＰ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に下降する（図８０（Ｉ）及び（Ｆ））。
なお、出力端ＯＵＴやノードＦの電位の下降に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃb31 の蓄積電荷分だけ下降する（図８０（Ｇ））。
下降後の電位Ｖａが、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすとき、薄膜トランジスタＰ３１のオン動作時に出力端ＯＵＴの電位が低位電源ＶＳＳ１になる（図８０（Ｉ））。
この際、ノードＦの電位は、Ｖａ−Ｖth(P39) で与えられる電位まで降下する（図８０（Ｆ））。薄膜トランジスタＰ３９は、ダイオード接続されているためである。
従って、この形態例の場合には、Ｖａ−Ｖth(Ｐ39) −ＶＳＳ１＜Ｖth(P41) を満たすことを条件に、薄膜トランジスタＰ４１がオン動作し、ノードＢに第１の低位電源ＶＳＳ１を供給する状態になる。
ところで、このセットパルスがＬレベルの期間、薄膜トランジスタＰ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＰ３２のゲート電位（ノードＣの電位）は、高位電源ＶＤＤに制御される（図８０（Ｈ））。
やがて、セットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＰ４１のゲート電極には、ノードＦを通じてＶａ−Ｖth(Ｐ39) で与えられる電位が印加されている（図８０（Ｆ））。このため、オン動作を継続する薄膜トランジスタＰ４１によってノードＢの電位は、第１の低位電源ＶＳＳ１に固定的に保持される（図８０（Ｅ））。この動作が、この形態例に係る特徴的な電位状態である。
従って、セットパルスがＨレベルに立ち上がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＬレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が低位電源ＶＳＳ１を維持することで、オン動作した薄膜トランジスタＰ３８を通じて、ノードＣに対する高位電源ＶＤＤの印加が継続される（図８０（Ｈ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＰ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が低位電源ＶＳＳ１である間保持される。すなわち、リセットパルスがＬレベルに切り替わるまで、ノードＣは高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３２のリーク電流は最小化される。
なお、ノードＢの電位が低位電源ＶＳＳ１であるということは、薄膜トランジスタＰ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態が維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図８０（Ｇ））。このため、第１の出力段の出力端ＯＵＴには、低位電源ＶＳＳ１が継続的に現われる（図８０（Ｉ））。
やがて、リセットパルスがＨレベルからＬレベルになると（図８０（Ｂ））、今度は、薄膜トランジスタＰ３５がオン動作し、ノードＣの電位が降下する（図８０（Ｈ））。なお、ノードＣの電位の降下に伴い、薄膜トランジスタＰ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃb33 の蓄積電荷分だけ下降する（図８０（Ｄ））。この下降後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＳＳ１＜Ｖth(P35) を満たすとき、薄膜トランジスタＰ３５のオン動作時にノードＣの電位が低位電源ＶＳＳ１になる（図８０（Ｈ））。
前述したようにノードＣが低位電源ＶＳＳ１まで立ち上がると、薄膜トランジスタＰ３２とＰ４０がオン動作する。これにより、出力端ＯＵＴの電位とノードＦの電位が高位電源ＶＤＤに立ち上がる（図８０（Ｉ）及び（Ｆ））。
ところで、このリセットパルスがＬレベルの期間、薄膜トランジスタＰ３４もオン動作している。このため、ノードＢの電位は高位電源ＶＤＤに制御される（図８０（Ｅ））。また、これに伴い、第１の出力段を構成する薄膜トランジスタＰ３１のゲート電位（ノードＡの電位）も、高位電源ＶＤＤに上昇する。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
このとき、ノードＣの電位はＬレベルを維持しながらも、その電位は低位電源ＶＳＳ１からＶｃ２に上昇する（図８０（Ｈ））。
このとき、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P32) を満たす。これにより、薄膜トランジスタＰ３２のオン状態が継続し、出力端ＯＵＴの電位が高位電源ＶＤＤに維持される（図８０（Ｉ））。また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P40) を満たす。これにより、薄膜トランジスタＰ４０のオン状態が継続し、ノードＦの電位が高位電源ＶＤＤに維持される（図８０（Ｆ））。
また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P37) を満たす。これにより、薄膜トランジスタＰ３７がオン動作し、ノードＢに対する高位電源ＶＤＤの印加を継続する。
このことは、ノードＢがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＰ３１のオフ動作点がずれないこと）を意味する（図８０（Ｅ））。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＢの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｄ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合にも、形態例１の場合と同様の動作と効果を実現することができる。
更に、この形態例の場合には、ノードＢとＣのいずれか一方がＬレベルの期間に、他方のノード電位を高位電源ＶＤＤに固定することができる。これにより、薄膜トランジスタＰ３１及びＰ３２のオフ動作点が変動するのを防ぐことができる。すなわち、隣接配線からのパルスの飛び込みに強く、リーク電流も少なく済むバッファ回路を実現できる。
また、この形態例に係る回路構成のバッファ回路６５の場合には、セットパルスがＬレベルに立ち下がってからリセットパルスがＬレベルに立ち下がるまでの期間（出力端ＯＵＴにＬレベルの出力パルスが現われている期間）、ノードＢに対するＬレベル電位の供給を継続することができる。
これにより、セットパルスの電位変化がノードＢに飛び込むのを確実に防止できる。すなわち、ノードＡの電位をブートストラップ電位Ｖａに保持し続けることができる。これにより、出力端ＯＵＴに対する第１の低位電源ＶＳＳ１の供給を継続することができる。かくして、バッファ回路６５に電流負荷を接続する場合でも、出力端ＯＵＴの電位を維持し続けることができ、電流負荷に対する駆動電流の供給も継続することができる。
（Ｃ−３）形態例３
ここでは、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図８１にバッファ回路６５の３つ目の形態例を示す。なお、図８１には、図７９との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、形態例２に係る回路構成から薄膜トランジスタＰ５３を除いた回路構成と同じである。すなわち、第２の入力段におけるブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例２よりも素子数の少ないバッファ回路を実現する。
（ｂ）駆動動作
図８２に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図８２（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図８２（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。
図８２（Ｃ）は、薄膜トランジスタＰ３３のゲート電極配線（ノードＤ）の電位状態を示す。
図８２（Ｄ）は、第１の入力段の出力端が接続される制御配線（ノードＢ）の電位状態を示す。図８２（Ｅ）は、第２の出力段の出力端が接続される制御配線（ノードＦ）の電位状態を示す。図８２（Ｆ）は、薄膜トランジスタＰ３１のゲート電極配線（ノードＡ）の電位状態を示す。図８２（Ｇ）は、第２の入力段の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図８２（Ｈ）は、第１の出力段の出力端ＯＵＴに現れる電位状態を示す。
この形態例の場合も、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ１の２値で与えられる。
図８２に示すように、この形態例に係るバッファ回路６５の動作のうち、セットパルスがＬレベルに立ち下がってからリセットパルスがＬレベルに立ち下がるまでの動作は、形態例２と同じである。
そこで、以下では、リセットパルスが立ち下がるタイミングから形態例に係る動作を説明する。
リセットパルスがＨレベルからＬレベルに立ち下がると、今度は、薄膜トランジスタＰ３４とＰ３５がオン動作する。
これに伴い、ノードＢの電位は高位電源ＶＤＤに上昇し（図８２（Ｄ））、ノードＣの電位は下降する（図８２（Ｇ））。ただし、ノードＣの電位は、低位電源ＶＳＳ１に対して薄膜トランジスタＰ３５の閾値電圧Ｖth(Ｐ35) だけ高い電位で与えられる。すなわち、ＶＳＳ１−Ｖth(P35) まで降下する。
なお、ここでのＬレベル（ＶＳＳ１−Ｖth(P35) ）は、以下の３つの条件を満たすことが求められる。
ＶＳＳ１−Ｖth(P35) −ＶＤＤ＜Ｖth(P32)
ＶＳＳ１−Ｖth(P35) −ＶＤＤ＜Ｖth(P37)
ＶＳＳ１−Ｖth(P35) −ＶＤＤ＜Ｖth(P40)
一般に、パルスの振幅（ＶＳＳ１−ＶＤＤ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＬレベルに立ち下がると、薄膜トランジスタＰ３２がオン動作し、出力端ＯＵＴの電位が高位電源ＶＤＤに立ち上がる（図８２（Ｈ））。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時、薄膜トランジスタンＰ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図８２（Ｇ））。この影響により、ノードＣの電位はＬレベルを維持しながらも、その電位はＶｃ２に上昇する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＤＤ＜Ｖth(P32)
Ｖｃ２−ＶＤＤ＜Ｖth(P37)
Ｖｃ２−ＶＤＤ＜Ｖth(P40)
これらの条件を満たす限り、薄膜トランジスタＰ３２、Ｐ３７及びＰ４０のオン動作が継続する。
すなわち、薄膜トランジスタＰ３２によって、出力端ＯＵＴに対する高位電源ＶＤＤの印加が継続される。
また、薄膜トランジスタＰ３７によって、ノードＢに対する高位電源ＶＤＤの印加が継続される。従って、薄膜トランジスタＰ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＰ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＡの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、形態例２と同様の動作と効果が得られるバッファ回路をより少ない素子数で実現することができる。
（Ｃ−４）形態例４
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図８３にバッファ回路６５の４つ目の形態例を示す。なお、図８３には、図８１との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、形態例３に係る回路構成から薄膜トランジスタＰ５２を除いた回路構成と同じである。すなわち、形態例２に係る回路構成の第１及び第２の入力段からブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例３よりも更に素子数の少ないバッファ回路を実現することができる。
（ｂ）駆動動作
図８４に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図８４（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図８４（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。
図８４（Ｃ）は、第１の入力段の出力端が接続される制御配線（ノードＢ）の電位状態を示す。
図８４（Ｄ）は、第２の出力段の出力端が接続される制御配線（ノードＦ）の電位状態を示す。図８４（Ｅ）は、薄膜トランジスタＰ３１のゲート電極配線（ノードＡ）の電位状態を示す。図８４（Ｆ）は、第２の入力段の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図８４（Ｇ）は、第１の出力段の出力端ＯＵＴに現れる電位状態を示す。
この形態例の場合も、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ１の２値で与えられる。
前述したように、この形態例に係るバッファ回路６５は、薄膜トランジスタＰ５３を有しない点において、形態例３に係るバッファ回路６５と共通する。従って、リセットパルスがＬレベルに立ち下がるタイミング以降の動作は、形態例３の駆動動作と同じになる。
そこで、以下では、セットパルスがＬレベルに立ち下がってからリセットパルスがＬレベルに立ち下がるまでの動作を説明する。
セットパルスがＨレベルからＬレベルに立ち下がると、薄膜トランジスタＰ３３とＰ３６がオン動作する。
これに伴い、ノードＢの電位は下降し（図８４（Ｃ））、ノードＣの電位は高位電源ＶＤＤに上昇する（図８４（Ｆ））。
ところで、この形態例の場合には、薄膜トランジスタＰ３３のゲート電極側にブートストラップ回路が存在しない。従って、セットパルスのＬレベルへの立ち下がり直後におけるノードＢの電位は、ＶＳＳ１−Ｖth(P33) で与えられるＬレベルまでしか下降することができない。
ただし、このノードＢのＬレベルへの下降に伴うノードＡのブートストラップ動作により、ノードＦの電位は、Ｖａ−Ｖth(P39) まで下降する。
この下降後の電位（Ｖａ−Ｖth(P39) ）は、Ｖａ−Ｖth(P39) −ＶＳＳ１＜Ｖth(P41) を満たす。従って、薄膜トランジスタＰ４１がオン動作し、ノードＢに第１の低位電源ＶＳＳ１が供給される状態になる（図８４（Ｃ））。
この動作が、この形態例に特有の動作である。
この後は、セットパルスがＬレベルからＨレベルに立ち上がる際にも、薄膜トランジスタＰ４１によって、ノードＢの電位は低位電源ＶＳＳ１に保たれる。また、同じくノードＢがＬレベルの間、ノードＣは、薄膜トランジスタＰ３８によって高位電源ＶＤＤに固定される。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、形態例２と同様の動作と効果が得られるバッファ回路をより少ない素子数で実現することができる。
（Ｃ−５）形態例５
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図８５にバッファ回路６５の５つ目の形態例を示す。なお、図８５には、図７９との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、形態例２に係る回路構成のうち第１及び第２の入力段の部分でレベルシフトを実現する回路構成に対応する。
このため、第１及び第２の入力段のブートストラップ回路を構成する薄膜トランジスタＰ５２及びＰ５３のゲート電極を第２の低位電源ＶＳＳ２（＞ＶＳＳ１）に接続する構造を採用する。これにより、セットパルスとリセットパルスを低振幅化し、前段回路における更なる低消費電力化を実現する。
また、図８５に係る回路構成の場合には、第１及び第２の入力段と第１の出力段の各出力端に、ブートストラップ補完容量Ｃｂ３１、Ｃｂ３２及びＣｂ３３を接続する構成を採用する。
もっとも、薄膜トランジスタＰ３１、Ｐ３３及びＰ３５のゲート容量が十分大きい場合には、ブートストラップ補完容量Ｃｂ３１、Ｃｂ３２及びＣｂ３３は配置しなくても良い。
（ｂ）駆動動作
図８６に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図８６（Ａ）〜図８６（Ｉ）に示す波形は、それぞれ図８０（Ａ）〜図８０（Ｉ）の各波形に対応する。
この形態例の場合、図８６（Ａ）及び図８６（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で与えられる。
まず、セットパルスがＬレベルに立ち下がるタイミングで、第１の入力段のノードＤがＬレベルに立ち下がる（図８６（Ｃ））。これにより、薄膜トランジスタＰ３３がオン動作し、ノードＢの電位が下降する（図８６（Ｅ））。
このノードＢの電位の下降に伴い、薄膜トランジスタＰ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃｂ３２の蓄積電荷分だけ下降する（図８６（Ｃ））。下降後の電位Ｖｄが、Ｖｄ−ＶＳＳ１＜Ｖth(P33) を満たすとき、薄膜トランジスタＰ３３のオン動作時にノードＢの電位が低位電源ＶＳＳ１になる（図８６（Ｅ））。
前述したようにノードＢが低位電源ＶＳＳ１まで立ち下がると、ノードＡの電位もＬレベルに下降する。このとき、薄膜トランジスタＰ３１及びＰ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に下降する（図８６（Ｉ）及び（Ｆ））。
なお、出力端ＯＵＴやノードＦの電位の下降に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ下降する（図８６（Ｇ））。
下降後の電位Ｖａが、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすとき、薄膜トランジスタＰ３１のオン動作時に出力端ＯＵＴの電位が低位電源ＶＳＳ１になる（図８６（Ｉ））。
この際、ノードＦの電位は、Ｖａ−Ｖth(P39) で与えられる電位まで下降する（図８６（Ｆ））。薄膜トランジスタＰ３９は、ダイオード接続されているためである。
従って、この形態例の場合には、Ｖａ−Ｖth(P39) −ＶＳＳ１＜Ｖth(P41) を満たすことを条件に、薄膜トランジスタＰ４１がオン動作し、ノードＢに第１の低位電源ＶＳＳ１を供給する状態になる。
ところで、このセットパルスがＬレベルの期間、薄膜トランジスタＰ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＰ３２のゲート電位（ノードＣの電位）は、高位電源ＶＤＤに制御される（図８６（Ｈ））。
やがて、セットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＰ４１のゲート電極には、ノードＦを通じてＶａ−Ｖth(P39) で与えられる電位が印加されている（図８６（Ｆ））。このため、オン動作を継続する薄膜トランジスタＰ４１によってノードＢの電位は、第１の低位電源ＶＳＳ１に固定的に保持される（図８６（Ｅ））。
従って、セットパルスがＨレベルに立ち上がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＬレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が低位電源ＶＳＳ１を維持することで、オン動作した薄膜トランジスタＰ３８を通じて、ノードＣに対する高位電源ＶＤＤの印加が継続される（図８６（Ｈ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＰ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が低位電源ＶＳＳ１である間保持される。すなわち、リセットパルスがＬレベルに切り替わるまで、ノードＣは高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３２のリーク電流は最小化される。
なお、ノードＢの電位が低位電源ＶＳＳ１であるということは、薄膜トランジスタＰ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図８６（Ｇ））。このため、第１の出力段の出力端ＯＵＴには、低位電源ＶＳＳ１が継続的に現われる（図８６（Ｉ））。
やがて、リセットパルスがＨレベルからＬレベルになると（図８６（Ｂ））、今度は、薄膜トランジスタＰ３５がオン動作し、ノードＣの電位が下降する（図８６（Ｈ））。なお、ノードＣの電位の下降に伴い、薄膜トランジスタＰ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃｂ３３の蓄積電荷分だけ下降する（図８６（Ｄ））。この下降後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＳＳ１＜Ｖth(P35) を満たすとき、薄膜トランジスタＰ３５のオン動作時にノードＣの電位が低位電源ＶＳＳ１になる（図８６（Ｈ））。
前述したようにノードＣが低位電源ＶＳＳ１まで立ち下がると、薄膜トランジスタＰ３２とＰ４０がオン動作する。これにより、出力端ＯＵＴの電位とノードＦの電位が高位電源ＶＤＤに立ち上がる（図８６（Ｉ）及び（Ｆ））。
ところで、このリセットパルスがＬレベルの期間、薄膜トランジスタＰ３４もオン動作している。このため、ノードＢの電位は高位電源ＶＤＤに制御される（図８６（Ｅ））。また、これに伴い、第１の出力段を構成する薄膜トランジスタＰ３１のゲート電位（ノードＡの電位）も、高位電源ＶＤＤに上昇する。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
このとき、ノードＣの電位はＬレベルを維持しながらも、その電位は低位電源ＶＳＳ１からＶｃ２に上昇する（図８６（Ｈ））。
このとき、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P32) を満たす。これにより、薄膜トランジスタＰ３２のオン状態が継続し、出力端ＯＵＴの電位が高位電源ＶＤＤに維持される（図８６（Ｉ））。また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P40) を満たす。これにより、薄膜トランジスタＰ４０のオン状態が継続し、ノードＦの電位が高位電源ＶＤＤに維持される（図８６（Ｆ））。
また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P37) を満たす。これにより、薄膜トランジスタＰ３７がオン動作し、ノードＢに対する高位電源ＶＤＤの印加を継続する。
このことは、ノードＢがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＰ３１のオフ動作点がずれないこと）を意味する（図８６（Ｅ））。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＢの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合にも、形態例２と同様の効果を実現できる。
しかも、この形態例に係る回路構成のバッファ回路６５の場合には、出力パルスの信号振幅に対してセットパルスやリセットパルスの信号振幅を小さくできる。このため、前段回路（例えばシフトレジスタ）での消費電力を他の形態例以上に小さくできる。
（Ｃ−６）形態例６
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図８７にバッファ回路６５の６つ目の形態例を示す。なお、図８７には、図８５との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、第１の出力段でレベルシフトを実現する回路構成に対応する。
このため、第1の出力段の最後尾に位置する薄膜トランジスタＰ３１及びＰ３２にのみ第１の低位電源ＶＳＳ１を印加し、その前段に位置する薄膜トランジスタには、第２の低位電源ＶＳＳ２（＞ＶＳＳ１）を印加する構造を採用する。これにより、セットパルスとリセットパルスの低振幅化に加え、バッファ回路６５内における更なる低消費電力化を実現する。
（ｂ）駆動動作
図８８に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図８８（Ａ）〜図８８（Ｉ）に示す波形は、それぞれ図８０（Ａ）〜図８０（Ｉ）の各波形に対応する。
この形態例の場合も、図８８（Ａ）及び図８８（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で与えられる。
まず、セットパルスがＬレベルに立ち下がるタイミングで、第１の入力段のノードＤがＬレベルに立ち下がる（図８８（Ｃ））。これにより、薄膜トランジスタＰ３３がオン動作し、ノードＢの電位が下降する（図８８（Ｅ））。
このノードＢの電位の下降に伴い、薄膜トランジスタＰ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃｂ３２の蓄積電荷分だけ下降する（図８８（Ｃ））。下降後の電位Ｖｄが、Ｖｄ−ＶＳＳ２＜Ｖth(P33) を満たすとき、薄膜トランジスタＰ３３のオン動作時にノードＢの電位が第２の低位電源ＶＳＳ２になる（図８８（Ｅ））。
前述したようにノードＢが第２の低位電源ＶＳＳ２まで立ち下がると、ノードＡの電位もＬレベルに下降する。このとき、薄膜トランジスタＰ３１及びＰ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に下降する（図８８（Ｉ）及び（Ｆ））。
なお、出力端ＯＵＴやノードＦの電位の下降に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ下降する（図８８（Ｇ））。
下降後の電位Ｖａが、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすとき、薄膜トランジスタＰ３１のオン動作時に出力端ＯＵＴの電位が第１の低位電源ＶＳＳ１になる（図８８（Ｉ））。すなわち、パルス振幅のレベル変換が実行される。
この際、ノードＦの電位は、Ｖａ−Ｖth(P39) で与えられる電位まで下降する（図８８（Ｆ））。薄膜トランジスタＰ３９は、ダイオード接続されているためである。
従って、この形態例の場合には、Ｖａ−Ｖth(P39) −ＶＳＳ２＜Ｖth(P41) を満たすことを条件に、薄膜トランジスタＰ４１がオン動作し、ノードＢに第２の低位電源ＶＳＳ２を供給する状態になる。
ところで、このセットパルスがＬレベルの期間、薄膜トランジスタＰ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＰ３２のゲート電位（ノードＣの電位）は、高位電源ＶＤＤに制御される（図８８（Ｈ））。
やがて、セットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＰ４１のゲート電極には、ノードＦを通じてＶａ−Ｖth(P39) で与えられる電位が印加されている（図８８（Ｆ））。このため、オン動作を継続する薄膜トランジスタＰ４１によってノードＢの電位は、第２の低位電源ＶＳＳ２に固定的に保持される（図８８（Ｅ））。
従って、セットパルスがＨレベルに立ち上がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＬレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第２の低位電源ＶＳＳ２を維持することで、オン動作した薄膜トランジスタＰ３８を通じて、ノードＣに対する高位電源ＶＤＤの印加が継続される（図８８（Ｈ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＰ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第２の低位電源ＶＳＳ２である間保持される。すなわち、リセットパルスがＬレベルに切り替わるまで、ノードＣは高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３２のリーク電流は最小化される。
なお、ノードＢの電位が第２の低位電源ＶＳＳ２であるということは、薄膜トランジスタＰ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図８８（Ｇ））。このため、第１の出力段の出力端ＯＵＴには、低位電源ＶＳＳ１が継続的に現われる（図８８（Ｉ））。
やがて、リセットパルスがＨレベルからＬレベルになると（図８８（Ｂ））、今度は、薄膜トランジスタＰ３５がオン動作し、ノードＣの電位が下降する（図８８（Ｈ））。なお、ノードＣの電位の下降に伴い、薄膜トランジスタＰ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃｂ３３の蓄積電荷分だけ下降する（図８８（Ｄ））。この下降後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＳＳ２＜Ｖth(P35) を満たすとき、薄膜トランジスタＰ３５のオン動作時にノードＣの電位が第２の低位電源ＶＳＳ２になる（図８８（Ｈ））。
前述したようにノードＣが第２の低位電源ＶＳＳ２まで立ち下がると、薄膜トランジスタＰ３２とＰ４０がオン動作する。これにより、出力端ＯＵＴの電位とノードＦの電位が高位電源ＶＤＤに立ち上がる（図８８（Ｉ）及び（Ｆ））。
ところで、このリセットパルスがＬレベルの期間、薄膜トランジスタＰ３４もオン動作している。このため、ノードＢの電位は高位電源ＶＤＤに制御される（図８８（Ｅ））。また、これに伴い、第１の出力段を構成する薄膜トランジスタＰ３１のゲート電位（ノードＡの電位）も、高位電源ＶＤＤに上昇する。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
このとき、ノードＣの電位はＬレベルを維持しながらも、その電位は第２の低位電源ＶＳＳ２からＶｃ２に上昇する（図８８（Ｈ））。
このとき、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P32) を満たす。これにより、薄膜トランジスタＰ３２のオン状態が継続し、出力端ＯＵＴの電位が高位電源ＶＤＤに維持される（図８８（Ｉ））。また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P40) を満たす。これにより、薄膜トランジスタＰ４０のオン状態が継続し、ノードＦの電位が高位電源ＶＤＤに維持される（図８８（Ｆ））。
また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P37) を満たす。これにより、薄膜トランジスタＰ３７がオン動作し、ノードＢに対する高位電源ＶＤＤの印加を継続する。
このことは、ノードＢがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＰ３１のオフ動作点がずれないこと）を意味する（図８８（Ｅ））。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＢの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、出力パルスの信号振幅に対してセットパルスやリセットパルスの信号振幅を小さくできるだけでなく、バッファ回路の内部についても最終出力段以外で低振幅化を実現できる。このため、前段回路（例えばシフトレジスタ）だけでなく、バッファ回路６５で消費される電力についても他の形態例以上に小さくできる。
（Ｃ−７）形態例７
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図８９にバッファ回路６５の７つ目の形態例を示す。なお、図８９には、図８７との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、形態例６に係る回路構成から薄膜トランジスタＰ５３を除いた回路構成と同じである。すなわち、第２の入力段のおけるブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例６よりも素子数の少ないバッファ回路を実現する。
（ｂ）駆動動作
続いて、図９０に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。
なお、図９０（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図９０（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。
図９０（Ｃ）は、薄膜トランジスタＰ３３のゲート電極配線（ノードＤ）の電位状態を示す。
図９０（Ｄ）は、第１の入力段の出力端が接続される制御配線（ノードＢ）の電位状態を示す。図９０（Ｅ）は、第２の出力段の出力端が接続される制御配線（ノードＦ）の電位状態を示す。図９０（Ｆ）は、薄膜トランジスタＰ３１のゲート電極配線（ノードＡ）の電位状態を示す。図９０（Ｇ）は、第２の入力段の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図９０（Ｈ）は、第１の出力段の出力端ＯＵＴに現れる電位状態を示す。
この形態例の場合も、パルス振幅のレベル変換を第１の出力段の最後段で実現する。このため、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で与えられる。
図９０に示すように、この形態例に係るバッファ回路６５の動作のうち、セットパルスがＬレベルに立ち下がってからリセットパルスがＬレベルに立ち下がるまでの動作は、形態例６と同じである。
そこで、以下では、リセットパルスが立ち下がるタイミングから形態例に係る動作を説明する。
リセットパルスがＨレベルからＬレベルに立ち下がると、今度は、薄膜トランジスタＰ３４とＰ３５がオン動作する。
これに伴い、ノードＢの電位は高位電源ＶＤＤに上昇し（図９０（Ｄ））、ノードＣの電位は下降する（図９０（Ｇ））。ただし、ノードＣの電位は、第２の低位電源ＶＳＳ２に対して薄膜トランジスタＰ３５の閾値電圧Ｖth(P35) だけ低い電位で与えられる。すなわち、ＶＳＳ２−Ｖth(P35) まで下降する。
なお、ここでのＬレベル（ＶＳＳ２−Ｖth(P35) ）は、以下の３つの条件を満たすことが求められる。
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P32)
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P37)
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P40)
一般に、パルスの振幅（ＶＳＳ２−ＶＤＤ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＬレベルに立ち下がると、薄膜トランジスタＰ３２がオン動作し、出力端ＯＵＴの電位が高位電源ＶＤＤに立ち上がる（図９０（Ｈ））。また、薄膜トランジスタＰ４０がオン動作し、ノードＦの電位が高位電源ＶＤＤに立ち上がる（図９０（Ｅ））。
なお、このとき、オン動作した薄膜トランジスタＰ３４によって、ノードＢの電位は高位電源ＶＤＤに制御される（図９０（Ｄ））。この結果、ノードＡも高位電源ＶＤＤに制御される（図９０（Ｆ））。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時、薄膜トランジスタンＰ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図９０（Ｇ））。この影響により、ノードＣの電位はＬレベルを維持しながらも、その電位はＶｃ２に上昇する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＤＤ＜Ｖth(P32)
Ｖｃ２−ＶＤＤ＜Ｖth(P37)
Ｖｃ２−ＶＤＤ＜Ｖth(P40)
これらの条件を満たす限り、薄膜トランジスタＰ３２、Ｐ３７及びＰ４０のオン動作が継続する。
すなわち、薄膜トランジスタＰ３２によって、出力端ＯＵＴに対する高位電源ＶＤＤの印加が継続される。
また、薄膜トランジスタＰ３７によって、ノードＢに対する高位電源ＶＤＤの印加が継続される。従って、薄膜トランジスタＰ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＰ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＡの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、形態例６と同様の動作と効果を、より少ない素子数で実現できる。
（Ｃ−８）形態例８
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図９１にバッファ回路６５の８つ目の形態例を示す。なお、図９１には、図８９との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、形態例７に係る回路構成から薄膜トランジスタＰ５２を除いた回路構成と同じである。すなわち、形態例６に係る回路構成の第１及び第２の入力段からブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例７よりも更に素子数の少ないバッファ回路を実現する。
（ｂ）駆動動作
図９２に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図９２（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図９２（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。
図９２（Ｃ）は、第１の入力段の出力端が接続される制御配線（ノードＢ）の電位状態を示す。
図９２（Ｄ）は、第２の出力段の出力端が接続される制御配線（ノードＦ）の電位状態を示す。図９２（Ｅ）は、薄膜トランジスタＰ３１のゲート電極配線（ノードＡ）の電位状態を示す。図９２（Ｆ）は、第２の入力段の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図９２（Ｇ）は、第１の出力段の出力端ＯＵＴに現れる電位状態を示す。
この形態例の場合も、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で与えられる。
前述したように、この形態例に係るバッファ回路６５は、薄膜トランジスタＰ５３を有しない点において、形態例７に係るバッファ回路６５と共通する。従って、リセットパルスがＨレベルに立ち上がるタイミング以降の動作は、形態例７の駆動動作と同じになる。
そこで、以下では、セットパルスがＬレベルに立ち下がってからリセットパルスがＬレベルに立ち下がるまでの動作を説明する。
セットパルスがＨレベルからＬレベルに立ち下がると、薄膜トランジスタＰ３３とＰ３６がオン動作する。
これに伴い、ノードＢの電位は下降し（図９２（Ｃ））、ノードＣの電位は高位電源ＶＤＤに上昇する（図９２（Ｆ））。
ところで、この形態例の場合には、薄膜トランジスタＰ３３のゲート電極側にブートストラップ回路が存在しない。従って、セットパルスのＬレベルへの立ち下がり直後におけるノードＢの電位は、ＶＳＳ２−Ｖth(P33) で与えられるＬレベルまでしか下降することができない。
ただし、ノードＢがＬレベルに下降すると、出力端ＯＵＴの電位もＬレベルに下降し、ノードＡのブートストラップ動作により、ノードＦの電位は、Ｖａ−Ｖth(P39) まで下降する。
この下降後の電位（Ｖａ−Ｖth(P39) ）は、Ｖａ−Ｖth(P39) −ＶＳＳ２＜Ｖth(P41) を満たす。従って、薄膜トランジスタＰ４１がオン動作し、ノードＢに第２の低位電源ＶＳＳ２が供給される状態になる（図９２（Ｃ））。
この動作が、この形態例に特有の動作である。
この後は、セットパルスがＬレベルからＨレベルに立ち上がる際にも、薄膜トランジスタＰ４１によって、ノードＢの電位は第２の低位電源ＶＳＳ２に保たれる。また、同じくノードＢがＬレベルの間、ノードＣは、薄膜トランジスタＰ３８によって高位電源ＶＤＤに固定される。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、形態例７と同様の動作と効果が得られるバッファ回路をより少ない素子数で実現することができる。
（Ｃ−９）形態例９
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図９３にバッファ回路６５の９つ目の形態例を示す。なお、図９３には、図８１との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、形態例３に係る回路構成のうち第１の入力段の部分でレベルシフトを実現する回路構成に対応する。
このため、第２の入力段を構成する薄膜トランジスタＰ３５の主電極と第１の入力段を構成する薄膜トランジスタＰ５２のゲート電極を第２の低位電源ＶＳＳ２（＞ＶＳＳ１）に接続する構造を採用する。これにより、セットパルスとリセットパルスを低振幅化し、形態例３よりも消費電力が少なく済むバッファ回路を実現する。
（ｂ）駆動動作
図９４に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。なお、図９４（Ａ）〜（Ｈ）は、図８２（Ａ）〜（Ｈ）に対応する。
この形態例の場合も、図９４（Ａ）及び図９４（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で与えられる。
まず、セットパルスがＬレベルに立ち下がるタイミングで、第１の入力段のノードＤがＬレベルに立ち下がる（図９４（Ｃ））。これにより、薄膜トランジスタＰ３３がオン動作し、ノードＢの電位が下降する（図９４（Ｄ））。
このノードＢの電位の下降に伴い、薄膜トランジスタＰ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃb32 の蓄積電荷分だけ下降する（図９４（Ｃ））。下降後の電位Ｖｄが、Ｖｄ−ＶＳＳ１＜Ｖth(P33)
を満たすとき、薄膜トランジスタＰ３３のオン動作時にノードＢの電位が第１の低位電源ＶＳＳ１になる（図９４（Ｄ））。すなわち、パルス振幅のレベル変換が実行される。
前述したようにノードＢが第１の低位電源ＶＳＳ１まで立ち下がると、ノードＡの電位もＬレベルに下降する。このとき、薄膜トランジスタＰ３１及びＰ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に下降する（図９４（Ｈ）及び（Ｅ））。
なお、出力端ＯＵＴやノードＦの電位の下降に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃb31 の蓄積電荷分だけ下降する（図９４（Ｆ））。
下降後の電位Ｖａが、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすとき、薄膜トランジスタＰ３１のオン動作時に出力端ＯＵＴの電位が第１の低位電源ＶＳＳ１になる（図９４（Ｈ））。
この際、ノードＦの電位は、Ｖａ−Ｖth(P39) で与えられる電位まで下降する（図９４（Ｅ））。薄膜トランジスタＰ３９は、ダイオード接続されているためである。
従って、この形態例の場合には、Ｖａ−Ｖth(P39) −ＶＳＳ１＜Ｖth(P41) を満たすことを条件に、薄膜トランジスタＰ４１がオン動作し、ノードＢに第１の低位電源ＶＳＳ１を供給する状態になる。
ところで、このセットパルスがＬレベルの期間、薄膜トランジスタＰ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＰ３２のゲート電位（ノードＣの電位）は、高位電源ＶＤＤに制御される（図９４（Ｇ））。
やがて、セットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＰ４１のゲート電極には、ノードＦを通じてＶａ−Ｖth(P39) で与えられる電位が印加されている（図９４（Ｅ））。このため、オン動作を継続する薄膜トランジスタＰ４１によってノードＢの電位は、第１の低位電源ＶＳＳ１に固定的に保持される（図９４（Ｄ））。この動作が、この形態例に係る特徴的な電位状態である。
従って、セットパルスがＨレベルに立ち上がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＬレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第１の低位電源ＶＳＳ１を維持することで、オン動作した薄膜トランジスタＰ３８を通じて、ノードＣに対する高位電源ＶＤＤの印加が継続される（図９４（Ｇ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＰ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第１の低位電源ＶＳＳ１である間保持される。すなわち、リセットパルスがＬレベルに切り替わるまで、ノードＣは高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３２のリーク電流は最小化される。
なお、ノードＢの電位が第１の低位電源ＶＳＳ１であるということは、薄膜トランジスタＰ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図９４（Ｆ））。このため、第１の出力段の出力端ＯＵＴには、低位電源ＶＳＳ１が継続的に現われる（図９４（Ｈ））。
やがて、リセットパルスがＨレベルからＬレベルになると（図９４（Ｂ））、今度は、薄膜トランジスタＰ３５がオン動作し、ノードＣの電位が下降する（図９４（Ｇ））。ただし、ノードＣの電位は、第２の低位電源ＶＳＳ２に対して薄膜トランジスタＰ３５の閾値電圧Ｖth(P35) だけ高い電位で与えられる。すなわち、ＶＳＳ２−Ｖth(P35) まで下降する。
なお、ここでのＬレベル（ＶＳＳ２−Ｖth(P35) ）は、以下の３つの条件を満たすことが求められる。
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P32)
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P37)
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P40)
一般に、パルスの振幅（ＶＳＳ２−ＶＤＤ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＬレベルに立ち下がると、薄膜トランジスタＰ３２がオン動作し、出力端ＯＵＴの電位が高位電源ＶＤＤに立ち上がる（図９４（Ｈ））。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時、薄膜トランジスタンＰ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図９４（Ｇ））。この影響により、ノードＣの電位はＬレベルを維持しながらも、その電位はＶｃ２に上昇する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＤＤ＜Ｖth(P32)
Ｖｃ２−ＶＤＤ＜Ｖth(P37)
Ｖｃ２−ＶＤＤ＜Ｖth(P40)
これらの条件を満たす限り、薄膜トランジスタＰ３２、Ｐ３７及びＰ４０のオン動作が継続する。
すなわち、薄膜トランジスタＰ３２によって、出力端ＯＵＴに対する高位電源ＶＤＤの印加が継続される。
また、薄膜トランジスタＰ３７によって、ノードＢに対する高位電源ＶＤＤの印加が継続される。従って、薄膜トランジスタＰ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＰ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＡの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、形態例３と同様の動作と効果が得られるバッファ回路であって、その前段回路（例えばシフトレジスタ）での消費電力が少なく済むバッファ回路を実現することができる。
（Ｃ−１０）形態例１０
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図９５にバッファ回路６５の１０個目の形態例を示す。なお、図９５には、図８３との対応部分に同一符号を付して示す。
図９５と図８３とを対比して分かるように、この形態例に係る回路構成と形態例４に係る回路構成とは同じである。
違いは、この形態例に係るセットパルスとリセットパルスの振幅が、形態例４に比して低振幅化されている点である。すなわち、この形態例の場合には、セットパルスとリセットパルスを、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で駆動する点である。
（ｂ）駆動動作
図９６に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図９６（Ａ）〜図９６（Ｇ）に示す波形は、それぞれ図８４（Ａ）〜図８４（Ｉ）の各波形に対応する。
この形態例の場合も、図９６（Ａ）及び図９６（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で与えられる。
まず、セットパルスがＬレベルに立ち下がるタイミングで、薄膜トランジスタＰ３３とＰ３６がオン動作する。
これに伴い、ノードＢの電位が下降し（図９６（Ｃ））、ノードＣの電位は高位電源ＶＤＤに上昇する（図９６（Ｆ））。
ところで、この形態例の場合には、薄膜トランジスタＰ３３のゲート電極側にブートストラップ回路が存在しない。従って、セットパルスのＬレベルへの立ち下がり直後におけるノードＢの電位は、ＶＳＳ２−Ｖth(P33) で与えられるＬレベルまでしか下降することができない。
ただし、ノードＢがＬレベルに下降すると、出力端ＯＵＴの電位もＬレベルに下降し、ノードＡの電位はブートストラップ電位Ｖａまで下降する（図９６（Ｅ））。このブートストラップ電位Ｖａは、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすので、出力端ＯＵＴの電位は第１の低位電源ＶＳＳ１に下降する（図９６（Ｇ））。
また、薄膜トランジスタＰ３９はダイオード接続であるので、ノードＦの電位は、Ｖａ−Ｖth(P39) まで下降する（図９６（Ｄ））。この下降後の電位（Ｖａ−Ｖth(P39) ）は、Ｖａ−Ｖth(P39) −ＶＳＳ１＜Ｖth(P41) を満たす。従って、薄膜トランジスタＰ４１がオン動作し、ノードＢに第１の低位電源ＶＳＳ１が供給される状態になる（図９６（Ｃ））。
この動作が、この形態例に特有の動作である。
ところで、このセットパルスがＬレベルの期間、薄膜トランジスタＰ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＰ３２のゲート電位（ノードＣの電位）は、高位電源ＶＤＤに制御される（図９６（Ｆ））。
やがて、セットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＰ４１のゲート電極には、ノードＦを通じてＶａ−Ｖth(P39) で与えられる電位が印加されている（図９６（Ｄ））。
このため、オン動作を継続する薄膜トランジスタＰ４１によってノードＢの電位は、第１の低位電源ＶＳＳ１に固定的に保持される（図９６（Ｃ））。この動作が、この形態例に係る特徴的な電位状態である。
従って、セットパルスがＨレベルに立ち上がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＬレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第１の低位電源ＶＳＳ１を維持することで、オン動作した薄膜トランジスタＰ３８を通じて、ノードＣに対する高位電源ＶＤＤの印加が継続される（図９６（Ｆ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＰ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第１の低位電源ＶＳＳ１である間保持される。すなわち、リセットパルスがＬレベルに切り替わるまで、ノードＣは高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３２のリーク電流は最小化される。
なお、ノードＢの電位が第１の低位電源ＶＳＳ１であるということは、薄膜トランジスタＰ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図９６（Ｅ））。このため、第１の出力段の出力端ＯＵＴには、低位電源ＶＳＳ１が継続的に現われる（図９６（Ｇ））。
やがて、リセットパルスがＨレベルからＬレベルになると（図９６（Ｂ））、今度は、薄膜トランジスタＰ３５がオン動作し、ノードＣの電位がＬレベルに下降する（図９６（Ｆ））。ただし、ノードＣの電位は、第２の低位電源ＶＳＳ２に対して薄膜トランジスタＰ３５の閾値電圧Ｖth(P35) だけ高い電位で与えられる。すなわち、ＶＳＳ２−Ｖth(P35) まで下降する。
なお、ここでのＬレベル（ＶＳＳ２−Ｖth(P35) ）は、以下の３つの条件を満たすことが求められる。
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P32)
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P37)
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P40)
一般に、パルスの振幅（ＶＳＳ２−ＶＤＤ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＬレベルに立ち下がると、薄膜トランジスタＰ３２がオン動作し、出力端ＯＵＴの電位が高位電源ＶＤＤに立ち上がる（図９６（Ｇ））。
また、薄膜トランジスタＰ４０がオン動作し、ノードＦの電位が高位電源ＶＤＤに立ち上がる（図９６（Ｄ））。
なお、このとき、オン動作した薄膜トランジスタＰ３４によって、ノードＢの電位は高位電源ＶＤＤに制御される（図９６（Ｃ））。この結果、ノードＡも高位電源ＶＤＤに制御される（図９６（Ｅ））。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時、薄膜トランジスタンＰ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図９６（Ｆ））。この影響により、ノードＣの電位はＬレベルを維持しながらも、その電位はＶｃ２に上昇する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＤＤ＜Ｖth(P32)
Ｖｃ２−ＶＤＤ＜Ｖth(P37)
Ｖｃ２−ＶＤＤ＜Ｖth(P40)
これらの条件を満たす限り、薄膜トランジスタＰ３２、Ｐ３７及びＰ４０のオン動作が継続する。
すなわち、薄膜トランジスタＰ３２によって、出力端ＯＵＴに対する高位電源ＶＤＤの印加が継続される。
また、薄膜トランジスタＰ３７によって、ノードＢに対する高位電源ＶＤＤの印加が継続される。従って、薄膜トランジスタＰ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＰ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＡの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、形態例４と同様の動作と効果が得られるバッファ回路であって、その前段回路（例えばシフトレジスタ）での消費電力が少なく済むバッファ回路を実現することができる。
（Ｃ−１１）形態例１１
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図９７にバッファ回路６５の１１個目の形態例を示す。なお、図９７には、図７９との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、第２の出力段の回路構成を除き、形態例２に係る回路構成と基本的に同じである。すなわち、この形態例の場合にも、第１及び第２の入力段と第１の出力段において、それぞれブートストラップ回路を採用する。
違いは、第２の出力段を構成する薄膜トランジスタＰ３９の接続形態である。この形態例の場合、高位電源側の主電極を第３の低位電源ＶＳＳ３（＜ＶＳＳ１＋Ｖth(P41)） に接続する構成を採用する。
（ｂ）駆動動作
図９８に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図９８（Ａ）〜（Ｉ）に示す波形は、それぞれ図８０（Ａ）〜（Ｉ）の各波形に対応する。
この形態例の場合、セットパルス（入力端ＩＮｓ）の信号振幅とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ１の２値で与えられる。
まず、セットパルスがＬレベルに立ち上がるタイミングで、第１の入力段のノードＤがＬレベルに立ち下がる（図９８（Ｃ））。これにより、薄膜トランジスタＰ３３がオン動作し、ノードＢの電位が下降する（図９８（Ｅ））。
このノードＢの電位の下降に伴い、薄膜トランジスタＰ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃb32 の蓄積電荷分だけ下降する（図９８（Ｃ））。下降後の電位Ｖｄが、Ｖｄ−ＶＳＳ１＜Ｖth(P33)
を満たすとき、薄膜トランジスタＰ３３のオン動作時にノードＢの電位が低位電源ＶＳＳ１になる（図９８（Ｅ））。
前述したようにノードＢが低位電源ＶＳＳ１まで立ち下がると、ノードＡの電位もＬレベルに下降する。このとき、薄膜トランジスタＰ３１及びＰ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に下降する（図９８（Ｉ）及び（Ｆ））。
なお、出力端ＯＵＴやノードＦの電位の下降に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃb31 の蓄積電荷分だけ下降する（図９８（Ｇ））。
下降後の電位Ｖａが、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすとき、薄膜トランジスタＰ３１のオン動作時に出力端ＯＵＴの電位が第１の低位電源ＶＳＳ１になる（図９８（Ｉ））。
また、下降後の電位Ｖａが、Ｖａ−ＶＳＳ３＜Ｖth(P39) を満たすとき、薄膜トランジスタＰ３９のオン動作時におけるノードＦの電位が第３の低位電源ＶＳＳ３になる（図９８（Ｆ））。
前述したように、第３の低位電源ＶＳＳ３は、ＶＳＳ３−ＶＳＳ１＜Ｖth(P41)
を満たすように与えられている。
従って、ノードＦの電位がＬレベルに立ち下がることで、薄膜トランジスタＰ４１がオン動作し、ノードＢに第１の低位電源ＶＳＳ１が供給される状態になる。
ところで、このセットパルスがＬレベルの期間、薄膜トランジスタＰ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＰ３２のゲート電位（ノードＣの電位）は、高位電源ＶＤＤに制御される（図９８（Ｈ））。
やがて、セットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＰ４１のゲート電極には、ノードＦを通じて第３の低位電源ＶＳＳ３が与えられている（図９８（Ｆ））。このため、オン動作を継続する薄膜トランジスタＰ４１によってノードＢの電位は、第１の低位電源ＶＳＳ１に固定的に保持される（図９８（Ｅ））。
従って、セットパルスがＨレベルに立ち上がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＬレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が低位電源ＶＳＳ１を維持することで、オン動作した薄膜トランジスタＰ３８を通じて、ノードＣに対する高位電源ＶＤＤの印加が継続される（図９８（Ｈ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＰ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第１の低位電源ＶＳＳ１である間保持される。すなわち、リセットパルスがＬレベルに切り替わるまで、ノードＣは高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３２のリーク電流は最小化される。
なお、ノードＢの電位が第１の低位電源ＶＳＳ１であるということは、薄膜トランジスタＰ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図９８（Ｇ））。このため、第１の出力段の出力端ＯＵＴには、第１の低位電源ＶＳＳ１が継続的に現われる（図９８（Ｉ））。
やがて、リセットパルスがＨレベルからＬレベルになると（図９８（Ｂ））、今度は、薄膜トランジスタＰ３５がオン動作し、ノードＣの電位が下降する（図９８（Ｈ））。なお、ノードＣの電位の下降に伴い、薄膜トランジスタＰ３５のゲート電位（ノードＥの電位）は、薄膜トランジスタＰ３５のゲート容量に蓄積された電荷分だけ下降する（図９８（Ｄ））。この下降後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＳＳ１＜Ｖth(P35) を満たすとき、薄膜トランジスタＰ３５のオン動作時にノードＣの電位が第１の低位電源ＶＳＳ１になる（図９８（Ｈ））。
前述したようにノードＣが第１の低位電源ＶＳＳ１まで立ち下がると、薄膜トランジスタＰ３２とＰ４０がオン動作する。これにより、出力端ＯＵＴの電位とノードＦの電位が高位電源ＶＤＤに立ち上がる（図９８（Ｉ）及び（Ｆ））。
ところで、このリセットパルスがＬレベルの期間、薄膜トランジスタＰ３４もオン動作している。このため、ノードＢの電位は高位電源ＶＤＤに制御される（図９８（Ｅ））。また、これに伴い、第１の出力段を構成する薄膜トランジスタＰ３１のゲート電位（ノードＡの電位）も、高位電源ＶＤＤに上昇する。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
このとき、ノードＣの電位はＬレベルを維持しながらも、その電位は第１の低位電源ＶＳＳ１からＶｃ２に上昇する（図９８（Ｈ））。
このとき、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P32) を満たす。これにより、薄膜トランジスタＰ３２のオン状態が継続し、出力端ＯＵＴの電位が高位電源ＶＤＤに維持される（図９８（Ｉ））。また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P40) を満たす。これにより、薄膜トランジスタＰ４０のオン状態が継続し、ノードＦの電位が高位電源ＶＤＤに維持される（図９８（Ｆ））。
また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P37) を満たす。これにより、薄膜トランジスタＰ３７がオン動作し、ノードＢに対する高位電源ＶＤＤの印加を継続する。
このことは、ノードＢがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＰ３１のオフ動作点がずれないこと）を意味する（図９８（Ｅ））。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＢの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合にも、形態例２と同様の動作と効果が得られるバッファ回路を実現することができる。
（Ｃ−１２）形態例１２
ここでは、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図９９にバッファ回路６５の１２個目の形態例を示す。なお、図９９には、図８１との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、形態例１１に係る回路構成から薄膜トランジスタＰ５３を除いた回路構成と同じである。すなわち、第２の入力段におけるブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例１１よりも素子数の少ないバッファ回路を実現することができる。なお、この形態例は、形態例３に対応する。
（ｂ）駆動動作
図１００に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図１００（Ａ）〜（Ｈ）に示す各波形は、それぞれ図８２（Ａ）〜（Ｈ）に示す各波形に対応する。
この形態例の場合も、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ１の２値で与えられる。
図１００に示すように、この形態例に係るバッファ回路６５の動作のうち、セットパルスがＬレベルに立ち下がってからリセットパルスがＬレベルに立ち下がるまでの動作は、形態例１１と同じである。
そこで、以下では、リセットパルスが立ち下がるタイミングから形態例に係る動作を説明する。
リセットパルスがＨレベルからＬレベルに立ち下がると、今度は、薄膜トランジスタＰ３４とＰ３５がオン動作する。
これに伴い、ノードＢの電位は高位電源ＶＤＤに上昇し（図１００（Ｄ））、ノードＣの電位は下降する（図１００（Ｇ））。ただし、ノードＣの電位は、第１の低位電源ＶＳＳ１に対して薄膜トランジスタＰ３５の閾値電圧Ｖth(P35) だけ高い電位で与えられる。すなわち、ＶＳＳ１−Ｖth(P35) まで上昇する。
なお、ここでのＬレベル（ＶＳＳ１−Ｖth(P35) ）は、以下の３つの条件を満たすことが求められる。
ＶＳＳ１−Ｖth(P35) −ＶＤＤ＜Ｖth(P32)
ＶＳＳ１−Ｖth(P35) −ＶＤＤ＜Ｖth(P37)
ＶＳＳ１−Ｖth(P35) −ＶＤＤ＜Ｖth(P40)
一般に、パルスの振幅（ＶＳＳ１−ＶＤＤ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＬレベルに立ち下がると、薄膜トランジスタＰ３２がオン動作し、出力端ＯＵＴの電位が高位電源ＶＤＤに立ち上がる（図１００（Ｈ））。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時、薄膜トランジスタンＰ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図１００（Ｇ））。この影響により、ノードＣの電位はＬレベルを維持しながらも、その電位はＶｃ２に上昇する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＤＤ＜Ｖth(P32)
Ｖｃ２−ＶＤＤ＜Ｖth(P37)
Ｖｃ２−ＶＤＤ＜Ｖth(P40)
これらの条件を満たす限り、薄膜トランジスタＰ３２、Ｐ３７及びＰ４０のオン動作が継続する。
すなわち、薄膜トランジスタＰ３２によって、出力端ＯＵＴに対する高位電源ＶＤＤの印加が継続される。
また、薄膜トランジスタＰ３７によって、ノードＢに対する高位電源ＶＤＤの印加が継続される。従って、薄膜トランジスタＰ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＰ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＡの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、形態例１１と同様の動作と効果が得られるバッファ回路をより少ない素子数で実現することができる。
（Ｃ−１３）形態例１３
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図１０１にバッファ回路６５の１３個目の形態例を示す。なお、図１０１には、図８３との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、形態例１２に係る回路構成から薄膜トランジスタＰ５２を除いた回路構成と同じである。すなわち、形態例１１に係る回路構成の第１及び第２の入力段からブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例１２よりも更に素子数の少ないバッファ回路を実現することができる。なお、この形態例は形態例４に対応する。
（ｂ）駆動動作
図１０２に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図１０２（Ａ）〜（Ｇ）に示す波形は、それぞれ図８４（Ａ）〜（Ｇ）の各波形に対応する。
この形態例の場合も、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ１の２値で与えられる。
前述したように、この形態例に係るバッファ回路６５は、薄膜トランジスタＰ５３を有しない点において、形態例１２に係るバッファ回路６５と共通する。従って、リセットパルスがＬレベルに立ち下がるタイミング以降の動作は、形態例１２の駆動動作と同じになる。
そこで、以下では、セットパルスがＬレベルに立ち下がってからリセットパルスがＬレベルに立ち下がるまでの動作を説明する。
セットパルスがＨレベルからＬレベルに立ち下がると、薄膜トランジスタＰ３３とＰ３６がオン動作する。
これに伴い、ノードＢの電位は下降し（図１０２（Ｃ））、ノードＣの電位は高位電源ＶＤＤに上昇する（図１０２（Ｆ））。
ところで、この形態例の場合には、薄膜トランジスタＰ３３のゲート電極側にブートストラップ回路が存在しない。従って、セットパルスのＬレベルへの立ち下がり直後におけるノードＢの電位は、ＶＳＳ１−Ｖth(P33) で与えられるＬレベルまでしか下降することができない。
ただし、このノードＢのＬレベルへの下降に伴うノードＡのブートストラップ動作により、ノードＦの電位は第３の低位電源ＶＳＳ３まで下降する。
この第３の低位電源ＶＳＳ３は、前述したように、ＶＳＳ３−ＶＳＳ１＜Ｖth(P41)
を満たす。従って、薄膜トランジスタＰ４１がオン動作し、ノードＢに第１の低位電源ＶＳＳ１が供給される状態になる（図１０２（Ｃ））。
この後は、セットパルスがＬレベルからＨレベルに立ち上がる際にも、薄膜トランジスタＰ４１によって、ノードＢの電位は第１の低位電源ＶＳＳ１に保たれる。また、同じくノードＢがＬレベルの間、ノードＣは、薄膜トランジスタＰ３８によって高位電源ＶＤＤに固定される。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、形態例１２と同様の動作と効果が得られるバッファ回路をより少ない素子数で実現することができる。
（Ｃ−１４）形態例１４
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図１０３にバッファ回路６５の１４個目の形態例を示す。なお、図１０３には、図８５との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、形態例１１に係る回路構成のうち第１及び第２の入力段の部分でレベルシフトを実現する回路構成に対応する。
このため、第１及び第２の入力段のブートストラップ回路を構成する薄膜トランジスタＰ５２及びＰ５３のゲート電極を第２の低位電源ＶＳＳ２（＞ＶＳＳ１）に接続する構造を採用する。これにより、セットパルスとリセットパルスを低振幅化し、前段回路における更なる低消費電力化を実現する。
第１及び第２の入力段と第１の出力段の各出力端に、ブートストラップ補完容量Ｃｂ３１、Ｃｂ３２及びＣｂ３３を接続する。もっとも、薄膜トランジスタＰ３１、Ｐ３３及びＰ３５のゲート容量が十分大きい場合には、ブートストラップ補完容量Ｃｂ３１、Ｃｂ３２及びＣｂ３３は配置しなくても良い。なお、この形態例は、形態例５に対応する。
（ｂ）駆動動作
図１０４に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図１０４（Ａ）〜図１０４（Ｉ）に示す波形は、それぞれ図８６（Ａ）〜図８６（Ｉ）の各波形に対応する。
この形態例の場合、図１０４（Ａ）及び図１０４（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で与えられる。
まず、セットパルスがＬレベルに立ち下がるタイミングで、第１の入力段のノードＤがＬレベルに立ち下がる（図１０４（Ｃ））。これにより、薄膜トランジスタＰ３３がオン動作し、ノードＢの電位が下降する（図１０４（Ｅ））。
このノードＢの電位の下降に伴い、薄膜トランジスタＰ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃｂ３２の蓄積電荷分だけ下降する（図１０４（Ｃ））。下降後の電位Ｖｄが、Ｖｄ−ＶＳＳ１＜Ｖth(P33) を満たすとき、薄膜トランジスタＰ３３のオン動作時にノードＢの電位が第１の低位電源ＶＳＳ１になる（図１０４（Ｅ））。
前述したようにノードＢが第１の低位電源ＶＳＳ１まで立ち下がると、ノードＡの電位もＬレベルに下降する。このとき、薄膜トランジスタＰ３１及びＰ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に下降する（図１０４（Ｉ）及び（Ｆ））。
なお、出力端ＯＵＴやノードＦの電位の下降に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ下降する（図１０４（Ｇ））。
下降後の電位Ｖａが、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすとき、薄膜トランジスタＰ３１のオン動作時における出力端ＯＵＴの電位が、第１の低位電源ＶＳＳ１になる（図１０４（Ｉ））。
また、下降後の電位Ｖａは、Ｖａ−ＶＳＳ３＜Ｖth(P39) を満たす。これにより、薄膜トランジスタＰ３９のオン動作時におけるノードＦの電位が第３の低位電源ＶＳＳ３になる（図１０４（Ｆ））。
前述したように、第３の低位電源ＶＳＳ３は、ＶＳＳ３−ＶＳＳ１＜Ｖth(P41)
を満たすように与えられている。
従って、薄膜トランジスタＰ４１がオン動作し、ノードＢに第１の低位電源ＶＳＳ１を供給する状態になる。
ところで、このセットパルスがＬレベルの期間、薄膜トランジスタＰ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＰ３２のゲート電位（ノードＣの電位）は、高位電源ＶＤＤに制御される（図１０４（Ｈ））。
やがて、セットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＰ４１のゲート電極には、ノードＦを通じ、第３の低位電源ＶＳＳ３が与えられている（図１０４（Ｆ））。このため、オン動作を継続する薄膜トランジスタＰ４１によってノードＢの電位は、第１の低位電源ＶＳＳ１に固定的に保持される（図１０４（Ｅ））。
従って、セットパルスがＨレベルに立ち上がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＬレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第１の低位電源ＶＳＳ１を維持することで、オン動作した薄膜トランジスタＰ３８を通じて、ノードＣに対する高位電源ＶＤＤの印加が継続される（図１０４（Ｈ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＰ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第１の低位電源ＶＳＳ１である間保持される。すなわち、リセットパルスがＬレベルに切り替わるまで、ノードＣは高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３２のリーク電流は最小化される。
なお、ノードＢの電位が第１の低位電源ＶＳＳ１であるということは、薄膜トランジスタＰ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図１０４（Ｇ））。このため、第１の出力段の出力端ＯＵＴには、第１の低位電源ＶＳＳ１が継続的に現われる（図１０４（Ｉ））。
やがて、リセットパルスがＨレベルからＬレベルになると（図１０４（Ｂ））、今度は、薄膜トランジスタＰ３５がオン動作し、ノードＣの電位が下降する（図１０４（Ｈ））。なお、ノードＣの電位の下降に伴い、薄膜トランジスタＰ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃｂ３３の蓄積電荷分だけ下降する（図１０４（Ｄ））。この下降後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＳＳ１＜Ｖth(P35) を満たすとき、薄膜トランジスタＰ３５のオン動作時にノードＣの電位が第１の低位電源ＶＳＳ１になる（図１０４（Ｈ））。
前述したようにノードＣが第１の低位電源ＶＳＳ１まで立ち下がると、薄膜トランジスタＰ３２とＰ４０がオン動作する。これにより、出力端ＯＵＴの電位とノードＦの電位が高位電源ＶＤＤに立ち上がる（図１０４（Ｉ）及び（Ｆ））。
ところで、このリセットパルスがＬレベルの期間、薄膜トランジスタＰ３４もオン動作している。このため、ノードＢの電位は高位電源ＶＤＤに制御される（図１０４（Ｅ））。また、これに伴い、第１の出力段を構成する薄膜トランジスタＰ３１のゲート電位（ノードＡの電位）も、高位電源ＶＤＤに低下する。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
このとき、ノードＣの電位はＬレベルを維持しながらも、その電位は第１の低位電源ＶＳＳ１からＶｃ２に上昇する（図１０４（Ｈ））。
このとき、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P32) を満たす。これにより、薄膜トランジスタＰ３２のオン状態が継続し、出力端ＯＵＴの電位が高位電源ＶＤＤに維持される（図１０４（Ｉ））。また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P40) を満たす。これにより、薄膜トランジスタＰ４０のオン状態が継続し、ノードＦの電位が高位電源ＶＤＤに維持される（図１０４（Ｆ））。
また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P37) を満たす。これにより、薄膜トランジスタＰ３７がオン動作し、ノードＢに対する高位電源ＶＤＤの印加を継続する。
このことは、ノードＢがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＰ３１のオフ動作点がずれないこと）を意味する（図１０４（Ｅ））。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＢの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合にも、形態例２と同様の効果を実現できる。
しかも、この形態例に係る回路構成のバッファ回路６５の場合には、出力パルスの信号振幅に対してセットパルスやリセットパルスの信号振幅を小さくできる。このため、前段回路（例えばシフトレジスタ）での消費電力を他の形態例以上に小さくできる。
（Ｃ−１５）形態例１５
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図１０５にバッファ回路６５の１５個目の形態例を示す。なお、図１０５には、図９７との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、第１の出力段の部分でレベルシフトを実現する回路構成に対応する。
このため、出力段の最後尾に位置する薄膜トランジスタＰ３１及びＰ３２にのみ第１の低位電源ＶＳＳ１を印加し、その前段に位置する薄膜トランジスタには、第２の低位電源ＶＳＳ２（＞ＶＳＳ１）を印加する構造を採用する。これにより、セットパルスとリセットパルスの低振幅化に加え、バッファ回路６５内における更なる低消費電力化を実現する。なお、この形態例は、形態例６に対応する。
（ｂ）駆動動作
図１０６に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図１０６（Ａ）〜図１０６（Ｉ）に示す波形は、それぞれ図８８（Ａ）〜図８８（Ｉ）の各波形に対応する。
この形態例の場合も、図１０６（Ａ）及び図１０６（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で与えられる。
まず、セットパルスがＬレベルに立ち下がるタイミングで、第１の入力段のノードＤがＬレベルに立ち下がる（図１０６（Ｃ））。これにより、薄膜トランジスタＰ３３がオン動作し、ノードＢの電位が下降する（図１０６（Ｅ））。
このノードＢの電位の下降に伴い、薄膜トランジスタＰ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃｂ３２の蓄積電荷分だけ下降する（図１０６（Ｃ））。下降後の電位Ｖｄが、Ｖｄ−ＶＳＳ２＜Ｖth(P33) を満たすとき、薄膜トランジスタＰ３３のオン動作時におけるノードＢの電位が第２の低位電源ＶＳＳ２になる（図１０６（Ｅ））。
前述したようにノードＢが第２の低位電源ＶＳＳ２まで立ち下がると、ノードＡの電位もＬレベルに下降する。このとき、薄膜トランジスタＰ３１及びＰ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に下降する（図１０６（Ｉ）及び（Ｆ））。
なお、出力端ＯＵＴやノードＦの電位の下降に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ下降する（図１０６（Ｇ））。
下降後の電位Ｖａが、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすとき、薄膜トランジスタＰ３１のオン動作時における出力端ＯＵＴの電位が第１の低位電源ＶＳＳ１になる（図１０６（Ｉ））。すなわち、パルス振幅のレベル変換が実行される。
また、下降後の電位Ｖａは、Ｖａ−ＶＳＳ３＜Ｖth(P39) を満たす。これにより、薄膜トランジスタＰ３９のオン動作時におけるノードＦの電位が第３の低位電源ＶＳＳ３になる（図１０６（Ｆ））。
前述したように、第３の低位電源ＶＳＳ３は、ＶＳＳ３−ＶＳＳ１＜Ｖth(P41)
を満たすように与えられている。
従って、この形態例の場合には、ＶＳＳ３−ＶＳＳ２＜Ｖth(P41) を満たし、薄膜トランジスタＰ４１がオン動作する。これにより、薄膜トランジスタＰ４１は、ノードＢに第２の低位電源ＶＳＳ２を供給する状態になる。
ところで、このセットパルスがＬレベルの期間、薄膜トランジスタＰ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＰ３２のゲート電位（ノードＣの電位）は、高位電源ＶＤＤに制御される（図１０６（Ｈ））。
やがて、セットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＰ４１のゲート電極には、ノードＦを通じて第３の低位電源ＶＳＳ３が印加されている（図１０６（Ｆ））。このため、オン動作を継続する薄膜トランジスタＰ４１により、ノードＢの電位は第２の低位電源ＶＳＳ２に固定的に保持される（図１０６（Ｅ））。
従って、セットパルスがＨレベルに立ち上がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＬレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第２の低位電源ＶＳＳ２を維持することで、オン動作した薄膜トランジスタＰ３８を通じて、ノードＣに対する高位電源ＶＤＤの印加が継続される（図１０６（Ｈ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＰ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第２の低位電源ＶＳＳ２である間保持される。すなわち、リセットパルスがＬレベルに切り替わるまで、ノードＣは高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３２のリーク電流は最小化される。
なお、ノードＢの電位が第２の低位電源ＶＳＳ２であるということは、薄膜トランジスタＰ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図１０６（Ｇ））。このため、第１の出力段の出力端ＯＵＴには、低位電源ＶＳＳ１が継続的に現われる（図１０６（Ｉ））。
やがて、リセットパルスがＨレベルからＬレベルになると（図１０６（Ｂ））、今度は、薄膜トランジスタＰ３５がオン動作し、ノードＣの電位が下降する（図１０６（Ｈ））。なお、ノードＣの電位の下降に伴い、薄膜トランジスタＰ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃｂ３３の蓄積電荷分だけ下降する（図１０６（Ｄ））。この下降後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＳＳ２＜Ｖth(P35) を満たすとき、薄膜トランジスタＰ３５のオン動作時にノードＣの電位が第２の低位電源ＶＳＳ２になる（図１０６（Ｈ））。
前述したようにノードＣが第２の低位電源ＶＳＳ２まで立ち下がると、薄膜トランジスタＰ３２とＰ４０がオン動作する。これにより、出力端ＯＵＴの電位とノードＦの電位が高位電源ＶＤＤに立ち上がる（図１０６（Ｉ）及び（Ｆ））。
ところで、このリセットパルスがＬレベルの期間、薄膜トランジスタＰ３４もオン動作している。このため、ノードＢの電位は高位電源ＶＤＤに制御される（図１０６（Ｅ））。また、これに伴い、第１の出力段を構成する薄膜トランジスタＰ３１のゲート電位（ノードＡの電位）も、高位電源ＶＤＤに低下する。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
このとき、ノードＣの電位はＬレベルを維持しながらも、その電位は第２の低位電源ＶＳＳ２からＶｃ２に上昇する（図１０６（Ｈ））。
このとき、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P32) を満たす。これにより、薄膜トランジスタＰ３２のオン状態が継続し、出力端ＯＵＴの電位が高位電源ＶＤＤに維持される（図１０６（Ｉ））。また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P40) を満たす。これにより、薄膜トランジスタＰ４０のオン状態が継続し、ノードＦの電位が高位電源ＶＤＤに維持される（図１０６（Ｆ））。
また、ノードＣの電位Ｖｃ２は、Ｖｃ２−ＶＤＤ＜Ｖth(P37) を満たす。これにより、薄膜トランジスタＰ３７がオン動作し、ノードＢに対する高位電源ＶＤＤの印加を継続する。
このことは、ノードＢがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＰ３１のオフ動作点がずれないこと）を意味する（図１０６（Ｅ））。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＢの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、出力パルスの信号振幅に対してセットパルスやリセットパルスの信号振幅を小さくできるだけでなく、バッファ回路の内部についても最終出力段以外で低振幅化を実現できる。このため、前段回路（例えばシフトレジスタ）だけでなく、バッファ回路６５で消費される電力についても他の形態例以上に小さくできる。
（Ｃ−１６）形態例１６
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図１０７にバッファ回路６５の１６個目の形態例を示す。なお、図１０７には、図９７との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、形態例１５に係る回路構成から薄膜トランジスタＰ５３を除いた回路構成と同じである。すなわち、第２の入力段のおけるブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例１５よりも素子数の少ないバッファ回路を実現する。なお、この形態例は、形態例７に対応する。
（ｂ）駆動動作
図１０８に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。
なお、図１０８（Ａ）〜（Ｈ）に示す波形は、それぞれ図９０（Ａ）〜（Ｈ）に示す各波形に対応する。
この形態例の場合も、パルス振幅のレベル変換を第１の出力段の最後段で実現する。このため、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で与えられる。
図１０８に示すように、この形態例に係るバッファ回路６５の動作のうち、セットパルスがＬレベルに立ち下がってからリセットパルスがＬレベルに立ち下がるまでの動作は、形態例１５と同じである。
そこで、以下では、リセットパルスが立ち下がるタイミングから形態例に係る動作を説明する。
リセットパルスがＨレベルからＬレベルに立ち下がると、今度は、薄膜トランジスタＰ３４とＰ３５がオン動作する。
これに伴い、ノードＢの電位は高位電源ＶＤＤに上昇し（図１０８（Ｄ））、ノードＣの電位は下降する（図１０８（Ｇ））。ただし、ノードＣの電位は、第２の低位電源ＶＳＳ２に対して薄膜トランジスタＰ３５の閾値電圧Ｖth(P35) だけ高い電位で与えられる。すなわち、ＶＳＳ２−Ｖth(P35) まで下降する。
なお、ここでのＬレベル（ＶＳＳ２−Ｖth(P35) ）は、以下の３つの条件を満たすことが求められる。
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P32)
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P37)
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P40)
一般に、パルスの振幅（ＶＳＳ２−ＶＤＤ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＬレベルに立ち下がると、薄膜トランジスタＰ３２がオン動作し、出力端ＯＵＴの電位が高位電源ＶＤＤに立ち上がる（図１０８（Ｈ））。また、薄膜トランジスタＰ４０がオン動作し、ノードＦの電位が高位電源ＶＤＤに立ち上がる（図１０８（Ｅ））。
なお、このとき、オン動作した薄膜トランジスタＰ３４によって、ノードＢの電位は高位電源ＶＤＤに制御される（図１０８（Ｄ））。この結果、ノードＡも高位電源ＶＤＤに制御される（図１０８（Ｆ））。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時、薄膜トランジスタンＰ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図１０８（Ｇ））。この影響により、ノードＣの電位はＬレベルを維持しながらも、その電位はＶｃ２に上昇する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＤＤ＜Ｖth(P32)
Ｖｃ２−ＶＤＤ＜Ｖth(P37)
Ｖｃ２−ＶＤＤ＜Ｖth(P40)
これらの条件を満たす限り、薄膜トランジスタＰ３２、Ｐ３７及びＰ４０のオン動作が継続する。
すなわち、薄膜トランジスタＰ３２によって、出力端ＯＵＴに対する高位電源ＶＤＤの印加が継続される。
また、薄膜トランジスタＰ３７によって、ノードＢに対する高位電源ＶＤＤの印加が継続される。従って、薄膜トランジスタＰ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＰ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＡの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、形態例１５と同様の動作と効果を、より少ない素子数で実現できる。
（Ｃ−１７）形態例１７
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図１０９にバッファ回路６５の１７個目の形態例を示す。なお、図１０９には、図１０５との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、形態例１６に係る回路構成から薄膜トランジスタＰ５２を除いた回路構成と同じである。すなわち、形態例１５に係る回路構成の第１及び第２の入力段からブートストラップ回路を省略した回路構成に対応する。この回路構成の採用により、形態例１６よりも更に素子数の少ないバッファ回路を実現する。なお、この形態例は、形態例８に対応する。
（ｂ）駆動動作
図１１０に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図１１０（Ａ）〜（Ｇ）に示す波形は、それぞれ図９２（Ａ）〜（Ｇ）に示す各波形に対応する。
この形態例の場合も、セットパルス（入力端ＩＮｓ）とリセットパルス（ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で与えられる。
前述したように、この形態例に係るバッファ回路６５は、薄膜トランジスタＰ５３を有しない点において、形態例１６に係るバッファ回路６５と共通する。従って、リセットパルスがＨレベルに立ち上がるタイミング以降の動作は、形態例１６の駆動動作と同じになる。
そこで、以下では、セットパルスがＨレベルに立ち上がってからリセットパルスがＨレベルに立ち上がるまでの動作を説明する。
セットパルスがＨレベルからＬレベルに立ち下がると、薄膜トランジスタＰ３３とＰ３６がオン動作する。
これに伴い、ノードＢの電位は下降し（図１１０（Ｃ））、ノードＣの電位は高位電源ＶＤＤに上昇する（図１１０（Ｆ））。
ところで、この形態例の場合には、薄膜トランジスタＰ３３のゲート電極側にブートストラップ回路が存在しない。従って、セットパルスのＬレベルへの立ち下がり直後におけるノードＢの電位は、ＶＳＳ２−Ｖth(P33) で与えられるＬレベルまでしか下降することができない。
ただし、ノードＢがＬレベルに立ち下がると、出力端ＯＵＴの電位もＬレベルに下降し、ノードＡのブートストラップ動作により、ノードＦの電位は第３の低位電源ＶＳＳ３まで下降する。
この下降後の第３の低位電源ＶＳＳ３は、ＶＳＳ３−ＶＳＳ２＜Ｖth(P41)
を満たす。従って、薄膜トランジスタＰ４１がオン動作し、ノードＢに第２の低位電源ＶＳＳ２が供給される状態になる（図１１０（Ｃ））。
この後は、セットパルスがＬレベルからＨレベルに立ち上がる際にも、薄膜トランジスタＰ４１によって、ノードＢの電位は第２の低位電源ＶＳＳ２に保たれる。また、同じくノードＢがＬレベルの間、ノードＣは、薄膜トランジスタＰ３８によって高位電源ＶＤＤに固定される。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、形態例１６と同様の動作と効果が得られるバッファ回路をより少ない素子数で実現することができる。
（Ｃ−１８）形態例１８
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図１１１にバッファ回路６５の１８個目の形態例を示す。なお、図１１１には、図９９との対応部分に同一符号を付して示す。
この形態例に係るバッファ回路６５は、形態例１２に係る回路構成のうち第１の入力段の部分でレベルシフトを実現する回路構成に対応する。
このため、第２の入力段を構成する薄膜トランジスタＰ３５の主電極と第１の入力段を構成する薄膜トランジスタＰ５２のゲート電極を第２の低位電源ＶＳＳ２（＞ＶＳＳ１）に接続する構造を採用する。これにより、セットパルスとリセットパルスを低振幅化し、形態例１２よりも消費電力が少なく済むバッファ回路を実現する。なお、この形態例は、形態例９に対応する。
（ｂ）駆動動作
図１１２に、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。なお、図１１２（Ａ）〜（Ｈ）は、図９４（Ａ）〜（Ｈ）に対応する。
この形態例の場合も、図１１２（Ａ）及び図１１２（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で与えられる。
まず、セットパルスがＬレベルに立ち下がるタイミングで、第１の入力段のノードＤがＬレベルに立ち下がる（図１１２（Ｃ））。これにより、薄膜トランジスタＰ３３がオン動作し、ノードＢの電位が下降する（図１１２（Ｄ））。
このノードＢの電位の下降に伴い、薄膜トランジスタＰ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃb32 の蓄積電荷分だけ下降する（図１１２（Ｃ））。下降後の電位Ｖｄが、Ｖｄ−ＶＳＳ１＜Ｖth(P33) を満たすとき、薄膜トランジスタＰ３３のオン動作時にノードＢの電位が第１の低位電源ＶＳＳ１になる（図１１２（Ｄ））。すなわち、パルス振幅のレベル変換が実行される。
前述したようにノードＢが第１の低位電源ＶＳＳ１まで立ち下がると、ノードＡの電位もＬレベルに下降する。このとき、薄膜トランジスタＰ３１及びＰ３９がオン動作し、出力端ＯＵＴの電位とノードＦの電位が共に下降する（図１１２（Ｈ）及び（Ｅ））。
なお、出力端ＯＵＴやノードＦの電位の下降に伴い、ノードＡの電位は、ブートストラップ補完容量Ｃb31 の蓄積電荷分だけ下降する（図１１２（Ｆ））。
下降後の電位Ｖａが、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすとき、薄膜トランジスタＰ３１のオン動作時に出力端ＯＵＴの電位が第１の低位電源ＶＳＳ１になる（図１１２（Ｈ））。
また、下降後の電位Ｖａは、Ｖａ−ＶＳＳ３＜Ｖth(P39) を満たす。これにより、薄膜トランジスタＰ３９のオン動作時におけるノードＦの電位が第３の低位電源ＶＳＳ３になる（図１１２（Ｄ））。
前述したように、第３の低位電源ＶＳＳ３は、ＶＳＳ３−ＶＳＳ１＜Ｖth(P41)
を満たすように与えられている。
従って、薄膜トランジスタＰ４１がオン動作し、ノードＢに第１の低位電源ＶＳＳ１を供給する状態になる。
ところで、このセットパルスがＬレベルの期間、薄膜トランジスタＰ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＰ３２のゲート電位（ノードＣの電位）は、高位電源ＶＤＤに制御される（図１１２（Ｇ））。
やがて、セットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＰ４１のゲート電極には、ノードＦを通じて第３の低位電源ＶＳＳ３が印加されている（図１１２（Ｅ））。このため、オン動作を継続する薄膜トランジスタＰ４１によってノードＢの電位は、第１の低位電源ＶＳＳ１に固定的に保持される（図１１２（Ｄ））。この動作が、この形態例に係る特徴的な電位状態である。
従って、セットパルスがＬレベルに立ち下がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＬレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第１の低位電源ＶＳＳ１を維持することで、オン動作した薄膜トランジスタＰ３８を通じて、ノードＣに対する高位電源ＶＤＤの印加が継続される（図１１２（Ｇ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＰ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第１の低位電源ＶＳＳ１である間保持される。すなわち、リセットパルスがＬレベルに切り替わるまで、ノードＣは高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３２のリーク電流は最小化される。
なお、ノードＢの電位が第１の低位電源ＶＳＳ１であるということは、薄膜トランジスタＰ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図１１２（Ｆ））。このため、第１の出力段の出力端ＯＵＴには、低位電源ＶＳＳ１が継続的に現われる（図１１２（Ｈ））。
やがて、リセットパルスがＨレベルからＬレベルになると（図１１２（Ｂ））、今度は、薄膜トランジスタＰ３５がオン動作し、ノードＣの電位が下降する（図１１２（Ｇ））。ただし、ノードＣの電位は、第２の低位電源ＶＳＳ２に対して薄膜トランジスタＰ３５の閾値電圧Ｖth(P35) だけ低い電位で与えられる。すなわち、ＶＳＳ２−Ｖth(P35) まで下降する。
なお、ここでのＬレベル（ＶＳＳ２−Ｖth(P35) ）は、以下の３つの条件を満たすことが求められる。
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P32)
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P37)
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P40)
一般に、パルスの振幅（ＶＳＳ２−ＶＤＤ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＬレベルに立ち下がると、薄膜トランジスタＰ３２がオン動作し、出力端ＯＵＴの電位が高位電源ＶＤＤに立ち上がる（図１１２（Ｈ））。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時、薄膜トランジスタンＰ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図１１２（Ｇ））。この影響により、ノードＣの電位はＬレベルを維持しながらも、その電位はＶｃ２に上昇する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＤＤ＜Ｖth(P32)
Ｖｃ２−ＶＤＤ＜Ｖth(P37)
Ｖｃ２−ＶＤＤ＜Ｖth(P40)
これらの条件を満たす限り、薄膜トランジスタＰ３２、Ｐ３７及びＰ４０のオン動作が継続する。
すなわち、薄膜トランジスタＰ３２によって、出力端ＯＵＴに対する高位電源ＶＤＤの印加が継続される。
また、薄膜トランジスタＰ３７によって、ノードＢに対する高位電源ＶＤＤの印加が継続される。従って、薄膜トランジスタＰ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＰ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＡの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、形態例１２と同様の動作と効果が得られるバッファ回路であって、その前段回路（例えばシフトレジスタ）での消費電力が少なく済むバッファ回路を実現することができる。
（Ｃ−１９）形態例１９
ここでも、形態例２の変形例に係るバッファ回路６５を説明する。
（ａ）回路構成
図１１３にバッファ回路６５の１９個目の形態例を示す。なお、図１１３には、図１０１との対応部分に同一符号を付して示す。
図１１３と図１０１とを対比して分かるように、この形態例に係る回路構成と形態例１３に係る回路構成とは同じである。
違いは、この形態例に係るセットパルスとリセットパルスの振幅が、形態例１３に比して低振幅化されている点である。すなわち、この形態例の場合には、セットパルスとリセットパルスを、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で駆動する点である。なお、この形態例は、形態例１０に対応する。
（ｂ）駆動動作
図１１４に基づいて、セットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を説明する。なお、図１１４（Ａ）〜図１１４（Ｇ）に示す波形は、それぞれ図９６（Ａ）〜図９６（Ｉ）の各波形に対応する。
この形態例の場合も、図１１４（Ａ）及び図１１４（Ｂ）に示すように、セットパルス（入力端ＩＮｓ）とリセットパルス（入力端ＩＮｒ）の信号振幅は、ＶＤＤとＶＳＳ２（＞ＶＳＳ１）の２値で与えられる。
まず、セットパルスがＬレベルに立ち下がるタイミングで、薄膜トランジスタＰ３３とＰ３６がオン動作する。
これに伴い、ノードＢの電位が下降し（図１１４（Ｃ））、ノードＣの電位は高位電源ＶＤＤに上昇する（図１１４（Ｆ））。
ところで、この形態例の場合には、薄膜トランジスタＰ３３のゲート電極側にブートストラップ回路が存在しない。従って、セットパルスのＬレベルへの立ち下がり直後におけるノードＢの電位は、ＶＳＳ２−Ｖth(P33) で与えられるＬレベルまでしか下降することができない。
ただし、ノードＢがＬレベルに下降すると、出力端ＯＵＴの電位もＬレベルに下降し、ノードＡの電位はブートストラップ電位Ｖａまで下降する（図１１４（Ｅ））。このブートストラップ電位Ｖａは、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすので、出力端ＯＵＴの電位は第１の低位電源ＶＳＳ１に下降する（図１１４（Ｇ））。
また、下降後の電位Ｖａは、Ｖａ−ＶＳＳ３＜Ｖth(P39) を満たす。これにより、薄膜トランジスタＰ３９のオン動作時におけるノードＦの電位が第３の低位電源ＶＳＳ３になる（図１１４（Ｄ））。
前述したように、第３の低位電源ＶＳＳ３は、ＶＳＳ３−ＶＳＳ１＜Ｖth(P41)
を満たすように与えられている。
従って、薄膜トランジスタＰ４１がオン動作し、ノードＢに第１の低位電源ＶＳＳ１が供給される状態になる（図１１４（Ｃ））。
ところで、このセットパルスがＬレベルの期間、薄膜トランジスタＰ３６もオン動作している。このため、出力段を構成する薄膜トランジスタＰ３２のゲート電位（ノードＣの電位）は、高位電源ＶＤＤに制御される（図１１４（Ｆ））。
やがて、セットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとノードＣの両方に飛び込もうとする。
ところが、前述したように、薄膜トランジスタＰ４１のゲート電極には、ノードＦを通じて第３の低位電源ＶＳＳ３が印加されている（図１１４（Ｄ））。
このため、オン動作を継続する薄膜トランジスタＰ４１によってノードＢの電位は、第１の低位電源ＶＳＳ１に固定的に保持される（図１１４（Ｃ））。この動作が、この形態例に係る特徴的な電位状態である。
従って、セットパルスがＨレベルに立ち下がった後も、ノードＡ、Ｂ及びＦの電位は、セットパルスがＬレベルの場合と同じ電位状態に保持される。
また、ノードＢの電位が第１の低位電源ＶＳＳ１を維持することで、オン動作した薄膜トランジスタＰ３８を通じて、ノードＣに対する高位電源ＶＤＤの印加が継続される（図１１４（Ｆ））。
このことは、ノードＣがセットパルスの電位変化に伴う飛び込みの影響を受けないこと（薄膜トランジスタＰ３２のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＢの電位が第１の低位電源ＶＳＳ１である間保持される。すなわち、リセットパルスがＬレベルに切り替わるまで、ノードＣは高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３２のリーク電流は最小化される。
なお、ノードＢの電位が第１の低位電源ＶＳＳ１であるということは、薄膜トランジスタＰ５１がカットオフ状態にあることを意味する。従って、ノードＡのフローティング状態は維持され、ノードＡの電位はブートストラップ電位（すなわち、Ｖａ）を維持する（図１１４（Ｅ））。このため、第１の出力段の出力端ＯＵＴには、低位電源ＶＳＳ１が継続的に現われる（図１１４（Ｇ））。
やがて、リセットパルスがＨレベルからＬレベルになると（図１１４（Ｂ））、今度は、薄膜トランジスタＰ３５がオン動作し、ノードＣの電位がＬレベルに下降する（図１１４（Ｆ））。ただし、ノードＣの電位は、第２の低位電源ＶＳＳ２に対して薄膜トランジスタＰ３５の閾値電圧Ｖth(P35) だけ高い電位で与えられる。すなわち、ＶＳＳ２−Ｖth(P35) まで上昇する。
なお、ここでのＬレベル（ＶＳＳ２−Ｖth(P35) ）は、以下の３つの条件を満たすことが求められる。
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P32)
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P37)
ＶＳＳ２−Ｖth(P35) −ＶＤＤ＜Ｖth(P40)
一般に、パルスの振幅（ＶＳＳ２−ＶＤＤ）は、閾値電圧Ｖthに比して十分大きい。従って、いずれの条件も満たされる。
さて、ノードＣがＬレベルに立ち下がると、薄膜トランジスタＰ３２がオン動作し、出力端ＯＵＴの電位が高位電源ＶＤＤに立ち上がる（図１１４（Ｇ））。
また、薄膜トランジスタＰ４０がオン動作し、ノードＦの電位が高位電源ＶＤＤに立ち上がる（図１１４（Ｄ））。
なお、このとき、オン動作した薄膜トランジスタＰ３４によって、ノードＢの電位は高位電源ＶＤＤに制御される（図１１４（Ｃ））。この結果、ノードＡも高位電源ＶＤＤに制御される（図１１４（Ｅ））。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時、薄膜トランジスタンＰ３５の容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む（図１１４（Ｆ））。この影響により、ノードＣの電位はＬレベルを維持しながらも、その電位はＶｃ２に上昇する。
ここで、Ｖｃ２は、以下の３つの条件を満たすことが求められる。
Ｖｃ２−ＶＤＤ＜Ｖth(P32)
Ｖｃ２−ＶＤＤ＜Ｖth(P37)
Ｖｃ２−ＶＤＤ＜Ｖth(P40)
これらの条件を満たす限り、薄膜トランジスタＰ３２、Ｐ３７及びＰ４０のオン動作が継続する。
すなわち、薄膜トランジスタＰ３２によって、出力端ＯＵＴに対する高位電源ＶＤＤの印加が継続される。
また、薄膜トランジスタＰ３７によって、ノードＢに対する高位電源ＶＤＤの印加が継続される。従って、薄膜トランジスタＰ３４を通じてノードＡにリセットパルスの電位変化が飛び込むことはなく、薄膜トランジスタＰ３１のオフ動作点はずれずに済む。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＡの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
（ｃ）効果
以上説明したように、この形態例に係る回路構成のバッファ回路６５の場合には、形態例１３と同様の動作と効果が得られるバッファ回路であって、その前段回路（例えばシフトレジスタ）での消費電力が少なく済むバッファ回路を実現することができる。
（Ｃ−２０）形態例２０
前述した各形態例の場合では、一組のセットパルスとリセットパルスが入力されるバッファ回路について説明したが、複数組のセットパルスとリセットパルスを入力するバッファ回路も構成できる。
ここでは、２組のセットパルスとリセットパルスがバッファ回路に入力される場合について考える。
図１１５に、形態例２に係るバッファ回路６５（図７９）における第１及び第２の入力段を並列に接続した回路例を示す。
図１１５では、第１組のセットパルスとリセットパルスに対応する薄膜トランジスタＰ３３、Ｐ３４、Ｐ３５、Ｐ３６、Ｐ５２及びＰ５３を、Ｐ３３１、Ｐ３４１、Ｐ３５１、Ｐ３６１、Ｐ５２１及びＰ５３１で示す。
また、図１１５では、第２組のセットパルスとリセットパルスに対応する薄膜トランジスタＰ３３、Ｐ３４、Ｐ３５、Ｐ３６、Ｐ５２及びＰ５３を、Ｐ３３２、Ｐ３４２、Ｐ３５２、Ｐ３６２、Ｐ５２２及びＰ５３２で示す。
このように、２組のセットパルスとリセットパルスを入力することができれば、出力パルスのパルス幅やパルスの出力タイミングを複合的に可変できるバッファ回路を実現することができる。
なお、セットパルスとリセットパルスの入力数はそれぞれ必要に応じて決めれば良い。また、セットパルスとリセットパルスの入力数が同数である必要もない。この種の回路構成の採用により、制御信号（セットパルス、リセットパルス）数が複数あるマルチ入力のバッファ回路を実現することができる。
また、図１１５の場合には、第１及び第２の入力段を構成するＰ３３１とＰ３３２、Ｐ３４１とＰ３４２、Ｐ３５１とＰ３５２、Ｐ３６１とＰ３６２がそれぞれ出力端について並列に接続されているが、これらの一部又は全部が、２つの動作電源（例えばＶＤＤ１とＶＳＳ）の間に直列に接続されても良い。
勿論、この形態例の構造は、この明細書で提案するその他の形態例についても適用可能である。例えば図１１６に示すように、形態例１１に係る回路構成を有するバッファ回路６５（図９７）における第１及び第２の入力段を並列に接続した回路構成を採用しても良い。
図１１６でも、第１組のセットパルスとリセットパルスに対応する薄膜トランジスタＰ３３、Ｐ３４、Ｐ３５、Ｐ３６、Ｐ５２及びＰ５３を、Ｐ３３１、Ｐ３４１、Ｐ３５１、Ｐ３６１、Ｐ５２１及びＰ５３１で示す。
また、図１１６でも、第２組のセットパルスとリセットパルスに対応する薄膜トランジスタＰ３３、Ｐ３４、Ｐ３５、Ｐ３６、Ｐ５２及びＰ５３を、Ｐ３３２、Ｐ３４２、Ｐ３５２、Ｐ３６２、Ｐ５２２及びＰ５３２で示す。
（Ｃ−２１）形態例２１
前述した各形態例の場合には、第１の出力段を構成する薄膜トランジスタＰ３１の一方の主電極に第１の低位電源ＶＳＳ１が接続される場合について説明した。
しかしながら、この第１の低位電源ＶＳＳ１の印加に代えて、パルス信号線（任意の制御パルスが与えられる信号線）を接続することもできる。
（ａ）回路例１
図１１７に、形態例２の出力段を構成する薄膜トランジスタＰ３１に制御パルスＶpulse を印加する場合の回路構成を示す。
図１１８に、この回路例に係るセットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図１１８（Ａ）は、セットパルス（入力端ＩＮｓ）の電位状態を示す。図１１８（Ｂ）は、リセットパルス（入力端ＩＮｒ）の電位状態を示す。
図１１８（Ｃ）は、薄膜トランジスタＰ３３のゲート電極配線（ノードＤ）の電位状態を示す。
図１１８（Ｄ）は、薄膜トランジスタＰ３５のゲート電極配線（ノードＥ）の電位状態を示す。図１１８（Ｅ）は、第１の入力段の出力端が接続される制御配線（ノードＢ）の電位状態を示す。図１１８（Ｆ）は、第２の出力段の出力端が接続される制御配線（ノードＦ）の電位状態を示す。図１１８（Ｇ）は、薄膜トランジスタＰ３１のゲート電極配線（ノードＡ）の電位状態を示す。図１１８（Ｈ）は、第２の入力段の出力端が接続される制御配線（ノードＣ）の電位状態を示す。図１１８（Ｉ）は、別配線に印加される制御パルスＶpulse の電位状態を示す。図１１８（Ｊ）は、出力段の出力端ＯＵＴに現れる電位状態を示す。
まず、セットパルスがＬレベルに立ち上がるタイミングから説明する。
セットパルスがＬレベル（第１の低位電源ＶＳＳ１）に立ち下がると、第１の入力段のノードＤがＬレベルに立ち下がる（図１１８（Ｃ））。これにより、薄膜トランジスタＰ３３がオン動作し、ノードＢの電位が下降する（図１１８（Ｅ））。
なお、ノードＢの電位の下降に伴い、薄膜トランジスタＰ３３のゲート電位（ノードＤの電位）は、ブートストラップ補完容量Ｃｂ３２の蓄積電荷分だけ下降する（図１１８（Ｃ））。この下降後の電位がＶｄである。この電位Ｖｄが、Ｖｄ−ＶＳＳＤ１＜Ｖth(P33) を満たすとき、薄膜トランジスタＰ３３のオン動作時におけるノードＢの電位が第１の低位電源ＶＳＳ１になる（図１１８（Ｅ））。
前述したようにノードＢが第１の低位電源ＶＳＳ１まで立ち下がると、ノードＡの電位がＶＳＳ１−Ｖth(P51) で与えられる電位に変化する（図１１８（Ｆ））。
ただし、パルス信号線に印加される制御パルスＶpulse の電位は高位電源ＶＤＤであるため（図１１８（Ｉ））、出力端ＯＵＴの電位は高位電源ＶＤＤのままである（図１１８（Ｊ））。
一方、薄膜トランジスタＰ３９は、このノードＡの電位によってオン動作する。このとき、ノードＦの電位は、ＶＳＳ１−Ｖth(P51) −Ｖth(P39) で与えられる。
このノードＦの電位により薄膜トランジスタＰ４１はオン動作し、ノードＢに第１の低位電源ＶＳＳ１を印加する状態になる。
なお、このセットパルスがＬレベルの期間、薄膜トランジスタＰ３６がオン動作しているので、薄膜トランジスタＰ３２のゲート電位（ノードＣの電位）は、高位電源ＶＤＤに制御される（図１１８（Ｈ））。
やがて、セットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、セットパルスの電位変化がノードＢとＣの両方に飛び込むように作用する。
ただし、この際、ノードＢに対しては、オン状態にある薄膜トランジスタＰ４１よりＬレベルの電位の供給が継続している。従って、セットパルスの電位変化の飛び込みの影響は軽微である。
また、ノードＢがＬレベルを維持することで、薄膜トランジスタＰ３８がオン動作し、ノードＣの電位は高位電源ＶＤＤに固定される。このため、ノードＣがセットパルスの飛び込みの影響を受けることはない。結果的に、薄膜トランジスタＰ３２のオフ動作点がずれずに済む。
この電位状態は、基本的に、リセットパルスがＬレベルに切り替わるまで維持される。
ところで、この形態例の場合、セットパルスが高位電源ＶＤＤに立ち上がったタイミング以降に、Ｌレベルを低位電源ＶＳＳ１とする制御パルスＶpulse がパルス信号線に入力される（図１１８（Ｉ））。この形態例に場合、制御パルスＶpulse
は２つのパルスで構成される。１つ目のパルスは、立ち上がりと立ち下がりの両方が矩形のパルスである。２つ目のパルスは、立ち上がりのみ矩形であり、立ち下がりはなだらかである。
この制御パルスＶpulse の入力によって薄膜トランジスタＰ３１はオン動作し、出力端ＯＵＴの電位が下降する。この出力端ＯＵＴの電位の下降に伴い、薄膜トランジスタＰ３１のゲート電位（ノードＡの電位）は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ下降する（図１１８（Ｇ））。下降後の電位Ｖａが、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすとき、薄膜トランジスタＰ３１のオン動作時に出力端ＯＵＴの電位が低位電源ＶＳＳ１になる（図１１８（Ｊ））。
なお、このノードＡの電位下降に伴い、ノードＦの電位は、Ｖａ−Ｖth(P39)
に上昇する。勿論、この下降後の電位は、薄膜トランジスタＰ４１をオン動作させるのに十分な電位である。
やがて、リセットパルスがＨレベルからＬレベルになると（図１１８（Ｂ））、今度は、薄膜トランジスタＰ３５がオン動作し、ノードＣの電位が下降する（図１１８（Ｈ））。なお、ノードＣの電位の下降に伴い、薄膜トランジスタＰ３５のゲート電位（ノードＥの電位）は、ブートストラップ補完容量Ｃｂ３３の蓄積電荷分だけ下降する（図１１８（Ｄ））。この下降後の電位がＶｅである。この電位Ｖｅが、Ｖｅ−ＶＳＳ１＜Ｖth(P35) を満たすとき、薄膜トランジスタＰ３５のオン動作時におけるノードＣの電位が第１の低位電源ＶＳＳ１になる（図１１８（Ｈ））。
前述したようにノードＣが第１の低位電源ＶＳＳ１まで立ち下がると、薄膜トランジスタＰ３２とＰ４０がオン動作する。これにより、出力端ＯＵＴとノードＦの電位は、高位電源ＶＤＤに遷移する（図１１８（Ｊ）及び（Ｆ））。
ところで、このリセットパルスがＬレベルの期間、薄膜トランジスタＰ３４もオン動作している。従って、ノードＢの電位は高位電源ＶＤＤに制御される（図１１８（Ｅ））。また、これに伴い、出力段を構成する薄膜トランジスタＰ３１のゲート電位（ノードＡの電位）も、高位電源ＶＤＤに上昇する。
やがて、リセットパルスはＬレベルからＨレベルに立ち上がる。この電位の変化時に、容量カップリングにより、リセットパルスの電位変化がノードＣに飛び込む。
図１１８（Ｈ）に示すように、ノードＣの電位はＬレベルを維持しながらも、その電位は低位電源ＶＳＳ１からＶｃ２に上昇する。
このとき、ノードＣの電位Ｖｃ２が、Ｖｃ２−ＶＤＤ＜Ｖth(P32) を満たすとき、薄膜トランジスタＰ３２のオン状態が継続し、出力端ＯＵＴの電位が高位電源ＶＤＤに維持される（図１１８（Ｊ））。
また、ノードＣの電位Ｖｃ２が、Ｖｃ２−ＶＤＤ＜Ｖth(P37) を満たすことで、薄膜トランジスタＰ３７がオン動作し、ノードＢに対する高位電源ＶＤＤの印加を継続する。
このことは、ノードＣがセットパルスの飛び込みの影響を受けないこと（薄膜トランジスタＰ３１のオフ動作点がずれないこと）を意味する。
この電位状態は、ノードＣの電位がＶｃ２である間保持される。すなわち、次にセットパルスがＬレベルに切り替わるまでノードＢの電位は高位電源ＶＤＤに保持される。結果的に、薄膜トランジスタＰ３１のリーク電流を最小化することができる。
この回路構成の採用により、ノードＡのブートストラップ動作は、パルス信号線に印加される制御パルスＶpulse （図１１８（Ｉ））が第１の低位電源ＶＳＳ１に立ち下がるタイミングに同期して実行される。従って、図１１８（Ｉ）に示すように、セット信号の立ち下がりタイミングとリセット信号の立ち下がりタイミングで挟まれた期間に入力される制御パルスＶpulse の電位変化を抜き出した出力パルスが出力端ＯＵＴに現れることになる。
このように、この形態例に係る回路構成の採用により、出力パルスの波形の調整が可能になる。例えば出力パルスを複数回のパルスに分割したり、トランジェント（立ち上がり・立ち下がり）特性を調整することが可能になる。
（ｂ）回路例２
図１１９に、形態例１１の出力段を構成する薄膜トランジスタＰ３１に制御パルスＶpulse を印加する場合の回路構成を示す。
図１２０に、この回路例に係るセットパルスとリセットパルスの電位状態と各ノードの電位状態の関係を示す。
なお、図１２０（Ａ）〜（Ｊ）の波形は、それぞれ図１１８（Ａ）〜（Ｊ）の各波形に対応する。
図１２０と図１１８を比較して分かるように、基本的な動作は同じである。違いは、セットパルスがＬレベルからＨレベルに立ち上がってからリセットパルスがＬレベルに立ち下がるまでの期間におけるノードＦ（図１２０（Ｆ））の電位である。以下では、この相違点に関する電位変化についてのみ説明する。
セットパルスがＬレベルからＨレベルに立ち上がるとき、容量カップリングにより、セットパルスの電位変化がノードＢとＣの両方に飛び込むように作用する。
この回路例の場合も、ノードＢに対しては、オン状態にある薄膜トランジスタＰ４１よりＬレベルの電位の供給が継続する。このため、この回路例の場合も、セットパルスの電位変化の飛び込みの影響は軽微になる。
この状態で、Ｌレベルを低位電源ＶＳＳ１とする制御パルスＶpulse がパルス信号線に入力される（図１２０（Ｉ））。この制御パルスＶpulse の入力によって薄膜トランジスタＰ３１はオン動作し、出力端ＯＵＴの電位が下降する。この出力端ＯＵＴの電位の下降に伴い、薄膜トランジスタＰ３１のゲート電位（ノードＡの電位）は、ブートストラップ補完容量Ｃｂ３１の蓄積電荷分だけ下降する（図１２０（Ｇ））。下降後の電位Ｖａが、Ｖａ−ＶＳＳ１＜Ｖth(P31) を満たすとき、薄膜トランジスタＰ３１のオン動作時に出力端ＯＵＴの電位が低位電源ＶＳＳ１になる（図１２０（Ｊ））。
また、このノードＡの電位下降に伴い、Ｖａ−ＶＳＳ３＜Ｖth(P39)
を満たす状態になる。この結果、ノードＦの電位は、第３の低位電源ＶＳＳ３に下降する。
この下降後の電位は、薄膜トランジスタＰ４１をオン動作させるのに十分な電位である。従って、ノードＢに対する第１の低位電源ＶＳＳ１の供給は継続する。また、ＬレベルのノードＢを通じて薄膜トランジスタＰ３８がオン動作し、ノードＣの電位が高位電源ＶＤＤに固定される。
その他の駆動動作は、基本的に回路例１と同じである。
（Ｄ）他の形態例
（Ｄ−１）他の表示パネル
前述した形態例の場合には、有機ＥＬパネルへの応用を前提に説明した。特に、垂直方向に制御パルスを転送する制御線駆動部への応用を前提に説明した。
しかし、前述したバッファ回路は、信号線ＤＴＬへの信号電位Ｖsig の印加タイミングを与える信号線駆動部にも適用できる。
また、前述したバッファ回路を搭載する駆動回路は、有機ＥＬパルル以外の表示パネルについても応用することができる。
例えば無機ＥＬパネルやＬＥＤパネルその他のパネルの駆動回路にも応用できる。また、プラズマディスプレイパネルの駆動回路にも応用できる。また、電界放出ディスプレイの駆動回路にも適用できる。また、液晶ディスプレイパネルの駆動回路にも応用できる。また、液晶ディスプレイパネルのバックライト光源がＬＥＤの場合に、その駆動回路としても形態例で説明したバッファ回路を用いることができる。例えば１フィールド期間内の点灯期間の比率を可変制御する場合、１フィールド期間内の点灯期間を複数個の点灯期間に分割し、個々の点灯期間の長さや配置を可変制御する場合に好適である。
（Ｄ−２）表示パネルの製品例
（ａ）外観形態
この明細書においては、半導体プロセスを用いて画素アレイ部や駆動回路を絶縁基板上に形成したパネルモジュールだけでなく、駆動回路については別基板（例えば特定用途向けＩＣ）として製造され、画素アレイ部を形成した絶縁基板上に実装する場合も表示パネルに含まれるものとする。
図１２１に、表示パネルの外観構成例を示す。表示パネル８１は、支持基板８３のうち画素アレイ部の形成領域に対向基板８５を貼り合わせた構造を有している。
支持基板８３は、ガラス、プラスチックその他の絶縁性の基材（絶縁基板）で構成される。
対向基板８５も、ガラス、プラスチックその他の絶縁性の基材（絶縁基板）で構成される。
なお、基材の透過性は、表示パネルの種類によって異なる。例えば液晶ディスプレイパネルであれば両面とも透過性の高い基板である必要がある。一方、自発光型のディスプレイの場合には、光束の射出側の基板について透過性が確保されていれば良い。
この他、表示パネル８１には、外部信号や駆動電源を入力するためのＦＰＣ（フレキシブルプリントサーキット）８７が配置される。
（ｂ）電子機器への搭載形態
前述した表示パネルは、各種の電子機器に実装した形態でも流通される。図１２２に、電子機器９１の概念構成例を示す。電子機器９１は、前述した駆動回路を搭載する表示パネル９３、システム制御部９５及び操作入力部９７で構成される。システム制御部９５で実行される処理内容は、電子機器９１の商品形態により異なる。また、操作入力部９７は、システム制御部９５に対する操作入力を受け付けるデバイスである。操作入力部９７には、例えばスイッチ、ボタンその他の機械式インターフェース、グラフィックインターフェース等が用いられる。
図１２３に、電子機器がテレビジョン受像機の場合の外観例を示す。テレビジョン受像機１０１の筐体正面には、フロントパネル１０３及びフィルターガラス１０５等で構成される表示画面１０７が配置される。表示画面１０７の部分が、図１２２の表示パネル９３に対応する。
また、この種の電子機器には、例えばデジタルカメラが想定される。図１２４に、デジタルカメラ１１１の外観例を示す。図１２４（Ａ）が正面側（被写体側）の外観例であり、図１２４（Ｂ）が背面側（撮影者側）の外観例である。
デジタルカメラ１１１は、保護カバー１１３、撮像レンズ部１１５、表示画面１１７、コントロールスイッチ１１９及びシャッターボタン１２１で構成される。このうち、表示画面１１７の部分が、図１２２の表示パネル９３に対応する。
また、この種の電子機器には、例えばビデオカメラが想定される。図１２５に、ビデオカメラ１３１の外観例を示す。
ビデオカメラ１３１は、本体１３３の前方に被写体を撮像する撮像レンズ１３５、撮影のスタート／ストップスイッチ１３７及び表示画面１３９で構成される。このうち、表示画面１３９の部分が、図１２２の表示パネル９３に対応する。
また、この種の電子機器には、例えば携帯端末装置が想定される。図１２６に、携帯端末装置としての携帯電話機１４１の外観例を示す。図１２６に示す携帯電話機１４１は折りたたみ式であり、図１２６（Ａ）が筐体を開いた状態の外観例であり、図１２６（Ｂ）が筐体を折りたたんだ状態の外観例である。
携帯電話機１４１は、上側筐体１４３、下側筐体１４５、連結部（この例ではヒンジ部）１４７、表示画面１４９、補助表示画面１５１、ピクチャーライト１５３及び撮像レンズ１５５で構成される。このうち、表示画面１４９及び補助表示画面１５１の部分が、図１２２の表示パネル９３に対応する。
また、この種の電子機器には、例えばコンピュータが想定される。図１２７に、ノート型コンピュータ１６１の外観例を示す。
ノート型コンピュータ１６１は、下側筐体１６３、上側筐体１６５、キーボード１６７及び表示画面１６９で構成される。このうち、表示画面１６９の部分が、図１２２の表示パネル９３に対応する。
これらの他、電子機器には、オーディオ再生装置、ゲーム機、電子ブック、電子辞書等が想定される。
（Ｄ−３）表示パネルの駆動回路以外への応用
前述の説明では、バッファ回路を表示パネルの垂直方向に制御パルスを転送する駆動回路に適用する場合について説明した。
しかし、このバッファ回路は、水平方向に制御パルスを転送する場合にも応用できる。また、表示パネル上で使用する全てのバッファ回路に応用することができる。
また、バッファ回路は汎用性の高い基本回路であり、バッファ回路を搭載する全ての半導体デバイスに応用することができる。
（Ｄ−４）その他
前述した形態例には、発明の趣旨の範囲内で様々な変形例が考えられる。また、本明細書の記載に基づいて創作される又は組み合わせられる各種の変形例及び応用例も考えられる。
有機ＥＬパネルのシステム構成例を示す図である。 サブ画素の等価回路図を示す図である（ＮＭＯＳ型）。 サブ画素の等価回路図を示す図である（ＮＭＯＳ型）。 サブ画素の駆動タイミングを説明する図である。 図２に対応する駆動波形を示す図である。 図３に対応する駆動波形を示す図である。 シフトレジスタ（スキャナ）の回路例を示す図である。 シフトレジスタ（スキャナ）の駆動波形を示す図である（ＮＭＯＳ型）。 ブートストラップ機能付きのシフト段の内部構造を説明する図である。 ブートストラップ動作を用いたシフト段の入出力動作を説明する図である。 入力クロックのパルス形状とシフトレジスタの転送動作との関係を説明する図である。 ブートストラップ動作を用いたシフト段の入出力動作を説明する図である。 入力クロックのパルス形状とシフトレジスタの転送動作との関係を説明する図である。 ブートストラップ動作を用いたシフト段の入出力動作を説明する図である。 従来型の駆動回路に用いる場合のパネル構造を説明する図である。 形態例に係る有機ＥＬパネルのシステム構成例を示す図である。 明細書で提案するバッファ回路を駆動回路に用いる場合のパネル構造を説明する図である。 制御線駆動部の回路構成を示す図である。 形態例に係る制御線駆動部の駆動波形を示す図である（ＮＭＯＳ型）。 バッファ回路の形態例を示す図である。 図２０に示すバッファ回路の駆動波形を示す図である。 カップリングの影響を考慮した図２０に示すバッファ回路の駆動波形を示す図である。 ＮＭＯＳトランジスタのＩｄｓ−Ｖｇｓ特性を示す図である。 ＮＭＯＳトランジスタのＩｄｓ−Ｖｇｓ特性の測定結果を示す図である。 カップリングの影響が大きい場合を考慮した図２０に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図２６に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図２８に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図３０に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図３２に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図３４に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図３６に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図３８に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図４０に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図４２に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図４４に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図４６に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図４８に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図５０に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図５２に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図５４に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図５６に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図５８に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図６０に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 バッファ回路の形態例を示す図である。 バッファ回路の形態例を示す図である。 図６４に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図６６に示すバッファ回路の駆動波形を示す図である。 サブ画素の等価回路図を示す図である（ＰＭＯＳ型）。 サブ画素の等価回路図を示す図である（ＰＭＯＳ型）。 サブ画素の駆動タイミングを説明する図である。 制御線駆動部の回路構成を示す図である。 形態例に係る制御線駆動部の駆動波形を示す図である（ＰＭＯＳ型）。 バッファ回路の形態例を示す図である。 図７３に示すバッファ回路の駆動波形を示す図である。 カップリングの影響を考慮した図７３に示すバッファ回路の駆動波形を示す図である。 ＰＭＯＳトランジスタのＩｄｓ−Ｖｇｓ特性を示す図である。 ＰＭＯＳトランジスタのＩｄｓ−Ｖｇｓ特性の測定結果を示す図である。 カップリングの影響が大きい場合を考慮した図７３に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図７９に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図８１に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図８３に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図８５に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図８７に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図８９に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図９１に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図９３に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図９５に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図９７に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図９９に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図９１に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図１０３に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図１０５に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図１０７に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図１０９に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図１１１に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図１１３に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 バッファ回路の形態例を示す図である。 バッファ回路の形態例を示す図である。 図１１７に示すバッファ回路の駆動波形を示す図である。 バッファ回路の形態例を示す図である。 図１１９に示すバッファ回路の駆動波形を示す図である。 表示パネルの外観構成例を示す図である。 電子機器の機能構成例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。 電子機器の商品例を示す図である。
符号の説明
３ 画素アレイ部
５ 信号線駆動部
３３ 制御線駆動部
３５ 制御線駆動部
４１ シフトレジスタ
４３ シフトレジスタ
４５ バッファ回路
６１ シフトレジスタ
６３ シフトレジスタ
６５ バッファ回路

Claims (10)

  1. 絶縁基板上に単一チャネルの薄膜トランジスタで形成される半導体デバイスのバッファ回路が、
    第１及び第２の薄膜トランジスタが直列に接続された回路構成を有し、前記第１及び第２の薄膜トランジスタの接続中点を出力端とする第１の出力段と、
    セットパルスで制御される第３の薄膜トランジスタと、リセットパルスで制御される第４の薄膜トランジスタが直列に接続された回路構成を有し、前記第３及び第４の薄膜トランジスタの接続中点に現れる電位を通じ、前記第１の薄膜トランジスタの制御電極に接続される第１の制御配線の電位状態を、セットパルスの印加開始タイミングからリセットパルスの印加開始タイミングまでの期間とそれ以外の期間とで切り替え制御する第１の入力段と、
    セットパルスで制御される第６の薄膜トランジスタと、リセットパルスで制御される第５の薄膜トランジスタが直列に接続された回路構成を有し、前記第５及び第６の薄膜トランジスタの接続中点に現れる電位を通じ、前記第２の薄膜トランジスタの制御電極に接続される第２の制御配線の電位状態を、前記第１の制御配線の電位変化とは逆位相の関係になるように切り替え制御する第２の入力段と、
    一方の主電極が前記第１の制御配線に接続され、他方の主電極が前記第２、第４及び第６の薄膜トランジスタに共通の電源に接続され、制御電極が前記第２の制御配線に接続される第７の薄膜トランジスタと、
    一方の主電極が前記第２の制御配線に接続され、他方の主電極が前記第２、第４及び第６の薄膜トランジスタに共通の前記電源に接続され、制御電極が前記第１の制御配線に接続される第８の薄膜トランジスタと、
    前記第１の制御配線に制御電極が接続される第９の薄膜トランジスタと、前記第２の制御配線に制御電極が接続される第１０の薄膜トランジスタが直列に接続された回路構成を有し、前記第９及び第１０の薄膜トランジスタの接続中点に現れる電位を第３の制御配線に与える第２の出力段と、
    一方の主電極が前記第１の制御配線に接続され、制御電極が前記第３の制御配線に接続される回路構成を有し、前記出力端に出力パルスが現われている期間、セットパルスと同じ論理レベルの電位を前記第１の制御配線に印加する第１１の薄膜トランジスタと
    を有する半導体デバイス。
  2. 請求項１に記載の半導体デバイスにおいて、
    前記出力端に現れる出力パルスの振幅に対し、前記セットパルス及び前記リセットパルスの振幅が小さい
    ことを特徴とする半導体デバイス。
  3. 請求項２に記載の半導体デバイスにおいて、
    前記セットパルス及び前記リセットパルスは、それぞれ対応するシフトレジスタ回路から供給される
    ことを特徴とする半導体デバイス。
  4. 請求項３に記載の半導体デバイスにおいて、
    前記バッファ回路の出力パルスは、表示パネルにおけるサンプリングタイミングの制御に使用される
    ことを特徴とする半導体デバイス。
  5. 請求項４に記載の半導体デバイスにおいて、
    前記バッファ回路の出力パルスは、表示パネルにおける電流供給線の制御に使用される
    ことを特徴とする半導体デバイス。
  6. 請求項５に記載の半導体デバイスにおいて、
    前記バッファ回路の出力パルスは、自発光型の表示パネルの点灯制御に使用され、
    前記セットパルス印加開始タイミングからリセットパルスの印加開始タイミングまでの期間が、１フィールド期間内に配置される各発光期間長を与える
    ことを特徴とする半導体デバイス。
  7. 請求項６に記載の半導体デバイスにおいて、
    前記第１の薄膜トランジスタの一方の主電極に、
    セットパルスの印加開始タイミングからリセットパルスの印加開始タイミングまでの期間に複数の出力パルスを発生させるパルス信号が入力される
    ことを特徴とする半導体デバイス。
  8. 請求項７に記載の半導体デバイスにおいて、
    前記第９の薄膜トランジスタがダイオード接続である
    ことを特徴とする半導体デバイス。
  9. 絶縁基板上に単一チャネルの薄膜トランジスタによって形成される画素アレイ部と、
    第１及び第２の薄膜トランジスタが直列に接続された回路構成を有し、前記第１及び第２の薄膜トランジスタの接続中点を出力端とする第１の出力段と、セットパルスで制御される第３の薄膜トランジスタと、リセットパルスで制御される第４の薄膜トランジスタが直列に接続された回路構成を有し、前記第３及び第４の薄膜トランジスタの接続中点に現れる電位を通じ、前記第１の薄膜トランジスタの制御電極に接続される第１の制御配線の電位状態を、セットパルスの印加開始タイミングからリセットパルスの印加開始タイミングまでの期間とそれ以外の期間とで切り替え制御する第１の入力段と、セットパルスで制御される第６の薄膜トランジスタと、リセットパルスで制御される第５の薄膜トランジスタが直列に接続された回路構成を有し、前記第５及び第６の薄膜トランジスタの接続中点に現れる電位を通じ、前記第２の薄膜トランジスタの制御電極に接続される第２の制御配線の電位状態を、前記第１の制御配線の電位変化とは逆位相の関係になるように切り替え制御する第２の入力段と、一方の主電極が前記第１の制御配線に接続され、他方の主電極が前記第２、第４及び第６の薄膜トランジスタに共通の電源に接続され、制御電極が前記第２の制御配線に接続される第７の薄膜トランジスタと、一方の主電極が前記第２の制御配線に接続され、他方の主電極が前記第２、第４及び第６の薄膜トランジスタに共通の前記電源に接続され、制御電極が前記第１の制御配線に接続される第８の薄膜トランジスタと、前記第１の制御配線に制御電極が接続される第９の薄膜トランジスタと、前記第２の制御配線に制御電極が接続される第１０の薄膜トランジスタが直列に接続された回路構成を有し、前記第９及び第１０の薄膜トランジスタの接続中点に現れる電位を第３の制御配線に与える第２の出力段と、一方の主電極が前記第１の制御配線に接続され、制御電極が前記第３の制御配線に接続される回路構成を有し、前記出力端に出力パルスが現われている期間、セットパルスと同じ論理レベルの電位を前記第１の制御配線に印加する第１１の薄膜トランジスタとを有するバッファ回路により、前記画素アレイ部の制御線を駆動する駆動回路と
    を有する表示パネル。
  10. 絶縁基板上に単一チャネルの薄膜トランジスタによって形成される画素アレイ部と、
    第１及び第２の薄膜トランジスタが直列に接続された回路構成を有し、前記第１及び第２の薄膜トランジスタの接続中点を出力端とする第１の出力段と、セットパルスで制御される第３の薄膜トランジスタと、リセットパルスで制御される第４の薄膜トランジスタが直列に接続された回路構成を有し、前記第３及び第４の薄膜トランジスタの接続中点に現れる電位を通じ、前記第１の薄膜トランジスタの制御電極に接続される第１の制御配線の電位状態を、セットパルスの印加開始タイミングからリセットパルスの印加開始タイミングまでの期間とそれ以外の期間とで切り替え制御する第１の入力段と、セットパルスで制御される第６の薄膜トランジスタと、リセットパルスで制御される第５の薄膜トランジスタが直列に接続された回路構成を有し、前記第５及び第６の薄膜トランジスタの接続中点に現れる電位を通じ、前記第２の薄膜トランジスタの制御電極に接続される第２の制御配線の電位状態を、前記第１の制御配線の電位変化とは逆位相の関係になるように切り替え制御する第２の入力段と、一方の主電極が前記第１の制御配線に接続され、他方の主電極が前記第２、第４及び第６の薄膜トランジスタに共通の電源に接続され、制御電極が前記第２の制御配線に接続される第７の薄膜トランジスタと、一方の主電極が前記第２の制御配線に接続され、他方の主電極が前記第２、第４及び第６の薄膜トランジスタに共通の前記電源に接続され、制御電極が前記第１の制御配線に接続される第８の薄膜トランジスタと、前記第１の制御配線に制御電極が接続される第９の薄膜トランジスタと、前記第２の制御配線に制御電極が接続される第１０の薄膜トランジスタが直列に接続された回路構成を有し、前記第９及び第１０の薄膜トランジスタの接続中点に現れる電位を第３の制御配線に与える第２の出力段と、一方の主電極が前記第１の制御配線に接続され、制御電極が前記第３の制御配線に接続される回路構成を有し、前記出力端に出力パルスが現われている期間、セットパルスと同じ論理レベルの電位を前記第１の制御配線に印加する第１１の薄膜トランジスタとを有するバッファ回路により、前記画素アレイ部の制御線を駆動する駆動回路と、
    システム全体の動作を制御するシステム制御部と、
    前記システム制御部に対する操作入力部と
    を有する電子機器。
JP2008182115A 2008-07-12 2008-07-12 半導体デバイス、表示パネル及び電子機器 Expired - Fee Related JP4582216B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008182115A JP4582216B2 (ja) 2008-07-12 2008-07-12 半導体デバイス、表示パネル及び電子機器
TW098119392A TW201003599A (en) 2008-07-12 2009-06-10 Semiconductor device, display panel, and electronic apparatus
US12/457,570 US7800576B2 (en) 2008-07-12 2009-06-16 Semiconductor device, display panel, and electronic apparatus
KR1020090060151A KR20100007727A (ko) 2008-07-12 2009-07-02 반도체 디바이스, 표시 패널 및 전자 기기
CN200910151725XA CN101625833B (zh) 2008-07-12 2009-07-13 半导体器件、显示面板和电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008182115A JP4582216B2 (ja) 2008-07-12 2008-07-12 半導体デバイス、表示パネル及び電子機器

Publications (2)

Publication Number Publication Date
JP2010021899A JP2010021899A (ja) 2010-01-28
JP4582216B2 true JP4582216B2 (ja) 2010-11-17

Family

ID=41504608

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008182115A Expired - Fee Related JP4582216B2 (ja) 2008-07-12 2008-07-12 半導体デバイス、表示パネル及び電子機器

Country Status (5)

Country Link
US (1) US7800576B2 (ja)
JP (1) JP4582216B2 (ja)
KR (1) KR20100007727A (ja)
CN (1) CN101625833B (ja)
TW (1) TW201003599A (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI585730B (zh) 2006-09-29 2017-06-01 半導體能源研究所股份有限公司 顯示裝置和電子裝置
JP5141363B2 (ja) 2008-05-03 2013-02-13 ソニー株式会社 半導体デバイス、表示パネル及び電子機器
US8330702B2 (en) 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
US8319528B2 (en) 2009-03-26 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having interconnected transistors and electronic device including semiconductor device
US8872751B2 (en) 2009-03-26 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having interconnected transistors and electronic device including the same
CN102024410B (zh) * 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
CN102763332B (zh) 2010-02-23 2016-04-13 株式会社半导体能源研究所 显示装置、半导体装置以及它们的驱动方法
KR101389120B1 (ko) * 2010-03-02 2014-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
DE112011100756B4 (de) 2010-03-02 2016-09-15 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
KR101840181B1 (ko) 2010-05-21 2018-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
JP5766012B2 (ja) * 2010-05-21 2015-08-19 株式会社半導体エネルギー研究所 液晶表示装置
JP5782313B2 (ja) * 2011-07-06 2015-09-24 株式会社ジャパンディスプレイ アレイ基板及び液晶表示装置
TWI462475B (zh) * 2011-12-29 2014-11-21 Au Optronics Corp 雙向移位暫存器及其驅動方法
US9036766B2 (en) 2012-02-29 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9450581B2 (en) 2014-09-30 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, semiconductor device, electronic component, and electronic device
CN104732939A (zh) * 2015-03-27 2015-06-24 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示装置及栅极驱动方法
KR102485572B1 (ko) * 2016-05-18 2023-01-09 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
CN108120915B (zh) * 2017-12-15 2020-05-05 京东方科技集团股份有限公司 应用于显示面板的老化处理方法及老化处理系统
CN114822251B (zh) * 2020-12-28 2023-06-02 武汉天马微电子有限公司 一种显示面板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313093A (ja) * 2001-04-13 2002-10-25 Toshiba Corp シフトレジスタ、駆動回路、電極基板及び平面表示装置
JP2004226429A (ja) * 2003-01-17 2004-08-12 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ、および電子機器
JP2005123864A (ja) * 2003-10-16 2005-05-12 Sony Corp レベル変換回路および表示装置
JP2005149624A (ja) * 2003-11-17 2005-06-09 Sony Corp シフトレジスタ回路および表示装置
JP2009278386A (ja) * 2008-05-14 2009-11-26 Sony Corp 半導体デバイス、表示パネル及び電子機器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4307177C2 (de) * 1993-03-08 1996-02-08 Lueder Ernst Schaltungsanordnung als Teil eines Schieberegisters zur Ansteuerung von ketten- oder matrixförmig angeordneten Schaltelementen
KR100235590B1 (ko) * 1997-01-08 1999-12-15 구본준 박막트랜지스터 액정표시장치의 구동방법
JP4785271B2 (ja) * 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
US6788108B2 (en) * 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4453476B2 (ja) * 2004-08-05 2010-04-21 ソニー株式会社 シフト回路、シフトレジスタ回路および表示装置
JP2006164477A (ja) * 2004-12-10 2006-06-22 Casio Comput Co Ltd シフトレジスタ、該シフトレジスタの駆動制御方法及び該シフトレジスタを備えた表示駆動装置
JP4826213B2 (ja) * 2005-03-02 2011-11-30 ソニー株式会社 レベルシフト回路およびシフトレジスタ並びに表示装置
TWI585730B (zh) * 2006-09-29 2017-06-01 半導體能源研究所股份有限公司 顯示裝置和電子裝置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313093A (ja) * 2001-04-13 2002-10-25 Toshiba Corp シフトレジスタ、駆動回路、電極基板及び平面表示装置
JP2004226429A (ja) * 2003-01-17 2004-08-12 Semiconductor Energy Lab Co Ltd パルス出力回路、シフトレジスタ、および電子機器
JP2005123864A (ja) * 2003-10-16 2005-05-12 Sony Corp レベル変換回路および表示装置
JP2005149624A (ja) * 2003-11-17 2005-06-09 Sony Corp シフトレジスタ回路および表示装置
JP2009278386A (ja) * 2008-05-14 2009-11-26 Sony Corp 半導体デバイス、表示パネル及び電子機器

Also Published As

Publication number Publication date
TW201003599A (en) 2010-01-16
CN101625833B (zh) 2012-04-25
JP2010021899A (ja) 2010-01-28
CN101625833A (zh) 2010-01-13
US7800576B2 (en) 2010-09-21
US20100007386A1 (en) 2010-01-14
KR20100007727A (ko) 2010-01-22

Similar Documents

Publication Publication Date Title
JP4582216B2 (ja) 半導体デバイス、表示パネル及び電子機器
JP5141363B2 (ja) 半導体デバイス、表示パネル及び電子機器
US11133360B2 (en) Shift register circuit, display panel, and electronic apparatus
JP5151585B2 (ja) 半導体デバイス、表示パネル及び電子機器
JP5146090B2 (ja) Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP5186950B2 (ja) Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP2009116206A (ja) Ｅｌ表示パネル及び電子機器
KR20090093826A (ko) Ｅｌ 표시 패널, 전자기기 및 ｅｌ 표시 패널의 구동 방법
JP2010039435A (ja) 表示パネルモジュール及び電子機器
JP5136198B2 (ja) 半導体デバイス、表示パネル及び電子機器
JP2009204992A (ja) Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP2009204978A (ja) Ｅｌ表示パネルモジュール、ｅｌ表示パネル及び電子機器
JP5682612B2 (ja) 表示装置
JP5958515B2 (ja) 表示装置
JP2009204931A (ja) Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP2009204882A (ja) Ｅｌ表示パネルモジュール、ｅｌ表示パネル、集積回路装置、電子機器及び駆動制御方法
JP2010085475A (ja) 表示パネルモジュール及び電子機器
JP2008152180A (ja) 表示デバイス駆動回路、自発光表示デバイス、電子機器、表示デバイス駆動方法及びコンピュータプログラム

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100816

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130910

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees