TWI600022B - 脈衝輸出電路、顯示裝置、及電子裝置 - Google Patents

脈衝輸出電路、顯示裝置、及電子裝置 Download PDF

Info

Publication number
TWI600022B
TWI600022B TW102124006A TW102124006A TWI600022B TW I600022 B TWI600022 B TW I600022B TW 102124006 A TW102124006 A TW 102124006A TW 102124006 A TW102124006 A TW 102124006A TW I600022 B TWI600022 B TW I600022B
Authority
TW
Taiwan
Prior art keywords
transistor
clock signal
source
drain
potential
Prior art date
Application number
TW102124006A
Other languages
English (en)
Other versions
TW201415474A (zh
Inventor
三宅博之
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201415474A publication Critical patent/TW201415474A/zh
Application granted granted Critical
Publication of TWI600022B publication Critical patent/TWI600022B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/188—Organisation of a multiplicity of shift registers, e.g. regeneration, timing or input-output circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
    • G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of El Displays (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Thin Film Transistor (AREA)

Description

脈衝輸出電路、顯示裝置、及電子裝置
本發明係關於一種脈衝輸出電路。本發明還關於一種顯示裝置。本發明還關於一種電子裝置。
近年來，為了製程的簡化的目的，對所有電晶體具有同一導電型的電路(也稱為只以n通道電晶體或p通道電晶體組成之電路)進行了開發。
作為上述單極電路的例子，可以舉出包括在移位暫存器中的脈衝輸出電路。
例如，在專利文獻1中，公開有一種具有將時脈信號的脈衝用於產生脈衝信號的脈衝的多級脈衝輸出電路的移位暫存器。而且，在專利文獻1中，公開有一種藉由利用自舉防止所輸出的脈衝信號的振幅低於時脈信號的振幅的移位暫存器。
[專利文獻1]日本公開專利申請案第2002-335153號
但是，習知的脈衝輸出電路有如下問題：當時脈信號的振幅大使得電晶體劣化而造成電晶體的電性變動。
例如，在專利文獻1的移位暫存器中，當從脈衝輸出電路輸出的脈衝信號為低位準時，控制是否將所輸出的脈衝信號設定為高位準的電晶體(例如，專利文獻1中的圖1B的電晶體105)的閘極的電位在一定期間被保持為電位VSS。此時，上述電晶體的源極或汲極的電位根據時脈信號而反覆變化，因此該電晶體受到壓力。由此，造成電晶體劣化。尤其是，在專利文獻1的移位暫存器中，受到該壓力的時間非常長，因此該電晶體容易劣化且電特性持續變動。
為了抑制電晶體所受到的上述壓力的影響，例如可以舉出使電晶體的通道長度增長等對策。但是，當控制是否將所輸出的脈衝信號設定為高位準的電晶體的通道長度被增長時，例如由於寄生電容等所輸出的脈衝信號延遲，因此有發生缺陷操作的可能性變高等其他問題。
鑒於上述問題，本發明的一實施例的課題之一是抑制工作故障的發生且抑制控制是否將所輸出的脈衝信號設定為高位準的電晶體所受到的壓力。
在本發明的一實施例中，在脈衝輸出電路所輸出的脈衝信號為低位準期間，不將控制是否將該脈衝信號設定為高位準的電晶體的閘極的電位設定為固定值，而間歇地使其高於電位VSS的電位。由此，實現抑制上述電晶體所受到的壓力。
本發明的一實施例是一種脈衝輸出電路，該脈衝輸出電路具有根據設定信號、重設信號、第一時脈信號、第二時脈信號以及第二時脈信號的反轉信號產生脈衝信號的功能，並包括：第一電晶體，其中源極和汲極中的一者的電位根據第一時脈信號變化，源極和汲極中的另一者的電位成為脈衝信號的電位；第二電晶體，其中源極和汲極中的一者被供應第一電位，源極和汲極中的另一者與第一電晶體的源極和汲極中的另一者電連接；第三電晶體，其中源極和汲極中的一者被供應第二電位，源極和汲極中的另一者與第一電晶體的閘極電連接，閘極的電位根據第二時脈信號變化；以及第四電晶體，其中源極和汲極中的一者的電位根據設定信號及重設信號變化，源極和汲極中的另一者與第一電晶體的閘極電連接，閘極的電位根據第二時脈信號的反轉信號變化，並且第一電位與第二電位之間的電位差大於第一電晶體的臨界電壓，當第二時脈信號為高位準時，第一時脈信號為低位準。
根據本發明的一實施例，即使不增長使控制是否將所輸出的脈衝信號設定為高位準的電晶體的通道長度，也可以降低該電晶體所受到的壓力。因此，可以抑制電晶體的劣化且抑制電特性的變動。
30‧‧‧移位暫存器
31‧‧‧脈衝輸出電路
32‧‧‧保護電路
33‧‧‧保護電路
41‧‧‧電晶體
42‧‧‧電晶體
43‧‧‧電晶體
44‧‧‧電晶體
45‧‧‧電晶體
46‧‧‧電晶體
47‧‧‧電晶體
48‧‧‧電晶體
49‧‧‧電晶體
50‧‧‧電晶體
51‧‧‧電晶體
52‧‧‧電晶體
111‧‧‧電晶體
112‧‧‧電晶體
113‧‧‧電晶體
114‧‧‧電晶體
201‧‧‧像素部
202‧‧‧驅動電路部
211‧‧‧像素電路
221‧‧‧閘極驅動器
223‧‧‧源極驅動器
225‧‧‧保護電路
230‧‧‧液晶元件
231_1‧‧‧電晶體
231_2‧‧‧電晶體
233_1‧‧‧電容元件
233_2‧‧‧電容元件
234‧‧‧電晶體
235‧‧‧發光元件
311‧‧‧期間
312‧‧‧期間
313‧‧‧期間
700‧‧‧基板
701‧‧‧絕緣層
703a‧‧‧導電層
703b‧‧‧導電層
703c‧‧‧導電層
704‧‧‧絕緣層
705a‧‧‧半導體層
705b‧‧‧半導體層
706a‧‧‧導電層
706b‧‧‧導電層
706c‧‧‧導電層
706d‧‧‧導電層
707‧‧‧絕緣層
708‧‧‧絕緣層
709a‧‧‧導電層
709b1‧‧‧導電層
709b2‧‧‧導電層
710‧‧‧絕緣層
711‧‧‧導電層
712‧‧‧導電層
720‧‧‧基板
721‧‧‧導電層
722‧‧‧著色層
723‧‧‧絕緣層
750‧‧‧液晶層
751‧‧‧密封材料
760‧‧‧液晶層
1011‧‧‧外殼
1012‧‧‧面板
1013‧‧‧按鈕
1014‧‧‧揚聲器
1021a‧‧‧外殼
1021b‧‧‧外殼
1022a‧‧‧面板
1022b‧‧‧面板
1023‧‧‧軸部
1024‧‧‧按鈕
1025‧‧‧連接端子
1026‧‧‧儲存媒體插入部
1027‧‧‧揚聲器
1031‧‧‧外殼
1032‧‧‧面板
1033‧‧‧按鈕
1034‧‧‧揚聲器
1035‧‧‧甲板部
1041‧‧‧外殼
1042‧‧‧面板
1043‧‧‧支架
1044‧‧‧按鈕
1045‧‧‧連接端子
1046‧‧‧揚聲器
在圖式中：圖1A和圖1B所示為脈衝輸出電路的例子； 圖2A和圖2B所示為脈衝輸出電路的例子；圖3所示為脈衝輸出電路的例子；圖4所示為脈衝輸出電路的例子；圖5A至圖5C所示為脈衝輸出電路的例子；圖6A和圖6B各自所示為脈衝輸出電路的例子；圖7A、7B1及7B2所示為顯示裝置的例子；圖8所示為顯示裝置的例子；圖9所示為顯示裝置的例子；圖10A和圖10B各自所示為顯示裝置的例子；以及圖11A至圖11D各自所示為電子裝置的例子。
以下，參照圖式對用以說明本發明的實施方式的例子進行說明。注意，只要是所屬技術領域的普通技術人員，就可以在不脫離本發明的宗旨及其範圍的條件下容易改變實施方式的內容。因此，本發明不侷限於例如下述實施方式的記載內容。
另外，各實施方式的內容可以彼此適當地組合。此外，各實施方式的內容可以適當地互相替換。
另外，「第一」、「第二」等序數詞是為了避免結構要素的混淆而附加，各構成要素的個數不侷限於序數詞的數目。
注意，在本說明書中，「平行」是指兩條直線形成的角度為-10°大於或等於且小於或等於10°，因此也包括角 度為大於或等於-5°且小於或等於5°的情況。另外，「垂直」是指兩條直線形成的角度為大於或等於80°且小於或等於100°，因此也包括角度為大於或等於85°且小於或等於95°的情況。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
實施方式1
在本實施方式中，對脈衝輸出電路的例子進行說明。
圖1A和圖1B是用來說明根據本實施方式的脈衝輸出電路的圖。如圖1A所示，脈衝輸出電路SR具有根據被輸入的設定信號S、重設信號R、時脈信號CK1、時脈信號CK2以及時脈信號CK2B產生脈衝信號作為輸出信號OUT的功能。作為時脈信號CK2B可以使用時脈信號CK2的反轉信號，但是也可以使用其他時脈信號作為時脈信號CK2B。
而且，圖1A所示的脈衝輸出電路SR如圖1B所示那樣具有電晶體111至電晶體114。電晶體111至電晶體114具有同一導電型。電晶體111至電晶體114的導通分別根據設定信號S、重設信號R、時脈信號CK1、時脈信號CK2以及時脈信號CK2B中的一個或多個被控制。此外，也可以在圖1A所示的脈衝輸出電路SR中設置電晶體111至電晶體114之外的元件。
電晶體111的源極和汲極中的一者的電位根據時脈信號CK1變化，電晶體111的源極和汲極中的另一者的電 位成為脈衝信號(輸出信號OUT)的電位。電晶體111具有控制是否將脈衝信號(輸出信號OUT)設定為高位準的功能。
注意，「根據信號電位變化」不侷限於「由於直接被輸入信號而電位變為該信號的電位的情況」。例如，「由於根據信號開關處於導通狀態而電位變化的情況」或「由於電容耦合電位按照信號的變化而變化的情況」等也包括在「根據信號電位變化」。
此外，「對應於信號的電位」不侷限於「具有與信號的電位相同的值的電位」。例如，由於電壓下降信號的電位變化的值也包括在「對應於信號的電位」。
電晶體112的源極和汲極中的一者被供應電位VSS，電晶體112的源極和汲極中的另一者與電晶體111的源極和汲極中的另一者電連接。並且，電晶體112的閘極的電位根據設定信號S及重設信號R變化。此外，也可以使用與時脈信號CK1及時脈信號CK2不同的時脈信號控制電晶體112的閘極的電位。電晶體112具有根據閘極的電位是導通狀態還是關閉狀態來控制是否將脈衝信號(輸出信號OUT)設定為低位準的功能。
電晶體113的源極和汲極中的一者被供應電位Va，電晶體113的源極和汲極中的另一者與電晶體111的閘極電連接。而且，電晶體113的閘極的電位根據時脈信號CK2變化。電晶體113具有控制是否將電晶體111的閘極的電位設定為對應於電位Va的值的功能。
注意，「對應於電位的值」不侷限於「與該電位相同的值」。例如，由於電壓下降而從上述電位的值變化的情況也包括在「對應於電位的值」。
電晶體114的源極和汲極中的一者的電位根據設定信號S及重設信號R變化，電晶體114的源極和汲極中的另一者與電晶體111的閘極電連接。而且，電晶體114的閘極的電位根據時脈信號CK2B變化。電晶體114具有控制是否使電晶體111的閘極處於浮動狀態的功能。
作為電晶體111至電晶體114，例如可以使用在其通道形成區包括帶隙寬於矽的半導體的電晶體。作為帶隙寬的半導體，例如可以使用氧化物半導體。但是，不侷限於此，也可以使用例如包括含有第14族(矽等)元素的半導體的電晶體作為電晶體111至電晶體114。此時，含有第14族的元素的半導體可以是單晶、多晶或非晶。
作為上述氧化物半導體，例如可以使用In類金屬氧化物、Zn類金屬氧化物、In-Zn類金屬氧化物或In-Ga-Zn類金屬氧化物等。另外，也可以使用包含其他金屬元素代替包含在上述In-Ga-Zn類金屬氧化物中的Ga的一部分或全部的金屬氧化物。
以下說明氧化物半導體膜的結構。
氧化物半導體膜大致分為單晶氧化物半導體膜和非單晶氧化物半導體膜。非單晶氧化物半導體膜包括非晶氧化物半導體膜、微晶氧化物半導體膜、多晶氧化物半導體膜及CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜等。
非晶氧化物半導體膜具有無序的原子排列並不具有結晶成分。其典型例子是在微小區域中也不具有結晶部而膜整體具有完全的非晶結構的氧化物半導體膜。
微晶氧化物半導體膜例如包括大於或等於1nm且小於10nm的尺寸的微晶(也稱為奈米晶體)。因此，微晶氧化物半導體膜的原子排列的有序度比非晶氧化物半導體膜高。因此，微晶氧化物半導體膜的缺陷態密度低於非晶氧化物半導體膜。
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。因此，有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納在一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物半導體膜。下面對CAAC-OS膜進行詳細的說明。
在CAAC-OS膜的透射電子顯微鏡(TEM：Transmission Electron Microscope)影像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此，在CAAC-OS膜中，不容易發生起因於晶界的電子遷移率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的 面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知，CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面，當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時，在2θ為56°附近時常出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此，將2θ固定為56°附近並在以樣本面的法線向量為軸(軸)旋轉樣本的條件下進行分析(掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時，出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面，當該樣本是CAAC-OS膜時，即使在將2θ固定 為56°附近的狀態下進行掃描也不能觀察到明確的峰值。
由上述結果可知，在具有c軸配向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此，在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發生改變時，結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外，CAAC-OS膜中的晶化度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面近旁的結晶成長而形成時，有時頂面附近的晶化度高於被形成面附近的晶化度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區域的晶化度改變，所以有時CAAC-OS膜中的晶化度根據區域而不同。
注意，在藉由out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜的情況下，除了2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著不具有c軸配向的結晶包含在CAAC-OS膜的一部分中。較佳的是，在CAAC-OS膜中，在2θ為31°附 近出現峰值並在2θ為36°附近不出現峰值。
在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。因此，該電晶體具有高可靠性。
注意，氧化物半導體膜例如可以是包括非晶氧化物半導體膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
上述是氧化物半導體膜的結構的說明。
接著，參照圖2A和圖2B說明根據本實施方式的脈衝輸出電路的結構例子。
圖2A所示的脈衝輸出電路具有根據相當於設定信號S的設定信號LIN、相當於重設信號R的重設信號RIN、時脈信號CK1、時脈信號CK2以及時脈信號CK2B產生輸出信號OUT及輸出信號SROUT的功能。
圖2A所示的脈衝輸出電路具有電晶體41至電晶體51。
電晶體41的源極和汲極中的一者被供應電位VDD。而且，電晶體41的閘極被供應設定信號LIN。
電晶體42的源極和汲極中的一者被供應電位VSS，電晶體42的源極和汲極中的另一者與電晶體41的源極和汲極中的另一者電連接。
電晶體43的源極和汲極中的一者與電晶體41的源極和汲極中的另一者電連接。而且，電晶體43的閘極被輸入時脈信號CK2B。電晶體43相當於圖1B所示的電晶體 114。
電晶體44的源極和汲極中的一者被輸入時脈信號CK1，電晶體44的源極和汲極中的另一者的電位成為脈衝信號(輸出信號OUT)的電位。而且，電晶體44的閘極與電晶體43的源極和汲極中的另一者電連接。電晶體44相當於圖1B所示的電晶體111。
而且，電晶體44的閘極與源極和汲極中的另一者之間形成電容C1。例如，也可以將電晶體44的閘極與源極和汲極中的另一者之間的寄生電容用作電容C1。
電晶體45的源極和汲極中的一者被供應電位VSS，電晶體45的源極和汲極中的另一者與電晶體44的源極和汲極中的另一者電連接。電晶體45相當於圖1B所示的電晶體112。
電晶體46的源極和汲極中的一者被供應時脈信號CK1，電晶體46的源極和汲極中的另一者的電位成為脈衝信號(輸出信號SROUT)的電位。而且，電晶體46的閘極與電晶體43的源極和汲極中的另一者電連接。
而且，電晶體46的閘極與源極和汲極中的另一者之間形成電容C2。例如，也可以將電晶體46的閘極與源極和汲極中的另一者之間的寄生電容用作電容C2。此外，不一定必須要形成電容C2。
電晶體47的源極和汲極中的一者被供應電位VSS，電晶體47的源極和汲極中的另一者與電晶體46的源極和汲極中的另一者電連接。而且，電晶體47的閘極與電晶 體42的閘極電連接。
此外，不一定必須要設置電晶體46及電晶體47。
電晶體48的源極和汲極中的一者被供應電位Va，電晶體48的源極和汲極中的另一者與電晶體44的閘極及電晶體46的閘極電連接。而且，電晶體48的閘極被輸入時脈信號CK2。電晶體48相當於圖1B所示的電晶體113。
電晶體49的源極和汲極中的一者被供應電位VDD，電晶體49的源極和汲極中的另一者與電晶體45的閘極及電晶體47的閘極電連接。而且，電晶體49的閘極被輸入重設信號RIN。
電晶體50的源極和汲極中的一者被供應電位VSS，電晶體50的源極和汲極中的另一者與電晶體45的閘極及電晶體47的閘極電連接。而且，電晶體50的閘極被輸入設定信號LIN。
電晶體51的源極和汲極中的一者被供應電位VDD，電晶體51的源極和汲極中的另一者與電晶體45的閘極及電晶體47的閘極電連接。而且，電晶體51的閘極被輸入時脈信號CK2。此外，也可以使電晶體48和電晶體51中的一者或兩者的通道長度比電晶體44或電晶體46的通道長度長。藉由使電晶體51的通道長度長，可以降低電晶體51所受到的壓力的影響。
電容C3的一對電極中的一者被供應電位VSS，電容C3的一對電極中的另一者與電晶體45的閘極、電晶體47的閘極電連接。電容C3用作儲存電容器。此外，不一定 必須要設置電容C3。
作為電晶體41至電晶體51，例如可以使用在其通道形成區中包含上述氧化物半導體的電晶體。
接著，作為根據本實施方式的脈衝輸出電路的驅動方法的例子，參照圖2B的時序圖說明圖2A所示的脈衝輸出電路的驅動方法的例子。在此，作為一個例子，假設電晶體41至電晶體51分別是N通道型，電位VDD為正電位，電位VSS為負電位，電位Va的值與電位VDD的值相同而進行說明。此外，假設設定信號LIN、重設信號RIN、時脈信號CK1、時脈信號CK2和時脈信號CK2B的高位準電位與電位VDD相同，低位準電位與電位VSS相同。此外，假設電位Va與時脈信號CK1的低位準電位之間的電位差大於電晶體44及電晶體46的臨界電壓。此外，將電晶體44的閘極與其他元件的連接部分稱為節點NA。
注意，在本說明書中，電位VSS是指電路工作所需要的至少兩個電源電位中的較低的電位。上述兩個電源電位中的較高的電位是電位VDD。
在圖2A所示的脈衝輸出電路中，在圖2B所示的期間T1中，設定信號LIN成為高位準，電晶體41及電晶體50處於導通狀態。此外，因為重設信號RIN為低位準，所以電晶體49處於關閉狀態。此外，時脈信號CK1處於低位準。此外，時脈信號CK2為低位準，關閉電晶體48及電晶體51。時脈信號CK2B為高位準，開啟電晶 體43。
此時，節點NA的電位上升到與電位VDD相同的值，於是電晶體44、電晶體46成為導通狀態，而後電晶體41及電晶體43被關閉。而且，因為時脈信號CK1為低位準，所以輸出信號OUT、輸出信號SROUT為低位準。藉由上述步驟，圖2A所示的脈衝輸出電路處於設定狀態。
接著，在期間T2中，設定信號LIN變為低位準，於是電晶體41及電晶體50成為關閉狀態。此外，時脈信號CK1變為高位準。此外，因為重設信號RIN保持低位準，所以電晶體49保持關閉狀態。此外，因為時脈信號CK2保持低位準，所以電晶體48及電晶體51保持關閉狀態。此外，時脈信號CK2B保持高位準。
此時，電晶體44保持導通狀態，時脈信號CK1為高位準，因此由於產生在電晶體44的閘極與源極和汲極中的另一者之間的電容C1所造成的電容耦合，節點NA的電位上升到高於電位VDD和電晶體44的臨界電壓(Vth44)的總和的值，即上升到VDD+Vth44+Vx(Vx為任意電位)。這就是所謂的自舉。由此，輸出信號OUT的電位成為與時脈信號CK1的高位準電位相同的值。同樣地，輸出信號SROUT的電位也成為與時脈信號CK1的高位準電位相同的值。
接著，在期間T3中，重設信號RIN變為高位準，於是電晶體49成為導通狀態。此外，時脈信號CK1變為低 位準。此外，時脈信號CK2B變為低位準，於是電晶體43成為關閉狀態。此外，時脈信號CK2變為高位準，於是電晶體48及電晶體51成為導通狀態。此外，因為設定信號LIN保持低位準，所以電晶體41及電晶體50保持關閉狀態。
此時，電晶體42、電晶體45、電晶體47處於導通狀態。此外，因為電晶體48處於導通狀態，所以節點NA的電位成為與電位Va相同的值，電晶體44、電晶體46保持導通狀態。因為時脈信號CK1為低位準，所以輸出信號OUT、輸出信號SROUT的電位成為與時脈信號CK1的低位準電位相同的值。由此，圖2A所示的脈衝輸出電路處於重設模式。
接著，在期間T4中，重設信號RIN變為低位準，於是電晶體49成為關閉狀態。時脈信號CK2變為低位準，於是電晶體48及電晶體51成為關閉狀態。此外，時脈信號CK2B變為高位準，於是電晶體43成為導通狀態。此外，因為設定信號LIN保持低位準，所以電晶體41及電晶體50保持關閉狀態。此外，時脈信號CK1保持低位準。
此時，電晶體42、電晶體45以及電晶體47保持關閉狀態。而且，電晶體43處於導通狀態，節點NA的電位是與電位VSS相同的值，因此電晶體44、電晶體46保持關閉狀態。而且，因為時脈信號CK1保持低位準，所以輸出信號OUT、輸出信號SROUT保持低位準。
接著，在期間T5中，因為設定信號LIN保持低位準，所以電晶體41及電晶體50保持關閉狀態。此外，因為重設信號RIN保持低位準，所以電晶體49保持關閉狀態。此外，時脈信號CK1保持低位準。此外，因為時脈信號CK2保持低位準，所以電晶體48及電晶體51保持關閉狀態。此外，因為時脈信號CK2B保持高位準，所以電晶體43保持導通狀態。
此時，電晶體42、電晶體45及電晶體47保持關閉狀態。而且，電晶體43處於導通狀態，節點NA的電位保持與電位VSS相同的值，因此電晶體44、電晶體46保持關閉狀態。並且，因為時脈信號CK1保持低位準，所以輸出信號OUT、輸出信號SROUT保持低位準。
接著，在期間T6中，時脈信號CK1變為高位準。此外，因為設定信號LIN保持低位準，所以電晶體41及電晶體50保持關閉狀態。此外，因為重設信號RIN保持低位準，所以電晶體49保持關閉狀態。此外，因為時脈信號CK2保持低位準，所以電晶體48及電晶體51保持關閉狀態。此外，因為時脈信號CK2B保持高位準，所以電晶體43保持導通狀態。
此時，電晶體42、電晶體45及電晶體47保持導通狀態。而且，電晶體43處於導通狀態，節點NA的電位保持與電位VSS相同的值，因此電晶體44、電晶體46保持關閉狀態。此時，雖然時脈信號CK1成為高位準但是電晶體44、電晶體46處於關閉狀態，因此輸出信號 OUT、輸出信號SROUT保持低位準。
接著，在期間T7中，時脈信號CK2變為高位準，於是電晶體48及電晶體51成為導通狀態。此外，時脈信號CK2B變為低位準，於是電晶體43成為關閉狀態。此外，時脈信號CK1變為低位準。此外，因為設定信號LIN保持低位準，所以電晶體41及電晶體50保持關閉狀態。此外，因為重設信號RIN保持低位準，所以電晶體49保持關閉狀態。如此，當時脈信號CK2為高位準時，時脈信號CK1為低位準。
此時，電晶體42、電晶體45及電晶體47保持導通狀態。此外，因為電晶體48處於導通狀態，於是節點NA的電位成為與電位Va相同的值，所以電晶體44、電晶體46成為導通狀態，但是因為時脈信號CK1為低位準，所以輸出信號OUT、輸出信號SROUT保持低位準。
如上所述，根據時脈信號CK2間歇地使節點NA的電位變為與電位Va相同的值。當節點NA的電位為與電位Va相同的值時，電晶體44的源極和汲極中的一者的電位與電晶體46的源極和汲極中的一者的電位成為與時脈信號CK1的低位準電位相同的值。此外，當節點NA的電位為與電位VSS相同的值時，電晶體44的源極和汲極中的一者的電位與電晶體46的源極和汲極中的一者的電位成為與時脈信號CK1的高位準電位相同的值。因此，在電晶體44和電晶體46的各者中，閘極與源極和汲極中的一者之間的電壓始終低於電位VDD和電位VSS的差，因此 可以降低電晶體44所受到的壓力。
上述是圖2A所示的脈衝輸出電路的說明。
此外，根據本實施方式的脈衝輸出電路的結構不侷限於上述結構，而可以採用其他結構。
例如，圖3所示的脈衝輸出電路具有對電晶體42的閘極輸入重設信號RIN代替將圖2B所示的脈衝輸出電路的電晶體42的閘極電連接到電晶體45、電晶體47的閘極的結構。由此，當使脈衝輸出電路處於重設模式時，可以提高將節點NA的電位設定為與電位VSS相同的值時的速度。此外，如圖3所示那樣，也可以設置電晶體52。此時，電晶體52的源極和汲極中的一者被供應電位VDD，電晶體52的源極和汲極中的另一者與電晶體45、電晶體47電連接。而且，電晶體52的閘極被輸入初始化信號RES。在圖3所示的脈衝輸出電路中，由於被輸入初始化信號RES的脈衝所以電晶體45及電晶體47處於導通狀態，於是信號OUT及信號SROUT變為低位準，圖3所示的脈衝輸出電路成為初始化狀態。
此外，如圖4所示，電晶體41至電晶體51的各者也可以具有背閘極，藉由控制背閘極的電位來控制電晶體41至電晶體51的臨界電壓。例如，當對N通道型電晶體的背閘極供應負電位時，可以使N通道型電晶體的臨界電壓向正方向漂移。在圖4所示的脈衝輸出電路中，電晶體41、電晶體43、電晶體48、電晶體49及電晶體51的背閘極的每一個被供應電位BG1，電晶體42、電晶體44、 電晶體45、電晶體46、電晶體47及電晶體50的背閘極的每一個被供應電位BG2。此外，當作為電位BG1及電位BG2使用負電位時，電位BG2的值較佳低於電位BG1的值。這是因為當被供應電位BG1的電晶體的臨界電壓過高時，容易發生脈衝輸出電路的工作故障的緣故。
此外，圖3所示的電晶體也可以具有背閘極。
而且，參照圖5A至圖5C說明具備圖2A所示的多級脈衝輸出電路的移位暫存器的例子。
圖5A所示的移位暫存器30具有多級脈衝輸出電路(脈衝輸出電路31_1至脈衝輸出電路31_N(N是2以上的自然數))。在圖5A中，作為一個例子示出N是5以上的情況。
脈衝輸出電路31_1至脈衝輸出電路31_N的每一個相當於圖2A所示的脈衝輸出電路。脈衝輸出電路31_1至脈衝輸出電路31_N如圖5B所示般具有根據設定信號LIN、重設信號RIN、初始化信號RES、時脈信號CK1、時脈CK2及時脈信號CK2B產生並輸出作為輸出信號OUT、輸出信號SROUT的多個脈衝信號的功能。
脈衝輸出電路31_1被輸入起始脈衝信號SP作為設定信號LIN。而且，脈衝輸出電路31_K(K是2以上且N以下的自然數)被輸入從脈衝輸出電路31_K-1輸出的輸出信號SROUT的脈衝信號作為設定信號LIN。
脈衝輸出電路31_M(M是N-1以下的自然數)被輸入從脈衝輸出電路31_M+1輸出的輸出信號SROUT的脈 衝信號作為重設信號RIN。
而且，脈衝輸出電路31_1被輸入時脈信號CLK1作為時脈信號CK1、時脈信號CLK2作為時脈信號CK2、時脈信號CLK2的反轉時脈信號CLK2B作為時脈信號CK2B。而且，從脈衝輸出電路31_1每第四脈衝輸出電路分別被輸入時脈信號CLK1作為時脈信號CK1、時脈信號CLK2作為時脈信號CK2、反轉時脈信號CLK2B作為時脈信號CK2B。
而且，脈衝輸出電路31_2被輸入時脈信號CLK2作為時脈信號CK1、時脈信號CLK3作為時脈信號CK2、時脈信號CLK3的反轉時脈信號CLK3B作為時脈信號CK2B。而且，以脈衝輸出電路31_2為標準，脈衝輸出電路每隔三個被輸入時脈信號CLK2作為時脈信號CK1、時脈信號CLK3作為時脈信號CK2、反轉時脈信號CLK3B作為時脈信號CK2B。
而且，脈衝輸出電路31_3被輸入時脈信號CLK3作為時脈信號CK1、時脈信號CLK4作為時脈信號CK2、時脈信號CLK4的反轉時脈信號CLK4B作為時脈信號CK2B。而且，以脈衝輸出電路31_3為標準，脈衝輸出電路每隔三個被輸入時脈信號CLK3作為時脈信號CK1、時脈信號CLK4作為時脈信號CK2、反轉時脈信號CLK4B作為時脈信號CK2B。
而且，脈衝輸出電路31_4被輸入時脈信號CLK4作為時脈信號CK1、時脈信號CLK1作為時脈信號CK2、時 脈信號CLK1的反轉時脈信號CLK1B作為時脈信號CK2B。而且，以脈衝輸出電路31_4為標準，脈衝輸出電路每隔三個被輸入時脈信號CLK4作為時脈信號CK1、時脈信號CLK1作為時脈信號CK2、反轉時脈信號CLK1B作為時脈信號CK2B。
脈衝輸出電路31_N+1是偽級的脈衝輸出電路。脈衝輸出電路31_N+1的結構是圖2A所示的脈衝輸出電路的結構中去掉電晶體49的結構。從脈衝輸出電路31_N+1輸出的作為輸出信號SROUT_N+1的脈衝信號被輸入到脈衝輸出電路31_N作為重設信號RJN。此外，也可以不設置脈衝輸出電路31_N+1而將另行產生的脈衝信號輸入到脈衝輸出電路31_N。
並且，脈衝輸出電路31_1至脈衝輸出電路31_N+1的每一個被輸入初始化信號INI_RES作為初始化信號RES。
此外，反轉時脈信號CLK1B至反轉時脈信號CLK4B例如藉由使用反相器等使時脈信號CLK1至時脈信號CLK4反轉來產生。
接著，參照圖5C的時序圖說明圖5A所示的移位暫存器30的驅動方法的例子。在此，作為一個例子，假設電位VDD為正電位，電位VSS為負電位，並且電位Va為與電位VDD相同的值而進行說明。此外，作為一個例子，假設設定信號LIN、重設信號RIN、時脈信號CLK1至時脈信號CLK4以及反轉時脈信號CLK1B至反轉時脈 信號CLK4B的高位準電位與電位VDD相同，低位準電位與電位VSS相同。另外，作為一個例子，將時脈信號CLK1至時脈信號CLK4的工作比假設為25%。此外，作為一個例子，假設時脈信號CLK2比時脈信號CLK1晚1/4週期，時脈信號CLK3比時脈信號CLK2晚1/4週期，時脈信號CLK4比時脈信號CLK3晚1/4週期。此外，作為一個例子，假設起始脈衝信號SP的脈衝的寬度與時脈信號CLK1至時脈信號CLK4的脈衝的寬度相同。此外，在各脈衝輸出電路成為設定狀態之前，輸入初始化信號INI_RES的脈衝來進行脈衝輸出電路的初始化。
如圖5C所示，在圖5A所示的移位暫存器30中，藉由在時刻T11將起始脈衝信號SP設為高位準，時脈信號CLK1在時間T12變為高位準。並且，移位暫存器30根據時脈信號CLK1至時脈信號CLK4、反轉時脈信號CLK1B至反轉時脈信號CLK4B(未圖示)，依次輸出輸出信號SROUT_1的脈衝至輸出信號SROUT_N，並依次輸出輸出信號OUT_1的脈衝至輸出信號OUT_N。
上述是圖5A所示的移位暫存器30的驅動方法的例子的說明。
此外，也可以在圖5A所示的移位暫存器30中設置保護電路。例如，圖6A所示的移位暫存器30具有在圖5A所示的移位暫存器30中用來輸入初始化信號INI_RES、時脈信號CLK1至時脈信號CLK4、反轉時脈信號CLK1B至反轉時脈信號CLK4B、起始脈衝信號SP的佈線連接有 保護電路32的結構。
此外，圖6B所示的移位暫存器30具有用來從圖5A所示的移位暫存器30輸出輸出信號OUT_1至輸出信號OUT_N的佈線連接有保護電路33的結構。
此外，也可以在圖5A所示的移位暫存器30中設置圖6A所示的保護電路32和圖6B所示的保護電路33。
保護電路32及保護電路33是當連接到其本身的佈線被供應特定範圍之外的電位時，使該佈線和其他電源線電連接的電路。保護電路32及保護電路33例如由二極體等構成。
如圖6A和圖6B所示那樣，藉由設置保護電路，可以提高移位暫存器的對抗因靜電放電(也稱為ESD)而發生的過電壓的耐性。
如參照圖1A及1B、圖2A及2B、圖3、圖4、圖5A至5C及圖6A及6B所述，在根據本實施方式的脈衝輸出電路的一個例子中，在所輸出的脈衝信號為低位準的期間中，不使電晶體111的閘極的電位為固定值，而間歇地使其高於電位VSS的電位。由此，可以抑制電晶體111所受到的電壓的抑制，而可以抑制電晶體的劣化。
實施方式2
在本實施方式中，參照圖7A、7B1、及7B2、圖8、圖9、及圖10A與10B說明使用根據實施方式1的脈衝輸出電路的顯示裝置的例子。
圖7A所示的顯示裝置包括像素部201和驅動電路部202。
像素部201包括配置為X行(X是2以上的自然數)與Y列(Y是2以上的自然數)的多個像素電路211，驅動電路部202包括閘極驅動器221、源極驅動器223等驅動電路。
閘極驅動器221包括實施方式1所示的具有多級脈衝輸出電路的移位暫存器(例如圖5A所示的移位暫存器30)。例如，閘極驅動器221具有使用從移位暫存器輸出的脈衝信號控制掃描線GL_1至掃描線GL_X的電位的功能。此外，也可以設置多個閘極驅動器221，使用多個閘極驅動器221分開控制掃描線GL_1至掃描線GL_X。
源極驅動器223被輸入影像信號。源極驅動器223具有根據影像信號產生寫入到像素電路211的資料信號的功能。此外，源極驅動器223具有控制資料線DL_1至資料線DL_Y的電位的功能。
源極驅動器223例如使用多個類比開關等構成。源極驅動器223藉由依次開啟多個類比開關，可以輸出對影像信號進行時間分割而成的信號作為資料信號。此外，也可以使用移位暫存器等構成源極驅動器223。此時，作為移位暫存器，可以使用實施方式1所示的具有多級脈衝輸出電路的移位暫存器(例如圖5A所示的移位暫存器)。
脈衝信號與資料信號分別藉由多個掃描線GL中的一者以及多個資料線DL中的一者被輸入多個像素電路211 中的一者。由閘極驅動器221進行多個像素電路211的每一個中的資料信號的資料寫入及保持。例如，第m行n列的像素電路211藉由掃描線GL_m(m是小於或等於X的自然數)被輸入來自閘極驅動器221的脈衝信號，根據掃描線GL_m的電位藉由資料線DL_n(n是小於或等於Y的自然數)被輸入來自源極驅動器223的資料信號。
多個像素電路211的的每一個如圖7B-1所示，包括液晶元件230、電晶體231_1、電容元件233_1。
根據像素電路211的規格適當地設定液晶元件230的一對電極中的一者的電位。根據被寫入的資料設定液晶元件230的配向狀態。此外，也可以對多個像素電路211的每一個所具有的液晶元件230的一對電極中的一者供應共同電位。此外，也可以對液晶元件230的一對電極中的一者按行供應不同電位。
此外，作為具備液晶元件的顯示裝置的顯示方式也可以使用如下模式：TN(Twisted Nematic：扭曲向列)模式；IPS(In Plane Switching：平面內轉換)模式；STN(Super Twisted Nematic：超扭曲向列)模式；VA(Vertical Alignment：垂直定向)模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optically Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA(Multi-Domain Vertical Alignment：多域垂直配向)模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；FFS(Fringe Field Switching：邊緣電場轉換)模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。
此外，也可以由包含呈現藍相的液晶和手性試劑的液晶組成物構成液晶元件。呈現藍相的液晶的回應速度快為1msec或更小，並且由於其具有光學各向同性，所以不需要配向處理，且視角依賴性小。
在第m行n列的像素電路211中，電晶體231_1的源極和汲極中的一者與資料線DL_n電連接，電晶體231_1的源極和汲極中的另一者與液晶元件230的一對電極的另一者電連接。此外，電晶體231_1的閘極與掃描線GL_m電連接。電晶體231_1具有藉由成為導通狀態或關閉狀態而控制資料信號的資料的寫入的功能。
電容元件233_1的一對電極中的一者與電位供應線VL電連接，電容元件233_1的一對電極中的另一者與液晶元件230的一對電極中的另一者電連接。此外，根據像素電路211的規格適當地設定電位供應線VL的電位的值。電容元件233_1用作保持寫入的資料的儲存電容器。
在具備圖7B-1所示的像素電路211的顯示裝置中，使用閘極驅動器221依次選擇各行的像素電路211，使電晶體231_1處於導通狀態而寫入資料信號的資料。
當電晶體231_1被關閉時，被輸入資料的像素電路211處於保持狀態。藉由按行依次進行上述步驟，可以顯 示影像。
此外，圖7B-2所示的像素電路211包括電晶體231_2、電容元件233_2、電晶體234以及發光元件(也稱為EL)235。
電晶體231_2的源極和汲極中的一者與資料線DL_n電連接。並且，電晶體231_2的閘極與掃描線GL_m電連接。
電晶體231_2具有藉由成為導通狀態或關閉狀態控制是否寫入資料信號的功能。
電容元件233_2的一對電極中的一者與電源線VL_a電連接，電容元件233_2的一對電極中的另一者與電晶體231_2的源極和汲極中的另一者電連接。
電容元件233_2用作保持寫入的資料的儲存電容器。
電晶體234的源極和汲極中的一者與電源線VL_a電連接。並且，電晶體234的閘極與電晶體231_2的源極和汲極中的另一者電連接。
發光元件235的陽極和陰極中的一者與電源線VL_b電連接，發光元件235的陽極和陰極中的另一者與電晶體234的源極和汲極中的另一者電連接。
作為發光元件235，例如可以使用有機電致發光元件等。
此外，電源線VL_a和電源線VL_b中的一者被供應電位VDD，電源線VL_a和電源線VL_b中的另一者被供應電位VSS。
在包括圖7B-2所示的像素電路211的顯示裝置中，使用閘極驅動器221依次選擇各行的像素電路211，藉由使電晶體231_2處於導通狀態而寫入資料信號。
由於電晶體231_2成為關閉狀態，所以被寫入資料的像素電路211成為保持狀態。而且，根據被輸入的資料信號的電位控制流過電晶體234的源極和汲極之間的電流量，發光元件235以對應於流過的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
接著，參照圖8的時序圖說明圖7A所示的顯示裝置能夠以省電模式工作時的驅動方法的例子。在此，作為一個例子，說明對閘極驅動器221使用實施方式1所示的移位暫存器的情況。
圖7A所示的顯示裝置的工作操作於正常模式或低功率消耗模式。
首先說明正常模式時的工作。此時，如圖8所示的期間311，當將起始脈衝信號SP、電源電壓PWR以及時脈信號CLK1至時脈信號CLK4輸入到移位暫存器時，移位暫存器根據起始脈衝信號SP的脈衝依次輸出輸出信號SROUT_1的脈衝至輸出信號SROUT_N，並依次輸出信號OUT_1的脈衝至輸出信號OUT_N。此外，作為電源電壓PWR，可以舉出由電位VDD和電位VSS構成的電源電壓、由電位Va和電位VSS構成的電源電壓。此外，當開始時脈信號CLK1至時脈信號CLK4的輸入時，對應的反轉時脈信號CLK1B至反轉時脈信號CLK4B的輸入也開 始。
接著，說明從正常模式進入低功率消耗模式時的工作。此時，如圖8所示的期間312，停止對移位暫存器的電源電壓PWR、時脈信號CLK1至時脈信號CLK4及起始脈衝信號SP的輸入。此外，當停止時脈信號CLK1至時脈信號CLK4的輸入時，對應的反轉時脈信號CLK1B至反轉時脈信號CLK4B的輸入也停止。
此時，較佳的是首先停止對移位暫存器的起始脈衝信號SP的輸入，接著依次停止對移位暫存器的時脈信號CLK1至時脈信號CLK4的輸入，然後停止對移位暫存器的電源電壓PWR的輸入。由此，可以抑制移位暫存器的故障。
當停止對移位暫存器的電源電壓PWR、時脈信號CLK1至時脈信號CLK4及起始脈衝信號SP的輸入時，輸出信號SROUT_1至輸出信號SROUT_N的脈衝的輸出停止，並且輸出信號OUT_1至輸出信號OUT_N的脈衝的輸出停止。因此，顯示裝置進入低功率消耗模式。
然後，當將移位暫存器恢復到正常模式時，如圖8所示的期間313，再次開始對移位暫存器的起始脈衝信號SP、時脈信號CLK1至時脈信號CLK4及電源電壓PWR的輸入。
此時，首先再次開始對移位暫存器的電源電壓PWR的輸入，接著再次開始對移位暫存器的時脈信號CLK1至時脈信號CLK4的輸入，然後再次開始對移位暫存器的起 始脈衝信號SP的輸入。再者，此時較佳為在將被輸入時脈信號CLK1至時脈信號CLK4的佈線的電位設定為電位VDD之後依次再次開始時脈信號CLK1至時脈信號CLK4的輸入。
當再次開始對移位暫存器的起始脈衝信號SP、時脈信號CLK1至時脈信號CLK4及電源電壓PWR的輸入時，移位暫存器根據起始脈衝信號SP的脈衝依次輸出輸出信號SROUT_1的脈衝至輸出信號SROUT_N，並依次輸出輸出信號OUT_1的脈衝至輸出信號OUT_N。由此，顯示裝置恢復到正常模式。
上述是顯示裝置的例子的說明。
如參照圖8所說明，在根據本實施方式的顯示裝置的一個例子中，根據需要可以停止具備移位暫存器的驅動電路的工作。因此，例如當將截止狀態電流(off-state current)低的電晶體用於像素電路中的電晶體且在顯示影像時不需要在像素電路的一部分或全部中改寫資料信號的情況下，藉由停止驅動電路的工作且延長改寫間隔，可以降低耗電量。
此外，如圖9所示，也可以在閘極驅動器221與像素電路211之間(掃描線GL)連接有保護電路225。此外，也可以在源極驅動器223與像素電路211之間(資料信號線DL)連接有保護電路225。保護電路225是當連接到其本身的佈線被供應特定的範圍之外的電位時，使該佈線和其他電源線處於導通狀態的電路。保護電路225例 如由二極體等構成。
藉由設置如圖9所示之保護電路，可以提高顯示裝置的對抗因ESD等而發生的過電壓的耐性。
如參照圖1A至圖9所說明，在根據本實施方式的顯示裝置的一個例子中，使用實施方式1所示的脈衝輸出電路構成閘極驅動器、源極驅動器等驅動電路。因為在上述驅動電路中電晶體所受到的壓力小，所以顯示裝置可具備高可靠性。
接著，參照圖10A和圖10B說明根據本實施方式的顯示裝置的結構的例子。
圖10A所示的顯示裝置是垂直電場方式的液晶顯示裝置。
導電層703a及導電層703b以夾住絕緣層701的方式設置在基板700的同一個平面上。
導電層703a設置在驅動電路部202中。導電層703a用作驅動電路的電晶體的閘極。
導電層703b設置在像素部201中。導電層703b用作像素電路的電晶體的閘極。
絕緣層704設置在導電層703a及導電層703b上。絕緣層704用作驅動電路的電晶體的閘極絕緣層以及像素電路的電晶體的閘極絕緣層。
半導體層705a夾著絕緣層704與導電層703a重疊。半導體層705a用作驅動電路的電晶體的形成通道的層(也稱為通道形成層)。
半導體層705b夾著絕緣層704與導電層703b重疊。半導體層705b用作像素電路的電晶體的通道形成層。
導電層706a與半導體層705a電連接。導電層706a用作驅動電路的電晶體所具有的源極和汲極中的一者。
導電層706b與半導體層705a電連接。導電層706b用作驅動電路的電晶體所具有的源極和汲極中的另一者。
導電層706c與半導體層705b電連接。導電層706c用作像素電路的電晶體所具有的源極和汲極中的一者。
導電層706d與半導體層705b電連接。導電層706d用作像素電路的電晶體所具有的源極和汲極中的另一者。
絕緣層707設置在半導體層705a和半導體層705b上以及導電層706a至導電層706d上。絕緣層707用作保護電晶體的絕緣層(也稱為保護絕緣層)。
絕緣層708設置在絕緣層707上。絕緣層708用作平坦化層。藉由設置絕緣層708，可以抑制絕緣層708的下層的導電層和絕緣層708的上層的導電層所導致的寄生電容的發生。
導電層709a及導電層709b1設置在絕緣層708上。
導電層709a夾著絕緣層707及絕緣層708與半導體層705a重疊。導電層709a用作驅動電路的電晶體的閘極。例如，也可以將導電層709a用作驅動電路的電晶體的背閘極。例如，當採用N通道型電晶體時，藉由對上述背閘極施加負電位，可以使電晶體的臨界電壓向正方向漂 移。此外，也可以使上述背閘極接地。
導電層709b1用作像素電路的電容元件所具有的一對電極中的一者。
絕緣層710設置在絕緣層708的表面及導電層709b1上。此外，藉由從絕緣層710中去除形成在驅動電路的電晶體上的部分，可以將絕緣層708中的氫或水釋放到外部，因此可以抑制絕緣層708從絕緣層707剝離。絕緣層710用作保護絕緣層。此外，絕緣層710用作像素電路的電容元件的介電層。
導電層711設置在絕緣層710上並藉由以穿過絕緣層707、絕緣層708以及絕緣層710的方式設置的開口部與導電層706d電連接。並且，導電層711夾著絕緣層710與導電層709b1重疊。導電層711用作像素電路的液晶元件所具有的一對電極中的一者以及電容元件所具有的一對電極中的另一者。
著色層722設置在基板720的一個平面的一部分上。著色層722用作彩色濾光片。
絕緣層723以夾住著色層722的方式設置在基板720的一個平面上。絕緣層723用作平坦化層。
導電層721設置在絕緣層723的一個平面上。導電層721用作像素電路的液晶元件所具有的一對電極中的另一者。此外，也可以在導電層721上另行設置絕緣層。
使用密封材料751在導電層711與導電層721之間設置液晶層750。此外，也可以從絕緣層707及絕緣層710 中去除位於密封材料751下的部分。
而且，圖10B所示的顯示裝置是水平電場方式的顯示裝置。圖10B所示的顯示裝置與圖10A所示的顯示裝置的不同之處在於：另行具有導電層703c；具有導電層709b2代替導電層709b1；具有導電層712代替導電層711；以及具有液晶層760代替液晶層750。關於與圖10A所示的顯示裝置相同的部分，適當地引用圖10A所示的顯示裝置的說明。
導電層703c設置在絕緣層701上。此時，導電層706d夾著絕緣層704與導電層703c重疊。
導電層709b2設置在絕緣層708上。導電層709b2用作像素電路的液晶元件所具有的一對電極中的一者。而且，導電層709b2用作像素電路的電容元件所具有的一對電極中的一者。
導電層712設置在絕緣層710上並藉由以穿過絕緣層707、絕緣層708以及絕緣層710的方式設置的開口部與導電層706d電連接。此外，導電層712具有梳齒部，其梳齒部的各個梳齒夾著絕緣層710與導電層709b2重疊。導電層712用作像素電路的液晶元件所具有的一對電極中的另一者。而且，導電層712用作像素電路的電容元件所具有的一對電極中的另一者。
液晶層760使用密封材料751設置在導電層711和導電層712上。
此外，在圖10A和圖10B中，採用通道蝕刻型電晶 體作為電晶體，但是電晶體不侷限於此，例如也可以採用通道保護型電晶體。此外，也可以採用頂閘極型電晶體。
接著，說明圖10A及圖10B所示的顯示裝置的各構成要素。此外，有些層也可以具有疊層結構。
作為基板700及基板720，例如也可以使用玻璃基板或塑膠基板等。
作為絕緣層701，例如可以使用包含氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁或氧化鉿等的材料的層。
作為導電層703a至導電層703c，例如可以使用包含鉬、鈦、鉻、鉭、鎂、銀、鎢、鋁、銅、釹或鈧等金屬材料的層。
作為絕緣層704，例如可以使用包含氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁或氧化鉿等的材料的層。例如，作為絕緣層704，可以使用氮化矽層和氧氮化矽層的疊層。此時，作為上述氮化矽層，也可以採用其組成不同的多個氮化矽層的疊層。此外，作為絕緣層704，也可以使用氧化物層。作為上述氧化物層，例如可以使用組成為In：Ga：Zn=1：3：2的氧化物的層等。
作為半導體層705a及半導體層705b，例如可以使用氧化物半導體層。
作為上述氧化物半導體，與實施方式1同樣，例如可以使用In類金屬氧化物、Zn類金屬氧化物、In-Zn類金 屬氧化物或In-Ga-Zn類氧化物等。此外，也可以使用包含其他金屬元素代替包含在上述In-Ga-Zn類金屬氧化物中的Ga的一部分或全部的金屬氧化物。此外，上述氧化物半導體也可以具有結晶。例如，上述氧化物半導體也可以是多晶或單晶。此外，上述氧化物半導體也可以是非晶。
作為上述其他金屬元素，例如可以使用與鎵相比能夠結合於更多的氧原子的金屬元素諸如鈦、鋯、鉿、鍺和錫中的任何一種或多種。另外，作為上述其他金屬元素，可以使用鑭、鈰、鐠、釹、釤、銪、釓、鋱、鏑、鈥、鉺、銩、鐿及鎦中的任何一種或多種。這些金屬元素具有穩定劑的功能。這些金屬元素的添加量是足以使該金屬氧化物用作半導體的添加量。藉由使用與鎵相比能夠結合於更多的氧原子的金屬元素且對金屬氧化物供應氧，可以減少金屬氧化物中的氧缺陷。
而且，例如也可以使用原子比為In：Ga：Zn=1：1：1的第一氧化物半導體層、原子比為In：Ga：Zn=3：1：2的第二氧化物半導體層和原子比為In：Ga：Zn=1：1：1的第三氧化物半導體層的疊層構成半導體層705a及半導體層705b。藉由使用上述疊層構成半導體層705a及半導體層705b，例如可以提高電晶體的場效應遷移率。
在上述包括氧化物半導體的電晶體中，因為帶隙寬所以起因於熱激發的洩漏電流少。而且，電洞的有效質量重，即為10以上，穿隧障壁的高度高，即為2.8eV以 上。由此，穿隧電流少。而且，半導體層中的載子極少。因此，可以降低截止狀態電流。例如，在室溫(25℃)下，每通道寬度1μm的截止狀態電流低於或等於為1×10-19A(100zA)。較佳的是，為低於或等於1×10-22A(100yA)。雖然電晶體的截止狀態電流越低越好，但是電晶體的截止狀態電流的下限值可以被估計為1×10-30A/μm。此外，除了上述氧化物半導體層以外，作為半導體層705a及半導體層705b可以使用包含14族(矽等)元素的半導體層。例如，作為包含矽的半導體層，可以使用單晶矽層、多晶矽層或非晶矽層等。
例如，藉由儘量去除氫或水等雜質且供應氧來儘量減少氧缺陷，可以製造上述包括氧化物半導體的電晶體。此時，在通道形成區中，將被稱為施體雜質的氫的量降低到當使用二次離子質譜分析法(也稱為SIMS：Secondary Ion Mass Spectrometry)時的測量值為低於或等於1×1019/cm3，較佳為低於或等於1×1018/cm3。
藉由將被高度純化的氧化物半導體層用於場效應電晶體，可以將氧化物半導體層的載子密度設定為低於1×1014/cm3，較佳為低於1×1012/cm3，更佳為低於1×1011/cm3。如此，藉由減少載子密度，可以將每通道寬度1μm的場效應電晶體的截止狀態電流抑制為1×10-19A(100zA)或更少，較佳為1×10-22A(100yA)或更少。場效應電晶體的截止狀態電流越低越好，但是，場效應電晶體的截止狀態電流的下限值被估計大約為 1×10-30A/μm。
此外，作為上述氧化物半導體，也可以採用c軸配向結晶氧化物半導體(也稱為CAAC-OS)。
例如，可以使用濺射法形成CAAC-OS的氧化物半導體層。此時，使用多晶的氧化物半導體濺射靶材進行濺射。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區域從a-b面與靶材分離，即具有平行於a-b面的面的濺射粒子(平板狀濺射粒子或顆粒狀的濺射粒子)剝離。此時，由於該平板狀的濺射粒子保持結晶狀態到達基板，於是濺射靶材的結晶狀態轉移到基板上。由此，可以形成CAAC-OS。
另外，為了形成CAAC-OS，較佳採用如下條件。
例如，藉由在降低雜質濃度的情況下形成CAAC-OS，可以抑制由雜質導致的氧化物半導體的結晶狀態的破壞。例如，較佳的是降低存在於沈積室內的雜質(氫、水、二氧化碳及氮等)。另外，較佳的是降低沈積氣體中的雜質。例如，較佳的是使用露點為-80℃或以下，較佳為-100℃或以下的沈積氣體。
此外，較佳的是增高沈積時的基板溫度。藉由增高上述基板溫度，當平板狀的濺射粒子到達基板時，發生濺射粒子的遷移，於是平板狀的濺射粒子的平坦的面附著到基板。例如，藉由將基板加熱溫度設定為高於或等於100℃且低於或等於740℃，較佳為高於或等於200℃且低於或等於500℃而形成氧化物半導體膜，形成氧化物半導體 層。
此外，較佳的是增高沈積氣體中的氧的比例並使電力最優化來抑制沈積時的電漿損傷。例如，將沈積氣體中的氧的比例設定為30vol.%或以上，較佳為100vol.%。
作為導電層706a至導電層706d，例如可以使用包含鉬、鈦、鉻、鉭、鎂、銀、鎢、鋁、銅、釹、鈧或釕等的金屬材料的層。
作為絕緣層707，例如可以使用包含氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁或氧化鉿等的材料的層。
作為絕緣層708，例如可以使用有機絕緣材料或無機絕緣材料的層等。例如，也可以使用丙烯酸樹脂等構成絕緣層708。
作為導電層709a、導電層709b1及導電層709b2，例如可以使用具有導體的功能並透過光的金屬氧化物的層等。例如，可以使用銦鋅氧化物、或銦錫氧化物等。
作為絕緣層710，例如可以使用能夠適用於絕緣層704的材料。
作為導電層711、導電層712以及導電層721，例如可以使用透過光的金屬氧化物的層等。例如，可以使用銦鋅氧化物或銦錫氧化物等。
著色層722例如具有透過紅(R)、綠(G)和藍(B)中的一個的光的功能。作為著色層722，可以使用包含染料或顏料的層。
作為絕緣層723，例如可以使用包含氧化矽、氮化矽、氧氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁或氧化鉿等的材料的層。
作為液晶層750，例如可以使用包括TN液晶、OCB液晶、STN液晶、VA液晶、ECB型液晶、GH液晶、高分子分散型液晶或盤狀液晶等的層。
此外，作為液晶層760，例如可以使用包括呈現藍相的液晶的層。
包括呈現藍相的液晶的層例如由包括呈現藍相的液晶、手性試劑、液晶性單體、非液晶性單體及聚合引發劑的液晶組成物構成。呈現藍相的液晶的回應時間短，且由於其具有光學各向同性而不需要配向處理並且視角依賴性小。因此，藉由使用呈現藍相的液晶可以提高液晶顯示裝置的工作速度。
上述是圖10A和圖10B所示的顯示裝置的結構例子的說明。
如參照圖10A和圖10B所說明，在根據本實施方式的顯示裝置的一個例子中，在與像素電路同一的基板上設置驅動電路。由此，可以減少用來連接像素電路和驅動電路的佈線的數量。
實施方式3
在本實施方式中，參照圖11A至圖11D對具備使用實施方式2的顯示裝置的面板的電子裝置的例子進行說 明。
圖11A所示的電子裝置是可攜式資訊終端的一個例子。
圖11A所示的電子裝置具有外殼1011、設置在外殼1011中的面板1012、按鈕1013以及揚聲器1014。
另外，在外殼1011中也可以設置用來與外部設備連接的連接端子及操作按鈕。
而且，也可以使用實施方式2的顯示裝置構成面板1012。
而且，也可以使用觸控面板構成面板1012。由此，可以在面板1012上進行觸摸檢測。作為觸控面板，例如可以使用光學式觸控面板、電容式觸控面板、電阻膜式觸控面板等。
按鈕1013設置在外殼1011上。例如，在按鈕1013是電源按鈕的情況下，藉由按下按鈕1013，可以開啟或關閉電子裝置。
揚聲器1014設置在外殼1011上。揚聲器1014輸出聲音。
注意，外殼1011也可以設置有麥克風。藉由在外殼1011中設置有麥克風，可以將圖11A所示的電子裝置用作電話機。
圖11A所示的電子裝置例如用作電話機、電子書閱讀器、個人電腦及遊戲機中的一種或多種。
圖11B所示的電子裝置是折疊式的數位助理的一個例 子。
圖11B所示的電子裝置包括外殼1021a、外殼1021b、設置在外殼1021a中的面板1022a、設置在外殼1021b中的面板1022b、軸部1023、按鈕1024、連接端子1025、儲存媒體插入部1026以及揚聲器1027。
外殼1021a和外殼1021b由軸部1023連接。
而且，也可以使用實施方式2的顯示裝置構成面板1022a及面板1022b。
而且，也可以使用觸控面板構成面板1022a及面板1022b。由此，可以在面板1022a及面板1022b上進行觸摸檢測。作為觸控面板，可以使用例如光學式觸控面板、電容式觸控面板、電阻膜式觸控面板等。
因為圖11B所示的電子裝置包括軸部1023，所以可以使面板1022a和面板1022b相對折疊。
按鈕1024設置在外殼1021b中。另外，也可以在外殼1021a中設置按鈕1024。例如，在按鈕1024是電源按鈕的情況下，藉由按下按鈕1024，可以控制電子裝置的開啟或關閉。
連接端子1025設置在外殼1021a中。另外，也可以在外殼1021b中設置連接端子1025。此外，也可以將多個連接端子1025設置在外殼1021a和外殼1021b中的一者或兩者。連接端子1025是用來使圖11B所示的電子裝置與其他設備連接的端子。
儲存媒體插入部1026設置在外殼1021a中。也可以 在外殼1021b中設置儲存媒體插入部1026。此外，也可以將多個儲存媒體插入部1026設置在外殼1021a和外殼1021b中的一者或兩者。例如，藉由對儲存媒體插入部插入卡型儲存媒體，可以將卡型儲存媒體的資料讀出到電子裝置或將電子裝置中的資料寫入卡型儲存媒體。
揚聲器1027設置在外殼1021b中。揚聲器1027輸出聲音。此外，揚聲器1027也可以設置在外殼1021a中。
注意，也可以在外殼1021a或外殼1021b中設置麥克風。藉由在外殼1021a或外殼1021b中設置有麥克風，可以將圖11B所示的電子裝置用作電話機。
圖11B所示的電子裝置例如用作電話機、電子書閱讀器、個人電腦和遊戲機中的一種或多種。
圖11C所示的電子裝置是固定式的資訊終端的一個例子。圖11C所示的電子裝置包括外殼1031、設置在外殼1031中的面板1032、按鈕1033以及揚聲器1034。
而且，也可以使用實施方式2的顯示裝置形成面板1032。
而且，也可以使用觸控面板構成面板1032。由此，可以在面板1032上進行觸摸檢測。作為觸控面板，例如可以使用光學式觸控面板、電容式觸控面板、電阻膜式觸控面板等。
此外，也可以在外殼1031的甲板部1035上設置與面板1032相同的面板。
再者，也可以在外殼1031設置用來輸出票券等的票 券輸出部、硬幣投入部和紙幣投入部等。
按鈕1033設置在外殼1031中。例如，在按鈕1033是電源按鈕的情況下，藉由按下按鈕1033，可以控制電子裝置的開啟或關閉。
揚聲器1034設置在外殼1031中。揚聲器1034輸出聲音。
圖11C所示的電子裝置例如可以用作自動存提款機、用來訂票等訂購的資訊通信終端(也稱為多媒體電子便利站)或遊戲機。
圖11D是固定式資訊終端的一個例子。圖11D所示的電子裝置包括外殼1041、設置在外殼1041中的面板1042、支撐外殼1041的支架1043、按鈕1044、連接端子1045以及揚聲器1046。
另外，也可以在外殼1041上設置用來連接到外部設備的連接端子。
而且，也可以使用實施方式2的顯示裝置構成面板1042。
而且也可以使用觸控面板構成面板1042。由此，可以在面板1042上進行觸摸檢測。作為觸控面板，例如可以使用光學式觸控面板、電容式觸控面板、電阻膜式觸控面板等。
按鈕1044設置在外殼1041中。例如，在按鈕1044是電源按鈕的情況下，藉由按下按鈕1044，可以控制電子裝置的導通狀態。
連接端子1045設置在外殼1041中。連接端子1045是用來使圖11D所示的電子裝置與其他電子裝置連接的端子。例如，藉由以連接端子1045使圖11D所示的電子裝置與個人電腦連接，面板1042可以顯示對應於從個人電腦輸入的資料信號的影像。例如，當圖11D所示的電子裝置的面板1042大於與該面板1042連接的上述其他電子裝置的面板時，可以擴大該其他電子裝置的顯示影像，而可以容易使多人同時進行視覺確認。
揚聲器1046設置在外殼1041中。揚聲器1046輸出聲音。
圖11D所示的電子裝置例如用作輸出監視器、個人電腦、及/或電視機。
上述是圖11A至圖11D所示的電子裝置的說明。
如參照圖11A至圖11D所說明的，在根據本實施方式的電子裝置中，藉由設置使用實施方式2的顯示裝置的面板作為面板，可以提供一種可靠性高的電子裝置。
本申請案係基於2012年7月20號向日本智慧財產局提出申請之日本專利申請案第2012-161253號，該專利申請案所揭露之完整內容係結合於本說明書中。
111‧‧‧電晶體
112‧‧‧電晶體
113‧‧‧電晶體
114‧‧‧電晶體

Claims (10)

  1. 一種脈衝輸出電路，包括：第一電晶體，該第一電晶體的源極和汲極中的一者與被供應第一時脈信號的第一佈線電連接；第二電晶體，該第二電晶體的源極和汲極中的一者與該第一電晶體的該源極和該汲極中的另一者電連接，並且該第二電晶體的該源極和該汲極中的另一者電連接至被供應第一電位的第二佈線；第三電晶體，該第三電晶體的閘極與被供應第二時脈信號的第三佈線電連接，該第三電晶體的源極和汲極中的一者與該第一電晶體的閘極電連接，並且該第三電晶體的該源極和該汲極中的另一者電連接至被供應第二電位的第四佈線，第四電晶體，該第四電晶體的閘極與被供應第三時脈信號的第五佈線電連接，並且該第四電晶體的源極和汲極中的一者與該第一電晶體的該閘極電連接；以及第五電晶體，該第五電晶體的閘極與被供應重設信號的第六佈線電連接，該第五電晶體的源極和汲極中的一者與該第二電晶體的該閘極電連接，並且該第五電晶體的該源極和該汲極中的另一者與被供應第三電位的第七佈線電連接，其中，在該脈衝輸出電路輸出低位準信號期間，根據該第二時脈信號和該第三時脈信號，使用該第三電晶體和該第四電晶體改變該第一電晶體的該閘極的電位。
  2. 一種脈衝輸出電路，包括：第一電晶體，該第一電晶體的源極和汲極中的一者與被供應第一時脈信號的第一佈線電連接；第二電晶體，該第二電晶體的源極和汲極中的一者與該第一電晶體的該源極和該汲極中的另一者電連接，並且該第二電晶體的該源極和該汲極中的另一者電連接至被供應第一電位的第二佈線；第三電晶體，該第三電晶體的閘極電連接至被供應第二時脈信號的第三佈線，該第三電晶體的源極和汲極中的一者與該第一電晶體的閘極電連接，並且該第三電晶體的該源極和該汲極中的另一者電連接至被供應第二電位的第四佈線，第四電晶體，該第四電晶體的閘極電連接至被供應第三時脈信號的第五佈線，並且該第四電晶體的源極和汲極中的一者與該第一電晶體的該閘極電連接；以及第五電晶體，該第五電晶體的閘極與被供應重設信號的第六佈線電連接，該第五電晶體的源極和汲極中的一者與該第二電晶體的該閘極電連接，並且該第五電晶體的該源極和該汲極中的另一者與被供應第三電位的第七佈線電連接，其中，在該脈衝輸出電路輸出低位準信號期間，根據該第二時脈信號和該第三時脈信號，藉由使該第三電晶體導通且使該第四電晶體截止，該第一電晶體的該閘極的電位被配置以設定至該第二電位。
  3. 一種脈衝輸出電路，包括：第一電晶體，該第一電晶體的源極和汲極中的一者與被供應第一時脈信號的第一佈線電連接；第二電晶體，該第二電晶體的源極和汲極中的一者與該第一電晶體的該源極和該汲極中的另一者電連接，並且該第二電晶體的該源極和該汲極中的另一者電連接至被供應第一電位的第二佈線；第三電晶體，該第三電晶體的閘極與被供應第二時脈信號的第三佈線電連接，該第三電晶體的源極和汲極中的一者與該第一電晶體的閘極電連接，並且該第三電晶體的該源極和該汲極中的另一者電連接至被供應第二電位的第四佈線，第四電晶體，該第四電晶體的閘極與被供應第三時脈信號的第五佈線電連接，並且該第四電晶體的源極和汲極中的一者與該第一電晶體的該閘極電連接；以及第五電晶體，該第五電晶體的閘極與被供應重設信號的第六佈線電連接，該第五電晶體的源極和汲極中的一者與該第二電晶體的該閘極電連接，並且該第五電晶體的該源極和該汲極中的另一者與被供應第三電位的第七佈線電連接。
  4. 根據申請專利範圍第1至3項中任一項之脈衝輸出電路，還包括電容器，其中該電容器的一電極與該第一電晶體的該閘極電連接，以及 其中該電容器的另一電極與該第一電晶體的該源極和該汲極中的另一者電連接。
  5. 根據申請專利範圍第1至3項中任一項之脈衝輸出電路，還包括第六電晶體，其中該第六電晶體的閘極電連接至被供應設定信號的第八佈線，其中該第六電晶體的源極和汲極中的一者與該第四電晶體的該源極和該汲極中的另一者電連接，以及其中該第六電晶體的該源極和該汲極中的另一者電連接至被供應該第三電位的該第七佈線。
  6. 根據申請專利範圍第1至3項中任一項之脈衝輸出電路，還包括第七電晶體，其中該第七電晶體的閘極電連接至被供應設定信號的第八佈線，其中該第七電晶體的源極和汲極中的一者與該第二電晶體的該閘極電連接，以及其中該第七電晶體的該源極和該汲極中的另一者電連接至被供應該第一電位的該第二佈線。
  7. 根據申請專利範圍第1或2項之脈衝輸出電路，其中該脈衝輸出電路被配置成根據該第一時脈信號、該第二時脈信號和該第三時脈信號從該第一電晶體的該源極和該汲極中的另一者輸出高位準信號或該低位準信號。
  8. 根據申請專利範圍第1至3項中任一項之脈衝輸出電路， 其中該第二電位與該第一電位的差大於該第一電晶體的臨界電壓。
  9. 根據申請專利範圍第1至3項中任一項之脈衝輸出電路，其中該第一電晶體、該第二電晶體、該第三電晶體、該第四電晶體和該第五電晶體的每一者的通道形成區包含氧化物半導體。
  10. 一種包括根據申請專利範圍第1至3項中任一項之脈衝輸出電路的顯示裝置。
TW102124006A 2012-07-20 2013-07-04 脈衝輸出電路、顯示裝置、及電子裝置 TWI600022B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012161253 2012-07-20

Publications (2)

Publication Number Publication Date
TW201415474A TW201415474A (zh) 2014-04-16
TWI600022B true TWI600022B (zh) 2017-09-21

Family

ID=49946539

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102124006A TWI600022B (zh) 2012-07-20 2013-07-04 脈衝輸出電路、顯示裝置、及電子裝置
TW106122059A TWI635501B (zh) 2012-07-20 2013-07-04 脈衝輸出電路、顯示裝置、及電子裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW106122059A TWI635501B (zh) 2012-07-20 2013-07-04 脈衝輸出電路、顯示裝置、及電子裝置

Country Status (4)

Country Link
US (1) US9058889B2 (zh)
JP (6) JP6588686B2 (zh)
KR (3) KR102073140B1 (zh)
TW (2) TWI600022B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
US8995607B2 (en) * 2012-05-31 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
US9424950B2 (en) 2013-07-10 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9437324B2 (en) * 2013-08-09 2016-09-06 Boe Technology Group Co., Ltd. Shift register unit, driving method thereof, shift register and display device
TWI693606B (zh) 2014-02-21 2020-05-11 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
CN103996367B (zh) * 2014-04-18 2017-01-25 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示装置
CN104021769B (zh) * 2014-05-30 2016-06-15 京东方科技集团股份有限公司 一种移位寄存器、栅线集成驱动电路及显示屏
CN104050910B (zh) * 2014-06-16 2016-08-31 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示面板
KR102397388B1 (ko) 2014-07-24 2022-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 모듈 및 전자 기기
KR20160024048A (ko) * 2014-08-22 2016-03-04 삼성디스플레이 주식회사 표시 장치
JP6830765B2 (ja) 2015-06-08 2021-02-17 株式会社半導体エネルギー研究所 半導体装置
KR102297490B1 (ko) 2015-07-13 2021-09-03 삼성디스플레이 주식회사 표시 장치
CN105185290B (zh) * 2015-09-06 2017-10-10 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
US11127336B2 (en) 2015-09-23 2021-09-21 Boe Technology Group Co., Ltd. Gate on array (GOA) unit, gate driver circuit and display device
US10297331B2 (en) * 2015-10-30 2019-05-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US20180374955A1 (en) * 2015-12-01 2018-12-27 Sharp Kabushiki Kaisha Semiconductor device, and method for manufacturing same
CN105677109B (zh) * 2016-01-12 2018-06-05 京东方科技集团股份有限公司 触控扫描电路、其驱动方法、触控驱动电路及触摸显示屏
CN109478415A (zh) * 2016-07-20 2019-03-15 三菱电机株式会社 移位寄存器电路及显示面板
KR102512925B1 (ko) 2016-11-23 2023-03-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 및 전자 기기
US10756613B2 (en) * 2018-02-01 2020-08-25 Marvell Asia Pte, Ltd. Controlling current flow between nodes with adjustable back-gate voltage
CN108806597B (zh) * 2018-08-30 2020-08-18 合肥京东方卓印科技有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN110582805A (zh) * 2019-08-06 2019-12-17 京东方科技集团股份有限公司 移位寄存器及其驱动方法、栅极驱动电路和显示装置
US20220406818A1 (en) * 2019-12-13 2022-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic device
US20230057970A1 (en) 2020-02-14 2023-02-23 Sharp Kabushiki Kaisha Display device and method for driving same
WO2021212449A1 (zh) * 2020-04-24 2021-10-28 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示设备
DE102022121350A1 (de) 2021-09-27 2023-03-30 Lg Display Co., Ltd. Gate-Treiber und Anzeigevorrichtung, die ihn enthält

Family Cites Families (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2556828C3 (de) * 1975-12-17 1979-12-06 Deutsche Itt Industries Gmbh, 7800 Freiburg Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren
JP2921510B2 (ja) * 1996-10-07 1999-07-19 日本電気株式会社 ブートストラップ回路
JP4501048B2 (ja) * 2000-12-28 2010-07-14 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに表示駆動装置、読取駆動装置
JP4761643B2 (ja) * 2001-04-13 2011-08-31 東芝モバイルディスプレイ株式会社 シフトレジスタ、駆動回路、電極基板及び平面表示装置
JP4785271B2 (ja) 2001-04-27 2011-10-05 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
JP4439761B2 (ja) 2001-05-11 2010-03-24 株式会社半導体エネルギー研究所 液晶表示装置、電子機器
US6788108B2 (en) 2001-07-30 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4339103B2 (ja) * 2002-12-25 2009-10-07 株式会社半導体エネルギー研究所 半導体装置及び表示装置
TWI220255B (en) * 2003-04-29 2004-08-11 Ind Tech Res Inst Shifter register unit and shift register circuit comprising the shift register units
JP4321266B2 (ja) * 2003-10-16 2009-08-26 ソニー株式会社 インバータ回路および表示装置
JP4645047B2 (ja) * 2004-03-05 2011-03-09 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
JP2006174294A (ja) * 2004-12-17 2006-06-29 Alps Electric Co Ltd ドライバ回路、シフトレジスタ及び液晶駆動回路
KR101110133B1 (ko) * 2004-12-28 2012-02-20 엘지디스플레이 주식회사 액정표시장치 게이트 구동용 쉬프트레지스터
JP2006237388A (ja) * 2005-02-25 2006-09-07 Matsushita Electric Ind Co Ltd 半導体集積回路及び半導体集積回路の制御方法及び信号伝送回路
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
CN101577293B (zh) 2005-11-15 2012-09-19 株式会社半导体能源研究所 半导体器件及其制造方法
US8013331B2 (en) * 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP4990034B2 (ja) * 2006-10-03 2012-08-01 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
US7777233B2 (en) * 2007-10-30 2010-08-17 Eastman Kodak Company Device containing non-blinking quantum dots
FR2934919B1 (fr) * 2008-08-08 2012-08-17 Thales Sa Registre a decalage a transistors a effet de champ.
KR101310473B1 (ko) * 2008-10-24 2013-09-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101785236B1 (ko) * 2008-11-28 2017-10-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
KR101579082B1 (ko) * 2008-12-23 2015-12-22 삼성디스플레이 주식회사 게이트 구동회로 및 이의 구동 방법
US8330702B2 (en) * 2009-02-12 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Pulse output circuit, display device, and electronic device
WO2010097986A1 (ja) * 2009-02-25 2010-09-02 シャープ株式会社 シフトレジスタおよび表示装置
WO2011033909A1 (en) 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device including the driver circuit, and electronic device including the display device
CN102024410B (zh) 2009-09-16 2014-10-22 株式会社半导体能源研究所 半导体装置及电子设备
WO2011036999A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
CN102484471B (zh) * 2009-10-30 2015-04-01 株式会社半导体能源研究所 驱动器电路、包括该驱动器电路的显示设备和包括该显示设备的电子设备
CN102668097B (zh) * 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
KR101324410B1 (ko) * 2009-12-30 2013-11-01 엘지디스플레이 주식회사 쉬프트 레지스터와 이를 이용한 표시장치
KR101912804B1 (ko) * 2010-02-23 2018-10-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101389120B1 (ko) * 2010-03-02 2014-04-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 신호 출력 회로 및 시프트 레지스터
WO2011108345A1 (en) * 2010-03-02 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Pulse signal output circuit and shift register
KR101798260B1 (ko) * 2010-03-12 2017-11-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI397259B (zh) * 2010-05-10 2013-05-21 Au Optronics Corp 移位暫存器電路
US8558960B2 (en) * 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101813215B1 (ko) * 2011-06-30 2018-01-02 삼성디스플레이 주식회사 스테이지 회로 및 이를 이용한 주사 구동부
KR101920752B1 (ko) * 2011-07-05 2018-11-23 엘지디스플레이 주식회사 게이트 구동회로

Also Published As

Publication number Publication date
US20140023173A1 (en) 2014-01-23
JP7233581B2 (ja) 2023-03-06
JP6588686B2 (ja) 2019-10-09
KR20200015651A (ko) 2020-02-12
KR102365487B1 (ko) 2022-02-18
JP2019169982A (ja) 2019-10-03
JP2024038089A (ja) 2024-03-19
TW201415474A (zh) 2014-04-16
JP2023082709A (ja) 2023-06-14
JP7411839B2 (ja) 2024-01-11
KR102073140B1 (ko) 2020-02-04
TWI635501B (zh) 2018-09-11
KR20140011950A (ko) 2014-01-29
JP2022078079A (ja) 2022-05-24
JP2021010168A (ja) 2021-01-28
JP2014039247A (ja) 2014-02-27
US9058889B2 (en) 2015-06-16
TW201738894A (zh) 2017-11-01
KR20210008895A (ko) 2021-01-25
KR102205861B1 (ko) 2021-01-21
JP6759422B2 (ja) 2020-09-23

Similar Documents

Publication Publication Date Title
TWI600022B (zh) 脈衝輸出電路、顯示裝置、及電子裝置
US20230307464A1 (en) Semiconductor device
TWI683442B (zh) 半導體裝置及其製造方法
JP2022028702A (ja) 表示装置
JP7123220B2 (ja) 半導体装置
JP6701420B2 (ja) 液晶表示装置
JP7411837B2 (ja) 出力回路
TW201123422A (en) Semiconductor device and method for manufacturing semiconductor device
JP2023054085A (ja) 液晶表示装置及び電子機器
JP6397964B2 (ja) シフトレジスタ及び半導体装置
JP2016177863A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees