JP6701420B2 - 液晶表示装置 - Google Patents

Description

本発明の一態様は、液晶表示装置に関する。

近年、液晶表示装置において消費電力を低減するための技術の開発が進められている。

液晶表示装置の消費電力を低減する方法の一つとしては、例えば動画表示を行うとき画素
における画像の書き換えを行う間隔より静止画表示を行うときに画素における画像の書き
換えを行う間隔を長くすることにより、静止画表示の際の不要な画像の書き換え動作を低
減し、液晶表示装置における消費電力の低減を図る技術が挙げられる（例えば特許文献１
）。

特開２００５−２８３７７５号公報

しかしながら、上記特許文献１のような従来の消費電力の低減方法は、静止画表示のとき
の画素における画像の書き換えの間隔が短いため、消費電力を十分に低減することができ
るとはいえない。

また、上記液晶表示装置は、温度変化により表示画像の輝度が変化してしまい、静止画を
表示する場合であっても、時間が経過するに従って徐々に輝度の変化が大きくなり、表示
品位が低下してしまうため、書き換えの間隔を長くすることは困難である。例えば、温度
変化に伴う画素に設けられたトランジスタのオフ電流の上昇により、表示画像の輝度が変
化する。

上記液晶表示装置の温度変化は、例えばバックライトユニットからの発光により発生する
熱に起因する。例えば、冷陰極管を光源として用いたバックライトユニットは、例えばＬ
ＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を光源として用いたバックライトユ
ニットと比較して、発光効率が高く、大面積の液晶表示装置への適用が容易である。しか
し、冷陰極管を光源として用いたバックライトユニットは、発熱量が大きいため、液晶表
示装置の温度変化が著しくなる。よって、冷陰極管を光源として用いたバックライトユニ
ットを具備する液晶表示装置において、表示品位を低下させることなく、画素における画
像の書き換えの間隔を長くすることは困難であり、消費電力を十分に低減することができ
ない。また、フルカラー表示の液晶表示装置の場合、一つの画素は、複数の単位画素を備
えるため、同じ画素数であるモノクロ表示の液晶表示装置と比較して表示品位の変化の影
響を受けやすい。このことからも、画素における画像の書き換えの間隔を長くすることは
困難であり、消費電力を十分に低減することができないといえる。

本発明の一態様では、液晶表示装置の消費電力を低減することを課題の一つとする。

本発明の一態様は、動作モードとして第１の動作モード及び第２の動作モードを有し、第
１の動作モードのときに画素データを書き込む画素を選択する選択信号を出力する回路か
ら選択信号を出力させ、第２の動作モードのときに画素データを書き込む画素を選択する
選択信号を出力する回路の動作を停止させるものである。

本発明の一態様は、画素部を含み、第１の動作モードのときに選択信号を出力し、第２の
動作モードのときに選択信号の出力が停止する選択信号出力回路と、画像信号が入力され
、入力された画像信号をもとに画素データ信号を生成して出力する画素データ信号出力回
路と、光源として冷陰極管を備え、画素部に光を射出するバックライトユニットと、を具
備し、画素部は、ソース電極、ドレイン電極、及びゲート電極を有し、第１の動作モード
のときに、ゲート電極に選択信号が入力され、ソース電極及びドレイン電極の一方に画素
データ信号が入力され、第２の動作モードのときにオフ状態を維持するトランジスタと、
トランジスタのソース電極及びドレイン電極の他方に電気的に接続される第１の電極と、
第２の電極と、第１の電極及び第２の電極を介して電圧が印加される複数の液晶分子を有
する液晶と、を備え、トランジスタは、チャネルが形成される層として、キャリア濃度が
１×１０^１４／ｃｍ^３未満である酸化物半導体層を含む液晶表示装置である。

本発明の一態様は、画素部を含み、第１の動作モードのときにＸ個（Ｘは自然数）の選択
信号を出力し、第２の動作モードのときにＸ個の選択信号の出力が停止する選択信号出力
回路と、画像信号が入力され、入力された画像信号をもとにＹ個（Ｙは自然数）の画素デ
ータ信号を生成して出力する画素データ信号出力回路と、冷陰極管を備え、画素部に光を
射出するバックライトユニットと、を具備し、画素部は、それぞれがソース電極、ドレイ
ン電極、及びゲート電極を有し、第１の動作モードのときに、それぞれのゲート電極に１
個の選択信号が入力され、それぞれのソース電極及びドレイン電極の一方に１個の画素デ
ータ信号が入力され、第２の動作モードのときに、それぞれがオフ状態を維持するＮ個（
Ｎは３以上の自然数）のトランジスタと、それぞれが、Ｎ個のトランジスタのうち、互い
に異なるトランジスタのソース電極及びドレイン電極の他方に電気的に接続されるＮ個の
第１の電極と、第２の電極と、Ｎ個の第１の電極のそれぞれ及び第２の電極を介して電圧
が印加される複数の液晶分子を有する液晶と、それぞれ、Ｎ個の第１の電極のうち、互い
に異なる第１の電極に重畳するＫ個（Ｋは３以上Ｎ以下の自然数）のカラーフィルタと、
を備え、Ｎ個のトランジスタのそれぞれは、チャネルが形成される層として、キャリア濃
度が１×１０^１４／ｃｍ^３未満である酸化物半導体層を含む液晶表示装置である。

本発明の一態様により、必要に応じて画像の書き換えの間隔を長くすることができるため
、消費電力を低減することができる。例えば、冷陰極管を備えたバックライトユニットを
具備する液晶表示装置の場合であっても、必要に応じて画像の書き換えの間隔を長くする
ことができるため、消費電力を低減することができる。

実施の形態１における液晶表示装置を説明するための図。 実施の形態２における制御信号生成回路の構成例を示すブロック図。 実施の形態３におけるシフトレジスタの構成例を説明するための図。 実施の形態３におけるシフトレジスタの動作例を説明するためのタイミングチャート。 実施の形態４におけるトランジスタの構造例を説明するための断面模式図。 実施の形態４におけるトランジスタの作製方法を説明するための断面模式図。 実施の形態４におけるトランジスタの作製方法を説明するための断面模式図。 特性評価回路の構成を示す回路図。 図８に示す特性評価回路を用いたリーク電流測定方法を説明するためのタイミングチャート。 条件４、条件５、及び条件６における測定に係る経過時間Ｔｉｍｅと、出力電圧Ｖｏｕｔとの関係を示す図。 測定に係る経過時間Ｔｉｍｅと、該測定によって算出されたリーク電流との関係を示す図。 測定により見積もられたノードＡの電圧とリーク電流の関係を示す図。 測定により見積もられたノードＡの電圧とリーク電流の関係を示す図。 測定により見積もられたノードＡの電圧とリーク電流の関係を示す図。 測定により見積もられたノードＡの電圧とリーク電流の関係を示す図。 実施の形態５の単位画素におけるアクティブマトリクス基板の構造例を示す図。 実施の形態５における単位画素の構造例を示す図。 実施の形態６におけるバックライトユニットの構成例を示す模式図。 実施の形態７における電子機器の構成例を示す模式図。 実施の形態７における電子機器の構成例を示す模式図。

本発明を説明するための実施の形態の一例について、図面を用いて以下に説明する。但し
、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくそ
の形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本
発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではないものとする
。

なお、各実施の形態の内容を互いに適宜組み合わせることができる。また、各実施の形態
の内容を互いに適宜置き換えることができる。

また、本明細書にて用いる「第ｋ（ｋは自然数）」という用語は、構成要素の混同を避け
るために付したものであり、数的に限定するものではない。

（実施の形態１）
本実施の形態では、選択的に書き換え動作を停止させることが可能な液晶表示装置につい
て説明する。

本実施の形態の液晶表示装置の一例について、図１を用いて説明する。図１は、本実施の
形態における液晶表示装置の一例を説明するための図である。

まず、本実施の形態の液晶表示装置の構成例について、図１（Ａ）を用いて説明する。図
１（Ａ）は、本実施の形態における液晶表示装置の構成の一例を示すブロック図である。

図１（Ａ）に示す液晶表示装置は、選択信号出力回路（ＳＥＬＯＵＴともいう）１０１ｘ
と、画素データ信号出力回路（ＰＸＤＯＵＴともいう）１０１ｙと、バックライトユニッ
ト（ＬＩＧＨＴともいう）１０２と、画素（ＰＸともいう）１０３と、を具備する。

選択信号出力回路１０１ｘは、Ｘ個（Ｘは自然数）の選択信号ＳＥＬを出力する機能を有
する。選択信号出力回路１０１ｘは、例えばスタート信号、クロック信号、及び電源電圧
が入力されることによりＸ個の選択信号ＳＥＬの出力動作を行う。例えば、選択信号出力
回路１０１ｘを、シフトレジスタを備える構成とし、該シフトレジスタにスタート信号、
クロック信号、及び電源電圧を入力し、該シフトレジスタにより選択信号ＳＥＬとなるパ
ルス信号を出力させることにより、Ｘ個の選択信号ＳＥＬを出力することができる。

なお、一般的に電圧とは、ある二点間における電位の差（電位差ともいう）のことをいう
。しかし、電圧及び電位の値は、回路図などにおいていずれもボルト（Ｖ）で表されるこ
とがあるため、区別が困難である。そこで、本明細書では、特に指定する場合を除き、あ
る一点の電位と基準となる電位（基準電位ともいう）との電位差を、該一点の電圧として
用いる場合がある。

画素データ信号出力回路１０１ｙには、画像信号ＩＭＧが入力される。画素データ信号出
力回路１０１ｙは、入力された画像信号ＩＭＧを元にＹ個（Ｙは自然数）の画素データ信
号ＰＸＤを生成し、生成したＹ個の画素データ信号ＰＸＤを出力する機能を有する。画素
データ信号出力回路１０１ｙは、例えばスタート信号、クロック信号、及び電源電圧が入
力されることにより画素データ信号ＰＸＤの出力動作を行う。例えば、画素データ信号出
力回路１０１ｙを、シフトレジスタ、記憶回路、及びアナログスイッチを備える構成とす
る。さらに、上記シフトレジスタにスタート信号、クロック信号、及び電源電圧が入力さ
れ、該シフトレジスタによりパルス信号を出力させ、パルス信号に従って画像信号ＩＭＧ
のデータを記憶回路に記憶し、アナログスイッチをオン状態にする。これにより、画素デ
ータ信号出力回路１０１ｙは、記憶した画像信号ＩＭＧのデータをＹ個の画素データ信号
ＰＸＤとして出力することができる。

なお、図１（Ａ）に示すように、表示制御回路（ＤＣＴＬともいう）１０１ｗを用いるこ
とにより、選択信号出力回路１０１ｘ及び画素データ信号出力回路１０１ｙの動作を制御
することもできる。なお、表示制御回路１０１ｗは、必ずしも設けなくてもよい。

表示制御回路１０１ｗは、選択信号出力回路１０１ｘ及び画素データ信号出力回路１０１
ｙにスタート信号、クロック信号、及び電源電圧を出力するか否かを制御する機能を有す
る。また、表示制御回路１０１ｗは、画像信号ＩＭＧを画素データ信号出力回路１０１ｙ
に出力するか否かを制御する機能を有していてもよい。例えば、表示制御回路１０１ｗは
、制御信号が入力されることにより、入力された制御信号に従って、スタート信号、クロ
ック信号、及び電源電圧、又は画像信号ＩＭＧ、スタート信号、クロック信号、及び電源
電圧を出力する。

制御信号は、例えば入力される画像信号ＩＭＧ又は使用者による命令信号に従って生成さ
れる。画像信号ＩＭＧに従って制御信号を生成する場合、例えば連続するフレーム期間毎
に画像信号ＩＭＧのデータを比較し、比較結果に応じてパルスが設定された制御信号を生
成することができる。また、命令信号に従って制御信号を生成する場合、例えば使用者に
よる入力装置（例えばキーボード又はポインティングデバイス（例えばマウス又はタッチ
パネルなど））からの入力を検出し、使用者による入力操作の有無に従ってパルスが設定
された制御信号を生成することができる。

バックライトユニット１０２は、光源を備えた発光ユニットである。バックライトユニッ
ト１０２は、光源として冷陰極管を備え、光を射出する機能を有する。なお、バックライ
トユニット１０２に光制御回路を設け、該光制御回路により、射出する光の輝度又は光の
点灯タイミングを制御してもよい。

画素１０３は、画素部１０４に設けられる。画素部１０４は、入力される画素データ信号
ＰＸＤに応じて表示が行われる領域である。なお、本実施の形態の液晶表示装置では、画
素１０３を複数具備する構成にしてもよい。

ここで、画素部１０４の構成例について説明する。

画素１０３は、Ｎ個（Ｎは３以上の自然数）の単位画素（ＰＸＵともいう）１０３ｐによ
り構成される。また、Ｎ個のトランジスタと、Ｎ個の第１の電極としてＮ個の画素電極と
、第２の電極として共通電極と、液晶と、Ｋ個（Ｋは３以上Ｎ以下の自然数）のカラーフ
ィルタと、を含み、Ｎ個のトランジスタ、Ｎ個の第１の電極、第２の電極、液晶、及びＫ
個のカラーフィルタを用いて、Ｎ個の単位画素１０３ｐが構成される。なお、画素１０３
におけるＮ個の単位画素の数は、Ｎ個に限定されず、少なくとも一つの単位画素を有して
いればよく、このとき画素１０３に入力される画素データ信号の数も少なくとも一つであ
ればよい。

なお、液晶表示装置において、トランジスタは、電界効果トランジスタであり、特に指定
する場合を除き、ソース電極、ドレイン電極、及びゲート電極を少なくとも有する。

Ｎ個のトランジスタのそれぞれのゲート電極には、１個の選択信号ＳＥＬが入力され、Ｎ
個のトランジスタのそれぞれのソース電極及びドレイン電極の一方には、１個の画素デー
タ信号ＰＸＤが入力される。なお、Ｘが２以上の場合には、少なくとも２個以上のトラン
ジスタのゲート電極に互いに異なる選択信号ＳＥＬが入力されてもよく、また、少なくと
も２個以上のトランジスタのゲート電極に同じ選択信号ＳＥＬが入力されてもよい。また
、Ｙが２以上の場合には、２個以上のトランジスタのソース及びドレインの一方に互いに
異なる画素データ信号ＰＸＤが入力されてもよく、また、２個以上のトランジスタのソー
ス及びドレインの一方に同じ画素データ信号ＰＸＤが入力されてもよい。

Ｎ個のトランジスタのそれぞれとしては、キャリアの数が極めて少ない半導体層を含むト
ランジスタを用いることができ、例えば酸化物半導体層を含むトランジスタを用いること
ができる。上記酸化物半導体層は、チャネルが形成される層（チャネル形成層ともいう）
としての機能を有する。また、上記酸化物半導体層は、真性（Ｉ型ともいう）、又は実質
的に真性である半導体層であり、キャリアの数が極めて少なく、キャリア濃度は、１×１
０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０
^１１／ｃｍ^３未満である。

また、チャネル形成層としての機能を有する上記酸化物半導体層を含むトランジスタのオ
フ電流は、チャネル幅１μｍあたり１０ａＡ（１×１０^−１７Ａ）以下、好ましくはチャ
ネル幅１μｍあたり１ａＡ（１×１０^−１８Ａ）以下、さらには好ましくはチャネル幅１
μｍあたり１０ｚＡ（１×１０^−２０Ａ）以下、さらに好ましくはチャネル幅１μｍあた
り１ｚＡ（１×１０^−２１Ａ）以下、さらに好ましくはチャネル幅１μｍあたり１００ｙ
Ａ（１×１０^−２２Ａ）以下である。

また、上記酸化物半導体層は、キャリア濃度が低いため、該酸化物半導体層を含むトラン
ジスタは、温度が変化した場合であっても、オフ電流は、上記の値の範囲内である。例え
ばトランジスタの温度が１５０℃であっても、トランジスタのオフ電流は、チャネル幅１
μｍあたり１００ｚＡ以下であることが好ましい。

上記トランジスタを画素１０３のトランジスタに用いることにより、トランジスタのオフ
電流に起因する画素の表示状態の変動を抑制することができるため、一回の画素データの
書き込みに対応する単位画素の保持期間を長くすることができる。そのため、画素データ
の書き込みの間隔を長くすることができる。例えば、画素データの書き込みの間隔を１０
秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることもできる。また、
画素データを書き込まないときには、画素データを書き込む際に動作させる回路を停止さ
せることができるため、画素データを書き込む間隔を長くすればするほど、より消費電力
を低減することができる。

Ｎ個の画素電極のそれぞれは、Ｎ個のトランジスタのうち、互いに異なるトランジスタの
ソース電極及びドレイン電極の他方に電気的に接続される。なお、Ｎ個の画素電極及び共
通電極は、透光性を有していてもよい。

Ｋ個のカラーフィルタのそれぞれは、Ｎ個の画素電極のうち、互いに異なる画素電極に重
畳する。例えば、Ｋ個のカラーフィルタは、少なくとも赤、緑、及び青の色を呈する光を
透過するカラーフィルタを含む。また、赤、緑、及び青の色を呈する光を透過するカラー
フィルタに限定されず、例えばシアン、マゼンタ、及びイエローなどのその他の色を呈す
る光を透過するカラーフィルタを適宜組み合わせて又は置き換えて用いてもよい。

液晶は、複数の液晶分子を有する。複数の液晶分子には、Ｎ個の画素電極のそれぞれ、及
び共通電極により電圧が印加される。

また、液晶としては、例えば電気制御複屈折型液晶（ＥＣＢ型液晶ともいう）、二色性色
素を添加した液晶（ＧＨ液晶ともいう）、高分子分散型液晶、又はディスコチック液晶な
どを用いることができる。また、液晶としては、ブルー相を示す液晶を用いてもよい。ブ
ルー相を示す液晶は、例えばブルー相を示す液晶とカイラル剤とを含む液晶組成物により
構成される。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性で
あるため、配向処理が不要であり、視野角依存性が小さい。よって、ブルー相を示す液晶
を用いることにより、動作速度を向上させることができる。

例えば、図１（Ａ）に示すように、赤に対応する単位画素１０３ｐ、緑に対応する単位画
素１０３ｐ、及び青に対応する単位画素１０３ｐの３個の単位画素１０３ｐにより画素１
０３を構成することができる。赤に対応する単位画素１０３ｐは、赤の色を呈する光を透
過するカラーフィルタを含み、緑に対応する単位画素１０３ｐは、緑の色を呈する光を透
過するカラーフィルタを含み、青に対応する単位画素１０３ｐは、青の色を呈する光を透
過するカラーフィルタを含む。このとき、上記Ｎ及びＫは３である。上記３色に対応する
３個の単位画素１０３ｐにより画素１０３を構成することにより、画素１０３において、
フルカラー表示を行うことができる。また、例えば上記３個の単位画素１０３ｐに白に対
応する単位画素１０３ｐを加えた４個の単位画素１０３ｐにより画素１０３を構成しても
よい。白に対応する単位画素１０３ｐは、カラーフィルタを含まない。このとき、上記Ｎ
は４であり、上記Ｋは３である。一般的に、赤、緑、及び青の加法混色により白を得る場
合には、それぞれカラーフィルタにより光が減衰する。しかし、カラーフィルタを含まな
い単位画素１０３ｐを用いて白を生成する構成にすることにより、白に対応する単位画素
１０３ｐに入射する光を、減衰させることなく表示に用いることができるため、画素１０
３における表示輝度を向上させることができる。なお、画素１０３にカラーフィルタを必
ずしも設けなくてもよいが、カラーフィルタを設けることによりフルカラー表示を行うこ
とができる。

また、図１（Ａ）に示す液晶表示装置の表示方式としては、例えばＴＮ（Ｔｗｉｓｔｅｄ
Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、
ＳＴＭ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａ
ｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌ
ｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅ
ｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒ
ｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃ
ｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ
Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅ
ｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ
Ｖｉｅｗ）モード、又はＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モー
ドなどを用いてもよい。また、液晶表示装置の表示方式にフレーム期間毎に画素電極及び
共通電極の間に印加される電圧の高低（極性）を反転させる駆動方法（反転駆動ともいう
）を用いてもよい。反転駆動を用いることにより、画像の焼き付きを防止することができ
る。

なお、画像とは、画素部の画素により構成される映像のことである。

なお、選択信号出力回路１０１ｘ及び画素１０３は、同一基板上に設けられていてもよい
。また、選択信号出力回路１０１ｘ、画素データ信号出力回路１０１ｙの少なくとも一部
、及び画素１０３は、同一基板上に設けられていてもよい。これにより、同一工程で画素
１０３と、他の回路を形成することができる。

さらに、単位画素１０３ｐの等価回路について、図１（Ｂ）を用いて説明する。図１（Ｂ
）は、図１（Ａ）に示す単位画素の等価回路を示す図である。

図１（Ｂ）に示す単位画素の等価回路は、トランジスタ１３１及び液晶素子１３２により
構成される。

トランジスタ１３１のゲートには、選択信号ＳＥＬが入力され、トランジスタ１３１のソ
ース及びドレインの一方には、画素データ信号ＰＸＤが入力される。

液晶素子１３２は、第１端子及び第２端子を有し、液晶素子１３２の第１端子は、トラン
ジスタ１３１のソース及びドレインの他方に電気的に接続される。なお、液晶素子１３２
の第２端子には、共通電圧が入力されてもよい。また、別途スイッチング素子を設け、該
スイッチング素子がオン状態になることにより、共通電圧が液晶素子１３２の第２端子に
入力される構成としてもよい。液晶素子１３２は、画素１０３に含まれ、第１端子として
の機能を有するＮ個の画素電極のうちの一つ、第２端子としての機能を有する共通電極、
及び液晶により構成される。

なお、ソースとは、ソース電極の一部若しくは全部、又はソース配線の一部若しくは全部
のことをいう。また、ソース電極とソース配線とを区別せずにソース電極及びソース配線
の両方の機能を有する導電層をソースという場合がある。

また、ドレインとは、ドレイン電極の一部若しくは全部、又はドレイン配線の一部若しく
は全部のことをいう。また、ドレイン電極とドレイン配線とを区別せずにドレイン電極及
びドレイン配線の両方の機能を有する導電層をドレインという場合がある。

また、ゲートとは、ゲート電極の一部若しくは全部、又はゲート配線の一部若しくは全部
のことをいう。また、ゲート電極とゲート配線とを区別せずにゲート電極及びゲート配線
の両方の機能を有する導電層をゲートという場合がある。

また、トランジスタの構造や動作条件などによって、トランジスタのソースとドレインは
、互いに入れ替わる場合がある。

なお、図１（Ｂ）に示すように、単位画素１０３ｐに容量素子１３３を設けてもよい。容
量素子１３３は、第１端子及び第２端子を有し、容量素子１３３の第１端子は、トランジ
スタ１３１のソース及びドレインの他方に電気的に接続され、容量素子１３３の第２端子
には、共通電圧が入力される。また、別途スイッチング素子を設け、該スイッチング素子
がオン状態になることにより、共通電圧が容量素子１３３の第２端子に入力される構成と
してもよい。

容量素子１３３は、保持容量としての機能を有し、第１端子の一部又は全部としての機能
を有する第１の電極と、第２端子の一部又は全部としての機能を有する第２の電極と、誘
電体と、を含む。容量素子１３３の容量は、トランジスタ１３１のオフ電流などを考慮し
て設定すればよい。本実施の形態では、各表示回路における液晶素子の容量（液晶容量と
もいう）に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を
設ければ充分である。また、必ずしも容量素子１３３を設けなくてもよく、容量素子１３
３を設けない構成としてもよい。単位画素に容量素子１３３を設けない構成とすることに
より単位画素の開口率を向上させることができ、画素の開口率を向上させることができる
。

次に、本実施の形態の液晶表示装置の駆動方法例として、図１（Ａ）に示す液晶表示装置
の駆動方法例について、図１（Ｃ）及び図１（Ｄ）を用いて説明する。図１（Ｃ）及び図
１（Ｄ）は、図１（Ａ）に示す液晶表示装置の駆動方法例を説明するためのタイミングチ
ャートである。

図１（Ａ）に示す液晶表示装置は、第１の動作モード及び第２の動作モードを有する。第
１の動作モード及び第２の動作モードは、例えば制御回路における制御信号又は別途設け
られたスイッチなどにより切り替えることができる。各動作モードにおける動作について
、以下に説明する。

まず、一例として、第１の動作モードのときに特定の画素データが画素１０３に書き込ま
れるとする。このとき、図１（Ｃ）及び図１（Ｄ）における期間ＰＤ１に示すように、選
択信号出力回路１０１ｘは、信号出力状態（状態ＯＵＴＰＵＴともいう）になる。このと
き、選択信号出力回路１０１ｘは、Ｘ個の選択信号ＳＥＬを画素１０３に出力する。

各単位画素１０３ｐにおけるトランジスタのゲート電極には、１個の選択信号ＳＥＬが入
力される。選択信号ＳＥＬのパルスが入力された単位画素１０３ｐは、トランジスタがオ
ン状態になることにより、書き込み状態（状態ＷＲＴともいう）になる。書き込み状態の
とき、単位画素１０３ｐに画素データ信号ＰＸＤが書き込まれる。すなわち、単位画素１
０３ｐにおける液晶素子の画素電極に１個の画素データ信号ＰＸＤが入力されることによ
り、入力された画素データ信号ＰＸＤのデータ（電圧）に応じて単位画素１０３ｐの表示
状態が設定され、各単位画素１０３ｐの表示状態が設定されることにより、画素１０３の
表示状態が設定される。

各単位画素１０３ｐに画素データが書き込まれることにより画素１０３は保持状態（状態
ＨＬＤともいう）になり、各単位画素１０３ｐのトランジスタがオフ状態になり、設定さ
れた表示状態を維持する。なお、表示状態を維持するとは、画素１０３におけるＮ個の画
素電極のそれぞれと、共通電極との間に印加された電圧の初期値からの変動量が基準値よ
り大きくならないように保持することをいう。上記基準値は、適宜設定される電圧値であ
り、例えば使用者が表示画像を閲覧する場合に、同じ表示画像であると認識できる範囲内
の値に設定することが好ましい。また、このとき画素１０３における共通電極を浮遊状態
にしてもよい。これにより、共通電極の電圧の変動を抑制することができる。

さらに、繰り返し第１の動作モードで動作させる場合には、図１（Ｃ）における期間ＰＤ
２及び期間ＰＤ３に示すように、選択信号出力回路１０１ｘがＸ個の選択信号ＳＥＬを画
素１０３に出力する。

選択信号ＳＥＬのパルスが入力された単位画素１０３ｐは、書き込み状態になり、単位画
素１０３ｐに、１個の画素データ信号ＰＸＤが入力される。また、入力された画素データ
信号ＰＸＤのデータ（電圧）に応じて単位画素１０３ｐの表示状態が設定され、画素１０
３の表示状態が設定される。このとき、ある期間において画素部１０４に設けられた画素
１０３に入力される画素データ信号ＰＸＤと、一つ前の期間において同じ画素１０３に入
力される画素データ信号ＰＸＤと、のデータ（電圧）の差の絶対値が基準値以下の場合、
連続する期間における画素部１０４の画像は静止画であり、基準値より大きい場合、連続
する期間における画素部１０４の画像は動画である。なお、上記基準値は、適宜設定され
る電圧値であり、例えば使用者が表示画像を閲覧する場合に、目視にて同じ表示画像であ
ると認識できる範囲内の値に設定することが好ましい。

画素データが書き込まれた画素１０３は、保持状態になり、設定された表示状態を維持す
る。

また、第２の動作モードでは、図１（Ｄ）における期間ＰＤ２に示すように、選択信号出
力回路１０１ｘは、停止状態（状態ＳＴＯＰともいう）になる。このとき、選択信号出力
回路１０１ｘにおける選択信号ＳＥＬの出力が停止する。例えば、選択信号出力回路１０
１ｘへのスタート信号、クロック信号、及び電源電圧の入力を停止させることにより、選
択信号出力回路１０１ｘは停止状態になる。なお、信号又は電圧の入力又は出力が停止す
るとは、例えば信号の電圧を一定の範囲の値に維持すること又は信号が入力又は出力され
る配線を浮遊状態にすることをいう。

このとき、画素１０３には、画素データ信号ＰＸＤが入力されないため、各単位画素１０
３ｐのトランジスタ１３１は、オフ状態を維持する。よって、画素１０３は、一つ前の第
１の動作モードのとき（図１（Ｄ）における期間ＰＤ１）の表示状態を維持する。つまり
、一つ前の第１の動作モードのときの保持状態を維持する。

なお、期間ＰＤ２において、画素データ信号出力回路１０１ｙを停止状態にさせてもよい
。例えば、画素データ信号出力回路１０１ｙへの画像信号ＩＭＧ、スタート信号、クロッ
ク信号、及び電源電圧の入力を停止させることにより、画素データ信号出力回路１０１ｙ
における画素データ信号ＰＸＤの出力が停止する。選択信号出力回路１０１ｘが停止状態
のときに画素データ信号出力回路１０１ｙを停止させることにより、消費電力をさらに低
減させることができる。

さらに、選択信号出力回路１０１ｘを停止状態にした後に画素の画素データの書き換えを
行う場合には、図１（Ｄ）における期間ＰＤ３に示すように、選択信号出力回路１０１ｘ
における選択信号ＳＥＬの出力動作を再開させ、選択信号出力回路１０１ｘが選択信号Ｓ
ＥＬを画素１０３に出力する。例えば、選択信号出力回路１０１ｘに再びスタート信号、
クロック信号、及び電源電圧を入力することにより、選択信号出力回路１０１ｘは、選択
信号ＳＥＬの出力動作を再開する。なお、選択信号出力回路１０１ｘを停止状態にしたと
きに画素データ信号出力回路１０１ｙを停止状態にした場合には、期間ＰＤ３に画素デー
タ信号出力回路１０１ｙにおける画素データ信号ＰＸＤの出力動作を再開させる。例えば
、画素データ信号出力回路１０１ｙに、再び画素データ信号ＰＸＤ、スタート信号、クロ
ック信号、及び電源電圧を入力することにより、画素データ信号出力回路１０１ｙは、画
素データ信号ＰＸＤの出力動作を再開する。

選択信号ＳＥＬのパルスが入力された単位画素１０３ｐは、書き込み状態になり、各単位
画素に１個の画素データ信号ＰＸＤが入力されることにより、入力された画素データ信号
ＰＸＤのデータ（電圧）に応じて単位画素１０３ｐの表示状態が設定され、各単位画素１
０３ｐの表示状態が設定されることにより、画素１０３の表示状態が設定される。

画素データが書き込まれた画素１０３は、保持状態になり、設定された表示状態を維持す
る。以上が図１（Ａ）に示す液晶表示装置の動作例である。

なお、図１（Ａ）に示す液晶表示装置が透過型である場合には、第１の動作モード及び第
２の動作モードのときに、バックライトユニット１０２は、画素１０３に光を射出する。

図１を用いて説明したように、本実施の形態における液晶表示装置の一例は、画素データ
を画素に書き込んで表示動作を行う第１の動作モード及び画素データを画素に書き込まず
に表示動作を行う第２の動作モードを選択的に切り替えることが可能な液晶表示装置であ
る。よって、必要に応じて第２の動作モードにすることにより、画素では表示を行いつつ
、少なくとも選択信号出力回路における選択信号の出力を停止させることができる。これ
により、画素における画素データの書き込みが不要な期間において、選択信号出力回路を
停止させることができるため、消費電力を低減することができる。

また、本実施の形態における液晶表示装置の一例は、単位画素におけるトランジスタとし
て、高純度化させた酸化物半導体層をチャネル形成層として用いたトランジスタを用いた
構成である。よって、トランジスタのオフ電流に起因する液晶素子の表示状態の変動を抑
制することができるため、一回の画素データの書き込みに対応する画像の保持期間を長く
することができる。そのため、画素データの書き込みの間隔を長くすることができ、消費
電力を低減することができる。また、バックライトユニットの光源として冷陰極管を用い
た場合であっても、トランジスタの温度変化に起因する画素の表示状態の変動を抑制する
ことができるため、一回の画素データの書き込みに対応する画像の保持期間を長くするこ
とができる。そのため、画素データの書き込みの間隔を長くすることができ、消費電力を
低減することができる。さらに、一つの画素に３個以上の単位画素を備えたフルカラー表
示型の液晶表示装置の場合、同じ画素数であれば、モノクロ表示型の液晶表示装置と比較
して単位画素の数が多いため、より消費電力を低減することができる。

（実施の形態２）
本実施の形態では、制御信号の生成方法例について説明する。

上記実施の形態の液晶表示装置において制御信号を用いる場合、例えば制御信号生成回路
を用いて制御信号を生成することができる。そこで、制御信号生成回路の構成例について
、図２を用いて説明する。図２は、本実施の形態における制御信号生成回路の構成例を示
すブロック図である。

図２に示す制御信号生成回路は、記憶回路（ＭＥＭＯＲＹともいう）２０１と、比較回路
（ＣＯＭＰともいう）２０２と、出力選択回路（ＯＳＥＬともいう）２０３と、を備える
。

記憶回路２０１には、画像信号ＩＭＧが入力される。記憶回路２０１は、入力される画像
信号ＩＭＧのデータを順次記憶する機能を有する。記憶回路２０１は、複数のフレーム期
間の画像に対応する画像信号ＩＭＧのデータを記憶するための複数のフレームメモリ２０
１＿ＦＭを備える。なお、フレームメモリ２０１＿ＦＭは、１フレーム期間分のメモリ領
域を概念的に図示するものである。また、記憶回路２０１は、複数のフレーム期間の画像
に対応する画像信号ＩＭＧのデータを記憶することができればよく、記憶回路２０１が有
するフレームメモリ２０１＿ＦＭの数は、特に限定されるものではない。また、フレーム
メモリ２０１＿ＦＭは、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）、又はＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍ
ｏｒｙ）などの記憶素子を用いて構成される。

比較回路２０２は、連続するフレーム期間の画像に対応する画像信号ＩＭＧのデータを記
憶回路２０１から読み出し、読み出した画像信号ＩＭＧのデータを比較し、比較結果に従
ってパルスが設定された制御信号ＣＴＬを生成し、生成した制御信号ＣＴＬを出力する回
路である。

例えば、比較した画像信号ＩＭＧのデータ（電圧）に差分があるか否かを調べ、比較した
画像信号ＩＭＧのデータに対応する画像が動画であるか静止画であるかを判断する。

連続するフレーム期間の画像に対応する画像信号ＩＭＧのデータの差の絶対値が基準値以
下の場合、比較回路２０２は、比較した画像信号ＩＭＧのデータに対応する画像を静止画
と判断する。

また、連続するフレーム期間の画像に対応する画像信号ＩＭＧのデータの差の絶対値が基
準値より大きい場合、比較回路２０２は、比較した画像信号ＩＭＧのデータに対応する画
像を動画と判断する。

なお、比較の際の基準値は、適宜設定される電圧値であり、例えば使用者が表示画像を閲
覧する場合に、同じ表示画像であると認識できる範囲内の値に設定することが好ましい。

出力選択回路２０３は、制御信号ＣＴＬが入力され、入力された制御信号ＣＴＬに応じて
、記憶回路２０１に記憶された画像信号ＩＭＧのデータを読み出して出力する回路である
。なお、出力選択回路２０３を必ずしも設けなくてもよいが、出力選択回路２０３を設け
ることにより、上記実施の形態の液晶表示装置における画素データ信号出力回路への画像
信号ＩＭＧの出力を選択的に停止させることができる。

例えば、比較回路２０２により比較した画像信号ＩＭＧのデータに基づく画像が動画と判
断された場合、出力選択回路２０３は、記憶回路２０１から画像信号ＩＭＧのデータを読
み出して出力することにより、画像信号ＩＭＧを出力する。

また、比較回路２０２により比較した画像信号ＩＭＧのデータに基づく画像が静止画と判
断され、且つ連続して静止画と判定された回数が基準値以下である場合、出力選択回路２
０３は、記憶回路２０１からの画像信号ＩＭＧのデータの読み出しを停止し、画像信号Ｉ
ＭＧの出力を停止する。なお、基準値は、適宜設定することができる。

出力選択回路２０３は、例えば複数のスイッチを含む回路により構成され、該スイッチと
しては、例えばトランジスタを用いることができる。

なお、制御信号生成回路に計数回路を設けることもできる。上記計数回路により、連続し
て静止画を表示するためのデータと判定されたフレーム期間の数を計数し、計数値が基準
値を超えたときに動画を表示するためのデータと判定されたときの動作と同じ動作を行う
ようにすることもできる。

また、上記制御信号生成回路を、上記実施の形態の液晶表示装置に設けてもよいし、別途
制御信号生成回路を準備し、上記実施の形態の液晶表示装置に電気的に接続させてもよい
。

図２を用いて説明したように、本実施の形態の制御信号生成回路は、連続するフレーム期
間の画素データを動画であるか静止画であるか判定し、判定結果に基づいて生成される制
御信号ＣＴＬのパルスを設定することができる。これにより、例えば制御信号ＣＴＬのパ
ルスが入力されたときに、上記実施の形態の液晶表示装置において、選択信号出力回路が
選択信号を出力するように設定することもできる。

（実施の形態３）
本実施の形態では、上記実施の形態の液晶表示装置における選択信号出力回路及び画素デ
ータ信号出力回路に適用可能なシフトレジスタの一例について説明する。

まず、本実施の形態のシフトレジスタの構成例について、図３（Ａ）を用いて説明する。
図３（Ａ）は、シフトレジスタの構成例を示す図である。

図３（Ａ）に示すシフトレジスタは、Ｐ個（Ｐは３以上の自然数）の順序回路（ＦＦとも
いう）を用いて構成されるＰ段の順序回路を備える。

図３（Ａ）に示すシフトレジスタには、スタート信号としてスタート信号ＳＰが入力され
、クロック信号として、クロック信号ＣＬＫ１、クロック信号ＣＬＫ２、クロック信号Ｃ
ＬＫ３、及びクロック信号ＣＬＫ４が入力される。複数のクロック信号を用いることによ
り、シフトレジスタにおける信号の出力動作の速度を向上させることができる。

なお、本実施の形態のシフトレジスタにおける信号としては、例えば電圧を用いた信号を
用いることができる。電圧を用いた信号（電圧信号ともいう）としては、少なくとも第１
の電圧及び第２の電圧となるアナログ信号又はデジタル信号を用いることができる。例え
ば、クロック信号などの２値のデジタル信号は、ローレベル及びハイレベルになることに
より、第１の電圧（ローレベルの電圧）及び第２の電圧（ハイレベルの電圧）となる信号
である。また、ハイレベルの電圧及びローレベルの電圧は、それぞれ一定値であることが
好ましい。しかし、電子回路では、例えばノイズなどの影響があるため、ハイレベルの電
圧及びローレベルの電圧は、一定値ではなく、それぞれ実質的に同等とみなすことができ
る一定の範囲内の値であればよい。

さらに、各順序回路について以下に説明する。

順序回路３００＿１乃至順序回路３００＿Ｐのそれぞれには、セット信号ＳＴ、リセット
信号ＲＥ、クロック信号ＣＫ１、クロック信号ＣＫ２、及びクロック信号ＣＫ３が入力さ
れる。また、順序回路３００＿１乃至順序回路３００＿Ｐのそれぞれは、信号ＯＵＴ１及
び信号ＯＵＴ２を出力する機能を有する。

クロック信号ＣＫ１、クロック信号ＣＫ２、及びクロック信号ＣＫ３は、順に１／４周期
ずつ波形が遅れている。なお、クロック信号ＣＫ１、クロック信号ＣＫ２、及びクロック
信号ＣＫ３としては、例えばクロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４のうちのい
ずれか３つのクロック信号を用いることできる。なお、互いに隣り合う段の順序回路には
同じ組み合わせのクロック信号が入力されないものとする。

さらに、図３（Ａ）に示す順序回路の回路構成について、図３（Ｂ）を用いて説明する。
図３（Ｂ）は、図３（Ａ）に示す順序回路の回路構成を示す回路図である。

図３（Ｂ）に示す順序回路は、トランジスタ３０１ａと、トランジスタ３０１ｂと、トラ
ンジスタ３０１ｃと、トランジスタ３０１ｄと、トランジスタ３０１ｅと、トランジスタ
３０１ｆと、トランジスタ３０１ｇと、トランジスタ３０１ｈと、トランジスタ３０１ｉ
と、トランジスタ３０１ｊと、トランジスタ３０１ｋと、を備える。

トランジスタ３０１ａのソース及びドレインの一方には、電圧Ｖａが入力され、トランジ
スタ３０１ａのゲートには、セット信号ＳＴが入力される。

トランジスタ３０１ｂのソース及びドレインの一方は、トランジスタ３０１ａのソース及
びドレインの他方に電気的に接続され、トランジスタ３０１ｂのソース及びドレインの他
方には、電圧Ｖｂが入力される。

トランジスタ３０１ｃのソース及びドレインの一方は、トランジスタ３０１ａのソース及
びドレインの他方に電気的に接続され、トランジスタ３０１ｃのゲートには、電圧Ｖａが
入力される。

トランジスタ３０１ｄのソース及びドレインの一方には、電圧Ｖａが入力され、トランジ
スタ３０１ｄのゲートには、クロック信号ＣＫ３が入力される。

トランジスタ３０１ｅのソース及びドレインの一方は、トランジスタ３０１ｄのソース及
びドレインの他方に電気的に接続され、トランジスタ３０１ｅのソース及びドレインの他
方は、トランジスタ３０１ｂのゲートに電気的に接続され、トランジスタ３０１ｅのゲー
トには、クロック信号ＣＫ２が入力される。

トランジスタ３０１ｆのソース及びドレインの一方には、電圧Ｖａが入力され、トランジ
スタ３０１ｆのゲートには、リセット信号ＲＥが入力される。

トランジスタ３０１ｇのソース及びドレインの一方は、トランジスタ３０１ｂのゲート並
びにトランジスタ３０１ｆのソース及びドレインの他方に電気的に接続され、トランジス
タ３０１ｇのソース及びドレインの他方には、電圧Ｖｂが入力され、トランジスタ３０１
ｇのゲートには、セット信号ＳＴが入力される。

トランジスタ３０１ｈのソース及びドレインの一方には、クロック信号ＣＫ１が入力され
、トランジスタ３０１ｈのゲートは、トランジスタ３０１ｃのソース及びドレインの他方
に電気的に接続される。

トランジスタ３０１ｉのソース及びドレインの一方は、トランジスタ３０１ｈのソース及
びドレインの他方に電気的に接続され、トランジスタ３０１ｉのソース及びドレインの他
方には、電圧Ｖｂが入力され、トランジスタ３０１ｉのゲートは、トランジスタ３０１ｂ
のゲートに電気的に接続される。

トランジスタ３０１ｊのソース及びドレインの一方には、クロック信号ＣＫ１が入力され
、トランジスタ３０１ｊのゲートは、トランジスタ３０１ｃのソース及びドレインの他方
に電気的に接続される。

トランジスタ３０１ｋのソース及びドレインの一方は、トランジスタ３０１ｊのソース及
びドレインの他方に電気的に接続され、トランジスタ３０１ｋのソース及びドレインの他
方には、電圧Ｖｂが入力され、トランジスタ３０１ｋのゲートは、トランジスタ３０１ｂ
のゲートに電気的に接続される。

なお、電圧Ｖａ及び電圧Ｖｂの一方は、高電源電圧Ｖｄｄであり、電圧Ｖａ及び電圧Ｖｂ
の他方は、低電源電圧Ｖｓｓである。高電源電圧Ｖｄｄは、相対的に低電源電圧Ｖｓｓよ
り高い値の電圧であり、低電源電圧Ｖｓｓは、相対的に高電源電圧Ｖｄｄより低い値の電
圧である。電圧Ｖａ及び電圧Ｖｂの値は、例えばトランジスタの極性などにより互いに入
れ替わる場合がある。また、電圧Ｖａ及び電圧Ｖｂの電位差が電源電圧となる。

また、図３（Ｂ）において、トランジスタ３０１ｂのゲートと、トランジスタ３０１ｅの
ソース及びドレインの他方と、トランジスタ３０１ｆのソース及びドレインの他方と、ト
ランジスタ３０１ｇのソース及びドレインの一方と、トランジスタ３０１ｉのゲートと、
トランジスタ３０１ｋのゲートとの電気的接続箇所をノードＮＡともいう。また、トラン
ジスタ３０１ａのソース及びドレインの他方と、トランジスタ３０１ｂのソース及びドレ
インの一方と、トランジスタ３０１ｃのソース及びドレインの一方との電気的接続箇所を
ノードＮＢともいう。また、トランジスタ３０１ｃのソース及びドレインの他方と、トラ
ンジスタ３０１ｈのゲートと、トランジスタ３０１ｊのゲートとの電気的接続箇所をノー
ドＮＣともいう。また、トランジスタ３０１ｈのソース及びドレインの他方と、トランジ
スタ３０１ｉのソース及びドレインの一方との電気的接続箇所をノードＮＤともいう。ま
た、トランジスタ３０１ｊのソース及びドレインの他方と、トランジスタ３０１ｋのソー
ス及びドレインの一方との電気的接続箇所をノードＮＥともいう。

図３（Ｂ）に示す順序回路は、ノードＮＤの電圧を信号ＯＵＴ１として出力し、ノードＮ
Ｅの電圧を信号ＯＵＴ２として出力する。

また、１段目の順序回路３００＿１におけるトランジスタ３０１ａのゲート及びトランジ
スタ３０１ｇのゲートには、セット信号ＳＴとして、スタート信号ＳＰが入力される。

また、Ｑ＋２段目（Ｑは１以上Ｐ−２以下の自然数）の順序回路３００＿Ｑ＋２における
トランジスタ３０１ａのゲート及びトランジスタ３０１ｇのゲートは、Ｑ＋１段目の順序
回路３００＿Ｑ＋１におけるトランジスタ３０１ｈのソース及びドレインの他方に電気的
に接続される。このとき、順序回路３００＿Ｑ＋１における信号ＯＵＴ１が順序回路３０
０＿Ｑ＋２におけるセット信号ＳＴとなる。

また、Ｕ段目（Ｕは３以上Ｐ以下の自然数）の順序回路３００＿Ｕにおけるトランジスタ
３０１ｈのソース及びドレインの他方は、Ｕ−２段目の順序回路３００＿Ｕ−２における
トランジスタ３０１ｆのゲートに電気的に接続される。このとき、順序回路３００＿Ｕに
おける信号ＯＵＴ１が順序回路３００＿Ｕ−２のリセット信号ＲＥとなる。

また、Ｐ−１段目の順序回路３００＿Ｐ−１におけるトランジスタ３０１ｆのゲートには
、リセット信号として信号ＲＰ１が入力される。なお、Ｐ−１段目の順序回路３００＿Ｐ
−１から出力される信号ＯＵＴ２は、他の回路を動作させるために用いなくてもよい。

また、Ｐ段目の順序回路３００＿Ｐにおけるトランジスタ３０１ｆのゲートには、リセッ
ト信号として信号ＲＰ２が入力される。なお、Ｐ段目の順序回路３００＿Ｐから出力され
る信号ＯＵＴ２は、他の回路を動作させるために用いなくてもよい。

また、トランジスタ３０１ａ乃至トランジスタ３０１ｋのそれぞれを同一の導電型にする
ことができる。また、トランジスタ３０１ａ乃至トランジスタ３０１ｋとしては、例えば
チャネルが形成される層として、元素周期表における第１４族の半導体（シリコンなど）
を用いた半導体層を含むトランジスタ又は上記実施の形態１の液晶表示装置における画素
１０３に適用可能なトランジスタを用いることができる。

さらに、図３（Ｂ）に示す順序回路の動作例について、図４（Ａ）を用いて説明する。図
４（Ａ）は、図３（Ｂ）に示す順序回路の動作例を説明するためのタイミングチャートで
ある。なお、一例として図３（Ｂ）に示す順序回路におけるトランジスタ３０１ａ乃至ト
ランジスタ３０１ｋのそれぞれを、全てＮ型の導電型とし、トランジスタ３０１ｈ及びト
ランジスタ３０１ｊの閾値電圧を同じ電圧Ｖｔｈとし、電圧Ｖａとして高電源電圧Ｖｄｄ
が入力され、電圧Ｖｂとして低電源電圧Ｖｓｓが入力されるものとする。

まず、時刻Ｔ６１において、クロック信号ＣＫ１がローレベルになり、クロック信号ＣＫ
２がローレベルになり、クロック信号ＣＫ３がハイレベルになり、セット信号ＳＴがハイ
レベルになり、リセット信号ＲＥがローレベルになる。

このとき、順序回路はセット状態になる。また、トランジスタ３０１ｄ及びトランジスタ
３０１ｇがオン状態になり、トランジスタ３０１ｅ及びトランジスタ３０１ｆがオフ状態
になるため、ノードＮＡの電圧（Ｖ_ＮＡともいう）が電圧Ｖｂと同等の値になり、トラン
ジスタ３０１ｂ、トランジスタ３０１ｉ、及びトランジスタ３０１ｋがオフ状態になる。
また、トランジスタ３０１ａがオン状態になり、トランジスタ３０１ｂがオフ状態になる
ため、ノードＮＢの電圧（Ｖ_ＮＢともいう）が電圧Ｖａと同等の値になる。また、トラン
ジスタ３０１ｃがオン状態になるため、ノードＮＣの電圧（Ｖ_ＮＣともいう）が電圧Ｖａ
と同等の値になり、トランジスタ３０１ｈ及びトランジスタ３０１ｊがオン状態になる。
また、ノードＮＣの電圧が電圧Ｖａと同等の値になると、トランジスタ３０１ｃがオフ状
態になる。また、トランジスタ３０１ｈがオン状態になり、トランジスタ３０１ｉがオフ
状態になるため、信号ＯＵＴ１はローレベルになる。また、トランジスタ３０１ｊがオン
状態になり、トランジスタ３０１ｋがオフ状態になるため、信号ＯＵＴ２はローレベルに
なる。

次に、時刻Ｔ６２において、クロック信号ＣＫ１がハイレベルになり、クロック信号ＣＫ
２がローレベルのままであり、クロック信号ＣＫ３がローレベルになり、セット信号ＳＴ
がハイレベルのままであり、リセット信号ＲＥがローレベルのままである。

このとき、トランジスタ３０１ｄがオフ状態になり、トランジスタ３０１ｅ、トランジス
タ３０１ｆ、及びトランジスタ３０１ｇがオフ状態のままであるため、ノードＮＡの電圧
は、電圧Ｖｂと同等の値のままであり、トランジスタ３０１ｂ、トランジスタ３０１ｉ、
及びトランジスタ３０１ｋはオフ状態のままである。また、トランジスタ３０１ａがオン
状態のままであり、トランジスタ３０１ｃがオフ状態のままであるため、ノードＮＢの電
圧は、電圧Ｖａと同等の値のままである。また、トランジスタ３０１ｃがオフ状態のまま
であるため、ノードＮＣは、浮遊状態になる。また、トランジスタ３０１ｈがオン状態の
ままであり、トランジスタ３０１ｉがオフ状態のままであるため、ノードＮＣの電圧が上
昇し、トランジスタ３０１ｊがオン状態のままであり、トランジスタ３０１ｋがオフ状態
のままであるため、ノードＮＤの電圧が上昇する。すると、トランジスタ３０１ｈ及びト
ランジスタ３０１ｊのそれぞれのゲートとソース及びドレインの他方との間に生じる寄生
容量による容量結合により、ノードＮＣの電圧が上昇する。いわゆるブートストラップで
ある。ノードＮＣの電圧は、電圧Ｖａと電圧Ｖｔｈの和よりもさらに大きい値、すなわち
、Ｖａ＋Ｖｔｈ＋Ｖｘまで上昇する。このときトランジスタ３０１ｈ及びトランジスタ３
０１ｊはオン状態のままである。また、このとき信号ＯＵＴ１及び信号ＯＵＴ２はハイレ
ベルになる。

次に、時刻Ｔ６３において、クロック信号ＣＫ１がハイレベルのままであり、クロック信
号ＣＫ２がハイレベルになり、クロック信号ＣＫ３がローレベルのままであり、セット信
号ＳＴがローレベルになり、リセット信号ＲＥがローレベルのままである。

このとき、トランジスタ３０１ｅがオン状態になり、トランジスタ３０１ｇがオフ状態に
なり、トランジスタ３０１ｄ及びトランジスタ３０１ｆはオフ状態のままであるため、ノ
ードＮＡの電圧が電圧Ｖｂと同等の値のままであり、トランジスタ３０１ｂ、トランジス
タ３０１ｉ、及びトランジスタ３０１ｋはオフ状態のままである。また、トランジスタ３
０１ａがオフ状態になり、トランジスタ３０１ｂはオフ状態のままであり、トランジスタ
３０１ｃがオフ状態のままであるため、ノードＮＢの電圧は電圧Ｖａと同等の値のままで
ある。また、トランジスタ３０１ｃがオフ状態のままであるため、ノードＮＣの電圧はＶ
ａ＋Ｖｔｈ＋Ｖｘのままであり、トランジスタ３０１ｈ及びトランジスタ３０１ｊがオン
状態のままである。また、トランジスタ３０１ｈはオン状態のままであり、トランジスタ
３０１ｉはオフ状態のままであるため、信号ＯＵＴ１はハイレベルのままである。また、
トランジスタ３０１ｊはオン状態のままであり、トランジスタ３０１ｋはオフ状態のまま
であるため、信号ＯＵＴ２はハイレベルのままである。

次に、時刻Ｔ６４において、クロック信号ＣＫ１がローレベルになり、クロック信号ＣＫ
２はハイレベルのままであり、クロック信号ＣＫ３がハイレベルになり、セット信号ＳＴ
がローレベルのままであり、リセット信号ＲＥがハイレベルになる。

このとき、順序回路はリセット状態になる。また、トランジスタ３０１ｈ及びトランジス
タ３０１ｊがオン状態のときに、信号ＯＵＴ１及び信号ＯＵＴ２がローレベルになる。ま
た、トランジスタ３０１ｄ及びトランジスタ３０１ｆがオン状態になり、トランジスタ３
０１ｅはオン状態のままであり、トランジスタ３０１ｇはオフ状態のままであるため、ノ
ードＮＡの電圧が電圧Ｖａと同等の値になり、トランジスタ３０１ｂ、トランジスタ３０
１ｉ、及びトランジスタ３０１ｋがオン状態になる。また、トランジスタ３０１ｂがオン
状態になり、トランジスタ３０１ａ及びトランジスタ３０１ｃはオフ状態のままであるた
め、ノードＮＢの電圧が電圧Ｖｂと同等の値になり、トランジスタ３０１ｃがオン状態に
なる。また、トランジスタ３０１ｃがオン状態になるため、ノードＮＣの電圧が電圧Ｖｂ
と同等の値になり、トランジスタ３０１ｈ及びトランジスタ３０１ｊがオフ状態になる。
また、トランジスタ３０１ｈがオフ状態になり、トランジスタ３０１ｉがオン状態になる
ため、信号ＯＵＴ１がローレベルになる。また、トランジスタ３０１ｊがオフ状態になり
、トランジスタ３０１ｋがオン状態になるため、信号ＯＵＴ２がローレベルになる。

次に、時刻Ｔ６５において、クロック信号ＣＫ１はローレベルのままであり、クロック信
号ＣＫ２がローレベルになり、クロック信号ＣＫ３はハイレベルのままであり、セット信
号ＳＴはローレベルのままであり、リセット信号ＲＥはハイレベルのままである。

このとき、トランジスタ３０１ｅがオフ状態になり、トランジスタ３０１ｄ及びトランジ
スタ３０１ｆはオン状態のままであり、トランジスタ３０１ｇはオフ状態のままであるた
め、ノードＮＡの電圧は電圧Ｖａと同等の値のままであり、トランジスタ３０１ｂ、トラ
ンジスタ３０１ｉ、及びトランジスタ３０１ｋはオン状態のままである。また、トランジ
スタ３０１ａがオフ状態のままであり、トランジスタ３０１ｂ及びトランジスタ３０１ｃ
がオン状態のままであり、ノードＮＢの電圧は電圧Ｖｂと同等の値のままである。また、
トランジスタ３０１ｃはオン状態のままであるため、ノードＮＣの電圧は電圧Ｖｂと同等
の値のままであり、トランジスタ３０１ｈ及びトランジスタ３０１ｊはオフ状態のままで
ある。また、トランジスタ３０１ｈはオフ状態のままであり、トランジスタ３０１ｉはオ
ン状態のままであるため、信号ＯＵＴ１はローレベルのままである。また、トランジスタ
３０１ｊはオフ状態のままであり、トランジスタ３０１ｋはオン状態のままであるため、
信号ＯＵＴ２はローレベルのままである。

以上のように、順序回路は、信号ＯＵＴ１及び信号ＯＵＴ２を出力することができる。以
上が図３（Ｂ）に示す順序回路の動作の一例である。

さらに、図３（Ａ）に示すシフトレジスタの動作の一例について、図４（Ｂ）を用いて説
明する。図４（Ｂ）は図３（Ａ）に示すシフトレジスタの駆動方法の一例を説明するため
のタイミングチャートである。

図３（Ａ）に示すシフトレジスタは、上記実施の形態の液晶表示装置における第１の動作
モード及び第２の動作モードに合わせて動作を切り替えることができる。各モードになる
際の動作について、以下に説明する。

まず、一例として第１の動作モードになるときの動作について説明する。このとき、図４
（Ｂ）の期間３１１に示すように、スタート信号ＳＰ、電源電圧Ｖｐ、及びクロック信号
ＣＬＫ１乃至クロック信号ＣＬＫ４が入力され、スタート信号ＳＰのパルスが１段目の順
序回路３００＿１に入力されることにより、クロック信号ＣＬＫ１乃至クロック信号ＣＬ
Ｋ４に従って、１段目の順序回路３００＿１の信号ＯＵＴ１及び信号ＯＵＴ２乃至Ｐ段目
の順序回路３００＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２において、順にパルスを出力する
。つまり１段目の順序回路３００＿１の信号ＯＵＴ１及び信号ＯＵＴ２乃至Ｐ段目の順序
回路３００＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２を出力する。

次に、第１の動作モードから第２の動作モードになるときの動作について説明する。この
とき、図４（Ｂ）の期間３１２に示すように、シフトレジスタへの電源電圧Ｖｐ、クロッ
ク信号ＣＬＫ１乃至クロック信号ＣＬＫ４、及びスタート信号ＳＰの出力を停止する。

このとき、まず、シフトレジスタへのスタート信号ＳＰの出力を停止し、シフトレジスタ
へのクロック信号ＣＬＫ１の出力を停止し、シフトレジスタへのクロック信号ＣＬＫ２の
出力を停止し、シフトレジスタへのクロック信号ＣＬＫ３の出力を停止し、シフトレジス
タへのクロック信号ＣＬＫ４の出力を停止し、シフトレジスタへの電源電圧Ｖｐの出力を
停止することにより、シフトレジスタによる信号の出力を停止するときのシフトレジスタ
の誤動作を抑制することができる。

シフトレジスタへの電源電圧Ｖｐ、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４、及
びスタート信号ＳＰの出力を停止すると、１段目の順序回路３００＿１の信号ＯＵＴ１及
び信号ＯＵＴ２乃至Ｐ段目の順序回路３００＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２におい
て、パルスの出力が停止する。つまり１段目の順序回路３００＿１の信号ＯＵＴ１及び信
号ＯＵＴ２乃至Ｐ段目の順序回路３００＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２の出力が停
止する。よって、液晶表示装置が第２の動作モードになる。

さらにシフトレジスタにおける信号の出力を停止させた後に、シフトレジスタにおける信
号の出力を再開させる場合には、図４（Ｂ）の期間３１３に示すように、シフトレジスタ
へのスタート信号ＳＰ、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４、及び電源電圧
Ｖｐの出力を再開する。

このとき、まずシフトレジスタへの電源電圧Ｖｐの出力を再開し、シフトレジスタへのク
ロック信号ＣＬＫ１の出力を再開し、シフトレジスタへのクロック信号ＣＬＫ２の出力を
再開し、シフトレジスタへのクロック信号ＣＬＫ３の出力を再開し、シフトレジスタへの
クロック信号ＣＬＫ４の出力を再開し、スタート信号ＳＰの出力を再開する。さらにこの
とき、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４が出力される配線に高電源電圧Ｖ
ｄｄを印加した後にクロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４を出力することが好
ましい。

シフトレジスタへのスタート信号ＳＰ、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４
、及び電源電圧Ｖｐの出力を再開し、スタート信号ＳＰのパルスが１段目の順序回路３０
０＿１に入力されることにより、クロック信号ＣＬＫ１乃至クロック信号ＣＬＫ４に従っ
て、１段目の順序回路３００＿１の信号ＯＵＴ１及び信号ＯＵＴ２乃至Ｐ段目の順序回路
３００＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２において、順にパルスを出力する。つまり、
１段目の順序回路３００＿１の信号ＯＵＴ１及び信号ＯＵＴ２乃至Ｐ段目の順序回路３０
０＿Ｐの信号ＯＵＴ１及び信号ＯＵＴ２の出力が再開する。よって液晶表示装置は第１の
動作モードになる。

図３（Ａ）及び図３（Ｂ）、並びに図４（Ａ）及び図４（Ｂ）を用いて説明したように、
本実施の形態のシフトレジスタは、複数段の順序回路を用いて構成され、複数の順序回路
のそれぞれは、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、
を有し、第１のトランジスタのゲートには、セット信号が入力され、第１のトランジスタ
は、セット信号に従って第２のトランジスタをオン状態にするか否かを制御する機能を有
し、第２のトランジスタのソース及びドレインの一方には、クロック信号が入力され、第
２のトランジスタは、順序回路の出力信号の電圧をクロック信号の電圧に応じた値にする
か否かを制御する機能を有し、第３のトランジスタのゲートには、リセット信号が入力さ
れ、第３のトランジスタは、リセット信号に従って第２のトランジスタをオフ状態にする
か否かを制御する機能を有する構成である。上記構成にすることにより、シフトレジスタ
の信号の出力を容易に停止することができる。

また、本実施の形態のシフトレジスタを用いて、上記実施の形態の液晶表示装置における
選択信号出力回路を構成することができる。よって、選択信号の出力を停止する期間を設
けることができる。また、上記構成にすることにより、シフトレジスタへのスタート信号
、クロック信号、及び電源電圧の出力を停止することにより、シフトレジスタにおける信
号の出力を停止し、選択信号の出力を停止させることができる。

また、本実施の形態のシフトレジスタを用いて、上記実施の形態の液晶表示装置における
画素データ信号出力回路を構成することができる。よって、画素データ信号の出力を停止
する期間を設けることもできる。また、上記構成にすることにより、シフトレジスタへの
スタート信号、クロック信号、及び電源電圧の出力を停止することにより、シフトレジス
タにおける信号の出力を停止し、画素データ信号の出力を停止させることができる。

（実施の形態４）
本実施の形態では、酸化物半導体層を含む上記実施の形態に示す液晶表示装置に適用可能
なトランジスタについて説明する。

本実施の形態に示す酸化物半導体層を含むトランジスタは、高純度化することにより、真
性（Ｉ型ともいう）、又は実質的に真性にさせた酸化物半導体層を有するトランジスタで
ある。高純度化とは、酸化物半導体層中の水素を極力排除すること、及び酸化物半導体層
に酸素を供給して酸化物半導体層中の酸素欠乏に起因する欠陥を低減することの少なくと
も一方を含む概念である。

本実施の形態のトランジスタの構造例について、図５（Ａ）乃至図５（Ｄ）を用いて説明
する。図５（Ａ）乃至図５（Ｄ）は、トランジスタの構造例を示す断面模式図である。

図５（Ａ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つであり、逆ス
タガ型トランジスタともいう。

図５（Ａ）に示すトランジスタは、導電層４０１ａと、絶縁層４０２ａと、酸化物半導体
層４０３ａと、導電層４０５ａと、導電層４０６ａと、を含む。

導電層４０１ａは、基板４００ａの上に設けられ、絶縁層４０２ａは、導電層４０１ａの
上に設けられ、酸化物半導体層４０３ａは、絶縁層４０２ａを介して導電層４０１ａの上
に設けられ、導電層４０５ａ及び導電層４０６ａは、酸化物半導体層４０３ａの一部の上
にそれぞれ設けられる。

さらに図５（Ａ）において、トランジスタの酸化物半導体層４０３ａの上面の一部（上面
に導電層４０５ａ及び導電層４０６ａが設けられていない部分）は、酸化物絶縁層４０７
ａに接する。また、酸化物絶縁層４０７ａは、上部に保護絶縁層４０９ａが設けられる。

図５（Ｂ）に示すトランジスタは、ボトムゲート構造の一つであるチャネル保護型（チャ
ネルストップ型ともいう）トランジスタであり、逆スタガ型トランジスタともいう。

図５（Ｂ）に示すトランジスタは、導電層４０１ｂと、絶縁層４０２ｂと、酸化物半導体
層４０３ｂと、絶縁層４２７と、導電層４０５ｂと、導電層４０６ｂと、を含む。

導電層４０１ｂは、基板４００ｂの上に設けられ、絶縁層４０２ｂは、導電層４０１ｂの
上に設けられ、酸化物半導体層４０３ｂは、絶縁層４０２ｂを介して導電層４０１ｂの上
に設けられ、絶縁層４２７は、絶縁層４０２ｂ及び酸化物半導体層４０３ｂを介して導電
層４０１ｂの上に設けられ、導電層４０５ｂ及び導電層４０６ｂは、絶縁層４２７を介し
て酸化物半導体層４０３ｂの一部の上にそれぞれ設けられる。また、導電層４０１ｂを酸
化物半導体層４０３ｂの全てと重なる構造にすることもできる。導電層４０１ｂを酸化物
半導体層４０３ｂの全てと重なる構造にすることにより、酸化物半導体層４０３ｂへの光
の入射を抑制することができる。また、これに限定されず、導電層４０１ｂを酸化物半導
体層４０３ｂの一部と重なる構造にすることもできる。

さらに図５（Ｂ）において、トランジスタの上部は、保護絶縁層４０９ｂに接する。

図５（Ｃ）に示すトランジスタは、ボトムゲート構造のトランジスタの一つである。

図５（Ｃ）に示すトランジスタは、導電層４０１ｃと、絶縁層４０２ｃと、酸化物半導体
層４０３ｃと、導電層４０５ｃと、導電層４０６ｃと、を含む。

導電層４０１ｃは、基板４００ｃの上に設けられ、絶縁層４０２ｃは、導電層４０１ｃの
上に設けられ、導電層４０５ｃ及び導電層４０６ｃは、絶縁層４０２ｃの一部の上に設け
られ、酸化物半導体層４０３ｃは、絶縁層４０２ｃ、導電層４０５ｃ、及び導電層４０６
ｃを介して導電層４０１ｃの上に設けられる。また、導電層４０１ｃを酸化物半導体層４
０３ｃの全てと重なる構造にすることもできる。導電層４０１ｃを酸化物半導体層４０３
ｃの全てと重なる構造にすることにより、酸化物半導体層４０３ｃへの光の入射を抑制す
ることができる。また、これに限定されず、導電層４０１ｃを酸化物半導体層４０３ｃの
一部と重なる構造にすることもできる。

さらに図５（Ｃ）において、トランジスタにおける酸化物半導体層４０３ｃの上面及び側
面は、酸化物絶縁層４０７ｃに接する。また、酸化物絶縁層４０７ｃは、上部に保護絶縁
層４０９ｃが設けられる。

図５（Ｄ）に示すトランジスタは、トップゲート構造のトランジスタの一つである。

図５（Ｄ）に示すトランジスタは、導電層４０１ｄと、絶縁層４０２ｄと、酸化物半導体
層４０３ｄと、導電層４０５ｄ及び導電層４０６ｄと、を含む。

酸化物半導体層４０３ｄは、絶縁層４４７を介して基板４００ｄの上に設けられ、導電層
４０５ｄ及び導電層４０６ｄは、それぞれ酸化物半導体層４０３ｄの一部の上に設けられ
、絶縁層４０２ｄは、酸化物半導体層４０３ｄ、導電層４０５ｄ、及び導電層４０６ｄの
上に設けられ、導電層４０１ｄは、絶縁層４０２ｄを介して酸化物半導体層４０３ｄの上
に設けられる。

基板４００ａ乃至基板４００ｄとしては、例えばバリウムホウケイ酸ガラスやアルミノホ
ウケイ酸ガラスなどのガラス基板を用いることができる。

また、基板４００ａ乃至基板４００ｄとして、セラミック基板、石英基板、又はサファイ
ア基板などの絶縁体でなる基板を用いることもできる。また、基板４００ａ乃至基板４０
０ｄとして、結晶化ガラスを用いることもできる。また、基板４００ａ乃至基板４００ｄ
として、プラスチック基板を用いることもできる。また、基板４００ａ乃至基板４００ｄ
として、シリコンなどの半導体基板を用いることもできる。

絶縁層４４７は、基板４００ｄからの不純物元素の拡散を防止する下地層としての機能を
有する。絶縁層４４７としては、例えば窒化シリコン層、酸化シリコン層、窒化酸化シリ
コン層、酸化窒化シリコン層、酸化アルミニウム層、又は酸化窒化アルミニウム層を用い
ることができる。また、絶縁層４４７に適用可能な材料の層の積層により絶縁層４４７を
構成することもできる。また、絶縁層４４７として、遮光性を有する材料の層と、上記絶
縁層４４７に適用可能な材料の層との積層を用いることもできる。また、遮光性を有する
材料の層を用いて絶縁層４４７を構成することにより、酸化物半導体層４０３ｄへの光の
入射を抑制することができる。

なお、図５（Ａ）乃至図５（Ｃ）に示すトランジスタにおいて、図５（Ｄ）に示すトラン
ジスタと同様に、基板とゲート電極としての機能を含む導電層の間に絶縁層を設けてもよ
い。

導電層４０１ａ乃至導電層４０１ｄのそれぞれは、トランジスタのゲート電極としての機
能を有する。導電層４０１ａ乃至導電層４０１ｄとしては、例えばモリブデン、チタン、
クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、若しくはスカンジウム
などの金属材料、又はこれらを主成分とする合金材料の層を用いることができる。また、
導電層４０１ａ乃至導電層４０１ｄの形成に適用可能な材料の層の積層により、導電層４
０１ａ乃至導電層４０１ｄを構成することもできる。

絶縁層４０２ａ乃至絶縁層４０２ｄのそれぞれは、トランジスタのゲート絶縁層としての
機能を有する。絶縁層４０２ａ乃至絶縁層４０２ｄとしては、例えば酸化シリコン層、窒
化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化ア
ルミニウム層、酸化窒化アルミニウム層、窒化酸化アルミニウム層、又は酸化ハフニウム
層を用いることができる。また、絶縁層４０２ａ乃至絶縁層４０２ｄに適用可能な材料の
層の積層により絶縁層４０２ａ乃至絶縁層４０２ｄを構成することもできる。絶縁層４０
２ａ乃至絶縁層４０２ｄに適用可能な材料の層は、例えばプラズマＣＶＤ法又はスパッタ
リング法などを用いて形成される。例えば、プラズマＣＶＤ法により窒化シリコン層を形
成し、プラズマＣＶＤ法により窒化シリコン層の上に酸化シリコン層を形成することによ
り絶縁層４０２ａ乃至絶縁層４０２ｄを構成することができる。

酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｄのそれぞれは、トランジスタのチャ
ネル形成層としての機能を有する。酸化物半導体層４０３ａ乃至酸化物半導体層４０３ｄ
に適用可能な酸化物半導体としては、例えば四元系金属酸化物、三元系金属酸化物、又は
二元系金属酸化物などを用いることができる。四元系金属酸化物としては、例えばＩｎ−
Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物などを用いることができる。三元系金属酸化物として
は、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉ
ｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚ
ｎ−Ｏ系金属酸化物、又はＳｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物などを用いることができる
。二元系金属酸化物としては、例えばＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金
属酸化物、Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｚｎ−Ｍｇ−Ｏ系金属酸化物、Ｓｎ−Ｍｇ−Ｏ
系金属酸化物、Ｉｎ−Ｍｇ−Ｏ系金属酸化物、Ｉｎ−Ｇａ−Ｏ系金属酸化物、又はＩｎ−
Ｓｎ−Ｏ系金属酸化物などを用いることができる。また、酸化物半導体としては、例えば
Ｉｎ−Ｏ系金属酸化物、Ｓｎ−Ｏ系金属酸化物、又はＺｎ−Ｏ系金属酸化物などを用いる
こともできる。また、酸化物半導体としては、上記酸化物半導体として適用可能な金属酸
化物にＳｉＯ_２を含む酸化物を用いることもできる。

Ｉｎ−Ｚｎ−Ｏ系金属酸化物を用いる場合、例えば、Ｉｎ：Ｚｎ＝５０：１乃至Ｉｎ：Ｚ
ｎ＝１：２（モル数比に換算するとＩｎ_２Ｏ_３：ＺｎＯ＝２５：１乃至Ｉｎ_２Ｏ_３：Ｚｎ
Ｏ＝１：４）、好ましくはＩｎ：Ｚｎ＝２０：１乃至Ｉｎ：Ｚｎ＝１：１（モル数比に換
算するとＩｎ_２Ｏ_３：ＺｎＯ＝１０：１乃至Ｉｎ_２Ｏ_３：ＺｎＯ＝１：２）、さらに好ま
しくはＩｎ：Ｚｎ＝１５：１乃至Ｉｎ：Ｚｎ＝１．５：１（モル数比に換算するとＩｎ_２
Ｏ_３：ＺｎＯ＝１５：２乃至Ｉｎ_２Ｏ_３：ＺｎＯ＝３：４）の組成比である酸化物ターゲ
ットを用いてＩｎ−Ｚｎ−Ｏ系金属酸化物の半導体層を形成することができる。例えば、
Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比がＩｎ：Ｚｎ：Ｏ
＝Ｈ：Ｓ：Ｚのとき、Ｚ＞１．５Ｈ＋Ｓとする。Ｉｎの量を多くすることにより、トラン
ジスタの移動度を向上させることができる。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍは０より大きい数）で表記され
る材料を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、Ｍｎ、及びＣｏから選ばれた
一つ又は複数の金属元素を示す。例えばＭとしては、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ
、又はＧａ及びＣｏなどが挙げられる。

導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄのそれぞれは
、トランジスタのソース電極又はトランジスタのドレイン電極としての機能を有する。導
電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄとしては、例え
ばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、若しくはタングステンな
どの金属材料、又はこれらの金属材料を主成分とする合金材料の層を用いることができる
。また、導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄに
適用可能な材料の層の積層により導電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６
ａ乃至導電層４０６ｄのそれぞれを構成することができる。

例えば、アルミニウム又は銅の金属層と、チタン、モリブデン、又はタングステンなどの
高融点金属層との積層により導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至
導電層４０６ｄを構成することができる。また、複数の高融点金属層の間にアルミニウム
又は銅の金属層が設けられた積層により導電層４０５ａ乃至導電層４０５ｄ、及び導電層
４０６ａ乃至導電層４０６ｄを構成することもできる。また、ヒロックやウィスカーの発
生を防止する元素（Ｓｉ、Ｎｄ、Ｓｃなど）が添加されているアルミニウム層を用いて導
電層４０５ａ乃至導電層４０５ｄ、及び導電層４０６ａ乃至導電層４０６ｄを構成するこ
とにより、耐熱性を向上させることができる。

また、導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄとして
、導電性の金属酸化物を含む層を用いることもできる。導電性の金属酸化物としては、例
えば酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化
インジウム酸化スズ合金（Ｉｎ_２Ｏ_３―ＳｎＯ_２、ＩＴＯと略記する）、若しくは酸化イ
ンジウム酸化亜鉛合金（Ｉｎ_２Ｏ_３―ＺｎＯ）、又はこれらの金属酸化物に酸化シリコン
を含むものを用いることができる。

さらに導電層４０５ａ乃至導電層４０５ｄ及び導電層４０６ａ乃至導電層４０６ｄの形成
に用いられる材料を用いて他の配線を形成してもよい。

絶縁層４２７は、トランジスタのチャネル形成層を保護する層（チャネル保護層ともいう
）としての機能を有し、絶縁層４２７としては、例えば絶縁層４４７に適用可能な材料の
層を用いることができる。また、絶縁層４２７に適用可能な材料の層の積層により絶縁層
４２７を構成することもできる。

酸化物絶縁層４０７ａ及び酸化物絶縁層４０７ｃとしては、酸化物絶縁層を用いることが
でき、例えば酸化シリコン層などを用いることができる。また、酸化物絶縁層４０７ａ及
び酸化物絶縁層４０７ｃに適用可能な材料の層の積層により酸化物絶縁層４０７ａ及び酸
化物絶縁層４０７ｃを構成することもできる。

保護絶縁層４０９ａ乃至保護絶縁層４０９ｃとしては、例えば無機絶縁層を用いることが
でき、例えば窒化シリコン層、窒化アルミニウム層、窒化酸化シリコン層、又は窒化酸化
アルミニウム層などを用いることができる。また、保護絶縁層４０９ａ乃至保護絶縁層４
０９ｃに適用可能な材料の層の積層により保護絶縁層４０９ａ乃至保護絶縁層４０９ｃを
構成することもできる。

さらに、本実施の形態のトランジスタの作製方法の一例として、図５（Ａ）に示すトラン
ジスタの作製方法例について、図６（Ａ）乃至図６（Ｃ）、図７（Ａ）及び図７（Ｂ）を
用いて説明する。図６（Ａ）乃至図６（Ｃ）並びに図７（Ａ）及び図７（Ｂ）は、図５（
Ａ）に示すトランジスタの作製方法例を説明するための断面模式図である。

まず、基板４００ａを準備し、基板４００ａの上に第１の導電膜を形成する。

また、第１の導電膜としては、例えばモリブデン、チタン、クロム、タンタル、タングス
テン、アルミニウム、銅、ネオジム、若しくはスカンジウムなどの金属材料、又はこれら
を主成分とする合金材料の膜を用いることができる。また、第１の導電膜に適用可能な材
料の膜の積層膜により、第１の導電膜を構成することもできる。

次に、第１のフォトリソグラフィ工程により第１の導電膜の上に第１のレジストマスクを
形成し、第１のレジストマスクを用いて選択的に第１の導電膜のエッチングを行うことに
より導電層４０１ａを形成し、第１のレジストマスクを除去する。

なお、本実施の形態において、インクジェット法を用いてレジストマスクを形成してもよ
い。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製
造コストを低減できる。

また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するために、多
階調マスクによって形成されたレジストマスクを用いてエッチングを行ってもよい。多階
調マスクは、透過した光が複数の強度となる露光マスクである。多階調マスクを用いて形
成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに
形状を変形させることができるため、異なるパターンに加工する複数のエッチング工程に
用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異
なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を
削減することができ、対応するフォトリソグラフィ工程も削減できるため、製造工程を簡
略にすることができる。

次に、導電層４０１ａの上に絶縁層４０２ａを形成する。

例えば、高密度プラズマＣＶＤ法を用いて絶縁膜を成膜することにより絶縁層４０２ａを
形成することができる。例えば、μ波（例えば、周波数２．４５ＧＨｚ）を用いた高密度
プラズマＣＶＤ法は、緻密で絶縁耐圧の高い高品質な絶縁膜を成膜することができるため
、好ましい。高密度プラズマＣＶＤ法を用いて絶縁膜を成膜して高品質な絶縁層を形成す
ることにより、トランジスタのゲート絶縁層とチャネル形成層との界面準位が低減し、界
面特性を良好にすることができる。

また、スパッタリング法やプラズマＣＶＤ法など、他の方法を用いて絶縁層４０２ａを形
成することもできる。また、絶縁層４０２ａの形成後に加熱処理を行ってもよい。上記加
熱処理を行うことにより絶縁層４０２ａの質、酸化物半導体との界面特性を改質させるこ
とができる。

次に、絶縁層４０２ａの上に膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上３０
ｎｍ以下の酸化物半導体膜５３０を成膜する。例えば、スパッタリング法を用いて酸化物
半導体膜５３０を形成することができる。

なお、酸化物半導体膜５３０を形成する前に、アルゴンガスを導入してプラズマを発生さ
せる逆スパッタを行い、絶縁層４０２ａの表面に付着している粉状物質（パーティクル、
ごみともいう）を除去することが好ましい。逆スパッタとは、ターゲット側に電圧を印加
せずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加し、基板近傍にプラズ
マを形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム
、酸素などを用いてもよい。

例えば、酸化物半導体層４０３ａに適用可能な酸化物半導体材料を用いて酸化物半導体膜
５３０を形成することができる。本実施の形態では、一例としてＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物ターゲットを用いてスパッタリング法により酸化物半導体膜５３０を形成する。こ
の段階での断面模式図が図６（Ａ）に相当する。また、希ガス（代表的にはアルゴン）雰
囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において、スパッタリング法に
より酸化物半導体膜５３０を形成することもできる。

スパッタリング法を用いて酸化物半導体膜５３０を作製するためのターゲットとしては、
例えば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１［ｍｏｌ数比］の組成比である酸
化物ターゲットを用いることができる。また、上記に示すターゲットに限定されず、例え
ば、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２［ｍｏｌ数比］の組成比である酸化物
ターゲットを用いてもよい。また、作製される酸化物ターゲットの全体の体積に対して全
体の体積から空隙などが占める空間を除いた部分の体積の割合（充填率ともいう）は、９
０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属
酸化物ターゲットを用いることにより形成した酸化物半導体膜は、緻密な膜となる。

なお、酸化物半導体膜５３０を成膜する際に用いるスパッタリングガスとしては、例えば
水素、水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好
ましい。

また、酸化物半導体膜５３０を成膜する前に、スパッタリング装置の予備加熱室で導電層
４０１ａが形成された基板４００ａ、又は導電層４０１ａ及び絶縁層４０２ａが形成され
た基板４００ａを予備加熱し、基板４００ａに吸着した水素、水分などの不純物を脱離し
排気することが好ましい。上記予備加熱により、絶縁層４０２ａ及び酸化物半導体膜５３
０への水素、水酸基、及び水分の侵入を抑制することができる。また、予備加熱室に設け
る排気手段としては、例えばクライオポンプを用いることが好ましい。また、この予備加
熱の処理は省略することもできる。また、酸化物絶縁層４０７ａの成膜前に、導電層４０
５ａ及び導電層４０６ａまで形成した基板４００ａにも同様に上記予備加熱を行ってもよ
い。

また、スパッタリング法を用いて酸化物半導体膜５３０を成膜する場合、減圧状態に保持
された成膜室内に基板４００ａを保持し、基板温度を１００℃以上６００℃以下、好まし
くは２００℃以上４００℃以下とする。基板４００ａを加熱することにより、形成する酸
化物半導体膜５３０に含まれる不純物の濃度を低減することができる。また、スパッタリ
ングによる酸化物半導体膜５３０の損傷が軽減する。そして、成膜室内の残留水分を除去
しつつ水素及び水分が除去されたスパッタリングガスを導入し、上記ターゲットを用いて
絶縁層４０２ａの上に酸化物半導体膜５３０を成膜する。

なお、本実施の形態において、スパッタリングを行う際の成膜室内の残留水分を除去する
手段としては、例えば吸着型の真空ポンプなどを用いることができる。吸着型の真空ポン
プとしては、例えばクライオポンプ、イオンポンプ、又はチタンサブリメーションポンプ
などを用いることができる。例えばクライオポンプを用いることにより、例えば水素原子
及び炭素原子のいずれか一つ又は複数を含む化合物などを排気することができ、成膜室で
形成される膜に含まれる不純物の濃度を低減することができる。また、本実施の形態にお
いて、スパッタリングを行う際の成膜室内の残留水分を除去する手段として、ターボポン
プにコールドトラップを加えたものを用いることもできる。

スパッタリング装置を用いた酸化物半導体膜５３０の成膜条件の一例としては、基板とタ
ーゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸
素（酸素流量比率１００％）雰囲気下という条件が適用される。なお、パルス直流電源を
用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も均一となる。

次に、第２のフォトリソグラフィ工程により酸化物半導体膜５３０の上に第２のレジスト
マスクを形成し、第２のレジストマスクを用いて選択的に酸化物半導体膜５３０のエッチ
ングを行うことにより、酸化物半導体膜５３０を島状の酸化物半導体層に加工し、第２の
レジストマスクを除去する。

なお、絶縁層４０２ａにコンタクトホールを形成する場合、酸化物半導体膜５３０を島状
の酸化物半導体層に加工する際に該コンタクトホールを形成することもできる。

例えばドライエッチング、ウェットエッチング、又はドライエッチング及びウェットエッ
チングの両方を用いて酸化物半導体膜５３０のエッチングを行うことができる。ウェット
エッチングに用いるエッチング液としては、例えば燐酸と酢酸と硝酸を混ぜた溶液などを
用いることができる。また、エッチング液としてＩＴＯ０７Ｎ（関東化学社製）を用いて
もよい。

次に、酸化物半導体層に第１の加熱処理を行う。この第１の加熱処理によって酸化物半導
体層の脱水化又は脱水素化を行うことができる。第１の加熱処理の温度は、４００℃以上
７５０℃以下、又は４００℃以上基板の歪み点未満とする。ここでは、加熱処理装置の一
つである電気炉に基板を導入し、酸化物半導体層に対して窒素雰囲気下４５０℃において
１時間の加熱処理を行った後、大気に触れることなく、酸化物半導体層への水や水素の再
混入を防ぎ、酸化物半導体層４０３ａを得る（図６（Ｂ）参照）。

なお、加熱処理装置は、電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導又は熱
輻射により被処理物を加熱する装置を備えていてもよい。加熱処理装置としては、例えば
ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置又はＬＲＴＡ（Ｌ
ａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置などのＲＴＡ（Ｒａｐｉｄ
Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、例えばハ
ロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、
高圧ナトリウムランプ、又は高圧水銀ランプなどのランプから発する光（電磁波）の輻射
により、被処理物を加熱する装置である。また、ＧＲＴＡ装置は、高温のガスを用いて加
熱処理を行う装置である。高温のガスとしては、例えばアルゴンなどの希ガス、又は窒素
のような、加熱処理によって被処理物と反応しない不活性気体を用いることができる。

例えば、第１の加熱処理として、６５０℃〜７００℃に加熱した不活性ガス中に基板を移
動させて入れ、数分間加熱した後、基板を移動させて加熱した不活性ガス中から出す方式
のＧＲＴＡを行ってもよい。

なお、第１の加熱処理においては、窒素、又はヘリウム、ネオン、アルゴンなどの希ガス
に、水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、又
はヘリウム、ネオン、若しくはアルゴンなどの希ガスの純度を、６Ｎ（９９．９９９９％
）以上、好ましくは７Ｎ（９９．９９９９９％）以上、すなわち不純物濃度を１ｐｐｍ以
下、好ましくは０．１ｐｐｍ以下とすることが好ましい。

また、第１の加熱処理で酸化物半導体層を加熱した後、その加熱温度を維持しながら又は
その加熱温度から降温する過程で、第１の加熱処理を行った炉と同じ炉に高純度の酸素ガ
ス、高純度のＮ_２Ｏガス、又は超乾燥エア（露点が−４０℃以下、好ましくは−６０℃以
下の雰囲気）を導入してもよい。このとき、酸素ガス又はＮ_２Ｏガスは、水、水素などを
含まないことが好ましい。また、加熱処理装置に導入する酸素ガス又はＮ_２Ｏガスの純度
を、６Ｎ以上、好ましくは７Ｎ以上、すなわち、酸素ガス又はＮ_２Ｏガス中の不純物濃度
を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下とすることが好ましい。酸素ガス又はＮ_２
Ｏガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減
少してしまった酸素を供給することによって、酸化物半導体層４０３ａを高純度化させる
。

また、島状の酸化物半導体層に加工する前の酸化物半導体膜５３０に第１の加熱処理を行
うこともできる。その場合には、第１の加熱処理後に加熱装置から基板を取り出し、島状
の酸化物半導体層に加工する。

また、上記以外にも、酸化物半導体層形成後であれば、酸化物半導体層４０３ａの上に導
電層４０５ａ及び導電層４０６ａを形成した後、又は導電層４０５ａ及び導電層４０６ａ
の上に酸化物絶縁層４０７ａを形成した後に第１の加熱処理を行ってもよい。

また、絶縁層４０２ａにコンタクトホールを形成する場合、第１の加熱処理を行う前にコ
ンタクトホールを形成してもよい。

また、酸化物半導体膜を２回に分けて成膜し、２回に分けて加熱処理を行うことで、下地
部材の材料が、酸化物、窒化物、金属など材料を問わず、膜厚の厚い結晶領域（単結晶領
域）、すなわち、膜表面に対して垂直にｃ軸配向した結晶領域を有する膜を用いて酸化物
半導体層を形成してもよい。例えば、膜厚が３ｎｍ以上１５ｎｍ以下の第１の酸化物半導
体膜を成膜し、さらに第１の加熱処理として、窒素、酸素、希ガス、又は乾燥エアの雰囲
気下で４５０℃以上８５０℃以下、好ましくは５５０℃以上７５０℃以下の加熱処理を行
い、表面を含む領域に結晶領域（板状結晶を含む）を有する第１の酸化物半導体膜を形成
する。そして、第１の酸化物半導体膜よりも厚い第２の酸化物半導体膜を形成する。さら
に第２の加熱処理として、４５０℃以上８５０℃以下、好ましくは６００℃以上７００℃
以下の加熱処理を行い、第１の酸化物半導体膜を結晶成長の種として、第１の酸化物半導
体膜から第２の酸化物半導体膜にかけて上方に向かって結晶成長させ、第２の酸化物半導
体膜の全体を結晶化させる。その結果、膜厚の厚い結晶領域を有する酸化物半導体膜を用
いて酸化物半導体層４０３ａを形成することができる。

次に、絶縁層４０２ａ及び酸化物半導体層４０３ａの上に第２の導電膜を形成する。

第２の導電膜としては、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデ
ン、若しくはタングステンなどの金属材料、又はこれらの金属材料を主成分とする合金材
料の膜を用いることができる。また、第２の導電膜に適用可能な膜の積層膜により第２の
導電膜を形成してもよい。

次に、第３のフォトリソグラフィ工程により第２の導電膜の上に第３のレジストマスクを
形成し、第３のレジストマスクを用いて選択的にエッチングを行って導電層４０５ａ及び
導電層４０６ａを形成した後、第３のレジストマスクを除去する（図６（Ｃ）参照）。

なお、導電層４０５ａ及び導電層４０６ａを形成する際に、第２の導電膜を用いて他の配
線を形成することもできる。

また、第３のレジストマスク形成時の露光として、紫外線やＫｒＦレーザ光やＡｒＦレー
ザ光を用いることが好ましい。酸化物半導体層４０３ａの上で隣り合う導電層４０５ａの
下端部と導電層４０６ａの下端部との間隔幅により、後に形成されるトランジスタのチャ
ネル長Ｌが決定される。なお、第３のレジストマスクの形成の際にチャネル長Ｌ＝２５ｎ
ｍ未満の露光を行う場合には、数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔ
ｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて露光を行うとよい。超紫外線による露光は
、解像度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌ
を１０ｎｍ以上１０００ｎｍ以下とすることも可能である。上記露光を用いて形成された
トランジスタを用いることにより、回路の動作速度を速くすることでき、さらに該トラン
ジスタのオフ電流は、極めて少ないため、消費電力を低減することもできる。

なお、第２の導電膜のエッチングを行う場合、エッチングによる酸化物半導体層４０３ａ
の分断を抑制するために、エッチング条件を最適化することが好ましい。しかしながら、
第２の導電膜のみエッチングが行われ、酸化物半導体層４０３ａは、全くエッチングが行
われないという条件を得ることは難しく、第２の導電膜のエッチングの際に酸化物半導体
層４０３ａは一部のみエッチングが行われ、溝部（凹部）を有する酸化物半導体層４０３
ａとなることもある。

本実施の形態では、第２の導電膜の一例としてチタン膜を用い、酸化物半導体層４０３ａ
の一例としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体を用いるため、エッチャントとしてア
ンモニア過水（アンモニア、水、過酸化水素水の混合液）を用いる。

次に、酸化物半導体層４０３ａ、導電層４０５ａ、及び導電層４０６ａの上に酸化物絶縁
層４０７ａを形成する。このとき酸化物絶縁層４０７ａは、酸化物半導体層４０３ａの上
面の一部に接する。

酸化物絶縁層４０７ａは、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、酸
化物絶縁層４０７ａに水又は水素などの不純物が混入しない方法を適宜用いて形成するこ
とができる。酸化物絶縁層４０７ａに水素が混入すると、該水素の酸化物半導体層への侵
入又は該水素による酸化物半導体層中の酸素の引き抜きにより、酸化物半導体層のバック
チャネルが低抵抗化（Ｎ型化）し、寄生チャネルが形成されるおそれがある。よって、酸
化物絶縁層４０７ａができるだけ水素を含まない層になるように、酸化物絶縁層４０７ａ
の作製方法として水素を用いない方法を用いることが好ましい。

本実施の形態では、酸化物絶縁層４０７ａの一例として、スパッタリング法を用いて膜厚
２００ｎｍの酸化シリコン膜を形成する。成膜時の基板温度は、室温以上３００℃以下と
すればよく、本実施の形態では一例として１００℃とする。酸化シリコン膜のスパッタリ
ング法による成膜は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガ
スと酸素の混合雰囲気下において行うことができる。

また、酸化物絶縁層４０７ａを形成するためのターゲットとしては、例えば酸化シリコン
ターゲット又はシリコンターゲットなどを用いることができる。例えば、シリコンターゲ
ットを用いて、酸素を含む雰囲気下でスパッタリング法により酸化シリコン膜を形成する
ことができる。

また、酸化物絶縁層４０７ａを形成する際に用いるスパッタリングガスは、例えば水素、
水、水酸基、又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい
。

また、酸化物絶縁層４０７ａを形成する前にＮ_２Ｏ、Ｎ_２、又はＡｒなどのガスを用いた
プラズマ処理を行い、露出している酸化物半導体層４０３ａの表面に付着した吸着水など
を除去してもよい。プラズマ処理を行った場合、大気に触れることなく、酸化物半導体層
４０３ａの上面の一部に接する酸化物絶縁層４０７ａを形成することが好ましい。

さらに、不活性ガス雰囲気下、又は酸素ガス雰囲気下で第２の加熱処理（好ましくは２０
０℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行うこともできる。例えば
、第２の加熱処理として、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。第２の加
熱処理を行うと、酸化物半導体層４０３ａの上面の一部が酸化物絶縁層４０７ａと接した
状態で加熱される。

以上の工程を経ることによって、水素、水分、水酸基、又は水素化物（水素化合物ともい
う）などの不純物を酸化物半導体層から意図的に排除し、且つ酸素を酸化物半導体層に供
給することができる。よって、酸化物半導体層は高純度化する。

以上の工程でトランジスタが作製される（図７（Ａ）参照）。

また、酸化物絶縁層４０７ａとして欠陥を多く含む酸化シリコン層を用いると、酸化シリ
コン層形成後の加熱処理によって酸化物半導体層４０３ａ中に含まれる水素、水分、水酸
基、又は水素化物などの不純物を酸化物絶縁層４０７ａに拡散させ、酸化物半導体層４０
３ａ中に含まれる該不純物をより低減させる効果を奏する。

酸化物絶縁層４０７ａの上にさらに保護絶縁層４０９ａを形成してもよい。例えば、ＲＦ
スパッタリング法を用いて窒化シリコン膜を形成する。ＲＦスパッタリング法は、量産性
がよいため、保護絶縁層４０９ａの成膜方法として好ましい。本実施の形態では、一例と
して窒化シリコン膜を形成することにより保護絶縁層４０９ａを形成する（図７（Ｂ）参
照）。

本実施の形態では、図７（Ａ）に示すように酸化物絶縁層４０７ａまで形成された基板４
００ａを１００℃〜４００℃の温度に加熱し、水素及び水分が除去された高純度窒素を含
むスパッタリングガスを導入し、シリコン半導体のターゲットを用いて窒化シリコン膜を
形成することで保護絶縁層４０９ａを形成する。この場合においても、酸化物絶縁層４０
７ａと同様に、成膜室内の残留水分を除去しつつ保護絶縁層４０９ａを成膜することが好
ましい。

保護絶縁層４０９ａの形成後、さらに大気中、１００℃以上２００℃以下、１時間以上３
０時間以下での加熱処理を行ってもよい。この加熱処理では、一定の加熱温度を保持して
加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度への昇温と、加熱温
度から室温までの降温を複数回くりかえして行ってもよい。以上が図５（Ａ）に示すトラ
ンジスタの作製方法の一例である。

なお、図５（Ａ）に示すトランジスタの作製方法の一例を示したが、これに限定されず、
例えば図５（Ｂ）乃至図５（Ｄ）に示す各構成要素において、名称が図５（Ａ）に示す各
構成要素と同じであり且つ機能の少なくとも一部が図５（Ａ）に示す各構成要素と同じで
あれば、図５（Ａ）に示すトランジスタの作製方法の一例の説明を適宜援用することがで
きる。

以上のように、本実施の形態のトランジスタは、チャネルが形成される層として、高純度
化させることによりＩ型又は実質的にＩ型となった酸化物半導体層を含む構造である。酸
化物半導体層を高純度化させることにより、酸化物半導体層のキャリア濃度を１×１０^１
４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１
／ｃｍ^３未満にすることができ、温度変化による特性変化を抑制することができる。また
、上記構造にすることにより、チャネル幅１μｍあたりのオフ電流を１０ａＡ（１×１０
^−１７Ａ）以下にすること、さらにはチャネル幅１μｍあたりのオフ電流を１ａＡ（１×
１０^−１８Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１０ｚＡ（１×１０
^−２０Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１ｚＡ（１×１０^−２１
Ａ）以下、さらにはチャネル幅１μｍあたりのオフ電流を１００ｙＡ（１×１０^−２２Ａ
）以下にすることができる。トランジスタのオフ電流は、低ければ低いほどよいが、本実
施の形態のトランジスタのオフ電流の下限値は、約１０^−３０Ａ／μｍであると見積もら
れる。

さらに、特性評価用回路によるリーク電流測定を用いた、本実施の形態のトランジスタの
一例のオフ電流の値の算出例について以下に説明する。

まず、特性評価用回路の構成について、図８を用いて説明する。図８は、特性評価用回路
の構成を示す回路図である。

図８に示す特性評価用回路は、複数の測定系８０１を備える。複数の測定系８０１は、互
いに並列に接続される。ここでは、一例として８個の測定系８０１が並列に接続される構
成とする。

測定系８０１は、トランジスタ８１１と、トランジスタ８１２と、容量素子８１３と、ト
ランジスタ８１４と、トランジスタ８１５と、を含む。

トランジスタ８１１のソース及びドレインの一方には、電圧Ｖ１が入力され、トランジス
タ８１１のゲートには、電圧Ｖｅｘｔ＿ａが入力される。トランジスタ８１１は、電荷注
入用のトランジスタである。

トランジスタ８１２のソース及びドレインの一方は、トランジスタ８１１のソース及びド
レインの他方に接続され、トランジスタ８１２のソース及びドレインの他方には、電圧Ｖ
２が入力され、トランジスタ８１２のゲートには、電圧Ｖｅｘｔ＿ｂが入力される。トラ
ンジスタ８１２は、リーク電流評価用のトランジスタである。なお、ここでのリーク電流
とは、トランジスタのオフ電流を含むリーク電流である。

容量素子８１３の第１の電極は、トランジスタ８１１のソース及びドレインの他方に接続
され、容量素子８１３の第２の電極には、電圧Ｖ２が入力される。ここでは、電圧Ｖ２と
して０Ｖが入力される。

トランジスタ８１４のソース及びドレインの一方には、電圧Ｖ３が入力され、トランジス
タ８１４のゲートは、トランジスタ８１１のソース及びドレインの他方に接続される。な
お、トランジスタ８１４のゲートと、トランジスタ８１１のソース及びドレインの他方、
トランジスタ８１２のソース及びドレインの一方、並びに容量素子８１３の第１の電極と
の接続箇所をノードＡともいう。

トランジスタ８１５のソース及びドレインの一方は、トランジスタ８１４のソース及びド
レインの他方に接続され、トランジスタ８１５のソース及びドレインの他方には、電圧Ｖ
４が入力され、トランジスタ８１５のゲートには、電圧Ｖｅｘｔ＿ｃが入力される。なお
、ここでは、電圧Ｖｅｘｔ＿ｃとして０．５Ｖが入力される。

さらに、測定系８０１は、トランジスタ８１４のソース及びドレインの他方と、トランジ
スタ８１５のソース及びドレインの一方との接続箇所の電圧を出力電圧Ｖｏｕｔとして出
力する。

ここでは、トランジスタ８１１の一例として、酸化物半導体層を含み、チャネル長Ｌ＝１
０μｍ、チャネル幅Ｗ＝１０μｍのトランジスタを用いる。また、トランジスタ８１４及
びトランジスタ８１５の一例として、酸化物半導体層を含み、チャネル長Ｌ＝３μｍ、チ
ャネル幅Ｗ＝１００μｍのトランジスタを用いる。また、トランジスタ８１２の一例とし
て、酸化物半導体層を含み、酸化物半導体層の上部にソース電極及びドレイン電極が接し
、ソース電極及びドレイン電極と、ゲート電極とのオーバーラップ領域を設けず、幅１μ
ｍのオフセット領域を有するボトムゲート構造のトランジスタを用いる。オフセット領域
を設けることにより、寄生容量を低減することができる。さらにトランジスタ８１２とし
ては、チャネル長Ｌ及びチャネル幅Ｗの異なる６条件のトランジスタを用いる（表１参照
）。

図８に示すように、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを
別々に設けることにより、電荷注入の際に、リーク電流評価用のトランジスタを常にオフ
状態に保つことができる。電荷注入用のトランジスタを設けない場合には、電荷注入の際
に、リーク電流評価用トランジスタを一度オン状態にする必要があるが、オン状態からオ
フ状態の定常状態に到るまでに時間を要するような素子では、測定に時間を要してしまう
。

また、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設ける
ことにより、それぞれのトランジスタを適切なサイズとすることができる。また、リーク
電流評価用トランジスタのチャネル幅Ｗを、電荷注入用のトランジスタのチャネル幅Ｗよ
りも大きくすることにより、リーク電流評価用トランジスタ以外の特性評価回路のリーク
電流成分を相対的に小さくすることができる。その結果、リーク電流評価用トランジスタ
のリーク電流を高い精度で測定することができる。同時に、電荷注入の際に、リーク電流
評価用トランジスタを一度オン状態とする必要がないため、チャネル形成領域の電荷の一
部がノードＡに流れ込むことによるノードＡの電圧変動の影響もない。

一方、電荷注入用トランジスタのチャネル幅Ｗを、リーク電流評価用トランジスタのチャ
ネル幅Ｗよりも小さくすることにより、電荷注入用トランジスタのリーク電流を相対的に
小さくすることができる。また、電荷注入の際に、チャネル形成領域の電荷の一部がノー
ドＡに流れ込むことによるノードＡの電圧変動の影響も小さい。

また、図８に示すように、複数の測定系を並列接続させた構造にすることにより、より正
確に特性評価回路のリーク電流を算出することができる。

次に、図８に示す特性評価回路を用いた、本実施の形態のトランジスタの一例のオフ電流
の値の算出方法について説明する。

まず、図８に示す特性評価回路のリーク電流測定方法について、図９を用いて説明する。
図９は、図８に示す特性評価回路を用いたリーク電流測定方法を説明するためのタイミン
グチャートである。

図８に示す特性評価回路を用いたリーク電流測定方法は、書き込み期間及び保持期間に分
けられる。それぞれの期間における動作について、以下に説明する。

まず、書き込み期間において、電圧Ｖｅｘｔ＿ｂとして、トランジスタ８１２がオフ状態
となるような電圧ＶＬ（−３Ｖ）を入力する。また、電圧Ｖ１として、書き込み電圧Ｖｗ
を入力した後、電圧Ｖｅｘｔ＿ａとして、一定期間トランジスタ８１１がオン状態となる
ような電圧ＶＨ（５Ｖ）を入力する。これによって、ノードＡに電荷が蓄積され、ノード
Ａの電圧は、書き込み電圧Ｖｗと同等の値になる。その後、電圧Ｖｅｘｔ＿ａとして、ト
ランジスタ８１１がオフ状態となるような電圧ＶＬを入力する。その後、電圧Ｖ１として
、電圧ＶＳＳ（０Ｖ）を入力する。

その後、保持期間において、ノードＡが保持する電荷量の変化に起因して生じるノードＡ
の電圧の変化量の測定を行う。電圧の変化量から、トランジスタ８１２のソース電極とド
レイン電極との間を流れる電流値を算出することができる。以上により、ノードＡの電荷
の蓄積とノードＡの電圧の変化量の測定とを行うことができる。

このとき、ノードＡの電荷の蓄積及びノードＡの電圧の変化量の測定（蓄積及び測定動作
ともいう）を繰り返し行う。まず、第１の蓄積及び測定動作を１５回繰り返し行う。第１
の蓄積及び測定動作では、書き込み期間に書き込み電圧Ｖｗとして５Ｖの電圧を入力し、
保持期間に１時間の保持を行う。次に、第２の蓄積及び測定動作を２回繰り返し行う。第
２の蓄積及び測定動作では、書き込み期間に書き込み電圧Ｖｗとして３．５Ｖの電圧を入
力し、保持期間に５０時間の保持を行う。次に、第３の蓄積及び測定動作を１回行う。第
３の蓄積及び測定動作では、書き込み期間に書き込み電圧Ｖｗとして４．５Ｖの電圧を入
力し、保持期間に１０時間の保持を行う。蓄積及び測定動作を繰り返し行うことにより、
測定した電流値が、定常状態における値であることを確認することができる。言い換える
と、ノードＡを流れる電流Ｉ_Ａのうち、過渡電流（測定開始後から時間経過とともに減少
していく電流成分）を除くことができる。その結果、より高い精度でリーク電流を測定す
ることができる。

一般に、ノードＡの電圧Ｖ_Ａは、出力電圧Ｖｏｕｔの関数として式（１）のように表され
る。

また、ノードＡの電荷Ｑ_Ａは、ノードＡの電圧Ｖ_Ａ、ノードＡに接続される容量Ｃ_Ａ、定
数（ｃｏｎｓｔ）を用いて、式（２）のように表される。ここで、ノードＡに接続される
容量Ｃ_Ａは、容量素子８１３の容量と容量素子８１３以外の容量成分の和である。

ノードＡの電流Ｉ_Ａは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）の
時間微分であるから、ノードＡの電流Ｉ_Ａは、式（３）のように表される。

なお、ここでは、一例として、Δｔを約５４０００ｓｅｃとする。このように、ノードＡ
に接続される容量Ｃ_Ａと、出力電圧Ｖｏｕｔから、リーク電流であるノードＡの電流Ｉ_Ａ
を求めることができるため、特性評価回路のリーク電流を求めることができる。

次に、上記特性評価回路を用いた測定方法による出力電圧の測定結果及び該測定結果より
算出した特性評価回路のリーク電流の値を示す。

図１０に、一例として、条件４、条件５、及び条件６における上記測定（第１の蓄積及び
測定動作）に係る経過時間Ｔｉｍｅと、出力電圧Ｖｏｕｔとの関係を示す。図１１に、上
記測定に係る経過時間Ｔｉｍｅと、該測定によって算出された電流Ｉ_Ａとの関係を示す。
測定開始後から出力電圧Ｖｏｕｔが変動しており、定常状態に到るためには１０時間以上
必要であることがわかる。

また、図１２に、上記測定により見積もられた条件１乃至条件６におけるノードＡの電圧
とリーク電流の関係を示す。図１２では、例えば条件４において、ノードＡの電圧が３．
０Ｖの場合、リーク電流は２８ｙＡ／μｍである。リーク電流にはトランジスタ８１２の
オフ電流も含まれるため、トランジスタ８１２のオフ電流も２８ｙＡ／μｍ以下とみなす
ことができる。

また、図１３乃至図１５に、８５℃、１２５℃、及び１５０℃における上記測定により見
積もられた条件１乃至条件６におけるノードＡの電圧とリーク電流の関係を示す。図１３
乃至図１５に示すように、１５０℃の場合であっても、リーク電流は、１００ｚＡ／μｍ
以下であることがわかる。

以上のように、チャネル形成層としての機能を有し、高純度化された酸化物半導体層を含
むトランジスタを用いた特性評価用回路において、リーク電流の値が十分に低いため、該
トランジスタのオフ電流が十分に小さいことがわかる。また、上記トランジスタのオフ電
流は、温度が上昇した場合であっても十分に低いことがわかる。

（実施の形態５）
本実施の形態では、上記実施の形態に示す液晶表示装置における単位画素の構造例につい
て説明する。

本実施の形態における単位画素は、例えばトランジスタなどの半導体素子が設けられた第
１の基板（アクティブマトリクス基板ともいう）と、第２の基板（対向基板ともいう）と
、アクティブマトリクス基板と対向基板との間に設けられた液晶層と、を含む。

まず、本実施の形態の単位画素におけるアクティブマトリクス基板の構造例について、図
１６を用いて説明する。図１６は、本実施の形態の単位画素におけるアクティブマトリク
ス基板の構造例を説明するための模式図であり、図１６（Ａ）は平面模式図であり、図１
６（Ｂ）は、図１６（Ａ）における線分Ａ−Ｂの断面模式図である。なお、図１６では、
トランジスタの一例として、上記実施の形態における、図５（Ａ）を用いて説明した構造
のトランジスタを用いる場合を示す。

図１６（Ａ）及び図１６（Ｂ）に示すアクティブマトリクス基板は、基板５０１と、導電
層５１１と、導電層５１２と、絶縁層５２１と、半導体層５４１と、導電層５５１と、導
電層５５２と、導電層５５３と、酸化物絶縁層５６１と、保護絶縁層５７１と、カラーフ
ィルタ層５８１と、平坦化絶縁層６０１と、導電層６１１と、を含む。

基板５０１は、図５（Ａ）における基板４００ａに相当する。

導電層５１１及び導電層５１２は、基板５０１の一平面に設けられる。導電層５１１は、
選択信号ＳＥＬが入力される選択信号線としての機能を有し、且つ図５（Ａ）における導
電層４０１ａに相当する。また、導電層５１２は、容量素子の第１の電極としての機能を
有する。

絶縁層５２１は、導電層５１１及び導電層５１２を介して基板５０１の一平面に設けられ
る。絶縁層５２１は、図５（Ａ）における絶縁層４０２ａに相当し、且つ容量素子の誘電
体としての機能を有する。

半導体層５４１は、導電層５１１に重畳し、導電層５１１及び絶縁層５２１を介して基板
５０１の一平面に設けられる。半導体層５４１は、図５（Ａ）における酸化物半導体層４
０３ａに相当する。

導電層５５１は、半導体層５４１に電気的に接続され、画素データ信号ＰＸＤが入力され
る画素データ信号線としての機能を有し、且つ図５（Ａ）における導電層４０５ａに相当
する。

導電層５５２は、半導体層５４１に電気的に接続される。また、導電層５５２は、絶縁層
５２１を介して導電層５１２に重畳する。導電層５５２は、図５（Ａ）における導電層４
０６ａに相当し、且つ容量素子の第２の電極としての機能を有する。

導電層５５３は、絶縁層５２１を貫通して設けられたコンタクトホール５３１を介して導
電層５１２に電気的に接続される。導電層５５３は、電圧が入力される配線としての機能
を有する。なお、コンタクトホール５３１は、例えば絶縁層５２１を形成した後に、導電
層５１２及び絶縁層５２１介して基板５０１の一平面に、フォトリソグラフィ工程により
レジストマスクを形成し、絶縁層５２１を選択的にエッチングすることにより形成される
。なお、導電層５５３は、必ずしも設けなくてもよく、導電層５１２を配線として機能さ
せることもできる。

酸化物絶縁層５６１は、半導体層５４１に接し、導電層５１１及び導電層５１２、絶縁層
５２１、半導体層５４１、並びに導電層５５１乃至導電層５５３を介して基板５０１の一
平面に設けられる。酸化物絶縁層５６１は、図５（Ａ）における酸化物絶縁層４０７ａに
相当する。

保護絶縁層５７１は、酸化物絶縁層５６１に積層される。保護絶縁層５７１は、図５（Ａ
）における保護絶縁層４０９ａに相当する。

カラーフィルタ層５８１は、保護絶縁層５７１に積層される。カラーフィルタ層５８１は
、カラーフィルタとしての機能を有する。なお、画素に白の単位画素を設ける場合、白の
単位画素には、カラーフィルタ層５８１を設けない。

平坦化絶縁層６０１は、カラーフィルタ層５８１を介して保護絶縁層５７１に積層される
。

導電層６１１は、平坦化絶縁層６０１に積層され、且つ平坦化絶縁層６０１、カラーフィ
ルタ層５８１、保護絶縁層５７１、及び酸化物絶縁層５６１を貫通して設けられたコンタ
クトホール５９１を介して導電層５５２に電気的に接続される。導電層６１１は、液晶素
子の画素電極としての機能を有する。

さらに、本実施の形態の単位画素の構造例について、図１７を用いて説明する。図１７は
、本実施の形態の単位画素の構造例を示す断面模式図である。

図１７に示す単位画素は、図１６（Ａ）及び図１６（Ｂ）に示すアクティブマトリクス基
板に加え、基板６２１と、導電層６３１と、液晶層６４１と、を含む。

導電層６３１は、基板６２１の一平面に設けられる。導電層６３１は、共通電極としての
機能を有する。なお、カラーフィルタ層５８１を、導電層５１１及び導電層５１２、絶縁
層５２１、半導体層５４１、導電層５５１乃至導電層５５３、酸化物絶縁層５６１、並び
に保護絶縁層５７１を介して基板５０１の一平面に設けずに基板６２１及び導電層６３１
の間に設けてもよい。また、必ずしも導電層６３１を基板６２１の一平面に設けなくても
よく、例えば導電層５１１及び導電層５１２、絶縁層５２１、半導体層５４１、導電層５
５１乃至導電層５５３、酸化物絶縁層５６１、保護絶縁層５７１、並びに平坦化絶縁層６
０１を介して基板５０１の一平面に設けてもよい。

液晶層６４１は、導電層６１１及び導電層６３１の間に設けられる。液晶層６４１は、液
晶分子を含む液晶としての機能を有する。

基板５０１及び基板６２１としては、図５（Ａ）における基板４００ａに適用可能な基板
を用いることができる。

導電層５１１及び導電層５１２としては、図５（Ａ）における導電層４０１ａに適用可能
な材料の層を用いることができる。また、導電層４０１ａに適用可能な材料の層を積層し
て導電層５１１及び導電層５１２を構成してもよい。

絶縁層５２１としては、図５（Ａ）における絶縁層４０２ａに適用可能な材料の層を用い
ることができる。また、絶縁層４０２ａに適用可能な材料の層を積層して絶縁層５２１を
構成してもよい。

半導体層５４１としては、図５（Ａ）に示す酸化物半導体層４０３ａに適用可能な材料の
層を用いることができる。なお、半導体層５４１として、元素周期表における第１４族の
半導体（シリコンなど）を用いた半導体層を用いてもよい。

導電層５５１乃至導電層５５３としては、図５（Ａ）における導電層４０５ａ又は導電層
４０６ａに適用可能な材料の層を用いることができる。また、導電層４０５ａ又は導電層
４０６ａに適用可能な材料の層を積層して導電層５５１及び導電層５５３を構成してもよ
い。

酸化物絶縁層５６１としては、図５（Ａ）における酸化物絶縁層４０７ａに適用可能な材
料の層を用いることができる。また、酸化物絶縁層４０７ａに適用可能な層を積層して酸
化物絶縁層５６１を構成してもよい。

保護絶縁層５７１としては、図５（Ａ）における保護絶縁層４０９ａに適用可能な材料の
層を用いることができる。また、保護絶縁層４０９ａに適用可能な層を積層して保護絶縁
層５７１を構成してもよい。

カラーフィルタ層５８１としては、例えば染料又は顔料を含む層を用いることができる。
例えば染料を含む場合、フォトリソグラフィ法、印刷法、又はインクジェット法を用いて
形成され、顔料を含む場合、フォトリソグラフィ法、印刷法、電着法、又は電子写真法な
どを用いて形成される。ここではインクジェット法により着色層を形成する。インクジェ
ット法を用いることにより、室温で製造、低真空度で製造、又は大型基板上に製造するこ
とができる。また、レジストマスクを用いなくても製造することが可能となるため、製造
コスト及び製造工程数を削減できる。さらに、必要な部分にのみ膜を付けるため、全面に
成膜した後でエッチングする、という製法よりも材料が無駄にならず、製造コストを低減
することができる。

平坦化絶縁層６０１としては、ポリイミド、アクリル、ベンゾシクロブテン、などの有機
材料の層を用いることができる。また平坦化絶縁層としては、低誘電率材料（ｌｏｗ−ｋ
材料ともいう）の層を用いることもできる。また、平坦化絶縁層に適用可能な材料の層の
積層により平坦化絶縁層６０１を構成することもできる。

導電層６１１及び導電層６３１としては、例えば透光性を有する導電材料の層を用いるこ
とができ、透光性を有する導電材料としては、例えばインジウム錫酸化物、酸化インジウ
ムに酸化亜鉛を混合した金属酸化物（ＩＺＯ：ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅとも
いう）、酸化インジウムに酸化珪素（ＳｉＯ_２）を混合した導電材料、有機インジウム、
有機スズ、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウ
ム亜鉛酸化物、酸化チタンを含むインジウム酸化物、又は酸化チタンを含むインジウム錫
酸化物などを用いることができる。

また、導電層６１１及び導電層６３１は、導電性高分子（導電性ポリマーともいう）を含
む導電性組成物を用いて形成することができる。導電性組成物を用いて形成した導電層は
、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率が７０％以上であ
ることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率は、０．１Ω・
ｃｍ以下であることが好ましい。

導電性高分子としては、いわゆるπ電子共役系導電性高分子が用いることができる。π電
子共役系導電性高分子としては、例えばポリアニリン若しくはその誘導体、ポリピロール
若しくはその誘導体、ポリチオフェン若しくはその誘導体、又はアニリン、ピロール及び
チオフェンの２種以上の共重合体若しくはその誘導体などが挙げられる。

液晶層６４１としては、例えばＴＮ液晶、ＯＣＢ液晶、ＳＴＮ液晶、ＶＡ液晶、ＥＣＢ型
液晶、ＧＨ液晶、高分子分散型液晶、又はディスコチック液晶などを含む層を用いること
ができる。

図１６及び図１７を用いて説明したように、本実施の形態の単位画素の一例は、トランジ
スタ及び画素電極を含むアクティブマトリクス基板と、対向基板と、アクティブマトリク
ス基板及び対向基板の間に液晶を有する液晶層と、を含む構造である。例えば上記構造に
することにより、上記実施の形態における液晶表示装置の単位画素を構成することができ
る。

（実施の形態６）
本実施の形態では、上記実施の形態１における液晶表示装置のバックライトユニットの一
例について説明する。

本実施の形態におけるバックライトユニットの構成例について、図１８を用いて説明する
。図１８は、本実施の形態におけるバックライトユニットの構成例を示す模式図である。

図１８（Ａ）は、直下型バックライトユニットの構成例を示す模式図である。図１８（Ａ
）に示すバックライトユニットは、反射板７０１ａと、冷陰極管７０２ａと、拡散板７０
３ａと、プリズムシート７０４ａと、を備える。

冷陰極管７０２ａは、反射板７０１ａの一平面に設けられ、反射板７０１ａ及び拡散板７
０３ａの間に挟まれている。なお、図１８（Ａ）に示すように、冷陰極管７０２ａを複数
設けてもよい。

拡散板７０３ａは、冷陰極管７０２ａを介して反射板７０１ａの一平面に設けられる。

プリズムシート７０４ａは、冷陰極管７０２ａ及び拡散板７０３ａを介して反射板７０１
ａの一平面に設けられる。

図１８（Ａ）に示すバックライトユニットは、拡散板７０３ａ及びプリズムシート７０４
ａを介して冷陰極管７０２ａからの光を射出する。

また、図１８（Ｂ）は、サイドライト型バックライトユニットの構成例を示す模式図であ
る。図１８（Ｂ）に示すバックライトユニットは、反射板７０１ｂと、冷陰極管７０２ｂ
と、拡散板７０３ｂと、プリズムシート７０４ｂと、散乱パターン７０８と、導光板７０
９と、ランプリフレクタ７１０と、を備える。

冷陰極管７０２ｂは、導光板７０９の第１の側面に設けられる。なお、導光板７０９の厚
さは、第１の側面から第１の側面に対向する第２の側面にかけて、徐々に薄くなっている
ことが好ましい。

拡散板７０３ｂは、導光板７０９の第１の平面に設けられる。

プリズムシート７０４ｂは、拡散板７０３ｂを介して導光板７０９の第１の平面に設けら
れる。

散乱パターン７０８は、導光板７０９の第１の平面に対向する第２の平面に設けられる。
なお、図１８（Ｂ）に示すように、散乱パターン７０８を複数設けてもよい。

反射板７０１ｂは、散乱パターン７０８を介して導光板７０９の第２の平面に設けられる
。

ランプリフレクタ７１０は、冷陰極管７０２ｂの光を集めるために設けられる。ランプリ
フレクタ７１０を用いることにより、導光板７０９への冷陰極管７０２ｂの光の入射効率
を向上させることができる。

図１８（Ｂ）に示すバックライトユニットは、冷陰極管７０２ｂからの光を導光板７０９
により全反射させ、且つ散乱パターン７０８により散乱させることにより、拡散板７０３
ｂ及びプリズムシート７０４ｂを介して光を射出する。

拡散板７０３ａ及び拡散板７０３ｂは、入射した光を散乱させる機能を有する。なお、拡
散板７０３ａ及び拡散板７０３ｂを設けることにより、バックライトユニットから射出す
る光の輝度を一様にすることができる。また、拡散板７０３ａ及び拡散板７０３ｂを複数
設けることもできる。

また、プリズムシート７０４ａ及びプリズムシート７０４ｂは、必ずしも設けなくてもよ
いが、プリズムシート７０４ａ及びプリズムシート７０４ｂを設けることにより、バック
ライトユニットから射出する光の輝度を向上させることができる。プリズムシート７０４
ａ及びプリズムシート７０４ｂは、例えば樹脂などをエッチングなどで加工することによ
り形成される。なお、本実施の形態のバックライトユニットを、複数のプリズムシート７
０４ａ及び複数のプリズムシート７０４ｂを備える構成にすることもできる。

図１８を用いて説明したように、本実施の形態のバックライトユニットの一例は、光源と
して冷陰極管を用いた構成である。上記構成にすることにより、発光効率の高い光を画素
に射出することができる。

また、本実施の形態のバックライトユニットから射出した光を画素に入射し、画素がバッ
クライトユニットからの光を設定した透過率で透過することにより、画素において表示を
行うことができる。

（実施の形態７）
本実施の形態では、上記実施の形態における液晶表示装置を備えた電子機器について説明
する。

本実施の形態の電子機器の構成例について、図１９（Ａ）、図１９（Ｂ）、図１９（Ｃ）
、図１９（Ｄ）、図１９（Ｅ）、及び図１９（Ｆ）を用いて説明する。図１９（Ａ）乃至
図１９（Ｆ）は、本実施の形態の電子機器の構成例を示す図である。

図１９（Ａ）に示す電子機器は、携帯型情報通信端末である。図１９（Ａ）に示す携帯型
情報通信端末は、少なくとも表示部１００１を備える。上記実施の形態の液晶表示装置は
、１回の画素データの書き込みに対する表示時間が長いため、書き込み動作の間隔を長く
することができる。そのため、上記実施の形態に示す液晶表示装置を表示部１００１に用
いることにより、例えば表示部１００１において長時間画像を閲覧する場合であっても、
眼精疲労を抑制することができる。

図１９（Ｂ）に示す電子機器は、例えばカーナビゲーションを含む情報案内端末である。
図１９（Ｂ）に示す情報案内端末は、少なくとも表示部１１０１を有し、さらに図１９（
Ｂ）に示す情報案内端末を操作ボタン１１０２及び外部入力端子１１０３を備える構成に
することもできる。自動車の車内は、気温と共に温度が大きく変動し、温度が５０℃を超
えることもある。しかし上記実施の形態に示す液晶表示装置は、温度による特性変化の影
響が少ないため、上記実施の形態の液晶表示装置を表示部１１０１に用いることにより、
自動車の車内のような温度が大きく変動する環境下においても情報案内端末を使用するこ
とができる。

図１９（Ｃ）に示す電子機器は、ノート型パーソナルコンピュータである。図１９（Ｃ）
に示すノート型パーソナルコンピュータは、筐体１２０１と、表示部１２０２と、スピー
カ１２０３と、ＬＥＤランプ１２０４と、ポインティングデバイス１２０５と、接続端子
１２０６と、キーボード１２０７と、を備える。上記実施の形態の液晶表示装置は、１回
の画素データの書き込みに対する表示時間が長いため、書き込み動作の間隔を長くするこ
とができる。そのため、上記実施の形態に示す液晶表示装置を表示部１２０２に用いるこ
とにより、例えば表示部１２０２において長時間画像を閲覧する場合であっても、眼精疲
労を抑制することができる。

図１９（Ｄ）に示す電子機器は、携帯型遊技機である。図１９（Ｄ）に示す携帯型遊技機
は、表示部１３０１と、表示部１３０２と、スピーカ１３０３と、接続端子１３０４と、
ＬＥＤランプ１３０５と、マイクロフォン１３０６と、記録媒体読込部１３０７と、操作
ボタン１３０８と、センサ１３０９と、を備える。上記実施の形態の液晶表示装置は、１
回の画素データの書き込みに対する表示時間が長いため、書き込み動作の間隔を長くする
ことができる。そのため、上記実施の形態に示す液晶表示装置を表示部１３０１又は表示
部１３０２に用いることにより、例えば表示部１３０１又は表示部１３０２において長時
間画像を閲覧する場合であっても、眼精疲労を抑制することができる。

図１９（Ｅ）に示す電子機器は、電子書籍である。図１９（Ｅ）に示す電子書籍は、少な
くとも筐体１４０１と、筐体１４０３と、表示部１４０５と、表示部１４０７と、軸部１
４１１と、を備える。

筐体１４０１及び筐体１４０３は、軸部１４１１により接続され、図１９（Ｅ）に示す電
子書籍は、該軸部１４１１を軸として開閉動作を行うことができる。このような構成によ
り、紙の書籍のような動作を行うことができる。また、表示部１４０５は、筐体１４０１
に組み込まれ、表示部１４０７は、筐体１４０３に組み込まれる。また、表示部１４０５
及び表示部１４０７の構成を互いに異なる画像を表示する構成としてもよく、例えば両方
の表示部で一続きの画像を表示する構成としてもよい。表示部１４０５及び表示部１４０
７を異なる画像を表示する構成にすることにより、例えば右側の表示部（図１９（Ｅ）で
は表示部１４０５）に文章画像を表示し、左側の表示部（図１９（Ｅ）では表示部１４０
７）に動画を表示することができる。

また、図１９（Ｅ）に示す電子書籍は、筐体１４０１又は筐体１４０３に操作部などを備
えてもよい。例えば、図１９（Ｅ）に示す電子書籍の構成を電源ボタン１４２１と、操作
キー１４２３と、スピーカ１４２５と、を備える構成にすることもできる。図１９（Ｅ）
に示す電子書籍は、操作キー１４２３を用いることにより、複数の頁がある画像の頁を送
ることができる。また、図１９（Ｅ）に示す電子書籍の表示部１４０５及び表示部１４０
７、又は表示部１４０５又は表示部１４０７にキーボードやポインティングデバイスなど
を設けた構成としてもよい。また、図１９（Ｅ）に示す電子書籍の筐体１４０１及び筐体
１４０３の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、又はＡＣアダプ
タ又はＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部など
を設けてもよい。さらに、図１９（Ｅ）に示す電子書籍に電子辞書としての機能を持たせ
てもよい。

また、上記実施の形態の液晶表示装置を、表示部１４０５及び表示部１４０７、又は表示
部１４０５若しくは表示部１４０７に搭載することができる。上記実施の形態の液晶表示
装置は、１回の画素データの書き込みに対する表示時間が長いため、書き込み動作の間隔
を長くすることができる。そのため、上記実施の形態に示す液晶表示装置を表示部１４０
５及び表示部１４０７、又は表示部１４０５若しくは表示部１４０７に用いることにより
、例えば表示部１４０５又は表示部１４０７において長時間画像を閲覧する場合であって
も、眼精疲労を抑制することができる。

また、図１９（Ｅ）に示す電子書籍を無線通信でデータを送受信できる構成としてもよい
。これにより、電子書籍サーバから所望の書籍データなどを購入し、ダウンロードする機
能を付加させることができる。

図１９（Ｆ）に示す電子機器は、ディスプレイである。図１９（Ｆ）に示すディスプレイ
は、筐体１５０１と、表示部１５０２と、スピーカ１５０３と、ＬＥＤランプ１５０４と
、操作ボタン１５０５と、接続端子１５０６と、センサ１５０７と、マイクロフォン１５
０８と、支持台１５０９と、を備える。上記実施の形態の液晶表示装置は、１回の画素デ
ータの書き込みに対する表示時間が長いため、書き込み動作の間隔を長くすることができ
る。そのため、上記実施の形態に示す液晶表示装置を表示部１５０２に用いることにより
、例えば表示部１５０２において長時間画像を閲覧する場合であっても、眼精疲労を抑制
することができる。

図２０に示す電子機器は、テレビジョン装置である。図２０に示すテレビジョン装置は、
筐体１６０１と、表示部１６０３と、を備える。表示部１６０３は、筐体１６０１に組み
込まれている。図２０に示すテレビジョン装置は、表示部１６０３により、映像を表示す
ることができる。また、図２０に示すテレビジョン装置は、一例としてスタンド１６０５
により筐体１６０１が支持された構成である。上記実施の形態の液晶表示装置は、１回の
画素データの書き込みに対する表示時間が長いため、書き込み動作の間隔を長くすること
ができる。そのため、上記実施の形態に示す液晶表示装置を表示部１６０３に用いること
により、例えば表示部１６０３において長時間画像を閲覧する場合であっても、眼精疲労
を抑制することができる。

なお、図２０に示すように、筐体１６０１に備えられた操作スイッチや、別体のリモコン
操作機１６１０により図２０に示すテレビジョン装置を操作することができる。リモコン
操作機１６１０に備えられた操作キー１６０９により、図２０に示すテレビジョン装置の
チャンネルや音量の操作を行うことができ、表示部１６０３に表示させる画像を操作する
ことができる。また、上記リモコン操作機１６１０が出力する情報を表示する表示部１６
０７をリモコン操作機１６１０に設けてもよい。

なお、図２０に示すテレビジョン装置は、受信機やモデムなどを備えた構成とする。受信
機を備えることにより一般のテレビ放送の受信を行うことができる。また、モデムを介し
てテレビジョン装置を有線又は無線による通信ネットワークに接続することにより、一方
向（送信者から受信者）又は双方向（送信者と受信者間、あるいは受信者間同士など）の
情報通信を行うこともできる。

また、本実施の形態の電子機器は、太陽電池セルと、太陽電池セルから出力される電圧を
充電する蓄電装置と、該蓄電装置に充電された電圧を各回路に必要な電圧に変換する直流
変換回路と、を用いて構成される電源回路を備える構成にしてもよい。これにより、外部
電源が不要となるため、外部電源が無い場所であっても、上記電子機器を長時間使用する
ことができるため、利便性を向上させることができる。

また、本実施の形態の電子機器は、表示部にタッチパネル機能を付加させてもよい。タッ
チパネル機能は、例えば表示部にタッチパネルユニットを搭載する又は画素に光検出回路
を設けることにより付加させることができる。

図１９及び図２０を用いて説明したように、上記実施の形態における液晶表示装置を電子
機器の表示部に搭載することにより消費電力の低い電子機器を提供することができる。

１０１ｗ 表示制御回路
１０１ｘ 選択信号出力回路
１０１ｙ 画素データ信号出力回路
１０２ バックライトユニット
１０３ 画素
１０３ｐ 単位画素
１０４ 画素部
１３１ トランジスタ
１３２ 液晶素子
１３３ 容量素子
２０１ 記憶回路
２０１ フレームメモリ
２０２ 比較回路
２０３ 出力選択回路
３００ 順序回路
３０１ａ トランジスタ
３０１ｂ トランジスタ
３０１ｃ トランジスタ
３０１ｄ トランジスタ
３０１ｅ トランジスタ
３０１ｆ トランジスタ
３０１ｇ トランジスタ
３０１ｈ トランジスタ
３０１ｉ トランジスタ
３０１ｊ トランジスタ
３０１ｋ トランジスタ
３１１ 期間
３１２ 期間
３１３ 期間
４００ａ 基板
４００ｂ 基板
４００ｃ 基板
４００ｄ 基板
４０１ａ 導電層
４０１ｂ 導電層
４０１ｃ 導電層
４０１ｄ 導電層
４０２ａ 絶縁層
４０２ｂ 絶縁層
４０２ｃ 絶縁層
４０２ｄ 絶縁層
４０３ａ 酸化物半導体層
４０３ｂ 酸化物半導体層
４０３ｃ 酸化物半導体層
４０３ｄ 酸化物半導体層
４０５ａ 導電層
４０５ｂ 導電層
４０５ｃ 導電層
４０５ｄ 導電層
４０６ａ 導電層
４０６ｂ 導電層
４０６ｃ 導電層
４０６ｄ 導電層
４０７ａ 酸化物絶縁層
４０７ｃ 酸化物絶縁層
４０９ａ 保護絶縁層
４０９ｂ 保護絶縁層
４０９ｃ 保護絶縁層
４２７ 絶縁層
４４７ 絶縁層
５０１ 基板
５１１ 導電層
５１２ 導電層
５２１ 絶縁層
５３０ 酸化物半導体膜
５３１ コンタクトホール
５４１ 半導体層
５５１ 導電層
５５２ 導電層
５５３ 導電層
５６１ 酸化物絶縁層
５７１ 保護絶縁層
５８１ カラーフィルタ層
５９１ コンタクトホール
６０１ 平坦化絶縁層
６１１ 導電層
６２１ 基板
６３１ 導電層
６４１ 液晶層
７０１ａ 反射板
７０１ｂ 反射板
７０２ａ 冷陰極管
７０２ｂ 冷陰極管
７０３ａ 拡散板
７０３ｂ 拡散板
７０４ａ プリズムシート
７０４ｂ プリズムシート
７０８ 散乱パターン
７０９ 導光板
７１０ ランプリフレクタ
８０１ 測定系
８１１ トランジスタ
８１２ トランジスタ
８１３ 容量素子
８１４ トランジスタ
８１５ トランジスタ
１００１ 表示部
１１０１ 表示部
１１０２ 操作ボタン
１１０３ 外部入力端子
１２０１ 筐体
１２０２ 表示部
１２０３ スピーカ
１２０４ ＬＥＤランプ
１２０５ ポインティングデバイス
１２０６ 接続端子
１２０７ キーボード
１３０１ 表示部
１３０２ 表示部
１３０３ スピーカ
１３０４ 接続端子
１３０５ ＬＥＤランプ
１３０６ マイクロフォン
１３０７ 記録媒体読込部
１３０８ 操作ボタン
１３０９ センサ
１４０１ 筐体
１４０３ 筐体
１４０５ 表示部
１４０７ 表示部
１４１１ 軸部
１４２１ 電源ボタン
１４２３ 操作キー
１４２５ スピーカ
１５０１ 筐体
１５０２ 表示部
１５０３ スピーカ
１５０４ ＬＥＤランプ
１５０５ 操作ボタン
１５０６ 接続端子
１５０７ センサ
１５０８ マイクロフォン
１５０９ 支持台
１６０１ 筐体
１６０３ 表示部
１６０５ スタンド
１６０７ 表示部
１６０９ 操作キー
１６１０ リモコン操作機

Claims (2)

1. 画素部と、バックライトユニットと、選択信号出力回路と、を有し、
   前記画素部に画像が表示されている状態を維持しつつ、前記選択信号出力回路からの選択信号の出力を停止する機能を有し、
   前記画素部は、第１のトランジスタと、画素電極と、を有し、
   前記選択信号出力回路は、前記選択信号の出力を制御する機能を有する第２のトランジスタを有し、
   前記第２のトランジスタのソース又はドレインの一方は、複数のクロック信号のうち一のクロック信号が入力され、
   前記第２のトランジスタのソース又はドレインの他方は、前記画素部に電気的に接続され、
   前記第１のトランジスタは、第１の酸化物半導体層を有し、
   前記第２のトランジスタは、第２の酸化物半導体層を有し、
   前記選択信号は、前記第１のトランジスタのゲートに入力され、
   前記選択信号出力回路からの前記選択信号の出力の停止は、
   前記選択信号出力回路へのスタートパルス信号の入力が停止される第１の動作と、
   前記第１の動作の後、前記選択信号出力回路への前記複数のクロック信号の入力が順に停止される第２の動作と、
   前記第２の動作の後、前記選択信号出力回路への電源電圧の入力が停止される第３の動作と、
   を経て行われることを特徴とする液晶表示装置。
2. 画素部と、バックライトユニットと、選択信号出力回路と、を有し、
   前記画素部に画像が表示されている状態を維持しつつ、前記選択信号出力回路からの選択信号の出力を停止する機能を有し、
   前記画素部は、第１のトランジスタと、画素電極と、を有し、
   前記選択信号出力回路は、前記選択信号の出力を制御する機能を有する第２のトランジスタを有し、
   前記第２のトランジスタのソース又はドレインの一方は、複数のクロック信号のうち一のクロック信号が入力され、
   前記第２のトランジスタのソース又はドレインの他方は、前記画素部に電気的に接続され、
   前記第１のトランジスタは、第１の酸化物半導体層を有し、
   前記第２のトランジスタは、第２の酸化物半導体層を有し、
   前記選択信号は、前記第１のトランジスタのゲートに入力され、
   前記選択信号出力回路からの前記選択信号の出力の停止は、
   前記選択信号出力回路へのスタートパルス信号の入力が停止される第１の動作と、
   前記第１の動作の後、前記選択信号出力回路への前記複数のクロック信号の入力が順に停止される第２の動作と、
   前記第２の動作の後、前記選択信号出力回路への電源電圧の入力が停止される第３の動作と、
   を経て行われ、
   前記選択信号出力回路からの前記選択信号の出力の再開は、
   前記選択信号出力回路への電源電圧の入力が開始される第４の動作と、
   前記第４の動作の後、前記選択信号出力回路への前記複数のクロック信号の入力が順に開始される第５の動作と、
   を経て行われることを特徴とする液晶表示装置。