JP2009288562A - 駆動制御回路、電子機器及び駆動制御回路の駆動方法 - Google Patents

Abstract

【課題】誤動作を回避する。
【解決手段】シフト回路２１−１（ｋ＝１）には、電源電力が投入されてから、予め設定された初期安定用動作時間経過後に、入力信号ＩＮとしてクロック信号ｃｋ１，ｃｋ２が供給され、スタート信号start1が供給される。電源電力が投入されてから、初期安定用動作時間経過後にスタート信号start1及びクロック信号ｃｋ１，ｃｋ２が供給されれば、シフト回路５１のノードＡ，Ｂの電位Ｖａ，Ｖｂが安定し、誤動作は回避される。
【選択図】図３

Description

本発明は、駆動制御回路、電子機器及び駆動制御回路の駆動方法に関するものである。

従来、電子機器であるＬＣＤ（Liquid Crystal Display）の駆動回路としてシフトレジスタ回路が適用されている（例えば、特許文献１参照）。ＬＣＤには、各画素にスイッチング素子としての画素トランジスタを有するアクティブ駆動型のＬＣＤがある。

具体的には、アクティブ駆動型ＬＣＤは、行毎に配列された各画素をスイッチする画素回路を選択するゲートドライバを備え、このゲートドライバには、通常、シフトレジスタ回路が用いられる。

このシフトレジスタ回路は、例えば、各段に図８に示すように構成されたシフト回路５１を有し、複数のシフト回路が直列接続されることによって構成される。

このシフト回路５１は、トランジスタＴ５１〜Ｔ５９によって構成される。

ここで、ＬＣＤを起動するために電源からの電力が投入されると、各シフト回路５１には、正の電源電圧Ｖddと負の電源電圧Ｖssとが印加開始されるとともに、クロック信号ｃｋが供給される。

その後、一段目のシフト回路５１では、スタート信号として外部から入力信号ＩＮがトランジスタＴ５１、Ｔ５３の各ゲートに入力される。

シフト回路５１では、その他の信号の干渉がなければ、図９（ａ），（ｂ）に示すように、印加された電圧Ｖddは徐々に上昇し、電圧Ｖssは徐々に低下する。

また、ノードＡ，Ｂのそれぞれの電位Ｖａ，Ｖｂは、シフト回路５１内のトランジスタＴ５１〜Ｔ５９の容量のため、電圧Ｖdd、電圧Ｖssと比べてＬｏ（ロー）レベル、Ｈｉ（ハイ）レベルとなるタイミングが遅い。

動作を開始すると、初段のシフト回路５１は、次のクロック信号ｃｋの立ち上がり時にＨｉレベルの出力信号ＯＵＴを出力し、２段目以降のシフト回路５１は、順次、シフトしたＨｉ（ハイ）レベルの出力信号ＯＵＴを出力する。

ゲートドライバは、各シフト回路５１の出力信号ＯＵＴを、行毎に画素回路を選択する行選択信号として出力する。
特開２００５−１０８３６８号公報

しかし、実際には、ハイインピーダンスな状態の図８に示すノードＡは、電位が安定するまで、トランジスタＴ５７の寄生容量によって、トランジスタＴ５７に入力されるクロック信号ｃｋとの間でクロストークの影響を強く受け、図１１（ｄ）に示すように、ノードＡの電位Ｖａが振られて誤動作を招くおそれがある。また、図１１（ｅ）に示すように、ノードＡの電位Ｖａでの変調によってトランジスタＴ５６のオンオフが不安定になり、ノードＢの電位Ｖｂが変動してしまう。

このような現象が起こるのは、図１０に示すように、このノードＡとクロックラインＬckとが、各シフト回路５１のトランジスタＴ５７のドレイン−ゲート間の破線で示す寄生容量Ｃx1により容量結合しているためである。

また、ＴＦＴ−ＬＣＤでは、出力信号ＯＵＴが出力されるゲートラインとＬＣＤの画素トランジスタへ出力されるデータ信号が印加されるデータラインと重なる位置、ＬＣＤの電極と重なる位置に、図１０に示すような寄生容量Ｃx2，Ｃx3が等価的に存在し、トランジスタＴ５７のゲート−ソース間にも寄生容量Ｃx4が存在し、トランジスタＴ５８のゲート−ドレイン間にも寄生容量Ｃx5が存在する。

ノードＡ，Ｂと、表示信号が出力されるデータライン及びコモン信号を出力する各画素の対向電極のそれぞれとの間は、これらの寄生容量Ｃx2〜Ｃx5により容量結合されている。

したがって、起動時に電源の立ち上がりに同期して表示信号及びコモン信号が出力されるため、ノードＡ，Ｂは、起動時から表示信号の信号電圧Ｖsig及びコモン信号のコモン電圧Ｖcomの干渉を受ける。

つまり、図１２（ａ），（ｂ）に示すように、電源電圧Ｖdd、Ｖssを印加開始直後、ノードＡ，Ｂの電位Ｖａ，Ｖｂが安定する前に、信号電圧Ｖsig、コモン電圧Ｖcomが印加されると、図１２（ｅ），（ｆ）に示すように、ノードＡ，Ｂの電位Ｖａ，Ｖｂが不安定になる。

場合によっては、シフト回路５１の出力のときにトランジスタＴ５７、Ｔ５８のオン、オフが、所望とは逆に入れ替わった状態になってしまうため、図１３に示すように、各段のシフト回路５１の出力信号（図中ＯＵＴ（１）〜（４））が正常に出力されなくなってしまうことがある。このような問題は、トランジスタＴ５１〜Ｔ５９が、移動度の低いアモルファスシリコントランジスタである場合顕著になる。

本発明は、このような従来の問題点に鑑みてなされたもので、誤動作を回避することが可能な駆動制御回路、電子機器及び駆動制御回路の駆動方法を提供することを目的とする。

この目的を達成するため、本発明の第１の観点に係る駆動制御回路は、
電源電圧、スタート信号及びクロック信号が供給されることによって出力信号を出力するシフトレジスタに、前記電源電圧が印加開始されてから初期安定用動作時間経過後に、前記スタート信号又は前記クロック信号の供給を開始する制御部を備えたことを特徴とする。

前記電源電圧によって前記シフトレジスタの内部のトランジスタに接続されたノードの電位が安定する前記初期安定用動作時間が経過した後、前記制御部は前記スタート信号及び前記クロック信号を前記シフトレジスタに供給開始するようにしてもよい。

前記初期安定用動作時間は、前記電源電圧が印加開始されたときから１ミリ秒以上が経過したときであることが好ましい。

前記制御部は、前記初期安定用動作時間が経過した後、前記シフトレジスタの出力信号の出力開始に同期してデータドライバが表示信号を出力開始するように、前記データドライバに前記データドライバ用スタート信号及び表示データ信号を出力するようにしてもよい。

前記制御部は、前記初期安定用動作時間が経過した後、前記クロック信号を前記シフトレジスタに供給を開始し、１フレーム期間分以上の前記クロック信号を前記シフトレジスタに供給してから、次の１フレーム期間の前記シフトレジスタの出力信号の出力開始に同期してデータドライバが表示信号を出力開始するように、前記データドライバに前記データドライバ用スタート信号及び表示データ信号を出力するようにしてもよい。

本発明の第２の観点に係る電子機器は、
表示素子を備えて行列配置された複数の画素回路と、
第１のスタート信号が供給されて行を選択する行選択信号を生成して順次、前記複数の画素回路に出力し、前記複数の画素回路を行毎に選択する行選択ドライバと、
前記行選択ドライバに電源電圧が印加開始されてから初期安定用動作時間が経過してから、前記第１のスタート信号を前記行選択ドライバに供給して動作を開始させる制御部と、を備えた、
ことを特徴とする。

表示データ信号に基づく表示信号を、第２のスタート信号が供給されることによって、前記行選択ドライバが選択した行の複数の画素回路に供給開始する信号供給ドライバを備え、
前記制御部は、前記初期安定用動作時間が経過してから、前記第２のスタート信号を前記列選択ドライバに供給して動作を開始させるようにしてもよい。

表示データ信号に基づく表示信号を、第２のスタート信号が供給されることによって、前記行選択ドライバが選択した行の複数の画素回路に供給開始する信号供給ドライバを備え、
前記行選択ドライバは、入力されたクロック信号を出力信号として出力し、
前記制御部は、１フレーム期間分以上の前記クロック信号を前記行選択ドライバに供給してから、次の１フレーム期間の前記行選択ドライバの出力信号の出力開始に同期して前記信号供給ドライバが表示信号を出力開始するように、前記信号供給ドライバに前記第２のスタート信号及び表示データ信号を出力するようにしてもよい。

本発明の第３の観点に係る駆動制御回路の駆動方法は、
前記シフトレジスタに前記電源電圧が印加開始されてから初期安定用動作時間経過後に、前記スタート信号を前記シフトレジスタに供給する、
ことを特徴とする。

本発明によれば、誤動作を回避することができる。

以下、本発明の実施形態に係る表示駆動装置を図面を参照して説明する。尚、実施形態１，２では、表示駆動装置をアクティブマトリックスの液晶表示装置として説明する。
（実施形態１）
実施形態１に係る液晶表示装置１の構成を図１に示す。
実施形態１に係る液晶表示装置１は、画素回路１１_ij（ｉ＝１〜ｍ、ｊ＝１〜ｎ、ｍ，ｎは、それぞれ、自然数）と、ゲートドライバ１２と、データドライバ１３と、コントローラ１４と、によって構成される。

画素回路１１_ijは、画像の各画素に対応するものであり、行列配置される。この画素回路１１_ijは、トランジスタＴ１と液晶容量Ｃ１と、によって構成される。

液晶容量Ｃ１は、液晶によって形成されたものである。液晶は、液晶分子が配列されることによって構成された表示素子であり、画素電極と対向電極との間に充填、保持される。画素電極は、供給された表示データ信号に基づく信号電圧Ｖsigが印加される電極であり、画素毎に設けられる。

また、対向電極は、コモン信号のコモン電圧Ｖcomが印加される全画素に対応した共通電極であり、複数の画素全域にわたって設けられる。このコモン電圧Ｖcomは、各画素回路１１_ijの液晶に印加される基準電圧であり、極性をフレーム反転した電圧である。

液晶分子は、対向電極に印加されたコモン電圧Ｖcomと、画素電極に印加された信号電圧Ｖsigと、の電位差に基づいて配向方向を変える。

トランジスタＴ１は、液晶容量に電圧を印加するためのトランジスタであり、ｎチャンネル型のＦＥＴ（Field Effect Transistor；電界効果トランジスタ）によって構成されたポリシリコンまたはアモルファスシリコン薄膜トランジスタ（ＴＦＴ；Thin Film Transistor）である。

画素回路１１_ijの各トランジスタＴ１のソースは液晶容量の画素電極に接続される。画素回路１１_1j，・・・，１１_mjのトランジスタＴ１のドレインは、それぞれ、データラインＬdjに接続される。

画素回路１１_i1，・・・，１１_inの各トランジスタＴ１のゲートは、それぞれ、ゲートラインＬg1，・・・，Ｌgnに接続される。そして、それぞれ、ゲートラインＬg1，・・・，ＬgnにＨｉレベルの信号が出力されると、画素回路１１_i1，・・・，１１_inの各トランジスタＴ１はオンする。

ゲートドライバ１２は、コントローラ１４から供給されたスタート信号Start1、クロック信号ｃｋ１，ｃｋ２に従って、行を選択するために生成した出力信号ＯＵＴ（１）〜（ｎ）を順次、画素回路１１_ijに出力して、画素回路１１_ijを行毎に選択するためのドライバである。

スタート信号Start1は、ゲートドライバ１２の動作を開始させるための信号であり、クロック信号ｃｋ１，ｃｋ２は、互いに位相が１８０°異なる信号である。

このゲートドライバ１２は、図２に示すようなシフトレジスタによって構成される。このシフトレジスタは、コントローラ１４から供給されたスタート信号Start1によって動作を開始し、出力信号を出力するとともに順次転送させるものである。

シフトレジスタは、複数のシフト回路２１−１〜２１−ｎ（ｎ；偶数）を備え、シフト回路２１−１〜２１−ｎが直列に接続されることにより構成される。

シフト回路２１−１〜２１−ｎは、入力信号ＩＮ（スタート信号Start1を含む）とクロック信号ｃｋ１，ｃｋ２とが供給され、供給された入力信号ＩＮをクロック信号ｃｋ１，ｃｋ２に従ってシフトし、シフトした信号を出力信号ＯＵＴとして出力するものである。

シフト回路２１_ｋ（又は２１_（ｋ＋１））（ｋ；奇数、ｋ＝１、３、５、……、ｎ−１）は、入力端子Ｐinと、出力端子Ｐoutと、リセット端子Ｐrstと、クロック端子Ｐckと、電圧端子Ｐ(+)と、電圧端子Ｐ（-）と、を有している。

以下、シフト回路２１_ｋの回路構成を中心に説明するが、シフト回路２１_（ｋ＋１）においてもクロック信号ｃｋ２が入力される以外は概ね同様である。
入力端子Ｐinは、入力信号ＩＮ（ｋ）が供給される端子である。シフト回路２１_１の入力端子Ｐinには、入力信号ＩＮ（１）として、コントローラ１４からスタート信号Start1が供給される。

出力端子Ｐoutは、出力信号ＯＵＴ（ｋ）を出力する端子であり、ゲートラインＬgkに接続されている。シフト回路２１_２〜２１_ｎの入力端子Ｐinは、それぞれ、シフト回路２１_１〜２１_（ｎ−１）の出力端子Ｐoutに接続される。

ゲートドライバ１２は、シフト回路２１_１〜２１_ｎの出力信号ＯＵＴ（１）〜ＯＵＴ（ｎ）を、それぞれ、ゲートラインＬg1〜Ｌgnに出力する。

リセット端子Ｐrstは、リセット信号ＲＳＴ（ｋ）が供給される端子である。シフト回路２１_１〜２１_（ｎ−１）のリセット端子Ｐrstは、それぞれ、シフト回路２１_２〜２１_ｎの出力端子Ｐoutに接続され、出力信号ＯＵＴ（２）〜ＯＵＴ（ｎ）がリセット信号ＲＳＴ（１）〜ＲＳＴ（ｎ−１）として供給される。また、シフト回路２１_ｎには、リセット信号ＲＳＴ（ｎ）が供給される。

クロック端子Ｐckは、クロック信号ｃｋ１又はｃｋ２が供給される端子であり、奇数段であるシフト回路２１_ｋのクロック端子Ｐckには、コントローラ１４から、クロック信号ｃｋ１が供給される。また、偶数段であるシフト回路２１_（ｋ＋１）のクロック端子Ｐckには、コントローラ１４から、クロック信号ｃｋ２が供給される。

電圧端子Ｐ(+)は、正の電源電圧Ｖddが印加される端子であり、電圧端子Ｐ(-）は、負の電源電圧Ｖssが印加される端子である。

このシフト回路２１_ｋは、図３に示すように、トランジスタＴ１１〜Ｔ１９によって構成される。トランジスタＴ１１〜Ｔ１９は、ｎチャンネル型のＦＥＴによって構成されたものである。このトランジスタＴ１１〜Ｔ１９は、単結晶シリコントランジスタでもよく、また画素回路１１_ijと一体に構成されるためにポリシリコンＴＦＴやアモルファスシリコンＴＦＴ（ａ−ＴＦＴ）によって構成されてもよい。

トランジスタＴ１１は、入力端子Ｐinに供給された入力信号ＩＮ（ｋ）の信号レベルに従って、ノードＡの電位Ｖａをコントロールするためのトランジスタである。このトランジスタＴ１１のゲートは、入力端子Ｐinに接続され、ドレインは、電圧Ｖddの電圧源に接続され、ソースは、ノードＡに接続される。

トランジスタＴ１２は、リセット端子Ｐrstに供給されたリセット信号ＲＳＴ（ｋ）の信号レベルに従って、ノードＡの電位Ｖａをコントロールするためのトランジスタである。

このトランジスタＴ１２のゲートは、リセット端子Ｐrstに接続され、ドレインは、トランジスタＴ１１のソースとノードＡとに接続され、ソースは、電圧端子Ｐ(-)に接続される。

トランジスタＴ１３は、入力端子Ｐinに供給された入力信号ＩＮ（ｋ）に従って、ノードＢの電位Ｖｂをコントロールするためのトランジスタである。このトランジスタＴ１３のゲートは、入力端子Ｐinに接続され、ドレインは、ノードＢに接続され、ソースは、電圧端子Ｐ(-)に接続される。

トランジスタＴ１４は、ノードＢの電位Ｖｂに従って、ノードＡの電位Ｖａをコントロールするためのトランジスタである。このトランジスタＴ１４のゲートは、ノードＢに接続され、ドレインは、ノードＡに接続され、ソースは、電圧端子Ｐ(-)に接続される。

トランジスタＴ１５は、ダイオード接続されて電流をコントロールするためのトランジスタであり、そのドレインとゲートとは、電圧端子Ｐ(+)に接続され、ソースはノードＢに接続される。

トランジスタＴ１６は、ノードＡの電位Ｖａに従って、ノードＢの電位Ｖｂをコントロールするためのトランジスタである。このトランジスタＴ１６のゲートは、ノードＡに接続され、ドレインは、ノードＢに接続され、ソースは電圧端子Ｐ(-)に接続される。

トランジスタＴ１７は、ノードＡの電位Ｖａに従ってオン、オフされ、オン時にクロック信号ｃｋ１を出力信号ＯＵＴ（ｋ）として出力するためのトランジスタである。

トランジスタＴ１８は、ノードＢの電位Ｖｂに従ってオン、オフされ、オン時に電圧Ｖssを出力信号ＯＵＴ（ｋ）として出力するためのトランジスタである。
ノードＡの電位Ｖａ、ノードＢの電位Ｖｂは相補的にハイ（オンレベル）、ロー（オフレベル）にスイッチされ、一方がハイであれば、他方がローとなる。

このトランジスタＴ１７のゲートは、ノードＡに接続され、ドレインは、クロック端子Ｐckに接続され、ソースは出力端子Ｐoutに接続される。トランジスタＴ１８のゲートは、ノードＢに接続され、ドレインは、トランジスタＴ１７のソースと出力端子Ｐoutとに接続され、ソースは、電圧端子Ｐ(-)に接続される。

トランジスタＴ１９は、Ｈｉレベルのリセット信号ＲＳＴが供給されたときにノードＢの電位Ｖｂをすぐに立ち上げて、誤動作を回避するためのトランジスタである。このトランジスタＴ１９のゲートは、リセット端子Ｐrstに接続され、ドレインは、電圧端子Ｐ(+)に接続され、ソースはノードＢに接続される。

図１に戻り、データドライバ１３は、画像データが供給され、供給された画像データに基づく表示信号の信号電圧Ｖsigを、それぞれ、データラインＬd1〜Ｌdmを介して、さらに、ゲートドライバ１２が選択した行の画素回路１１_ijの各トランジスタＴ１を介して、画素電極に印加（供給）するドライバである。

データドライバ１３は、コントローラ１４から、スタート信号start2及び表示データ信号Dataが供給されて、表示データ信号Dataから各画素に対応して抽出され、階調を設定する信号電圧Ｖsigを、データラインＬdjを介して画素回路１１_ijの画素電極に印加する。

コントローラ１４は、ゲートドライバ１２、データドライバ１３を制御するものであり、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory），ＲＡＭ（Random Access Memory）、等を備える（いずれも図示せず）。

コントローラ１４は、動作を開始させるスタート信号Start1と、クロック信号ｃｋ１，ｃｋ２と、をゲートドライバ１２の初段のシフト回路２１_１に供給することにより、ゲートドライバ１２に動作を開始させる。

コントローラ１４は、誤動作を回避するため、起動時に電源から電力が投入され、シフト回路２１−１〜２１−ｎに正の電源電圧Ｖdd、負の電源電圧Ｖssが印加されても、スタート信号Start1とクロック信号ｃｋ１，ｃｋ２とを出力せずに、シフト回路２１−１の入力端子Ｐin及びシフト回路２１−１〜２１−ｎのクロック端子ＰckがＬｏレベルとなるように制御する。

そして、コントローラ１４は、予め設定された初期安定用動作時間経過後に、Ｈｉレベルのスタート信号Start1を出力し、クロック信号ｃｋ１，ｃｋ２とをゲートドライバ１２に供給する。

この予め設定された初期安定用動作時間は、図３に示すシフト回路２１−１〜２１−ｎの内部インピーダンスとして、ノードＡ，Ｂのインピーダンスが十分に低下して誤動作が回避される初期安定用動作時間、つまり、各シフト回路２１−１〜２１−ｎのノードＡの電位ＶａがＬｏレベルに達し、各シフト回路２１−１〜２１−ｎのノードＢの電位ＶｂがＨｉレベルに達するまでの時間、例えば、１ｍｓ（ミリ秒）程度に設定される。

ここで、入力信号ＩＮが入力されるタイミングは各シフト回路２１−１〜２１−ｎ毎に異なり、シフト回路２１−１が最も早く入力されるので、シフト回路２１−１からの出力信号ＯＵＴ（１）がシフト回路２１−２に入力される前に、シフト回路２１−２のノードＡの電位ＶａがＬｏレベルに達し、ノードＢの電位ＶｂがＨｉレベルに達していれば、シフト回路２１−１のノードＡの電位ＶａがＬｏレベルに達し、シフト回路２１−１のノードＢがＨｉレベルに達するまでの時間でもよい。

ただし、実質的に各シフト回路２１−１〜２１−ｎの回路構成及び入力される信号レベルが同じであるので、シフト回路２１−１〜２１−ｎのノードＡの電位ＶａがＬｏレベルに達するまでの時間は互いに等しく、シフト回路２１−１のノードＢがＨｉレベルに達するまでの時間は互いに等しい。

また、コントローラ１４は、初期安定用動作時間後、データドライバ１３が表示信号の信号電圧Ｖsigを印加するためのスタート信号start2及び表示データ信号Dataを出力してデータドライバ１３を動作させる。

次に実施形態１に係る液晶表示装置１の動作を説明する。
図４に示すように、時刻ｔ１０において、コントローラ１４に電源電力が投入されるものとする。電源電力が投入されると、図３に示すシフト回路２１−ｋの電圧端子Ｐ(+)，Ｐ(-)に、それぞれ、正の電源電圧Ｖdd、負の電源電圧Ｖssが印加される。時刻ｔ１０〜時刻ｔ１２が初期安定用動作時間となる。

時刻ｔ１０において、電源電力が投入されても、コントローラ１４は、ゲートドライバ１２へのＨｉレベルのスタート信号start1の供給を停止している。このため、シフト回路２１−１のトランジスタＴ１１は、オフしている。また、トランジスタＴ１２も、リセット端子ＰrstにＨｉレベルのリセット信号ＲＳＴが供給されないため、オフしている。

時刻ｔ１０から初期安定用動作時間前の時刻ｔ１１において、電源電力の投入により、図４（ａ）に示すパルス波形のクロック信号ｃｋ１、図４（ｂ）に示すパルス波形のクロック信号ｃｋ２は、出力されず、Ｌｏレベルになり、安定する。

図４（ｃ）に示すように、Ｈｉレベルのパルス波形のスタート信号start1も出力されず、時刻ｔ１１になるとＬｏレベルで安定する。

また、図４（ｄ）に示す正の電源電圧Ｖdd，図４（ｅ）に示す負の電源電圧Ｖssも、この時刻ｔ１１において、それぞれ、予め設定された電圧になり、安定する。

また、ノードＢには、電圧端子Ｐ(+)に印加された電源電圧Ｖddにより、トランジスタＴ１５を介して電流が流れてノードＢの電位Ｖｂは、図４（ｇ）に示すように、徐々に上昇する。

ノードＢの電位Ｖｂの上昇にともなってトランジスタＴ１４がオンするため、ノードＡの電位Ｖａは、図４（ｆ）に示すように、時刻ｔ１０から徐々に低下する。

初期安定用動作時間経過後の時刻ｔ１２になると、電源電圧Ｖdd及び電源電圧Ｖssによって、シフト回路２１−１〜２１−ｎでは、電位ＶａはＬｏレベルで安定し、電位Ｖｂは、Ｈｉレベルで安定する。

コントローラ１４は、この時刻ｔ１２になったとき、図４（ｃ）に示すように、ゲートドライバ１２にＨｉレベルのスタート信号start1を供給する。

スタート信号start1は、図３に示すように、ゲートドライバ１２のシフト回路２１−１に供給される。

シフト回路２１−１の入力端子ＰinにＨｉレベルのスタート信号start1が供給されると、トランジスタＴ１１，Ｔ１３がオンする。一方、トランジスタＴ１６がオンしているため、ノードＢの電位Ｖｂは下がり、トランジスタＴ１８のゲートはオフレベルである。

トランジスタＴ１１は、オンして、ノードＡの電位Ｖａは、図４（ｆ）に示すように、Ｈｉレベルに上昇する。

トランジスタＴ１７は、電位Ｖａが上昇して、オンする。しかし、クロック信号ｃｋ１がＬｏレベルなので、出力信号ＯＵＴ（１）もＬｏレベルとなる。

また、トランジスタＴ１３は、オンして、トランジスタＴ１３のドレイン−ソースを介して電圧端子Ｐ(-)に電流が流れるため、電位Ｖｂは、図４（ｇ）に示すように、徐々に低下する。

時刻ｔ１３になると、コントローラ１４は、スタート信号start1をＬｏレベルに立ち下げて、ゲートドライバ１２に、位相が１８０°異なるクロック信号ｃｋ１，ｃｋ２を供給する。

スタート信号start1がＬｏレベルに立ち下がると、トランジスタＴ１１，Ｔ１３はオフする。

トランジスタＴ１７のゲートは、トランジスタＴ１２，Ｔ１４がオフしているため、フローティング状態となり、スタート信号start1がＬｏレベルに立ち下がっても、トランジスタＴ１７は、オンしたままとなる。

トランジスタＴ１７がオンしているため、シフト回路２１−１のクロック端子ＰckにＨｉレベルのクロック信号ｃｋ１が供給されると、トランジスタＴ１７のドレイン−ソース間に電流が流れ出力信号ＯＵＴ（１）は電位Ｖssから上昇する。

ここで、寄生容量Ｃx1，Ｃx4があるため、出力端子Ｐoutの出力信号ＯＵＴ（１）の電位上昇に引っ張られてノードＡの電位Ｖａは上昇し、シフト回路２１−１は、図４（ｈ）に示すように、Ｈｉレベルの出力信号ＯＵＴ（１）を出力する。そして、ノードＡの電位Ｖａの上昇によってトランジスタＴ１６のゲート電位が上がり、ノードＢの電位Ｖｂはさらに下がる。

時刻ｔ１４において、クロック信号ｃｋ１が、Ｌｏレベルになると、この出力信号ＯＵＴ（１）は、図４（ｈ）に示すように、Ｌｏレベルに立ち下がる。

また、シフト回路２１−２は、図４（ｉ）に示すように、Ｈｉレベルのクロック信号ｃｋ２によってＨｉレベルの出力信号ＯＵＴ（２）を出力し、このＨｉレベルの出力信号ＯＵＴ（２）がリセット信号ＲＳＴ（１）として、シフト回路２１−１のリセット端子Ｐrstに供給される。

リセット端子ＰrstにＨｉレベルのリセット信号ＲＳＴ（１）が供給されると、シフト回路２１−１のトランジスタＴ１２、Ｔ１９は、オンする。トランジスタＴ１２がオンすると、ノードＡの電位Ｖａは低下し、トランジスタＴ１７がオフ、トランジスタＴ１６がオフとなり、ノードＢの電位Ｖｂが上昇する。

また、トランジスタＴ１９は、オンすると、電圧端子Ｐ(+)を介してトランジスタＴ１９のドレインに正の電源電圧Ｖddが印加されているため、トランジスタＴ１２のオンによる場合よりも急速にノードＢの電位Ｖｂを上昇させて、誤動作を回避する。

電位Ｖｂが上昇すると、トランジスタＴ１４がオンし、トランジスタＴ１８がオンとなり、出力電圧ＯＵＴ（１）は立ち下がる。

トランジスタＴ１４がオンすると、ノードＡの電位Ｖａは低下し、トランジスタＴ１６，Ｔ１７はオフする。

このように、ノードＢの電位ＶｂがＨｉレベルになり、トランジスタＴ１８はオンすると、トランジスタＴ１７がオフしているため、出力端子Ｐoutから出力される出力信号ＯＵＴ（１）はＬｏレベルを維持する。

従って、図５（ｃ）に示すように、コントローラ１４が、時刻ｔ１２〜ｔ１３において、Ｈｉレベルのスタート信号start1を出力すると、シフト回路２１_１は、図５（ａ），（ｄ）に示すように、クロック信号ｃｋ１がＨｉレベルになる時刻ｔ１３〜ｔ１４において、Ｈｉレベルの出力信号ＯＵＴ（１）を出力する。

シフト回路２１_２は、図５（ｂ），（ｅ）に示すように、クロック信号ｃｋ２がＨｉレベルになる時刻ｔ１４〜ｔ１５において、Ｈｉレベルの出力信号ＯＵＴ（２）を出力する。

シフト回路２１_３は、図５（ａ），（ｆ）に示すように、クロック信号ｃｋ１がＨｉレベルになる時刻ｔ１５〜ｔ１６において、Ｈｉレベルの出力信号ＯＵＴ（３）を出力する。

同様に、シフト回路２１_４〜２１_ｎは、順次、出力信号ＯＵＴ（４）〜ＯＵＴ（ｎ）をシフトさせて出力する。

ゲートドライバ１２が、このＨｉレベルの出力信号ＯＵＴ（１）をゲートラインＬg1に出力すると、第１行目の画素回路１１_11〜１１_m1のトランジスタＴ１は、オンする。このようにして、ゲートドライバ１２は、第１行目の画素回路１１_11〜１１_m1を選択する。

同様に、ゲートドライバ１２は、Ｈｉレベルの出力信号ＯＵＴ（２）〜ＯＵＴ（ｎ）を、順次、ゲートラインＬg2〜Ｌgnに出力して、第２行の画素回路１１_12〜１１_m2、・・・、第ｎ行目の画素回路１１_1n〜１１_mnを選択する。

データドライバ１３は、供給された画像データに基づく表示信号の信号電圧Ｖsiｇを、それぞれ、データラインＬd1〜Ｌdmに出力する。

以上説明したように、本実施形態１によれば、電源電力が投入され、シフト回路２１−１〜２１−ｎに正の電源電圧Ｖdd、負の電源電圧Ｖssが印加されてから、コントローラ１４は、予め設定された１ｍｓ程度の初期安定用動作時間経過後、ゲートドライバ１２にスタート信号start1を供給し、クロック信号ｃｋ１，ｃｋ２を供給するようにした。

従って、ノードＡ，Ｂのインピーダンスが十分に低下しているため、クロック信号ｃｋ１，ｃｋ２の出力によるノイズ等の影響を受けることもなく、ノイズ等による誤動作を回避することができる。

（実施形態２）
実施形態２に係る液晶表示装置は、２つのノードの電圧が安定してから信号電圧、コモン電圧を各画素回路に印加するようにしたものである。

実施形態２に係る液晶表示装置１は、実施形態１と同様、図１に示す構成を有する。

シフトレジスタを液晶表示装置１のゲートドライバ１２として用いる場合、ノードＡ，Ｂの電位Ｖａ，Ｖｂが安定してから表示信号の信号電圧Ｖsig、コモン電圧Ｖcomを印加することが誤動作回避の観点からも望ましい。

そこで、実施形態２では、コントローラ１４は、電源電力投入してから、予め設定された初期安定用動作時間後、例えば、１ｍｓ経過後にデータドライバ１３に表示データ信号Data及びスタート信号start2を供給し、Ｈｉレベルの出力信号ＯＵＴ（１）の出力に同期して、データドライバ１３が表示データ信号Dataに応じた信号電圧ＶsiｇをデータラインＬd1〜Ｌdmに出力開始する。またコントローラ１４からの制御によって電源回路から対向電極へのコモン電圧Ｖcomの出力を開始する。

次に実施形態２に係る液晶表示装置１の動作を説明する。
図６（ａ）〜（ｅ）に示すように、時刻ｔ１０において、電源電力が投入され、正の電源電圧Ｖdd、負の電源電圧Ｖssが印加されても、コントローラ１４は、ゲートドライバ１２へのＨｉレベルのスタート信号start1の供給を停止している。また、図６（ｆ）に示すように、コントローラ１４は、スタート信号start2もＬｏレベルに保持する。

スタート信号start2がＬｏレベルに保持されるため、データドライバ１３は、出力をハイインピーダンスに保持し、画像データが供給されても動作せず、各画素回路１１_ijに信号電圧Ｖsig、コモン電圧Ｖcomは印加されない。

クロック信号ｃｋ１，ｃｋ２、スタート信号start1，start2は、ぞれぞれ、図６（ｃ），（ｄ），（ｅ），（ｆ）に示すように、時刻ｔ１１になると、Ｌｏレベルになって安定する。

また、電源電圧Ｖdd，Ｖssも、それぞれ、図６（ｇ），（ｈ）に示すように、時刻ｔ１１になると予め設定された電圧になり安定する。

ノードＡ，Ｂのインピーダンスは、実施形態１と同様に、時刻ｔ１０から徐々に低下し、それぞれ、図６（ｉ），（ｊ）に示すように、電位Ｖａは下降し、電圧Ｖｂは上昇する。そして、時刻ｔ１０から１ｍｓ経過する時刻ｔ２１になると、電位ＶａはＬｏレベルで安定し、電位Ｖｂは、Ｈｉレベルで安定する。

初期安定用動作後、つまり時刻ｔ２１になると、コントローラ１４は、スタート信号start1をゲートドライバ１２に供給し、クロック信号ｃｋ１，ｃｋ２は、それぞれ、図６（ｃ），（ｄ）に示すように、時刻ｔ２１からシフト回路２１−１のクロック端子Ｐckに供給される。

このクロック信号ｃｋ１が立ち上がる時刻ｔ２２になると、コントローラ１４は、スタート信号start2をデータドライバ１３に供給する。

データドライバ１３は、コントローラ１４から表示データ信号Data及びスタート信号start2が供給されると、表示信号を出力し、図６（ａ）に示すように、表示データ信号Dataに応じた信号電圧Ｖsigを時刻ｔ２２以降に各画素回路１１_ijに印加する。

そして、コントローラ１４はコモン制御信号を出力し、図６（ｂ）に示すように、時刻ｔ２２以降に、コモン制御信号にしたがって電源回路がコモン電圧Ｖcomを対向電極に印加する。なおデータドライバ１３がラッチ回路を有していれば、予め、時刻ｔ２２の前にラッチ回路が表示データ信号Dataを取り込んでいてもよい。

従って、ゲートラインＬg1〜ＬgnとデータラインＬd1〜Ｌdmとが重なる位置、ＬＣＤのコモン電極と重なる位置に、図１０に示すような寄生容量Ｃx2，Ｃx3が等価的に存在し、トランジスタＴ１７のドレイン−ゲート間、ゲート−ソース間に寄生容量Ｃx1，Ｃx4が存在していたとしても、誤動作は回避される。

以上説明したように、本実施形態２によれば、電源電力が投入され、正の電源電圧Ｖdd、負の電源電圧Ｖssが印加されてから、予め設定された初期安定用動作時間経過後、コントローラ１４は、スタート信号start2をデータドライバ１３に供給するようにした。従って、寄生容量Ｃx2〜Ｃx5による誤動作を回避することができる。

尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施形態に限られるものではない。
例えば、上記実施形態１では、コントローラ１４は、電源電力投入後、予め設定された初期安定用動作時間として１ｍｓ経過後に、スタート信号start1をゲートドライバ１２に供給するようにした。

しかし、初期安定用動作時間はゲートドライバ１２の内部インピーダンスとして、ノードＡ，Ｂのインピーダンスが十分に低下する時間であれば、１ｍｓに限定されるものではなく、１ｍｓ以上であってもよい。

上記実施形態２では、信号電圧Ｖsigとコモン電圧Ｖcomとを同時に印加するようにした。しかし、印加するのは同時である必要はなく、電源電力投入から初期安定用動作時間経過するまで、どちらか一方の印加を停止するようにしてもよい。

また、信号電圧Ｖsigとコモン電圧Ｖcomとを各画素回路１１_ijに印加するのは、ゲートドライバ１２が出力信号ＯＵＴ（１）〜（ｎ）の出力を一巡させて、動作が安定した後からにしてもよい。この場合の動作を図７に示す。

図７（ａ）〜（ｅ）に示すように、時刻ｔ１０において電源電力が投入され、正の電源電圧Ｖdd、負の電源電圧Ｖssが印加されると、コントローラ１４は、実施形態１と同様、時刻ｔ１０から初期安定用動作時間である１ｍｓ経過後の時刻ｔ１２において、スタート信号start1をゲートドライバ１２に供給する。

次いで、コントローラ１４は、初期安定用動作時間経過後に安定した時刻ｔ１２後の時刻ｔ１３以降に、クロック信号ｃｋ１，ｃｋ２を、図７（ｃ），（ｄ）に示すように、シフト回路２１−１〜２１−ｎのクロック端子Ｐckに供給して、一度、図７（ｉ），（ｊ）に示すように、出力信号ＯＵＴ（１）〜（ｎ）を順次出力する。

このとき、出力信号ＯＵＴ（１）〜（ｎ）の電位が不安定であっても、コントローラ１４は、データドライバ１３にスタート信号starat2を供給しないため、データドライバ１３は信号電圧Ｖsigは出力していないので、乱れた画像が表示されることはない。

ゲートドライバ１２が、出力信号ＯＵＴ（１）〜ＯＵＴ（ｎ）を、順次、ゲートラインＬg1〜Ｌgnに出力し１フレーム期間が終了し、次の１フレーム期間から安定して出力することが可能となる。

コントローラ１４は、図７（ｆ）に示すように、１フレーム期間以上経過した時刻ｔ３１において、データドライバ１３に表示データ信号Data及びスタート信号start2を供給する。

データドライバ１３は、コントローラ１４から表示データ信号Data、スタート信号start2が供給されると、図７（ａ）に示すように、表示データ信号Dataに応じた信号電圧ＶsigをデータラインＬd1〜Ｌdmに出力するので、正常に画像を表示することができる。

コントローラ１４はコモン制御信号を出力し、図７（ｂ）に示すように、電源回路がコモン制御信号にしたがって時刻ｔ３１以降にコモン電圧Ｖcomを対向電極に印加する。

データドライバ１３が信号電圧Ｖsig、コモン電圧ＶcomをＬＣＤに印加する時刻ｔ３１では、ノードＡ，Ｂのインピーダンスは低下し、電圧Ｖａ，Ｖｂは、安定している。

従って、ゲートラインＬg1〜ＬgnとデータラインＬd1〜Ｌdmとが重なる位置、ＬＣＤのコモン電極と重なる位置に、図１０に示すような寄生容量Ｃx2，Ｃx3が等価的に存在し、トランジスタＴ１７のドレイン−ゲート間、ゲート−ソース間に寄生容量Ｃx1，Ｃx4が存在していたとしても、誤動作は回避される。

特にゲートドライバ１２のシフト回路２１−１〜２１−ｎにおけるトランジスタＴ１１〜Ｔ１９が移動度の低いアモルファスシリコンＴＦＴであると、より顕著な効果を奏しうる。

上記実施形態１では、コントローラ１４は、電源電力が投入されてから、予め設定された初期安定用動作時間経過後に、スタート信号start1とクロック信号ｃｋ１，ｃｋ２とを供給するようにした。

しかし、コントローラ１４は、電源電力が投入されてから初期安定用動作時間後に、クロック信号ｃｋ１，ｃｋ２をゲートドライバ１２に出力し、その後、スタート信号start1を供給するようにしてもよい。

上記実施形態１，２では、図３に示すように構成されたシフト回路２１−ｋについて説明した。しかし、シフト回路はこのようなものに限られるものではなく、フリップフロップ回路であってもよい。

上記実施形態１，２では、電子機器を液晶表示装置として説明した。しかし、電子機器はこのものに限られるものではなく、例えば、有機ＥＬ素子を用いた発光装置であってもよい。

本発明の実施形態１に係る液晶表示装置の構成を示すブロック図である。 図１に示すゲートドライバが備えるシフトレジスタを示すブロック図である。 図２に示すシフトレジスタのシフト回路を示す回路図である。 図１に示すコントローラが実行するシーケンスと各信号の波形を示すタイミングチャートであり、（ａ），（ｂ）は、クロック信号波形、（ｃ）は、スタート信号、（ｄ）は、正の電源電圧電位、（ｅ）は、負の電源電圧電位、（ｆ）は、ノードＡの電圧電位、（ｇ）は、ノードＢの電圧電位、（ｈ），（ｉ）は、出力信号の信号波形を示す。 液晶表示装置の動作を示すタイミングチャートであり、（ａ），（ｂ）は、クロック信号、（ｃ）〜（ｆ）は、各シフト回路の出力信号を示す。 本発明の実施形態２に係るコントローラが実行するシーケンスと各信号の波形を示すタイミングチャートであり、（ａ）は、信号電圧波形、（ｂ）は、コモン電圧波形、（ｃ），（ｄ）は、クロック信号波形、（ｅ），（ｆ）は、スタート信号、（ｇ）は、正の電源電圧電位、（ｈ）は、負の電源電圧電位、（ｉ），（ｊ）は、２つのノードの電圧電位を示す。 実施形態２の応用例として、コントローラが実行するシーケンスと各信号の波形を示すタイミングチャートであり、（ａ）は、信号電圧波形、（ｂ）は、コモン電圧波形、（ｃ），（ｄ）は、クロック信号波形、（ｅ），（ｆ）は、スタート信号、（ｇ）は、正の電源電圧電位、（ｈ）は、負の電源電圧電位、（ｉ），（ｊ）は、出力信号の信号波形を示す。 従来のシフト回路の構成を示す回路図である。 図８に示すシフト回路の波形を示す波形図であり、（ａ）は、正の電源電圧電位、（ｂ）は、負の電源電圧電位、（ｃ）は、ノードＡの電圧電位、（ｄ）は、ノードＢの電圧電位を示す。 図８に示すシフト回路に存在する寄生容量及びこの寄生容量によって生じる問題点を説明するための図である。 図１０に示す寄生容量によって形成される各部の波形図（その１）であり、（ａ）はクロック信号波形、（ｂ）は、正の電源電圧電位、（ｃ）は、負の電源電圧電位、（ｄ）は、ノードＡの電圧電位、（ｅ）は、ノードＢの電圧電位を示す。 図１０に示す寄生容量によって形成される各部の波形図（その２）であり、（ａ）はデータ信号の信号電圧電位、（ｂ）は、コモン信号のコモン電圧電位、（ｃ）は、正の電源電圧電位、（ｄ）は、負の電源電圧電位、（ｅ）は、ノードＡの電圧電位、（ｆ）は、ノードＢの電圧電位を示す。 図１０に示す寄生容量によって、正常に出力されなくなった各段のシフト回路の出力信号を示すタイミングチャートである。

符号の説明

１・・・液晶表示装置、１２・・・ゲートドライバ、１３・・・データドライバ、１４・・・コントローラ

Claims (9)

1. 電源電圧、スタート信号及びクロック信号が供給されることによって出力信号を出力するシフトレジスタに、前記電源電圧が印加開始されてから初期安定用動作時間経過後に、前記スタート信号又は前記クロック信号の供給を開始する制御部を備えた、
   ことを特徴とする駆動制御回路。
2. 前記電源電圧によって前記シフトレジスタの内部のトランジスタに接続されたノードの電位が安定する前記初期安定用動作時間が経過した後、前記制御部は前記スタート信号及び前記クロック信号を前記シフトレジスタに供給開始する、
   ことを特徴とする請求項１に記載の駆動制御回路。
3. 前記初期安定用動作時間は、前記電源電圧が印加開始されたときから１ミリ秒以上が経過したときである、
   ことを特徴とする請求項２に記載の駆動制御回路。
4. 前記制御部は、前記初期安定用動作時間が経過した後、前記シフトレジスタの出力信号の出力開始に同期してデータドライバが表示信号を出力開始するように、前記データドライバに前記データドライバ用スタート信号及び表示データ信号を出力する、
   ことを特徴とする請求項１乃至３のいずれか１項に記載の駆動制御回路。
5. 前記制御部は、前記初期安定用動作時間が経過した後、前記クロック信号を前記シフトレジスタに供給を開始し、１フレーム期間分以上の前記クロック信号を前記シフトレジスタに供給してから、次の１フレーム期間の前記シフトレジスタの出力信号の出力開始に同期してデータドライバが表示信号を出力開始するように、前記データドライバに前記データドライバ用スタート信号及び表示データ信号を出力する、
   ことを特徴とする請求項１乃至４のいずれか１項に記載の駆動制御回路。
6. 表示素子を備えて行列配置された複数の画素回路と、
   第１のスタート信号が供給されて行を選択する行選択信号を生成して順次、前記複数の画素回路に出力し、前記複数の画素回路を行毎に選択する行選択ドライバと、
   前記行選択ドライバに電源電圧が印加開始されてから初期安定用動作時間が経過してから、前記第１のスタート信号を前記行選択ドライバに供給して動作を開始させる制御部と、を備えた、
   ことを特徴とする電子機器。
7. 表示データ信号に基づく表示信号を、第２のスタート信号が供給されることによって、前記行選択ドライバが選択した行の複数の画素回路に供給開始する信号供給ドライバを備え、
   前記制御部は、前記初期安定用動作時間が経過してから、前記第２のスタート信号を前記列選択ドライバに供給して動作を開始させる、
   ことを特徴とする請求項６に記載の電子機器。
8. 表示データ信号に基づく表示信号を、第２のスタート信号が供給されることによって、前記行選択ドライバが選択した行の複数の画素回路に供給開始する信号供給ドライバを備え、
   前記行選択ドライバは、入力されたクロック信号を出力信号として出力し、
   前記制御部は、１フレーム期間分以上の前記クロック信号を前記行選択ドライバに供給してから、次の１フレーム期間の前記行選択ドライバの出力信号の出力開始に同期して前記信号供給ドライバが表示信号を出力開始するように、前記信号供給ドライバに前記第２のスタート信号及び表示データ信号を出力する、
   ことを特徴とする請求項６に記載の電子機器。
9. シフトレジスタにスタート信号を供給する駆動制御回路の駆動方法であって、
   前記シフトレジスタに前記電源電圧が印加開始されてから初期安定用動作時間経過後に、前記スタート信号を前記シフトレジスタに供給する、
   ことを特徴とする駆動制御回路の駆動方法。

Images