JP2002175062A - 表示装置用駆動装置 - Google Patents
表示装置用駆動装置Info
- Publication number
- JP2002175062A JP2002175062A JP2001288686A JP2001288686A JP2002175062A JP 2002175062 A JP2002175062 A JP 2002175062A JP 2001288686 A JP2001288686 A JP 2001288686A JP 2001288686 A JP2001288686 A JP 2001288686A JP 2002175062 A JP2002175062 A JP 2002175062A
- Authority
- JP
- Japan
- Prior art keywords
- power
- power supply
- output
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 表示装置などの電源システムにおいて、表示
を可能としつつ簡単な構成でパワーセーブモードに対応
可能とする。 【解決手段】 パワーセーブモード時において、電源回
路350の発生する駆動回路100及びLCD200等
の電源電圧をタイマー回路260あるいは計数回路など
の計時手段により、所定期間毎にオンオフ制御する。こ
れによりパワーセーブモード時は、電源オフ制御により
消費電力の低減を図り、かつ特別な操作をしなくても所
定周期毎に表示することができる。また、電源オフ制御
の前に、表示パネル内へのゲート選択信号の出力を停止
することで、電源オフ後にもしばらくオフ前の表示を維
持することができる。
を可能としつつ簡単な構成でパワーセーブモードに対応
可能とする。 【解決手段】 パワーセーブモード時において、電源回
路350の発生する駆動回路100及びLCD200等
の電源電圧をタイマー回路260あるいは計数回路など
の計時手段により、所定期間毎にオンオフ制御する。こ
れによりパワーセーブモード時は、電源オフ制御により
消費電力の低減を図り、かつ特別な操作をしなくても所
定周期毎に表示することができる。また、電源オフ制御
の前に、表示パネル内へのゲート選択信号の出力を停止
することで、電源オフ後にもしばらくオフ前の表示を維
持することができる。
Description
【0001】
【発明の属する技術分野】この発明は、表示装置、特に
パワーセーブ要求に対応した表示装置のための駆動装置
に関する。
パワーセーブ要求に対応した表示装置のための駆動装置
に関する。
【0002】
【従来の技術】液晶表示装置や有機EL表示装置等に代
表される平面表示装置は、薄型で軽量かつ低消費電力で
あることから、携帯電話などの携帯機器の表示装置とし
て優れており、多くの携帯機器に用いられている。
表される平面表示装置は、薄型で軽量かつ低消費電力で
あることから、携帯電話などの携帯機器の表示装置とし
て優れており、多くの携帯機器に用いられている。
【0003】液晶表示装置は、一対の基板間に液晶が封
入されて構成された液晶表示(LCD)パネルと、この
LCDパネルを駆動する駆動回路と、該駆動回路及びL
CDパネルに必要な電源電圧を供給する電源回路を備え
る。またLCDは、自発光ではないため、反射型LCD
以外の透過型及び半透過型LCDではパネル後方などに
光源が設けられている。
入されて構成された液晶表示(LCD)パネルと、この
LCDパネルを駆動する駆動回路と、該駆動回路及びL
CDパネルに必要な電源電圧を供給する電源回路を備え
る。またLCDは、自発光ではないため、反射型LCD
以外の透過型及び半透過型LCDではパネル後方などに
光源が設けられている。
【0004】上記携帯電話等の携帯機器においては、消
費電力低減の要求が非常に強く、液晶表示装置では、従
来この要求に対応するため、待機時などには、最も電力
消費の大きい光源を消灯する工夫がなされている。
費電力低減の要求が非常に強く、液晶表示装置では、従
来この要求に対応するため、待機時などには、最も電力
消費の大きい光源を消灯する工夫がなされている。
【0005】また、表示装置についてもさらなる消費電
力の低下が求められる場合には、さらに、待機時に、上
記電源回路を制御し、装置電源をオフ制御することが考
えられている。
力の低下が求められる場合には、さらに、待機時に、上
記電源回路を制御し、装置電源をオフ制御することが考
えられている。
【0006】
【発明が解決しようとする課題】しかしながら、パワー
セーブ時に、電源をオフしてしまうと、表示を見ること
ができなくなる。携帯電話を例に挙げると、非通話時等
にパワーセーブモードになると、内蔵する時計の示す時
刻や電波受信状態などを表示したくとも、表示電源がオ
フ制御されているので何も表示できない。従って、表示
が見たい場合には、何らかの表示オンのための操作を行
わねばならず不便である。
セーブ時に、電源をオフしてしまうと、表示を見ること
ができなくなる。携帯電話を例に挙げると、非通話時等
にパワーセーブモードになると、内蔵する時計の示す時
刻や電波受信状態などを表示したくとも、表示電源がオ
フ制御されているので何も表示できない。従って、表示
が見たい場合には、何らかの表示オンのための操作を行
わねばならず不便である。
【0007】上記課題を解決するために、この発明は、
パワーセーブモードに対応しつつ、かつパワーセーブ時
にも表示を見ることのできる表示装置を実現することを
目的とする。
パワーセーブモードに対応しつつ、かつパワーセーブ時
にも表示を見ることのできる表示装置を実現することを
目的とする。
【0008】
【課題を解決するための手段】上記目的を達成するため
にこの発明は、以下のような特徴を有する。
にこの発明は、以下のような特徴を有する。
【0009】まず、本発明に係る表示装置用駆動装置で
は、表示装置用駆動装置において、複数の画素が形成さ
れた表示パネルを駆動するための駆動回路と、前記表示
パネル、前記駆動回路のための電源電圧を発生する電源
回路と、有し、パワーセーブが命ぜられると、前記表示
パネル又は前記駆動回路のいずれか又は両方に供給する
電源電圧を、所定期間毎にオンオフ制御することを特徴
とする。
は、表示装置用駆動装置において、複数の画素が形成さ
れた表示パネルを駆動するための駆動回路と、前記表示
パネル、前記駆動回路のための電源電圧を発生する電源
回路と、有し、パワーセーブが命ぜられると、前記表示
パネル又は前記駆動回路のいずれか又は両方に供給する
電源電圧を、所定期間毎にオンオフ制御することを特徴
とする。
【0010】また本発明の他の特徴は、上記駆動装置に
おいて、さらに、計時手段を備え、該計時手段の計時結
果に応じて前記電源回路が電源電圧をオンオフすること
である。
おいて、さらに、計時手段を備え、該計時手段の計時結
果に応じて前記電源回路が電源電圧をオンオフすること
である。
【0011】このようにパワーセーブが命令されたとき
に、電源電圧を所定周期オンオフ制御する。電源電圧が
オフ制御されれば、駆動回路や表示パネルでの電力消費
がなくなり、表示装置における消費電力をセーブするこ
とができる。そして、パワーセーブ時であっても、所定
期間ごとに電源電圧がオン制御されるため、操作者は、
特別な操作をすることなく表示を定期的に見ることがで
きる。
に、電源電圧を所定周期オンオフ制御する。電源電圧が
オフ制御されれば、駆動回路や表示パネルでの電力消費
がなくなり、表示装置における消費電力をセーブするこ
とができる。そして、パワーセーブ時であっても、所定
期間ごとに電源電圧がオン制御されるため、操作者は、
特別な操作をすることなく表示を定期的に見ることがで
きる。
【0012】また、本発明の他の特徴は、上記駆動装置
において、前記表示パネルは、複数の画素と、該画素を
選択するための選択ラインと該画素にデータを供給する
ためのデータラインとを備え、パワーセーブが命ぜられ
ると、データ書込み画素を選択するために前記選択ライ
ンに出力される選択信号を全選択ラインについて出力停
止する停止制御手段を備え、前記停止制御手段によって
前記選択信号の出力を停止してから前記電源電圧をオフ
制御することである。
において、前記表示パネルは、複数の画素と、該画素を
選択するための選択ラインと該画素にデータを供給する
ためのデータラインとを備え、パワーセーブが命ぜられ
ると、データ書込み画素を選択するために前記選択ライ
ンに出力される選択信号を全選択ラインについて出力停
止する停止制御手段を備え、前記停止制御手段によって
前記選択信号の出力を停止してから前記電源電圧をオフ
制御することである。
【0013】選択信号の出力を停止してから電源電圧を
オフ制御すれば、例えば、各画素にスイッチ素子の形成
されたアクティブマトリクス型パネルにおいて、電源電
圧が低下する前に、スイッチ素子が確実にオフ制御され
ることとなる。各画素は、スイッチ素子がオフしてから
も容量成分によって、スイッチ素子オン時に画素に書き
込まれたデータを所定期間保持することができる。よっ
て、選択信号の出力を全選択ラインで停止させてから、
電源電圧をオフすれば、電源オフであるにも関わらず、
各画素は通常動作時の非選択期間と同様、しばらくの
間、直前まで保持していたデータに基づいた表示を行う
ことができる。
オフ制御すれば、例えば、各画素にスイッチ素子の形成
されたアクティブマトリクス型パネルにおいて、電源電
圧が低下する前に、スイッチ素子が確実にオフ制御され
ることとなる。各画素は、スイッチ素子がオフしてから
も容量成分によって、スイッチ素子オン時に画素に書き
込まれたデータを所定期間保持することができる。よっ
て、選択信号の出力を全選択ラインで停止させてから、
電源電圧をオフすれば、電源オフであるにも関わらず、
各画素は通常動作時の非選択期間と同様、しばらくの
間、直前まで保持していたデータに基づいた表示を行う
ことができる。
【0014】
【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態(以下実施形態という)について説明す
る。
適な実施の形態(以下実施形態という)について説明す
る。
【0015】[実施形態1]図1は、実施形態1に係る
パワーセーブモード対応型表示装置の概略構成を示して
いる。この表示装置は、例えば携帯電話に搭載されるL
CDなどの平面表示装置である。液晶表示装置は、一対
の基板間に液晶が封入されて構成された液晶表示(LC
D)パネル200と、このLCDパネル200を駆動す
る駆動回路100と、駆動回路100及びLCDパネル
200に必要な電源電圧を供給する電源回路350を備
え、さらに、本実施形態では、タイマー回路260を有
する。
パワーセーブモード対応型表示装置の概略構成を示して
いる。この表示装置は、例えば携帯電話に搭載されるL
CDなどの平面表示装置である。液晶表示装置は、一対
の基板間に液晶が封入されて構成された液晶表示(LC
D)パネル200と、このLCDパネル200を駆動す
る駆動回路100と、駆動回路100及びLCDパネル
200に必要な電源電圧を供給する電源回路350を備
え、さらに、本実施形態では、タイマー回路260を有
する。
【0016】タイマー回路260は、パワーセーブ制御
信号が供給されると、計時動作を開始し、所定期間経過
すると電源制御信号を電源回路350に供給し、電源回
路350はこの制御信号を受けることで後述するように
電源電圧をオフをする。
信号が供給されると、計時動作を開始し、所定期間経過
すると電源制御信号を電源回路350に供給し、電源回
路350はこの制御信号を受けることで後述するように
電源電圧をオフをする。
【0017】駆動回路100は、供給されるRGBデジ
タルデータをラッチするラッチ回路10、ラッチしたデ
ータをアナログデータに変換するデジタルアナログ(D
/A)変換回路12、変換されたアナログデータを増幅
し液晶表示パネル200にR,G,Bアナログ表示デー
タとして供給するアンプ14、タイミングコントローラ
(T/C)400を備える。このT/C400は、ドッ
トクロックDOTCLK、水平同期信号Hsync、垂直同期信号V
sync等のタイミング信号に基づいて、液晶表示パネル2
00での表示に適したタイミング信号を発生している。
タルデータをラッチするラッチ回路10、ラッチしたデ
ータをアナログデータに変換するデジタルアナログ(D
/A)変換回路12、変換されたアナログデータを増幅
し液晶表示パネル200にR,G,Bアナログ表示デー
タとして供給するアンプ14、タイミングコントローラ
(T/C)400を備える。このT/C400は、ドッ
トクロックDOTCLK、水平同期信号Hsync、垂直同期信号V
sync等のタイミング信号に基づいて、液晶表示パネル2
00での表示に適したタイミング信号を発生している。
【0018】電源回路350は、必要に応じて複数の電
源電圧を発生しており、ここでは、VDD1、VDD2
を発生している。VDD1は、低電圧駆動に適したCM
OS論理回路で構成され、デジタル信号処理を行う上述
のラッチ回路10に供給され、VDD1より高電圧のV
DD2は、D/A変換回路12、アンプ14、及びLC
Dパネル200に供給されている。
源電圧を発生しており、ここでは、VDD1、VDD2
を発生している。VDD1は、低電圧駆動に適したCM
OS論理回路で構成され、デジタル信号処理を行う上述
のラッチ回路10に供給され、VDD1より高電圧のV
DD2は、D/A変換回路12、アンプ14、及びLC
Dパネル200に供給されている。
【0019】電源回路350の構成について説明する。
図2(a)及び(b)はそれぞれ、上記複数の電圧のう
ち、電圧VDD2を発生する従来の電源回路の構成を示
しており、図2(a)に示す電源回路350は、スイッ
チングレギュレータ型、図2(b)に示す電源回路35
0はチャージポンプ型回路である。
図2(a)及び(b)はそれぞれ、上記複数の電圧のう
ち、電圧VDD2を発生する従来の電源回路の構成を示
しており、図2(a)に示す電源回路350は、スイッ
チングレギュレータ型、図2(b)に示す電源回路35
0はチャージポンプ型回路である。
【0020】図2(a)のスイッチングレギュレータ型
の電源回路350は、入出力の間にこの順に設けられた
コイルL1及びダイオードD1、所定パルス信号を発振
する発振回路35s、発振回路35sからのパルス信号
をゲートに受けるトランジスタTr36を備える昇圧部
351を有し、発振回路35sからのパルス信号によっ
てトランジスタTr36をオンオフ制御することで、コ
イルL1及びダイオードD1において入力電圧VINを昇
圧しており、得られた昇圧電源電圧VDD2は、液晶駆
動回路100やLCDパネル200に動作電源として供
給されている。また、電源回路350は、その出力端と
グランドとの間に、分圧抵抗R37及びR38を有し、
コンパレータ36がこの抵抗R37とR38との間の分
圧と基準電圧Vrefとを比較して比較信号を出力する。
そして、コンパレータ36からの出力電圧VDD2に応
じた比較信号に基づいて発振回路35sの発振周波数を
制御することで、出力電圧VDD2が安定するように制
御している。
の電源回路350は、入出力の間にこの順に設けられた
コイルL1及びダイオードD1、所定パルス信号を発振
する発振回路35s、発振回路35sからのパルス信号
をゲートに受けるトランジスタTr36を備える昇圧部
351を有し、発振回路35sからのパルス信号によっ
てトランジスタTr36をオンオフ制御することで、コ
イルL1及びダイオードD1において入力電圧VINを昇
圧しており、得られた昇圧電源電圧VDD2は、液晶駆
動回路100やLCDパネル200に動作電源として供
給されている。また、電源回路350は、その出力端と
グランドとの間に、分圧抵抗R37及びR38を有し、
コンパレータ36がこの抵抗R37とR38との間の分
圧と基準電圧Vrefとを比較して比較信号を出力する。
そして、コンパレータ36からの出力電圧VDD2に応
じた比較信号に基づいて発振回路35sの発振周波数を
制御することで、出力電圧VDD2が安定するように制
御している。
【0021】図2(b)のチャージポンプ型の電源回路
350は、2つのキャパシタC1,C2と、このキャパ
シタへの入力電圧の供給ルートを切り換えるキャパシタ
用スイッチSW1〜SW4、該スイッチSW1〜SW4
の切替を制御するためのパルス信号を発生する発振回路
35c、ANDゲート37及びNANDゲート39を備
えている。
350は、2つのキャパシタC1,C2と、このキャパ
シタへの入力電圧の供給ルートを切り換えるキャパシタ
用スイッチSW1〜SW4、該スイッチSW1〜SW4
の切替を制御するためのパルス信号を発生する発振回路
35c、ANDゲート37及びNANDゲート39を備
えている。
【0022】発振回路35cは、例えばデューティ比1
/2のパルス信号を発生し、このパルス信号がANDゲ
ート37を介してスイッチSW1及びSW2に供給さ
れ、NANDゲート39を介してスイッチSW3及びS
W4に供給され、スイッチSW1及びSW2と、スイッ
チSW3及びSW4とを交互に開閉している。
/2のパルス信号を発生し、このパルス信号がANDゲ
ート37を介してスイッチSW1及びSW2に供給さ
れ、NANDゲート39を介してスイッチSW3及びS
W4に供給され、スイッチSW1及びSW2と、スイッ
チSW3及びSW4とを交互に開閉している。
【0023】スイッチSW3及びSW4が閉じると、キ
ャパシタC1の図中上側の電極に入力電圧VINが印加さ
れ、下側の電極はグランド(GND)電位となってキャ
パシタC1が充電される。次のタイミングでスイッチS
W3及びSW4が開いて反対にスイッチSW1及びSW
2が閉じると、キャパシタC1の図中の下側電極に入力
電圧VINが印加され、キャパシタC1の上側電極の電位
が入力電圧VINの2倍の電位まで昇圧され、キャパシタ
C1の上側電極とキャパシタC2との間から引き出され
た出力端から入力電圧VINの2倍の出力電圧VDD2を
得ている。
ャパシタC1の図中上側の電極に入力電圧VINが印加さ
れ、下側の電極はグランド(GND)電位となってキャ
パシタC1が充電される。次のタイミングでスイッチS
W3及びSW4が開いて反対にスイッチSW1及びSW
2が閉じると、キャパシタC1の図中の下側電極に入力
電圧VINが印加され、キャパシタC1の上側電極の電位
が入力電圧VINの2倍の電位まで昇圧され、キャパシタ
C1の上側電極とキャパシタC2との間から引き出され
た出力端から入力電圧VINの2倍の出力電圧VDD2を
得ている。
【0024】以上のような構成の電源回路350は、そ
れぞれパワーセーブモードに対応しており、本実施形態
では、パワーセーブモードに移行すると周期的に電源電
圧をオンオフする。そして、そのそのオンオフの期間を
タイマー回路260が計時して制御している。
れぞれパワーセーブモードに対応しており、本実施形態
では、パワーセーブモードに移行すると周期的に電源電
圧をオンオフする。そして、そのそのオンオフの期間を
タイマー回路260が計時して制御している。
【0025】図3は、本実施形態におけるタイマー回路
260の構成を示している。タイマー回路260は、発
振回路262、カウンタ264、デコーダ266、アン
ドゲート268を有し、カウンタ264は、発振回路2
62から一定周期で出力されるパルスをカウントし、カ
ウント値を出力する。デコーダ266は、そのカウント
値を解析して、値に応じてHレベル又はLレベルの信号
をアンドゲート268の一方の入力に供給する。
260の構成を示している。タイマー回路260は、発
振回路262、カウンタ264、デコーダ266、アン
ドゲート268を有し、カウンタ264は、発振回路2
62から一定周期で出力されるパルスをカウントし、カ
ウント値を出力する。デコーダ266は、そのカウント
値を解析して、値に応じてHレベル又はLレベルの信号
をアンドゲート268の一方の入力に供給する。
【0026】アンドゲート268の他方の入力には、パ
ワーセーブ制御信号が供給されており、パワーセーブ制
御信号がパワーセーブモードを示すHレベルの時は、該
アンドゲート268の出力は、デコーダ回路266の出
力レベルと等しくなる。また、パワーセーブ制御信号が
通常モードを示すLレベルであれば、アンドゲート26
8の出力はLレベルに固定される。
ワーセーブ制御信号が供給されており、パワーセーブ制
御信号がパワーセーブモードを示すHレベルの時は、該
アンドゲート268の出力は、デコーダ回路266の出
力レベルと等しくなる。また、パワーセーブ制御信号が
通常モードを示すLレベルであれば、アンドゲート26
8の出力はLレベルに固定される。
【0027】図2(a)、(b)いずれの電源回路35
0も、タイマー回路260のアンドゲート出力をオンオ
フ(ON/OFF)信号として受けており、図2(a)
の電源回路350の場合、アンドゲート268の出力が
Lレベルのとき、通常通りに動作して、電源電圧VDD
1、VDD2を発生し、アンドゲート268の出力がH
になると電源電圧の発生を停止する。
0も、タイマー回路260のアンドゲート出力をオンオ
フ(ON/OFF)信号として受けており、図2(a)
の電源回路350の場合、アンドゲート268の出力が
Lレベルのとき、通常通りに動作して、電源電圧VDD
1、VDD2を発生し、アンドゲート268の出力がH
になると電源電圧の発生を停止する。
【0028】この図2(a)の電源回路350では、オ
ンオフ信号がLレベルのとき、発振回路35sが発振動
作し、トランジスタTr37がオンして、入出力経路に
設けられたトランジスタTr35をオンさせる。ここ
で、電源回路350の出力端とグランドとの間に接続さ
れたトランジスタTr38は、この時オフ制御されてい
る。従って、オンオフ信号がLレベルの時は、入力電圧
VINを昇圧部351で昇圧して得られた電圧VDD1
や、VDD2が出力される。
ンオフ信号がLレベルのとき、発振回路35sが発振動
作し、トランジスタTr37がオンして、入出力経路に
設けられたトランジスタTr35をオンさせる。ここ
で、電源回路350の出力端とグランドとの間に接続さ
れたトランジスタTr38は、この時オフ制御されてい
る。従って、オンオフ信号がLレベルの時は、入力電圧
VINを昇圧部351で昇圧して得られた電圧VDD1
や、VDD2が出力される。
【0029】一方、オンオフ信号がHレベルとなると、
発振回路35sが発振動作を停止し、トランジスタTr
37がオフしてトランジスタTr35がオフ制御される
ので、昇圧部351からの出力が絶たれる。また、トラ
ンジスタTr38がオンするため、出力端がグランドに
接続されることとなり、電源回路350からの出力電圧
が0V、電源電圧がオフ制御される。
発振回路35sが発振動作を停止し、トランジスタTr
37がオフしてトランジスタTr35がオフ制御される
ので、昇圧部351からの出力が絶たれる。また、トラ
ンジスタTr38がオンするため、出力端がグランドに
接続されることとなり、電源回路350からの出力電圧
が0V、電源電圧がオフ制御される。
【0030】一方、図2(b)の電源回路350は、タ
イマー回路260のアンドゲート268の反転出力をオ
ンオフ信号として受ける。そして、アンドゲート268
の出力がLレベル(反転出力がH)のとき、通常通りに
パルス信号を発生し、スイッチSW1及びSW2と、S
W3及びSW4とが交互に切り替え制御され、チャージ
ポンプが機能して入力電圧VINより高い出力電圧VDD
2又はVDD1を得る。また、タイマー回路260のア
ンドゲート268の出力がHレベル(反転出力がL)の
ときは、発振回路35cが動作を停止し、ANDゲート
37の出力がLレベルに固定され、NANDゲート39
の出力がHレベルに固定されるため、キャパシタC1及
びC2が放電されて出力電圧が低下し、電源回路35
0、すなわち電源電圧がオフ制御される。
イマー回路260のアンドゲート268の反転出力をオ
ンオフ信号として受ける。そして、アンドゲート268
の出力がLレベル(反転出力がH)のとき、通常通りに
パルス信号を発生し、スイッチSW1及びSW2と、S
W3及びSW4とが交互に切り替え制御され、チャージ
ポンプが機能して入力電圧VINより高い出力電圧VDD
2又はVDD1を得る。また、タイマー回路260のア
ンドゲート268の出力がHレベル(反転出力がL)の
ときは、発振回路35cが動作を停止し、ANDゲート
37の出力がLレベルに固定され、NANDゲート39
の出力がHレベルに固定されるため、キャパシタC1及
びC2が放電されて出力電圧が低下し、電源回路35
0、すなわち電源電圧がオフ制御される。
【0031】上述のように、タイマー回路260からの
出力は、パワーセーブモード時に、デコーダ回路266
の出力レベルと同じように変化する。従って、図2
(a)、(b)いずれの電源回路350の場合も、タイ
マー回路260からの出力レベルの変化に応じて電源電
圧の発生、停止を繰り返す。
出力は、パワーセーブモード時に、デコーダ回路266
の出力レベルと同じように変化する。従って、図2
(a)、(b)いずれの電源回路350の場合も、タイ
マー回路260からの出力レベルの変化に応じて電源電
圧の発生、停止を繰り返す。
【0032】ここで、パワーセーブモード時に、電源電
圧を1秒おきにオンオフ制御する場合について説明す
る。発振回路262の発振周波数が1kHz(1周期1
msec)の時、カウンタ264は、カウント値が「2
000」になったときリセットされるように設定する。
また、デコーダ回路266は、カウンタ264のカウン
ト値が「1000」の時Hレベルを出力し、「200
0」のときLレベルを出力するように構成する。上述の
ように、パワーセーブモード時、パワーセーブ制御信号
がHレベルとなって、アンドゲート268の出力はデコ
ーダ回路266の出力と等しくなるため、電源回路35
0に供給されるオンオフ信号は、カウンタ264のカウ
ント値「1000」、「2000」の時にそのH,Lが
変化し、電源回路は1秒毎に電源電圧にオンオフするこ
ととなる。また、パワーセーブ制御信号が通常動作モー
ドを示すLのときは、タイマー回路260から電源回路
350への出力はLに維持されるため、電源回路350
は常時オンして電源電圧VDD1及びVDD2を発生す
る。
圧を1秒おきにオンオフ制御する場合について説明す
る。発振回路262の発振周波数が1kHz(1周期1
msec)の時、カウンタ264は、カウント値が「2
000」になったときリセットされるように設定する。
また、デコーダ回路266は、カウンタ264のカウン
ト値が「1000」の時Hレベルを出力し、「200
0」のときLレベルを出力するように構成する。上述の
ように、パワーセーブモード時、パワーセーブ制御信号
がHレベルとなって、アンドゲート268の出力はデコ
ーダ回路266の出力と等しくなるため、電源回路35
0に供給されるオンオフ信号は、カウンタ264のカウ
ント値「1000」、「2000」の時にそのH,Lが
変化し、電源回路は1秒毎に電源電圧にオンオフするこ
ととなる。また、パワーセーブ制御信号が通常動作モー
ドを示すLのときは、タイマー回路260から電源回路
350への出力はLに維持されるため、電源回路350
は常時オンして電源電圧VDD1及びVDD2を発生す
る。
【0033】以上のような構成により、パワーセーブモ
ード時、タイマー回路260が所定期間を計時して電源
回路350を周期的にオンオフ制御することができる。
電源回路がオフされて、表示装置の駆動回路100やL
CDパネル200への電源電圧VDD1及びVDD2の
供給を停止すれば、駆動回路100やLCDパネル20
0での電力消費をなくすことができる。そして、周期的
にこの電源回路350がオン制御されるため、そのとき
表示パネルは、所望の表示が行われ、操作者は特別操作
しなくても周期的に表示を見ることができる。
ード時、タイマー回路260が所定期間を計時して電源
回路350を周期的にオンオフ制御することができる。
電源回路がオフされて、表示装置の駆動回路100やL
CDパネル200への電源電圧VDD1及びVDD2の
供給を停止すれば、駆動回路100やLCDパネル20
0での電力消費をなくすことができる。そして、周期的
にこの電源回路350がオン制御されるため、そのとき
表示パネルは、所望の表示が行われ、操作者は特別操作
しなくても周期的に表示を見ることができる。
【0034】[実施形態2]図4は、実施形態2に係る
パワーセーブモード対応型表示装置の概略構成を示して
いる。上述の実施形態1と相違する点は、パワーセーブ
モード時における計時手段である。本実施形態では、駆
動回路100に計時手段として計数回路290を備え
る。図5は、この計数回路290の構成を示している。
計数回路290は、垂直同期信号Vsyncをカウントする
カウンタ292、カウンタ292のカウント値を解析し
て、値に応じてHレベル又はLレベルの信号を出力する
デコーダ回路294、及びアンドゲート296を備え
る。アンドゲート296の一方の入力には、デコーダ回
路294からの出力信号が供給され、他方の入力には、
パワーセーブ制御信号が供給されている。従って、アン
ドゲート296の出力は、パワーセーブ制御信号がパワ
ーセーブモードを示すHレベルの時、デコーダ回路29
4の出力レベルと等しくなる。また、パワーセーブ制御
信号が通常モードを示すLレベルであれば、アンドゲー
ト296の出力はLレベルに固定される。そして、この
アンドゲート296の出力は、計数回路290からのオ
ンオフ信号として、上記実施形態1と同様に、図2
(a)、(b)に示すような電源回路350に供給され
ている。
パワーセーブモード対応型表示装置の概略構成を示して
いる。上述の実施形態1と相違する点は、パワーセーブ
モード時における計時手段である。本実施形態では、駆
動回路100に計時手段として計数回路290を備え
る。図5は、この計数回路290の構成を示している。
計数回路290は、垂直同期信号Vsyncをカウントする
カウンタ292、カウンタ292のカウント値を解析し
て、値に応じてHレベル又はLレベルの信号を出力する
デコーダ回路294、及びアンドゲート296を備え
る。アンドゲート296の一方の入力には、デコーダ回
路294からの出力信号が供給され、他方の入力には、
パワーセーブ制御信号が供給されている。従って、アン
ドゲート296の出力は、パワーセーブ制御信号がパワ
ーセーブモードを示すHレベルの時、デコーダ回路29
4の出力レベルと等しくなる。また、パワーセーブ制御
信号が通常モードを示すLレベルであれば、アンドゲー
ト296の出力はLレベルに固定される。そして、この
アンドゲート296の出力は、計数回路290からのオ
ンオフ信号として、上記実施形態1と同様に、図2
(a)、(b)に示すような電源回路350に供給され
ている。
【0035】次に、パワーセーブモード時における電源
制御タイミングとして、該電源電圧を60フレーム毎に
オンオフ制御する場合を例に挙げて説明する。上述のよ
うにカウンタ292には、垂直同期信号Vsyncが供給さ
れ、カウンタ292は、カウント値が「120」になっ
たときリセットされるように設定する。また、デコーダ
回路294は、カウンタ292のカウント値が「60」
の時Hレベルを出力し、「120」のときLレベルを出
力するように構成する。このため、パワーセーブモード
時、パワーセーブ制御信号がHレベルとなって、アンド
ゲート296の出力がデコーダ回路294の出力と等し
くなる。従って、電源回路350に供給されるオンオフ
信号は、カウンタ292のカウント値が「60」、「1
20」の時、つまり60フレーム毎にそのH,Lが変化
し、電源回路350は60フレーム毎にオンオフする。
なお、パワーセーブ制御信号が通常動作モードを示すL
のときは、タイマー回路290から電源回路350への
出力はLに維持されるため、電源回路350は常時オン
して電源電圧VDD1及びVDD2を発生する。
制御タイミングとして、該電源電圧を60フレーム毎に
オンオフ制御する場合を例に挙げて説明する。上述のよ
うにカウンタ292には、垂直同期信号Vsyncが供給さ
れ、カウンタ292は、カウント値が「120」になっ
たときリセットされるように設定する。また、デコーダ
回路294は、カウンタ292のカウント値が「60」
の時Hレベルを出力し、「120」のときLレベルを出
力するように構成する。このため、パワーセーブモード
時、パワーセーブ制御信号がHレベルとなって、アンド
ゲート296の出力がデコーダ回路294の出力と等し
くなる。従って、電源回路350に供給されるオンオフ
信号は、カウンタ292のカウント値が「60」、「1
20」の時、つまり60フレーム毎にそのH,Lが変化
し、電源回路350は60フレーム毎にオンオフする。
なお、パワーセーブ制御信号が通常動作モードを示すL
のときは、タイマー回路290から電源回路350への
出力はLに維持されるため、電源回路350は常時オン
して電源電圧VDD1及びVDD2を発生する。
【0036】以上のような構成によっても、パワーセー
ブモード時、所定周期毎に電源回路350をオンオフ制
御することができ、電源回路のオフにより、駆動回路1
00やLCDパネル200での電力消費をなくし、その
場合でも、操作者が操作することなく、周期的に、表示
を見ることができる。
ブモード時、所定周期毎に電源回路350をオンオフ制
御することができ、電源回路のオフにより、駆動回路1
00やLCDパネル200での電力消費をなくし、その
場合でも、操作者が操作することなく、周期的に、表示
を見ることができる。
【0037】[実施形態3]本実施形態では、上記実施
形態1及び2と同様に、パワーセーブモード時に、周期
的に電源電圧VDD1及びVDD2をオンオフ制御する
が、さらに、電源電圧をオフ制御する前に、LCD20
0の各画素を選択するための選択ライン(ゲートライ
ン)に対する選択信号の出力を停止する。このような制
御を行うことで、オフ後に非制御下で選択信号が選択ラ
インに出力され、電源オフ直前まで各画素に書き込まれ
ていたデータが消えることを防ぐ。LCD200におい
ては、画素内の容量成分の存在により、選択時に各画素
に書き込まれたデータ信号を非選択期間中であっても、
所定期間保持でき、その間は表示を継続することができ
る。本実施形態では、電源電圧をオフする前に、表示パ
ネル内で、選択信号が全選択ラインについて出力停止と
なるよう制御することで、各画素を確実に非選択状態と
する。すると、この非選択状態となったタイミングから
所定期間、画素の容量成分の働きによって、電源がオフ
されても、表示を維持することを可能としている。
形態1及び2と同様に、パワーセーブモード時に、周期
的に電源電圧VDD1及びVDD2をオンオフ制御する
が、さらに、電源電圧をオフ制御する前に、LCD20
0の各画素を選択するための選択ライン(ゲートライ
ン)に対する選択信号の出力を停止する。このような制
御を行うことで、オフ後に非制御下で選択信号が選択ラ
インに出力され、電源オフ直前まで各画素に書き込まれ
ていたデータが消えることを防ぐ。LCD200におい
ては、画素内の容量成分の存在により、選択時に各画素
に書き込まれたデータ信号を非選択期間中であっても、
所定期間保持でき、その間は表示を継続することができ
る。本実施形態では、電源電圧をオフする前に、表示パ
ネル内で、選択信号が全選択ラインについて出力停止と
なるよう制御することで、各画素を確実に非選択状態と
する。すると、この非選択状態となったタイミングから
所定期間、画素の容量成分の働きによって、電源がオフ
されても、表示を維持することを可能としている。
【0038】図6は、このような実施形態3に係るアク
ティブマトリクス型LCDの構成例を示している。な
お、図6において、上述の実施形態1において既に説明
した構成と同一の部分には同一符号を付し説明を省略す
る。図6において、タイマー回路270は、実施形態1
のタイマー回路260と同様の構成で、パワーセーブ制
御信号がパワーセーブモードを示すHレベルの時、図3
のカウンタ264による発振パルスの所定数のカウント
アップによって決定される周期で、出力がHとLで切り
替わるタイマー信号を出力する。パワーセーブ制御信号
が通常モードを示すLレベルであれば、タイマー回路2
70からのタイマー信号はLレベルを維持する。
ティブマトリクス型LCDの構成例を示している。な
お、図6において、上述の実施形態1において既に説明
した構成と同一の部分には同一符号を付し説明を省略す
る。図6において、タイマー回路270は、実施形態1
のタイマー回路260と同様の構成で、パワーセーブ制
御信号がパワーセーブモードを示すHレベルの時、図3
のカウンタ264による発振パルスの所定数のカウント
アップによって決定される周期で、出力がHとLで切り
替わるタイマー信号を出力する。パワーセーブ制御信号
が通常モードを示すLレベルであれば、タイマー回路2
70からのタイマー信号はLレベルを維持する。
【0039】このタイマー信号は、タイマー回路270
から駆動回路100内のT/C400に供給される。図
7は、このT/C400の構成を示している。T/C4
00には、ドットクロック(DOTCLK)、水平同期信号
(Hsync)、垂直同期信号(Vsync)が供給される。そし
て、T/C400は、これらに基づいて、水平クロック
(CKH)、水平スタートパルス(STH)、プリチャージ制
御信号(PCG)、ゲートライン選択制御信号(ENB)、垂
直クロック(CKV)、垂直スタートパルス(STV)、極性
反転制御信号(FRP)を作成し、これをLCDパネル2
00のVドライバ210、Hドライバ220に供給す
る。
から駆動回路100内のT/C400に供給される。図
7は、このT/C400の構成を示している。T/C4
00には、ドットクロック(DOTCLK)、水平同期信号
(Hsync)、垂直同期信号(Vsync)が供給される。そし
て、T/C400は、これらに基づいて、水平クロック
(CKH)、水平スタートパルス(STH)、プリチャージ制
御信号(PCG)、ゲートライン選択制御信号(ENB)、垂
直クロック(CKV)、垂直スタートパルス(STV)、極性
反転制御信号(FRP)を作成し、これをLCDパネル2
00のVドライバ210、Hドライバ220に供給す
る。
【0040】本実施形態では、上記タイマー回路270
からのタイマー信号もこのT/C400に供給されてお
り、2段のFF52及び53と、アンドゲート11の機
能により、垂直同期信号Vsyncに基づいて、タイマー信
号が供給された次の垂直期間の帰線期間内にLCD20
0への各制御信号の出力が停止され、さらに次の1V期
間経過後に電源電圧のオフ制御が行われる。
からのタイマー信号もこのT/C400に供給されてお
り、2段のFF52及び53と、アンドゲート11の機
能により、垂直同期信号Vsyncに基づいて、タイマー信
号が供給された次の垂直期間の帰線期間内にLCD20
0への各制御信号の出力が停止され、さらに次の1V期
間経過後に電源電圧のオフ制御が行われる。
【0041】以下、T/C400の構成及び動作につい
て説明する。
て説明する。
【0042】Hカウンタ12は、ドットクロック(DOTC
LK)をクロックとしてこれをカウントする。そしてHカ
ウンタ12は、アンドゲート31を介して1H期間に1
回に出力される水平同期信号(Hsync)と後述する1H
幅制御回路19からのHリセット信号(Hreset)により
カウント値がリセットされるため、1H期間毎にドット
クロックをカウントする。
LK)をクロックとしてこれをカウントする。そしてHカ
ウンタ12は、アンドゲート31を介して1H期間に1
回に出力される水平同期信号(Hsync)と後述する1H
幅制御回路19からのHリセット信号(Hreset)により
カウント値がリセットされるため、1H期間毎にドット
クロックをカウントする。
【0043】Hカウンタ12のドットクロックカウント
値は、デコーダ13でデコードされ得られたパルス信号
がフリップフロップ(F/F)20、アンドゲート27
を介して、水平クロック(CKH)として出力され、LC
Dパネル200のHドライバ220に供給される。
値は、デコーダ13でデコードされ得られたパルス信号
がフリップフロップ(F/F)20、アンドゲート27
を介して、水平クロック(CKH)として出力され、LC
Dパネル200のHドライバ220に供給される。
【0044】デコーダ14は、Hカウンタ12のドット
クロックカウント値に基づいて各1水平走査期間中のス
タートタイミングを決めるパルスを発生し、これがF/
F21を介して水平スタートパルス(STH)として出力
される。
クロックカウント値に基づいて各1水平走査期間中のス
タートタイミングを決めるパルスを発生し、これがF/
F21を介して水平スタートパルス(STH)として出力
される。
【0045】デコーダ15は、Hカウンタ12のドット
クロックカウント値に基づいて、1水平期間の開始直前
のタイミングを求めてパルス信号を作成する。このパル
ス信号は、F/F22を介して、1Hの開始直前に、デ
ータラインの電圧を続く1H期間の表示データ電圧に近
づけるためのプリチャージ制御信号(PCG)として出力
される。
クロックカウント値に基づいて、1水平期間の開始直前
のタイミングを求めてパルス信号を作成する。このパル
ス信号は、F/F22を介して、1Hの開始直前に、デ
ータラインの電圧を続く1H期間の表示データ電圧に近
づけるためのプリチャージ制御信号(PCG)として出力
される。
【0046】デコーダ16は、Hカウンタ12のドット
クロックカウント値に基づいて、各ゲートラインの選択
許可期間を制御するタイミングを求め、これがF/F2
3を介し、ゲートライン選択制御信号(ENB)として出
力される。この制御信号(ENB)は、1Hの開始直前に
データラインに対して行われる上記プリチャージ期間中
に、ゲートラインが選択され画素トランジスタがオンし
てプリチャージデータが各画素に書き込まれることを禁
止するための制御信号である。このゲートライン選択制
御信号(ENB)は、LCDパネル200のVドライバ2
10に供給される。
クロックカウント値に基づいて、各ゲートラインの選択
許可期間を制御するタイミングを求め、これがF/F2
3を介し、ゲートライン選択制御信号(ENB)として出
力される。この制御信号(ENB)は、1Hの開始直前に
データラインに対して行われる上記プリチャージ期間中
に、ゲートラインが選択され画素トランジスタがオンし
てプリチャージデータが各画素に書き込まれることを禁
止するための制御信号である。このゲートライン選択制
御信号(ENB)は、LCDパネル200のVドライバ2
10に供給される。
【0047】ここで、Vドライバ210は、図8に示す
ような構成であり、パネルのゲートライン数(n)に応
じ、後述する垂直クロック(非反転CKV1、反転CKV2)
をクロックとする。また垂直スタートパルス(STV)を
順次シフトする複数段のシフトレジスタ251、252
・・・、y番目とy+1番目のシフトレジスタ出力の論
理積を出力するアンドゲート241、242・・・、ゲ
ートラインへの各最終出力ゲート231、232・・・
を有し、上記ゲートライン選択制御信号(ENB)がこの
最終出力ゲート231、232・・・の一方の入力端に
供給されている。そして、この制御信号(ENB)は、1
H期間の開始直前のプリチャージ期間中にLレベルとな
るため、ゲートラインへのゲート選択信号の出力が制御
信号(ENB)のLレベルの間、禁止される。
ような構成であり、パネルのゲートライン数(n)に応
じ、後述する垂直クロック(非反転CKV1、反転CKV2)
をクロックとする。また垂直スタートパルス(STV)を
順次シフトする複数段のシフトレジスタ251、252
・・・、y番目とy+1番目のシフトレジスタ出力の論
理積を出力するアンドゲート241、242・・・、ゲ
ートラインへの各最終出力ゲート231、232・・・
を有し、上記ゲートライン選択制御信号(ENB)がこの
最終出力ゲート231、232・・・の一方の入力端に
供給されている。そして、この制御信号(ENB)は、1
H期間の開始直前のプリチャージ期間中にLレベルとな
るため、ゲートラインへのゲート選択信号の出力が制御
信号(ENB)のLレベルの間、禁止される。
【0048】図7において、Hカウンタ12でのドット
クロックカウント値をデコードするデコーダ17からの
出力は、FF24を介してアンドゲート44の一方の入
力端に供給されている。このアンドゲート44の他方の
入力端には、アンドゲート11を介して出力されるドッ
トクロック(DOTCLK)が供給されている。通常表示状態
においてこのアンドゲート11出力は、ドットクロック
と等しいので、これがクロックとして供給されるFF4
1のQ端子からは、1H毎にレベルの変化する信号が得
られ、これは垂直クロック(CKV)としてLCDパネル
200のVドライバ210に出力される。
クロックカウント値をデコードするデコーダ17からの
出力は、FF24を介してアンドゲート44の一方の入
力端に供給されている。このアンドゲート44の他方の
入力端には、アンドゲート11を介して出力されるドッ
トクロック(DOTCLK)が供給されている。通常表示状態
においてこのアンドゲート11出力は、ドットクロック
と等しいので、これがクロックとして供給されるFF4
1のQ端子からは、1H毎にレベルの変化する信号が得
られ、これは垂直クロック(CKV)としてLCDパネル
200のVドライバ210に出力される。
【0049】デコーダ18は、Hカウンタ12のドット
クロックカウント値に基づいたパルス信号を発生し、こ
れは、1H毎に表示データを反転させるための反転制御
信号(FRP)を出力するためのFF40にクロックを供
給するアンドゲート43に1入力としてFF25を介し
て供給されている。
クロックカウント値に基づいたパルス信号を発生し、こ
れは、1H毎に表示データを反転させるための反転制御
信号(FRP)を出力するためのFF40にクロックを供
給するアンドゲート43に1入力としてFF25を介し
て供給されている。
【0050】1H幅制御回路19は、各ゲートラインの
1選択期間に対応する1H期間に1回Hリセット信号
(Hreset)を発生し、後述のアンドゲート32及びVカ
ウンタ34と共に行クロック作成部の一部として機能す
る。
1選択期間に対応する1H期間に1回Hリセット信号
(Hreset)を発生し、後述のアンドゲート32及びVカ
ウンタ34と共に行クロック作成部の一部として機能す
る。
【0051】Vカウンタ34は、アンドゲート32の出
力をクロックとして受け、アンドゲート33の出力によ
りリセットされる。アンドゲート32には、1H幅制御
回路19からのHリセットパルス(Hreset)と、アンド
ゲート11を介して供給されるドットクロック(DOTCL
K)とが入力されており、Vカウンタ34は、1Hに1
回Hとなるパルスをカウントし、1V期間毎に垂直同期
信号(Vsync)に応じてそのカウント値をリセットす
る。
力をクロックとして受け、アンドゲート33の出力によ
りリセットされる。アンドゲート32には、1H幅制御
回路19からのHリセットパルス(Hreset)と、アンド
ゲート11を介して供給されるドットクロック(DOTCL
K)とが入力されており、Vカウンタ34は、1Hに1
回Hとなるパルスをカウントし、1V期間毎に垂直同期
信号(Vsync)に応じてそのカウント値をリセットす
る。
【0052】デコーダ35は、Vカウンタ34でのカウ
ント値に基づいて1垂直走査期間(1V)に1回、1V
期間のスタートを示す垂直スタートパルス(STV)をF
F37を介して出力する。
ント値に基づいて1垂直走査期間(1V)に1回、1V
期間のスタートを示す垂直スタートパルス(STV)をF
F37を介して出力する。
【0053】デコーダ36は、Vカウンタ34でのカウ
ント値に基づいて、該カウント値がLCDパネル200
のゲートライン数nに応じた数値になるとVリセットパ
ルス(Vreset)をFF38を介して出力する。このVリ
セット信号(Vreset)は、FF40のリセット端子に供
給され、1H及び1フレームごとに表示データの極性を
反転させる反転パルス(FRP)をリセットし、またFF
41のリセット端子にも供給されて上述のVクロック
(CKV)をリセットする。さらに、このVリセットパル
スは、ドットクロック(DOTCLK)との論理積をとるアン
ドゲート42に供給され、FF39は、このゲート42
のアンド出力をクロック端子に受けて動作することで、
1フレーム毎に反転するQ出力が得られる。
ント値に基づいて、該カウント値がLCDパネル200
のゲートライン数nに応じた数値になるとVリセットパ
ルス(Vreset)をFF38を介して出力する。このVリ
セット信号(Vreset)は、FF40のリセット端子に供
給され、1H及び1フレームごとに表示データの極性を
反転させる反転パルス(FRP)をリセットし、またFF
41のリセット端子にも供給されて上述のVクロック
(CKV)をリセットする。さらに、このVリセットパル
スは、ドットクロック(DOTCLK)との論理積をとるアン
ドゲート42に供給され、FF39は、このゲート42
のアンド出力をクロック端子に受けて動作することで、
1フレーム毎に反転するQ出力が得られる。
【0054】EXORゲート45は、上記FF39及び
40の出力の排他的論理和をとり、その結果は、極性反
転パルス(FRP)としてLCDパネル200のHドライバ
220に出力される。
40の出力の排他的論理和をとり、その結果は、極性反
転パルス(FRP)としてLCDパネル200のHドライバ
220に出力される。
【0055】次に、このT/C400の電源オフ制御動
作について説明する。T/C400の中に設けられたF
F52のD端子には、タイマー回路270からのタイマ
ー信号が供給されており、FF52は、垂直同期信号V
syncをCK端子に受けている。このため、パワーセーブ
モード時に、タイマー回路270から供給されるタイマ
ー信号がHレベル(電源オフ命令)になった後、次に垂
直同期信号Vsyncが入力されるとFF52はタイマー信
号を取り込む。よって、FF52のQ出力はHレベル、
反転Q出力はLレベルとなる。この反転Q出力はアンド
ゲート11の一方の入力に供給されており、該反転Q出
力がLレベルとなることにより、アンドゲート11の出
力はLレベルに固定される。従って、上記Hカウンタ1
2,Vカウンタ34における各カウント動作が停止し、
これに伴って、各制御信号(CKH、STH,PCG、ENB、STV、
FRP、CKV)の出力が停止する。また、図8に示すLCD
200のVドライバにおいて、ゲート選択信号をV方向
に順次転送するシフトレジスタ251、252・・・の
転送動作が停止し、さらにENBがLレベルとなるの
で、各ゲートラインへの選択信号の出力が禁止される。
作について説明する。T/C400の中に設けられたF
F52のD端子には、タイマー回路270からのタイマ
ー信号が供給されており、FF52は、垂直同期信号V
syncをCK端子に受けている。このため、パワーセーブ
モード時に、タイマー回路270から供給されるタイマ
ー信号がHレベル(電源オフ命令)になった後、次に垂
直同期信号Vsyncが入力されるとFF52はタイマー信
号を取り込む。よって、FF52のQ出力はHレベル、
反転Q出力はLレベルとなる。この反転Q出力はアンド
ゲート11の一方の入力に供給されており、該反転Q出
力がLレベルとなることにより、アンドゲート11の出
力はLレベルに固定される。従って、上記Hカウンタ1
2,Vカウンタ34における各カウント動作が停止し、
これに伴って、各制御信号(CKH、STH,PCG、ENB、STV、
FRP、CKV)の出力が停止する。また、図8に示すLCD
200のVドライバにおいて、ゲート選択信号をV方向
に順次転送するシフトレジスタ251、252・・・の
転送動作が停止し、さらにENBがLレベルとなるの
で、各ゲートラインへの選択信号の出力が禁止される。
【0056】以上のように、タイマー信号が供給されて
から、次の垂直同期信号Vsyncが入力され、つまり次の
垂直帰線期間になると、LCD200に対する各制御信
号の出力が停止するとともに、Vドライバ210から全
ゲートラインへの選択信号の出力が停止される。
から、次の垂直同期信号Vsyncが入力され、つまり次の
垂直帰線期間になると、LCD200に対する各制御信
号の出力が停止するとともに、Vドライバ210から全
ゲートラインへの選択信号の出力が停止される。
【0057】また、同じ垂直同期信号Vsyncをクロック
端子に受けFF52のQ出力をD端子に受けるFF53
は、FF52のHレベルのQ出力を、さらに次の垂直同
期信号Vsyncの供給されるタイミングで取り込み、これ
が電源制御信号として図6に示すように、電源回路35
0に出力される。
端子に受けFF52のQ出力をD端子に受けるFF53
は、FF52のHレベルのQ出力を、さらに次の垂直同
期信号Vsyncの供給されるタイミングで取り込み、これ
が電源制御信号として図6に示すように、電源回路35
0に出力される。
【0058】電源回路350においては、実施形態1と
同様に、パワーセーブモード時においてオンオフ信号と
してHが供給されると電源電圧をオフ制御する。以上、
図7に示す構成によれば、LCD200に対する各制御
信号を停止してから1垂直期間経過後に電源電圧のオフ
制御が行われることとなる。
同様に、パワーセーブモード時においてオンオフ信号と
してHが供給されると電源電圧をオフ制御する。以上、
図7に示す構成によれば、LCD200に対する各制御
信号を停止してから1垂直期間経過後に電源電圧のオフ
制御が行われることとなる。
【0059】アクティブマトリクス型LCDでは、選択
信号(ゲート信号)によってTFTがオン制御されたと
きにデータラインに供給されているデータ信号が、該T
FTを介して各画素の液晶容量及び保持容量に書き込ま
れて保持され、TFTがオフした後も、一定期間そのデ
ータを保持し表示が行われる。従って、本実施形態3の
ように、パワーセーブモード時に電源オフ制御する場合
にも、ゲートラインへの選択信号出力を停止してから、
電源電圧をオフ制御することにより、非制御状態でTF
Tがオンすることが防がれ、通常時動作時のTFTの非
選択期間と同様に、電源電圧オフ制御後においても、オ
フ直前まで各画素で行われていた表示を所定期間維持す
ることができる。
信号(ゲート信号)によってTFTがオン制御されたと
きにデータラインに供給されているデータ信号が、該T
FTを介して各画素の液晶容量及び保持容量に書き込ま
れて保持され、TFTがオフした後も、一定期間そのデ
ータを保持し表示が行われる。従って、本実施形態3の
ように、パワーセーブモード時に電源オフ制御する場合
にも、ゲートラインへの選択信号出力を停止してから、
電源電圧をオフ制御することにより、非制御状態でTF
Tがオンすることが防がれ、通常時動作時のTFTの非
選択期間と同様に、電源電圧オフ制御後においても、オ
フ直前まで各画素で行われていた表示を所定期間維持す
ることができる。
【0060】なお、以上の説明においては、T/C40
0がLCD200に対する全制御信号を停止してから電
源電圧のオフ制御する構成であるが、図7のFF23か
ら出力されるENBのみを用いてゲートラインへの選択
信号の出力を禁止する構成としてもよい。
0がLCD200に対する全制御信号を停止してから電
源電圧のオフ制御する構成であるが、図7のFF23か
ら出力されるENBのみを用いてゲートラインへの選択
信号の出力を禁止する構成としてもよい。
【0061】また、図7の構成では、タイマー信号が入
力された次の垂直帰線期間内に制御信号の発生を停止さ
せるために、垂直同期信号Vsyncを利用して該垂直帰線
期間の判別を行っている。用いて行っている。しかし、
これには限られず、別途垂直帰線信号判別用の信号を作
成してこれを用いてもよい。
力された次の垂直帰線期間内に制御信号の発生を停止さ
せるために、垂直同期信号Vsyncを利用して該垂直帰線
期間の判別を行っている。用いて行っている。しかし、
これには限られず、別途垂直帰線信号判別用の信号を作
成してこれを用いてもよい。
【0062】またLCD200に対する制御信号の発生
を停止してから、電源回路350での電源電圧のオフ制
御までは、1垂直期間内に設定しているが、制御信号の
停止から電源オフ制御までの期間が特にこの垂直期間に
は限られない。
を停止してから、電源回路350での電源電圧のオフ制
御までは、1垂直期間内に設定しているが、制御信号の
停止から電源オフ制御までの期間が特にこの垂直期間に
は限られない。
【0063】さらに、本実施形態3において、パワーセ
ーブモード時において電源電圧を周期的オンオフ制御す
ることに関しては、上述の実施形態と同様に実行され
る。図7の構成において、パワーセーブモード時におけ
る電源オン制御は、タイマー信号がLとなり、これが次
の垂直同期信号Vsyncの立ち上がりでFF52にラッチ
されると自動的に行われる。すなわち、Lレベルのタイ
マー信号をラッチすることで、反転Q出力はHレベルと
なり、アンドゲート11から各カウンタへのドットクロ
ックDOTCLK出力が許可され、また、次の垂直同期信号V
syncのタイミングでFF53のQ出力がLレベルとな
り、これが電源回路350に供給されることで、電源電
圧がオン制御される。
ーブモード時において電源電圧を周期的オンオフ制御す
ることに関しては、上述の実施形態と同様に実行され
る。図7の構成において、パワーセーブモード時におけ
る電源オン制御は、タイマー信号がLとなり、これが次
の垂直同期信号Vsyncの立ち上がりでFF52にラッチ
されると自動的に行われる。すなわち、Lレベルのタイ
マー信号をラッチすることで、反転Q出力はHレベルと
なり、アンドゲート11から各カウンタへのドットクロ
ックDOTCLK出力が許可され、また、次の垂直同期信号V
syncのタイミングでFF53のQ出力がLレベルとな
り、これが電源回路350に供給されることで、電源電
圧がオン制御される。
【0064】以上本実施形態3のような制御によりパワ
ーセーブモード時において所定周期で電源オンオフ制御
が行われると共に、電源オフ時には、オフ直前までの表
示を所定期間継続することができる。
ーセーブモード時において所定周期で電源オンオフ制御
が行われると共に、電源オフ時には、オフ直前までの表
示を所定期間継続することができる。
【0065】
【発明の効果】以上説明したように、本発明の表示装置
用の駆動装置はパワーセーブが命じられたときに、電源
電圧を所定周期オンオフ制御することができ、電源電圧
オフ制御により、駆動回路や表示パネルでの電力消費が
なくなり、表示装置における消費電力セーブが可能とな
る。一方で、パワーセーブ時であっても、自動的に所定
期間ごとに電源電圧がオン制御されるため、表示を定期
的に見ることができる。
用の駆動装置はパワーセーブが命じられたときに、電源
電圧を所定周期オンオフ制御することができ、電源電圧
オフ制御により、駆動回路や表示パネルでの電力消費が
なくなり、表示装置における消費電力セーブが可能とな
る。一方で、パワーセーブ時であっても、自動的に所定
期間ごとに電源電圧がオン制御されるため、表示を定期
的に見ることができる。
【0066】また本発明によれば、選択信号の出力を停
止してから電源電圧をオフ制御するので、画素の容量成
分によって、電源オフ直前に各画素はしばらくの間、直
前まで行っていた表示を維持でき、電力消費のない電源
オフ期間であっても表示を見ることができる。
止してから電源電圧をオフ制御するので、画素の容量成
分によって、電源オフ直前に各画素はしばらくの間、直
前まで行っていた表示を維持でき、電力消費のない電源
オフ期間であっても表示を見ることができる。
【図1】 本発明の実施形態1に係る表示装置の構成を
示す図である。
示す図である。
【図2】 図1の電源回路350の構成例を示す図であ
る。
る。
【図3】 図1のタイマー回路260の構成を示す図で
ある。
ある。
【図4】 本発明の実施形態2に係る表示装置の構成を
示す図である。
示す図である。
【図5】 図4の計数回路290の構成を示す図であ
る。
る。
【図6】 本発明の実施形態3に係る表示装置の構成を
示す図である。
示す図である。
【図7】 図6のT/C400の構成を示す図である。
【図8】 図6のLCD200におけるVドライバ及び
表示部の構成を示す図である。
表示部の構成を示す図である。
10 ラッチ回路、12 デジタルアナログ(D/A)
変換回路、14 アンプ、16 CPUインターフェー
ス回路(CPU I/F)、18 タイミングコントローラ
(T/C)、35c,35s 発振回路、100 駆動
回路、200 表示パネル(LCDパネル)、210
Vドライバ、220 Hドライバ、260,270 タ
イマー回路、264,292 カウンタ、266,29
4 デコーダ回路、290 計数回路、350 電源回
路、400 T/C。
変換回路、14 アンプ、16 CPUインターフェー
ス回路(CPU I/F)、18 タイミングコントローラ
(T/C)、35c,35s 発振回路、100 駆動
回路、200 表示パネル(LCDパネル)、210
Vドライバ、220 Hドライバ、260,270 タ
イマー回路、264,292 カウンタ、266,29
4 デコーダ回路、290 計数回路、350 電源回
路、400 T/C。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 2H093 NC02 NC16 ND39 5C006 AF51 AF53 AF61 AF68 AF69 BB11 BC03 BC12 BC16 BF22 BF26 BF29 BF42 FA47 5C080 AA06 AA10 BB05 DD26 FF11 JJ02 JJ03
Claims (3)
- 【請求項1】 表示装置用駆動装置において、 複数の画素が形成された表示パネルを駆動するための駆
動回路と、 前記表示パネル、前記駆動回路のための電源電圧を発生
する電源回路と、を有し、 パワーセーブが命ぜられると、前記表示パネル又は前記
駆動回路のいずれか又は両方に供給する電源電圧を、所
定期間毎にオンオフ制御することを特徴とする表示装置
用駆動装置。 - 【請求項2】 請求項1に記載の表示装置用駆動装置に
おいて、 さらに、計時手段を備え、該計時手段の計時結果に応じ
て前記電源回路が電源電圧をオンオフすることを特徴と
する表示装置用駆動装置。 - 【請求項3】 請求項1又は請求項2に記載の表示装置
用駆動装置において、 前記表示パネルは、複数の画素と、該画素を選択するた
めの選択ラインと該画素にデータを供給するためのデー
タラインとを備え、 パワーセーブが命ぜられると、 データ書込み画素を選択するために前記選択ラインに出
力される選択信号を全選択ラインについて出力停止する
停止制御手段を備え、 前記停止制御手段によって前記選択信号の出力を停止し
てから前記電源電圧をオフ制御することを特徴とする表
示装置用駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001288686A JP2002175062A (ja) | 2000-09-29 | 2001-09-21 | 表示装置用駆動装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000300836 | 2000-09-29 | ||
JP2000-300836 | 2000-09-29 | ||
JP2001288686A JP2002175062A (ja) | 2000-09-29 | 2001-09-21 | 表示装置用駆動装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002175062A true JP2002175062A (ja) | 2002-06-21 |
Family
ID=26601256
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001288686A Withdrawn JP2002175062A (ja) | 2000-09-29 | 2001-09-21 | 表示装置用駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002175062A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006018149A (ja) * | 2004-07-05 | 2006-01-19 | Funai Electric Co Ltd | 液晶表示装置 |
JP2006251011A (ja) * | 2005-03-08 | 2006-09-21 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
US7408541B2 (en) | 2003-03-31 | 2008-08-05 | Sharp Kabushiki Kaisha | Liquid crystal display device |
JP2009025793A (ja) * | 2007-07-23 | 2009-02-05 | Samsung Sdi Co Ltd | 有機発光表示装置及びその駆動方法 |
JP2012247462A (ja) * | 2011-05-25 | 2012-12-13 | Kyocera Display Corp | 液晶表示装置の駆動装置および液晶表示装置 |
JP2017201399A (ja) * | 2010-04-28 | 2017-11-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
CN114067760A (zh) * | 2020-08-03 | 2022-02-18 | 联咏科技股份有限公司 | 显示驱动设备和方法 |
US12046211B2 (en) | 2009-12-18 | 2024-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving liquid crystal display device |
-
2001
- 2001-09-21 JP JP2001288686A patent/JP2002175062A/ja not_active Withdrawn
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7408541B2 (en) | 2003-03-31 | 2008-08-05 | Sharp Kabushiki Kaisha | Liquid crystal display device |
JP2006018149A (ja) * | 2004-07-05 | 2006-01-19 | Funai Electric Co Ltd | 液晶表示装置 |
JP4599912B2 (ja) * | 2004-07-05 | 2010-12-15 | 船井電機株式会社 | 液晶表示装置 |
JP2006251011A (ja) * | 2005-03-08 | 2006-09-21 | Tohoku Pioneer Corp | 発光表示パネルの駆動装置および駆動方法 |
JP2009025793A (ja) * | 2007-07-23 | 2009-02-05 | Samsung Sdi Co Ltd | 有機発光表示装置及びその駆動方法 |
US8264429B2 (en) | 2007-07-23 | 2012-09-11 | Samsung Display Co., Ltd. | Organic light-emitting diode (OLED) display apparatus and method of driving the same |
US12046211B2 (en) | 2009-12-18 | 2024-07-23 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving liquid crystal display device |
JP2020154318A (ja) * | 2010-04-28 | 2020-09-24 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2020013139A (ja) * | 2010-04-28 | 2020-01-23 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2017201399A (ja) * | 2010-04-28 | 2017-11-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2022024068A (ja) * | 2010-04-28 | 2022-02-08 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP7513797B2 (ja) | 2010-04-28 | 2024-07-09 | 株式会社半導体エネルギー研究所 | 液晶表示装置 |
JP2012247462A (ja) * | 2011-05-25 | 2012-12-13 | Kyocera Display Corp | 液晶表示装置の駆動装置および液晶表示装置 |
CN114067760A (zh) * | 2020-08-03 | 2022-02-18 | 联咏科技股份有限公司 | 显示驱动设备和方法 |
CN114067760B (zh) * | 2020-08-03 | 2022-12-13 | 联咏科技股份有限公司 | 显示驱动设备和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100541313B1 (ko) | 표시 장치용 구동 장치 | |
US7212185B2 (en) | Display device and driving method thereof | |
JP4409152B2 (ja) | 表示制御駆動装置および表示システム | |
US20090231323A1 (en) | Timing controller and method for reducing liquid crystal display operating current | |
JP2002123234A (ja) | 画像表示装置ならびに携帯電子機器 | |
JPH09243994A (ja) | 液晶表示装置 | |
JP4158658B2 (ja) | 表示ドライバ及び電気光学装置 | |
JP2011085680A (ja) | 液晶表示装置、走査線駆動回路および電子機器 | |
KR20070096914A (ko) | 듀얼 디스플레이 컨트롤러 사이의 인공물이 없는 전환을제공하는 시스템 및 그 방법 | |
JP3898668B2 (ja) | 液晶パネルの電力消費を低める方法 | |
JP3758379B2 (ja) | 表示装置及び電子機器 | |
JP2015094806A (ja) | 表示ドライバ、表示システム、及びマイクロコンピュータ | |
US20120313924A1 (en) | Drive circuit and liquid crystal display device | |
JP2002175062A (ja) | 表示装置用駆動装置 | |
US20020167510A1 (en) | Display having memory in pixel part | |
US7375713B2 (en) | Data driver and electro-optic device | |
US20180240422A1 (en) | Liquid crystal driving device, electronic watch, liquid crystal driving method, and recording medium | |
US6885359B2 (en) | Display device with selective rewriting function | |
JP2002311911A (ja) | アクティブマトリクス型表示装置 | |
JP2004288087A (ja) | 情報処理装置 | |
KR102507332B1 (ko) | 게이트 구동부 및 이를 포함하는 표시장치 | |
JP2012133047A (ja) | 表示装置 | |
US8081152B2 (en) | Timing control circuit with power-saving function and method thereof | |
US20080012817A1 (en) | Driving method capable of generating AC-converting signals for a display panel by setting pin levels of driving circuits and related apparatus | |
US7038650B2 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080903 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100121 |