JP2002175062A - 表示装置用駆動装置 - Google Patents

Abstract

(57)【要約】 【課題】 表示装置などの電源システムにおいて、表示
を可能としつつ簡単な構成でパワーセーブモードに対応
可能とする。 【解決手段】 パワーセーブモード時において、電源回
路３５０の発生する駆動回路１００及びＬＣＤ２００等
の電源電圧をタイマー回路２６０あるいは計数回路など
の計時手段により、所定期間毎にオンオフ制御する。こ
れによりパワーセーブモード時は、電源オフ制御により
消費電力の低減を図り、かつ特別な操作をしなくても所
定周期毎に表示することができる。また、電源オフ制御
の前に、表示パネル内へのゲート選択信号の出力を停止
することで、電源オフ後にもしばらくオフ前の表示を維
持することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、表示装置、特に
パワーセーブ要求に対応した表示装置のための駆動装置
に関する。

【０００２】

【従来の技術】液晶表示装置や有機ＥＬ表示装置等に代
表される平面表示装置は、薄型で軽量かつ低消費電力で
あることから、携帯電話などの携帯機器の表示装置とし
て優れており、多くの携帯機器に用いられている。

【０００３】液晶表示装置は、一対の基板間に液晶が封
入されて構成された液晶表示（ＬＣＤ）パネルと、この
ＬＣＤパネルを駆動する駆動回路と、該駆動回路及びＬ
ＣＤパネルに必要な電源電圧を供給する電源回路を備え
る。またＬＣＤは、自発光ではないため、反射型ＬＣＤ
以外の透過型及び半透過型ＬＣＤではパネル後方などに
光源が設けられている。

【０００４】上記携帯電話等の携帯機器においては、消
費電力低減の要求が非常に強く、液晶表示装置では、従
来この要求に対応するため、待機時などには、最も電力
消費の大きい光源を消灯する工夫がなされている。

【０００５】また、表示装置についてもさらなる消費電
力の低下が求められる場合には、さらに、待機時に、上
記電源回路を制御し、装置電源をオフ制御することが考
えられている。

【０００６】

【発明が解決しようとする課題】しかしながら、パワー
セーブ時に、電源をオフしてしまうと、表示を見ること
ができなくなる。携帯電話を例に挙げると、非通話時等
にパワーセーブモードになると、内蔵する時計の示す時
刻や電波受信状態などを表示したくとも、表示電源がオ
フ制御されているので何も表示できない。従って、表示
が見たい場合には、何らかの表示オンのための操作を行
わねばならず不便である。

【０００７】上記課題を解決するために、この発明は、
パワーセーブモードに対応しつつ、かつパワーセーブ時
にも表示を見ることのできる表示装置を実現することを
目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
にこの発明は、以下のような特徴を有する。

【０００９】まず、本発明に係る表示装置用駆動装置で
は、表示装置用駆動装置において、複数の画素が形成さ
れた表示パネルを駆動するための駆動回路と、前記表示
パネル、前記駆動回路のための電源電圧を発生する電源
回路と、有し、パワーセーブが命ぜられると、前記表示
パネル又は前記駆動回路のいずれか又は両方に供給する
電源電圧を、所定期間毎にオンオフ制御することを特徴
とする。

【００１０】また本発明の他の特徴は、上記駆動装置に
おいて、さらに、計時手段を備え、該計時手段の計時結
果に応じて前記電源回路が電源電圧をオンオフすること
である。

【００１１】このようにパワーセーブが命令されたとき
に、電源電圧を所定周期オンオフ制御する。電源電圧が
オフ制御されれば、駆動回路や表示パネルでの電力消費
がなくなり、表示装置における消費電力をセーブするこ
とができる。そして、パワーセーブ時であっても、所定
期間ごとに電源電圧がオン制御されるため、操作者は、
特別な操作をすることなく表示を定期的に見ることがで
きる。

【００１２】また、本発明の他の特徴は、上記駆動装置
において、前記表示パネルは、複数の画素と、該画素を
選択するための選択ラインと該画素にデータを供給する
ためのデータラインとを備え、パワーセーブが命ぜられ
ると、データ書込み画素を選択するために前記選択ライ
ンに出力される選択信号を全選択ラインについて出力停
止する停止制御手段を備え、前記停止制御手段によって
前記選択信号の出力を停止してから前記電源電圧をオフ
制御することである。

【００１３】選択信号の出力を停止してから電源電圧を
オフ制御すれば、例えば、各画素にスイッチ素子の形成
されたアクティブマトリクス型パネルにおいて、電源電
圧が低下する前に、スイッチ素子が確実にオフ制御され
ることとなる。各画素は、スイッチ素子がオフしてから
も容量成分によって、スイッチ素子オン時に画素に書き
込まれたデータを所定期間保持することができる。よっ
て、選択信号の出力を全選択ラインで停止させてから、
電源電圧をオフすれば、電源オフであるにも関わらず、
各画素は通常動作時の非選択期間と同様、しばらくの
間、直前まで保持していたデータに基づいた表示を行う
ことができる。

【００１４】

【発明の実施の形態】以下、図面を用いてこの発明の好
適な実施の形態（以下実施形態という）について説明す
る。

【００１５】［実施形態１］図１は、実施形態１に係る
パワーセーブモード対応型表示装置の概略構成を示して
いる。この表示装置は、例えば携帯電話に搭載されるＬ
ＣＤなどの平面表示装置である。液晶表示装置は、一対
の基板間に液晶が封入されて構成された液晶表示（ＬＣ
Ｄ）パネル２００と、このＬＣＤパネル２００を駆動す
る駆動回路１００と、駆動回路１００及びＬＣＤパネル
２００に必要な電源電圧を供給する電源回路３５０を備
え、さらに、本実施形態では、タイマー回路２６０を有
する。

【００１６】タイマー回路２６０は、パワーセーブ制御
信号が供給されると、計時動作を開始し、所定期間経過
すると電源制御信号を電源回路３５０に供給し、電源回
路３５０はこの制御信号を受けることで後述するように
電源電圧をオフをする。

【００１７】駆動回路１００は、供給されるＲＧＢデジ
タルデータをラッチするラッチ回路１０、ラッチしたデ
ータをアナログデータに変換するデジタルアナログ（Ｄ
／Ａ）変換回路１２、変換されたアナログデータを増幅
し液晶表示パネル２００にＲ，Ｇ，Ｂアナログ表示デー
タとして供給するアンプ１４、タイミングコントローラ
（Ｔ／Ｃ）４００を備える。このＴ／Ｃ４００は、ドッ
トクロックDOTCLK、水平同期信号Hsync、垂直同期信号V
sync等のタイミング信号に基づいて、液晶表示パネル２
００での表示に適したタイミング信号を発生している。

【００１８】電源回路３５０は、必要に応じて複数の電
源電圧を発生しており、ここでは、ＶＤＤ１、ＶＤＤ２
を発生している。ＶＤＤ１は、低電圧駆動に適したＣＭ
ＯＳ論理回路で構成され、デジタル信号処理を行う上述
のラッチ回路１０に供給され、ＶＤＤ１より高電圧のＶ
ＤＤ２は、Ｄ／Ａ変換回路１２、アンプ１４、及びＬＣ
Ｄパネル２００に供給されている。

【００１９】電源回路３５０の構成について説明する。
図２（ａ）及び（ｂ）はそれぞれ、上記複数の電圧のう
ち、電圧ＶＤＤ２を発生する従来の電源回路の構成を示
しており、図２（ａ）に示す電源回路３５０は、スイッ
チングレギュレータ型、図２（ｂ）に示す電源回路３５
０はチャージポンプ型回路である。

【００２０】図２（ａ）のスイッチングレギュレータ型
の電源回路３５０は、入出力の間にこの順に設けられた
コイルＬ１及びダイオードＤ１、所定パルス信号を発振
する発振回路３５ｓ、発振回路３５ｓからのパルス信号
をゲートに受けるトランジスタＴｒ３６を備える昇圧部
３５１を有し、発振回路３５ｓからのパルス信号によっ
てトランジスタＴｒ３６をオンオフ制御することで、コ
イルＬ１及びダイオードＤ１において入力電圧ＶINを昇
圧しており、得られた昇圧電源電圧ＶＤＤ２は、液晶駆
動回路１００やＬＣＤパネル２００に動作電源として供
給されている。また、電源回路３５０は、その出力端と
グランドとの間に、分圧抵抗Ｒ３７及びＲ３８を有し、
コンパレータ３６がこの抵抗Ｒ３７とＲ３８との間の分
圧と基準電圧Ｖrefとを比較して比較信号を出力する。
そして、コンパレータ３６からの出力電圧ＶＤＤ２に応
じた比較信号に基づいて発振回路３５ｓの発振周波数を
制御することで、出力電圧ＶＤＤ２が安定するように制
御している。

【００２１】図２（ｂ）のチャージポンプ型の電源回路
３５０は、２つのキャパシタＣ１，Ｃ２と、このキャパ
シタへの入力電圧の供給ルートを切り換えるキャパシタ
用スイッチＳＷ１〜ＳＷ４、該スイッチＳＷ１〜ＳＷ４
の切替を制御するためのパルス信号を発生する発振回路
３５ｃ、ＡＮＤゲート３７及びＮＡＮＤゲート３９を備
えている。

【００２２】発振回路３５ｃは、例えばデューティ比１
／２のパルス信号を発生し、このパルス信号がＡＮＤゲ
ート３７を介してスイッチＳＷ１及びＳＷ２に供給さ
れ、ＮＡＮＤゲート３９を介してスイッチＳＷ３及びＳ
Ｗ４に供給され、スイッチＳＷ１及びＳＷ２と、スイッ
チＳＷ３及びＳＷ４とを交互に開閉している。

【００２３】スイッチＳＷ３及びＳＷ４が閉じると、キ
ャパシタＣ１の図中上側の電極に入力電圧ＶINが印加さ
れ、下側の電極はグランド（ＧＮＤ）電位となってキャ
パシタＣ１が充電される。次のタイミングでスイッチＳ
Ｗ３及びＳＷ４が開いて反対にスイッチＳＷ１及びＳＷ
２が閉じると、キャパシタＣ１の図中の下側電極に入力
電圧ＶINが印加され、キャパシタＣ１の上側電極の電位
が入力電圧ＶINの２倍の電位まで昇圧され、キャパシタ
Ｃ１の上側電極とキャパシタＣ２との間から引き出され
た出力端から入力電圧ＶINの２倍の出力電圧ＶＤＤ２を
得ている。

【００２４】以上のような構成の電源回路３５０は、そ
れぞれパワーセーブモードに対応しており、本実施形態
では、パワーセーブモードに移行すると周期的に電源電
圧をオンオフする。そして、そのそのオンオフの期間を
タイマー回路２６０が計時して制御している。

【００２５】図３は、本実施形態におけるタイマー回路
２６０の構成を示している。タイマー回路２６０は、発
振回路２６２、カウンタ２６４、デコーダ２６６、アン
ドゲート２６８を有し、カウンタ２６４は、発振回路２
６２から一定周期で出力されるパルスをカウントし、カ
ウント値を出力する。デコーダ２６６は、そのカウント
値を解析して、値に応じてＨレベル又はＬレベルの信号
をアンドゲート２６８の一方の入力に供給する。

【００２６】アンドゲート２６８の他方の入力には、パ
ワーセーブ制御信号が供給されており、パワーセーブ制
御信号がパワーセーブモードを示すＨレベルの時は、該
アンドゲート２６８の出力は、デコーダ回路２６６の出
力レベルと等しくなる。また、パワーセーブ制御信号が
通常モードを示すＬレベルであれば、アンドゲート２６
８の出力はＬレベルに固定される。

【００２７】図２（ａ）、（ｂ）いずれの電源回路３５
０も、タイマー回路２６０のアンドゲート出力をオンオ
フ（ＯＮ／ＯＦＦ）信号として受けており、図２（ａ）
の電源回路３５０の場合、アンドゲート２６８の出力が
Ｌレベルのとき、通常通りに動作して、電源電圧ＶＤＤ
１、ＶＤＤ２を発生し、アンドゲート２６８の出力がＨ
になると電源電圧の発生を停止する。

【００２８】この図２（ａ）の電源回路３５０では、オ
ンオフ信号がＬレベルのとき、発振回路３５ｓが発振動
作し、トランジスタＴｒ３７がオンして、入出力経路に
設けられたトランジスタＴｒ３５をオンさせる。ここ
で、電源回路３５０の出力端とグランドとの間に接続さ
れたトランジスタＴｒ３８は、この時オフ制御されてい
る。従って、オンオフ信号がＬレベルの時は、入力電圧
ＶINを昇圧部３５１で昇圧して得られた電圧ＶＤＤ１
や、ＶＤＤ２が出力される。

【００２９】一方、オンオフ信号がＨレベルとなると、
発振回路３５ｓが発振動作を停止し、トランジスタＴｒ
３７がオフしてトランジスタＴｒ３５がオフ制御される
ので、昇圧部３５１からの出力が絶たれる。また、トラ
ンジスタＴｒ３８がオンするため、出力端がグランドに
接続されることとなり、電源回路３５０からの出力電圧
が０Ｖ、電源電圧がオフ制御される。

【００３０】一方、図２（ｂ）の電源回路３５０は、タ
イマー回路２６０のアンドゲート２６８の反転出力をオ
ンオフ信号として受ける。そして、アンドゲート２６８
の出力がＬレベル（反転出力がＨ）のとき、通常通りに
パルス信号を発生し、スイッチＳＷ１及びＳＷ２と、Ｓ
Ｗ３及びＳＷ４とが交互に切り替え制御され、チャージ
ポンプが機能して入力電圧ＶINより高い出力電圧ＶＤＤ
２又はＶＤＤ１を得る。また、タイマー回路２６０のア
ンドゲート２６８の出力がＨレベル（反転出力がＬ）の
ときは、発振回路３５ｃが動作を停止し、ＡＮＤゲート
３７の出力がＬレベルに固定され、ＮＡＮＤゲート３９
の出力がＨレベルに固定されるため、キャパシタＣ１及
びＣ２が放電されて出力電圧が低下し、電源回路３５
０、すなわち電源電圧がオフ制御される。

【００３１】上述のように、タイマー回路２６０からの
出力は、パワーセーブモード時に、デコーダ回路２６６
の出力レベルと同じように変化する。従って、図２
（ａ）、（ｂ）いずれの電源回路３５０の場合も、タイ
マー回路２６０からの出力レベルの変化に応じて電源電
圧の発生、停止を繰り返す。

【００３２】ここで、パワーセーブモード時に、電源電
圧を１秒おきにオンオフ制御する場合について説明す
る。発振回路２６２の発振周波数が１ｋＨｚ（１周期１
ｍｓｅｃ）の時、カウンタ２６４は、カウント値が「２
０００」になったときリセットされるように設定する。
また、デコーダ回路２６６は、カウンタ２６４のカウン
ト値が「１０００」の時Ｈレベルを出力し、「２００
０」のときＬレベルを出力するように構成する。上述の
ように、パワーセーブモード時、パワーセーブ制御信号
がＨレベルとなって、アンドゲート２６８の出力はデコ
ーダ回路２６６の出力と等しくなるため、電源回路３５
０に供給されるオンオフ信号は、カウンタ２６４のカウ
ント値「１０００」、「２０００」の時にそのＨ，Ｌが
変化し、電源回路は１秒毎に電源電圧にオンオフするこ
ととなる。また、パワーセーブ制御信号が通常動作モー
ドを示すＬのときは、タイマー回路２６０から電源回路
３５０への出力はＬに維持されるため、電源回路３５０
は常時オンして電源電圧ＶＤＤ１及びＶＤＤ２を発生す
る。

【００３３】以上のような構成により、パワーセーブモ
ード時、タイマー回路２６０が所定期間を計時して電源
回路３５０を周期的にオンオフ制御することができる。
電源回路がオフされて、表示装置の駆動回路１００やＬ
ＣＤパネル２００への電源電圧ＶＤＤ１及びＶＤＤ２の
供給を停止すれば、駆動回路１００やＬＣＤパネル２０
０での電力消費をなくすことができる。そして、周期的
にこの電源回路３５０がオン制御されるため、そのとき
表示パネルは、所望の表示が行われ、操作者は特別操作
しなくても周期的に表示を見ることができる。

【００３４】［実施形態２］図４は、実施形態２に係る
パワーセーブモード対応型表示装置の概略構成を示して
いる。上述の実施形態１と相違する点は、パワーセーブ
モード時における計時手段である。本実施形態では、駆
動回路１００に計時手段として計数回路２９０を備え
る。図５は、この計数回路２９０の構成を示している。
計数回路２９０は、垂直同期信号Ｖsyncをカウントする
カウンタ２９２、カウンタ２９２のカウント値を解析し
て、値に応じてＨレベル又はＬレベルの信号を出力する
デコーダ回路２９４、及びアンドゲート２９６を備え
る。アンドゲート２９６の一方の入力には、デコーダ回
路２９４からの出力信号が供給され、他方の入力には、
パワーセーブ制御信号が供給されている。従って、アン
ドゲート２９６の出力は、パワーセーブ制御信号がパワ
ーセーブモードを示すＨレベルの時、デコーダ回路２９
４の出力レベルと等しくなる。また、パワーセーブ制御
信号が通常モードを示すＬレベルであれば、アンドゲー
ト２９６の出力はＬレベルに固定される。そして、この
アンドゲート２９６の出力は、計数回路２９０からのオ
ンオフ信号として、上記実施形態１と同様に、図２
（ａ）、（ｂ）に示すような電源回路３５０に供給され
ている。

【００３５】次に、パワーセーブモード時における電源
制御タイミングとして、該電源電圧を６０フレーム毎に
オンオフ制御する場合を例に挙げて説明する。上述のよ
うにカウンタ２９２には、垂直同期信号Ｖsyncが供給さ
れ、カウンタ２９２は、カウント値が「１２０」になっ
たときリセットされるように設定する。また、デコーダ
回路２９４は、カウンタ２９２のカウント値が「６０」
の時Ｈレベルを出力し、「１２０」のときＬレベルを出
力するように構成する。このため、パワーセーブモード
時、パワーセーブ制御信号がＨレベルとなって、アンド
ゲート２９６の出力がデコーダ回路２９４の出力と等し
くなる。従って、電源回路３５０に供給されるオンオフ
信号は、カウンタ２９２のカウント値が「６０」、「１
２０」の時、つまり６０フレーム毎にそのＨ，Ｌが変化
し、電源回路３５０は６０フレーム毎にオンオフする。
なお、パワーセーブ制御信号が通常動作モードを示すＬ
のときは、タイマー回路２９０から電源回路３５０への
出力はＬに維持されるため、電源回路３５０は常時オン
して電源電圧ＶＤＤ１及びＶＤＤ２を発生する。

【００３６】以上のような構成によっても、パワーセー
ブモード時、所定周期毎に電源回路３５０をオンオフ制
御することができ、電源回路のオフにより、駆動回路１
００やＬＣＤパネル２００での電力消費をなくし、その
場合でも、操作者が操作することなく、周期的に、表示
を見ることができる。

【００３７】［実施形態３］本実施形態では、上記実施
形態１及び２と同様に、パワーセーブモード時に、周期
的に電源電圧ＶＤＤ１及びＶＤＤ２をオンオフ制御する
が、さらに、電源電圧をオフ制御する前に、ＬＣＤ２０
０の各画素を選択するための選択ライン（ゲートライ
ン）に対する選択信号の出力を停止する。このような制
御を行うことで、オフ後に非制御下で選択信号が選択ラ
インに出力され、電源オフ直前まで各画素に書き込まれ
ていたデータが消えることを防ぐ。ＬＣＤ２００におい
ては、画素内の容量成分の存在により、選択時に各画素
に書き込まれたデータ信号を非選択期間中であっても、
所定期間保持でき、その間は表示を継続することができ
る。本実施形態では、電源電圧をオフする前に、表示パ
ネル内で、選択信号が全選択ラインについて出力停止と
なるよう制御することで、各画素を確実に非選択状態と
する。すると、この非選択状態となったタイミングから
所定期間、画素の容量成分の働きによって、電源がオフ
されても、表示を維持することを可能としている。

【００３８】図６は、このような実施形態３に係るアク
ティブマトリクス型ＬＣＤの構成例を示している。な
お、図６において、上述の実施形態１において既に説明
した構成と同一の部分には同一符号を付し説明を省略す
る。図６において、タイマー回路２７０は、実施形態１
のタイマー回路２６０と同様の構成で、パワーセーブ制
御信号がパワーセーブモードを示すＨレベルの時、図３
のカウンタ２６４による発振パルスの所定数のカウント
アップによって決定される周期で、出力がＨとＬで切り
替わるタイマー信号を出力する。パワーセーブ制御信号
が通常モードを示すＬレベルであれば、タイマー回路２
７０からのタイマー信号はＬレベルを維持する。

【００３９】このタイマー信号は、タイマー回路２７０
から駆動回路１００内のＴ／Ｃ４００に供給される。図
７は、このＴ／Ｃ４００の構成を示している。Ｔ／Ｃ４
００には、ドットクロック（DOTCLK）、水平同期信号
（Hsync）、垂直同期信号（Vsync）が供給される。そし
て、Ｔ／Ｃ４００は、これらに基づいて、水平クロック
（CKH）、水平スタートパルス（STH）、プリチャージ制
御信号（PCG）、ゲートライン選択制御信号（ENB）、垂
直クロック（CKV）、垂直スタートパルス（STV）、極性
反転制御信号（FRP）を作成し、これをＬＣＤパネル２
００のＶドライバ２１０、Ｈドライバ２２０に供給す
る。

【００４０】本実施形態では、上記タイマー回路２７０
からのタイマー信号もこのＴ／Ｃ４００に供給されてお
り、２段のＦＦ５２及び５３と、アンドゲート１１の機
能により、垂直同期信号Ｖsyncに基づいて、タイマー信
号が供給された次の垂直期間の帰線期間内にＬＣＤ２０
０への各制御信号の出力が停止され、さらに次の１Ｖ期
間経過後に電源電圧のオフ制御が行われる。

【００４１】以下、Ｔ／Ｃ４００の構成及び動作につい
て説明する。

【００４２】Ｈカウンタ１２は、ドットクロック（DOTC
LK）をクロックとしてこれをカウントする。そしてＨカ
ウンタ１２は、アンドゲート３１を介して１Ｈ期間に１
回に出力される水平同期信号（Hsync）と後述する１Ｈ
幅制御回路１９からのＨリセット信号（Hreset）により
カウント値がリセットされるため、１Ｈ期間毎にドット
クロックをカウントする。

【００４３】Ｈカウンタ１２のドットクロックカウント
値は、デコーダ１３でデコードされ得られたパルス信号
がフリップフロップ（Ｆ／Ｆ）２０、アンドゲート２７
を介して、水平クロック（CKH）として出力され、ＬＣ
Ｄパネル２００のＨドライバ２２０に供給される。

【００４４】デコーダ１４は、Ｈカウンタ１２のドット
クロックカウント値に基づいて各１水平走査期間中のス
タートタイミングを決めるパルスを発生し、これがＦ／
Ｆ２１を介して水平スタートパルス（STH）として出力
される。

【００４５】デコーダ１５は、Ｈカウンタ１２のドット
クロックカウント値に基づいて、１水平期間の開始直前
のタイミングを求めてパルス信号を作成する。このパル
ス信号は、Ｆ／Ｆ２２を介して、１Ｈの開始直前に、デ
ータラインの電圧を続く１Ｈ期間の表示データ電圧に近
づけるためのプリチャージ制御信号（PCG）として出力
される。

【００４６】デコーダ１６は、Ｈカウンタ１２のドット
クロックカウント値に基づいて、各ゲートラインの選択
許可期間を制御するタイミングを求め、これがＦ／Ｆ２
３を介し、ゲートライン選択制御信号（ENB）として出
力される。この制御信号（ENB）は、１Ｈの開始直前に
データラインに対して行われる上記プリチャージ期間中
に、ゲートラインが選択され画素トランジスタがオンし
てプリチャージデータが各画素に書き込まれることを禁
止するための制御信号である。このゲートライン選択制
御信号（ENB）は、ＬＣＤパネル２００のＶドライバ２
１０に供給される。

【００４７】ここで、Ｖドライバ２１０は、図８に示す
ような構成であり、パネルのゲートライン数（ｎ）に応
じ、後述する垂直クロック（非反転CKV１、反転CKV２）
をクロックとする。また垂直スタートパルス（STV）を
順次シフトする複数段のシフトレジスタ２５１、２５２
・・・、ｙ番目とｙ＋１番目のシフトレジスタ出力の論
理積を出力するアンドゲート２４１、２４２・・・、ゲ
ートラインへの各最終出力ゲート２３１、２３２・・・
を有し、上記ゲートライン選択制御信号（ENB）がこの
最終出力ゲート２３１、２３２・・・の一方の入力端に
供給されている。そして、この制御信号（ENB）は、１
Ｈ期間の開始直前のプリチャージ期間中にＬレベルとな
るため、ゲートラインへのゲート選択信号の出力が制御
信号（ENB）のＬレベルの間、禁止される。

【００４８】図７において、Ｈカウンタ１２でのドット
クロックカウント値をデコードするデコーダ１７からの
出力は、ＦＦ２４を介してアンドゲート４４の一方の入
力端に供給されている。このアンドゲート４４の他方の
入力端には、アンドゲート１１を介して出力されるドッ
トクロック（DOTCLK）が供給されている。通常表示状態
においてこのアンドゲート１１出力は、ドットクロック
と等しいので、これがクロックとして供給されるＦＦ４
１のＱ端子からは、１Ｈ毎にレベルの変化する信号が得
られ、これは垂直クロック（CKV）としてＬＣＤパネル
２００のＶドライバ２１０に出力される。

【００４９】デコーダ１８は、Ｈカウンタ１２のドット
クロックカウント値に基づいたパルス信号を発生し、こ
れは、１Ｈ毎に表示データを反転させるための反転制御
信号（FRP）を出力するためのＦＦ４０にクロックを供
給するアンドゲート４３に１入力としてＦＦ２５を介し
て供給されている。

【００５０】１Ｈ幅制御回路１９は、各ゲートラインの
１選択期間に対応する１Ｈ期間に１回Ｈリセット信号
（Hreset）を発生し、後述のアンドゲート３２及びＶカ
ウンタ３４と共に行クロック作成部の一部として機能す
る。

【００５１】Ｖカウンタ３４は、アンドゲート３２の出
力をクロックとして受け、アンドゲート３３の出力によ
りリセットされる。アンドゲート３２には、１Ｈ幅制御
回路１９からのＨリセットパルス（Hreset）と、アンド
ゲート１１を介して供給されるドットクロック（DOTCL
K）とが入力されており、Ｖカウンタ３４は、１Ｈに１
回Ｈとなるパルスをカウントし、１Ｖ期間毎に垂直同期
信号（Vsync）に応じてそのカウント値をリセットす
る。

【００５２】デコーダ３５は、Ｖカウンタ３４でのカウ
ント値に基づいて１垂直走査期間（１Ｖ）に１回、１Ｖ
期間のスタートを示す垂直スタートパルス（STV）をＦ
Ｆ３７を介して出力する。

【００５３】デコーダ３６は、Ｖカウンタ３４でのカウ
ント値に基づいて、該カウント値がＬＣＤパネル２００
のゲートライン数ｎに応じた数値になるとＶリセットパ
ルス（Vreset）をＦＦ３８を介して出力する。このＶリ
セット信号（Vreset）は、ＦＦ４０のリセット端子に供
給され、１Ｈ及び１フレームごとに表示データの極性を
反転させる反転パルス（FRP）をリセットし、またＦＦ
４１のリセット端子にも供給されて上述のＶクロック
（CKV）をリセットする。さらに、このＶリセットパル
スは、ドットクロック（DOTCLK）との論理積をとるアン
ドゲート４２に供給され、ＦＦ３９は、このゲート４２
のアンド出力をクロック端子に受けて動作することで、
１フレーム毎に反転するＱ出力が得られる。

【００５４】ＥＸＯＲゲート４５は、上記ＦＦ３９及び
４０の出力の排他的論理和をとり、その結果は、極性反
転パルス(FRP)としてＬＣＤパネル２００のＨドライバ
２２０に出力される。

【００５５】次に、このＴ／Ｃ４００の電源オフ制御動
作について説明する。Ｔ／Ｃ４００の中に設けられたＦ
Ｆ５２のＤ端子には、タイマー回路２７０からのタイマ
ー信号が供給されており、ＦＦ５２は、垂直同期信号Ｖ
syncをＣＫ端子に受けている。このため、パワーセーブ
モード時に、タイマー回路２７０から供給されるタイマ
ー信号がＨレベル（電源オフ命令）になった後、次に垂
直同期信号Ｖsyncが入力されるとＦＦ５２はタイマー信
号を取り込む。よって、ＦＦ５２のＱ出力はＨレベル、
反転Ｑ出力はＬレベルとなる。この反転Ｑ出力はアンド
ゲート１１の一方の入力に供給されており、該反転Ｑ出
力がＬレベルとなることにより、アンドゲート１１の出
力はＬレベルに固定される。従って、上記Ｈカウンタ１
２，Ｖカウンタ３４における各カウント動作が停止し、
これに伴って、各制御信号（CKH、STH,PCG、ENB、STV、
FRP、CKV）の出力が停止する。また、図８に示すＬＣＤ
２００のＶドライバにおいて、ゲート選択信号をＶ方向
に順次転送するシフトレジスタ２５１、２５２・・・の
転送動作が停止し、さらにＥＮＢがＬレベルとなるの
で、各ゲートラインへの選択信号の出力が禁止される。

【００５６】以上のように、タイマー信号が供給されて
から、次の垂直同期信号Ｖsyncが入力され、つまり次の
垂直帰線期間になると、ＬＣＤ２００に対する各制御信
号の出力が停止するとともに、Ｖドライバ２１０から全
ゲートラインへの選択信号の出力が停止される。

【００５７】また、同じ垂直同期信号Ｖsyncをクロック
端子に受けＦＦ５２のＱ出力をＤ端子に受けるＦＦ５３
は、ＦＦ５２のＨレベルのＱ出力を、さらに次の垂直同
期信号Ｖsyncの供給されるタイミングで取り込み、これ
が電源制御信号として図６に示すように、電源回路３５
０に出力される。

【００５８】電源回路３５０においては、実施形態１と
同様に、パワーセーブモード時においてオンオフ信号と
してＨが供給されると電源電圧をオフ制御する。以上、
図７に示す構成によれば、ＬＣＤ２００に対する各制御
信号を停止してから１垂直期間経過後に電源電圧のオフ
制御が行われることとなる。

【００５９】アクティブマトリクス型ＬＣＤでは、選択
信号（ゲート信号）によってＴＦＴがオン制御されたと
きにデータラインに供給されているデータ信号が、該Ｔ
ＦＴを介して各画素の液晶容量及び保持容量に書き込ま
れて保持され、ＴＦＴがオフした後も、一定期間そのデ
ータを保持し表示が行われる。従って、本実施形態３の
ように、パワーセーブモード時に電源オフ制御する場合
にも、ゲートラインへの選択信号出力を停止してから、
電源電圧をオフ制御することにより、非制御状態でＴＦ
Ｔがオンすることが防がれ、通常時動作時のＴＦＴの非
選択期間と同様に、電源電圧オフ制御後においても、オ
フ直前まで各画素で行われていた表示を所定期間維持す
ることができる。

【００６０】なお、以上の説明においては、Ｔ／Ｃ４０
０がＬＣＤ２００に対する全制御信号を停止してから電
源電圧のオフ制御する構成であるが、図７のＦＦ２３か
ら出力されるＥＮＢのみを用いてゲートラインへの選択
信号の出力を禁止する構成としてもよい。

【００６１】また、図７の構成では、タイマー信号が入
力された次の垂直帰線期間内に制御信号の発生を停止さ
せるために、垂直同期信号Ｖsyncを利用して該垂直帰線
期間の判別を行っている。用いて行っている。しかし、
これには限られず、別途垂直帰線信号判別用の信号を作
成してこれを用いてもよい。

【００６２】またＬＣＤ２００に対する制御信号の発生
を停止してから、電源回路３５０での電源電圧のオフ制
御までは、１垂直期間内に設定しているが、制御信号の
停止から電源オフ制御までの期間が特にこの垂直期間に
は限られない。

【００６３】さらに、本実施形態３において、パワーセ
ーブモード時において電源電圧を周期的オンオフ制御す
ることに関しては、上述の実施形態と同様に実行され
る。図７の構成において、パワーセーブモード時におけ
る電源オン制御は、タイマー信号がＬとなり、これが次
の垂直同期信号Ｖsyncの立ち上がりでＦＦ５２にラッチ
されると自動的に行われる。すなわち、Ｌレベルのタイ
マー信号をラッチすることで、反転Ｑ出力はＨレベルと
なり、アンドゲート１１から各カウンタへのドットクロ
ックDOTCLK出力が許可され、また、次の垂直同期信号Ｖ
syncのタイミングでＦＦ５３のＱ出力がＬレベルとな
り、これが電源回路３５０に供給されることで、電源電
圧がオン制御される。

【００６４】以上本実施形態３のような制御によりパワ
ーセーブモード時において所定周期で電源オンオフ制御
が行われると共に、電源オフ時には、オフ直前までの表
示を所定期間継続することができる。

【００６５】

【発明の効果】以上説明したように、本発明の表示装置
用の駆動装置はパワーセーブが命じられたときに、電源
電圧を所定周期オンオフ制御することができ、電源電圧
オフ制御により、駆動回路や表示パネルでの電力消費が
なくなり、表示装置における消費電力セーブが可能とな
る。一方で、パワーセーブ時であっても、自動的に所定
期間ごとに電源電圧がオン制御されるため、表示を定期
的に見ることができる。

【００６６】また本発明によれば、選択信号の出力を停
止してから電源電圧をオフ制御するので、画素の容量成
分によって、電源オフ直前に各画素はしばらくの間、直
前まで行っていた表示を維持でき、電力消費のない電源
オフ期間であっても表示を見ることができる。

【図面の簡単な説明】

【図１】 本発明の実施形態１に係る表示装置の構成を
示す図である。

【図２】 図１の電源回路３５０の構成例を示す図であ
る。

【図３】 図１のタイマー回路２６０の構成を示す図で
ある。

【図４】 本発明の実施形態２に係る表示装置の構成を
示す図である。

【図５】 図４の計数回路２９０の構成を示す図であ
る。

【図６】 本発明の実施形態３に係る表示装置の構成を
示す図である。

【図７】 図６のＴ／Ｃ４００の構成を示す図である。

【図８】 図６のＬＣＤ２００におけるＶドライバ及び
表示部の構成を示す図である。

【符号の説明】

１０ ラッチ回路、１２ デジタルアナログ（Ｄ／Ａ）
変換回路、１４ アンプ、１６ ＣＰＵインターフェー
ス回路（CPU I/F）、１８ タイミングコントローラ
（Ｔ／Ｃ）、３５ｃ，３５ｓ 発振回路、１００ 駆動
回路、２００ 表示パネル（ＬＣＤパネル）、２１０
Ｖドライバ、２２０ Ｈドライバ、２６０，２７０ タ
イマー回路、２６４，２９２ カウンタ、２６６，２９
４ デコーダ回路、２９０ 計数回路、３５０ 電源回
路、４００ Ｔ／Ｃ。

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H093 NC02 NC16 ND39 5C006 AF51 AF53 AF61 AF68 AF69 BB11 BC03 BC12 BC16 BF22 BF26 BF29 BF42 FA47 5C080 AA06 AA10 BB05 DD26 FF11 JJ02 JJ03

Claims (3)

【特許請求の範囲】
1. 【請求項１】 表示装置用駆動装置において、 複数の画素が形成された表示パネルを駆動するための駆
   動回路と、 前記表示パネル、前記駆動回路のための電源電圧を発生
   する電源回路と、を有し、 パワーセーブが命ぜられると、前記表示パネル又は前記
   駆動回路のいずれか又は両方に供給する電源電圧を、所
   定期間毎にオンオフ制御することを特徴とする表示装置
   用駆動装置。
2. 【請求項２】 請求項１に記載の表示装置用駆動装置に
   おいて、 さらに、計時手段を備え、該計時手段の計時結果に応じ
   て前記電源回路が電源電圧をオンオフすることを特徴と
   する表示装置用駆動装置。
3. 【請求項３】 請求項１又は請求項２に記載の表示装置
   用駆動装置において、 前記表示パネルは、複数の画素と、該画素を選択するた
   めの選択ラインと該画素にデータを供給するためのデー
   タラインとを備え、 パワーセーブが命ぜられると、 データ書込み画素を選択するために前記選択ラインに出
   力される選択信号を全選択ラインについて出力停止する
   停止制御手段を備え、 前記停止制御手段によって前記選択信号の出力を停止し
   てから前記電源電圧をオフ制御することを特徴とする表
   示装置用駆動装置。