KR20070096914A

KR20070096914A - 듀얼 디스플레이 컨트롤러 사이의 인공물이 없는 전환을제공하는 시스템 및 그 방법

Info

Publication number: KR20070096914A
Application number: KR1020070028804A
Authority: KR
Inventors: 마크 제이. 포스터
Original assignee: 원 랩탑 퍼 차일드 어소시에이션 인코포레이티드
Priority date: 2006-03-23
Filing date: 2007-03-23
Publication date: 2007-10-02
Also published as: WO2007112019A3; TW200745940A; JP2007298962A; JP4992140B2; WO2007112019A2; KR100910683B1; TWI344106B

Abstract

디스플레이 시스템에 의해 디스플레이 장치를 구동하기 위한 방법, 시스템, 및 컴퓨터 프로그램 제품이 제공된다. 디스플레이 시스템은 프로세서, 제1 디스플레이 컨트롤러, 제2 디스플레이 컨트롤러, 및 디스플레이 장치를 포함한다. 제1 디스플레이 컨트롤러는 프로세서가 보내는 디스플레이 프레임을 수신한다. 제1 디스플레이 컨트롤러는 프로세서가 새로운 디스플레이 프레임을 보내면 디스플레이 장치를 구동한다. 프로세서가 동일한 디스플레이 프레임을 계속해서 보내는 경우, 디스플레이 장치의 제어는 제2 디스플레이 컨트롤러로 스위칭되며, 이때 제2 디스플레이 컨트롤러는 저전력 동작에 대해 최적화되어 있다. 디스플레이 장치의 제어는 입력 수직 동기화(V-sync) 펄스 근처에서 스위칭된다.

Description

듀얼 디스플레이 컨트롤러 사이의 인공물이 없는 전환을 제공하는 시스템 및 그 방법{METHOD AND SYSTEM FOR PROVIDING ARTIFACT-FREE TRANSITIONS BETWEEN DUAL DISPLAY CONTROLLERS}

본 발명의 다양한 실시형태가 첨부되는 도면과 함께 이하에 설명되며, 본발명에 대한 예시를 제공하지만 이에 한정되지는 않는다. 동일한 명칭은 동일한 요소를 지시한다.

도 1은 본 발명의 개략도로서, 본 발명의 다양한 실시형태가 실행될 수 있다.

도 2는, 본 발명의 실시형태에 따른, 디스플레이 시스템에 존재하는 시스템 구성요소의 개략도이다.

도 3은, 본 발명의 실시형태에 따른, 디스플레이 장치를 구동하기 위한 방법의 흐름도이다.

도 4A 및 4B는, 본 발명의 실시형태에 따라, 제1 디스플레이 컨트롤러로부터 제2 디스플레이 컨트롤러로 디스플레이 장치의 제어를 스위칭하는 방법의 흐름도를 포함한다.

도 5는, 본 발명의 실시형태에 따라, 제2 디스플레이 컨트롤러부터 제1 디스플레이 컨트롤러로 디스플레이 장치의 제어를 스위칭하는 방법의 흐름도이다.

도 6은, 본 발명의 실시형태에 따라, 제2 디스플레이 컨트롤러를 비활성 모드로부터 활성화하는 방법의 흐름도이다.

도 7은, 본 발명의 실시형태에 따라, 제1 디스플레이 컨트롤러로부터 제2 디스플레이 컨트롤러로 디스플레이 장치의 제어를 스위칭하는 시간선상의 그래프이다.

도 8은, 본 발명의 실시형태에 따라, 제2 디스플레이 컨트롤러로부터 제1 디스플레이 컨트롤러로 디스플레이 장치의 제어를 스위칭하는 시간선상의 그래프이다.

도 9는, 본 발명의 실시형태에 따라, 비활성 모드로부터 제2 디스플레이 컨트롤러를 활성화하는 시간선상의 그래프이다.

본 발명은, 일반적으로 디스플레이 시스템에 관한 것이다. 보다 구체적으로는, 본 발명은 듀얼 디스플레이 컨트롤러 사이의 인공물(artifact)이 없는 전환을 제공하기 위한 방법 및 시스템이다.

전형적인 디스플레이 시스템에서는, 디스플레이 컨트롤러는 중앙 처리 유닛(CPU)과 같은 프로세서로부터 입력 신호를 획득한다. 디스플레이 컨트롤러는 입력 신호를 처리하고 출력 신호를 공급한다. 그 후에, 출력 신호는 디스플레이 시스템의 디스플레이 장치를 구동한다.

듀얼 디스플레이 컨트롤러 시스템에서는, 두 개의 디스플레이 컨트롤러가 일반적으로 1차 및 2차 디스플레이 컨트롤러로 지칭된다. 1차 및 2차 디스플레이 컨트롤러는 프로세서에 의해 개별적으로 제어된다. 디스플레이 장치는 두 디스플레이 컨트롤러 중 어느 것에 의해서도 제어될 수 있다. 디스플레이 장치의 제어는 1차 및 2차 디스플레이 컨트롤러 사이에서 스위칭될 수 있다. 그러나, 1차 및 2차 디스플레이 컨트롤러 사이에서의 디스플레이 장치 제어의 스위칭은, 디스플레이 장치 상의 인공물을 피하기 위해 동기화되어야 한다.

1차 및 2차 디스플레이 컨트롤러를 동기화하기 위한 다양한 기술이 있다. 'Genlock'으로 알려진 종래의 기술에서는, 1차 및 2차 디스플레이 컨트롤러가 동시에 동작한다. 이에 더해, 1차 및 2차 디스플레이 컨트롤러로부터의 출력은 병합되어 디스플레이 장치 상에 화상을 형성한다. 그러나, 이러한 출력의 병합 및 동기화는 고비용의 복잡한 전자 시스템을 요한다.

다른 종래 기술에 따르면, 1차 디스플레이 컨트롤러의 디스플레이 프레임을 2차 디스플레이 컨트롤러로 전송함으로써 1차 및 2차 디스플레이 컨트롤러의 동기화가 구현된다. 디스플레이 프레임은 디스플레이 컨트롤러의 어느 한 쪽에 의해 변경될 수 있다. 이러한 디스플레이 프레임의 변경 및 전송은 프로세서의 지속적인 개입을 요한다.

그러나, 종래의 기술은 하나 이상의 이하의 단점을 갖는다. 이러한 기술들은 양쪽 디스플레이 컨트롤러가 모두 동시에 실행될 것을 요하며, 따라서 프로세서의 지속적인 개입이 요구된다. 결과적으로, 디스플레이 시스템에 의해 전력이 끊 임없이 사용된다. 프로세서의 지속적 인개입을 요하지 않는 다른 종래의 기술들이 있지만, 복잡하고 높은 비용이 든다.

상술한 관점에서, 1차 및 2차 컨트롤러를 동기화하고 상술한 단점들을 극복할 수 있는 방법이 요구된다. 나아가, 프로세서의 개입이 최소로 요구되거나 전혀 요구되지 않는 방법이 요구된다. 또한 1차 및 2차 디스플레이 컨트롤러 사이에 인공물이 없는 전환을 제공할 수 있는 방법이 요구된다. 추가로, 고비용의 하드웨어를 요구하지 않고 비용이 민감한 디스플레이 시스템에서 사용되기에 이상적인 방법이 요구된다. 게다가, 더 적은 전력을 소비하는 방법 및 시스템이 요구된다.

본 발명의 목적은 디스플레이 시스템에 의해 디스플레이 장치를 구동하기 위한 방법, 시스템 및 컴퓨터 프로그램 제품을 제공하는 것이다.

본 발명의 다른 목적은 프로세서의 지속적인 개입 없이 디스플레이 장치를 구동하기 위한 방법, 시스템 및 컴퓨터 프로그램 제품을 제공하는 것이다.

본 발명의 다른 목적은 더 적은 전력 소비를 하는, 디스플레이 시스템에 의해 디스플레이 장치를 구동하기 위한 방법, 시스템 및 컴퓨터 프로그램 제품을 제공하는 것이다.

본 발명의 또 다른 목적은 디스플레이 장치 상에 인공물이 없는 디스플레이가 생성되도록, 1차 및 2차 디스플레이 컨트롤러 사이의 제어의 전환을 위한 방법을 제공하는 것이다.

본 발명의 또 다른 목적은 고비용의 정교한 하드웨어에 대한 필요성을 제거 함으로써, 비용에 민감하고 전력에 민감한 애플리케이션의 이용에 이상적으로 되도록 하는 것이다.

상기 목적을 달성하기 위하여, 본 발명의 다양한 실시형태가, 디스플레이 시스템에 의해 디스플레이 장치를 구동하기 위한 방법 및 시스템을 제공한다. 디스플레이 시스템은 프로세서, 제1 디스플레이 컨트롤러, 제2 디스플레이 컨트롤러, 제1 디스플레이 컨트롤러에 대한 프레임 버퍼, 제2 디스플레이 컨트롤러에 대한 프레임 버퍼 및 디스플레이 장치를 포함한다. 프로세서는 제1 디스플레이 컨트롤러로 디스플레이 프레임을 전송한다. 제1 디스플레이 컨트롤러는 디스플레이 프레임을 제2 디스플레이 컨트롤러로 넘긴다. 제2 디스플레이 컨트롤러는 아무런 조작을 수행하지 않고 입력 디스플레이 프레임으로 디스플레이 장치를 리프레시(refresh)하거나, 또는 하나 이상의 조작을 수행한 후에 디스플레이 장치를 리프레시할 수 있다.

프로세서가 제1 디스플레이 컨트롤러의 프레임 버퍼에 디스플레이 프레임을 기록하면, 제1 디스플레이 컨트롤러는 디스플레이 장치를 구동한다. 그러나, 새로운 프레임이 제1 디스플레이 컨트롤러의 프레임 버퍼에 기록되지 않으면, 제2 디스플레이 컨트롤러는 제2 디스플레이 컨트롤러의 프레임 버퍼에 디스플레이 프레임을 기록한다. 디스플레이 프레임을 기록한 직후에, 제2 디스플레이 컨트롤러는 제1 디스플레이 컨트롤러의 비디오 타이밍으로부터 제2 디스플레이 컨트롤러의 비디오 타이밍으로의 전환을 수행한다. 비디오 타이밍의 전환은 수직 동기화(V-Sync) 펄스의 트레일링 에지(trailing edge)에 근접하여, 즉, 수직 블랭킹 간 격(VBI:vertical blanking interval) 동안 수행된다. 비디오 타이밍 전환에 이어서, 제2 디스플레이 컨트롤러는 디스플레이 시스템을 구동한다. 제2 디스플레이 컨트롤러가 디스플레이 장치를 구동하면, 프로세서 및 제1 디스플레이 컨트롤러는 비활성 모드로 스위칭될 수 있다.

제1 디스플레이 컨트롤러의 프레임 버퍼에 프로세서가 아무런 프레임도 기록하지 않는 경우에도 제2 디스플레이 컨트롤러는 계속해서 디스플레이 장치를 구동한다. 제2 디스플레이 컨트롤러가 소정의 시간에 대해 동일한 디스플레이 프레임으로 디스플레이 장치를 리프레시하는 경우, 이는 비활성 상태로 스위칭될 수 있다.

제2 디스플레이 컨트롤러의 프레임 버퍼에 프레임이 기록되면 항상, V-Sync 펄스의 트레일링 에지에 인접해서 제2 디스플레이 컨트롤러로부터 제1 디스플레이 컨트롤러로 제어가 스위치백된다. 본 발명의 실시형태에서는, 프로세서가 다수의 입력 장치로부터 입력을 수신할 때에는 항상, 제2 디스플레이 컨트롤러는 비활성 모드로부터 활성화될 수 있다.

제2 디스플레이 컨트롤러는, V-Sync 펄스의 트레일링 에지에 인접하여 제1 및 제2 디스플레이 컨트롤러 간의 제어를 스위칭하는 것 등의 모든 전환을 수행한다. 이는 제어의 스위칭에 앞서 완전한 프레임이 기록된다는 것을 보증하며, 이에 의해 인공물이 없는 디스플레이를 생성한다. 디스플레이 프레임의 전송과 기록 및 제어의 스위칭이 자동으로 일어나기 때문에, 프로세서의 지속적인 개입에 대한 필요성이 없어진다. 프로세서, 제1 디스플레이 컨트롤러 및 제2 디스플레이 컨트롤 러는 저전력 모드로 스위칭되어 전력 보존를 극대화할 수 있다. 따라서, 본 발명의 실시형태는, 디스플레이 장치를 리프레시하기 위한 저비용, 저전력 소비의 방법 및 시스템을 제공하는 목적을 달성할 수 있다.

본 출원은, 2006년 3월 23일에 출원된, 미국 가출원 일련번호 US 60/785,065의, 'Artifact-Free Transitions Between Dual Display Controllers', 및 2007년 3월 9일에 출원된, 미국 가특허 출원번호 US 60/906,122의, 'Artifact-Free Transitions Between Dual Display Controllers'의 우선권을 주장하며, 이는 본 출원에 모든 목적의 참조로서 편입된다.

본 출원에는 또한, 2006년 3월 23일에 출원된, 미국 가특허 출원번호 US 60/785,066의, 'Self-Refreshing Display Controller for a Portable controller'을 모든 목적을 위한 참조로서 편입된다.

본 발명의 실시형태는, 디스플레이 시스템에 의해 디스플레이 장치를 구동하는 방법, 시스템 및 컴퓨터 프로그램을 제공하며, 이 디스플레이 시스템은 컴퓨터 장치에 존재한다. 디스플레이 시스템은 프로세서, 제1 디스플레이 컨트롤러, 제2 디스플레이 컨트롤러, 제1 디스플레이 컨트롤러의 프레임 버퍼, 제2 디스플레이 컨트롤러의 프레임 버퍼, 및 디스플레이 장치를 포함한다. 디스플레이 장치는 제1 디스플레이 컨트롤러 또는 제2 디스플레이 컨트롤러에 의해 구동될 수 있다. 동일한 프레임이 제1 디스플레이 컨트롤러의 프레임 버퍼에 기록되려는 경우, 디스플레이 장치의 제어는 제1 디스플레이 컨트롤러로부터 제2 디스플레이 컨트롤러로 스위 칭된다. 입력 수직 동기화(V-Sync) 펄스의 트레일링 에지에 이어서, 제2 디스플레이 컨트롤러는, 제1 디스플레이 컨트롤러로부터 제2 디스플레이 컨트롤러로의 디스플레이 장치의 제어의 전환을 수행한다. 디스플레이 장치의 제어의 스위칭은 수직 블랭킹 간격동안 수행되어 전환 동안의 디스플레이 인공물을 방지한다.

대안으로, 본 발명의 다른 실시형태에서는, 새로운 프레임이 제1 디스플레이 컨트롤러의 프레임 버퍼에 기록되는 경우에, 디스플레이 장치의 제어가 제1 디스플레이 컨트롤러로부터 제2 디스플레이 컨트롤러로 스위칭된다. 디스플레이 장치의 제어의 스위칭은 수직 블랭킹 간격동안 수행된다.

현재의 도면을 참조하면, 특히 참조번호에 의하면, 도 1은 본 발명의 다양한 실시형태가 실행될 수 있는 환경(100)의 개략도이다. 환경(100)은 다수의 컴퓨터 장치를 포함한다. 나아가, 전형적인 컴퓨터 장치는 프로세서(102), 제1 디스플레이 컨트롤러(104), 제2 디스플레이 컨트롤러(106), 및 디스플레이 장치(108)를 포함한다. 프로세서(102)는 제1 및 제2 디스플레이 컨트롤러(104 및 106)를 각각 제어한다. 제1 디스플레이 컨트롤러(104)는 프로세서(102)와 통합될 수 있다. 대안으로, 제1 디스플레이 컨트롤러(104)는 프로세서(102)와 별개로 기능할 수 있다. 컴퓨터 장치의 예는, 랩탑 컴퓨터, 팜탑(palmtop) 컴퓨터, 데스크탑 컴퓨터, 계산기, 휴대 전화, 및 개인용 휴대용 정보 단말기(PDA)를 포함하며, 이에 한정되지는 않는다. 디스플레이 장치(108)의 예는 액정 표시(LCD) 스크린, 브라운관(CRT) 모니터 및 플라즈마 스크린을 포함하며, 이에 한정되지는 않는다. 프로세서는 컴퓨터 장치에 존재하는 전형적인 중앙 처리 유닛(CPU)일 수 있다. 제1 디스플레이 컨 트롤러(104) 및 제2 디스플레이 컨트롤러(106)는 종래의 VGA(Videa Graphics Array) 또는 다른 컨트롤러 그리고 ASIC(Application Specific Intergrated Controller)을 포함하며, 이에 한정되지는 않는다.

본 발명의 실시형태에서는, 제2 디스플레이 컨트롤러(106)는 바람직하게는 6개의 인터페이스를 지원한다. 제1 인터페이스는 제1 디스플레이 컨트롤러(104)로부터의 디스플레이 프레임을 받아들이도록 설계된 박막 트랜지스터(TFT) 입력 포트이다. 제2 인터페이스는, 집적 회로(IC)의 TFT 패널 행 및 열 드라이버에 직접 연결되는 DETTL(Double Edged Transistor-Transistor Logic) LCD 출력 포트로, 적절한 TFT 디스플레이 장치상의 LCD 디스플레이 출력을 지원한다. 제3 인터페이스는 양방향 SMBUS(System Management BUS) 시리얼 포트이다. SMBUS는 적어도 100KHz이며 제2 디스플레이 컨트롤러(106)의 내부 셋업 및 설정 레지스터에 연결되어 있다. SMBUS 포트는 제2 디스플레이 컨트롤러(106)의 내부 셋업 및 설정 레지스터를 판독하고 기록할 수 있는 기능을 갖는다. 제4 인터페이스는, 제1 디스플레이 컨트롤러(104) 및 제2 디스플레이 컨트롤러(106) 사이의 시간에 크리티컬한 스위칭을 관리하기 위한, 하나 이상의 입/출력 핀 인터페이스 그룹이다. 제5 인터페이스는, 하나의 완전한 디스플레이 프레임을 저장하는 저전력 SDRAM과 통신하는, SDRAM(Synchronous Dynamic Random Access Memory) 인터페이스 포트이다. 제2 디스플레이 컨트롤러(106)는, SDRAM으로부터 디스플레이 프레임을 펫칭(fetching)함으로써 디스플레이 장치(108)의 리프레시를 자율적으로 수행한다. 제6 인터페이스는 14.31818MHz 수정에 직접 부착되어 있다. 수정은, 디스플레이 입력 포트의 상 태와 상관없이, 디스플레이 리프레시를 위한 독립 픽셀 클록을 제공하는 온칩 발진기에 의해 지원된다. 50Hz에서 가동되는 디스플레이를 위한 독립 픽셀 클럭은, 57.27272MHz에서 합성된다. 추가로, 독립 픽셀 클럭은 부착된 SDRAM 프레임 버퍼에 대한 인터페이스 타이밍을 제공한다.

본 발명의 다른 실시형태에 따르면, 제2 디스플레이 컨트롤러(106)는, 프로세서(102)에 연결된 다수의 판을 갖는 제7 인터페이스를 포함한다. 이 핀은, 프로세서(102)가 다수의 입력 장치로부터 입력을 수신하는 경우에, 비활성 모드로부터 제2 디스플레이 컨트롤러(106)를 활성화한다.

이에 더해, 제2 디스플레이 컨트롤러(106)는 다양한 기능을 갖는다. 제2 디스플레이 컨트롤러(106)는 '컬러 뒤섞기(swizzling)'을 지원하여 디스플레이 장치(108)가 종래의 24비트 패널처럼 나타날 수 있도록 한다. 컬러 뒤섞기는 비트 수를 줄이는 방법으로, 디스플레이 품질에 있어서 아무런 시각적 차이 없이 각 픽셀을 표현한다. 나아가, 제2 디스플레이 컨트롤러(106)는 안티알리아싱(anti-aliasing) 기능을 지원한다. 안티알리아싱 기능은 디스플레이 장치(108)상의 텍스트 디스플레이를 향상시킨다. 게다가, 제2 디스플레이 컨트롤러(106)는 픽셀 어드레스 가능 자동 컬러(pixel addressable automatic color)를 그레이스케일로 변환하기 위한 단색 모드 지원을 제공한다.

추가로, 제2 디스플레이 컨트롤러(106)는, 패스-쓰루(pass-through) 모드에서, 들어오는 디스플레이 프레임에 대한 투명성을 제공한다. 패스-쓰루 모드에서는, 제2 디스플레이 컨트롤러(106)는 아무런 조작을 수행하지 않고 디스플레이 프 레임을 제1 디스플레이 컨트롤러(104)로 넘긴다. 결과적으로, 단일의 LCD 타이밍 컨트롤러 칩 및 자동 플라이바이(fly-by) 모드가 에뮬레이트된다. 자동 플라이바이 보드는 SDRAM 프레임 버퍼로의 불필요한 기록을 방지하여, 디스플레이 시스템에 의해 소비되는 전체 전력을 절감시킨다. 이는 전력 소비를 최소화하게 한다. 또한, 제2 디스플레이 컨트롤러는 효율적인 디버깅을 위해 종래의 적녹청(RGB) DETTL 패널을 지원한다. 제2 디스플레이 컨트롤러는 또한 생산 라인 테스트를 위한 셀프테스트 기능을 포함한다. 제2 디스플레이 컨트롤러(106)는 패스-쓰루 모드를 인에이블함으로써 입력 디스플레이 프레임 상에 조작을 수행하지 않도록 설정될 수 있다. 제2 디스플레이 컨트롤러(106)의 이런 특성은 생산 동안에 제2 디스플레이 컨트롤러(106)를 테스트하는 데 이용될 수 있다. 제2 디스플레이 컨트롤러(106)의 상술한 특징들을 도 2와 함께 설명한다.

도 2는 본 발명의 실시형태에 따라, 디스플레이 시스템(200)에 존재하는 시스템 구성 요소의 개략도를 예시한다. 제1 디스플레이 컨트롤러(104)는 프레임 퍼버(202) 및 다수의 클럭을 포함한다. 그러나, 단순화된 표시를 위하여, 제1 디스플레이 컨트롤러(104)는 하나의 클럭(206)을 포함하도록 나타난다. 또한, 제1 디스플레이 컨트롤러(106)는 하나 이상의 레지스터를 포함한다. 이에 더해, 제2 디스플레이 컨트롤러(106)는 프레임 버퍼(204) 및 다수의 클럭을 포함한다. 그러나, 단순화된 표시를 위하여, 제2 디스플레이 컨트롤러(106)는 하나의 클럭(208)을 포함하도록 나타난다. 또한, 제2 디스플레이 컨트롤러는 제1 핀(210), 제2 핀(212), 제3 핀(214), 제4 핀(216), 제5 핀(218), 및 하나 이상의 레지스터를 포함한다.

프로세서(102)는 디스플레이 장치(108)를 리프레싱하기 위해 제1 디스플레이 컨트롤러(104) 및 제2 디스플레이 컨트롤러(106)에 디스플레이 프레임을 공급한다. 디스플레이 프레임은 디스플레이 장치(108)를 리프레싱하기 위한 다수의 디스플레이 프레임을 포함한다. 디스플레이 데이터는 디스플레이 장치(108)에 의해 디스플레이될 하나 이상의 프레임을 포함한다. 디스플레이 프레임은, 디스플레이 장치(108)상에 디스플레이될, 이미지의 픽셀 바이 픽셀(pixel-by-pixel) 데이터이다. 프레임 버퍼(202) 및 프레임 버퍼(204)는 디스플레이 장치(108)를 리프레시하기 위한 디스플레이 프레임을 저장한다. 디스플레이 장치(108)는 제1 디스플레이 컨트롤러(104) 또는 제2 디스플레이 컨트롤러(106)에 의해 구동될 수 있다. 디스플레이 컨트롤러들(104 및 106) 사이의 디스플레이 장치(108) 제어의 스위칭을 관리하기 위해 핀이 이용된다. 프로세서(102)는 제1 디스플레이 컨트롤러(104)에 디스플레이 프레임을 공급한다. 제1 디스플레이 컨트롤러(104)는, 프로세서(102)가 프레임 버퍼(202)에 디스플레이 프레임을 기록하는 경우에, 디스플레이 장치(108)를 리프레시한다. 프로세서(106)가 프레임 버퍼(202)에 기록하지 않는 경우에, 디스플레이 장치(108)의 제어는 제2 디스플레이 컨트롤러(106)로 스위칭된다. 프로세서(102)가 프레임 버퍼(202)에 재차 기록하는 경우에, 제어는 다시 제1 디스플레이 컨트롤러(104)로 스위칭된다. 제1 디스플레이 컨트롤러(104)와 제2 디스플레이 컨트롤러(106) 사이에서의 디스플레이 장치(108)의 제어의 전환은 디스플레이 인공물을 생성할 수 있다. 인공물을 생성하지 않고 디스플레이 장치(108)의 제어를 스위칭하는 방법을, 도 3, 4 및 5와 함께 자세하게 설명한다.

도 3은, 본 발명의 실시형태에 따라, 디스플레이 장치(108)를 구동하기 위한 방법의 흐름도이다. 단계 302에서, 먼저 제1 디스플레이 컨트롤러(104)에 디스플레이 데이터가 수신된다. 제1 디스플레이 컨트롤러(104)는 프로세서(102)로부터 디스플레이 데이터를 수신한다. 디스플레이 데이터는 프레임 버퍼(202)에 저장된다.

단계 304에서, 디스플레이 장치(108)의 제어는 제1 디스플레이 컨트롤러(104) 및 제2 디스플레이 컨트롤러(106) 사이에서 스위칭된다. 디스플레이 장치의 제어는, 블랭킹 간격에서 제1 디스플레이 컨트롤러(104) 및 제2 디스플레이 컨트롤러(106) 사이에서 스위칭된다. 블랭킹 간격은 수직 동기화(V-Sync) 또는 수평 동기화(H-Sync) 펄스의 트레일링 에지와 다음 활성 주사선의 시작 사이 동안이다. 주사선은, 디스플레이 장치(108)에 의해 디스플레이될 이미지의 픽셀 데이터의 행을 나타낸다. 블랭킹 간격은 수직 블랭킹 간격이고, 스위칭은 입력 수직 동기화(V-Sync) 펄스의 끝에서 일어난다.

실시형태에서는, 제1 디스플레이 컨트롤러(104)가 디스플레이 장치(108)를 구동하고 프레임 버퍼(202)에 아무런 디스플레이 데이터도 기록되지 않는 경우에, 디스플레이 장치{(108)의 제어가 제1 디스플레이 컨트롤러(104)로부터 제2 디스플레이 컨트롤러(106)로 스위칭된다. 본 발명의 다른 실시형태에서는, 제2 디스플레이 컨트롤러(106)가 디스플레이 장치(108)를 구동하고 새로운 프레임이 프레임 버퍼(202)에 기록되는 경우에, 디스플레이 장치(108)의 제어가 제2 디스플레이 컨트롤러(106)로부터 제1 디스플레이 컨트롤러(104)로 스위칭된다. 단계 306에서, 제어가 스위칭된 후에 디스플레이 장치(108)는 리프레시된다. 제1 디스플레이 컨트롤러(104)와 제2 디스플레이 컨트롤러(106) 사이의 디스플레이 장치의 제어의 스위칭 방법을 도 4 및 5와 함께 더 자세히 설명한다.

도 4A 및 4B는, 본 발명의 실시형태에 따라, 제1 디스플레이 컨트롤러(104)로부터 제2 디스플레이 컨트롤러(106)로 디스플레이 장치(108)의 제어를 스위칭하는 방법의 흐름도를 포함한다. 프레임 버퍼(202)가 새로운 디스플레이 프레임으로 지속적으로 기록되는 경우에, 제1 디스플레이 컨트롤러(104)는 디스플레이 장치(108)를 구동한다. 제1 디스플레이 컨트롤러(104)가 디스플레이 장치(108)를 구동하는 것은 디스플레이 프레임을 제2 디스플레이 컨트롤러(106)로 넘기는 것을 포함한다. 제2 디스플레이 컨트롤러(106)는 프레임 버퍼(204)에 디스플레이 프레임을 기록한다. 그 후에, 제2 디스플레이 컨트롤러(106)는, 디스플레이 프레임을 프레임 버퍼(204)로부터 펫칭함으로써, 디스플레이 장치(108)를 리프레시한다. 제2 디스플레이 컨트롤러(106)는, 디스플레이 출력의 주파수를 변경하거나, 컬러 뒤섞기를 수행하거나, 컬러 안티알리아싱 기능을 수행하는 등의, 디스플레이 프레임에 대한 하나 이상의 변형을 수행할 수 있다. 그 후에, 제2 디스플레이 컨트롤러(106)는 디스플레이 장치(108)를 리프레시한다.

본 발명의 다른 실시형태에 따라, 제2 디스플레이 컨트롤러(106)는 디스플레이 프레임에 대한 변형을 수행할 수 있으며, 디스플레이 프레임을 프레임 버퍼(204)에 기록하지 않고 디스플레이 장치(108)를 리프레시할 수 있다.

단계 402에서, 제1 디스플레이 컨트롤러(104)는 디스플레이 장치(108)를 구 동한다. 단계 404에서, 새로운 디스플레이 프레임들이 프레임 버퍼(202)에 기록될지 여부가 결정된다. 만약, 새로운 디스플레이 프레임들이 프레임 버퍼(202)에 기록되는 경우, 제1 디스플레이 컨트롤러(104)는, 단계 402에서, 디스플레이 장치(108)의 구동을 계속한다. 반대로, 새로운 디스플레이 프레임이 프레임 버퍼(202)에 기록되지 않는 경우에는, 단계 406에서, 제1 핀(210)이 로우 상태로 세팅된다. 단계 408에서, 새로운 프레임은 프레임 버퍼(204)에 기록된다. 이후, 제2 디스플레이 컨트롤러(106)는 V-Sync 펄스의 끝에서 디스플레이 로드 사이클을 수행한다. 디스플레이 로드 사이클을 수행하는 프로세스는 프레임 버퍼(204)로의 디스플레이 프레임의 기록을 포함한다. 프레임 버퍼(204)로의 디스플레이 프레임의 기록은 입력 V-Sync 펄스의 트레일링 에지에서 개시하여 다음 V-Sync 펄스의 트레일링 에지에서 종료한다. V-Sync 펄스의 트레일링 에지은 현재 디스플레이 프레임의 종료와 새로운 디스플레이 프레임의 시작을 나타낸다. 제2 디스플레이 컨트롤러(106)는 제1 주사선으로부터 다음 V-Sync 펄스의 트레일링 에지까지 픽셀 데이터를 기록하기 시작한다. 입력 V-Sync 펄스의 트레일링 에지 또는 제2 디스플레이 컨트롤러(106)의 디스플레이 프레임 타이밍은 제2 핀(212)에 의해 프로세서(102)에 알려진다. 제2 핀(212)은 제1 출력 주사선부터 V-Sync 펄스의 트레일링 에지까지 로우 상태로 유지된다.

제2 핀(212)은 수직 블랭킹 간격에서 하이 상태로 유지된다. 프로세서(102)는 수직 블랭킹 간격 동안 제1 디스플레이 컨트롤러(104)와 제2 디스플레이 컨트롤러(106) 사이의 디스플레이 장치(108)에 대한 제어의 스위칭을 동기화하기 위해 제 2 핀(212)의 상태를 이용한다. 전체 프레임이 프레임 버퍼(204)로 기록된 후, 제2 디스플레이 컨트롤러(106)는 제1 디스플레이 컨트롤러(104)로부터 자신으로의 제어의 스위칭을 개시한다.

단계 410에서, 제2 디스플레이 컨트롤러(106)는 다수의 제1 디스플레이 컨트롤러(104)의 비디오 타이밍으로부터 다수의 제2 디스플레이 컨트롤러(106)의 비디오 타이밍으로의 전환을 수행한다. 본 발명의 실시예에 따르면, 제1 디스플레이 컨트롤러(104)의 비디오 타이밍으로부터 제2 디스플레이 컨트롤러(106)의 비디오 타이밍으로의 전환은 V-Sync 펄스의 트레일링 에지에 근접하여 수행된다. V-Sync 펄스의 트레일링 에지에 근접한다는 것은 V-Sync 펄스의 시작부터 다음 수직 블랭킹 간격의 종료까지의 시간 간격을 의미한다. 또한, 제2 디스플레이 컨트롤러(106)는 클럭(206)에서 클럭(208)으로의 전환을 수행한다. 클럭(206) 및 클럭(208)은 동일 주파수를 가질 수 있다. 하지만, 클럭(208)은 클럭(206)에 대해 비동기로 구동될 수 있다. 본 발명의 일 실시예에 따르면, 제2 디스플레이 컨트롤러(106)의 비디오 타이밍과 맞추기 위해 제1 디스플레이 컨트롤러(104)에 의해 송신된 디스플레이 프레임의 타임을 갱신하는 데 'First In First Out'(FIFO)가 사용될 수 있다. 본 발명의 다른 실시예에 따르면, 제1 및 제2 디스플레이 컨트롤러(104 및 106)의 비디오 타이밍의 전환은 각각 수평 동기화(H-Sync) 펄스의 블랭킹 간격 동안 수행된다. 본 발명의 또 다른 실시예에 따르면, 디스플레이 프레임의 동기화는 게이트 위상 동기 루프(PLL)를 사용해서 수행될 수도 있으며, 따라서 지속적으로 렌더링될 수 있다.

단계 412에서, 제2 디스플레이 컨트롤러(106)는 제1 디스플레이 컨트롤러(104)의 다수의 레지스터와 제2 디스플레이 컨트롤러(106)의 다수의 레지스터를 리셋한다. 단계 414에서, 제2 디스플레이 컨트롤러(106)는 프레임 버퍼(204)를 기록 모드에서 판독 모드로 스위칭한다. 본 발명의 일 실시예에 따르면, 프레임 버퍼(204)의 기록 모드에서 판독 모드로의 스위칭은 비디오 타이밍의 전환과 동시에 수행된다. 비디오 타이밍의 전환에 이어서, 제2 디스플레이 컨트롤러(106)는 디스플레이 출력을 생성하기 위해 레지스터와 클럭(208)을 사용한다. 디스플레이 출력은 조작(manipulation)을 수행하거나 또는 수행하지 않고 프레임 버퍼(204)로부터 펫칭되는 디스플레이 프레임을 포함한다. 레지스터와 클럭(208)은, 디스플레이 장치(108)의 제어의 전환에 이어서 다음 활성 주사선의 시작에서 동작을 개시한다.

단계 416에서, 디스플레이 장치(108)의 제어는 제1 디스플레이 컨트롤러(104)로부터 제2 디스플레이 컨트롤러(106)로 스위칭된다. 이후, 제2 디스플레이 컨트롤러(106)는 다음 활성 주사선의 시작부터 디스플레이 장치(108)를 리프레시한다. 제2 디스플레이 컨트롤러(106)는 프레임 버퍼(204)에 존재하는 디스플레이 프레임으로 디스플레이 장치(108)를 자율적으로 리프레시한다. 단계 418에서, 제1 디스플레이 컨트롤러(104)와 프로세서(102)는 비활성 모드로 스위칭된다. 본 발명의 다른 실시예에 따르면, 단계 418에서, 프로세서(102)가 활성 모드로 유지되는 반면, 제1 디스플레이 컨트롤러(104)는 비활성 모드로 스위칭될 수 있다.

제2 디스플레이 컨트롤러(106)는, 제2 디스플레이 컨트롤러(106)가 소정의 시간만큼, 동일한 디스플레이 프레임으로 디스플레이 장치(108)를 리프레시할 때, 비활성 모드로 스위칭될 수 있다. 디스플레이 장치(108)의 리프레시에 대한 소정의 횟수는 제2 디스플레이 컨트롤러(106)의 레지스터에 저장된다.

도 5는 본 발명의 일 실시예에 따라, 디스플레이 장치(108)의 제어를 제2 디스플레이 컨트롤러(106)로부터 제1 디스플레이 컨트롤러(104)로 스위칭하는 방법의 흐름도를 도시한다. 단계 502에서, 제2 디스플레이 컨트롤러(106)는 디스플레이 장치(108)를 구동한다. 단계 504에서, 새로운 디스플레이 프레임들이 프레임 버퍼(202)에 기록될지 여부가 결정된다. 만일 새로운 디스플레이 프레임들이 프레임 버퍼(202)에 기록되지 않는다면, 제2 디스플레이 컨트롤러는, 단계 502에서, 디스플레이 장치(108)의 구동을 계속한다. 반대로, 새로운 디스플레이 프레임이 프레임 버퍼(202)에 기록되는 경우에는, 단계 506에서, 제1 핀(210)이 하이 상태로 세팅된다. 제1 핀(210)의 하이 상태는 제1 디스플레이 컨트롤러(104)의 중간 고-전력 기록 상태를 나타낸다. 기록 프로세스는, 제2 디스플레이 컨트롤러(106)에 의해 프레임 버퍼(202)로부터 디스플레이 프레임을 로딩하여 그것을 프레임 버퍼(204)에 저장하는 것을 의미한다.

단계 508에서, 제2 디스플레이 컨트롤러(106)는 제2 디스플레이 컨트롤러(106)의 비디오 타이밍과 제1 디스플레이 컨트롤러(104)의 비디오 타이밍 간의 전환을 수행한다. 또한, 제2 디스플레이 컨트롤러(106)는 클럭(208)과 클럭(206) 간의 전환을 수행한다. 본 발명에 따른 일 실시예에서는, 클럭 전환은 입력 V-Sync 펄스의 트레일링 에지에 근접하여 수행된다. 반면, 본 발명의 다른 실시예에서는, 클럭 전환은 H-Sync 펄스의 블랭킹 간격 동안 수행된다.

만일 제1 디스플레이 컨트롤러(104)가 로우 상태에 있다면, 클럭(206), 비디오 타이밍, 및 제1 디스플레이 컨트롤러(104)의 레지스터는 프로세서(102)에 의해 다시 초기화된다. 또한, 프로세서(102)는 동기에 맞추어 클럭(206)을 클럭(208)으로 재초기화한다. 본 발명의 다른 실시예에 따르면, 비디오 타이밍, 클럭(206), 및 제1 디스플레이 컨트롤러(104)의 레지스터는 제3 핀(214)에 의해 제공되는 인터럽트가 있는 경우 다시 초기화될 수 있다. 제3 핀(214)은 기 선택된 주사선의 시작에서 주사선 인터럽트를 제공할 수 있다. 제2 디스플레이 컨트롤러(106)는 제공되는 인터럽트의 종류에 기초하여 다수의 기능들을 수행하도록 프로그램될 수 있다. 제공되는 인터럽트의 종류는 제4 핀(216)에 의해 프로세서(102)로 고지된다. 본 발명의 또 다른 실시예에 따르면, 제2 디스플레이 컨트롤러(106)는 제공되는 인터럽트의 종류를 나타내기 위해 다수의 핀을 사용한다. 제2 디스플레이 컨트롤러(106)는 제1 디스플레이 컨트롤러(104)의 재초기화 후에 제어의 전환을 수행한다.

단계 510에서, 디스플레이 장치(108)의 제어는 제1 디스플레이 컨트롤러(104)로 스위칭된다. 이후, 제1 디스플레이 컨트롤러(104)는 프로세서(102)에 의해 프레임 버퍼(202)에 기록된 디스플레이 프레임으로 디스플레이 장치(108)를 구동한다. 다음 활성 주사선부터, 제1 디스플레이 컨트롤러(104)의 레지스터와 클럭(206)이 디스플레이 출력을 생성한다.

도 6은 본 발명의 일 실시예에 따라, 비활성 모드로부터 제2 디스플레이 컨트롤러(106)를 활성화하는 방법에 대한 흐름도이다. 단계 602에서, 제2 디스플레 이 컨트롤러(106)는 비활성 모드로 유지된다. 단계 604에서, 프로세서(102)가 프로세서(102)와 관련된 입력 장치들로부터 입력을 받았는지 여부가 결정된다. 입력 장치들은, 예를 들면, 키보드, 터치패드, 무선 이벤트, 커서 패드, 혹은 마우스 등이 될 수 있다. 만일 프로세서(102)가 입력을 수신하지 않는다면, 단계 602에서, 제2 디스플레이 컨트롤러(106)는 비활성 모드로 유지된다. 하지만, 프로세서(102)가 입력을 수신하는 경우, 그 다음, 단계 606에서, 제5핀(218)이 하이 상태로 세팅되고 제2 디스플레이 컨트롤러(106)가 비활성 모드로부터 활성화된다.

제5 핀(218)은 프로세서(102)에 의해 하이 상태로 설정된다. 제5 핀이 하이 상태로 설정되고 제2 디스플레이 컨트롤러(106)가 활성 모드에 있으면, 제2 디스플레이 컨트롤러(106)는 디스플레이 타임아웃 레지스터를 리셋한다. 디스플레이 타임아웃 레지스터는 몇 초 후에 디스플레이 컨트롤러(106)가 비활성 모드로 스위칭될 수 있는지, 디스플레이 프레임이 제2 디스플레이 컨트롤러에 의해 리프레시될 수 있는 시간 값을 저장한다. 본 발명의 다른 실시예에 따르면, 프로세서(102)가 입력 장치들로부터 입력을 수신할 때마다, 제2 디스플레이 컨트롤러(106)가 프로세서(102)의 내장 소프트웨어에 의해 비활성 모드로부터 활성화된다.

단계 608에서, 프로세서(102)가 프레임 버퍼(202)를 새로운 디스플레이 프레임으로 업데이트했는지 여부가 결정된다. 만일, 프로세서(102)가 새로운 프레임을 업데이트하지 않는다면, 단계 614에서, 제2 디스플레이 컨트롤러(106)가 자율적으로 프레임 버퍼(204)에 존재하는 디스플레이 프레임으로 디스플레이 장치(108)를 리프레싱하기 시작한다. 하지만, 만약 프로세서(102)가 새로운 디스플레이 프레임 으로 프레임 버퍼(202)를 업데이트한다면, 제2 디스플레이 컨트롤러(106)는 디스플레이 장치(108)를 활성화하고 디스플레이 블랭킹 레지스터를 리셋함으로써 디스플레이를 블랭크시킨다. 디스플레이 블랭킹 레지스터는 디스플레이 장치(108)의 기능을 제어한다. 디스플레이 블랭킹 레지스터가 인에이블되면, 제2 디스플레이 컨트롤러(106)는 블랭크 디스플레이 장치(108)를 나타낸다. 디스플레이 블랭킹 레지스터를 리셋하는 것은 디스플레이 장치(108)의 정규 기능을 복구한다. 단계 610에서, 제3 핀(214)이 제2 디스플레이 컨트롤러(106)로 하여금 디스플레이 로드 사이클을 수행하도록 지시하기 위한 인터럽트를 발생시킨다. 단계 612에서, 제2 디스플레이 컨트롤러(106)는 디스플레이 로드 사이클을 수행한다. 그 후, 단계 614에서, 제2 디스플레이 컨트롤러는 자율적으로 디스플레이 장치(108)의 리프레싱을 시작한다. 디스플레이 장치(108)의 구동과 관련된 방법의 단계들과 디스플레이 시스템(200)의 시스템 구성요소들의 상태가 시간적으로 도 7, 8, 및 9와 함께 자세히 설명되어 있다.

도 7은 본 발명의 일 실시예에 따른, 제1 디스플레이 컨트롤러(104)로부터 제2 디스플레이 컨트롤러(106)로의 디스플레이 장치(108)의 제어 스위칭에 대한 시간선상의 그래프이다. 도 7은 수직 블랭킹 간격 동안 수행되는 디스플레이 장치(108)의 스위칭 제어의 프로세스를 도시한다. 또한, 도 7은 디스플레이 시스템(200)의 다른 시스템 구성요소들의 상태들을 시간 선상에서 도시한다. 도 7에 도시된 디스플레이 시스템(200)의 시스템 구성요소들은 제1 디스플레이 컨트롤러(104), 제2 디스플레이 컨트롤러(106), 프레임 버퍼(204), 클럭(206), 제1 핀(210) 및 제2 핀(212)을 포함한다. 도 7에서, x-축 상에 시간이 표시되어 있고, 시스템 구성요소들의 상태는 y-축 상에 표시되어 있다.

도 8은 본 발명의 일 실시예에 따른, 제2 디스플레이 컨트롤러(106)로부터 제1 디스플레이 컨트롤러(104)로의 디스플레이 장치(108)의 제어 스위칭에 대한 시간선상의 그래프이다. 도 8은 수직 블랭킹 간격 동안 수행되는 디스플레이 장치(108)의 스위칭 제어의 프로세스를 도시한다. 또한, 도 8은 디스플레이 시스템(200)의 다른 시스템 구성요소들의 상태들을 시간 선상에서 도시한다. 도 8에 도시된 디스플레이 시스템(200)의 시스템 구성요소들은 제1 디스플레이 컨트롤러(104), 제2 디스플레이 컨트롤러(106), 클럭(206), 제1 핀(210), 제2 핀(212), 및 제3 핀(214)을 포함한다. 도 8에서, x-축 상에 시간이 표시되어 있고, 시스템 구성요소들의 상태는 y-축 상에 표시되어 있다.

도 9는 본 발명의 일 실시예에 따른, 제2 디스플레이 컨트롤러(106)를 비활성 모드로부터 활성화시키는 것에 대한 시간 선상의 그래프이다. 도 9는 디스플레이 시스템(200)의 다른 시스템 구성요소들의 상태들을 시간 선상에서 도시한다. 디스플레이 시스템(200)의 시스템 구성요소들은 제1 디스플레이 컨트롤러(104), 제2 디스플레이 컨트롤러(106), 프레임 버퍼(202), 프레임 버퍼(204), 제3 핀(214), 및 제5 핀(218)을 포함한다. 도 9에서, x-축 상에 시간이 표시되어 있고, 시스템 구성요소들의 상태는 y-축 상에 표시되어 있다.

디스플레이 컨트롤러들은, 예를 들면, 휴대 가능한 장치 내의 어플리케이션 특정 집적 회로들(ASIC's), 프로그램 가능한 로직 컨트롤러들(PLC's), 등으로 구현 될 수 있다. 상술한 설명의 측면에서, 본 발명에 따르면, 본 발명(제2 디스플레이 컨트롤러(106))의 산업 기반의 구현 상세들이 여기에 포함된다. 이러한 상세들은 여러 프로세서, IC, 핀, 레지스터의 구현 레벨 상세들을 포함하는 다양한 하드웨어 구현 상세들을 포함한다. 본 설명은, 당업계의 통상의 지식을 가진 자에 의해 이해될 수 있을 것이며, 과도한 실험 없이 본 발명을 구현하는 데 도움이 될 것이다.

제1 디스플레이 컨트롤러(106) 레지스터 정의

레지스터 인덱스 디폴트

제2 디스플레이 컨트롤러(106) ID & Revision 0 DC01H

제2 디스플레이 컨트롤러(106) 디스플레이 모드 1 0012H

수평 해상도 2 0458H (1200Decimal)

수평 토탈 3 04E8H (1256 Decimal)

수평 동기 4 1808H (24, 8 Decimal)

수직 해상도 5 0340H (900 Decimal)

수직 토탈 6 0390H (912 Decimal)

수직 동기 7 0403H (4,3 Decimal)

디스플레이 타임아웃 8 FFFFH

주사선 인터럽트 9 0000H

백라이트 밝기 10 XXXFH

리저브드(Reserved) 11-127

제2 디스플레이 컨트롤러(106) 사용자 I/O 핀 정의

제2 디스플레이 컨트롤러(106) ASIC Pinout - 1M (512K x 16)

SDRAM 구성

Geode 디스플레이 인터페이스 핀

Geode 픽셀 클럭 GFDOTCLK 1

Geode 레드 데이터 GFRDAT0-5 6

Geode 그린 데이터 GFGDAT0-6 7

Geode 블루 데이터 GFBDAT0-5 6

Geode VSync GFVSYNC 1

Geode HSync GFHSYNC 1

Geode FP_LDE GFP_LDE 1

512K x 16 SDRAM용 인터페이스 핀

FBRAM 데이터 FBD0-15 16

FBRAM 어드레스 FBDA0-10 11

FB 칼럼 Addr Strobe FBCAS/ 1

FB 로우 Addr Strobe FBRAS/ 1

FB 데이터 마스크 FBDM0-1 2

FBRAM 칩 선택 FBCS/ 1

FBRAM 기록 Enable FBWE/ 1

FBRAM 클럭 FBCLK 1

FBRAM 클럭 Enable FBCLKE 1

제2 디스플레이 컨트롤러(106) 셀프-리프레시용 크리스털

디스플레이 XTAL In DCONXI 1

디스플레이 XTAL Out DCONXO 1

시스템 인터페이스 핀

시스템 리셋 RESET 1

EC 파워 온 요청 ECPWRRQST 1

제2 디스플레이 컨트롤러(106) 인터럽트 출력 DCONIRQ/ 1

제2 디스플레이 컨트롤러(106)

디스플레이 로드 명령 요청 DCONLOAD 1

제2 디스플레이 컨트롤러(106) 상태 핀 DCONSTAT 2

제2 디스플레이 컨트롤러(106) 블랭킹 상태 DCONBLNK 1

제2 디스플레이 컨트롤러(106)

레지스터 I/O SMB 클럭 DCONSMBCLK 1

제2 디스플레이 컨트롤러(106)

레지스터 I/O SMB 데이터 DCONSMBDATA 1

DETTL/패널 인터페이스 핀

패널 픽셀 데이터 0 DO00-DO01 3

패널 픽셀 데이터 1 DO10-DO11 3

패널 픽셀 데이터 2 DO20-DO21 3

소스 닷 클럭 SCLK 1

데이터 인터페이스 극성 제어 REV1-2 2

그래픽 출력 Enable(게이트 드라이버 enable) GOE 1

--- INV 1

--- CPV 1

--- STV 1

--- FSTH 1

--- BSTH 1

--- TP 1

LCD 백라이트 Enable BACKLIGHT 1

디스플레이 백라이트 제어(PWM) DBC 1

드라이버 극성 신호 1 POL1 1

LCD VDD Enable VDDEN 1

Burn-In/테스트 모드 AGMODE 1

컬러/ 패널 바이어스 선택 COLMODE 1

토탈 사용자 I/O 94

ECPWRRQST 액티브의 최소 듀티 사이클은 ~100 nS 이다(이 핀은 디바운스되거나 필터링될 필요가 없다).

본 발명의 여러 실시예는, 디스플레이 장치, 프로세서, 제1 디스플레이 컨트롤러, 제2 디스플레이 컨트롤러, 프레임 버퍼들, 제1 및 제2 디스플레이 컨트롤러의 클럭들을 포함하는 디스플레이 시스템을 제공한다. 또한, 제2 디스플레이 컨트롤러는 다수의 핀을 포함한다.

본 발명에 따른 여러 실시예는 디스플레이 시스템에서 인공물이 없는 디스플레이가 생성되도록 한다. 디스플레이는 디지털 시스템 내의 제1 디스플레이 컨트롤러와 제2 디스플레이 컨트롤러 간의 전환 후에 디스플레이 장치상에 생성된다. 전환은 수직 동기화(V-Sync) 펄스의 트레일링 에지에 근접하여, 즉 수직 블랭킹 간격 동안 수행되고, 따라서, 인공물이 없는 디스플레이를 보장한다.

제2 디스플레이 컨트롤러는 프로세서 및 제1 디스플레이 컨트롤러와 독립적으로, 디스플레이 장치를 자율적으로 리프레시할 수 있다. 디스플레이 장치의 자율적인 리프레시는 프로세서의 연속적인 방해의 필요성을 제거한다.

제1 및 제2 디스플레이 컨트롤러와 디스플레이 장치는 장기적인 비활성화 상에서 꺼져 있을 수 있으며, 디스플레이 시스템에 의한 전력 소비를 상당히 절감할 수 있다.

본 발명의 여러 실시예는 특정화되거나 고가의 하드웨어를 필요로 하지 않으며, 따라서, 비용 및 전력에 민감한 어플리케이션에서 전자 장치를 사용함에 있어 이상적인 시스템을 제공한다.

본 발명의 바람직한 실시예들이 이상과 같이 설명되었으나, 본 발명이 이러한 실시예들에만 한정되는 것은 아니다. 당업자에게는 청구항에 나타난 본 발명의 사상과 범주를 벗어나지 않은 여러 변경, 변화, 변형예, 대체 및 동등물이 자명하다 할 것이다.

Claims

디스플레이 시스템에 의한 디스플레이 장치의 구동 방법으로서, 상기 디스플레이 시스템은 상기 디스플레이 장치, 제1 디스플레이 컨트롤러, 제2 디스플레이 컨트롤러 및 프로세서를 포함하고, 상기 제2 디스플레이 컨트롤러는 저전력 동작에 대해 최적화되어 있으며, 상기 구동 방법은,

상기 제1 디스플레이 컨트롤러에서, 상기 프로세서로부터 디스플레이 데이터를 수신하는 단계;

상기 제1 디스플레이 컨트롤러와 상기 제2 디스플레이 컨트롤러 사이에서 상기 디스플레이 장치의 제어를 스위칭하는 단계로서, 상기 디스플레이 장치의 제어는 입력 수직 동기화(V-sync) 펄스의 트레일링 에지(trailing edge) 근처에서 스위칭되는, 단계;

상기 디스플레이 장치를 리프레시하는 단계로서, 상기 디스플레이 장치는 상기 프로세서 및 상기 제1 디스플레이 컨트롤러와 독립적으로 상기 제2 디스플레이 컨트롤러에 의해 리프레시되는, 단계를 포함하는, 구동 방법.
청구항 1에 있어서, 상기 디스플레이 장치의 제어를 스위칭하는 단계는, 상기 제1 디스플레이 컨트롤러의 프레임 버퍼에 새로운 프레임이 기록되지 않는 경우, 상기 제2 디스플레이 컨트롤러의 제1 핀을 로우(low) 상태로 설정하는 단계를 포함하는, 구동 방법.
청구항 2에 있어서, 상기 제1 핀을 로우 상태로 설정하는 단계는 디스플레이 로드(load) 사이클을 수행하는 단계를 포함하며, 상기 디스플레이 로드 사이클을 수행하는 단계는 상기 제2 디스플레이 컨트롤러의 프레임 버퍼에 프레임을 저장하는 단계를 포함하고, 상기 프레임의 저장은 상기 입력 V-sync 펄스의 트레일링 에지에서 시작되는, 구동 방법.
청구항 1에 있어서, 상기 디스플레이 장치의 제어를 스위칭하는 단계는, 상기 제1 디스플레이 컨트롤러의 프레임 버퍼에 하나 이상의 새로운 프레임이 기록되는 경우, 상기 제2 디스플레이 컨트롤러의 제1 핀을 하이(high) 중간 상태(이 하이 중간 상태는 중간 고전력 기록 상태를 가리킨다)로 설정하는 단계를 포함하는, 구동 방법.
청구항 1에 있어서, 상기 디스플레이 장치의 제어를 스위칭하는 단계는, 상기 제1 디스플레이 컨트롤러의 하나 이상의 비디오 타이밍과 상기 제2 디스플레이 컨트롤러의 하나 이상의 비디오 타이밍 사이에서의 전환을 수행하는 단계를 포함하는, 구동 방법.
청구항 5에 있어서, 상기 전환을 수행하는 단계는, 상기 제1 디스플레이 컨트롤러와 제2 디스플레이 컨트롤러의 상기 하나 이상의 비디오 타이밍을 동기에 맞 춰(synchronously) 재초기화하는 단계를 포함하며, 상기 하나 이상의 비디오 타이밍은 블랭킹 간격(blanking interval) 동안에 동기에 맞춰 재초기화되는, 구동 방법.
청구항 5에 있어서, 상기 디스플레이 장치의 제어를 스위칭하는 단계는, 상기 제2 디스플레이 컨트롤러의 프레임 버퍼를 기록 모드로부터 판독 모드로 스위칭하는 단계를 더 포함하는, 구동 방법.
청구항 5에 있어서, 상기 디스플레이 장치의 제어를 스위칭하는 단계는, 상기 제2 디스플레이 컨트롤러로부터의 프레임 타이밍을 상기 프로세서에게 전달하는 단계를 더 포함하며, 상기 전달 단계는,

상기 V-sync 펄스 이전의 소정 지점에서 상기 제2 디스플레이 컨트롤러의 제2 핀을 로우 상태로 설정하는 단계; 및,

블랭킹 간격 중에 상기 제2 핀을 하이 상태로 설정하는 단계로서, 상기 블랭킹 간격은 상기 V-sync 펄스의 트레일링 에지와 새로운 활성 주사선의 시작 사이의 구간인, 단계를 포함하는, 구동 방법.
청구항 5에 있어서, 상기 디스플레이 장치의 제어를 스위칭하는 단계는, 하나 이상의 타입의 주사선 인터럽트를 제공하는 단계를 더 포함하며, 각 타입의 주사선 인터럽트는 사전에 선택된 주사선에 대한 상대적인 타이밍을 가지고, 각 타입 의 주사선 인터럽트는 상기 제2 디스플레이 컨트롤러의 제3 핀에 의해 제공되며, 상기 주사선 인터럽트의 타입은 상기 제2 디스플레이 컨트롤러의 제4 핀 또는 그 이상의 핀에 의해 지시되는, 구동 방법.
청구항 9에 있어서, 상기 하나 이상의 타입의 주사선 인터럽트를 제공하는 단계는, 상기 주사선 인터럽트의 타입에 기초하여 상기 제1 디스플레이 컨트롤러를 디스에이블링하는 단계를 더 포함하는, 구동 방법.
청구항 9에 있어서, 상기 하나 이상의 타입의 주사선 인터럽트를 제공하는 단계는, 상기 제1 디스플레이 컨트롤러의 상기 하나 이상의 비디오 타이밍을 상기 제2 디스플레이 컨트롤러의 상기 하나 이상의 비디오 타이밍과 동기에 맞춰 재초기화하도록 상기 프로세서에게 알리는 단계를 더 포함하며, 상기 재초기화는 주사선 인터럽트의 타입에 기초하여 수행되는, 구동 방법.
청구항 5에 있어서, 상기 디스플레이 장치의 제어를 스위칭하는 단계는, 상기 제2 디스플레이 컨트롤러의 하나 이상의 레지스터의 값에 기초하여 상기 제2 디스플레이 컨트롤러를 비활성 모드로 구동하는 단계를 더 포함하는, 구동 방법.
청구항 1에 있어서, 상기 디스플레이 장치를 리프레시하는 단계는, 상기 제2 디스플레이 컨트롤러를 비활성 모드로부터 활성화하는 단계를 포함하며, 상기 제2 디스플레이 컨트롤러는, 상기 프로세서가 하나 이상의 입력 장치로부터 입력을 수신하는 경우, 상기 프로세서에 의해 활성화되는, 구동 방법.
청구항 1에 있어서, 상기 디스플레이 장치를 리프레시하는 단계는, 상기 제2 디스플레이 컨트롤러의 제5 핀을 로우 상태로부터 하이 상태로 설정하는 단계로서, 상기 제5 핀은 상기 프로세서가 하나 이상의 입력 장치로부터 입력을 수신할 때 설정되는, 단계;

상기 제2 디스플레이 컨트롤러를 비활성 모드로부터 활성화하는 단계를 포함하는, 구동 방법.
청구항 1에 있어서, 상기 디스플레이 장치를 리프레시하는 단계는,

하나 이상의 새로운 프레임이 상기 제1 디스플레이 컨트롤러의 프레임 버퍼에 기록되는 경우, 하나 이상의 비디오 출력을 활성화하도록 상기 제1 디스플레이 컨트롤러에게 명령하는 단계를 포함하는, 구동 방법.
청구항 1에 있어서, 상기 디스플레이 장치를 리프레시하는 단계는, 상기 제1 디스플레이 컨트롤러의 프레임 버퍼에 새로운 프레임이 기록되지 않는 경우, 상기 제2 디스플레이 컨트롤러에 의해 상기 디스플레이 장치를 자율적으로 구동하는 단계를 포함하는, 구동 방법.
디스플레이 시스템에 의한 디스플레이 장치의 구동 시스템으로서, 상기 디스플레이 시스템은 상기 디스플레이 장치, 제1 디스플레이 컨트롤러, 제2 디스플레이 컨트롤러, 및 프로세서를 포함하며, 상기 구동 시스템은,

상기 프로세서로부터 입력을 수신하는 상기 제1 디스플레이 컨트롤러; 및,

입력 수직 동기화(V-sync) 펄스의 트레일링 에지 근처에서 상기 제1 디스플레이 컨트롤러의 상기 디스플레이 장치의 제어를 스위칭하는 상기 제2 디스플레이 컨트롤러를 포함하는, 구동 시스템.
청구항 17에 있어서, 상기 제1 디스플레이 컨트롤러와 상기 제2 디스플레이 컨트롤러의 하나 이상의 비디오 타이밍을 더 포함하며, 상기 하나 이상의 비디오 타이밍은 상기 디스플레이 장치의 제어를 스위칭하는 동안 동기에 맞춰 초기화되는, 구동 시스템.
청구항 17에 있어서, 상기 제2 디스플레이 컨트롤러는,

상기 디스플레이 장치의 소스를 제어하는 제1 핀으로서, 상기 제1 핀의 상태는 상기 제1 디스플레이 컨트롤러의 프레임 버퍼에 기록된 하나 이상의 새로운 프레임에 의존하여 설정되는, 제1 핀;

상기 제2 디스플레이 컨트롤러의 프레임 타이밍을 전달하는 제2 핀;

하나 이상의 타입의 주사선 인터럽트를 제공하는 제3 핀; 및

상기 제2 디스플레이 컨트롤러가 제공하는 각 주사선 인터럽트의 타입을 지 시하는 제4 핀 또는 그 이상의 핀을 포함하는, 구동 시스템.
청구항 19에 있어서, 상기 제2 디스플레이 컨트롤러는 제5 핀을 더 포함하며, 상기 제5 핀은, 상기 프로세서가 하나 이상의 입력 장치로부터 하나 이상의 입력을 수신하는 경우, 상기 제2 디스플레이 컨트롤러를 비활성 모드로부터 활성화하는, 구동 시스템.
청구항 17에 있어서, 상기 제2 디스플레이 컨트롤러는 프레임 버퍼를 포함하며, 상기 프레임 버퍼는, 상기 제2 디스플레이 컨트롤러의 제1 핀이 로우 상태로 설정되는 경우, 기록 모드로부터 판독 모드로 변경되는, 구동 시스템.
청구항 17에 있어서, 상기 제2 디스플레이 컨트롤러는 하나 이상의 레지스터를 포함하며, 상기 하나 이상의 레지스터는, 상기 제1 디스플레이 컨트롤러로부터 상기 제2 디스플레이 컨트롤러로 상기 디스플레이 장치의 제어를 스위칭하는 동안 상기 제1 디스플레이 컨트롤러의 하나 이상의 레지스터와 동기에 맞춰 초기화되는, 구동 시스템.
디스플레이 시스템에 의한 디스플레이 장치의 구동 시스템으로서, 상기 디스플레이 시스템은 상기 디스플레이 장치, 제1 디스플레이 컨트롤러, 제2 디스플레이 컨트롤러, 및 프로세서를 포함하며, 상기 제2 디스플레이 컨트롤러는 저전력 동작 에 대해 최적화되어 있고, 상기 구동 시스템은,

상기 제1 디스플레이 컨트롤러의 디스플레이 데이터를 상기 제2 디스플레이 컨트롤러로 전달하는 수단;

상기 제1 디스플레이 컨트롤러와 상기 제2 디스플레이 컨트롤러 사이에서 상기 디스플레이 장치의 제어를 스위칭하는 수단으로서, 상기 디스플레이 장치의 제어는 입력 수직 동기화(V-sync) 펄스의 트레일링 에지 근처에서 스위칭되는, 수단; 및,

상기 디스플레이 장치를 리프레시하는 수단으로서, 상기 디스플레이 장치는 상기 프로세서 및 상기 제1 디스플레이 컨트롤러와 독립적으로 상기 제2 디스플레이 컨트롤러에 의해 리프레시되는, 수단을 포함하는, 구동 시스템.
다음과 같은 단계들을 포함하는 방법을 수행하도록 디스플레이 시스템의 프로세서를 프로그래밍하기 위한 하나 이상의 기계-실행가능한 지시를 포함하는 기계-판독가능한 기록매체로서, 상기 디스플레이 시스템은 디스플레이 장치, 제1 디스플레이 컨트롤러, 제2 디스플레이 컨트롤러, 및 프로세서를 포함하며, 상기 방법은,

상기 제1 디스플레이 컨트롤러에서, 상기 프로세서로부터 디스플레이 데이터를 수신하는 단계로서, 상기 제1 디스플레이 컨트롤러는 상기 디스플레이 시스템에 존재하는, 단계;

상기 제1 디스플레이 컨트롤러와 상기 제2 디스플레이 컨트롤러 사이에서 상 기 디스플레이 장치의 제어를 스위칭하는 단계로서, 상기 디스플레이 장치의 제어는 입력 수직 동기화(V-sync) 펄스의 트레일링 에지 근처에서 스위칭되며 상기 제2 디스플레이 컨트롤러는 상기 디스플레이 시스템에 존재하는, 단계; 및,

상기 디스플레이 장치를 리프레시하는 단계로서, 상기 디스플레이 장치는 상기 프로세서 및 상기 제1 디스플레이 컨트롤러와 독립적으로 상기 제2 디스플레이 컨트롤러에 의해 리프레시되는, 단계를 포함하는, 기록매체.