CN101535930A - 具有双显示控制器的显示系统及其驱动方法 - Google Patents

Abstract

本发明涉及一种具有双显示控制器的显示系统及其驱动方法。该显示系统包括一处理器、一第一显示控制器、一第二显示控制器及一显示装置。该第一显示控制器接收来自该处理器的显示资料，当处理器送出新的显示画面给该第一显示控制器，则该第一显示控制器会负责驱动该显示装置刷新画面。当处理器持续送出相同的显示画面给该第一显示控制器，则该显示装置的控制权就会被切换到一在低耗能下达到最佳化的第二显示控制器；该控制权的切换动作会紧接垂直同步脉冲而执行。

Description

具有双显示控制器的显示系统及其驱动方法

技术领域

本发明涉及一种具有双显示控制器的显示系统及其驱动方法，特别指一种在双显示控制器之间无失真传输的显示系统及其驱动方法。

背景技术

在一现有的显示系统中，中央处理器(CPU)输出一信号至一显示控制器，该显示控制器经过运算处理之后输出一信号进而驱动一显示系统的显示元件输出影像。

在一双显示控制系统中，就必须设置两个显示控制器，其分别为主要显示控制器及第二显示控制器，且该主要及第二显示控制器各自独立地接受中央处理器的控制；且该显示元件可被其中任一个显示控制器所控制。然而在切换该主要及第二显示控制器的同时，必须将输出信号加以同步化以避免该显示元件显示画面有失真的情况。

目前有多种技术可使该主要及第二显示控制器达到同步化，如众所熟知的“Genlock”技术，该技术让主要及第二显示控制器同时运作，并将其输出的讯号加以合并而使该显示元件输出一完整的影像；但这种同步化且合并输出讯号的技术需要昂贵且复杂的电子电路系统。

另一种传统的技术，则是将主要显示控制器输出的片段画面传输至第二显示控制器并进行调整以达到同步化的功效，该片段画面均可以在任一个显示控制器中进行调整，但此种片段画面需要被传输及调整的技术，就需要处理器连续性的运作。

然而，上述的技术不免都会有下列缺点，由于传统方式需要两个显示控制器同时运作，且处理器也需要做连续不断的处理，导致系统必须消耗大量能源；但的确是有一些技术方案可以不需要处理器做连续性的运作，却不免于复杂且昂贵的电路设计。

根据上述的论点，必须针对主要及第二显示控制器同步化的缺点加以改进；首先，必须减少处理器做连续性的运作，甚至完全不需要做连续性的运作；再者，不需应用昂贵的硬设备，使整体系统更具经济效益；此外，低耗能的系统也是欲追求的目标。

发明内容

本发明的主要目的在于克服现有技术的不足与缺陷，提出一种具有双显示控制器的显示系统及其驱动方法，可利用该显示系统控制一显示装置。

本发明的再一目的在于，提出一种具有双显示控制器的显示系统及其驱动方法，其不需处理器做连续性的运作就可达成显示装置的控制。

本发明提出多个实施方式以达到以上的目的，其中之一提供一种具有双显示控制器的显示系统，其包括：一处理器；一第一显示控制器；一第二显示控制器；一第一显示控制器所使用的画面缓冲器；一第二显示控制器所使用的画面缓冲器；以及一显示装置。其中，该处理器送出多个显示画面给该第一显示控制器；所述的显示画面再通过该第一显示控制器传送给该第二显示控制器。而该第二显示控制器可在没有对所述的显示画面做矫正的动作的情况下更新该显示装置输出的影像，也可以在对所述的显示画面做至少一个矫正动作的情况下更新该显示装置输出的影像。

在该处理器将多个显示画面写入该第一显示控制器所使用的画面缓冲器的情形下，该第一显示控制器可驱动该显示装置输出影像；然而，若没有新的显示画面被写入该第一显示控制器所使用的画面缓冲器，该第二显示控制器则将先前的所述的显示画面纪录在该第二显示控制器所使用的画面缓冲器，接着该第二显示控制器马上将第一显示控制器的影像时脉传输成为该第二显示控制器的影像时脉，而该影像时脉的传输是紧跟着垂直同步脉冲的后缘进行，亦即在垂直遮没期间之间。而在该影像时脉传输之后，该第二显示控制器则驱动该显示装置显示影像；且同时该处理器与该第一显示控制器可被切换成闲置模式。

该第二显示控制器会持续驱动该显示装置显示影像，即使该处理器未将任何显示画面写入该第一显示控制器所使用的画面缓冲器。当该第二显示控制器以同一画面讯号驱动该显示装置显示影像一段预定的时间后，该第二显示控制器可被切换成闲置模式。而不论任何时间，当一新的显示画面被写入该第二显示控制器所使用的画面缓冲器时，该显示装置的控制权就会紧跟着垂直同步脉冲的后缘由该第二显示控制器回到该第一显示控制器。在本发明实施例中，当该处理器接收到外部装置的一输出讯号时，该第二显示控制器可由闲置模式被切换成启动模式。

该第二显示控制器会紧跟着垂直同步脉冲的后缘执行所有的讯号传输，例如该第一显示控制器与该第二显示控制器之间的控制权切换，如此可确保一个完整的画面会在该切换的动作执行之前就被纪录而可达成无失真的显示画面。既然在系统中，讯号的传输、纪录以及控制权的切换均为自动执行，故不需要该处理器做连续性的运算，此外该处理器、该第一显示控制器与该第二显示控制器均可切换至低耗能模式以减少能量的消耗。综上所述，本发明可以提供一具有价格优势且低能耗的显示系统及其方法。

本发明的有益效果是本发明提供的一种具有双显示控制器的显示系统及其驱动方法，具有经由低耗能的显示系统以控制显示装置、可在第一及第二显示控制器传输讯号而达成无失真影像输出于显示装置、不需要昂贵且复杂的硬件而更适用于价格导向或能源消耗导向的应用面

附图说明

图1为本发明实施例的全系统的示意图；

图2为本发明实施例的显示系统的示意图；

图3为本发明实施例显示系统的驱动显示装置的流程图；

图4A及4B为本发明实施例显示系统的切换显示装置控制权的流程图；

图5为本发明实施例显示系统的切换显示装置控制权的流程图；

图6为本发明实施例显示系统的启动第二显示控制器的流程图；

图7为本发明实施例显示系统的切换显示装置控制权对应时间变化的关系图；

图8为本发明实施例显示系统的切换显示装置控制权对应时间变化的关系图；

图9为本发明实施例显示系统的启动第二显示控制器对应时间变化的关系图。

图中符号说明

100 全系统

102 处理器

104 第一显示控制器

106 第二显示控制器

108 显示装置

200 显示系统

202 画面缓冲器

204 画面缓冲器

206 时脉产生器

208 时脉产生器

210 第一端子

212 第二端子

214 第三端子

216 第四端子

218 第五端子

具体实施方式

本发明提出的实施例为一计算器架构中的显示系统，该显示系统则可被运用在一系统、方法及计算机程序以驱动显示装置显示影像。该显示系统包括：一处理器；一第一显示控制器；一第二显示控制器；一第一显示控制器所使用的画面缓冲器；一第二显示控制器所使用的画面缓冲器；以及一显示装置。该显示装置可被该第一显示控制器或该第二显示控制器所驱动而显示影像，当同样的显示画面被写入该第一显示控制器所使用的画面缓冲器，该显示装置的控制权，由该第一显示控制器切换为该第二显示控制器。该第二显示控制器进行将该显示装置的控制权由该第一显示控制器切换到该第二显示控制器的转换动作为紧跟着垂直同步脉冲的后缘。由于此控制权切换的动作是在垂直遮没期间之间进行，如此可避免在传输时造成显示失真。

在本发明的另一实施例中，当一个新的显示画面被写入该第一显示控制器所使用的画面缓冲器，该显示装置的控制权就会由该第二显示控制器切换到该第一显示控制器；同样的，此控制权切换的动作是在垂直遮没期间之间进行。

请参考图1，其为此发明全系统100的示意图，该全系统100可应用于本发明多个实施方式。该全系统100包括多个计算器运算装置，然而一个典型的计算器运算装置包括：一处理器102、一第一显示控制器104、一第二显示控制器106及一显示装置108。该处理器102可分别控制该第一显示控制器104与该第二显示控制器106；该第一显示控制器104可内建于该处理器102，也可以以不同功能的电路与该处理器102有所区别。而该计算器运算装置可为笔记本电脑、掌上型计算机、桌上型计算机、计算器、携带式电话或个人数字助理(PDA)等；同样地，该显示装置108可为液晶显示器(LCD)、阴极射线管(CRT)或等离子显示器；该处理器102可以典型的设置于计算器运算装置的中央处理单元(CPU)，而该第一显示控制器104与该第二显示控制器106可为一传统视讯图形阵列(VGA)控制器或是特殊应用集成电路(ASIC)控制器，上述例子均为可能的硬件装置但并不以此为限。

于此实施例中，为该第二显示控制器106支持六种接口；第一接口为薄膜晶体管(TFT)输入端口，用以接收该第一显示控制器104所输出的显示画面；第二接口为双源晶体管对晶体管逻辑(double edgedtransistor-transistor logic，DETTL)液晶输出端口，其直接与集成电路的薄膜晶体管面板驱动器连接，用以在适当的薄膜晶体管显示装置上输出液晶显示；第三接口为双向系统管理总线(system management bus，SMBUS)串行端口，其工作频率至少为100KHz并与该第二显示控制器106内部的设定缓存器连接，且可对该缓存器进行读取、写入的动作；第四接口为一组单输入/输出或多输入/输出的端子接口，可管理在第一显示控制器104与该第二显示控制器106之间的临界时序切换；第五接口为同步动态随机存取内存(SDRAM)接口端口，可与低功率的同步动态随机存取内存连接以储存单一完整的显示画面，该第二显示控制器106可通过从该同步动态随机存取内存撷取显示画面以使显示装置108进行自发性更新画面的动作；第六接口直接与一个14.31818MHz的晶体连接，该晶体可忽略影像输入端口的状态而提供一个独立的画面更新的像素时脉，该独立的画面更新的像素时脉在画面更新率为50Hz的情况下为57.27272MHz。此外，该独立的画面更新的像素时脉也为上述用以储存显示画面的同步动态随机存取内存提供一接口时序(interface timing)。

根据本发明的另一实施例，该第二显示控制器106更包含一第七接口，其为多个端子以连接于该处理器102，该连接关系可以在该处理器102在接收到外部讯号的同时，将该第二显示控制器106由闲置模式切换成启动模式。

此外，该第二显示控制器106具有多样的运算能力。该第二显示控制器106支持“颜色混合替换(color swizzling)”可让该显示装置108表现出如同传统24位的显示面版。该“颜色混合替换(color swizzling)”技巧可在视觉上不造成差异的情况下减少位数目。该第二显示控制器106更具有反锯齿(anti-aliasing)的能力，可增加该显示装置108显示文字的锐利度；再者，该第二显示控制器106可支持单色调模式(monochrome)以将自动定位画素转成灰阶模式。

另外，该第二显示控制器106可在一传递模式(pass-through mode)下使一接下来的显示画面透明(transparency)，亦即在传送模式(pass-through mode)下该第二显示控制器106会将该显示画面传送该第一显示控制器104而不做任何操作演算(manipulations)。如此就可达成一个简单基本的LCD时序控制芯片与自动化的飞越模式(fly-bymode)；飞越模式(fly-by mode)可避免同步动态随机存取内存缓冲器的不必要写入，便可以减少整体的能量消耗，而可应用于最小耗电量的设定。该第二显示控制器106可支持三原色(RGB)面板的除错，也具有在生产线端的自我测试(self-test)功能。由于该第二显示控制器106可被设定为在传递模式(pass-through mode)下不会对该显示画面做任何操作演算(manipulations)，这样就可以在生产时测试该第二显示控制器106是否正常。上述针对第二显示控制器106的讨论可与图2相配合。

请参考图2，其为本发明显示系统200的示意图，第一显示控制器104连接多个时脉产生器206以及一画面缓冲器202；然而为了方便说明，所述的时脉产生器206内建于该第一显示控制器104内部，该第一显示控制器104更包含至少一个缓存器(register)(图未示)；一第二显示控制器106连接多个时脉产生器208以及一画面缓冲器204；然而为了方便说明，所述的时脉产生器208内建于该第二显示控制器106内部，且该第二显示控制器106更包含一第一端子210、一第二端子212、一第三端子214、一第四端子216、一第五端子218以及至少一个缓存器(register)(图未示)。

一处理器102输出多个显示画面给该第一显示控制器104与该第二显示控制器106以刷新一显示装置108所显示的画面。所述的显示画面的数量，足以刷新该显示装置108的显示，而所述的显示画面则是由显示于该显示装置108的影像的画素资料(pixel-by-pixel data)所组成，且该画面缓冲器202、204用以储存所述的显示画面，该显示装置108可被该第一显示控制器104与该第二显示控制器106之中任一个控制器所驱动；所述的端子用以控制该显示装置108于该第一显示控制器104与该第二显示控制器106的控制权间的切换。该处理器102输出多个显示画面给该第一显示控制器104，若是该处理器102将显示画面写入该画面缓冲器202，则该第一显示控制器104负责驱动该显示装置108刷新画面；若该处理器102未将显示画面写入该画面缓冲器202，则该显示装置108的控制权则被切换至该第二显示控制器106。当该处理器102再次将显示画面写入该画面缓冲器202，则该显示装置108的控制权回到该第一显示控制器104。然而当该显示装置108的控制权在该第一显示控制器104与该第二显示控制器106之中切换时，可能会导致画面的失真(artifacts)，本发明所提出的切换方式可避免失真的情况，请参阅图3至5。

图3是本发明驱动该显示装置108的方法流程图，在步骤302中，该第一显示控制器104自该处理器102接收一显示画面资料，且该显示画面资料被储存于该画面缓冲器202。

步骤304，该显示装置108的控制权在遮没期间(blanking interval)于该第一显示控制器104与该第二显示控制器106之中切换，遮没期间(blanking interval)是指在垂直同步脉冲(V-Sync pulse)或水平同步脉冲(H-Sync pulse)的后缘与下一条扫描线起始的时间间隔，扫描线会显示该显示装置108所显示画面的整列画素资料；此处是使用垂直遮没期间，且该切换的动作是在垂直同步脉冲的后端发生。

在一实施例中，该显示装置108被该第一显示控制器104所驱动，且没有任何显示画面资料被写入该画面缓冲器202，则该显示装置108的控制权则被切换至该第二显示控制器106。相反地，该显示装置108被该第二显示控制器106所驱动，且有新的显示画面写入该画面缓冲器202，则该显示装置108的控制权回到该第一显示控制器104。步骤306中，在控制权被切换之后，该显示装置108会根据该拥有控制权的显示控制器的驱动而刷新显示画面。该显示装置108的控制权在该第一显示控制器104与该第二显示控制器106之中切换的方法将在图4及图5做更详细的说明。

图4A及图4B为该显示装置108的控制权由该第一显示控制器104切换到该第二显示控制器106的方法流程图。当该画面缓冲器202持续被写入新的显示画面，则由该第一显示控制器104负责驱动该显示装置108显示影像；同时该第一显示控制器104会将显示画面传输至该第二显示控制器106，再由该第二显示控制器106将该显示画面记录在画面缓冲器204；此后，该第二显示控制器106将会由该画面缓冲器204撷取显示画面用以驱动该显示装置108。该第二显示控制器106可对所述的显示画面执行至少一个的操作演算(manipulations)，例如调整输出画面的频率、执行颜色混合替换(color swizzling)、反锯齿(anti-aliasing)等运算，并用以刷新该显示装置108。

然而根据本发明的另一实施例，该第二显示控制器106可在不将该显示画面记录至画面缓冲器204的情况下，对所述的显示画面执行至少一个的操作演算(manipulations)，例如调整输出画面的频率、执行颜色混合替换(color swizzling)、反锯齿(anti-aliasing)等运算，并用以刷新该显示装置108。

复参阅图4A，在步骤402中，第一显示控制器104负责驱动该显示装置108显示影像；步骤404则判断有无新的显示画面被写入该画面缓冲器202，若该画面缓冲器202持续被写入新的显示画面，则依步骤402，由该第一显示控制器104负责驱动该显示装置108显示影像；相反地，若无新的显示画面被写入该画面缓冲器202，则进行步骤406，将该第二显示控制器106的第一端子210设定至一低阶状态(lowstate)；接着步骤408，将一新的显示画面写入该画面缓冲器204；以下说明，该第二显示控制器106会在垂直同步脉冲(V-Sync pulse)的后缘执行一显示循环(display load cycle)。而该显示循环(display loadcycle)即包括将一新的显示画面写入该画面缓冲器204的步骤，此写入的动作会在一垂直同步脉冲(V-Sync pulse)的后缘开始，并于下一垂直同步脉冲(V-Sync pulse)的后缘终止，垂直同步脉冲(V-Sync pulse)的后缘则是指一在显示中显示画面的终端和一新的显示画面的起始端；意即该第二显示控制器106会从第一扫描线开始纪录画素资料(pixel data)到一垂直同步脉冲(V-Sync pulse)的后缘为止，而该垂直同步脉冲(V-Sync pulse)的后缘或该第二显示控制器106输出显示画面的时序均由该处理器102通过第二端子212输入至该第二显示控制器106，该第二端子212从第一扫描线开始到一垂直同步脉冲(V-Syncpulse)的后缘为止均保持在一低阶状态(low state)。

该第二端子212在一垂直遮没期间均保持在一高阶状态(highstate)。该处理器102则是利用该第二端子212所在的状态进行在第一显示控制器104与该第二显示控制器106之间控制权的切换的同步化，当一完整的画面被写入该画面缓冲器204，该第二显示控制器106就会执行将控制权切换回该第二显示控制器106本身。

在步骤410，该第二显示控制器106会将多个第一显示控制器104的时序调变成多个第二显示控制器106的时序，根据本发明，上述的转换动作会紧接在一垂直同步脉冲(V-Sync pulse)的后缘，意即在垂直同步脉冲(V-Sync pulse)开始到垂直遮没期间的结束之间的时间。此外，该第二显示控制器106也可将时脉产生器206所产生的时脉切换成时脉产生器208所产生的时脉，时脉产生器206与208可以有相同的频率，但时脉产生器208的运作并不与时脉产生器206同步。然而，先输入先输出(First in First out，FIFO)的功能可以将由该第一显示控制器104所输入至第二显示控制器106的显示画面的时序修正而成与第二显示控制器106的时序相匹配。但在本发明的另一实施例，该第一显示控制器104的时序及第二显示控制器106的时序会分别在水平同步脉冲(H-Sync pulse)的遮没期间(blanking interval)进行调变，而画面的同步化可由锁相回路(Phase Locked Loop，PLL)所达成也因此可连续性的进行显示。

在步骤412，该第二显示控制器106会将该第一显示控制器104中的多个缓存器(register)及该第二显示控制器106中的多个缓存器(register)重置(reset)。而在步骤414，该第二显示控制器106会将该画面缓冲器204由写入模式切换成读取模式。在本发明的一实施例中，此切换动作会与影像时序的调变同时进行，即在完成影像时序的调变，该第二显示控制器106使用所述的缓存器与时脉产生器208产生一影像输出。该影像输出包括撷取自该画面缓冲器204的显示画面，而该显示画面可经操作演算(manipulations)所得或完全不经操作演算(manipulations)所得，且在该显示装置108的控制权切换之后，上述缓存器与时脉产生器208就会在下一条扫描线起始的开端开始运作。

在步骤416，该显示装置108的控制权由该第一显示控制器104切换至第二显示控制器106，而该第二显示控制器106就从下一条扫描线起始的开端开始刷新该显示装置108的画面，该第二显示控制器106独立地根据该画面缓冲器204的显示画面刷新该显示装置108的画面；在步骤418，该处理器102与该第一显示控制器104被切换成闲置模式(inactive mode)；相反地，在本发明的另一实施方式，该第一显示控制器104被切换成闲置模式(inactive mode)，但该处理器102则保持在一启动模式(active mode)。

当该第二显示控制器106在使用相同的显示画面刷新该显示装置108达到一预定的次数时，该第二显示控制器106可被切换成闲置模式(inactive mode)；该预定的次数储存在该第二显示控制器106的缓存器中。

图5为该显示装置108的控制权由该第二显示控制器106切换到该第一显示控制器104的方法流程图。在步骤502，该显示装置108由该第二显示控制器106负责刷新。步骤504，则会侦测是否有新的显示画面被写入该画面缓冲器202；若没有(No)，则回到步骤502由该第二显示控制器106负责刷新该显示装置108；相反地，若有(Yes)，则进入步骤506，该第一端子210被设定于一高阶状态(high state)，此状态将使该第一显示控制器104位于一中间型(intermediate)高能写入状态，而此写入的步骤则由该第二显示控制器106将该画面缓冲器202中的显示画面存入该画面缓冲器204。

在步骤508，该第二显示控制器106进行该第一显示控制器104的时序与该第二显示控制器106时序之间的调变动作；同时，该第二显示控制器106进行时脉产生器206与208的调变。在本发明的一实施例中，该调变会紧接在一垂直同步脉冲(V-Sync pulse)的后缘进行；相反地，在另一实施例，该调变则会在水平同步脉冲(H-Sync pulse)的遮没期间(blanking interval)进行。

当第一显示控制器104在一低阶状态(low state)，所述的时脉产生器206，影像时序和该第一显示控制器104所包含的所述的缓存器(register)会被该处理器102重新初始化(re-initialized)，且同时该处理器102也会同步地将所述的时脉产生器206与208重新初始化。根据本发明的另一实施例，所述的时脉产生器206，影像时序和该第一显示控制器104所包含的所述的缓存器(register)会由一第三端子214所输入的中断(interrupt)而重新初始化，该第三端子214可在一预定扫描线开始时执行中断，且该第二显示控制器106被可程序化以根据中断的种类执行多个功能，该中断的种类是通过一第四端子216指示该处理器102。而据本发明的再一实施例，该第二显示控制器106是通过多个端子指示该中断的种类。在该第一显示控制器104重新初始化后，该第二显示控制器106就会执行该控制权的切换。

在步骤510，该显示装置108的控制权被切换到该第一显示控制器104，接着该第一显示控制器104就根据该处理器102写入该画面缓冲器202的显示画面，而驱动该显示装置108刷新显示画面，接下来，扫描线、该第一显示控制器104所包含的所述的缓存器(register)与所述的时脉产生器206就可产生影像的输出。

图6为将该第二显示控制器106由闲置模式(inactive mode)启动的方法流程图。在步骤602，该第二显示控制器106保持在一闲置模式(inactive mode)；步骤604，则会侦测该处理器102是否自一输入装置接收一输入讯号，例如一键盘、一触控板、一无线触发事件(event)、一光标控制板或一鼠标；若该处理器102没有自一输入装置接收一输入讯号(No)，则回到步骤602，即该第二显示控制器106保持在一闲置模式(inactive mode)；而若该处理器102自一输入装置接收一输入讯号(Yes)，则进入步骤606，一第五端子会被该处理器102设定为一高阶状态(high state)并将该第二显示控制器106由闲置模式(inactive mode)转成启动模式(active mode)；当第五端子设定在一高阶状态(high state)且该第二显示控制器106处于启动模式(activemode)，第二显示控制器106就会将显示计时终止缓存器(displaytimeout register)重置，该显示计时终止缓存器储存该第二显示控制器106可刷新一显示画面的时间值，而在该时间值过后，该第二显示控制器106会切换成闲置模式(inactive mode)；而根据本发明的另一实施方式，当该处理器102自一输入装置接收一输入讯号，该处理器102内建的软件即会将驱使该第二显示控制器106从闲置模式(inactivemode)启动。

步骤608，则会侦测该处理器102是否将一新的显示画面更新该画面缓冲器202；若无(No)，则进入步骤614，该第二显示控制器106仅根据该画面缓冲器204所储存的显示画面开始进行更新该显示装置108；若有，则该第二显示控制器106以重置空白显示缓存器(displayblanking register)的方式驱动该显示装置108显示空白画面。该空白显示缓存器(display blanking register)可控制该显示装置108的运作，在该空白显示缓存器动作的情况下，该第二显示控制器106会驱使该显示装置108显示空白画面，而重置该空白显示缓存器则可使该显示装置108恢复正常的运作。故若步骤608的结果为是(Yes)则进入步骤610，该第三端子214会执行一中断而使该第二显示控制器106执行一显示循环(display load cycle)，而后进入步骤612，该第二显示控制器106执行一显示循环(display load cycle)；接着在步骤614该第二显示控制器106独立地驱动该显示装置108显示画面。针对本方法驱动显示装置108以及系统中元件状态与时间的关系，将于以下图7到9做更详细的说明。

图7为本发明的一实施例中，该显示装置108的控制权由该第一显示控制器104切换至第二显示控制器106对应于时间变化的关系图，该图显示在一垂直遮没期间(vertical blanking interval)该显示装置108的控制权的切换，此图也进一步显示此显示系统200中不同元件，包括第一显示控制器104、第二显示控制器106、画面缓冲器204、时脉产生器206、第一端子210及第二端子212的状态(state)与时间的关系，其中该提供至少一种类型扫描线中断的步骤，其特征在于：进一步包括一禁能(disabling)该第一显示控制器104的步骤，且该禁能步骤是基于所述的扫描线中断的种类；在图7中，X轴表示时间的变化，Y轴则是各元件的状态。

图8为本发明的一实施例中，该显示装置108的控制权由第二显示控制器106切换至第一显示控制器104对应于时间变化的关系图，该图显示在一垂直遮没期间(vertical blanking interval)该显示装置108的控制权的切换，此图也进一步显示此显示系统200中不同元件，包括第一显示控制器104、第二显示控制器106、时脉产生器206、第一端子210、第二端子212及第三端子214的状态(state)与时间的关系，其中该提供至少一种类型扫描线中断的步骤，其特征在于：进一步包括一通知(alerting)该处理器102进行同步地再触发该第一显示控制器104的至少一个影像时序与该第一显示控制器104的至少一个影像时序(video timing)的步骤，且该再触发步骤是基于所述的扫描线中断的种类而执行；在图8中，X轴表示时间的变化，Y轴则是各元件的状态。

图9显示本发明的一实施例中将第二显示控制器106由闲置模式(inactive mode)起始(activating)与时间的关系，此图也进一步显示此显示系统200中不同元件，包括第一显示控制器104、第二显示控制器106、画面缓冲器202、画面缓冲器204、第三端子214及第五端子218的状态(state)与时间的关系；在图9中，X轴表示时间的变化，Y轴则是各元件的状态。

举例来说，显示控制器可由一可程序化的逻辑控制器(ASIC)或一可携装置加以实现。

为了加以解释，在此将对本发明的实现(第二显示控制器106)做一详细的说明，包括硬件，如处理器、集成电路、端子及缓存器的设定。以下的设定将可让本领域技术人员实现本发明的技术。

第二显示控制器106的缓存器设定：

缓存器种类                     索引码   默认值

第二显示控制器106的识别与校对   0       DC01H

第二显示控制器106的显示模式     1       0012H

水平分辨率(Horizontal Resolution)   2    0458H(1200 Decimal)

水平总数目(Horizontal Total)        3    04E8H(1256 Decimal)

水平同步(Horizontal Sync)           4    1808H(24，8 Decimal)

垂直分辨率(Vertical Resolution)     5    0340H(900 Decimal)

垂直总数目(Vertical Total)          6    0390H(912 Decimal)

水平同步(Vertical Sync)             7    0403H(4，3 Decimal)

显示计时停止(Display Timeout)       8    FFFFH

扫描中断(Scanline Interrupt)        9    0000H

背光亮度(Backlight Brightness)      10   XXXFH

预留(Reserved)                     11-127

第二显示控制器106的使用者输入输出(I/O)端子定义：

第二显示控制器106的特殊应用电路(ASIC)输出端子-1M(512K x 16)

同步动态随机存取内存(SDRAM)的组态

Geode显示接口端子

Geode画素时脉(Pixel Clock)       GFDOTCLK

Geode红色资料(Red Data)          GFRDAT0-5

Geode绿色资料(Green Data)        GFGDAT0-6

Geode蓝色资料(Blue Data)         GFBDAT0-5

Geode垂直同步(VSync)             GFVSYNC

Geode水平同步(HSync)             GFHSYNC

Geode FP_LDE                     GFP_LDE

512Kx16SDRAM的接口端子

FBRAM Data                       FBD0-15

FBRAM Address                    FBDA0-10

FBColumn Addr Strobe              FBCAS/

FB Row Addr Strobe                          FBRAS/

FB Data Masks                               FBDM0-1

FBRAM Chip Select                           FBCS/

FBRAM Write Enable                          FBWE/

FBRAM Clock                                 FBCLK

FBRAM Clock Enable                          FBCLKE

Crystal for secondary display controller 106

Self-Refresh

Display XTAL In                             DCONXI

Display XTAL Out                            DCONXO

系统接口端子(System Interface Pins)

系统重置(System Reset)                     RESET

EC Power On Request                         ECPWRRQST

第二显示控制器106中断输出(Interrupt

Output)                                    DCONIRQ/

第二显示控制器106显示加载命令要求(Load

Command Request)                           DCONLOAD

第二显示控制器106状态端子(Status Pins)      DCONSTAT

第二显示控制器106隐没状态(Blanking Status)  DCONBLNK

secondary display controller 106 Register I/O

SMB Clock                                  DCONSMBCLK

secondary display controller 106 Register I/O

SMB Data                                   DCONSMBDATA

DETTL/Panel Interface Pins

Panel Pixel Data 0                          DO00-DO01

Panel Pixel Data 1                          DO10-DO11

Panel Pixel Data 2                          DO20-DO21

Source Dot Clock                            SCLK

Data Interface Polarity Control             REV1-2

Graphics Output Enable(Gate driver enable)   GOE

-I                                      NV

-                                       CPV

-                                       STV

-                                       FSTH

-                                       BSTH

-                                       TP

LCD Backlight Enable                     BACKLIGHT

Display Backlight Control(PWM)           DBC

Driver Polarity Signal1                  POL1

LCD VDD Enable                           VDDEN

Burn-In/Test Mode                       AGMODE

Color/Monochrome Panel Bias Select       COLMODE

Total User I/Os

ECPWRRQST启动的最小循环时间约小于100nS。

上述本发明所提出的实施例针对一显示系统，其包含显示装置、处理器、第一显示控制器、第二显示控制器、画面缓冲器及第一显示控制器与第二显示控制器所包含的时脉产生器；此外，第二显示控制器设有多个端子。

上述本发明所提出的实施例提出一方法达成无失真影像输出的显示，画面会在该第一显示控制器与第二显示控制器之间调变之后由该显示装置所输出，此调变是紧跟着垂直同步脉冲的后缘进行，也就是垂直遮没期间之间进行以确保无失真的输出。

第二显示控制器可单独的刷新该显示装置，而不需要依靠第一显示控制器或处理器，因此该显示器不需要处理器做连续性的运算。

第一及第二显示控制器以及该显示装置在一延长的闲置下可被关闭，因此本系统可节省大量的能源。

上述本发明所提出的实施例提出不需要昂贵且复杂的硬件而更适用于价格导向或能源消耗导向的各种应用。

以上所述，仅为本发明最佳之一的具体实施例的详细说明与图式，本发明的特征并不局限于此，并非用以限制本发明，本发明的所有范围应以权利要求书的范围为准，凡合于本发明权利要求书的精神与其类似变化的实施例，皆应包含于本发明的范畴中，本领域技术人员在本发明的领域内，可轻易思及的变化或修饰皆可涵盖在权利要求书的范围内。

Claims (24)

1.一种具有双显示控制器的显示系统的驱动方法，其中该显示系统包括一显示装置、一处理器、一第一显示控制器及一第二显示控制器，且该第二显示控制器于低功率操作下为最佳化，其特征在于，该驱动方法包括：

该第一显示控制器自该处理器接收一显示资料；

切换该显示装置的控制权于该第一显示控制器及该第二显示控制器之间，且该切换是紧接着在垂直同步脉冲的后缘执行；以及

该第二显示控制器刷新该显示装置，而不需依赖该第一显示控制器及该处理器。

2.如权利要求1所述的具有双显示控制器的显示系统的驱动方法，其中在该切换该显示装置的控制权的步骤，其特征在于：包括一当没有一新的显示画面被写入该第一显示控制器的一画面缓冲器，则将该第二显示控制器的一第一端子设定为一低阶状态的步骤。

3.如权利要求2所述的具有双显示控制器的显示系统的驱动方法，其中在将该第二显示控制器的该第一端子设定为一低阶状态的步骤，其特征在于：包括一执行一显示循环的步骤，且该执行一显示循环的步骤包括将一显示画面写入该第二显示控制器的一画面缓冲器的步骤，该写入步骤是接着垂直同步脉冲的后缘进行。

4.如权利要求1所述的具有双显示控制器的显示系统的驱动方法，其中该切换该显示装置的控制权的步骤，其特征在于：包括一当至少一新的显示画面被写入该第一显示控制器的一画面缓冲器，则将该第二显示控制器的一第一端子设定为一中间型的高阶状态的步骤，其中该中间型的高阶状态为一中间型高耗能写入状态。

5.如权利要求1所述的具有双显示控制器的显示系统的驱动方法，其中该切换该显示装置的控制权的步骤，其特征在于：包括一将该第一显示控制器的至少一个影像时序与该第二显示控制器的至少一个影像时序之间的调变步骤。

6.如权利要求5所述的具有双显示控制器的显示系统的驱动方法，其特征在于：其中该调变步骤，包括一同时将该第一显示控制器与该第二显示控制器的至少一个影像时序再触发的步骤，且所述的影像时序是在一遮没期间同时被再触发。

7.如权利要求5所述的具有双显示控制器的显示系统的驱动方法，其中该切换该显示装置的控制权的步骤，其特征在于：进一步包括一将该第二显示控制器的画面缓存器由写入模式切换到读取模式的步骤。

8.如权利要求5所述的具有双显示控制器的显示系统的驱动方法，其中该切换该显示装置的控制权的步骤，其特征在于：进一步包括一将该第二显示控制器的影像时序连接到该处理器的步骤，该步骤包括：

设定该第二显示控制器的一第二端子为一低阶状态在一垂直同步脉冲之前的一预定时间点；以及

设定该第二端子为一高阶状态在一遮没期间，其中该遮没期间为一垂直同步脉冲的后缘与一新开始的扫描线之间的时间区段。

9.如权利要求5所述的具有双显示控制器的显示系统的驱动方法，其中该切换该显示装置的控制权的步骤，其特征在于：进一步包括一提供至少一种类型扫描线中断的步骤，其中每一类型的扫描线中断设有一对应于预定扫描线的时序，而每一类型的扫描线中断由该第二显示控制器的一第三端子所提供，且所述的扫描线中断的种类则由该第二显示控制器的至少一第四端子所指示。

10.如权利要求9所述的具有双显示控制器的显示系统的驱动方法，其中该提供至少一种类型扫描线中断的步骤，其特征在于：进一步包括一禁能该第一显示控制器的步骤，且该禁能步骤是基于所述的扫描线中断的种类。

11.如权利要求9所述的具有双显示控制器的显示系统的驱动方法，其中该提供至少一种类型扫描线中断的步骤，其特征在于：进一步包括一通知该处理器进行同步地再触发该第一显示控制器的至少一个影像时序与该第一显示控制器的至少一个影像时序的步骤，且该再触发步骤是基于所述的扫描线中断的种类而执行。

12.如权利要求5所述的具有双显示控制器的显示系统的驱动方法，其中该切换该显示装置的控制权的步骤，其特征在于：进一步包括一驱动该第二显示控制器至一闲置模式的步骤，且该步骤是根据该第二显示控制器的至少一缓存器的值而执行。

13.如权利要求1所述的具有双显示控制器的显示系统的驱动方法，其中该刷新显示装置的步骤，其特征在于：进一步包括一启动该处于闲置模式的第二显示控制器的步骤，且该第二显示控制器会在该处理器接收到一由至少一个输入装置所输入的输入讯号的情况下被该处理器启动。

14.如权利要求1所述的具有双显示控制器的显示系统的驱动方法，其中该刷新显示装置的步骤其特征在于，进一步包括以下步骤：

将该第二显示控制器的一第五端子由一低阶状态调整为一高阶状态，当该处理器接收到一由至少一个输入装置所输入的输入讯号的情况下；以及

启动该处于闲置模式的第二显示控制器。

15.如权利要求1所述的具有双显示控制器的显示系统的驱动方法，其中该刷新显示装置的步骤，其特征在于：包括命令该第一显示控制器启动至少一影像输出，当至少一新的显示画面被写入该第一显示控制器的画面缓冲器。

16.如权利要求1所述的具有双显示控制器的显示系统的驱动方法，其中该刷新显示装置的步骤，其特征在于：包括由该第一显示控制器独立地驱动该显示装置，当没有新的显示画面被写入该第一显示控制器的画面缓冲器。

17.一种具有双显示控制器的显示系统，其特征在于，包括：

一处理器；

一第一显示控制器，其与该处理器电性连接且接收该处理器所输出的讯号；以及

一第二显示控制器，其与该处理器电性连接，且与该第一显示控制器切换该显示装置的控制权，且紧跟在一垂直同步脉冲的后缘。

18.如权利要求17所述的具有双显示控制器的显示系统，其特征在于：其中该第一显示控制器与该第二显示控制器分别包含至少一个影像时脉，且所述的影像时脉会在该显示装置的控制权切换时同步被初始化。

19.如权利要求17所述的具有双显示控制器的显示系统，其特征在于，该第二显示控制器包括：

一第一端子，其用以控制该显示装置的输入端，且依据至少一个新的显示画面被写入该第一显示控制器的一画面缓冲器，进行设定该第一端子的状态；

一第二端子，其用以控制该第二显示控制器的显示画面时序；

一第三端子，其用以提供至少一种扫描线中断的种类；以及

一第四端子，其用以指示该第二显示控制器所提供的扫描线中断的类型。

20.如权利要求19所述的具有双显示控制器的显示系统，其特征在于：该第二显示控制器进一步包括一第五端子，其用以将该第二显示控制器由闲置模式转成启动模式，当该处理器自至少一输入装置接收至少一输入讯号。

21.如权利要求17所述的具有双显示控制器的显示系统，其特征在于：该第二显示控制器包括一画面缓冲器，该画面缓冲器会在该第二显示控制器的第一端子被设定在一低阶状态的情况下，由写入模式切换到读取模式。

22.如权利要求17所述的具有双显示控制器的显示系统，其特征在于：该第二显示控制器包括至少一个缓存器，所述的缓存器与该第一显示控制器的至少一个缓存器会在该显示装置的控制权由该第一显示控制器切换到该第二显示控制器的情况下，同步被初始化。

23.一种具有双显示控制器的显示系统，其特征在于：该显示系统包括一显示装置、一第一显示控制器、一第二显示控制器及一处理器，且该第二显示控制器在低功率操作时为最佳化，该系统包括：

一手段，其用以将该第一显示控制器的显示数据传输到该第二显示控制器；

一手段，其用以将该显示装置的控制权于该第一显示控制器与该第二显示控制器之间切换，且该切换动作紧跟在一垂直同步脉冲的后缘；以及

一手段，其用以刷新该显示装置，且该显示装置由该第二显示控制器所驱动而不需依赖该第一显示控制器及该处理器。

24.一种具有双显示控制器的显示系统的驱动方法，其包括一机器可读储存媒体，其包括至少一机器可执行的指令程序，以控制一显示系统的一处理器，其中该显示系统包括一显示装置、一第一显示控制器、一第二显示控制器以及一处理器，其特征在于，该方法包括：

接收显示资料，其中该显示资料由该第一显示控制器接收自该处理器；

切换该显示装置的控制权于该第一显示控制器及该第二显示控制器之间，且该切换是紧接着在垂直同步脉冲的后缘执行；以及

刷新该显示装置，其中该显示装置由该第二显示控制器所驱动，而不需依赖该第一显示控制器及该处理器。

Images