TWI404012B - 顯示控制器及其影像信號傳送方法與系統 - Google Patents

顯示控制器及其影像信號傳送方法與系統 Download PDF

Info

Publication number
TWI404012B
TWI404012B TW098122253A TW98122253A TWI404012B TW I404012 B TWI404012 B TW I404012B TW 098122253 A TW098122253 A TW 098122253A TW 98122253 A TW98122253 A TW 98122253A TW I404012 B TWI404012 B TW I404012B
Authority
TW
Taiwan
Prior art keywords
signal
data
image signal
pixel data
receiving
Prior art date
Application number
TW098122253A
Other languages
English (en)
Other versions
TW201102988A (en
Inventor
Chen Nan Lin
Ming Chieh Yeh
Chun Wen Yeh
Chun Chia Chen
Original Assignee
Mstar Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mstar Semiconductor Inc filed Critical Mstar Semiconductor Inc
Priority to TW098122253A priority Critical patent/TWI404012B/zh
Priority to US12/822,914 priority patent/US9805685B2/en
Publication of TW201102988A publication Critical patent/TW201102988A/zh
Application granted granted Critical
Publication of TWI404012B publication Critical patent/TWI404012B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2352/00—Parallel handling of streams of display data

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Description

顯示控制器及其影像信號傳送方法與系統
本發明是有關於一種顯示控制器及其影像信號傳送方法與系統，且特別是有關於一種具有倍資料速率(multiple data rate)的顯示控制器及其影像信號傳送方法與系統。
請參照第一圖，其所繪示為習知液晶顯示系統示意圖。液晶顯示系統包括一液晶顯示面板100與一顯示控制器(display controller)130。一般來說，液晶顯示面板100可分為顯示區112與非顯示區114。顯示區112中包括薄膜電晶體陣列(TFT array)，而非顯示區114包括閘驅動器(gate driver)120、源驅動器(source driver)125，用以控制薄膜電晶體陣列中的電晶體。顯示控制器130輸出的顯示控制信號可控制閘驅動器120以及源驅動器125，以分別產生閘驅動信號(gate driving signal)及源驅動信號(source driving signal)，閘驅動信號可控制薄膜電晶體陣列開啟或者關閉；源驅動信號可控制像素(pixel)呈現的亮度。
顯示控制器130接收影像信號(video signal)，予以處理以產生顯示控制信號傳送至液晶顯示面板100，顯示控制信號包括垂直同步信號(Vsync)、水平同步信號(Hsync)、紅色信號(Red)、綠色信號(Green)、與藍色信號(Blue)。
而於液晶顯示面板100上顯示一條掃描線(scan line)的時間即為水平同步信號(Hsync)的一個週期。而於液晶顯示面板100的顯示區112上顯示一個圖框(frame)的時間則為垂直同步信號(Vsync)的一個週期。
隨著液晶顯示面板的尺寸增大、解析度提高以及顯示畫面更新率的提升，顯示控制信號的數目亦增多，而僅利用單一顯示控制器的處理速度將無法即時地將影像信號處理以及產生顯示控制信號。因此，必須有一大尺寸的液晶顯示解決方案。
本發明的目的係提出一種顯示控制器及其影像信號傳送方法與系統，將顯示控制器之間的部分影像信號利用倍資料速率來傳輸，使得部分影像信號所需的信號線減少，並減少顯示控制器的腳位。
因此，本發明提出一種顯示控制器，包括：處理電路；傳輸通道，連接至處理電路；接收通道，連接至處理電路；以及，時脈產生器，用以產生內部時脈信號與外部時脈信號；處理電路接收影像信號並根據影像信號之第一部份像素資料產生第一顯示控制信號，且傳輸通道可將影像信號中第二部份的像素資料轉換為一部分影像信號並參考內部時脈信號以倍速率輸出該部分影像信號，伴隨時脈產生器輸出該外部時脈信號。
因此，本發明提出一種影像信號傳送方法，運用於第一顯示控制器與第二顯示控制器，包括下列步驟：利用第一顯示控制器接收影像信號；利用第一顯示控制器將影像信號中的第一部份像素資料轉換為第一顯示控制信號輸出；產生一時脈信號：以及，利用第一顯示控制器處理影像信號中的第二部份像素資料成為一部分影像信號，伴隨該時脈信號輸出。
因此，本發明提出一種顯示系統，包括：一第一顯示控制器，用以接收一影像信號並將該影像信號中的一第一部份像素資料轉換為一第一顯示控制信號輸出，且可根據一內部時脈信號將該影像信號中的一第二部份像素資料轉換為一部分影像信號伴隨一外部時脈信號輸出；一第二顯示控制器，用以接收該部分影像信號及該外部時脈信號，並用以將該部分影像信號轉換為該第二部份像素資料，以及將該第二部份像素資料轉換為一第二顯示控制信號輸出；以及，一液晶顯示面板，用以根據該第一顯示控制信號與該第二顯示控制信號顯示一圖框。
為了使　鈞局能更進一步瞭解本發明特徵及技術內容，請參閱以下有關本發明之詳細說明與附圖，然而所附圖式僅提供參考與說明，並非用來對本發明加以限制。
本發明可利用多個顯示控制器來達成大尺寸液晶顯示面板的影像顯示。請參照第二圖，其所繪示為大尺寸液晶顯示系統示意圖。大尺寸液晶顯示系統包括一液晶顯示面板200、一第一顯示控制器230與一第二顯示控制器234。液晶顯示面板200的顯示區212包括薄膜電晶體陣列，於此實施例中，將顯示區212左右區分為第一顯示區212a與第二顯示區212b。而非顯示區214包括閘驅動器220以及源驅動器225，用以控制薄膜電晶體陣列中的電晶體。第一顯示控制器230與第二顯示控制器234輸出的第一顯示控制信號與第二顯示控制信號可控制閘驅動器220產生閘驅動信號以及源驅動器225產生源驅動信號。
於此實施例中，顯示區212的解析度很高，因此第一顯示控制器230所輸出的第一顯示控制信號可以於第一顯示區212a顯示第一畫面；同理，第二顯示控制器234所輸出的第二顯示控制信號可以於第二顯示區212b顯示第二畫面；而第一畫面與第二畫面的結合即為一圖框(frame)。
第一顯示控制器230接收影像信號(video signal)後，擷取影像信號中關於第一顯示區212a中的像素資料並轉換成為第一顯示控制信號，之後，不屬於第一顯示區212a中的像素資料則輸出成為部分影像信號(partial video signal)。當第二顯示控制器234接收部分影像信號後，則會將第二顯示區212b中的資料轉換並輸出第二顯示控制信號。也就是說，於此實施例中，第一顯示控制器230將影像信號(video signal)中的像素資料區分為二部份，第一部份的像素資料被轉換為第一顯示控制信號，而第二部份則為該部分影像信號被輸出至第二顯示控制器234。而第二顯示控制器234會將部分影像信號轉換為第二顯示控制信號。因此，於液晶顯示面板200的顯示區212上即可顯示一個圖框(frame)。
根據以上實施例之揭露，應用於更大尺寸的液晶顯示面板時，顯示區也可以上下左右區分為四個顯示區，並且利用四個顯示控制器來顯示相對應顯示區上的畫面。也就是說，複數個顯示控制器可擷取相對應複數個顯示區的像素資料，將其處理以產生顯示控制信號用以於相對應顯示區上顯示畫面。
舉例來說，假設影像信號中的紅色信號(Red)、綠色信號(Green)、與藍色信號(Blue)皆為10位元(bit)，因此，包括垂直同步信號(Vsync)與水平同步信號(Hsync)，影像信號就有32條信號線。因此，第二圖的顯示控制器就必須提供32個腳位(pin)來接收影像信號的32條信號線以及32個腳位用以輸出部分影像信號(partial video signal)至下一級的顯示控制器。然而，由於顯示控制器的腳位數目有限，為了將顯示控制器運用於大尺寸的液晶顯示面板且不增加顯示控制器的腳位數目之前提下，顯示控制器必須捨棄某些功能才可達成。而本發明將顯示控制器之間的部分影像信號利用改良式雙倍資料速率進行資料傳輸，使得部分影像信號所需的信號線大幅減少，並減少顯示控制器的腳位。
請參照第三圖，其所繪示為本發明大尺寸液晶顯示系統的示意圖，液晶顯示面板300根據第一顯示控制信號與第二顯示控制信號於顯示區312顯示一個圖框，第一顯示控制器310包括一處理電路(processing circuit)320以及一高速介面電路(high speed interface)330；第二顯示控制器350包括一處理電路370以及一高速介面電路360。第一顯示控制器310中的處理電路320接收影像信號(video signal)後，擷取影像信號中關於第一顯示區312a的像素資料並轉換以輸出第一顯示控制信號；而將不屬於第一顯示區312a的像素資料傳遞至高速介面電路330並且轉換成為部分影像信號。
第二顯示控制器350的高速介面電路360接收部分影像信號以取還前述不屬於第一顯示區312a中的像素資料，也就是說取還相關於第二顯示區312b中的像素資料，據此，處理電路370將其處理以產生第二顯示控制信號。也就是說，於此實施例中，第一顯示控制器310將影像信號(video signal)中的像素資料區分為二部份，第一部份的像素資料可被第一顯示控制器310中的處理電路320轉換為第一顯示控制信號，而第二部份的像素資料可被高速介面電路330轉換為部份影像信號；而第二顯示控制器350的高速介面電路360可接收部份影像信號並轉換成為第二部份的像素資料，使得處理電路370可轉換為第二顯示控制信號。較佳地，顯示控制器310、350中的高速介面電路330、360係利用雙倍資料速率來傳輸部分影像信號。因此，可使得二個顯示控制器的腳位有效地降低。若採用改良式雙倍資料速率傳輸架構以傳輸該部分影像信號，舉例而言，該部分影像信號可以包括紅、藍、綠三種資料、顯示致能信號(display enable，簡稱DE)、水平同步信號(Hsync)、垂直同步信號(Vsync)以及時脈信號，顯示致能信號可指示有效資料之區域，改良式雙倍資料速率傳輸架構可以採用自由跑(free run)的方式實現團塊(bulk)影像信號之傳輸，而無須隨機存取資料，因此，此具體實施例可以無須閃控(strobe)信號，鎖相迴路電路之複雜度與耗電可以降低，亦無需繁瑣的握手協定(handshake)電路，因此可簡化所需的電路複雜度。舉例而言，若採用改良式雙倍資料速率傳輸架構以傳輸該部分影像信號，實現十位元影像解析度之傳輸，紅、藍、綠三種資料共需要30位元，於此實施例中，可將顯示致能信號(DE)、水平同步信號(Hsync)、垂直同步信號(Vsync)包裝進去共33位元，雙倍資料速率傳輸可以17根腳位實現，外加前述時脈信號腳位，於此實施例中，僅需18根腳位即可實現十位元影像解析度之影像傳輸串接，若採用更快速的雙倍資料速率傳輸架構，則可進一步降低腳位數量，或者提高解析度。
請參照第四圖，其所繪示為根據本發明較佳具體實施例之顯示控制器之電路方塊圖。此顯示控制器可施用於上述第一顯示控制器以及第二顯示控制器。顯示控制器400包括一處理電路410以及一高速介面電路420；處理電路410包括一傳輸引擎(TX engine)412、與一接收引擎(RX engine)414；高速介面電路420包括一傳輸緩衝單元(TX buffer)421、傳輸資料包裝單元(TX data packaging unit)422、接收緩衝單元(RX buffer)423、接收資料解包單元(data extracting unit)424、資料輸出/輸入單元(data Input/Output unit)425、時脈產生器(clock generator)426、時脈輸出/輸入單元(clock I/O unit)428。傳輸緩衝單元421以及傳輸資料包裝單元422可視為一傳輸通道(TX channel)，其可根據時脈產生器(clock generator)426所產生的內部時脈信號(internal clock，CLK_in)動作。接收緩衝單元423與接收資料解包單元424可視為一接收通道(RX channel)，其可根據時脈輸出/輸入單元428接收的外部時脈信號(external clock，CLK_ex)動作。
當第四圖的顯示控制器400工作(operate)為第一顯示控制器時，處理電路410中的傳輸引擎412會動作而接收引擎414不會動作。再者，處理電路410會致能(enable)輸出致能信號(output enable signal，OEN)，使得高速介面電路420的傳輸通道(傳輸緩衝單元421與傳輸資料包裝單元422)以及時脈產生器426動作，並且資料輸出/輸入單元425與時脈輸出/輸入單元428係單向地輸出資料信號以及時脈信號，而接收通道(接收緩衝單元423與接收資料解包單元424)不動作。此時，傳輸通道中的傳輸緩衝單元421與傳輸資料包裝單元422係根據時脈產生器(clock generator)426所產生的內部時脈信號(CLK_in)動作，並且時脈產生器426產生一外部時脈信號(CLK_ex)至第二顯示控制器。於此實施例中，部分影像信號包括外部資料信號(DATA_ex)以及外部時脈信號(CLK_ex)。
當第四圖的顯示控制器400工作為第二顯示控制器時，處理電路410中的接收引擎414會動作而傳輸引擎412不會動作。處理電路410禁能(disable)輸出致能信號(OEN)，使得高速介面電路420的接收通道(接收緩衝單元423與接收資料解包單元424)動作，並且資料輸出/輸入單元425與時脈輸出/輸入單元428係單向地接收資料信號以及外部時脈信號(CLK_ex)，而傳輸通道(傳輸緩衝單元421、傳輸資料包裝單元422)與時脈產生器426不動作。於此實施例中，接收通道中的接收緩衝單元423與接收資料解包單元424係根據部分影像信號中的外部時脈信號(CLK_ex)動作。
請參照第五圖，其所繪示為第四圖的顯示控制器工作為第一顯示控制器之示意圖。時脈產生器526中包括一鎖相迴路(PLL)526a與時脈選擇單元526b。鎖相迴路526a可以產生M個頻率相同的時脈信號，而時脈選擇單元526b可任選M個時脈信號其中之一作為外部時脈信號(CLK_ex)並由時脈輸出/輸入單元528送出外部時脈信號(CLK_ex)。
第一顯示控制器500將影像信號(video signal)中的第一部份的像素資料處理以產生第一顯示控制信號，而第二部份的像素資料會經由傳輸引擎512傳送至高速介面電路520。高速介面電路520中的傳輸緩衝單元521可以緩衝平衡處理電路510與高速介面電路520處理的不同速度，舉例而言，傳輸緩衝單元521可為一先進先出單元(first in first out unit，FIFO unit)。
如第五圖所示，傳輸引擎512與傳輸緩衝單元521輸出的第二部份的像素資料具有2N條信號線。傳輸資料包裝單元522會將2N條信號線中第二部份的像素資料打包成為雙倍傳輸速度的N條信號線，以由資料輸出/輸入單元525輸出外部資料信號(DATA_ex)。
於此實施例中，傳輸資料包裝單元522中包括N個包裝電路(packaging unit)522a～522n。亦即，每個資料包裝電路，可將該第二部份的像素資料中的二個位元線包裝成為該部分影像信號中的一個位元線。請參照第六圖A與B，其所繪示為第N個包裝電路及其信號轉換示意圖。第N個包裝電路522n包括三個D型正反器(DFF1、DFF2、DFF3)以及多工器620；第一D型正反器(DFF1)與第三D型正反器(DFF3)為負緣觸發，第二D型正反器(DFF2)為正緣觸發，且三個D型正反器(DFF1、DFF2、DFF3)時脈輸入端接收內部時脈信號(CLK_in)。
第一D型正反器(DFF1)輸入端(D1)接收第A位元信號，第一D型正反器(DFF1)輸出端(Q1)連接至第二D型正反器(DFF2)輸入端(D2)；第二D型正反器(DFF2)輸出端(Q2)連接至多工器620輸入端(0)。第三D型正反器(DFF3)輸入端(D3)接收第B位元信號，第三D型正反器(DFF3)輸出端(Q3)連接至多工器620輸入端(1)。多工器620選擇端(S)接收內部時脈信號(CLK_in)，依照其高低位準依序切換輸入端之信號而輸出之。
如第六圖B所示，由於輸出致能信號(OEN)已經被致能(低準位)，因此，資料輸出/輸入單元可正常輸出第N位元的外部資料信號(DATA_ex[N])。第N位元的外部資料信號的資料傳輸率為第A位元信號以及第B位元信號的2倍。時脈產生器526中的時脈選擇單元526b所選擇的外部時脈信號(CLK_ex)可經由時脈輸出/輸入單元528輸出，且於外部時脈信號(CLK_ex)的上升緣與下降緣正確地取樣(sample)第N位元的外部資料信號(DATA_ex[N])。
請參照第七圖，其所繪示為第四圖的顯示控制器工作為第二顯示控制器700示意圖。於此實施例中，第二顯示控制器700經由高速介面電路720內的資料輸出/輸入單元725，接收資料解包單元722可接收部分影像信號，並將N位元的外部資料信號(DATA_ex)轉換為2N位元的第二部份的像素資料。高速介面電路720中的接收緩衝單元721可以緩衝平衡處理電路710與高速介面電路720處理的不同速度，較佳地，接收緩衝單元721可為一先進先出單元(first in first out unit，FIFO unit)。如第七圖所示，接收引擎714與接收緩衝單元721包含2N條信號線以接收第二部份的像素資料。
於此實施例中，接收資料解包單元722包括N個解包電路(extracting unit)722a～722n。亦即，每個資料解包電路，可將該部分影像信號中的一個位元線解包成為該第二部份的像素資料中的二個位元線。請參照第八圖A與B，其所繪示為第N個解包電路及其信號轉換示意圖。第N個解包電路722n包括三個D型正反器(DFF4、DFF5、DFF6)；其中，第四D型正反器(DFF4)與第六D型正反器(DFF6)為負緣觸發，第五D型正反器(DFF5)為正緣觸發，且三個D型正反器(DFF4、DFF5、DFF6)時脈輸入端經由時脈輸出/輸入單元728接收外部時脈信號(CLK_ex)。
經由資料輸出/輸入單元，第四D型正反器(DFF4)輸入端(D4)接收第N位元的外部資料信號(DATA_ex[N])，第四D型正反器(DFF4)輸出端(Q4)可輸出第A’位元信號。第五D型正反器(DFF5)輸入端(D5)接收第N位元的外部資料信號(DATA_ex[N])，第五D型正反器(DFF5)輸出端(Q5)連接至第六D型正反器(DFF6)輸入端(D6)，第六D型正反器(DFF6)輸出端(Q6)則輸出第B’位元信號。
由第八圖B可知，由於輸出致能信號(OEN)已經被禁能(高準位)，時脈輸出/輸入單元可接收外部時脈信號(CLK_ex)。同理，由於輸出致能信號(OEN)已經被禁能(高準位)，因此，資料輸出/輸入單元可接收第N位元的外部資料信號(DATA_ex[N])。而根據外部時脈信號(CLK_ex)，第N位元的外部資料信號(DATA_ex[N])可正確地被取樣出第A’位元信號以及第B’位元信號。於此實施例中，第N位元的外部資料信號的資料傳輸率為第A’位元信號以及第B’位元信號的2倍。
請參照第九圖，其所繪示為時脈產生器中時脈選擇單元的選擇流程。假設鎖相迴路(PLL)526a可輸出8個頻率相同相位相差45度的時脈信號。首先，於第一顯示控制器以及第二顯示控制器初始化時，設定M=1(步驟S10)；第一顯示控制器選擇第M個時脈信號為外部時脈信號(步驟S20)；第一顯示控制器的傳輸通道輸出外部資料信號(步驟S30)；第二顯示控制器根據外部時脈信號來取樣外部資料信號(步驟S40)；接著，判斷取樣是否正確(步驟S50)。
於取樣正確時，將第M個時脈信號記錄為可用(步驟S60)；於取樣錯誤時，將第M個時脈信號記錄為不可用(步驟S70)。
之後，於此實施例中，判斷M是否為8(步驟S80)。當M不等於8時，將M加1(步驟S90)並回到步驟S20；反之，當M等於8時，由多個可用的時脈信號中擇一成為外部時脈信號(步驟S100)。因此，於初始化完成之後，第一顯示控制器所產生的外部時脈信號即可確定有哪些時脈相位可運作以正確地取樣外部資料信號，較佳地，可施用位在中間處的可用時脈相位進行運作；或者，晶片製造商可經由測試，將前述位在中間處的可用時脈相位，藉由設定的方式寫入量產的晶片中。
舉例而言，假設8個時脈信號中，有第5、6、7個時脈信號皆可正確地取樣外部資料信號，則選擇第6個時脈信號作為外部時脈信號將會有最佳的取樣結果。較佳地，上述的流程可在第一顯示控制器以及第二顯示控制器初始化來進行；或者，此流程可以在顯示控制器出廠前即由公司的調校人員進行，並選擇正確的外部時脈信號後再出貨給客戶端，而客戶端即可以直接運用，不需再進行任何初始化的動作。於此實施例中，外部時脈信號以及外部資料信號可為自由跑(free run)的外部時脈信號以及外部資料信號，舉例而言，其可在第一顯示控制器未收到影像信號時，持續地產生虛擬的(dummy)外部資料信號，而該第二顯示控制器也在接收到該虛擬的外部資料信號時，不做任何動作，因此本發明無須額外實施複雜的握手協定(handshake)電路，因此可簡化所需的電路複雜度。
因此，本發明的優點係提出一種應用於顯示控制器的影像信號傳送方法，將顯示控制器之間的部分影像信號利用雙倍資料速率來傳輸，使得部分影像信號所需的信號線大幅減少，以減少顯示控制器串接時所需的腳位。
綜上所述，雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作各種更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
本案圖式中所包含之各元件列示如下：
100．．．液晶顯示面板
112．．．顯示區
114．．．非顯示區
120．．．閘驅動器
125．．．源驅動器
130．．．顯示控制器
200．．．液晶顯示面板
212．．．顯示區
212a．．．第一顯示區
212b．．．第二顯示區
214．．．非顯示區
220．．．閘驅動器
225．．．源驅動器
230．．．第一顯示控制器
234．．．第二顯示控制器
300．．．液晶顯示面板
312．．．顯示區
312a．．．第一顯示區
312b．．．第二顯示區
310．．．第一顯示控制器
320．．．處理電路
330．．．高速介面電路
350．．．第二顯示控制器
360．．．高速介面電路
370．．．處理電路
400．．．顯示控制器
410．．．處理電路
412．．．傳輸引擎
414．．．接收引擎
420．．．高速介面電路
421．．．傳輸緩衝單元
422．．．傳輸資料包裝單元
423．．．接收緩衝單元
424．．．接收資料解包單元
425．．．資料輸出/輸入單元
426．．．時脈產生器
428．．．時脈輸出/輸入單元
500．．．第一顯示控制器
510．．．處理電路
512．．．傳輸引擎
520．．．高速介面電路
521．．．傳輸緩衝單元
522．．．傳輸資料包裝單元
522a～522n．．．包裝電路
525．．．資料輸出/輸入單元
526．．．時脈產生器
526a．．．鎖相迴路
526b．．．時脈選擇單元
528．．．時脈輸出/輸入單元
620．．．多工器
700．．．第二顯示控制器
710．．．處理電路
714．．．接收引擎
720．．．高速介面電路
721．．．接收緩衝單元
722．．．接收資料解包單元
722a～722n．．．解包電路
725．．．資料輸出/輸入單元
728．．．時脈輸出/輸入單元
本案得藉由下列圖式及說明，俾得更深入之了解：
第一圖所繪示為習知液晶顯示系統示意圖。
第二圖所繪示為大尺寸液晶顯示系統示意圖。
第三圖所繪示為本發明大尺寸液晶顯示系統的示意圖。
第四圖所繪示為本發明顯示控制器示意圖。
第五圖所繪示為第一顯示控制器示意圖。
第六圖A與B所繪示為第N個包裝電路及其信號轉換示意圖。
第七圖所繪示為第二顯示控制器示意圖。
第八圖A與B所繪示為第N個解包電路及其信號轉換示意圖。
第九圖所繪示為時脈產生器中時脈選擇單元的選擇流程。
300．．．液晶顯示面板
312．．．顯示區
312a．．．第一顯示區
312b．．．第二顯示區
310．．．第一顯示控制器
320．．．處理電路
330．．．高速介面電路
350．．．第二顯示控制器
360．．．高速介面電路
370．．．處理電路

Claims (31)

  1. 一種顯示控制器，包括：一處理電路；一傳輸通道，連接至該處理電路；一接收通道，連接至該處理電路；以及一時脈產生器，用以產生一內部時脈信號與一外部時脈信號；其中，該處理電路接收一影像信號並根據該影像信號之第一部份像素資料產生一第一顯示控制信號，且該傳輸通道可將該影像信號中一第二部份的像素資料轉換為一部分影像信號並參考該內部時脈信號以倍速率輸出該部分影像信號，伴隨該時脈產生器輸出該外部時脈信號。
  2. 如申請專利範圍1所述的顯示控制器，其中，該處理電路接收該部分影像信號時，該接收通道可根據該外部時脈信號將該部分影像信號轉換為該第二部份的像素資料，使得該處理電路可處理該第二部份的像素資料以輸出一第二顯示控制信號。
  3. 如申請專利範圍1所述的顯示控制器，其中，該處理電路包括：一傳輸引擎，連接至該傳輸通道；以及一接收引擎，連接至該接收通道。
  4. 如申請專利範圍1所述的顯示控制器，其中，該傳輸通道包括：一傳輸緩衝單元，用以暫存該處理電路輸出的該第二部份的像素資料；一傳輸資料包裝單元，可根據該內部時脈信號將該傳輸緩衝單元輸出的該第二部份的像素資料轉換成為傳輸速度雙倍的該部分影像信號。
  5. 如申請專利範圍4所述的顯示控制器，其中，該傳輸資料包裝單元包括一資料包裝電路，可將該第二部份的像素資料中的二個位元線包裝成為該部分影像信號中的一個位元線。
  6. 如申請專利範圍5所述的顯示控制器，其中，該資料包裝電路包括：負緣觸發的一第一D型正反器，具有一時脈端接收該內部時脈信號，一資料輸入端接收該第二部份的像素資料中的一第一個位元線；正緣觸發的一第二D型正反器，具有一時脈端接收該內部時脈信號，一資料輸入端連接至該第一D型正反器的一輸出端；負緣觸發的一第三D型正反器，具有一時脈端接收該內部時脈信號，一資料輸入端接收該第二部份的像素資料中的一第二個位元線；一多工器，具有一第一輸入端連接至該第二D型正反器的一輸出端，具有一第二輸入端連接至該第三D型正反器的一輸出端，具有一選擇端接收該內部時脈信號，具有一輸出端可作為該部分影像信號的一個位元線。
  7. 如申請專利範圍4所述的顯示控制器，其中，該傳輸通道更包括一資料輸出/輸入單元，用以輸出該部分影像信號。
  8. 如申請專利範圍1所述的顯示控制器，其中該接收通道包括：一接收資料解包單元，用以將該部分影像信號轉換成為該第二部份的像素資料；以及一接收緩衝單元，用以暫存該第二部份的像素資料，並輸出該第二部份的像素資料至該處理電路。
  9. 如申請專利範圍8所述的顯示控制器，其中，該接收資料解包單元包括一資料解包電路可將該部分影像信號中的一個位元線轉換成為該第二部份的像素資料中的二個位元線。
  10. 如申請專利範圍9所述的顯示控制器，其中，該資料解包電路包括：一負緣觸發的第四D型正反器，具有一時脈端接收該外部時脈信號，一資料輸入端接收該部分影像信號的一位元線，一資料輸出端可作為該第二部份的像素資料中的一第一個位元線；一正緣觸發的第五D型正反器，具有一時脈端接收該外部時脈信號，一資料輸入端接收該部分影像信號的該位元線；以及一負緣觸發的第六D型正反器，具有一時脈端接收該外部時脈信號，一資料輸入端連接至該第五D型正反器的一輸出端，具有一輸出端可作為該第二部份的像素資料中的一第二個位元線。
  11. 如申請專利範圍8所述的顯示控制器，其中，該接收通道更包括一資料輸出/輸入單元，用以輸入該部分影像信號。
  12. 如申請專利範圍1所述的顯示控制器，其中，該部分影像信號包含一顯示致能信號、一水平同步信號、一垂直同步信號、一紅資料、一藍資料以及一綠資料。
  13. 一種影像信號傳送方法，運用於一第一顯示控制器與一第二顯示控制器，該方法包括下列步驟：利用該第一顯示控制器接收一影像信號；利用該第一顯示控制器將該影像信號中的一第一部份像素資料轉換為一第一顯示控制信號輸出；產生一內部時脈信號與一外部時脈信號：以及利用該第一顯示控制器處理該影像信號中的一第二部份像素資料成為一部分影像信號，並參考該內部時脈信號以倍速率輸出該部分影像信號，並伴隨該外部時脈信號輸出。
  14. 如申請專利範圍13所述的影像信號傳送方法，其中，該部分影像信號包括一顯示致能信號、一水平同步信號、一垂直同步信號、一紅資料、一藍資料以及一綠資料，且該部分影像信號係參考該外部時脈信號進行倍速率傳輸。
  15. 如申請專利範圍13所述的影像信號傳送方法，更包括：利用該第二顯示控制器接收該部分影像信號與該外部時脈信號；利用該第二顯示控制器根據該外部時脈信號從該部分影像信號取還出該第二部份像素資料；以及利用該第二顯示控制器將該第二部份像素資料轉換為 一第二顯示控制信號輸出。
  16. 如申請專利範圍15所述的影像信號傳送方法，更包括一液晶顯示面板可根據該第一顯示控制信號與該第二顯示控制信號顯示一圖框。
  17. 如申請專利範圍13所述的影像信號傳送方法，更包括：該第一顯示控制器從複數個時脈信號逐一作為該外部時脈信號以輸出一測試資料信號；根據該第二顯示控制器對該測試資料信號的取樣結果，記錄該些時脈信號中複數個可用的時脈信號；以及於該些可用的時脈信號中擇一成為該外部時脈信號。
  18. 一種顯示系統，包括：一第一顯示控制器，用以接收一影像信號並將該影像信號中的一第一部份像素資料轉換為一第一顯示控制信號輸出，且可根據一內部時脈信號將該影像信號中的一第二部份像素資料轉換為一部分影像信號並參考該內部時脈信號以倍速率輸出該部分影像信號，並伴隨一外部時脈信號輸出；一第二顯示控制器，用以接收該部分影像信號及該外部時脈信號，並用以將該部分影像信號轉換為該第二部份像素資料，以及將該第二部份像素資料轉換為一第二顯示控制信號輸出；以及一液晶顯示面板，用以根據該第一顯示控制信號與該第二顯示控制信號顯示一圖框。
  19. 如申請專利範圍18所述的顯示系統，其中，該部分影像信號包括一顯示致能信號、一水平同步信號、一垂直同 步信號、一紅資料、一藍資料以及一綠資料，且該部分影像信號係參考該外部時脈信號進行倍速率傳輸。
  20. 如申請專利範圍18所述的顯示系統，其中，該部分影像信號係參考該外部時脈信號進行一倍速率傳輸。
  21. 如申請專利範圍20所述的顯示系統，其中該倍速率傳輸係為雙倍速率傳輸。
  22. 如申請專利範圍18所述的顯示系統，其中該第一顯示控制器中包含一傳輸通道可將該第二部份像素資料轉換為該部分影像信號，並且單向地輸出該部分影像信號。
  23. 如申請專利範圍22所述的顯示系統，其中，該傳輸通道包括：一傳輸緩衝單元，用以暫存該第二部份的像素資料；一傳輸資料包裝單元，可將該傳輸緩衝單元輸出的該第二部份的像素資料轉換成為倍速率傳輸速度的該部分影像信號。
  24. 如申請專利範圍23所述的顯示系統，其中，該傳輸資料包裝單元包括一資料包裝電路可將該第二部份的像素資料中的二個位元線包裝成為該部分影像信號中的一個位元線。
  25. 如申請專利範圍24所述的顯示系統，其中，該資料包裝電路包括：一負緣觸發的第一D型正反器，具有一時脈端接收該內部時脈信號，一資料輸入端接收該第二部份的像素資料中的一第一個位元線；一正緣觸發的第二D型正反器，具有一時脈端接收該 內部時脈信號，一資料輸入端連接至該第一D型正反器的一輸出端；一負緣觸發的第三D型正反器，具有一時脈端接收該內部時脈信號，一資料輸入端接收該第二部份的像素資料中的一第二個位元線；以及一多工器，具有一第一輸入端連接至該第二D型正反器的一輸出端，具有一第二輸入端連接至該第三D型正反器的一輸出端，具有一選擇端接收該內部時脈信號，具有一輸出端可作為該部分影像信號的一個位元線。
  26. 如申請專利範圍23所述的顯示系統，其中，該傳輸通道更包括一資料輸出/輸入單元，可單向地輸出該部分影像信號。
  27. 如申請專利範圍18所述的顯示系統，其中該第二顯示控制器中包含一接收通道可單向地接收該部分影像信號，並將該部分影像信號轉換為該第二部份像素資料。
  28. 如申請專利範圍27所述的顯示系統，其中，該接收通道包括：一接收資料解包單元，用以將該部分影像信號轉換成為該第二部份的像素資料；以及一接收緩衝單元，用以暫存該第二部份的像素資料，並輸出該第二部份的像素資料。
  29. 如申請專利範圍28所述的顯示系統，其中，該接收資料解包單元包括一資料解包電路可將該部分影像信號中的一個位元線轉換成為該第二部份的像素資料中的二個位元線。
  30. 如申請專利範圍29所述的顯示系統，其中，該資料解包電路包括：一負緣觸發的第四D型正反器，具有一時脈端接收該外部時脈信號，一資料輸入端接收該部分影像信號的一位元線，一資料輸出端可作為該第二部份的像素資料中的一第一個位元線；一正緣觸發的第五D型正反器，具有一時脈端接收該外部時脈信號，一資料輸入端接收該部分影像信號的該位元線；以及一負緣觸發的第六D型正反器，具有一時脈端接收該外部時脈信號，一資料輸入端連接至該第五D型正反器的一輸出端，具有一輸出端可作為該第二部份的像素資料中的一第二個位元線。
  31. 如申請專利範圍28所述的顯示系統，其中，該接收通道更包括一資料輸出/輸入單元，可單向地輸入該部分影像信號。
TW098122253A 2009-07-01 2009-07-01 顯示控制器及其影像信號傳送方法與系統 TWI404012B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098122253A TWI404012B (zh) 2009-07-01 2009-07-01 顯示控制器及其影像信號傳送方法與系統
US12/822,914 US9805685B2 (en) 2009-07-01 2010-06-24 Display controller, video signal transmitting method and system thereof for transmitting video signals with multiple data rate and reduced numbers of signals line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098122253A TWI404012B (zh) 2009-07-01 2009-07-01 顯示控制器及其影像信號傳送方法與系統

Publications (2)

Publication Number Publication Date
TW201102988A TW201102988A (en) 2011-01-16
TWI404012B true TWI404012B (zh) 2013-08-01

Family

ID=43412403

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098122253A TWI404012B (zh) 2009-07-01 2009-07-01 顯示控制器及其影像信號傳送方法與系統

Country Status (2)

Country Link
US (1) US9805685B2 (zh)
TW (1) TWI404012B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994700B2 (en) * 2006-03-23 2015-03-31 Mark J. Foster Artifact-free transitions between dual display controllers
KR102005962B1 (ko) * 2012-09-06 2019-07-31 삼성전자주식회사 디스플레이 드라이버 집적회로 및 그것의 디스플레이 데이터 처리 방법
US9158452B2 (en) * 2012-12-27 2015-10-13 Nvidia Corporation Early drawing system and method to improve touch screen response
KR20160065556A (ko) 2014-12-01 2016-06-09 삼성전자주식회사 디스플레이 구동 집적 회로 및 이를 포함하는 디스플레이 장치
US9865205B2 (en) * 2015-01-19 2018-01-09 Himax Technologies Limited Method for transmitting data from timing controller to source driver and associated timing controller and display system
KR20160112143A (ko) * 2015-03-18 2016-09-28 삼성전자주식회사 전자 장치 및 전자 장치에서의 디스플레이 패널의 화면 업데이트 방법
EP3460785A1 (en) * 2017-09-20 2019-03-27 Facebook Technologies, LLC Multiple layer projector for a head-mounted display
US11112606B2 (en) 2017-09-20 2021-09-07 Facebook Technologies, Llc Multiple layer projector for a head-mounted display
TWI663591B (zh) * 2018-04-23 2019-06-21 宏碁股份有限公司 用於顯示器之同步控制電路
US20200201042A1 (en) * 2018-12-19 2020-06-25 Apple Inc. Modular system for head-mounted device
US11714286B1 (en) 2020-04-07 2023-08-01 Apple Inc. Accessory for head-mountable device
CN112233606B (zh) * 2020-12-15 2021-06-01 武汉华星光电技术有限公司 显示装置、显示系统及分布式功能系统
CN113470587B (zh) * 2021-06-15 2023-01-13 珠海格力电器股份有限公司 显示设备控制电路、显示主机设备及显示系统
TWI792668B (zh) * 2021-11-10 2023-02-11 大陸商集創北方（珠海）科技有限公司 數據接收電路、顯示驅動晶片及資訊處理裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221712B (en) * 2001-11-15 2004-10-01 Seiko Epson Corp Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method
TW200534230A (en) * 2004-04-02 2005-10-16 Mstar Semiconductor Inc Display controlling device capable of displaying multiple windows and related method
US20060066593A1 (en) * 2004-09-28 2006-03-30 Honeywell International Inc. Phase-tolerant pixel rendering of high-resolution analog video
TW200745940A (en) * 2006-03-23 2007-12-16 One Laptop Per Child Ass Inc Artifact-free transitions between dual display controllers
TW200841316A (en) * 2007-04-14 2008-10-16 Chunghwa Picture Tubes Ltd Display method with interlacing reversal scan and device thereof
TW200847122A (en) * 2007-05-23 2008-12-01 Silicon Integrated Sys Corp Multi-display system and method for displaying video frames thereon

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63282790A (ja) * 1987-02-14 1988-11-18 株式会社リコー 表示制御装置
JPH05181443A (ja) * 1991-07-01 1993-07-23 Seiko Epson Corp コンピュータ
US5917552A (en) * 1996-03-29 1999-06-29 Pixelvision Technology, Inc. Video signal interface system utilizing deductive control
US5923307A (en) * 1997-01-27 1999-07-13 Microsoft Corporation Logical monitor configuration in a multiple monitor environment
US7158094B2 (en) * 1998-10-30 2007-01-02 Ati International Srl Method and apparatus for supporting multiple displays
JP4168339B2 (ja) * 2003-12-26 2008-10-22 カシオ計算機株式会社 表示駆動装置及びその駆動制御方法並びに表示装置
US7525511B2 (en) * 2004-07-02 2009-04-28 Microsoft Corporation System and method for determining display differences between monitors on multi-monitor computer systems
KR100666603B1 (ko) * 2005-03-24 2007-01-09 삼성전자주식회사 멀티 디스플레이 구동 회로 및 멀티 디스플레이 구동회로의 동작 방법
US7636899B2 (en) * 2005-07-12 2009-12-22 Siemens Medical Solutions Health Services Corporation Multiple application and multiple monitor user interface image format selection system for medical and other applications

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI221712B (en) * 2001-11-15 2004-10-01 Seiko Epson Corp Skew adjustment circuit, skew adjustment method, data synchronization circuit, and data synchronization method
TW200534230A (en) * 2004-04-02 2005-10-16 Mstar Semiconductor Inc Display controlling device capable of displaying multiple windows and related method
US20060066593A1 (en) * 2004-09-28 2006-03-30 Honeywell International Inc. Phase-tolerant pixel rendering of high-resolution analog video
TW200745940A (en) * 2006-03-23 2007-12-16 One Laptop Per Child Ass Inc Artifact-free transitions between dual display controllers
TW200841316A (en) * 2007-04-14 2008-10-16 Chunghwa Picture Tubes Ltd Display method with interlacing reversal scan and device thereof
TW200847122A (en) * 2007-05-23 2008-12-01 Silicon Integrated Sys Corp Multi-display system and method for displaying video frames thereon

Also Published As

Publication number Publication date
US9805685B2 (en) 2017-10-31
TW201102988A (en) 2011-01-16
US20110001768A1 (en) 2011-01-06

Similar Documents

Publication Publication Date Title
TWI404012B (zh) 顯示控制器及其影像信號傳送方法與系統
US9471955B2 (en) Multiple display pipelines driving a divided display
US8477132B2 (en) Device and method for driving image display device
TWI579819B (zh) 顯示驅動器積體電路及其顯示資料處理方法
US7612789B2 (en) Image display device and timing controller
TW200839710A (en) Driving device of display device and related method
WO2013000206A1 (zh) 用于显示器的时序控制器
WO2023116320A1 (zh) 基于fpga的数据流处理方法、装置及pg设备
US7391405B2 (en) Method and apparatus for driving liquid crystal display
KR100304899B1 (ko) 모니터의 허용범위 초과 영상 표시장치 및 방법
JP2001242833A (ja) 半導体装置および表示装置モジュール
TWI539431B (zh) 源極驅動電路方法及顯示裝置
KR100386732B1 (ko) 효율적으로 데이타를 표시할 수 있는 액티브 매트릭스 디스플레이 장치
CN101958094A (zh) 显示控制器及其影像信号传送方法与系统
KR100633234B1 (ko) 액정표시장치의 드라이버 집적회로 사이의 인터페이스장치
JP2003066921A (ja) 駆動装置およびそれを備えている表示モジュール
JP2004048224A (ja) 映像信号変換装置および方法
JP2004347739A (ja) デイジーチェイン回路、ディスプレイ装置、及びマルチディスプレイシステム
US20240153435A1 (en) Display driving circuit and display device thereof
US11967295B2 (en) Display driver and display device using independent test polarity inversion signal
Liu et al. Video Camera System Based on FPGA
JP2008058856A (ja) 表示装置
US8384724B2 (en) Coordinating apparatus and image processing system utilizing the same
JP2004198769A (ja) 表示駆動制御装置及びその信号調整方法
TW202431233A (zh) 重置電路及包括其的時序控制器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees