TWI792668B - 數據接收電路、顯示驅動晶片及資訊處理裝置 - Google Patents

數據接收電路、顯示驅動晶片及資訊處理裝置 Download PDF

Info

Publication number
TWI792668B
TWI792668B TW110141807A TW110141807A TWI792668B TW I792668 B TWI792668 B TW I792668B TW 110141807 A TW110141807 A TW 110141807A TW 110141807 A TW110141807 A TW 110141807A TW I792668 B TWI792668 B TW I792668B
Authority
TW
Taiwan
Prior art keywords
data
display
coupled
clock signal
control signal
Prior art date
Application number
TW110141807A
Other languages
English (en)
Other versions
TW202320054A (zh
Inventor
吳嘉訓
蘇嘉偉
Original Assignee
大陸商集創北方（珠海）科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商集創北方（珠海）科技有限公司 filed Critical 大陸商集創北方（珠海）科技有限公司
Priority to TW110141807A priority Critical patent/TWI792668B/zh
Application granted granted Critical
Publication of TWI792668B publication Critical patent/TWI792668B/zh
Publication of TW202320054A publication Critical patent/TW202320054A/zh

Links

Images

Landscapes

  • Transforming Electric Information Into Light Information (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

本發明揭示一種數據接收電路，其包括：一第一數據緩衝器、一多相位時脈產生器、一動態控制器、m個第二數據緩衝器、以及n/m個數據採樣器。依據本發明之設計，該動態控制器依據該多相位時脈產生器所產生的一多相位時鐘信號而產生一控制信號，接著利用該控制信號控制m個第二數據緩衝器分時地對該第一數據緩衝器所輸出的第一顯示數據進行數據緩衝處理。之後，n/m個數據採樣器對m個第二數據緩衝器分時輸出的第二顯示數據進行數據採樣，從而產生一輸出顯示數據。相對於使用單一具高電流驅動能力的主數據緩衝器來進行數據緩衝處理，本發明透過每次分時啟用該第一數據緩衝器以及一個第二數據緩衝器來執行數據緩衝處理，係能夠大幅降低峰值電流，從而消除輸出顯示數據之抖動現象。

Description

數據接收電路、顯示驅動晶片及資訊處理裝置
本發明係關於顯示驅動晶片之技術領域，尤指用於整合在一顯示驅動晶片之中的一種數據接收電路。
圖1顯示習知的一種平面顯示裝置的方塊圖。熟悉顯示驅動晶片之設計與製作的電子工程師必然知道，如圖1所示，習知的平面顯示裝置1a主要包括一顯示面板10a、一時序控制晶片(即，TCON晶片)11a以及至少一顯示驅動晶片12a。該平面顯示裝置1a正常工作時，該時序控制晶片11a傳送一幀顯示數據Data[n:1]與一時鐘信號CLK至該顯示驅動晶片12a，使該顯示驅動晶片12a依據該時鐘信號CLK與該顯示數據驅動該顯示面板10a進行圖像顯示。
如圖1所示，該顯示驅動晶片12a具有一數據接收電路121a。進一步地，圖2為圖1所示之數據接收電路121a的電路方塊圖。通常，該數據接收電路121a包括一主數據緩衝器122a、一多相位時脈產生器123a、包括複數個子採樣器1240a的一數據採樣單元124a、以及一時脈恢復單元125a。在接收該顯示數據Data[n:1]與該時鐘信號CLK之後，該多相位時脈產生器123a產生一多相位時鐘信號CLK[n:1]，使各所述子採樣器1240a依據該多相位時鐘信號CLK[n:1]而對該顯示數據Data[n:1]進行數據採樣，從而產生一輸出顯示數據Data_out[n:1]。並且，該時脈恢復單元125a依據該多相位時鐘信號CLK[n:1]而產生一輸出時鐘信號CLK_out。
實務經驗顯示，欲使各個所述子採樣器1240a能夠順利地對該顯示數據Data[n:1]進行數據採樣，前端的主數據緩衝器122a必須具備足夠大的數據驅動能力。然而，高數據驅動能力的主數據緩衝器122a容易產生較大的峰值電流從而引發電源反彈(Power bounce)，造成輸出顯示數據Data_out[n:1]出現抖動(Jitter)缺陷。
由上述說明可知，本領域亟需一種新式的數據接收電路。
本發明之主要目的在於提供一種數據接收電路。特別地，本發明利用一第一數據緩衝器以及m個第二數據緩衝器組成該數據接收電路的一數據緩衝單元。依此設計，利用該動態控制器在一顯示數據接收期間分時控制m個所述第二數據緩衝器之啟用/關閉，實現每次僅啟用一個第二數據緩衝器以配合該第一數據緩衝器來執行數據緩衝處理，藉此方式達成大幅降低數據緩衝單元之峰值電流以避免發生電源反彈，同時消除該輸出顯示數據之抖動現象。
為達成上述目的，本發明提出所述數據接收電路的一實施例，包括：
一第一數據緩衝器，耦接一顯示數據，用以對該顯示數據進行一第一緩衝處理，且輸出一第一顯示數據；
一多相位時脈產生器，耦接一時鐘信號，且依據該時鐘信號產生一多相位時鐘信號；
一動態控制器，耦接該多相位時脈產生器，且依據該多相位時鐘信號而產生一控制信號；
m個第二數據緩衝器，耦接該第一數據緩衝器以接收該第一顯示數據，且耦接該動態控制器以接收該控制信號；以及
n/m個數據採樣器，耦接該m個所述第二數據緩衝器，且m和n皆為大於1的整數；
其中，所述第二數據緩衝器依據該控制信號而對該第一顯數據進行一第二數據緩衝處理從而輸出一第二顯示數據，且所述數據採樣器對所述第二顯示數據執行一數據採樣之後產生一輸出顯示數據。
在一實施例中，所述第二數據緩衝器依據所述控制信號而對該第一顯示數據進行所述第二數據緩衝處理，或依據該控制信號而關閉。
在可行的實施例中，本發明所述之數據接收電路更包括一時脈恢復單元，其耦接該多相位時脈產生器，且依據該時鐘信號CLK產生一輸出時鐘信號。
在一實施例中，該動態控制器依據該多相位時鐘信號而產生所述控制信號以分時啟用各個所述第二數據緩衝器執行所述第二數據緩衝處理。
並且，本發明同時提出一種顯示驅動晶片，其特徵在於包括一數據接收電路，且該數據接收電路包括：
一第一數據緩衝器，耦接一顯示數據，用以對該顯示數據進行一第一緩衝處理，且輸出一第一顯示數據；
一多相位時脈產生器，耦接一時鐘信號，且依據該時鐘信號產生一多相位時鐘信號；
一動態控制器，耦接該多相位時脈產生器，且依據該多相位時鐘信號而產生一控制信號；
m個第二數據緩衝器，耦接該第一數據緩衝器以接收該第一顯示數據，且耦接該動態控制器以接收該控制信號；以及
n/m個數據採樣器，耦接該m個所述第二數據緩衝器，且m和n皆為大於1的整數；
其中，所述第二數據緩衝器依據該控制信號而對該第一顯數據進行一第二數據緩衝處理從而輸出一第二顯示數據，且所述數據採樣器對所述第二顯示數據執行一數據採樣之後產生一輸出顯示數據。
在一實施例中，所述第二數據緩衝器依據所述控制信號而對該第一顯示數據進行所述第二數據緩衝處理，或依據該控制信號而關閉。
在可行的實施例中，本發明所述之數據接收電路更包括一時脈恢復單元，其耦接該多相位時脈產生器，且依據該時鐘信號CLK產生一輸出時鐘信號。
在一實施例中，該動態控制器依據該多相位時鐘信號而產生所述控制信號以分時啟用各個所述第二數據緩衝器執行所述第二數據緩衝處理。
進一步地，本發明還提出一種資訊處理裝置，其特徵在於具有一平面顯示裝置，且該平面顯示裝置包括一顯示面板、一時序控制晶片以及至少一個如前所述本發明之顯示驅動晶片。
在可行的實施例中，前述本發明之資訊處理裝置為選自於由智慧型電視、智慧型手機、智慧型手錶、智慧手環、平板電腦、筆記型電腦、一體式電腦、視訊式門口機、生理量測裝置、和電子式門鎖所組成群組之中的一種電子裝置。
為使  貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。
本發明提出一種數據接收電路，其利用一第一數據緩衝器以及m個第二數據緩衝器組成一數據緩衝單元。依此設計，利用該動態控制器在一顯示數據接收期間分時控制m個所述第二數據緩衝器，實現每次僅啟用一個第二數據緩衝器以配合該第一數據緩衝器來執行數據緩衝處理，藉此方式達成大幅降低數據緩衝單元之峰值電流以避免電源反彈，同時消除該輸出顯示數據之抖動現象。
請參閱圖3，其顯示包含本發明之一種數據接收電路的一顯示驅動晶片的方塊圖。由圖3可知，至少一個顯示驅動晶片12和一顯示面板10以及一時序控制晶片(即，TCON晶片)11一同組成一平面顯示裝置。該平面顯示裝置1正常工作時，該時序控制晶片11傳送一顯示數據Data[n:1]與一時鐘信號CLK至該顯示驅動晶片12，使該顯示驅動晶片12依據該時鐘信號CLK與該顯示數據驅動該顯示面板10進行圖像顯示。
如圖3所示，該顯示驅動晶片12具有本發明之數據接收電路121。進一步地，圖4為圖3所示之數據接收電路121的電路方塊圖。如圖4所示，本發明之數據接收電路121包括：一第一數據緩衝器122、一多相位時脈產生器124、一動態控制器125、m個第二數據緩衝器123、n/m個數據採樣器126、以及一時脈恢復單元127，其中m和n皆為大於1的整數。依據本發明之設計，該第一數據緩衝器122耦接該時序控制晶片11以接收一顯示數據Data[n:1]，且對該顯示數據Data[n:1]進行一第一緩衝處理以輸出一第一顯示數據Data_1[n:1]。並且，該多相位時脈產生器124耦接該時序控制晶片11以接收一時鐘信號CLK，且依據該時鐘信號CLK產生一多相位時鐘信號CLK[n:1]。另一方面，該動態控制器125耦接該多相位時脈產生器124，且依據該多相位時鐘信號CLK[n:1]而產生一控制信號Data_en[m:1]。
圖5為圖4所示之顯示數據Data[n:1]、多相位時鐘信號CLK[n:1]、控制信號Data_en[m:1]、以及第二顯示數據Data_2[m:1]的工作時序圖。如圖5所示，該多相位時鐘信號CLK[n:1]包括複數個子時鐘信號CLK[1]～CLK[n]。從而，依據該複數個子時鐘信號CLK[1]～CLK[n]，該動態控制器125對應地產生包括m個子控制信號Data_en[1]～Data_en[m]的一控制信號Data_en[m:1]，用以在一顯示數據接收期間分時地啟用m個所述第二數據緩衝器123。
如圖4所示，該m個第二數據緩衝器123耦接該第一數據緩衝器122以接收該第一顯示數據Data_1[n:1]，且耦接該動態控制器125以接收該控制信號Data_en[m:1]。並且，n/m個數據採樣器126耦接該M個第二數據緩衝器123。依據本發明之設計，在一顯示數據接收期間，該動態控制器125利用包括m個子控制信號Data_en[1]～Data_en[m]的一控制信號Data_en[m:1]分時地啟用m個所述第二數據緩衝器123，使各所述第二數據緩衝器123而對該第一顯數據Data_1[n:1]進行一第二數據緩衝處理從而輸出一第二顯示數據Data2[m:1]。接著，n/m個所述數據採樣器126對m個所述第二數據緩衝器123所輸出的第二顯示數據Data2[m:1]執行一數據採樣，而後產生一輸出顯示數據Data_out[n:1]。另一方面，耦接該多相位時脈產生器124的該時脈恢復單元127依據該時鐘信號CLK產生一輸出時鐘信號CLK_out。
舉例而言，可令n=30且m=10，則n/m=3。此時，控制信號Data_en[m:1]以及第二顯示數據Data_2[m:1]的工作時序可參考圖5。如此，利用該動態控制器125在一顯示數據接收期間分時控制m個所述第二數據緩衝器123的啟用/關閉，使各所述第二數據緩衝器123分時對該第一顯數Data_1[n:1]進行第二數據緩衝處理，而後對應地輸出第二顯示數據Data_2[1]～Data_2[m](即，Data_2[m:1])。並且，在一顯示數據接收期間，3個(即，n/m)數據採樣器126在每一次的分時數據採樣操作中係共用一個第二數據緩衝器123。故而，在對所述第二顯示數據Data_2[1]～Data_2[m]執行一數據採樣之後，所述數據採樣器126產生輸出顯示數據Data_out[n:1]。更詳細地說明，在令n=30且m=10之後，由1個第一數據緩衝器122以及10個第二數據緩衝器123所組成的數據緩衝單元的峰值電流僅為習知技術的數據接收電路所包含之主數據緩衝器(如圖2所示)的1/10(即，1/m)。
換句話說，當該時序控制晶片11所傳送的顯示數據Data[n:1]的數據長度增加而有必要調整數據緩衝單元的電流驅動能力之時，只需要適當地調整第二數據緩衝器123的數量(即，m值)及/或數據採樣器126的數量(即，n/m)即可。舉例而言，對應於顯示數據為Data[40:1]，可令n=40且m=4，則n/m=10。依此設計，每一次的分時數據緩衝操作中僅啟用一個所述第二數據緩衝器123以配合該第一數據緩衝器122來完成所述數據緩衝操作，從而使得10個(即，n/m)數據採樣器126在每一次的分時數據採樣操作中係共用一個第二數據緩衝器123。依此設計，本發明所設計之由第一數據緩衝器122以及m個第二數據緩衝器123所組成的數據緩衝單元的峰值電流僅為習知技術的數據接收電路所包含之主數據緩衝器(如圖2所示)的1/4(即，1/m)。
下表(1)紀錄了在不同測試模式下本發明之數據接收電路之由第一數據緩衝器122以及m個第二數據緩衝器123所組成的數據緩衝單元(如圖4所示)以及習知技術之數據接收電路的主數據緩衝器122a(如圖2所示)的峰值電流與平均電流的數據。 表(1)
  Clock training (CT) 顯示數據Pattern Inter-symbol interference (ISI) 顯示數據Pattern
平均電流 峰值電流 平均電流 峰值電流
習知 技術 17.00 mA 20.40 mA 22.10 mA 26.20 mA
本發明 17.00 mA 16.00 mA 20.90 mA 22.40 mA
由表(1)的數據可知，相較於習知技術的數據接收電路(如圖2所示)，在CT的顯示數據Pattern下，本發明之數據接收電路121之中的由第一數據緩衝器122以及m個第二數據緩衝器123所組成的數據緩衝單元的峰值電流係降低了21.6%。另一方面，在ISI的顯示數據Pattern下，本發明之數據接收電路之中的由第一數據緩衝器122以及m個第二數據緩衝器123所組成的數據緩衝單元的峰值電流係降低了14.5%，同時平均電流也下降了5.4%。
如此，上述已完整且清楚地說明本發明之一種數據接收電路；並且，經由上述可得知本發明具有下列優點：
(1)本發明揭示一種數據接收電路，其包括：一第一數據緩衝器、一多相位時脈產生器、一動態控制器、m個第二數據緩衝器、以及n/m個數據採樣器。依據本發明之設計，該動態控制器依據該多相位時脈產生器所產生的一多相位時鐘信號而產生一控制信號，接著利用該控制信號控制m個第二數據緩衝器分時地對該第一數據緩衝器所輸出的第一顯示數據進行數據緩衝處理。之後，n/m個數據採樣器對m個第二數據緩衝器分時輸出的第二顯示數據進行數據採樣，從而產生一輸出顯示數據。相對於使用單一具高電流驅動能力的主數據緩衝器來進行數據緩衝處理，本發明透過每次分時啟用該第一數據緩衝器以及一個第二數據緩衝器來執行數據緩衝處理，係能夠大幅降低峰值電流，從而消除輸出顯示數據之抖動現象。
(2)本發明同時提供一種顯示驅動晶片，其特徵在於包括如前所述本發明之數據接收電路。
(3)本發明同時提供一種資訊處理裝置，其特徵在於具有一平面顯示裝置，且該平面顯示裝置包括一顯示面板、一時序控制晶片以及至少一個如前所述本發明之顯示驅動晶片。在可行的實施例中，前述本發明之資訊處理裝置為選自於由智慧型電視、智慧型手機、智慧型手錶、智慧手環、平板電腦、筆記型電腦、一體式電腦、視訊式門口機、生理量測裝置、和電子式門鎖所組成群組之中的一種電子裝置。
必須加以強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。
綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請  貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。
1a:平面顯示裝置 10a:顯示面板 11a:時序控制晶片 12a:顯示驅動晶片 121a:數據接收電路 122a:主數據緩衝器 123a:多相位時脈產生器 124a:數據採樣單元 1240a:子採樣器 125a:時脈恢復單元 1:平面顯示裝置 10:顯示面板 11:時序控制晶片 12:顯示驅動晶片 121:數據接收電路 122:第一數據緩衝器 123:第二數據緩衝器 124:多相位時脈產生器 125:動態控制器 126:數據採樣器 127:時脈恢復單元
圖1為習知的一種平面顯示裝置的方塊圖； 圖2為圖1所示之數據接收電路的電路方塊圖； 圖3為包含本發明之一種數據接收電路的一顯示驅動晶片的方塊圖； 圖4為圖3所示之數據接收電路的電路方塊圖； 圖5為圖4所示之顯示數據、多相位時鐘信號、控制信號以及第二顯示數據的工作時序圖。
121:數據接收電路
122:第一數據緩衝器
123:第二數據緩衝器
124:多相位時脈產生器
125:動態控制器
126:數據採樣器
127:時脈恢復單元

Claims (10)

  1. 一種數據接收電路，包括：一第一數據緩衝器122，耦接一顯示數據Data[n：1]，用以對該顯示數據Data[n：1]進行一第一緩衝處理，且輸出一第一顯示數據；一多相位時脈產生器124，耦接一時鐘信號CLK，且依據該時鐘信號CLK產生一多相位時鐘信號CLK[n：1]；一動態控制器125，耦接該多相位時脈產生器124，且依據該多相位時鐘信號CLK[n：1]而產生一控制信號Data_en[m：1]；m個第二數據緩衝器123，耦接該第一數據緩衝器122以接收該第一顯示數據，且耦接該動態控制器125以接收該控制信號Data_en[m：1]；以及n/m個數據採樣器126，耦接該m個所述第二數據緩衝器123，且m、n和n/m皆為大於1的整數；其中，所述第二數據緩衝器123依據該控制信號Data_en[m：1]而對該第一顯數據進行一第二數據緩衝處理從而輸出一第二顯示數據Data2[m：1]，且所述數據採樣器126對所述第二顯示數據Data2[m：1]執行一數據採樣之後產生一輸出顯示數據Data_out[n：1]。
  2. 如請求項1所述之數據接收電路，其中，所述第二數據緩衝器123依據所述控制信號Data_en[m：1]而對該第一顯示數據進行所述第二數據緩衝處理，或依據該控制信號Data_en[m：1]而關閉。
  3. 如請求項1所述之數據接收電路，更包括一時脈恢復單元127，其耦接該多相位時脈產生器124，且依據該時鐘信號CLK產生一輸出時鐘信號CLK_out；
  4. 如請求項2所述之數據接收電路，其中，該動態控制器125依據該多相位時鐘信號CLK[n：1]而產生所述控制信號Data_en[m：1]以分時啟用各個所述第二數據緩衝器123執行所述第二數據緩衝處理。
  5. 一種顯示驅動晶片，其特徵在於包括一數據接收電路，且該數據接收電路包括： 一第一數據緩衝器122，耦接一顯示數據Data[n：1]，用以對該顯示數據Data[n：1]進行一第一緩衝處理，且輸出一第一顯示數據；一多相位時脈產生器124，耦接一時鐘信號CLK，且依據該時鐘信號CLK產生一多相位時鐘信號CLK[n：1]；一動態控制器125，耦接該多相位時脈產生器124，且依據該多相位時鐘信號CLK[n：1]而產生一控制信號Data_en[m：1]；m個第二數據緩衝器123，耦接該第一數據緩衝器122以接收該第一顯示數據，且耦接該動態控制器125以接收該控制信號Data_en[m：1]；以及n/m個數據採樣器126，耦接該m個所述第二數據緩衝器123，且m、n和n/m皆為大於1的整數；其中，所述第二數據緩衝器123依據該控制信號Data_en[m：1]而對該第一顯數據進行一第二數據緩衝處理從而輸出一第二顯示數據Data2[m：1]，且所述數據採樣器126對所述第二顯示數據Data2[m：1]執行一數據採樣之後產生一輸出顯示數據Data_out[n：1]。
  6. 如請求項5所述之顯示驅動晶片，其中，所述第二數據緩衝器123依據所述控制信號Data_en[m：1]而對該第一顯示數據進行所述第二數據緩衝處理，或依據該控制信號Data_en[m：1]而關閉。
  7. 如請求項5所述之顯示驅動晶片，更包括一時脈恢復單元127，耦接該多相位時脈產生器124，且依據該時鐘信號CLK產生一輸出時鐘信號CLK_out。
  8. 如請求項6所述之顯示驅動晶片，其中，該動態控制器125依據該多相位時鐘信號CLK[n：1]而產生所述控制信號Data_en[m：1]以分時啟用各個所述第二數據緩衝器123執行所述第二數據緩衝處理。
  9. 一種資訊處理裝置，其特徵在於具有一平面顯示裝置，且該平面顯示裝置包括一顯示面板、一時序控制晶片以及至少一如請求項5至請求項8中任一項所述之顯示驅動晶片。
  10. 如請求項9所述之資訊處理裝置，其中，該資訊處理裝置為選自於由智慧型電視、智慧型手機、智慧型手錶、智慧手環、平板電腦、筆記型電腦、一體式電腦、視訊式門口機、生理量測裝置、和電子式門鎖所組成群組之中的一種電子裝置。
TW110141807A 2021-11-10 2021-11-10 數據接收電路、顯示驅動晶片及資訊處理裝置 TWI792668B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW110141807A TWI792668B (zh) 2021-11-10 2021-11-10 數據接收電路、顯示驅動晶片及資訊處理裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110141807A TWI792668B (zh) 2021-11-10 2021-11-10 數據接收電路、顯示驅動晶片及資訊處理裝置

Publications (2)

Publication Number Publication Date
TWI792668B true TWI792668B (zh) 2023-02-11
TW202320054A TW202320054A (zh) 2023-05-16

Family

ID=86688990

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110141807A TWI792668B (zh) 2021-11-10 2021-11-10 數據接收電路、顯示驅動晶片及資訊處理裝置

Country Status (1)

Country Link
TW (1) TWI792668B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200943272A (en) * 2008-04-02 2009-10-16 Dongbu Hitek Co Ltd Display
US20110001768A1 (en) * 2009-07-01 2011-01-06 Mstar Semiconductor, Inc. Display Controller, Video Signal Transmitting Method and System
US20110242071A1 (en) * 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
CN106710515A (zh) * 2015-07-24 2017-05-24 西安诺瓦电子科技有限公司 可编程逻辑器件、发送卡和led显示屏控制系统
US20180211605A1 (en) * 2017-01-25 2018-07-26 Samsung Display Co., Ltd. Data driver and display device having the same
US20200090625A1 (en) * 2018-09-13 2020-03-19 Samsung Display Co., Ltd. Image data correcting device, and display device including the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200943272A (en) * 2008-04-02 2009-10-16 Dongbu Hitek Co Ltd Display
US20110001768A1 (en) * 2009-07-01 2011-01-06 Mstar Semiconductor, Inc. Display Controller, Video Signal Transmitting Method and System
US20110242071A1 (en) * 2010-03-31 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
CN106710515A (zh) * 2015-07-24 2017-05-24 西安诺瓦电子科技有限公司 可编程逻辑器件、发送卡和led显示屏控制系统
US20180211605A1 (en) * 2017-01-25 2018-07-26 Samsung Display Co., Ltd. Data driver and display device having the same
US20200090625A1 (en) * 2018-09-13 2020-03-19 Samsung Display Co., Ltd. Image data correcting device, and display device including the same

Also Published As

Publication number Publication date
TW202320054A (zh) 2023-05-16

Similar Documents

Publication Publication Date Title
CN101763832B (zh) 液晶显示器及其驱动方法
US9805685B2 (en) Display controller, video signal transmitting method and system thereof for transmitting video signals with multiple data rate and reduced numbers of signals line
CN101751891A (zh) 液晶显示器及其驱动方法
CN100511404C (zh) 用于液晶显示器的模拟采样装置
US10007320B2 (en) Serializer and deserializer for odd ratio parallel data bus
US10725950B2 (en) Peripheral interface circuit for serial memory
CN101751890A (zh) 液晶显示器及其驱动方法
JP2001202052A (ja) 半導体装置および表示装置モジュール
US8866801B2 (en) Device with automatic de-skew capability
JP3739663B2 (ja) 信号転送システム、信号転送装置、表示パネル駆動装置、および表示装置
US9037437B2 (en) High speed data testing without high speed bit clock
TWI792668B (zh) 數據接收電路、顯示驅動晶片及資訊處理裝置
JP2001242833A (ja) 半導体装置および表示装置モジュール
CN100381833C (zh) 测试桥接电路的方法与装置
WO2013132875A1 (ja) データ受信回路、電子機器、及びデータ受信方法
TWI796872B (zh) 數據接收電路、顯示驅動晶片及資訊處理裝置
KR20090084643A (ko) 액정표시장치 및 액정표시장치의 구동방법
US7246286B2 (en) Testing methods and chips for preventing asnchronous sampling errors
CN111459442B (zh) 一种图像降分辨率、降帧方法及装置
TWI550573B (zh) 顯示裝置及嵌入式時鐘資料的傳輸及處理方法
JP4618954B2 (ja) 表示装置、表示装置の駆動回路および表示装置の信号伝送方法
TW490568B (en) Timing generation circuit for semiconductor test system
KR101309182B1 (ko) 대규모 집적회로 테스터에서 타이밍 발생 및 포맷 장치
TW202101411A (zh) 源極驅動電路、顯示裝置及資訊處理裝置
TWI771716B (zh) 源極驅動電路、平面顯示器及資訊處理裝置