TWI796872B

TWI796872B - 數據接收電路、顯示驅動晶片及資訊處理裝置

Info

Publication number: TWI796872B
Application number: TW110146756A
Authority: TW
Inventors: 吳嘉訓; 蘇嘉偉
Original assignee: 大陸商集創北方（珠海）科技有限公司
Priority date: 2021-12-14
Filing date: 2021-12-14
Publication date: 2023-03-21
Also published as: TW202324348A

Abstract

本發明主要揭示一種數據接收電路，應用於一顯示驅動晶片之中，且包括M個數據接收模塊，其中各所述數據接收模塊包括：一偏移單元與一數據採樣單元，該偏移單元耦接傳送自一時序控制晶片的一第一輸入顯示數據，且在對該輸入顯示數據執行一時序偏移處理之後輸出一第二顯示數據。接著，該數據採樣單元對該第二顯示數據執行一數據採樣處理，從而輸出一顯示數據至該顯示驅動晶片內部的一信號處理電路。在完成時序偏移處理之後，傳送於第j個數據接收模塊之中的第二顯示數據和傳送於第j+1個數據接收模塊之中的第二顯示數據之間會具有一時序差值，藉此方式可以消除或降低第j個數據採樣單元和第j+1個數據採樣單元在進行數據採樣之時所發生峰值電流疊加現象。

Description

數據接收電路、顯示驅動晶片及資訊處理裝置

本發明為顯示驅動晶片之技術領域，尤指用於整合在一顯示驅動晶片之中的一種數據接收電路。

圖1顯示習知的一種平面顯示裝置的方塊圖。熟悉平面顯示裝置片之設計與製作的電子工程師必然知道，如圖1所示，習知的平面顯示裝置1a主要包括一顯示面板10a、一時序控制晶片(即，TCON晶片)11a以及至少一個顯示驅動晶片12a，其中，該顯示驅動晶片12a具有一數據接收電路121a。進一步地，圖2為圖1所示之數據接收電路121a的電路方塊圖。如圖2所示，該數據接收電路121a包括一主數據緩衝器122a、一多相位時脈產生器123a、包括複數個子採樣器1240a的一數據採樣單元124a、以及一時脈恢復單元125a。

正常工作時，該時序控制晶片11a傳送一輸入顯示數據Data[n:1]至該顯示驅動晶片12a，n為大於1之整數。此時，該顯示驅動晶片12a內部的CDR電路會從該輸入顯示數據所包含的複數個編碼位元的邊沿信息中抽取出一基頻時鐘信號，使該數據接收電路121a的該多相位時脈產生器123a依據該基頻時鐘信號而產生多相位基頻時鐘信號CLK[n:1]，從而各所述子採樣器1240a可以依據此多相位基頻時鐘信號CLK[n:1]對該輸入顯示數據Data[n:1]進行數據採樣，實現將高速的輸入顯示數據Data[n:1]降速為1/n速度的顯示數據Data_out[n:1]。最終，該顯示驅動晶片12a依據所述顯示數據Data_out[n:1]對該顯示面板10a進行顯示驅動。

實務經驗顯示，欲使各個所述子採樣器1240a能夠順利地對該輸入顯示數據Data[n:1]進行數據採樣，前端的主數據緩衝器122a必須具備足夠大的數據驅動能力。然而，高數據驅動能力的主數據緩衝器122a容易產生較大的峰值電流從而引發電源反彈(Power bounce)，造成數據接收電路121a在接收該輸入顯示數據Data[n:1]及/或時鐘信號CLK的過程中出現抖動(Jitter)現象。

熟悉平面顯示裝置之設計與製作的電子工程師必然知道，DSI全稱Display Serial Interface，其係基於MIPI協議而產生的一種多通道(multi lanes)高速數據傳輸介面。一般而言，通道數量係依該平面顯示裝置1a之最大解析度而調整。換句話說，在高解析度的平面顯示裝置1a之中，該時序控制晶片11a與該顯示驅動晶片12a之間係經由多通道高速數據傳輸介面來傳輸輸入顯示數據Data[n:1]以及時鐘信號CLK。在此情況下，該顯示驅動晶片12a內部的該數據接收電路121a必須自一個擴增至多個。

圖3顯示具有多個數據接收電路121a的顯示驅動晶片12a和時序控制晶片11a的方塊圖。如圖3所示，在一高解析度的平面顯示裝置1a正常工作時，該時序控制晶片11a在一幀畫面的顯示週期內必須向該顯示驅動晶片12a的M個數據接收電路121a各傳送一對應的一輸入顯示數據(Data_1[n:1]～Data_M[n:1])，M為大於1之整數。實務經驗顯示，在接收輸入顯示數據的過程中，各個數據接收電路121a內部的主數據緩衝器122a皆會產生峰值電流，導致M個通道的峰值電流會是單個通道的峰值電流的M倍，亦即，峰值電流疊加M倍。最終，該時序控制晶片11a透過M個通道向每個顯示驅動晶片12a傳送對應的輸入顯示數據之時，出現顯著的電源反彈(power bounce)，造成輸入顯示數據的抖動(Jitter)現象更為明顯。

由上述說明可知，本領域亟需一種新式的數據接收電路。

本發明之主要目的在於提供應用於一顯示驅動晶片之中的一種數據接收電路。特別地，本發明以M個數據接收模塊組成此數據接收電路，其中各所述數據接收模塊包括：一偏移單元與一數據採樣單元。依此設計，該偏移單元用以對傳送自一時序控制晶片的一第一輸入顯示數據執行一時序偏移處理之後輸出一第二顯示數據。接著，該數據採樣單元對該第二顯示數據執行一數據採樣處理，從而輸出一顯示數據至該顯示驅動晶片內部的一信號處理電路。值得注意的是，在完成時序偏移處理之後，傳送於第j個數據接收模塊之中的第二顯示數據和傳送於第j+1個數據接收模塊之中的第二顯示數據之間會具有一時序差值，藉此方式可以消除或降低第j個數據採樣單元和第j+1個數據採樣單元在進行數據採樣之時所發生峰值電流疊加現象，j為正整數。

為達成上述目的，本發明提出所述數據接收電路的一實施例，其應用於一顯示驅動晶片之中，且包括M個數據接收模塊；其中，M為正整數，且各所述數據接收模塊包括：

一偏移單元，耦接一第一輸入顯示數據，且對該第一輸入顯示數據執行一時序偏移處理之後輸出一第二顯示數據；以及

一數據採樣單元，耦接該偏移單元以接收所述第二顯示數據，且在對該第二顯示數據執行一數據採樣處理之後輸出一顯示數據至該顯示驅動晶片的一信號處理電路。

在一實施例中，該數據採樣單元包括：

一多相位時脈產生器，耦接該偏移單元，且依據一基頻時鐘信號產生一組多相位時鐘信號；

一主數據緩衝器，耦接該偏移單元以接收所述第二顯示數據，且對該第二顯示數據執行一數據緩衝處理；以及

N個採樣器，耦接該多相位時脈產生器以及該主數據緩衝器；其中，N為正整數，且所述採樣器E依該組多相位時鐘信號對由該主數據緩衝器所傳送的一第三顯示數據執行一數據採樣處理，接著輸出一顯示數據至該顯示驅動晶片的該信號處理電路。

在一實施例中，該偏移單元為選自於數位延遲電路、類比延遲電路、信號延遲元件、和信號延遲線路所組成群組之中的任一者。

在一實施例中，在完成所述時序偏移處理之後，傳送於第j個所述數據接收模塊之中的該第二顯示數據和傳送於第j+1個所述數據接收模塊之中的該第二顯示數據之間係具有一時序差值，j為正整數。

並且，本發明同時提出一種顯示驅動晶片，包括一數據接收電路和一信號處理電路，其特徵在於，該數據接收電路包括M個數據接收模塊，M為正整數，且各所述數據接收模塊包括：

在一實施例中，該信號處理電路具有M個去偏移單元，各所述去偏移單元接收傳送自所述數據採樣單元的該顯示數據，並對所述顯示數據執行一去時序偏移處理。

在一實施例中，該數據採樣單元包括：

N個採樣器，耦接該多相位時脈產生器以及該主數據緩衝器；其中，N為正整數，且所述採樣器依該組多相位時鐘信號對由該主數據緩衝器所傳送的一第三顯示數據執行一數據採樣處理，接著輸出一顯示數據至該顯示驅動晶片的該信號處理電路。

進一步地，本發明還提出一種資訊處理裝置，其特徵在於具有一平面顯示裝置，且該平面顯示裝置包括一顯示面板、一時序控制晶片以及至少一個如前所述本發明之顯示驅動晶片。

在可行的實施例中，前述本發明之資訊處理裝置為選自於由智慧型電視、智慧型手機、智慧型手錶、智慧手環、平板電腦、筆記型電腦、一體式電腦、視訊式門口機、生理量測裝置、和電子式門鎖所組成群組之中的一種電子裝置。

為使貴審查委員能進一步瞭解本發明之結構、特徵、目的、與其優點，茲附以圖式及較佳具體實施例之詳細說明如後。

請參閱圖4，其顯示包含本發明之一種數據接收電路的一顯示驅動晶片的方塊圖。由圖4可知，至少一個顯示驅動晶片12和一顯示面板10以及一時序控制晶片(即，TCON晶片)11一同組成一平面顯示裝置1。正常工作時，該時序控制晶片11透過一多通道(multi lanes)高速數據傳輸介面傳送M個第一顯示數據(Data_1[n:1]～Data_M[n:1])至該顯示驅動晶片12。如圖4所示，本發明之數據接收電路121包括M個數據接收模塊1211，M為正整數。

圖5為圖4所示之數據接收電路121的方塊圖。依據本發明之設計，如圖4與圖5所示，各所述數據接收模塊1211包括：一偏移單元121B以及一數據採樣單元1210，其中該數據採樣單元1210耦接該偏移單元121B。更詳細地說明，對於第j個所述數據接收模塊1211而言(j∈M)，其偏移單元121B耦接第j個所述第一輸入顯示數據Data_j[n:1]，且對該第一輸入顯示數據執行一時序偏移(time skew)處理之後輸出一第二顯示數據。進一步地，第j個所述數據接收模塊1211以其所述數據採樣單元1210對該第二顯示數據執行一數據採樣處理，接著輸出第j個顯示數據DataOUTj [n:1]至該顯示驅動晶片的一信號處理電路122。換句話說，如圖4所示，M個所述數據接收模塊1211接收傳送自該時序控制晶片11的M個第一顯示數據(Data_1[n:1]～Data_M[n:1])，且在對M個所述第一顯示數據進行數據緩衝及採樣處理之後，對應地輸出M個顯示數據(DataOUTj [n:1]～DataOUTm [n:1])至該顯示驅動晶片的一信號處理電路122。

如圖5所示，各所述數據接收模塊1211所包含之數據採樣單元1210係包括：一多相位時脈產生器121C、一主數據緩衝器121D、n個採樣器121E、以及一時脈恢復單元121F，其中，該多相位時脈產生器121C與該主數據緩衝器121D皆耦接該偏移單元121B，且該n個採樣器121E耦接該主數據緩衝器121D。正常工作時，該多相位時脈產生器121C耦接該偏移單元121B，且依據一基頻時鐘信號產生一組多相位時鐘信號CLK[n:1]。更詳細地說明，該顯示驅動晶片12通常包含CDR電路，該CDR電路會從所述第一輸入顯示數據所包含的複數個編碼位元的邊沿信息中抽取出一基頻時鐘信號，使該數據採樣單元1210的該多相位時脈產生器121C依據該基頻時鐘信號而產生該組多相位基頻時鐘信號CLK[n:1]。

如圖5所示，該主數據緩衝器121D自該偏移單元121B接收所述第二顯示數據，且對該第二顯示數據執行一數據緩衝處理。進一步地，各所述採樣器121E依該多相位時脈產生器121C所產生的該組多相位時鐘信號CLK[n:1]對由該主數據緩衝器121D所傳送的一第三顯示數據執行一數據採樣處理，接著輸出一顯示數據DataOUTj[n:1]至該顯示驅動晶片12的該信號處理電路122。

圖6顯示傳送於第j個所述數據接收模塊1211之中的第二顯示數據和傳送於第j+1個所述數據接收模塊1211之中的第二顯示數據的部份工作時序圖。如圖4與圖5所示，對於第j個所述數據接收模塊1211而言(j∈M)，其偏移單元121B耦接第j個所述第一輸入顯示數據Data_j[n:1]，且對第j個所述第一輸入顯示數據執行一時序偏移處理之後輸出第j個第二顯示數據。因此，如圖6所示，在完成所述時序偏移處理之後，傳送於第j個所述數據接收模塊1211之中的該第二顯示數據和傳送於第j+1個所述數據接收模塊1211之中的該第二顯示數據之間係具有一時序差值(即，T _skew)。在可行的實施例中，所述偏移單元121B可以是由至少一個反相器(Inverter)所組成的緩衝閘電路(即，數位的信號延遲電路)、電阻電容延遲電路(RC delay, 即類比的信號延遲電路)、CMOS delay cells、wire delay (即，線路延遲)等，本發明並不特別加以限制。

進一步地，圖7顯示習知技術之數據接收電路的主數據緩衝器(Main data buffer)的峰值電流(Ivdd)的部分工作時序圖。請參考圖2與圖3，習知技術之數據接收電路121a為未含有如本發明所教示之偏移單元，在經由雙通道(2-lane)高速數據傳輸介面自該時序控制晶片11a接收輸入顯示數據Data[n:1]的過程中，各個數據接收電路121a內部的主數據緩衝器122a皆會產生峰值電流，因此，如圖7所示，雙通道的峰值電流會因為疊加效應而為單個通道的峰值電流的2倍，亦即，峰值電流疊加2倍。

另一方面，圖8顯示本發明之數據接收電路的主數據緩衝器的峰值電流(Ivdd)的部分工作時序圖。請參考圖4與圖5，本發明在每個數據接收模塊1211設置一個偏移單元121B。依此設計，對於第j個所述數據接收模塊1211而言(j∈M)，其偏移單元121B耦接第j個所述第一輸入顯示數據Data_j[n:1]，且對第j個所述第一輸入顯示數據執行一時序偏移(time skew)處理之後輸出第j個第二顯示數據。因此，如圖6所示，在完成所述時序偏移處理之後，傳送於第j個所述數據接收模塊1211之中的該第二顯示數據和傳送於第j+1個所述數據接收模塊1211之中的該第二顯示數據之間係具有一時序差值(即，T _skew)。如圖8所示，在應用本發明的情況下，經由雙通道(2-lane)高速數據傳輸介面自該時序控制晶片11接收輸入顯示數據的過程中，各個數據接收模塊1211內部的主數據緩衝器121D同樣會產生峰值電流，然而T _skew的存在使得對應雙通道的兩個數據採樣單元1210之中的主數據緩衝器121D的峰值電流不會相互疊加。

值得說明的是，實際將本發明之數據接收電路121應用在現有的一種具有雙通道高速數據傳輸介面之顯示驅動晶片，且以由至少一個反相器(Inverter)所組成的緩衝閘電路作為所述偏移單元121B。模擬結果顯示，所述時序差值(即，T _skew)為167皮秒(picosecond)，且峰值電流降低了32%。

進一步地，圖9為圖4所示之數據接收電路121和信號處理電路122的方塊圖。由圖4可知，至少一個顯示驅動晶片12和一顯示面板10以及一時序控制晶片(即，TCON晶片)11一同組成一平面顯示裝置1，本發明之數據接收電路121包括M個數據接收模塊1211，且各所述數據接收模塊1211包括一偏移單元121B以及一數據採樣單元1210。如圖6所示，在完成所述時序偏移處理之後，傳送於第j個所述數據接收模塊1211之中的該第二顯示數據和傳送於第j+1個所述數據接收模塊1211之中的該第二顯示數據之間係具有T _skew。因此，在可行的實施例中，該信號處理電路122具有M個去偏移單元1221，各所述去偏移單元1221接收傳送自所述數據採樣單元1210的該顯示數據DataOUT，並對所述顯示數據執行一去時序偏移(De-skew)處理。

如此，上述已完整且清楚地說明本發明之一種數據接收電路；並且，經由上述可得知本發明具有下列優點：

(1)本發明揭示應用於一顯示驅動晶片之中的一種數據接收電路。特別地，本發明以M個數據接收模塊組成此數據接收電路，其中各所述數據接收模塊包括：一偏移單元與一數據採樣單元。依此設計，該偏移單元用以對傳送自一時序控制晶片的一第一輸入顯示數據執行一時序偏移處理之後輸出一第二顯示數據。接著，該數據採樣單元對該第二顯示數據執行一數據採樣處理，從而輸出一顯示數據至該顯示驅動晶片內部的一信號處理電路。值得注意的是，在完成時序偏移處理之後，傳送於第j個數據接收模塊之中的第二顯示數據和傳送於第j+1個數據接收模塊之中的第二顯示數據之間會具有一時序差值，藉此方式可以消除或降低第j個數據採樣單元和第j+1個數據採樣單元在進行數據採樣之時所發生峰值電流疊加現象。

(2)在任二通道之間的峰值電流疊加被消除或降低的情況下，同樣可以消除或降低數據接收電路的主數據緩衝器(Main data buffer)的電源反彈(power bounce)，因此可以保證接收輸入顯示數據之時僅出現輕微的抖動(Jitter)現象。進一步地，還可以理解，對於利用M個通道(M lanes)高速數據傳輸介面而自時序控制晶片接收輸入顯示數據的顯示驅動晶片而言，其在利用本發明之數據接收電路進行輸入顯示數據的採樣接收之時，峰值電流疊加及power bounce可以被降低M倍。

(3)本發明同時提供一種顯示驅動晶片，包括一信號處理電路以及如前所述本發明之一數據接收電路。

(4)本發明同時提供一種資訊處理裝置，其特徵在於具有一平面顯示裝置，且該平面顯示裝置包括一顯示面板、一時序控制晶片以及至少一個如前所述本發明之顯示驅動晶片。在可行的實施例中，前述本發明之資訊處理裝置為選自於由智慧型電視、智慧型手機、智慧型手錶、智慧手環、平板電腦、筆記型電腦、一體式電腦、視訊式門口機、生理量測裝置、和電子式門鎖所組成群組之中的一種電子裝置。

必須加以強調的是，前述本案所揭示者乃為較佳實施例，舉凡局部之變更或修飾而源於本案之技術思想而為熟習該項技藝之人所易於推知者，俱不脫本案之專利權範疇。

綜上所陳，本案無論目的、手段與功效，皆顯示其迥異於習知技術，且其首先發明合於實用，確實符合發明之專利要件，懇請貴審查委員明察，並早日賜予專利俾嘉惠社會，是為至禱。

1a:平面顯示裝置

10a:顯示面板

11a:時序控制晶片

12a:顯示驅動晶片

121a:數據接收電路

122a:主數據緩衝器

123a:多相位時脈產生器

124a:數據採樣單元

1240a:子採樣器

125a:時脈恢復單元

1:平面顯示裝置

10:顯示面板

11:時序控制晶片

12:顯示驅動晶片

121:數據接收電路

1210:數據採樣單元

121B:偏移單元

121C:多相位時脈產生器

121D:主數據緩衝器

121E:採樣器

121F:時脈恢復單元

122:信號處理電路

1221:去偏移單元

圖1為習知的一種平面顯示裝置的方塊圖；圖2為圖1所示之數據接收電路的電路方塊圖；圖3為具有多個數據接收電路的顯示驅動晶片和時序控制晶片的方塊圖；圖4為包含本發明之一種數據接收電路的一顯示驅動晶片的方塊圖；圖5為圖4所示之數據接收電路的方塊圖；圖6為傳送於第j個所述數據接收模塊之中的第二顯示數據和傳送於第j+1個所述數據接收模塊之中的第二顯示數據的部份工作時序圖；圖7為習知技術之數據接收電路的主數據緩衝器的峰值電流的部分工作時序圖；圖8為本發明之數據接收電路的主數據緩衝器的峰值電流的部分工作時序圖；以及圖9為圖4所示之數據接收電路和信號處理電路的方塊圖。