CN111752507A - 信号调整方法、信号调整电路及图像处理电路 - Google Patents

信号调整方法、信号调整电路及图像处理电路 Download PDF

Info

Publication number
CN111752507A
CN111752507A CN201910244986.XA CN201910244986A CN111752507A CN 111752507 A CN111752507 A CN 111752507A CN 201910244986 A CN201910244986 A CN 201910244986A CN 111752507 A CN111752507 A CN 111752507A
Authority
CN
China
Prior art keywords
data
signal
delay amount
circuit
delay
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910244986.XA
Other languages
English (en)
Other versions
CN111752507B (zh
Inventor
耿立华
马希通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910244986.XA priority Critical patent/CN111752507B/zh
Priority to US16/550,416 priority patent/US10997887B2/en
Publication of CN111752507A publication Critical patent/CN111752507A/zh
Application granted granted Critical
Publication of CN111752507B publication Critical patent/CN111752507B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1407—General aspects irrespective of display type, e.g. determination of decimal point position, display with fixed or driving decimal point, suppression of non-significant zeros
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

一种信号调整方法、信号调整电路及图像处理电路。该信号调整方法用于调整包括原始时钟信号和原始数据信号的显示信号，该方法包括：将原始时钟信号延迟第一延迟量以获得参考时钟信号；将原始数据信号延迟第二延迟量以获得参考数据信号；利用参考时钟信号对参考数据信号进行采样以获得采样数据；将采样数据与基准数据进行比对以获得比对结果；以及根据比对结果调整参考时序关系，其中，参考时序关系为参考时钟信号与参考数据信号之间的时序关系。该信号调整方法可以避免显示面板在显示操作中出现噪点等显示不良问题。

Description

信号调整方法、信号调整电路及图像处理电路
技术领域
本公开的实施例涉及一种信号调整方法、信号调整电路及图像处理电路。
背景技术
在使用时钟信号对数据信号进行采样时，如果要实现正确的采样，则时钟信号和数据信号之间必须满足一定的时序关系。例如，使用时钟信号的上升沿或下降沿对数据信号进行采样时，则要求采样时刻发生在数据信号稳定(即没有发生变化)的窗口期。
发明内容
本公开至少一实施例提供一种信号调整方法，用于调整包括原始时钟信号和原始数据信号的显示信号，该方法包括：将所述原始时钟信号延迟第一延迟量以获得参考时钟信号；将所述原始数据信号延迟第二延迟量以获得参考数据信号；利用所述参考时钟信号对所述参考数据信号进行采样以获得采样数据；将所述采样数据与基准数据进行比对以获得比对结果；以及根据所述比对结果调整参考时序关系，其中，所述参考时序关系为所述参考时钟信号与所述参考数据信号之间的时序关系。
例如，在本公开一实施例提供的信号调整方法中，根据所述比对结果调整所述参考时序关系包括：使得所述第二延迟量保持不变，并根据所述比对结果确定是否需要调整所述第一延迟量。
例如，在本公开一实施例提供的信号调整方法中，根据所述比对结果确定是否需要调整所述第一延迟量包括：当所述比对结果为不同时，增大所述第一延迟量；以及当所述比对结果为相同时，将此时的所述第一延迟量作为时钟目标延迟量存储起来，并停止调整所述第一延迟量。
例如，在本公开一实施例提供的信号调整方法中，在开始实施所述信号调整方法时，所述第一延迟量和所述第二延迟量均为零。
例如，在本公开一实施例提供的信号调整方法中，将所述采样数据与所述基准数据进行比对以获得所述比对结果包括：将所述采样数据与所述基准数据按照数据位进行一一比对，并将所有数据位的比对结果进行或操作以获得所述比对结果。
例如，在本公开一实施例提供的信号调整方法中，根据所述比对结果调整所述参考时序关系包括：保持所述第一延迟量不变，并根据所述比对结果确定是否需要调整所述第二延迟量。
例如，在本公开一实施例提供的信号调整方法中，所述原始数据信号包括多个数据位，对于每个数据位，根据所述比对结果确定是否需要调整所述第二延迟量包括：当所述比对结果为不同时，增大或减小所述第二延迟量；以及当所述比对结果为相同时，将此时的所述第二延迟量作为对应数据位的数据目标延迟量存储起来，并停止调整该数据位对应的所述第二延迟量。
例如，在本公开一实施例提供的信号调整方法中，增大或减小所述第二延迟量包括：使得所述第二延迟量按照最小延迟量增大或减小。
例如，在本公开一实施例提供的信号调整方法中，所述最小延迟量为1纳秒的整数倍。
例如，在本公开一实施例提供的信号调整方法中，在开始实施所述信号调整方法时，所述第一延迟量和所述第二延迟量均为所述最小延迟量的整数倍。
例如，在本公开一实施例提供的信号调整方法中，如果所述比对结果一直为不同，则改变所述第二延迟量的调整方向。
例如，本公开一实施例提供的信号调整方法还包括：根据所述比对结果对所述采样数据进行修改以提醒用户发生数据错误的错误像素点。
例如，在本公开一实施例提供的信号调整方法中，根据所述比对结果对所述采样数据进行修改包括：将所述错误像素点对应的所有数据位均置为1或0。
例如，在本公开一实施例提供的信号调整方法中，根据所述比对结果对所述采样数据进行修改包括：将所述错误像素点周围的像素点对应的采样数据进行修改以形成一个辅助框，所述错误像素点位于所述辅助框内。
本公开至少一实施例还提供一种信号调整电路，用于调整包括原始时钟信号和原始数据信号的显示信号，该信号调整电路包括第一延迟电路、第二延迟电路、数据采样电路、数据比对电路以及延迟调整电路，其中，所述第一延迟电路被配置为将所述原始时钟信号延迟第一延迟量以获得参考时钟信号；所述第二延迟电路被配置为将所述原始数据信号延迟第二延迟量以获得参考数据信号；所述数据采样电路被配置为利用所述参考时钟信号对所述参考数据信号进行采样以获得采样数据；所述数据比对电路被配置为将所述采样数据与基准数据进行比对以获得比对结果；以及所述延迟调整电路被配置为根据所述比对结果调整参考时序关系，其中，所述参考时序关系为所述参考时钟信号与所述参考数据信号之间的时序关系。
例如，在本公开一实施例提供的信号调整电路中，所述延迟调整电路被配置为：使得所述第二延迟量保持不变，并根据所述比对结果确定是否需要调整所述第一延迟量。
例如，在本公开一实施例提供的信号调整电路中，所述延迟调整电路被配置为：当所述比对结果为不同时，增大所述第一延迟量；以及当所述比对结果为相同时，将此时的所述第一延迟量作为时钟目标延迟量存储起来，并停止调整所述第一延迟量。
例如，在本公开一实施例提供的信号调整电路中，所述延迟调整电路被配置为：使得所述第一延迟量保持不变，并根据所述比对结果确定是否需要调整所述第二延迟量。
例如，在本公开一实施例提供的信号调整电路中，所述原始数据信号包括多个数据位，对于每个数据位，所述延迟调整电路被配置为：当所述比对结果为不同时，增大或减小所述第二延迟量；以及当所述比对结果为相同时，将此时的所述第二延迟量作为对应数据位的数据目标延迟量存储起来，并停止调整该数据位对应的所述第二延迟量。
例如，本公开一实施例提供的信号调整电路还包括噪点标定电路，其中，所述噪点标定电路被配置为根据所述比对结果对所述采样数据进行修改以提醒用户发生数据错误的错误像素点。
例如，在本公开一实施例提供的信号调整电路中，所述噪点标定电路被配置为：将所述错误像素点周围的像素点对应的采样数据进行修改以形成一个辅助框，所述错误像素点位于所述辅助框内。
例如，本公开一实施例提供的信号调整电路还包括缓存电路，其中，所述缓存电路被配置为存储所述基准数据。
本公开至少一实施例还提供一种图像处理电路，包括本公开的实施例提供的任一信号调整电路以及视频接口电路，其中，所述视频接口电路与所述信号调整电路电连接，且被配置为将接收到的视频信号解析为并行的显示信号，并将所述显示信号提供至所述信号调整电路。
本公开至少一实施例还提供一种显示装置，包括本公开的实施例提供的任一图像处理电路。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1A为一种触发器的示意图；
图1B为图1A所示的触发器进行正确采样的示意图；
图1C为图1A所示的触发器进行错误采样的示意图；
图2为本公开的一些实施例提供的一种信号调整方法的示意图；
图3为本公开的一些实施例提供的另一种信号调整方法的示意图；
图4为对显示区域中的错误像素点进行提醒的示意图；
图5为本公开的一些实施例提供的一种信号调整电路的示意图；
图6为一种数字比较器的示意图；
图7为本公开的一些实施例提供的另一种信号调整电路的示意图；
图8为本公开的一些实施例提供的又一种信号调整电路的示意图；
图9为本公开的一些实施例提供的一种图像处理电路的示意图；以及
图10为本公开的一些实施例提供的一种显示装置的示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。“连接”或者“相连”等类似的词语并非限定于物理的或者机械的连接，而是可以包括电性的连接，不管是直接的还是间接的。“上”、“下”、“左”、“右”等仅用于表示相对位置关系，当被描述对象的绝对位置改变后，则该相对位置关系也可能相应地改变。
在显示系统中，一般视频信号通过视频接口输入显示系统，例如，该视频接口包括HDMI(High Definition Multimedia Interface，高清多媒体接口)、DP(DisplayPort)、DVI(Digital Visual Interface，数字视频接口)等。视频信号输入显示系统后一般要通过视频接口电路(例如，视频接口芯片)将高速的视频信号解析为并行的显示信号，例如，该显示信号包括时钟信号(CLK)和数据信号(例如，包括DATA_R[9:0]，DATA_G[9:0]，DATA_B[9:0])等。然后，显示系统中的处理电路(例如，FPGA(Field Programmable Gate Array)或DSP(Digital Signal Processing)处理芯片)可以接收这些显示信号，并对这些显示信号进行进一步处理，例如，进行图像处理，然后，显示面板根据处理后的显示信号完成显示操作。
例如，显示系统中的视频接口电路和处理电路是信号连接的。例如，在处理电路内部需要使用时钟信号(CLK)对显示信号中包括的数据信号进行采样，即使用时钟信号的上升沿或下降沿采集数据信号。
例如，处理电路可以采用FPGA芯片，在FPGA芯片中可以使用触发器来对接收到的显示信号进行采样。例如，图1A示出了一种触发器的示意图。如图1A所示，该触发器包括时钟信号输入端(CLK)、数据信号输入端(IN)以及数据信号输出端(OUT)。
例如，在本公开中，将经过视频接口电路解析后的显示信号中包括的时钟信号称为原始时钟信号CLOCK_IN，将显示信号中包括的数据信号称为原始数据信号DATA_IN，以下各实施例与此相同，不再赘述。
如图1A所示，将原始时钟信号CLOCK_IN输入触发器的时钟信号输入端，并将原始数据信号DATA_IN输入触发器的数据信号输入端，然后触发器可以利用该原始时钟信号CLOCK_IN的上升沿(或下降沿)对该原始数据信号DATA_IN进行采样，从而在数据信号输出端输出采样数据DATA_OUT。
如果要实现正确的采样，原始时钟信号CLOCK_IN和原始数据信号DATA_IN之间必须满足一定的时序关系，即要求原始时钟信号CLOCK_IN的采样沿(例如上升沿或下降沿)发生在原始数据信号DATA_IN数据稳定(数据不发生变化)的窗口期内。
例如，图1B示出了一种图1A中的触发器进行正确采样的示意图。如图1B所示，将原始时钟信号CLOCK_IN的采样沿(在图1B的示例中为上升沿)前面需要数据稳定的时间称为建立时间(Setup Time)T1，将原始时钟信号CLOCK_IN的采样沿后面需要数据稳定的时间称为保持时间(Hold Time)T2，并将建立时间T1和保持时间T2持续的时间称为窗口期。例如，如图1B所示，在窗口期内原始数据信号DATA_IN保持稳定不发生变化，从而使得原始时钟信号CLOCK_IN的采样沿在窗口期内可以采样到稳定的数据，从而使得触发器的数据信号输出端可以输出正确的采样数据。
如上面所述，当视频接口电路输出的原始时钟信号CLOCK_IN和原始数据信号DATA_IN满足一定的时序关系时，后端的处理电路可以进行正确的采样。但是，原始时钟信号CLOCK_IN和原始数据信号DATA_IN在处理电路中经过不同的线路传输后，由于不同的线路对信号产生的延迟不同，所以，原始时钟信号CLOCK_IN和原始数据信号DATA_IN之间的时序关系可能会发生变化，从而使得两者的时序关系不再满足正确采样的要求。
例如，图1C示出了一种图1A中的触发器进行错误采样的示意图。如图1C所示，在采样的窗口期内，原始数据信号DATA_IN不再保持稳定而发生变化；在这种情况下，触发器会大概率采样不到正确的数据，从而在数据信号输出端会输出错误的采样数据。
如果处理电路中的触发器不能正确的对原始数据信号DATA_IN进行采样，则后续显示面板在采用这些数据信号进行显示操作时就可能会出现大量的噪点；而且，该噪点会随着显示画面的变化而变化，即显示画面上可能会有很多不停闪烁的像素点，或者颜色发生偏色的像素点，从而会影响显示质量。
本公开至少一实施例提供一种信号调整方法，用于调整包括原始时钟信号和原始数据信号的显示信号，该方法包括：将原始时钟信号延迟第一延迟量以获得参考时钟信号；将原始数据信号延迟第二延迟量以获得参考数据信号；利用参考时钟信号对参考数据信号进行采样以获得采样数据；将采样数据与基准数据进行比对以获得比对结果；以及根据比对结果调整参考时序关系，参考时序关系为参考时钟信号与参考数据信号之间的时序关系。本公开至少一实施例还提供对应于上述信号调整方法的信号调整电路以及图像处理电路。
本公开的至少一实施例提供的信号调整方法、信号调整电路以及图像处理电路，可以对显示信号包括的原始时钟信号和原始数据信号之间的时序关系进行调整，从而使得原始时钟信号和原始数据信号之间的时序关系满足正确采样的要求，从而可以避免显示面板在显示操作中出现噪点等显示不良问题。
下面结合附图对本公开的一些实施例进行详细说明。
本公开的一些实施例提供一种信号调整方法，如图2所示，该信号调整方法用于调整包括原始时钟信号和原始数据信号的显示信号，该信号调整方法包括如下操作。
步骤S100：将原始时钟信号CLOCK_IN延迟第一延迟量以获得参考时钟信号；
步骤S200：将原始数据信号DATA_IN延迟第二延迟量以获得参考数据信号；
步骤S300：利用参考时钟信号对参考数据信号进行采样以获得采样数据；
步骤S400：将采样数据与基准数据进行比对以获得比对结果；以及
步骤S500：根据比对结果调整参考时序关系，参考时序关系为参考时钟信号与参考数据信号之间的时序关系。
例如，显示系统在工作时，向该显示系统输入对应一显示图像的显示信号，该显示信号经过显示系统中的视频接口电路后输出原始时钟信号CLOCK_IN和原始数据信号DATA_IN，该原始时钟信号CLOCK_IN和原始数据信号DATA_IN被提供至处理电路进行处理，然后进一步被提供至数据驱动电路、栅极驱动电路等以驱动显示面板进行显示操作。
如果原始时钟信号CLOCK_IN和原始数据信号DATA_IN在经过不同的线路传输后，在到达处理电路时原始时钟信号CLOCK_IN和原始数据信号DATA_IN之间的时序关系不再满足正确的采样要求，则在后续显示面板的显示操作时，显示画面可能会出现噪点等显示不良问题。
在原始时钟信号CLOCK_IN和原始数据信号DATA_IN被提供至处理电路前，可以对它们实施上述信号调整方法，例如，在开始实施该信号调整方法时，第一延迟量和第二延迟量可以都设为零，即在步骤S100中不对原始时钟信号CLOCK_IN进行延迟调整，并且在步骤S200中不对原始数据信号DATA_IN进行延迟调整。当然，在开始实施该信号调整方法时，也可以将第一延迟量和第二延迟量设置为同一个或不同的不为零的数值，例如，均为1纳秒、2纳秒或其它数值，本公开的实施例对此不作限定。
例如，在步骤S400中，基准数据可以为上述显示图像对应的像素数据。在步骤S400中，将步骤S300中获得的采样数据和基准数据进行比对获得比对结果。例如，显示图像可以为简单的单色图像，则此时基准数据为该单色图像对应的像素数据；又例如，显示信号对应的显示图像也可以为其它复杂的图像，例如为风景图、人物图等，则此时基准数据为该复杂图像对应的像素数据。例如，以要显示4行4列共16个像素点的图像，且每个像素点对应的像素数据为8位为例进行说明，在步骤S400中进行比对时，需按照数据位(共4*4*8＝128位)进行一一比对。例如，当采样数据和基准数据的对应数据位全部相同时则认为比对结果为相同，当采样数据和基准数据的对应数据位不是全部相同时则认为比对结果为不同。
例如，在步骤S500中，当比对结果为相同时，则不调整参考时序关系，即表明此时用于后端处理电路的参考时钟信号和参考数据信号之间的时序关系满足正确的采样要求，从而可以不用再调整参考时序关系；当比对结果为不同时，则需要调整参考时序关系，以便可以使得参考时钟信号和参考数据信号之间的时序关系满足正确的采样要求，经过调整后的参考时钟信号和参考数据信号再被提供至后端处理电路，这样可以避免显示面板在后续的显示操作中出现噪点等显示不良问题，从而可以提高显示质量。
例如，显示信号包括的原始时钟信号CLOCK_IN和原始数据信号DATA_IN出现时序错误有两种情况：第一错误情况，原始数据信号DATA_IN中的各个数据位之间的时序关系是对齐的，但是原始数据信号DATA_IN和原始时钟信号CLOCK_IN之间的时序关系是不对齐的或者未知的；第二错误情况，原始数据信号DATA_IN中的各个数据位之间的时序关系是不对齐的或者未知的，即各个数据位和原始时钟信号CLOCK_IN之间的时序关系都是未知的。
在本公开的一些实施例提供的信号调整方法中，上述步骤S500包括：使得第二延迟量保持不变，并根据比对结果确定是否需要调整第一延迟量。例如，在一些实施例中，根据比对结果确定是否需要调整第一延迟量包括：当比对结果为不同时，增大第一延迟量；以及，当比对结果为相同时，将此时的第一延迟量作为时钟目标延迟量存储起来，并停止调整第一延迟量。
对于上述第一错误情况，此时只需要调整第一延迟量的大小即可。例如，在每次对参考时钟信号进行延迟调整时，可以以最小延迟量为单元进行延迟调整。例如，最小延迟量可以为1纳秒的整数倍，例如最小延迟量包括1纳秒、2纳秒或3纳秒等数值。
例如，在开始实施上述信号调整方法时，第一延迟量和第二延迟量均为零纳秒，即经过步骤S100后参考时钟信号和原始时钟信号CLOCK_IN一致，且经过步骤S200后参考数据信号和原始数据信号DATA_IN一致。然后，在步骤S400中，可以将采样数据与基准数据按照数据位进行一一比对，并将所有数据位的比对结果进行“或”操作以获得比对结果，例如，在每个数据位进行比对时，可以将相同记作0，不同记作1，则当所有数据位中只要有一位数据位的比对结果为1则认为最终的比对结果为1即不同。
如果比对结果为不同，则在步骤S500中增大第一延迟量，例如增大至1纳秒，即参考时钟信号在原来的基础上被延迟1纳秒，然后，再进行采样和比对，如果比对结果仍然不同，则继续增大第一延迟量，直到比对结果为相同，此时可以将第一延迟量作为时钟目标延迟量存储起来，并停止调整第一延迟量。
显示系统经过上述信号调整方法后，可以获得一个时钟目标延迟量，例如，在下次显示系统再被上电时，可以直接加载该时钟目标延迟量，并利用该时钟目标延迟量对显示信号中的原始时钟信号CLOCK_IN进行延迟调整。例如，包括显示面板的显示系统一旦被制作完成，显示系统中的各个电路对原始时钟信号CLOCK_IN以及原始数据信号DATA_IN造成的延迟在一较长的时间内不会发生突变，所以经过上述信号调整方法后，该显示系统可以自动完成信号时序的调整，从而可以避免显示面板在显示操作中出现噪点等显示不良问题，从而可以提高显示质量。
在本公开的一些实施例提供的信号调整方法中，上述步骤S500还可以包括：保持第一延迟量不变，并根据比对结果确定是否需要调整第二延迟量。例如，在一些实施例中，原始数据信号包括多个数据位，对于每个数据位，根据比对结果确定是否需要调整第二延迟量包括：当比对结果为不同时，增大或减小第二延迟量；以及当比对结果为相同时，将此时的第二延迟量作为对应数据位的数据目标延迟量存储起来，并停止调整该数据位对应的第二延迟量。
对于上述第二错误情况，此时可以保持第一延迟量不变，然后调整第二延迟量的大小即可。例如，原始数据信号一般包括多个数据位，对于每个数据位都有一个对应的第二延迟量，当该数据位的比对结果为不同时，则可以增大或减小第二延迟量。例如，在每次对参考数据信号进行延迟调整时，可以以最小延迟量为单元进行延迟调整。例如，最小延迟量可以为1纳秒的整数倍，例如最小延迟量包括1纳秒、2纳秒或3纳秒等数值。
例如，在开始实施上述信号调整方法时，第一延迟量和第二延迟量均为最小延迟量的整数倍，例如都为y*x纳秒，即最小延迟量为x纳秒，y和x均为整数。经过步骤S100后参考时钟信号和原始时钟信号CLOCK_IN相比被延迟了y*x纳秒，经过步骤S200后参考数据信号和原始数据信号DATA_IN相比被延迟了y*x纳秒。然后在步骤S400中，可以将采样数据与基准数据按照数据位进行一一比对，当某一个数据位的比对结果为不同时，则增大该数据位对应的第二延迟量，例如第二延迟量由y*x纳秒被调整为(y+1)*x纳秒，然后再进行采样和比对，如果比对结果仍然不同，则继续增大第二延迟量，例如第二延迟量由(y+1)*x纳秒被调整为(y+2)*x纳秒，然后再进行采样和比对，直到比对结果为相同，此时可以将第二延迟量作为对应数据位的数据目标延迟量存储起来，并停止调整该数据位对应的第二延迟量。
如果在上述调整第二延迟量的过程中，比对结果一直为不同，则改变第二延迟量的调整方向，例如第二延迟量由y*x纳秒被调整为(y-1)*x纳秒，然后再进行采样和比对，直到比对结果为相同。
在实施上述信号调整方法时，可以将一个数据位的延迟量调整完，再进行下一个数据位的延迟量的调整，直到所有的数据位的比对结果都为相同。
显示系统经过上述信号调整方法后，可以获得对应每个数据位的数据目标延迟量，例如，在下次显示系统再被上电时，可以直接加载该数据目标延迟量，并利用该数据目标延迟量对显示信号中的原始数据信号DATA_IN的对应数据位进行延迟调整。包括显示面板的显示系统一旦被制作完成，显示系统中的各个电路对原始时钟信号CLOCK_IN以及原始数据信号DATA_IN造成的延迟在一较长的时间内不会发生突变，所以经过上述信号调整方法后，该显示系统可以自动完成信号时序的调整，从而可以避免显示面板在显示操作中出现噪点等显示不良问题，从而可以提高显示质量。
例如，在本公开的一些实施例提供的信号调整方法中，如图3所示，该信号调整方法还包括如下操作。
步骤S600：根据比对结果对采样数据进行修改以提醒用户发生数据错误的错误像素点。
例如，如果步骤S400中获得的比对结果为不同，则表明此时至少有一个像素点对应的采样数据是错误的，则此时可以对该发生数据错误的像素点对应的采样数据进行修改以提醒用户注意。例如，依然采用上述的示例，以每个像素点对应的像素数据为8位为例进行说明，当某一个像素点对应的8位数据中只要有一位发生采样错误，就会导致该像素点发生数据错误，即成为噪点，例如该噪点可能会发生闪烁或色偏。
例如，在一些实施例中，根据比对结果对采样数据进行修改包括：将错误像素点对应的所有数据位均置为1或0。例如，当判断出某一个像素点对应的采样数据发生采样错误时，可以将该像素点对应的所有数据位(例如8个数据位)均置为1(或0)，从而将该像素点修改为白色高亮的像素点，从而可以达到提醒用户注意的目的。
又例如，在另一些实施例中，根据比对结果对采样数据进行修改包括：将错误像素点周围的像素点对应的采样数据进行修改以形成一个辅助框，错误像素点位于辅助框内。例如，如图4所示，当判断出显示区域中的某一个像素点对应的采样数据发生采样错误时，可以将该错误像素点周围的像素点对应的采样数据进行修改以形成一个辅助框，利用该辅助框可以达到提醒用户注意的目的。需要说明的是，本公开的实施例对辅助框的形状不作限定，该辅助框可以为矩形、圆形、椭圆形等任意封闭图形，只要使得错误像素点位于该辅助框内即可。
在上述信号调整方法的实施中，如果比对结果一直为不同，则上述辅助框会一直存在以提醒发生错误像素点的位置，直到比对结果为相同时，该辅助框才会消失。例如，在对参考时钟信号和参考数据信号的延迟量进行调整的过程中，发生采样错误的像素点可能会发生变化，此时该辅助框也会跟着错误像素点的位置而变化。
本公开的一些实施例还提供一种信号调整电路10，用于调整包括原始时钟信号CLOCK_IN和原始数据信号DATA_IN的显示信号，如图5所示，该信号调整电路10包括第一延迟电路100、第二延迟电路200、数据采样电路300、数据比对电路400以及延迟调整电路500。
该第一延迟电路100被配置为将原始时钟信号CLOCK_IN延迟第一延迟量以获得参考时钟信号，即第一延迟电路100可以执行上述步骤S100。
该第二延迟电路200被配置为将原始数据信号DATA_IN延迟第二延迟量以获得参考数据信号，即第二延迟电路200可以执行上述步骤S200。
该数据采样电路300被配置为利用参考时钟信号对参考数据信号进行采样以获得采样数据，即数据采样电路300可以执行上述步骤S300。
该数据比对电路400被配置为将采样数据与基准数据进行比对以获得比对结果，即数据比对电路400可以执行上述步骤S400。
该延迟调整电路500被配置为根据比对结果调整参考时序关系，参考时序关系为参考时钟信号与参考数据信号之间的时序关系。即延迟调整电路500可以执行上述步骤S500。
需要说明的是，关于图5中所示的信号调整电路10包括的各个单元所执行的操作可以参考上述关于信号调整方法中的对应描述，这里不再赘述。
例如，如图5所示，显示系统在工作时，向该显示系统输入对应一显示图像的显示信号，该显示信号经过视频接口电路后输出原始时钟信号CLOCK_IN和原始数据信号DATA_IN，该原始时钟信号CLOCK_IN和原始数据信号DATA_IN被提供至信号调整电路10以作进一步调整，使得采样数据不发生错误，然后该正确的采样数据可以被提供至后端处理电路以作进一步处理，例如进行图像增强、饱和度调整、色度调整等，然后经过处理后的数据可以被提供至显示面板以进行显示操作。
本公开的一些实施例提供的信号调整电路10可以对原始时钟信号CLOCK_IN和原始数据信号DATA_IN之间的时序关系进行调整，从而使得原始时钟信号CLOCK_IN和原始数据信号DATA_IN之间的时序关系满足正确采样的要求，从而可以避免显示面板在显示操作中出现噪点等显示不良问题。
下面对图5中信号调整电路10包括的各个电路进行描述。例如，在信号调整电路10采用FPGA电路板(包括FPGA芯片的电路板)实现时，第一延迟电路100和第二延迟电路200可以采用FPGA中的IDELAY器件资源来实现延迟调整的功能，例如，通过控制FPGA中的IDELAY器件的CE端和INC端可以方便地调整经过该IDELAY器件的信号的延迟。例如，原始数据信号DATA_IN包括多个数据位，则对应于每个数据位，都需要对应设置一个IDELAY器件来实现对应数据位的延迟调整。
例如，数据采样电路300可以采用图1A所示的触发器来实现，例如，该触发器可以包括D触发器或RS触发器等其它具有相同功能的触发器。例如，对应于原始数据信号DATA_IN的每个数据位，都需要单独设置一个触发器来进行采样。
需要说明的是，上述触发器可以采用硬件的方式实现，也可以采用软件的方式实现，本公开的实施例对此不作限定。例如，当信号调整电路10实现为FPGA电路板时，可以通过该FPGA电路板中的FPGA芯片执行存储在该FPGA电路板中的程序代码来实现上述触发器的功能。例如，该程序代码可以被存储在该FPGA电路板中的存储器中，当该FPGA电路板上电时，FPGA芯片可以自动加载预先存储在存储器中的代码以实现相应的功能。
例如，在一些实施例中，如图6所示，数据比对电路400可以实现为多个数字比较器。例如，对应于原始数据信号DATA_IN的每个数据位，都需要单独设置一个数字比较器来实现数据比对功能。例如，如图6所示，经过延迟调整后的参考数据信号通过输入端DATA_IN1输入，用于比对的基准数据通过输入端DATA_IN2输入，然后通过输出端DATA_C输出比对结果。例如，当参考数据信号与基准数据的对应数据位相同时，该数字比较器输出0，当参考数据信号与基准数据的对应数据位不同时，该数字比较器输出1。
需要说明的是，上述数字比较器可以采用硬件的方式实现，也可以采用软件的方式实现，本公开的实施例对此不作限定。例如，当信号调整电路10实现为FPGA电路板时，可以通过该FPGA电路板中的FPGA芯片执行存储在该FPGA电路板中的程序代码来实现上述数字比较器的功能。
例如，延迟调整电路500可以通过FPGA芯片执行预先存储的程序代码来实现，例如，可以采用有限状态机(FSM)结构来实现。
在一些实施例提供的信号调整电路10中，延迟调整电路500被配置为：使得第二延迟量保持不变，并根据比对结果确定是否需要调整第一延迟量。例如，延迟调整电路500被配置为：当比对结果为不同时，增大第一延迟量；以及当比对结果为相同时，将此时的第一延迟量作为时钟目标延迟量存储起来，并停止调整第一延迟量。
例如，在上述第一错误情况中，延迟调整电路500对数据比对电路400获得的对应每个数据位的比对结果进行或运算，当该或运算的结果为1时即认为比对结果为不同，则延迟调整电路500控制第一延迟电路100调整第一延迟量，例如增大第一延迟量；当该或运算的结果为0时则认为比对结果为相同，则延迟调整电路500将此时的第一延迟量作为时钟目标延迟量存储起来，并停止调整第一延迟量。
在一些实施例提供的信号调整电路10中，延迟调整电路500被配置为：使得第一延迟量保持不变，并根据比对结果确定是否需要调整第二延迟量。例如，原始数据信号包括多个数据位，对于每个数据位，延迟调整电路500被配置为：当比对结果为不同时，增大或减小第二延迟量；以及当比对结果为相同时，将此时的第二延迟量作为对应数据位的数据目标延迟量存储起来，并停止调整该数据位对应的第二延迟量。
例如，在上述第二错误情况中，数据比对电路400对应每个数据位都有一个比对结果，延迟调整电路500可以根据该数据位对应的比对结果去控制第二延迟电路200。例如，当比对结果为不同时，则延迟调整电路500控制第二延迟电路200从而调整该数据位对应的第二延迟量，例如增大或减小第二延迟量；当比对结果为相同时，则延迟调整电路500将此时的第二延迟量作为对应数据位的数据目标延迟量存储起来，并停止调整该数据位对应的第二延迟量。
在本公开的一些实施例提供的信号调整电路10中，如图7所示，还包括噪点标定电路600。该噪点标定电路600被配置为根据比对结果对采样数据进行修改以提醒用户发生数据错误的错误像素点。
例如，如果数据比对电路400获得的比对结果为不同，则表明此时至少有一个像素点对应的采样数据是错误的，则此时可以对该发生数据错误的像素点对应的采样数据进行修改以提醒用户注意。例如，依然采用上述的示例，以每个像素点对应的像素数据为8位为例进行说明，当某一个像素点对应的8位数据中只要有一位发生采样错误，就会导致该像素点发生数据错误，即成为噪点，例如该噪点可能会发生闪烁或色偏。
例如，在一些实施例中，根据比对结果对采样数据进行修改包括：将错误像素点对应的所有数据位均置为1或0。例如，当判断出某一个像素点对应的采样数据发生采样错误时，可以将该像素点对应的所有数据位(例如8个数据位)均置为1(或0)，从而将该像素点修改为白色高亮的像素点，从而可以达到提醒用户注意的目的。
又例如，在另一些实施例中，根据比对结果对采样数据进行修改包括：将错误像素点周围的像素点对应的采样数据进行修改以形成一个辅助框，错误像素点位于辅助框内。例如，如图4所示，当判断出某一个像素点对应的采样数据发生采样错误时，可以将该错误像素点周围的像素点对应的采样数据进行修改以形成一个辅助框，利用该辅助框可以达到提醒用户注意的目的。需要说明的是，本公开的实施例对辅助框的形状不作限定，该辅助框可以为矩形、圆形、椭圆形、等任意封闭图形，只要使得错误像素点位于该辅助框内即可。
在本公开的一些实施例提供的信号调整电路10中，如图8所示，还包括缓存电路700，该缓存电路700被配置为存储基准数据。例如，在一些实施例中，缓存电路700可以包括非易失性存储器和易失性存储器。例如，在该非易失性存储器中存储有基准数据。当该信号调整电路10上电时，可以将基准数据从非易失性存储器中读出并写入易失性存储器中，然后当数据比对电路400工作时，可以从该易失性存储器中实时读取基准数据。例如，该非易失性存储器可以采用SD卡存储器，该易失性存储器可以采用DDR3存储器。采用这种方式，可以更好地满足实时性的要求。
本公开的一些实施例还提供一种图像处理电路1，如图9所示，该图像处理电路包括信号调整电路10和视频接口电路20。该信号调整电路10可以采用本公开的实施例提供的任一信号调整电路10。例如，该视频接口电路20可以采用视频接口芯片。
如图9所示，视频接口电路20与信号调整电路10电连接，且被配置为将接收到的视频信号解析为并行的显示信号，并将显示信号提供至信号调整电路10。然后信号调整电路10可以对该显示信号进行信号调整，使得满足正确采样的要求，然后信号调整电路10将经过调整后的显示信号再提供至后端处理电路以做进一步数据处理。例如，后端处理电路可以包括数据处理电路以及用于驱动显示面板进行显示操作的栅极驱动电路和数据驱动电路。例如，在数据处理电路里可以对经过调整后的显示信号做进一步处理，以实现图像增强、饱和度调整或色度调整等。
本公开的实施例提供的图像处理电路1可以对显示信号的时序关系进行调整，从而满足正确采样的要求，从而可以避免显示面板在显示操作中出现噪点等显示不良问题。
本公开的一些实施例还提供一种显示装置1000，如图10所示，该显示装置1000包括本公开的实施例提供的图像处理电路1以及后端处理电路。例如，经过信号调整电路10调整后的显示信号被提供至后端处理电路以做进一步数据处理。例如，该显示装置1000还可以包括显示面板，经过后端处理电路处理后的显示信号被提供至显示面板以进行显示操作。
需要说明的是，本公开的一些实施例提供的显示装置1000可以为：液晶面板、液晶电视、显示器、OLED面板、OLED电视、电子纸显示装置、手机、平板电脑、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本公开的实施例提供的显示装置1000的技术效果可以参考上述实施例中关于信号调整电路10的相应描述，这里不再赘述。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，本公开的保护范围应以权利要求的保护范围为准。

Claims (24)

1.一种信号调整方法，用于调整包括原始时钟信号和原始数据信号的显示信号，该方法包括：
将所述原始时钟信号延迟第一延迟量以获得参考时钟信号；
将所述原始数据信号延迟第二延迟量以获得参考数据信号；
利用所述参考时钟信号对所述参考数据信号进行采样以获得采样数据；
将所述采样数据与基准数据进行比对以获得比对结果；以及
根据所述比对结果调整参考时序关系，其中，
所述参考时序关系为所述参考时钟信号与所述参考数据信号之间的时序关系。
2.根据权利要求1所述的信号调整方法，其中，根据所述比对结果调整所述参考时序关系包括：
使得所述第二延迟量保持不变，并根据所述比对结果确定是否需要调整所述第一延迟量。
3.根据权利要求2所述的信号调整方法，其中，根据所述比对结果确定是否需要调整所述第一延迟量包括：
当所述比对结果为不同时，增大所述第一延迟量；以及
当所述比对结果为相同时，将此时的所述第一延迟量作为时钟目标延迟量存储起来，并停止调整所述第一延迟量。
4.根据权利要求3所述的信号调整方法，其中，在开始实施所述信号调整方法时，所述第一延迟量和所述第二延迟量均为零。
5.根据权利要求2所述的信号调整方法，其中，将所述采样数据与所述基准数据进行比对以获得所述比对结果包括：
将所述采样数据与所述基准数据按照数据位进行一一比对，并将所有数据位的比对结果进行或操作以获得所述比对结果。
6.根据权利要求1所述的信号调整方法，其中，根据所述比对结果调整所述参考时序关系包括：
保持所述第一延迟量不变，并根据所述比对结果确定是否需要调整所述第二延迟量。
7.根据权利要求6所述的信号调整方法，其中，所述原始数据信号包括多个数据位，对于每个数据位，根据所述比对结果确定是否需要调整所述第二延迟量包括：
当所述比对结果为不同时，增大或减小所述第二延迟量；以及
当所述比对结果为相同时，将此时的所述第二延迟量作为对应数据位的数据目标延迟量存储起来，并停止调整该数据位对应的所述第二延迟量。
8.根据权利要求7所述的信号调整方法，其中，增大或减小所述第二延迟量包括：使得所述第二延迟量按照最小延迟量增大或减小。
9.根据权利要求8所述的信号调整方法，其中，所述最小延迟量为1纳秒的整数倍。
10.根据权利要求8或9所述的信号调整方法，其中，在开始实施所述信号调整方法时，所述第一延迟量和所述第二延迟量均为所述最小延迟量的整数倍。
11.根据权利要求7-9任一项所述的信号调整方法，其中，如果所述比对结果一直为不同，则改变所述第二延迟量的调整方向。
12.根据权利要求1-9任一项所述的信号调整方法，还包括：根据所述比对结果对所述采样数据进行修改以提醒用户发生数据错误的错误像素点。
13.根据权利要求12所述的信号调整方法，其中，根据所述比对结果对所述采样数据进行修改包括：将所述错误像素点对应的所有数据位均置为1或0。
14.根据权利要求12所述的信号调整方法，其中，根据所述比对结果对所述采样数据进行修改包括：将所述错误像素点周围的像素点对应的采样数据进行修改以形成一个辅助框，所述错误像素点位于所述辅助框内。
15.一种信号调整电路，用于调整包括原始时钟信号和原始数据信号的显示信号，该信号调整电路包括第一延迟电路、第二延迟电路、数据采样电路、数据比对电路以及延迟调整电路，其中，
所述第一延迟电路被配置为将所述原始时钟信号延迟第一延迟量以获得参考时钟信号；
所述第二延迟电路被配置为将所述原始数据信号延迟第二延迟量以获得参考数据信号；
所述数据采样电路被配置为利用所述参考时钟信号对所述参考数据信号进行采样以获得采样数据；
所述数据比对电路被配置为将所述采样数据与基准数据进行比对以获得比对结果；以及
所述延迟调整电路被配置为根据所述比对结果调整参考时序关系，其中，
所述参考时序关系为所述参考时钟信号与所述参考数据信号之间的时序关系。
16.根据权利要求15所述的信号调整电路，其中，所述延迟调整电路被配置为：
使得所述第二延迟量保持不变，并根据所述比对结果确定是否需要调整所述第一延迟量。
17.根据权利要求16所述的信号调整电路，其中，所述延迟调整电路被配置为：
当所述比对结果为不同时，增大所述第一延迟量；以及
当所述比对结果为相同时，将此时的所述第一延迟量作为时钟目标延迟量存储起来，并停止调整所述第一延迟量。
18.根据权利要求15所述的信号调整电路，其中，所述延迟调整电路被配置为：
使得所述第一延迟量保持不变，并根据所述比对结果确定是否需要调整所述第二延迟量。
19.根据权利要求18所述的信号调整电路，其中，所述原始数据信号包括多个数据位，对于每个数据位，所述延迟调整电路被配置为：
当所述比对结果为不同时，增大或减小所述第二延迟量；以及
当所述比对结果为相同时，将此时的所述第二延迟量作为对应数据位的数据目标延迟量存储起来，并停止调整该数据位对应的所述第二延迟量。
20.根据权利要求15-19任一项所述的信号调整电路，还包括噪点标定电路，其中，
所述噪点标定电路被配置为根据所述比对结果对所述采样数据进行修改以提醒用户发生数据错误的错误像素点。
21.根据权利要求20所述的信号调整电路，其中，所述噪点标定电路被配置为：
将所述错误像素点周围的像素点对应的采样数据进行修改以形成一个辅助框，所述错误像素点位于所述辅助框内。
22.根据权利要求15-19任一项所述的信号调整电路，还包括缓存电路，其中，所述缓存电路被配置为存储所述基准数据。
23.一种图像处理电路，包括如权利要求15-22任一项所述的信号调整电路以及视频接口电路，其中，
所述视频接口电路与所述信号调整电路电连接，且被配置为将接收到的视频信号解析为并行的显示信号，并将所述显示信号提供至所述信号调整电路。
24.一种显示装置，包括如权利要求23所述的图像处理电路。
CN201910244986.XA 2019-03-28 2019-03-28 信号调整方法、信号调整电路及图像处理电路 Active CN111752507B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910244986.XA CN111752507B (zh) 2019-03-28 2019-03-28 信号调整方法、信号调整电路及图像处理电路
US16/550,416 US10997887B2 (en) 2019-03-28 2019-08-26 Signal adjustment method, signal adjustment circuit and image processing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910244986.XA CN111752507B (zh) 2019-03-28 2019-03-28 信号调整方法、信号调整电路及图像处理电路

Publications (2)

Publication Number Publication Date
CN111752507A true CN111752507A (zh) 2020-10-09
CN111752507B CN111752507B (zh) 2024-02-20

Family

ID=72603698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910244986.XA Active CN111752507B (zh) 2019-03-28 2019-03-28 信号调整方法、信号调整电路及图像处理电路

Country Status (2)

Country Link
US (1) US10997887B2 (zh)
CN (1) CN111752507B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112256514A (zh) * 2020-11-20 2021-01-22 厦门紫光展锐科技有限公司 Sdio接口的测试方法及装置、存储介质、终端
TWI796872B (zh) * 2021-12-14 2023-03-21 大陸商集創北方（珠海）科技有限公司 數據接收電路、顯示驅動晶片及資訊處理裝置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050135167A1 (en) * 2003-10-16 2005-06-23 Nec Plasma Display Corporation Memory access circuit for adjusting delay of internal clock signal used for memory control
CN1893549A (zh) * 2005-07-07 2007-01-10 三星电子株式会社 显示装置及其控制方法
CN101133591A (zh) * 2005-03-04 2008-02-27 模拟装置公司 用于动态相位延迟补偿器的方法、产品和装置
CN101364425A (zh) * 2007-08-08 2009-02-11 联发科技股份有限公司 存储器控制方法及其电路
CN102466748A (zh) * 2010-11-03 2012-05-23 北京普源精电科技有限公司 具有等效采样功能的数字示波器及用于数字示波器的等效采样方法
CN102810053A (zh) * 2011-05-30 2012-12-05 联咏科技股份有限公司 显示接口电路
CN102882673A (zh) * 2012-09-12 2013-01-16 清华大学 多通道高速dac同步实现方法
JP2013201726A (ja) * 2012-03-26 2013-10-03 Renesas Electronics Corp 位相調整回路、半導体集積回路
CN104020820A (zh) * 2013-02-28 2014-09-03 瑞萨Sp驱动器公司 接收器以及发射和接收系统
CN104639171A (zh) * 2014-11-24 2015-05-20 北京时代民芯科技有限公司 一种提高数模转换器中数字数据传输速率的电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101654355B1 (ko) * 2014-12-22 2016-09-12 엘지디스플레이 주식회사 소오스 드라이버, 이를 구비한 표시장치 및 이의 구동방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050135167A1 (en) * 2003-10-16 2005-06-23 Nec Plasma Display Corporation Memory access circuit for adjusting delay of internal clock signal used for memory control
CN101133591A (zh) * 2005-03-04 2008-02-27 模拟装置公司 用于动态相位延迟补偿器的方法、产品和装置
CN1893549A (zh) * 2005-07-07 2007-01-10 三星电子株式会社 显示装置及其控制方法
CN101364425A (zh) * 2007-08-08 2009-02-11 联发科技股份有限公司 存储器控制方法及其电路
CN102466748A (zh) * 2010-11-03 2012-05-23 北京普源精电科技有限公司 具有等效采样功能的数字示波器及用于数字示波器的等效采样方法
CN102810053A (zh) * 2011-05-30 2012-12-05 联咏科技股份有限公司 显示接口电路
JP2013201726A (ja) * 2012-03-26 2013-10-03 Renesas Electronics Corp 位相調整回路、半導体集積回路
CN102882673A (zh) * 2012-09-12 2013-01-16 清华大学 多通道高速dac同步实现方法
CN104020820A (zh) * 2013-02-28 2014-09-03 瑞萨Sp驱动器公司 接收器以及发射和接收系统
CN104639171A (zh) * 2014-11-24 2015-05-20 北京时代民芯科技有限公司 一种提高数模转换器中数字数据传输速率的电路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112256514A (zh) * 2020-11-20 2021-01-22 厦门紫光展锐科技有限公司 Sdio接口的测试方法及装置、存储介质、终端
CN112256514B (zh) * 2020-11-20 2022-09-16 厦门紫光展锐科技有限公司 Sdio接口的测试方法及装置、存储介质、终端
TWI796872B (zh) * 2021-12-14 2023-03-21 大陸商集創北方（珠海）科技有限公司 數據接收電路、顯示驅動晶片及資訊處理裝置

Also Published As

Publication number Publication date
CN111752507B (zh) 2024-02-20
US10997887B2 (en) 2021-05-04
US20200312210A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
KR100691722B1 (ko) 액정 표시 장치 및 그의 구동 방법
US9583058B2 (en) Display driving circuit for eliminating delay errors among display driving signals, driving method thereof and display apparatus
US7612789B2 (en) Image display device and timing controller
US10991282B2 (en) Light up control system board, detection method, and light up detection device
US10944537B2 (en) Clock recovery device and source driver for recovering embedded clock from interface signal
TWI453715B (zh) 自動調整訊號偏移之裝置
CN111752507A (zh) 信号调整方法、信号调整电路及图像处理电路
US20180039107A1 (en) Display device
US20160118010A1 (en) Display Driving Apparatus, Source Driver and Skew Adjustment Method
JP2016138903A (ja) 表示ドライバ
US11127375B2 (en) Systems and methods for graphical layer blending
US5635960A (en) Horizontal position compensation circuit
US20140300935A1 (en) Image processing apparatus and control method thereof
TW201543447A (zh) 源極驅動電路方法及顯示裝置
US10321321B2 (en) Method and device for displaying locked interface and mobile terminal
US20050110750A1 (en) Apparatus and method of processing signals
KR20040092482A (ko) 표시 디바이스용 제어 신호의 검사 방법 및 검사 장치와이 검사 기능을 구비한 표시 장치
US11622171B2 (en) Image sensor apparatus and corresponding method capable of automatically adjusting signal timing margins in response to different circuit routing designs
US20090073464A1 (en) Selective Color Replacement
KR20160047678A (ko) 데이터 인에이블 신호 생성 방법, 타이밍 컨트롤러 및 표시장치
CN110827775A (zh) 一体机屏幕gamma的视觉显示校准方法、装置及系统
US20120131315A1 (en) Data processing apparatus
US7109995B2 (en) Cascade of video processing entities and a method for processing video
US11056083B2 (en) Display control device and image display method
JP2005338727A (ja) 画像表示装置及びドライバｉｃ用タイミングコントローラ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant