CN112256514A - Sdio接口的测试方法及装置、存储介质、终端 - Google Patents

Abstract

一种SDIO接口的测试方法及装置、存储介质、终端，SDIO接口测试方法包括：对SDIO接口进行初始化；至少按照多个不同延时对采样时钟信号进行调整；按照多个调整后的时钟信号对所述SDIO接口的输入输出数据进行采样；将采样到的数据与预设数据进行比较，并输出比较结果。本发明技术方案能够安全高效地实现SDIO接口的测试。

Description

SDIO接口的测试方法及装置、存储介质、终端

技术领域

本发明涉及信号测试技术领域，尤其涉及一种SDIO接口的测试方法及装置、存储介质、终端。

背景技术

安全数字输入输出(Secure Digital Input and Output,SDIO)在SD标准上定义了一种外设接口。目前，SDIO主要有两类应用：可移动设备和不可移动设备。可移动设备可以用来增加蓝牙、照相机、GPS和802.11b功能。SDIO和SD卡规范间的一个重要区别是增加了低速标准。SDIO卡只需要串行外设接口(Serial Peripheral Interface,SPI)和1位SD传输模式。低速卡的目标应用是以最小的硬件开支支持低速I/O能力。低速卡支持类似调制解调器、条码扫描仪和GPS接受器等应用。SDIO是未来嵌入式系统最重要的接口技术之一，所以当前的移动片上系统(System on Chip)处理器都带有至少一个的SDIO主(HOST)接口，方便对功能进行扩展，所以在SOC出厂前的最终(final test)测试中需要对这个接口进行测试，目前的测试方法就是接上一张特定功能SDIO卡，使处理器识别这张卡并对这张卡读写数据，如果读写数据正确，那么SOC的SDIO接口就是正常的，反之，则判断为异常。

分析眼图可以得出信号的传输质量，这是一种快速而又非常直观的观测手段。分析眼图对于实际系统调试安全数字输入输出(Secure Digital Input and Output,SDIO)效率不高，一般需要软件和硬件工程师同时参与。即使硬件工程师测量到的眼图没问题，也不代表该眼图所得到的延迟值(Delay Value)是合适的。因为硬件布局走线和外设的差异，如不同厂家的安全数码卡(Secure Digital Memory Card,SD卡)、WIFI芯片等，所带来的SDIO的延迟值(Delay Value)不同。

但是，如果直接测量SDIO眼图信号，需要破坏板子和焊接飞线，效率低且无法大规模测试。即使满足上述条件，测量到的信号也是外部输入/输出(Input/Output,IO)上的信号，只能判断是否符号规范标准，不能反应实际片上系统(System on Chip)内部SDIO控制器及其端口物理层(Port Physical Layer,PHY)是否能工作正常。

发明内容

本发明解决的技术问题是如何安全高效地实现SDIO接口的测试。

为解决上述技术问题，本发明实施例提供一种SDIO接口测试方法，SDIO接口测试方法包括：对SDIO接口进行初始化；至少按照多个不同延时对采样时钟信号进行调整；按照多个调整后的时钟信号对所述SDIO接口的输入输出数据进行采样；将采样到的数据与预设数据进行比较，并输出比较结果。

可选的，所述至少按照多个不同延时对采样时钟信号进行调整包括：直接按照多个不同延时对所述采样时钟信号进行调整。

可选的，所述至少按照多个不同延时对采样时钟信号进行调整包括：按照多个不同的驱动强度对所述采样时钟信号和/或所述输入输出数据进行调整；在每一驱动强度下，按照多个不同延时对所述采样时钟信号进行调整。

可选的，所述将采样到的数据与预设数据进行比较，并输出比较结果包括：如果所述采样到的数据与所述预设数据一致，则输出所述采样到的数据，并形成眼图；如果所述采样到的数据与所述预设数据不一致，则反馈失败。

可选的，所述至少按照多个不同延时对采样时钟信号进行调整之前还包括：按照标准协议配置所述采样时钟信号的时钟频率。

可选的，所述SDIO接口测试方法还包括：根据所述时钟频率配置需要执行测试的SDIO的工作状态，所述工作状态包括所述SDIO接口的速度模式。

可选的，所述SDIO接口的输入输出数据为以下运行状态下的数据：写数据、读数据以及读命令。

为解决上述技术问题，本发明实施例还公开了一种SDIO接口测试装置，SDIO接口测试装置包括：初始化模块，用于对SDIO接口进行初始化；调整模块，用于至少按照多个不同延时对采样时钟信号进行调整；采样模块，用于按照多个调整后的时钟信号对所述SDIO接口的输入输出数据进行采样；比较模块，用于将采样到的数据与预设数据进行比较，并输出比较结果。

本发明实施例还公开了一种存储介质，其上存储有计算机程序，所述计算机程序被处理器运行时执行所述SDIO接口测试方法的步骤。

本发明实施例还公开了一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行所述SDIO接口测试方法的步骤。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

本发明技术方案中，对SDIO接口的测试是通过软件测试的方式实现的，无需破坏硬件设备，并且对于不同的硬件和外设，只需要下载相关版本，不需要对硬件修改就可以直接使用。此外，通过按照多个不同延时对采样时钟信号进行调整，能够保证正确采样到SDIO接口的输入输出数据，提升测试的准确性。由于本发明技术方案是对SDIO的实际工作状态进行测试，可以保证最终的测试结果能够反映SDIO控制器及其端口物理层能否正常工作。

进一步地，按照多个不同的驱动强度对所述采样时钟信号和/或所述输入输出数据进行调整；在每一驱动强度下，按照多个不同延时对所述采样时钟信号进行调整。本发明技术方案通过对驱动强度和时钟信号的延时进行调整，能够缩短调试时间，发现更多可能潜在的问题，提升测试效率。

附图说明

图1是本发明实施例一种SDIO接口的测试方法的流程图；

图2是本发明实施例一个具体应用场景的示意图；

图3是本发明实施例一种SDIO接口的测试方法的具体实施流程图；

图4是本发明实施例一种SDIO接口的测试装置的结构示意图。

具体实施方式

如背景技术中所述，如果直接测量SDIO眼图信号，需要破坏板子和焊接飞线，效率低且无法大规模测试。即使满足上述条件，测量到的信号也是外部输入/输出(Input/Output,IO)上的信号，只能判断是否符号规范标准，不能反应实际片上系统(System onChip,SoC)内部SDIO控制器及其端口物理层(Port Physical Layer,PHY)是否能工作正常，无法保证眼图计算出来的SDIO信号Delay Value是有效的。

本发明技术方案中，对SDIO接口的测试是通过软件测试的方式实现的，无需破坏硬件设备，并且对于不同的硬件和外设，只需要下载相关版本，不需要对硬件修改就可以直接使用。此外，通过按照多个不同延时对采样时钟信号进行调整，能够保证正确采样到SDIO接口的输入输出数据，提升测试的准确性。由于本发明技术方案是对SDIO的实际工作状态进行测试，可以保证最终的测试结果能够反映SDIO控制器及其端口物理层能否正常工作。

进一步地，按照多个不同的驱动强度对所述采样时钟信号和/或所述输入输出数据进行调整；在每一驱动强度下，按照多个不同延时对所述采样时钟信号进行调整。本发明技术方案通过对驱动强度和时钟信号的延时进行调整，能够缩短调试时间，发现更多可能潜在的问题，提升测试效率。

协议规范定义了两种类型的SDIO Card，即高速SDIO Card和低速SDIO Card。高速SDIO Card支持SPI，1-bit SD和4-bit SD传输模式，其时钟最大可达到25Mhz，速率最大可达到10M字节/秒。低速SDIO Card只需要SPI和1-bit SD传输模式，4-bit模式可选，其时钟最大为400Khz。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1是本发明实施例一种SDIO接口的测试方法的流程图。

本发明技术方案中可以用于配置有SDIO接口的终端设备，例如具有SD卡、摄像头和/或WIFI功能的设备。也即可以由该终端设备执行所述方法的各个步骤。具体地，可以在该终端设备中配置软件程序，由该软件程序执行所述SDIO接口的测试方法的各个步骤。

具体而言，所述SDIO接口的测试方法可以包括以下步骤：

步骤S101：对SDIO接口进行初始化；

步骤S102：至少按照多个不同延时对采样时钟信号进行调整；

步骤S103：按照多个调整后的时钟信号对所述SDIO接口的输入输出数据进行采样；

步骤S104：将采样到的数据与预设数据进行比较，并输出比较结果。

需要指出的是，本实施例中各个步骤的序号并不代表对各个步骤的执行顺序的限定。

在步骤S101的具体实施中，可以对SDIO接口进行初始化。通过对SDIO进行初始化可以使其各个参数值赋为默认值。

关于SDIO初始化的具体实施方式可以参照现有技术，本发明实施例对此不作限制。

在需要对SDIO进行测试时，需要配置扫描的时钟信号，也即采样时钟信号。具体需要配置采样时钟信号的时钟频率。

在一个非限制性的实施例中，可以按照标准协议配置所述采样时钟信号的时钟频率。

通常而言，SDIO标准协议中规定时钟信号CLK可用的频率范围，在该频率范围内配置确定采样时钟信号的时钟频率。

在步骤S102和步骤S103的具体实施中，可以对采样时钟信号的延时进行调整，并按照调整后的时钟信号对所述SDIO接口的输入输出数据进行采样。由于是采用不同的延时多次对输入输出数据进行采样，因此可以保证能够采样到正确的数据。

具体地，可以设置一个可用延时范围，例如0-255，在该可用延时范围内对采样时钟信号进行不同程度的延时，并在每次调整后利用个调整后的时钟信号对所述SDIO接口的输入输出数据进行采样。也就是说，采样的次数与采样时钟信号调整的次数是相关的。以可用延时范围为0-255为例，对采样时钟信号延时255次，则需采样255次。

进而在步骤S104中，将采样到的数据与预设数据进行比较，以输出比较结果。其中，预设数据是预先设置好的，预设数据与SDIO接口的输入输出数据是一致的。

具体而言，SDIO接口可以进行读测试和写测试。在读测试时，可以响应于SoC的读数据命令，通过SDIO接口发送一串预定义的数据给SoC，SoC将收到的数据与预定义的数据进行比较，得到读测试的测试结果。在写测试时，可以响应于SoC的写数据命令，通过SDIO接口接收一串写测试数据，并将该串写测试数据与预定义的数据进行比较，得到写测试的测试结果。

本发明实施例对SDIO接口的测试是通过软件测试的方式实现的，无需破坏硬件设备，并且对于不同的硬件和外设，只需要下载相关版本，不需要对硬件修改就可以直接使用。此外，通过按照多个不同延时对采样时钟信号进行调整，能够保证正确采样到SDIO接口的输入输出数据，提升测试的准确性。由于本发明技术方案是对SDIO的实际工作状态进行测试，可以保证最终的测试结果能够反映SDIO控制器及其端口物理层能否正常工作。

在一个非限制性的实施例中，图1所示步骤S104可以包括以下步骤：如果所述采样到的数据与所述预设数据一致，则输出所述采样到的数据，并形成眼图；如果所述采样到的数据与所述预设数据不一致，则反馈失败。

本实施例中，采样到的数据与所述预设数据一致，表示采样到正确的数据，可以将该采样到的数据输出形成眼图。眼图可以用于判断SDIO接口所传输的数据信号的质量。否则，采样到的数据与所述预设数据不一致，表示采样到不正确的数据，可以不做处理，或者可以通过串口打印测试失败(test fail)。

在一个非限制性的实施例中，图1所示步骤S102可以包括以下步骤：直接按照多个不同延时对所述采样时钟信号进行调整。

本发明实施例中，可以对采样时钟信号进行多个不同的延时，相对于采用一种固定周期的采样时钟信号进行采样，能够使得采样时刻增多且灵活性更高，从而能够保证采集到有效的输入输出数据。

具体地，在按照多个不同延时对所述采样时钟信号进行调整时，可以按照预设大小的步幅对所述时钟信号进行多次延时，每次延时所述预设大小的步幅。

需要说明的是，延时所采用的步幅可以是根据采样频率来确定的。

具体请参照图2，在本发明一个具体应用场景中，CLK表示原始的采样时钟信号，Delay CLK1表示对原始时钟信号进行一次延时后的时钟信号，Delay CLK2表示对原始时钟信号进行两次延时后的时钟信号，其中，每次延时的步幅可以是固定的。DATA表示SDIO接口的输入输出数据。

如图2所示，在原始的采样时钟信号CLK的上升沿时刻T1，不能采样到输入输出数据DATA的有效数据。在经过一次延时后的时钟信号Delay CLK1的上升沿时刻T2，不能保证采样到的数据也是有效的。在经过两次延时后的时钟信号Delay CLK2的上升沿时刻T3，采样到的数据是有效的。

在一个非限制性的实施例中，图1所示步骤S102可以包括以下步骤：按照多个不同的驱动强度对所述采样时钟信号和/或所述输入输出数据进行调整；在每一驱动强度下，按照多个不同延时对所述采样时钟信号进行调整。

本实施例中，时钟信号的驱动强度会影响时钟信号的完整性，输入输出数据的驱动强度会影响输入输出数据的完整性。通过调整驱动强度可以调整采样时钟信号和/或所述输入输出数据的完整性，从而保证后续利用采样时钟信号对输入输出数据进行采样的有效性。

具体地，所述驱动强度可以在一个可用强度范围内选取，例如可用强度范围包括档位0-档位6，每一档位对应不同的驱动强度。不同的驱动强度可以采用不同的功率来表示。

本发明一个非限制性的实施例中，根据配置好的时钟频率配置需要执行测试的SDIO的工作状态，所述工作状态包括所述SDIO接口的速度模式。

本实施例中，SDIO的工作状态与配置的时钟频率是相关的。例如，时钟频率为200MHz时，SDIO接口的单倍数据速率(Single Data Rate,SDR)可以是104Mbps；时钟频率为100MHz时，SDIO接口的SDR可以是50Mbps；时钟频率为50MHz时，SDIO接口的SDR可以是50Mbps；时钟频率为50MHz时，SDIO接口的SDR可以是25Mbps。

需要说明的是，关于SDIO接口的速度模式与时钟频率的对应关系可以是其他任意可实施的数值，本发明实施例对此不作限制。

请参照图3，所述测试方法可以包括以下步骤：

步骤S301：开机初始化。

步骤S302：SDIO初始化，配置时钟频率。时钟频率是在SDIO标准协议的规定范围内选取的。

步骤S303：配置需要执行测试的SDIO的工作状态。具体可以是配置需要执行测试的SDIO的传输速率，也即对SDIO在何种传输速率下工作进行测试。

步骤S304：调整参数。其中，待调整的参数分别是驱动强度以及时钟信号的延时。

步骤S305：SDIO读写测试。具体可以是对SDIO读数据以及写数据的运行状态进行测试。

步骤S306：判断读写测试是否通过。具体可以是将采样到的数据与预设数据进行比较，以确定是否测试通过。如果未通过测试，则执行步骤S307，否则执行步骤S308。

步骤S307：串口打印test fail(也即测试失败)。

步骤S308：串口打印test pass(也即测试通过)。

步骤S309：判断所有工作状态是否测试完成，如果是，则继续执行步骤S310，否则继续执行步骤S303。

步骤S310：生成所有眼图。

可以理解的是，关于生成眼图的具体实施方式可参照现有技术，本发明实施例对此不作限制。

请参照图4，本发明实施例还公开一种SDIO接口测试装置40，SDIO接口测试装置40可以包括：

初始化模块401，用于对SDIO接口进行初始化；

调整模块402，用于至少按照多个不同延时对采样时钟信号进行调整；

采样模块403，用于按照多个调整后的时钟信号对所述SDIO接口的输入输出数据进行采样；

比较模块404，用于将采样到的数据与预设数据进行比较，并输出比较结果。

本发明实施例中，对SDIO接口的测试是通过软件测试的方式实现的，无需破坏硬件设备，并且对于不同的硬件和外设，只需要下载相关版本，不需要对硬件修改就可以直接使用。此外，通过按照多个不同延时对采样时钟信号进行调整，能够保证正确采样到SDIO接口的输入输出数据，提升测试的准确性。由于本发明实施例是对SDIO的实际工作状态进行测试，可以保证最终的测试结果能够反映SDIO控制器及其端口物理层能否正常工作。

进一步地，按照多个不同的驱动强度对所述采样时钟信号和/或所述输入输出数据进行调整；在每一驱动强度下，按照多个不同延时对所述采样时钟信号进行调整。本发明技术方案通过对驱动强度和时钟信号的延时进行调整，能够缩短调试时间，发现更多可能潜在的问题，提升测试效率。

关于所述SDIO接口测试装置40的工作原理、工作方式的更多内容，可以参照图1至图2中的相关描述，这里不再赘述。

本发明实施例还公开了一种存储介质，所述存储介质为计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时可以执行图1中所示的SDIO接口测试方法的步骤。所述存储介质可以包括ROM、RAM、磁盘或光盘等。所述存储介质还可以包括非挥发性存储器(non-volatile)或者非瞬态(non-transitory)存储器等。

本发明实施例还公开了一种终端，所述终端可以包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序。所述处理器运行所述计算机程序时可以执行图1中所示的SDIO接口测试方法的步骤。所述用户设备包括但不限于手机、计算机、平板电脑等终端设备。

应理解，上述的处理器可以是通用处理器、数字信号处理器(digital signalprocessor，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现成可编程门阵列(field programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件，还可以是系统芯片(system on chip，SoC)，还可以是中央处理器(central processor unit，CPU)，还可以是网络处理器(networkprocessor，NP)，还可以是数字信号处理电路(digital signal processor，DSP)，还可以是微控制器(micro controller unit，MCU)，还可以是可编程控制器(programmable logicdevice，PLD)或其他集成芯片。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

还应理解，本发明实施例中提及的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，ROM)、可编程只读存储器(programmable ROM，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double datarate SDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(direct rambus RAM，DR RAM)。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。

需要说明的是，当处理器为通用处理器、DSP、ASIC、FPGA或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件时，存储器(存储模块)集成在处理器中。应注意，本文描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(read-only memory，ROM)、随机存取存储器(random access memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种SDIO接口测试方法，其特征在于，包括：

对SDIO接口进行初始化；

至少按照多个不同延时对采样时钟信号进行调整；

按照多个调整后的时钟信号对所述SDIO接口的输入输出数据进行采样；

将采样到的数据与预设数据进行比较，并输出比较结果。

2.根据权利要求1所述的SDIO接口测试方法，其特征在于，所述至少按照多个不同延时对采样时钟信号进行调整包括：

直接按照多个不同延时对所述采样时钟信号进行调整。

3.根据权利要求1所述的SDIO接口测试方法，其特征在于，所述至少按照多个不同延时对采样时钟信号进行调整包括：

按照多个不同的驱动强度对所述采样时钟信号和/或所述输入输出数据进行调整；

在每一驱动强度下，按照多个不同延时对所述采样时钟信号进行调整。

4.根据权利要求1所述的SDIO接口测试方法，其特征在于，所述将采样到的数据与预设数据进行比较，并输出比较结果包括：

如果所述采样到的数据与所述预设数据一致，则输出所述采样到的数据，并形成眼图；

如果所述采样到的数据与所述预设数据不一致，则反馈失败。

5.根据权利要求1所述的SDIO接口测试方法，其特征在于，所述至少按照多个不同延时对采样时钟信号进行调整之前还包括：

按照标准协议配置所述采样时钟信号的时钟频率。

6.根据权利要求5所述的SDIO接口测试方法，其特征在于，还包括：

根据所述时钟频率配置需要执行测试的SDIO的工作状态，所述工作状态包括所述SDIO接口的速度模式。

7.根据权利要求1所述的SDIO接口测试方法，其特征在于，所述SDIO接口的输入输出数据为以下运行状态下的数据：写数据、读数据以及读命令。

8.一种SDIO接口测试装置，其特征在于，包括：

初始化模块，用于对SDIO接口进行初始化；

调整模块，用于至少按照多个不同延时对采样时钟信号进行调整；

采样模块，用于按照多个调整后的时钟信号对所述SDIO接口的输入输出数据进行采样；

比较模块，用于将采样到的数据与预设数据进行比较，并输出比较结果。

9.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器运行时执行权利要求1至7中任一项所述SDIO接口测试方法的步骤。

10.一种终端，包括存储器和处理器，所述存储器上存储有可在所述处理器上运行的计算机程序，其特征在于，所述处理器运行所述计算机程序时执行权利要求1至7中任一项所述SDIO接口测试方法的步骤。

Images