CN112306944B - 一种服务器整机降低电磁辐射的控制方法、装置及程序 - Google Patents
一种服务器整机降低电磁辐射的控制方法、装置及程序 Download PDFInfo
- Publication number
- CN112306944B CN112306944B CN202011235905.9A CN202011235905A CN112306944B CN 112306944 B CN112306944 B CN 112306944B CN 202011235905 A CN202011235905 A CN 202011235905A CN 112306944 B CN112306944 B CN 112306944B
- Authority
- CN
- China
- Prior art keywords
- clock
- signal
- port
- control chip
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005670 electromagnetic radiation Effects 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 23
- 238000010586 diagram Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000005855 radiation Effects 0.000 description 4
- 238000007726 management method Methods 0.000 description 2
- 238000013439 planning Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000013440 design planning Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4265—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus
- G06F13/4273—Bus transfer protocol, e.g. handshake; Synchronisation on a point to point bus using a clocked protocol
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开一种服务器整机降低电磁辐射的控制方法、装置及程序。将PCIE设备连接到第一CLOCK BUFFER的可控时钟输出通道；如果任一所述PCIE设备在开机后就需要时钟信号，则向控制该PCIE设备的时钟输出通道的所述第一CLOCK BUFFER的vOE#端口输入控制信号使得时钟通道的使能端口输入低电平；对于根据需求使用的所述PCIE设备，由控制芯片获取PCIE设备的在位状态，由所述控制芯片根据所述在位状态生成时钟信号通道的控制信号，所述控制芯片将时钟信号通道的控制信号发送给所述第一CLOCK BUFFER的vOE#端口以控制第一CLOCK BUFFER的工作。从而实现第一CLOCK BUFFER按照PCIE设备的需求提供时钟信号，有效的控制所述第一CLOCK BUFFER的输出，可以降低电磁辐射。根据PCIE设备的需求提供时钟信号，可以降低所述第一CLOCK BUFFER的功耗。
Description
技术领域
本发明涉及服务器领域，尤其涉及一种服务器整机降低电磁辐射的控制方法、装置及程序。
背景技术
电磁干扰(Electromagnetic Compatibility，EMI)是一种越来越受关注的电磁环境污染，电磁干扰中的RE是典型的辐射干扰，其影响其他相临近的电子设备，使其他电子设备工作异常，甚至不工作，针对如上的情况，各国政府和国际组织相继推出和指定了电磁干扰相关的规章和标准，并对应提出了测试这些辐射的测试方法，任何出口到相关国家的设备，必须要通过其对应的电磁兼容测试认证，而辐射的源头一般是整机中的晶振或者CLOCKBUFFER。
伴随着服务器CPU性能的提升，相关的PCIE设备的工作频率也一直在提升，例如当前最新的PCIE协议，已经要求支持PCIE设备，这样导致服务器整机中会使用越来越高速的时钟信号，由于PCIE设备增多，经常会使用CLOCK BUFFER芯片来对晶振提供的clock进行扩容和增强。一颗100MHz CLOCK BUFFER芯片，可以被简单扩展出8路以上的100MHz时钟，提供给每个PCIE设备，但在实际应用中，并不是所有的PCIE设备都会被使用，这样一根根的未被使用的100Mhz CLK走线形成天线，将100MHz振动产生的信号辐射出去形成电磁辐射。
发明内容
为解决上述问题，本发明提供一种服务器整机降低电磁辐射的控制方法、装置及程序。
本发明提供一种服务器整机降低电磁辐射的控制方法，应用在连接到第一CLOCKBUFFER可控时钟输出通道的PCIE设备，包括：
对于任一所述PCIE设备在开机后就需要时钟信号，则向控制该PCIE设备的时钟输出通道的所述第一CLOCK BUFFER的vOE#端口输入控制信号使时钟通道的使能端口设置输入低电平；
对于根据需求使用的所述PCIE设备，由控制芯片获取PCIE设备的在位状态，由所述控制芯片根据所述在位状态生成时钟信号通道的控制信号，所述控制芯片将时钟信号通道的控制信号发送给所述第一CLOCK BUFFER的vOE#端口，当PCIE设备在位时，所述控制芯片向所述第一CLOCK BUFFER的vOE#端口的输入信号使得时钟通道的使能端口输入低电平，当PCIE设备不在位时，所述控制芯片向所述第一CLOCK BUFFER的vOE#端口输入控制信号使得时钟通道的使能端口输入高电平。
优选地，PCIE设备存在在位信号端口时，将在位信号端口连接所述控制芯片的IO端口，所述控制芯片根据所述PCIE设备发出的在位信号判断所述PCIE设备的在位状态。
优选地，对于未设置在位信号端口的PCIE设备，在PCIE设备的ROM中保存唯一的识别码，通过所述控制芯片轮询扫描以获取所述识别码，并根据是否获取所述识别码判断所述PCIE设备的在位状态，如果获取所述识别码，则说明PCIE设备在位，如果未获取识别码，则说明PCIE设备不在位。
优选地，将开机后就需要时钟信号的PCIE设备连接在所述第一CLOCK BUFFER特定的时钟通道，所述控制芯片向该时钟通道的vOE#端口输入控制信号使得时钟通道的使能端输入低电平。
本发明还提供一种服务器整机降低电磁辐射的装置，用于实现所述一种服务器整机降低电磁辐射的控制方法，包括控制芯片，所述控制芯片电性连接至少一个第一CLOCKBUFFER，由所述控制芯片向所述第一CLOCK BUFFER发送时钟信号通道控制信号；
所述第一CLOCK BUFFER的时钟信号通道电性连接PCIE设备，由所述第一CLOCKBUFFER根据时钟信号通道控制信号向PCIE设备提供时钟信号；
所述PCIE设备电性连接所述控制芯片，由所述PCIE设备向所述控制芯片提供在位状态，所述控制芯片根据所述在位状态发送所述时钟信号通道控制信号。
更进一步地，所述控制芯片为复杂可编程逻辑器和基板管理控制器中的任一种。
更进一步地，所述第一CLOCK BUFFER的DIF_IN#和DIF_IN连接于第二CLOCKBUFFER的时钟信号通道。
更进一步地，所述第二CLOCK BUFFER的vOE#端口输入电平信号根据所述第二CLOCK BUFFER连接第一CLOCK BUFFER的时钟输出通道确定。
更进一步地，对于设置在位信号输出的PCIE设备，所述控制芯片电性连接对于PCIE设备的在位信号端口；未设置在位信号输出的PCIE设备，在该PCIE设备的ROM存储单元中写入识别码，所述识别码与PCIE设备一一对应，所述控制芯片通过IO口连接所述PCIE设备。
本发明还一种服务器整机降低电磁辐射的程序，包括至少一条指令，控制芯片运行所述指令实现如所述的一种服务器整机降低电磁辐射的控制方法。
本申请提出的一种服务器整机降低电磁辐射的控制方法、装置及程序具体有以下有益效果：
本发明提供的一种服务器整机降低电磁辐射的控制方法、装置及程序通过所述控制芯片获取PCIE设备的在位状态，并根据PCIE设备的在位状态确定第一CLOCK BUFFER的时钟信号通道的控制信号，所述控制芯片向所述第一CLOCK BUFFER发送所述控制信号，所述第一CLOCK BUFFER根据PCIE设备的在位状态控制相应的时钟信号通道发出时钟信号。从而实现第一CLOCK BUFFER按照PCIE设备的需求提供时钟信号，有效的控制所述第一CLOCKBUFFER的输出，可以有效降低电磁兼容的辐射。同时根据PCIE设备的需求提供时钟信号，可以降低所述第一CLOCK BUFFER的功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1是本发明实施例中一种服务器整机降低电磁辐射的装置的示意图；
图2是本发明实施例中第一CLOCK BUFFER和第二CLOCK BUFFER示意图；
图3是本发明实施例中控制芯片获取在位状态的连接方式示意图；
图4是本发明实施例中一种服务器整机降低电磁辐射的控制方法的流程图。
本发明目的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
下面结合附图对本发明进行说明，其中，图1是本发明实施例中一种服务器整机降低电磁辐射的装置的示意图；图2是本发明实施例中第一CLOCK BUFFER和第二CLOCKBUFFER示意图；图3是本发明实施例中控制芯片获取在位状态的连接方式示意图；图4是本发明实施例中一种服务器整机降低电磁辐射的控制方法的流程图。
参阅图2所示，在本发明提供一种服务器整机降低电磁辐射的装置中，第一CLOCKBUFFER和第二CLOCK BUFFER可以为20-Output DB2000QL，所述20-Output DB2000QL有一路100MHz输入(DIF_IN#、DIF_IN)，20路100MHz的输出(DIF数字#、DIF数字，其中数字为0-19)，在20路时钟信号输出中数字5-12路由使能信号控制，而当使能信号为低电平时使能输出，高电平时不输出。
参阅图1所示，本发明提供一种服务器整机降低电磁辐射的装置，其中包括：控制芯片1，其中，所述控制芯片1可以为服务器中的基板管理控制器、可以为复杂可编程逻辑器，所述控制芯片1电性连接至少一个第一CLOCK BUFFER2，具体的，所述控制芯片1通过输出IO端口电性连接所述第一COLCK BUFFER2的vOE#端口，由所述控制芯片1向所述第一CLOCK BUFFER2发送时钟信号通道控制信号。
所述第一CLOCK BUFFER2的使能可控时钟信号通道电性连接PCIE设备3，由所述第一CLOCK BUFFER2根据时钟通道控制信号向PCIE设备3提供时钟信号。
所述PCIE设备3电性连接所述控制芯片1。具体的，参阅图3所示，对于具有在位信号端口的PCIE设备来说，直接将PCIE设备的在位信号端口电性连接所述控制芯片1的输入IO端口；对于由PCIE转接卡传输在位信号的PCIE设备，所述PCIE转接卡的在位信号信道电性连接所述控制芯片1；对于不具有在位信号端口并且不通过PCIE转接卡传输在位信号的PCIE设备，在该PCIE设备3的ROM存储单元中写入识别码，所述识别码与PCIE设备3一一对应，所述控制芯片1通过IO口连接所述PCIE设备以读取所述ROM存储单元中的识别码，所述控制芯片1通过轮询扫描读取PCIE设备的ROM存储单元中的识别码，当所述控制芯片1能够获取识别码时，则表明PCIE设备在位，当所述控制芯片1不能够获取识别码时，则表明PCIE设备不在位。通过上述方式实现由所述PCIE设备3向所述控制芯片1提供PCIE设备的在位状态。
所述控制芯片1根据所述在位状态发送所述时钟信号通道控制信号，所述第一CLOCK BUFFER2根据所述时钟信号通道控制信号开启或关闭相应的时钟信号通道。
具体实施过程中，所述第一CLOCK BUFFER2的DIF_IN#和DIF_IN连接于第二CLOCKBUFFER4的时钟信号通道。当所述第一CLOCK BUFFER2的时钟信道不足时，由所述第二CLOCKBUFFER4拓展所述第一CLOCK BUFFER2的数量，所述第二CLOCK BUFFER4的vOE#端口连接于所述控制芯片1，由所述控制芯片1向所述第二CLOCK BUFFER4的vOE#端口发送第二CLOCKBUFFER4的时钟通道的控制信号，所述第二CLOCK BUFFER4的vOE#端口输入电平信号根据所述第二CLOCK BUFFER4连接第一CLOCK BUFFER的时钟输出通道确定。
本发明提供一种服务器整机降低电磁辐射的控制方法，通过所述服务器整机降低电磁辐射的装置实现，具体的，包括：
对PCIE设备与第一CLOCK BUFFER的连接进行设计规划。将每个PCIE设备连接到第一CLOCK BUFFER的可控时钟输出通道，并使一个所述第一CLOCK BUFFER的一个时钟输出通道仅连接一个PCIE设备。具体实施过程中，在进行设计规划时，将PCIE设备分为开机后在位和按照需要在位两类，将开机需要时钟信号的PCIE设备集中连接一个第一CLOCK BUFFER，将根据需求使用的PCIE设备连接另外的第一CLOCK BUFFER，以方便所述控制芯片控制所述第一CLOCK BUFFER。
按照所述设计规划在控制芯片配置服务器整机降低电磁辐射的程序。
按照所述设计规划将第一CLOCK BUFFER、第二CLOCK BUFFER、PCIE设备以及控制芯片连接。
具体实施过程中，参阅图4所示，如果任一所述PCIE设备在开机后就在位需要时钟信号，则执行所述服务器整机降低电磁辐射的程序由控制芯片向控制该PCIE设备的时钟输出通道的所述第一CLOCK BUFFER的vOE#端口设置输入低电平。
对于根据需求在位的所述PCIE设备，则执行所述服务器整机降低电磁辐射的程序由控制芯片获取PCIE设备的在位状态，具体实施过程中，所述PCIE设备存在在位信号端口或者PCIE设备连接的PCIE转接卡存在在位信号信道时，将在位信号端口或者在位信号信道连接所述控制芯片的输入IO端口，所述控制芯片根据所述PCIE设备发出的在位信号判断所述PCIE设备的在位状态。对于未设置在位信号端口的PCIE设备，在PCIE设备的ROM中保存唯一的识别码，通过所述控制芯片轮询扫描以获取所述识别码，并根据是否获取所述识别码判断所述PCIE设备的在位状态，如果获取所述识别码，则说明PCIE设备在位，如果未获取识别码，则说明PCIE设备不在位。
执行所述服务器整机降低电磁辐射的程序由所述控制芯片根据所述在位状态生成时钟信号通道的控制信号，
当PCIE设备在位时，所述控制芯片生成相应的低电平信号，当PCIE设备不在位时，所述控制芯片生成相应的高电平信号。
执行所述服务器整机降低电磁辐射的程序由所述控制芯片将时钟信号通道的控制信号发送给所述第一CLOCK BUFFER的vOE#端口。
所述第一CLOCK BUFFER根据所述时钟信号通道的控制信号控制时钟信号通道的关闭或者开启。
本发明还一种服务器整机降低电磁辐射的程序，包括至少一条指令，控制芯片运行所述指令实现所述的一种服务器整机降低电磁辐射的控制方法。具体的，所述控制芯片运行所述指令实现接收PCIE设备的在位信号端口或者PCIE转接卡在位信号信道的在位信息，并根据在位信息判断PCIE设备的在位状态；所述控制芯片运行所述指令实现根据所述在位状态生成时钟信号通道控制信号，并将所述时钟信号通道控制信号传输给相应的第一CLOCK BUFFER。
本发明提供的一种服务器整机降低电磁辐射的控制方法、装置及程序通过所述控制芯片获取PCIE设备的在位状态，并根据PCIE设备的在位状态确定第一CLOCK BUFFER的时钟信号通道的控制信号，所述控制芯片向所述第一CLOCK BUFFER发送所述控制信号，所述第一CLOCK BUFFER根据PCIE设备的在位状态控制相应的时钟信号通道发出时钟信号。从而实现第一CLOCK BUFFER按照PCIE设备的需求提供时钟信号，有效的控制所述第一CLOCKBUFFER的输出，可以有效降低电磁兼容的辐射。同时根据PCIE设备的需求提供时钟信号，可以降低所述第一CLOCK BUFFER的功耗。
应当注意的是，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的部件或步骤。位于部件之前的单词“一”或“一个”不排除存在多个这样的部件。本发明可以借助于包括有若干不同部件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种服务器整机降低电磁辐射的控制方法，应用在连接到第一CLOCK BUFFER可控时钟输出通道的PCIE设备，其特征在于，包括：
对于任一在开机后就需要时钟信号的所述PCIE设备，则向控制该PCIE设备的时钟输出通道的所述第一CLOCK BUFFER的vOE#端口输入控制信号使时钟通道的使能端口设置输入低电平；
对于根据需求使用的所述PCIE设备，由控制芯片获取PCIE设备的在位状态，由所述控制芯片根据所述在位状态生成时钟信号通道的控制信号，所述控制芯片将时钟信号通道的控制信号发送给所述第一CLOCK BUFFER的vOE#端口，当PCIE设备在位时，所述控制芯片向所述第一CLOCK BUFFER的vOE#端口的输入信号使得时钟通道的使能端口输入低电平，当PCIE设备不在位时，所述控制芯片向所述第一CLOCK BUFFER的vOE#端口输入控制信号使得时钟通道的使能端口输入高电平；
所述第一CLOCK BUFFER的DIF_IN#和DIF_IN连接于第二CLOCK BUFFER的时钟信号通道，当第一CLOCK BUFFER的时钟信道不足时，由所述第二CLOCK BUFFER拓展第一CLOCKBUFFER的数量，所述第二CLOCK BUFFER的vOE#端口连接于所述控制芯片，由所述控制芯片向所述第二CLOCK BUFFER的vOE#端口发送第二CLOCK BUFFER的时钟通道的控制信号，所述第二CLOCK BUFFER的vOE#端口输入电平信号根据所述第二CLOCK BUFFER连接第一CLOCKBUFFER的时钟输出通道确定。
2.根据权利要求1所述的服务器整机降低电磁辐射的控制方法，其特征在于，所述PCIE设备存在在位信号端口时，将在位信号端口连接所述控制芯片的IO端口，所述控制芯片根据所述PCIE设备发出的在位信号判断所述PCIE设备的在位状态。
3.根据权利要求2所述的服务器整机降低电磁辐射的控制方法，其特征在于，对于未设置在位信号端口的PCIE设备，在PCIE设备的ROM中保存唯一的识别码，通过所述控制芯片轮询扫描以获取所述识别码，根据是否获取所述识别码判断所述PCIE设备的在位状态，如果获取所述识别码，则说明PCIE设备在位，如果未获取识别码，则说明PCIE设备不在位。
4.根据权利要求1所述的服务器整机降低电磁辐射的控制方法，其特征在于，将开机后就需要时钟信号的PCIE设备连接在所述第一CLOCK BUFFER特定的时钟通道，所述控制芯片向该时钟通道的vOE#端口输入控制信号使得时钟通道的使能端口输入低电平。
5.一种服务器整机降低电磁辐射的装置，其特征在于，包括控制芯片（1），所述控制芯片（1）电性连接至少一个第一CLOCK BUFFER（2），由所述控制芯片（1）向所述第一CLOCKBUFFER（2）发送时钟信号通道的控制信号，所述第一CLOCK BUFFER（2）的时钟信号通道电性连接PCIE设备（3），由所述第一CLOCK BUFFER（2）根据时钟通道控制信号向PCIE设备（3）提供时钟信号；
所述PCIE设备（3）电性连接所述控制芯片（1），由所述PCIE设备（3）向所述控制芯片（1）提供在位状态，所述控制芯片（1）根据所述在位状态发送所述时钟信号通道的控制信号；
其中，对于任一在开机后就需要时钟信号的所述PCIE设备，则向控制该PCIE设备的时钟输出通道的所述第一CLOCK BUFFER的vOE#端口输入控制信号使时钟通道的使能端口设置输入低电平；
对于根据需求使用的所述PCIE设备，由控制芯片获取PCIE设备的在位状态，由所述控制芯片根据所述在位状态生成时钟信号通道的控制信号，所述控制芯片将时钟信号通道的控制信号发送给所述第一CLOCK BUFFER的vOE#端口，当PCIE设备在位时，所述控制芯片向所述第一CLOCK BUFFER的vOE#端口的输入信号使得时钟通道的使能端口输入低电平，当PCIE设备不在位时，所述控制芯片向所述第一CLOCK BUFFER的vOE#端口输入控制信号使得时钟通道的使能端口输入高电平；
所述第一CLOCK BUFFER（2）的DIF_IN#和DIF_IN连接于第二CLOCK BUFFER（4）的时钟信号通道，当第一CLOCK BUFFER（2）的时钟信道不足时，由所述第二CLOCK BUFFER（4）拓展第一CLOCK BUFFER（2）的数量，所述第二CLOCK BUFFER（4）的vOE#端口连接于所述控制芯片（1），由所述控制芯片向所述第二CLOCK BUFFER（4）的vOE#端口发送第二CLOCK BUFFER的时钟通道的控制信号，所述第二CLOCK BUFFER的vOE#端口输入电平信号根据所述第二CLOCKBUFFER连接第一CLOCK BUFFER的时钟输出通道确定。
6.根据权利要求5所述的服务器整机降低电磁辐射的装置，其特征在于，所述控制芯片（1）为复杂可编程逻辑器和基板管理控制器中的任一种。
7.根据权利要求5所述的服务器整机降低电磁辐射的装置，其特征在于，对于设置在位信号输出的PCIE设备（3），所述控制芯片（1）电性连接对于PCIE设备（3）的在位信号端口；未设置在位信号输出的PCIE设备（3），在该PCIE设备（3）的ROM存储单元中写入识别码，所述识别码与PCIE设备（3）一一对应，所述控制芯片（1）通过IO口连接所述PCIE设备。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011235905.9A CN112306944B (zh) | 2020-11-06 | 2020-11-06 | 一种服务器整机降低电磁辐射的控制方法、装置及程序 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011235905.9A CN112306944B (zh) | 2020-11-06 | 2020-11-06 | 一种服务器整机降低电磁辐射的控制方法、装置及程序 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112306944A CN112306944A (zh) | 2021-02-02 |
| CN112306944B true CN112306944B (zh) | 2022-06-24 |
Family
ID=74326454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011235905.9A Active CN112306944B (zh) | 2020-11-06 | 2020-11-06 | 一种服务器整机降低电磁辐射的控制方法、装置及程序 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112306944B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114201000B (zh) * | 2021-12-27 | 2023-08-04 | 苏州浪潮智能科技有限公司 | 时钟控制方法、装置、电子设备及存储介质 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106527576A (zh) * | 2016-12-01 | 2017-03-22 | 郑州云海信息技术有限公司 | 一种pcie设备的时钟分离设计方法和系统 |
| CN109189203A (zh) * | 2018-08-15 | 2019-01-11 | 英业达科技有限公司 | 服务器节电系统及其节电方法 |
| CN109617622A (zh) * | 2018-12-28 | 2019-04-12 | 杭州迪普科技股份有限公司 | 降低框式设备电磁干扰的方法、装置、设备及存储介质 |
| CN111427809A (zh) * | 2020-03-09 | 2020-07-17 | 中国人民解放军海军航空大学青岛校区 | 皮秒级高精度定时同步高速互联背板 |
-
2020
- 2020-11-06 CN CN202011235905.9A patent/CN112306944B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106527576A (zh) * | 2016-12-01 | 2017-03-22 | 郑州云海信息技术有限公司 | 一种pcie设备的时钟分离设计方法和系统 |
| CN109189203A (zh) * | 2018-08-15 | 2019-01-11 | 英业达科技有限公司 | 服务器节电系统及其节电方法 |
| CN109617622A (zh) * | 2018-12-28 | 2019-04-12 | 杭州迪普科技股份有限公司 | 降低框式设备电磁干扰的方法、装置、设备及存储介质 |
| CN111427809A (zh) * | 2020-03-09 | 2020-07-17 | 中国人民解放军海军航空大学青岛校区 | 皮秒级高精度定时同步高速互联背板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112306944A (zh) | 2021-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101680932B (zh) | 具有用于验证外部接口的功能性的自测试特征的集成电路 | |
| CN115210589A (zh) | 一种芯片测试装置及测试方法 | |
| CN105279127A (zh) | 一种基于PCI或PCIe总线的FPGA程序下载系统及方法 | |
| EP4191905A1 (en) | Test method and device | |
| CN112306944B (zh) | 一种服务器整机降低电磁辐射的控制方法、装置及程序 | |
| CN105446847A (zh) | 一种arinc659总线的自动化测试系统及其方法 | |
| CN104516838A (zh) | 管理路径确定方法及装置 | |
| JP2019176367A (ja) | 移動端末試験装置、移動端末試験システムと移動端末試験方法 | |
| CN113077834A (zh) | 存储设备测试方法、装置、电视机以及存储介质 | |
| CN112256514B (zh) | Sdio接口的测试方法及装置、存储介质、终端 | |
| CN112860495A (zh) | 一种i2c从设备的调试方法、i2c主设备及存储介质 | |
| CN108681513B (zh) | I2c从地址生成装置及芯片 | |
| US20170277613A1 (en) | Multiple mode testing in a vector memory restricted test environment | |
| CN112858876A (zh) | 一种自适应的芯片自动化测试方法 | |
| CN116226008A (zh) | 端口地址配置器、配置方法及终端 | |
| CN113468027B (zh) | 监测器件地址管理方法及装置、基板管理控制器、设备 | |
| CN105142158A (zh) | 一种无线信道自动选择功能的测试系统及方法 | |
| CN114610549A (zh) | 一种串口闪存芯片测试系统和测试方法 | |
| Zhang et al. | Research on development of embedded uninterruptable power supply system for IOT-based mobile service | |
| KR200439053Y1 (ko) | 직렬통신 채널을 이용하여 프로세서와 상호작용하는재설정가능칩이 구비된 장치 및 시스템 | |
| CN117851306B (zh) | 一种运行模式的确定方法、芯片、芯片模组及存储介质 | |
| CN109857440A (zh) | 固件更新方法、服务器以及客户端 | |
| CN108513169A (zh) | 一种芯片下载启动程序的方法、芯片及液晶电视 | |
| CN115576765B (zh) | 一种测试方法、装置、电子设备及存储介质 | |
| CN113765827B (zh) | 一种交换机固件保护系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |