CN114610549A - 一种串口闪存芯片测试系统和测试方法 - Google Patents

Abstract

本发明公开一种串口闪存芯片测试系统和测试方法，在一具体实施方式中，该测试系统包括：上位机、可编程逻辑控制单元和载板；其中，载板上布置有用于承载待测芯片的检测工位；上位机连接所述可编程逻辑控制单元以及载板上的各检测工位，用于根据测试需求动态配置时钟并下发测试配置及指令；可编程逻辑控制单元用于执行上位机发送的测试指令，并对测试系统进行时序校准，以对与不同检测工位对应的各测试链路进行时序补偿。该实施方式通过可编程逻辑控制单元实现串口闪存测试指令收发功能，可将各个厂家的指令集进行统一映射到测试系统指令库，提高了系统兼容性，并便于移植和功能升级；同时能并行测试多个待测串口闪存芯片，提高了测试效率。

Description

一种串口闪存芯片测试系统和测试方法

技术领域

本发明涉及芯片测试技术领域，更具体地，涉及一种串口闪存芯片测试系统和测试方法。

背景技术

SPI flash(串口闪存)由于其接口简单、容量较大、读写速度快的优点，因而在市场上得到大量应用。芯片出厂前都要经过严格的测试，挑选出合格的芯片。SPI读写测试是此类flash必不可少的功能测试。现有测试技术方案主要是利用专用IP实现读写接口控制。由于SPI flash芯片高速读写测试对系统延时及PCB布线要求很高，使用现有方案主要有以下缺点：1.难以构建大型通用测试系统，导致成本升高，测试效率降低；2.测试链路较长时，SPI读写难以达到较高速率影响测试性能；3.不同厂家读写指令存在差异，使得现有方案兼容性不够。

发明内容

本发明的一个目的在于提供一种串口闪存芯片测试系统和测试方法，以解决现有技术存在的问题中的至少一个。

为达到上述目的，本发明采用下述技术方案：

本发明第一方面提供一种串口闪存芯片测试系统，该系统包括：

上位机、可编程逻辑控制单元和载板；其中，

所述载板上布置有用于承载待测芯片的检测工位；

所述上位机连接所述可编程逻辑控制单元以及载板上的各检测工位，用于根据测试需求动态配置时钟并下发测试配置及指令；

所述可编程逻辑控制单元用于执行上位机发送的测试指令，并对测试系统进行时序校准，以对与不同检测工位对应的各测试链路进行时序补偿。

可选地，所述可编程逻辑控制单元包括：处理器、时序管理子单元和时钟管理子单元；

所述处理器与上位机通讯，用于动态配置时序管理子单元，并与所述时序管理子单元配合执行上位机发送的测试配置及指令；

所述时序管理子单元与处理器以及上位机通讯，用于对不同检测工位待测芯片的测试链路进行时序补偿；

所述时钟管理子单元通过与上位机通讯对测试系统时钟进行动态配置。

可选地，所述时序管理子单元包括：时序控制管理子单元、时序调整子单元以及读写控制子单元；

所述时序控制管理子单元用于对上位机的测试配置及指令进行解析，以管理测试指令、时序调整参数和返回测试指令执行结果；

读写控制子单元分别与所述时序控制管理子单元和时钟调整子单元通讯，用于根据测试配置及指令生成对应的时序信号以及执行上位机下发的测试指令；

所述时序调整子单元分别与所述读写控制子单元以及载板上的各检测工位通讯，用于根据接收到的时序调整参数动态调整所述读写控制子单元发出的时讯信号，以实现对不同检测工位待测芯片的测试链路的时序补偿。

可选地，所述可编程逻辑控制单元还包括：总线互联单元，所述上位机、可编程控制单元以及载板通过总线互联单元通讯，以实现测试系统的高速数据总线互联及外设总线互联。

可选地，所述测试系统还包括：接口转换电路单元；

所述可编程逻辑单元还包括接口转换电路单元配置接口；

所述上位机通过接口转换电路单元配置接口动态配置所述接口转换电路单元。

本发明第二方面提供一种使用本发明第一方面所述的测试系统执行串口闪存芯片测试的方法，该方法包括：

使用测试结果达标的芯片作为标准芯片对测试系统进行时序校准；

对待测芯片进行指令测试。

可选地，所述对测试系统进行时序校准的步骤包括：

在各测试工位放置测试结果达标的标准芯片；

根据测试规格书配置各标准芯片的SPI时钟速率，根据标准芯片供电要求对标准芯片上电；

获取各标准芯片的ID信息和时序配置参数；

判断读取的ID信息是否正确；

若正确，则保存当前的时序配置参数，该检测工位的时序校准完成；

若不正确，则废弃当前时序配置参数；

待所有检测工位的时序校准流程完成后，选取最宽时序窗口中值作为时序配置参数。

可选地，所述方法还包括：对待测芯片进行指令测试前，对测试系统进行初始化处理，以便为测试系统配置正确的时钟信号和时序配置参数。

可选地，所述对待测芯片进行测试的步骤包括：

将待测芯片上料至各测试工位，对待测芯片上电；

读取待测芯片ID信息并判断待测芯片ID信息是否正确；

若待测芯片ID信息正确，则执行待测芯片的测试操作；

若待测芯片ID信息读取错误，则反馈当前测试状态；

获取各待测芯片的测试结果，待获取载板上所有待测芯片的测试结果后结束测试。

本发明的有益效果如下：

本发明针对目前现有的问题，制定一种串口闪存芯片测试系统和测试方法，本发明通过可编程逻辑控制单元实现串口闪存测试指令收发功能，可以将各个厂家的指令集进行统一映射到测试系统指令库，大大提高了系统兼容性；同时能并行测试多个待测串口闪存芯片，大大提高了测试效率；同时具有便于移植和功能升级的优点。

附图说明

下面结合附图对本发明的具体实施方式作进一步详细的说明。

图1示出本发明的一个实施例所述测试系统的结构示意图。

图2示出本发明的一个实施例所述测试方法的流程图。

图3示出本发明实施例中S10的具体步骤流程图。

图4示出本发明实施例中S102的具体步骤流程图。

图5示出本发明实施例中步骤S20的具体步骤流程图。

图6示出本发明实施例中步骤S200的具体步骤流程图。

图7示出本发明实施例中步骤S201的具体步骤流程图。

图8示出本发明的另一个实施例所述的一种计算机设备的结构示意图。

具体实施方式

为了更清楚地说明本发明，下面结合优选实施例和附图对本发明做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本发明的保护范围。

如图1所示，本发明的一个实施例提供了一种串口闪存芯片测试系统，该系统包括：上位机101、可编程逻辑控制单元102和载板112；其中，所述载板112上布置有用于承载待测芯片的检测工位；所述上位机101连接所述可编程逻辑控制单元102以及载板112上的各检测工位，用于根据测试需求动态配置时钟并下发测试配置及指令；所述可编程逻辑控制单元102用于执行上位机发送的测试指令，并对测试系统进行时序校准，以对与不同检测工位对应的各测试链路进行时序补偿。

其中，所述上位机101可以为计算机，具有根据待测芯片的测试需求动态配置测试系统的时钟、向可编程逻辑控制单元下发测试配置及指令，以及将测试结果和数据读回并生成测试报告的功能。载板112用于放置串口闪存芯片1121，其中串口闪存芯片1121可以为测试结果达标的串口闪存芯片或者为待测的串口闪存芯片，载板112上布置有用于承载测试结果达标的串口闪存芯片或者待测的串口闪存芯片的多个检测工位，不同检测工位对应的测试链路的延时不尽相同，由于高速串口传输对信号完整性和延时有很高要求，为提高测试稳定性，本发明实施例提供的串口闪存芯片测试系统会在量产测试前用测试结果达标的串口闪存芯片对测试系统进行时序校准，从而可以对与不同检测工位对应的测试链路进行时序补偿，即可以对不同的测试链路实现时序动态匹配控制，提高串口闪存芯片的高速测试传输可靠性。

本发明实施例提供的串口闪存芯片测试系统，通过可编程逻辑控制单元实现串口闪存测试指令收发功能，可以将各个厂家的指令集进行统一映射到测试系统指令库，大大提高了系统兼容性；同时能并行测试多个待测串口闪存芯片，大大提高了测试效率；同时具有便于移植和功能升级的优点。

在一个具体示例中，如图1所示，所述可编程逻辑控制单元102包括：处理器103、总线互联单元104、双端口RAM单元105、时序管理子单元和时钟管理子单元109，其中，时序管理子单元包括：时序控制管理子单元106、时序调整子单元107以及读写控制子单元108。

所述处理器103与上位机101通讯，所述处理器103采用软核处理器或者硬核处理器，可以动态配置时序管理子单元，并与所述时序管理子单元配合执行上位机101发送的测试配置及指令。

所述时序管理子单元与处理器103以及上位机101通讯，用于对与不同检测工位对应的各测试链路进行时序补偿。

所述时序控制管理子单元106用于对上位机101的测试配置及指令进行解析，以管理测试指令、时序调整参数和返回测试指令执行结果。

所述时序调整子单元107分别与所述读写控制子单元108以及载板112上的各检测工位通讯，用于根据接收到的时序调整参数动态调整所述读写控制子单元108发出的时讯信号，以实现对不同检测工位待测芯片的测试链路的时序补偿。

读写控制子单元108分别与所述时序控制管理子单元106和时钟调整子单元107通讯，用于根据测试配置及指令生成对应的时序信号以及执行上位机下发的测试指令。

所述时钟管理子单元109通过与上位机101通讯对测试系统时钟进行动态配置。

在一个具体示例中，如图1所示，所述上位机101、可编程控制单元102以及载板112通过总线互联单元104通讯，以实现测试系统的高速数据总线互联及外设总线互联。

在一个具体示例中，如图1所示，所述上位机101和双端口RAM单元105通过总线互联单元104通讯，以实现测试系统的缓存串口读写数据，当上位机下发读指令或写指令时，使得其读数据或写数据缓存至双端口RAM单元105。

在一个具体示例中，如图1所示，所述测试系统还包括：接口转换电路单元111；所述可编程逻辑单元102还包括接口转换电路单元配置接口110；所述上位机101通过接口转换电路单元配置接口110动态配置所述接口转换电路单元111，实现对各检测工位的接口电压的动态配置，提升测试系统的灵活性并扩展测试系统的应用范围。

与上述实施例提供的串口闪存芯片测试系统相对应，本发明的一个实施例还提供一种利用上述串口闪存芯片测试系统执行串口闪存芯片测试的方法，如图2所示，该方法包括：

S10、使用测试结果达标的芯片作为标准芯片对测试系统进行时序校准。

在一个具体示例中，该测试系统可一次性测试多个待测的串口闪存芯片，当一次性测试多个待测的串口闪存芯片时，首先需要使用多个测试结果达标的标准芯片对测试系统进行时序校准。

在一个具体示例中，如图3所示，所述步骤S10包括：

S100、在各测试工位放置测试结果达标的标准芯片。

S101、根据测试规格书配置各标准芯片的SPI时钟速率，根据标准芯片供电要求对标准芯片上电。

S102、获取各标准芯片的ID信息和时序配置参数。

在一个具体示例中，如图4所示，步骤S102包括：

S1021、上位机101发送读取各标准芯片的ID信息和时序配置参数的指令至时序控制管理子单元106，并触发处理器103产生中断；

S1022、处理器103接收到中断，将读取各标准芯片的ID信息指令发送至读写控制子单元108，等待读回；

S1023、读写控制子单元108执行读取各标准芯片的ID信息指令，读回各标准芯片的ID信息缓存至双端口RAM单元105，处理器103发送中断通知上位机101读取各标准芯片的ID信息指令执行完成。

S103、判断读取的ID信息是否正确；

若正确，则保存当前的时序配置参数，该检测工位的时序校准完成；

若不正确，则废弃当前时序配置参数。

S104、待所有检测工位的时序校准流程完成后，选取最宽时序窗口中值作为时序配置参数。

需要说明的是，受实际电路中布线影响，不同串口数据通道时序可能存在一定差别，时序配置值的选取可根据实际测试结果进行调整。

在一个具体示例中，在步骤S20之前，所述方法还包括：对测试系统进行初始化处理，以便为测试系统配置正确的时钟信号和时序配置参数。

S20、对待测芯片进行指令测试。

在一个具体示例中，如图5所示，所述步骤S20包括：

S200、将待测芯片上料至各测试工位，对待测芯片上电。

在一个具体示例中，如图6所示，所述步骤S200包括：

S2001、给待测芯片配置SPI时钟速率和最佳时序参数。

其中，SPI时钟速率为测试规格书中要求的SPI时钟速率，最佳时序参数为时序校准获取的最宽时序窗口中值，保证SPI传输有足够的时序裕量；

S2002、在各测试工位放置待测芯片保证接触可靠，按照待测芯片供电要求，配置SPI接口电路电压给待测芯片上电。

S201、读取待测芯片ID信息并判断待测芯片ID信息是否正确；

若待测芯片ID信息正确，则执行待测芯片的测试操作；

若待测芯片ID信息读取错误，则反馈当前测试状态。

在一个具体示例中，如图7所示，步骤S201包括：

S2011、上位机101根据测试需求发送测试指令和空周期数至时序控制管理子单元106的指定寄存器，并产生中断通知处理器103，如果有写指令则将待写入数据写入双端口RAM单元105；

S2012、处理器103接收到中断后先向读写控制子单元108发送待测芯片ID信息指令，等待读回；

S2013、处理器103判断读回ID信息是否正确，若正确，则执行待测芯片的测试操作；若否，则反馈当前测试状态。

在一个具体示例中，所述步骤S2013中的执行待测芯片的测试操作包括：

处理器103解析上位机101测试指令，映射测试指令至读写控制子单元108；

读写控制子单元108发送指令并根据不同指令执行相应动作；

时序控制管理子单元106的状态寄存器返回测试状态并发出中断至上位机101；

上位机101收到中断后读取测试结果；

S202、获取各待测芯片的测试结果，待获取载板上所有待测芯片的测试结果后结束测试。

本发明实施例中提供的串口闪存芯片测试的方法，进行了串口闪存芯片单次指令测试流程，其中针对闪存擦除、读写指令执行耗时较长，而读取芯片的ID信息耗时很短，在执行这些命令之前，读取各标准芯片的ID信息很有必要，可以为不合格芯片测试节约大量时间。

如图8所示，本发明的另一个实施例提供的一种计算机设备的结构示意图。图8显示的计算机设备12仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。

如图8所示，计算机设备12以通用计算设备的形式表现。计算机设备12的组件可以包括但不限于：一个或者多个处理器或者处理单元16，系统存储器28，连接不同系统组件(包括系统存储器28和处理单元16)的总线18。

总线18表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构(ISA)总线，微通道体系结构(MAC)总线，增强型ISA总线、视频电子标准协会(VESA)局域总线以及外围组件互连(PCI)总线。

计算机设备12典型地包括多种计算机系统可读介质。这些介质可以是任何能够被计算机设备12访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。

系统存储器28可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器(RAM)30和/或高速缓存存储器32。计算机设备12可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统34可以用于读写不可移动的、非易失性磁介质(图8未显示，通常称为“硬盘驱动器”)。尽管图8中未示出，可以提供用于对可移动非易失性磁盘(例如“软盘”)读写的磁盘驱动器，以及对可移动非易失性光盘(例如CD-ROM，DVD-ROM或者其它光介质)读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线18相连。存储器28可以包括至少一个程序产品，该程序产品具有一组(例如至少一个)程序模块，这些程序模块被配置以执行本发明各实施例的功能。

具有一组(至少一个)程序模块42的程序/实用工具40，可以存储在例如存储器28中，这样的程序模块42包括但不限于操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块42通常执行本发明所描述的实施例中的功能和/或方法。

计算机设备12也可以与一个或多个外部设备14(例如键盘、指向设备、显示器24等)通信，还可与一个或者多个使得用户能与该计算机设备12交互的设备通信，和/或与使得该计算机设备12能与一个或多个其它计算设备进行通信的任何设备(例如网卡，调制解调器等等)通信。这种通信可以通过输入/输出(I/O)接口22进行。并且，计算机设备12还可以通过网络适配器20与一个或者多个网络(例如局域网(LAN)，广域网(WAN)和/或公共网络，例如因特网)通信。如图8所示，网络适配器20通过总线18与计算机设备12的其它模块通信。应当明白，尽管图8中未示出，可以结合计算机设备12使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。

处理器单元16通过运行存储在系统存储器28中的程序，从而执行各种功能应用以及数据处理，例如实现本发明实施例所提供的一种串口闪存芯片测试的方法。

本发明的另一个实施例提供了一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行时实现：

S10、使用测试结果达标的芯片对测试系统进行时序校准；

S20、对待测芯片进行指令测试。

在实际应用中，所述计算机可读存储介质可以采用一个或多个计算机可读的介质的任意组合。计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质。计算机可读存储介质例如可以是但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机存取存储器(RAM)、只读存储器(ROM)、可擦式可编程只读存储器(EPROM或闪存)、光纤、便携式紧凑磁盘只读存储器(CD-ROM)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本实施例中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。

计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。

计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、电线、光缆、RF等等，或者上述的任意合适的组合。

可以以一种或多种程序设计语言或其组合来编写用于执行本发明操作的计算机程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如Java、Smalltalk、C++，还包括常规的过程式程序设计语言—诸如“C”语言或类似的程序设计语言。程序代码可以完全地在用户计算机上执行、部分地在用户计算机上执行、作为一个独立的软件包执行、部分在用户计算机上部分在远程计算机上执行、或者完全在远程计算机或服务器上执行。在涉及远程计算机的情形中，远程计算机可以通过任意种类的网络——包括局域网(LAN)或广域网(WAN)—连接到用户计算机，或者，可以连接到外部计算机(例如利用因特网服务提供商来通过因特网连接)。

显然，本发明的上述实施例仅仅是为清楚地说明本发明所作的举例，而并非是对本发明的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本发明的技术方案所引伸出的显而易见的变化或变动仍处于本发明的保护范围之列。

Claims (9)

1.一种串口闪存芯片测试系统，其特征在于，该系统包括：

上位机、可编程逻辑控制单元和载板；其中，

所述载板上布置有用于承载待测芯片的检测工位；

所述上位机连接所述可编程逻辑控制单元以及载板上的各检测工位，用于根据测试需求动态配置时钟并下发测试配置及指令；

所述可编程逻辑控制单元用于执行上位机发送的测试指令，并对测试系统进行时序校准，以对与不同检测工位对应的测试链路进行时序补偿。

2.根据权利要求1所述的测试系统，其特征在于，所述可编程逻辑控制单元包括：处理器、时序管理子单元和时钟管理子单元；

所述处理器与上位机通讯，用于动态配置时序管理子单元，并与所述时序管理子单元配合执行上位机发送的测试配置及指令；

所述时序管理子单元与处理器以及上位机通讯，用于对不同检测工位待测芯片的测试链路进行时序补偿；

所述时钟管理子单元通过与上位机通讯对测试系统时钟进行动态配置。

3.根据权利要求2所述的测试系统，其特征在于，所述时序管理子单元包括：时序控制管理子单元、时序调整子单元以及读写控制子单元；

所述时序控制管理子单元用于对上位机的测试配置及指令进行解析，以管理测试指令、时序调整参数和返回测试指令执行结果；

读写控制子单元分别与所述时序控制管理子单元和时钟调整子单元通讯，用于根据测试配置及指令生成对应的时序信号以及执行上位机下发的测试指令；

所述时序调整子单元分别与所述读写控制子单元以及载板上的各检测工位通讯，用于根据接收到的时序调整参数动态调整所述读写控制子单元发出的时讯信号，以实现对不同检测工位待测芯片的测试链路的时序补偿。

4.根据权利要求1～3任一所述的测试系统，其特征在于，所述可编程逻辑控制单元还包括：总线互联单元，所述上位机、可编程控制单元以及载板通过总线互联单元通讯，以实现测试系统的高速数据总线互联及外设总线互联。

5.根据权利要求2或3所述的测试系统，其特征在于，

所述测试系统还包括：接口转换电路单元；

所述可编程逻辑单元还包括接口转换电路单元配置接口；

所述上位机通过接口转换电路单元配置接口动态配置所述接口转换电路单元。

6.一种使用权利要求1-5中任一项所述的测试系统执行串口闪存芯片测试的方法，其特征在于，该方法包括：

使用测试结果达标的芯片作为标准芯片对测试系统进行时序校准；

对待测芯片进行指令测试。

7.根据权利要求6所述的测试方法，其特征在于，所述对测试系统进行时序校准的步骤包括：

在各测试工位放置测试结果达标的标准芯片；

根据测试规格书配置各标准芯片的SPI时钟速率，根据标准芯片供电要求对标准芯片上电；

获取各标准芯片的ID信息和时序配置参数；

判断读取的ID信息是否正确；

若正确，则保存当前的时序配置参数，该检测工位的时序校准完成；

若不正确，则废弃当前时序配置参数；

待所有检测工位的时序校准流程完成后，选取最宽时序窗口中值作为时序配置参数。

8.根据权利要求6所述的测试方法，其特征在于，所述方法还包括：对待测芯片进行指令测试前，对测试系统进行初始化处理，以便为测试系统配置正确的时钟信号和时序配置参数。

9.根据权利要求8所述的测试方法，其特征在于，所述对待测芯片进行测试的步骤包括：

将待测芯片上料至各测试工位，对待测芯片上电；

读取待测芯片ID信息并判断待测芯片ID信息是否正确；

若待测芯片ID信息正确，则执行待测芯片的测试操作；

若待测芯片ID信息读取错误，则反馈当前测试状态；

获取各待测芯片的测试结果，待获取载板上所有待测芯片的测试结果后结束测试。

Images