CN1757193B - 高速串行接收器的自动眼形图老化测试技术 - Google Patents

高速串行接收器的自动眼形图老化测试技术 Download PDF

Info

Publication number
CN1757193B
CN1757193B CN2004800060045A CN200480006004A CN1757193B CN 1757193 B CN1757193 B CN 1757193B CN 2004800060045 A CN2004800060045 A CN 2004800060045A CN 200480006004 A CN200480006004 A CN 200480006004A CN 1757193 B CN1757193 B CN 1757193B
Authority
CN
China
Prior art keywords
transmitter
receiver
compensation value
test pattern
pattern signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2004800060045A
Other languages
English (en)
Other versions
CN1757193A (zh
Inventor
T·塔朗戈
T·布利克利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1757193A publication Critical patent/CN1757193A/zh
Application granted granted Critical
Publication of CN1757193B publication Critical patent/CN1757193B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明的实施例涉及高速串行接收器的自动老化测试技术。发送控制器耦联串行接口电路的发送器。该发送器耦联串行接口电路的接收器。发送控制器包括存储器，用于储存电流补偿值或阻抗补偿值中的一个，还包括排序逻辑，动态地将电流补偿值或阻抗补偿值中的一个排序至发送器。发送器响应电流补偿值或阻抗补偿值中动态排序的一个而产生老化测试图案信号，发送给接收器，以便测试该接收器。

Description

高速串行接收器的自动眼形图老化测试技术
技术领域
本发明的实施例涉及串行接口领域。更特别地，本发明的实施例涉及高速串行接收器的自动眼图老化测试技术。
背景技术
随着计算机设备和系统不断进步并变得更加复杂，用于在计算机系统的不同部件间传输数据的有用且高效的技术，在计算机系统设计和实现中已变得越来越关键。特别是用于增大在输入/输出(I/O)设备和计算机系统的相应接口间的数据传输率的技术，正在不断开发，以改进计算机系统的整体性能。
尤其是在计算机行业有一股强大的推力来发展串行接口，其正以不断增大的比特率来发送和接收数据。在本领域中众所周知，串行接口用于两个设备间(如计算机系统和I/O接口间)的串行通信，其中一次只能传输一位。例如，计算机通常包含许多不同串行接口端口，其服从各种不同的标准。串行端口被认为是通用接口，其可用于和几乎任何类型的设备对接。
然而，随着不断增大的串行接口比特率的出现，有一个相应增长的对于测试这些串行接口健壮性的更复杂技术的需求。例如，对跳动和大电压幅度变化的容限，是串行接口的两个具体特性，对其性能至关重要，但很难测试，因为其必须在很高速下测试，而采用的测试方法不能对其性能造成任何损害。使事情进一步复杂化的是用于测试这些串行接口的典型的大量制造环境不是非常精密的，不能提供真正测试这些性能所需的高速分析。
例如，目前一种静态测试串行接口接收器对跳动的容限的方法是利用一外部跳动注入模块(JIM)将跳动注入传输信号中。该跳动注入模块必须和串行接口一起置于测试负载板上，并被调谐从而提供一定量的跳动给接收器。在另一方法中，采用外部图案发生器，其能够使其发给接收器的传输图案跳动。不幸的是，现在测试串行接口接收器对跳动、电压幅度变化和其它条件的容限的方法有些繁琐，其涉及许多不同操作和外部测试模块。
附图说明
图1示出一例具有高速串行接口的计算机系统配置的局部框图。
图2是示出根据本发明一实施例的一例结构框图，该结构可用来实现高速串行接口接收器的自动老化测试技术。
图3是示意电路图，示出根据本发明一实施例的发送控制器及它与发送器和接收器的关系的更详细例子。
图4是一简化的图形，示出根据本发明一实施例的通过自动老化测试技术对发送器信号的转换速率和电压电平的控制。
图5A是无自动眼形老化发送给接收器的发送器测试图案信号的图形表示。
图5B是根据本发明一实施例的由发送器发给接收器的老化发送器测试图案信号的图形表示，该信号利用自动眼形老化测试技术已被老化，其中老化的发送器测试图案信号形成眼形老化测试图案信号.
具体实施方式
在以下描述中，将详细描述本发明的各个实施例。但是，包括这样的细节以便于对本发明的理解，并描述采用本发明的示例性实施例。此细节不应用来将本发明限制于所描述的个别实施例中，因为其它的更改和实施例是可能的，而同时又属于本发明的领域内。而且，尽管阐述了许多细节以提供对本发明实施例的透彻理解，但显然对本领域熟练人员而言，为实践本发明的此实施例并不需该具体细节。在其它情况下，诸如众所周知的方法、数据类型、协议、流程、部件、电子结构和电路的细节不予详细描述，或者将以框图显示，以免使本发明变得难懂。而且，将以详细的实施例来描述本发明的实施例，但可用硬件、软件、固件、中间件或其结合来实现。
本发明的实施例涉及高速串行接口电路中的高速串行接收器的自动老化测试技术。更特别地，包含在高速串行接口电路中的发送控制器耦联串行接口电路的发送器。发送器耦联串行接口电路的接收器。发送控制器包括电流补偿值存储器和阻抗补偿值存储器，各自用于储存电流补偿值和/或阻抗补偿值，还包括排序逻辑，动态地将电流补偿值和/或阻抗补偿值排序至发送器。电流补偿值、阻抗补偿值，以及排序逻辑动态排序该值的速率都可编程，例如，作为测试进程的一部分。发送器响应动态排序的电流和/或阻抗补偿值而产生老化测试图案信号，传输给接收器，以便测试接收器。
图1示出一例具有高速串行接口的计算机系统配置的局部框图。系统配置100包括至少一个处理器101，例如中央处理单元(CPU)，存储器控制中心(MCH)111，系统存储器装置113，和输入/输出(I/O)控制中心(ICH)131。MCH111和ICH131的结合体有时命名为芯片组102。芯片组102可为一个或多个集成电路芯片，其充当中心或核心，用于计算机系统100的处理器和其它部件间的数据传输。此外，计算机系统可包括附加部件(未显示)如协同处理器、调制解调器等等，其只是计算机系统一个很基本的例子。
CPU101通过前端总线(FSB)103耦联MCH111，而MCH111通过中心链路(HubLink)122(有时称作后端总线)耦联ICH131。MCH111执行通常称作“北桥功能”的功能，ICH131执行通常称作“南桥功能”的功能。
对本说明书来说，词“处理器”或“CPU”指任何能够执行一系列指令的机器，其应包括但不局限于通用微处理器、专用微处理器、专用集成电路(ASIC)、多媒体控制器、信号处理器和微控制器等。在一实施例中，CPU101是通用微处理器，其能够执行Intel架构指令集。例如，CPU101可为PENTIUM系列处理器中的一个，或CELERON系列处理器中的一个。
CPU101、ICH131和其它部件经由MCH111访问系统存储器装置113。在一实施例中，MCH111负责为所有以系统存储器装置113为目标的存储操作服务。MCH111可为独立单元、芯片组的集成部分或某些更大单元的一部分，其控制各种系统部件和系统存储器装置113间的接口。
系统存储器装置113可包括任何适于储存数据信息的存储器件，例如静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)，以及双倍数据速率(DDR)SDRAM或DRAM等.因此在一实施例中，系统存储器装置113包含易失性存储器.此外，系统存储器装置113也可包括非易失性存储器，例如只读存储器(ROM)(例如包括基本输入/输出系统(BIOS)ROM).
ICH131提供MCH111和各种I/O设备、接口和端口间的接口控制，I/O设备、接口和端口可包括外围部件互连(PCI)槽和PCI程序模块(agents)133，用于利用标准网络协议与网络进行通信的网络接口134，至少一个USB端口135，至少一个集成驱动器(IDE)电子接口137(例如用于硬盘驱动器)，和个少一个I/O设备152耦联其上的至少一个高速串行接口150。此外，其它I/O接口139可通过之前描述的接口或其它类型接口来耦联到ICH131。应当理解为，有很多种不同类型的I/O设备。I/O设备的例子可包括任何执行I/O功能的I/O设备。例如，I/O设备可包括监视器、键盘、调制解调器、打印机、存储设备(例如光盘ROM(CD ROM)、数字化视频光盘(DVD)、硬盘、软盘等)或任何其它类型I/O设备，例如输入设备控制器(鼠标、轨迹球、定位设备)，媒体卡(例如音频、视频、图形)等。
串行接口150可为一种高速串行接口。不同类型的高速串行接口的例子包括高速串行接口，如串行先进技术附加装置(SATA)类接口，外围部件互连(PCI)高速类接口等。应当理解为，高速串行接口150可和任何类型的高速串行接口兼容。此外，高速串行接口150包括实现串行接口接收器的自动眼形老化测试技术的逻辑，这将在以下更详细讨论。
本领域熟练人员应当理解为，图1的计算机系统配置100只是一例基本计算机系统。此外，本领域熟练人员会认识到图1所示的示例环境并非旨在限制本发明的实施例。
尽管以下个别实施例中将描述本发明的各方面和各种功能部件，但应当理解为，这些方面和功能可用硬件、软件、固件、中间件或其组合来实现。
本发明的实施例涉及高速串行接口电路中的高速串行接收器的自动老化测试技术。特别地，包含在高速串行接口电路中的发送控制器耦联串行接口电路的发送器。该发送器耦联串行接口电路的接收器。发送控制器包括一电流补偿值存储器和一阻抗补偿值存储器，分别用于储存电流补偿值和/或阻抗补偿值，还包括排序逻辑，动态地将电流补偿值和/或阻抗补偿值排序至发送器。电流补偿值、阻抗补偿值以及排序逻辑动态排序这些值的速率都可编程，例如，作为测试进程的一部分。发送器响应动态排序的电流和/或阻抗补偿值而产生一老化测试图案信号，传输给接收器，便于测试接收器。
本发明的实施例特别涉及高速串行接口中的高速串行接收器的自动老化测试技术。此外，在此描述的本发明的实施例涉及一种方法及相应的结构，其用以实现用于界定(margin)高速串行接收器容限以测试接收器的自动眼形老化测试技术。这些技术可通过控制发送器的电流和阻抗补偿机构，以突出传输串行比特流测试图案信号的时间和幅度特性来实现，其可用来界定串行接口接收器对跳动和幅度变化(例如电压摆幅)的容限。
现参照图2，图2是一例根据本发明一实施例的结构框图，其可用于实现高速串行接口接收器的自动老化测试技术。如图2所示，在一实施例中，可选地包含在动态接收器测试器装置206中的发送控制器204，可集成在高速串行接口电路202中。高速串行接口电路202包括高速发送器210，用于传输数据，以及高速接收器212，用于接收数据。
如图2所示，发送控制器204耦联串行接口电路202的发送器210。此外，发送器210直接耦联串行接口电路202的接收器212，也通过动态接收器测试器206耦联接收器212。
特别观察发送控制器204，发送控制器204包括存储器，用于储存电流补偿值或阻抗补偿值中的一个或两者.特别是在一实施例中，发送控制器204包括一电流补偿值存储器216，用于储存电流补偿值，以及阻抗补偿值存储器218，用于储存阻抗补偿值.该阻抗和电流补偿值可直接耦联到发送器210的补偿逻辑.特别地，储存在阻抗补偿值存储器218中的阻抗补偿值可耦联发送器210的阻抗补偿电路221，而储存在电流补偿值存储器216中的电流补偿值可耦联发送器210的电流补偿电路223.这样，发送控制器204旁路了发送器210的正常补偿逻辑226.
发送控制器还包括排序逻辑230，用于动态地将电流补偿值和/或阻抗补偿值中的一个或两者排序至发送器210。阻抗补偿值路由选择至发送器210的阻抗补偿电路221，电流补偿值路由选择至发送器210的电流补偿电路223。以下将更详细讨论的是，发送器210响应动态排序的电流补偿值和/或阻抗补偿值而产生老化的测试图案信号，传输给接收器212，以便测试接收器。在一实施例中，老化测试图案信号形成眼形老化测试图案信号。
在一实施例中，如图2所示，动态接收器测试器206包含比较器234。利用发送控制器204，排序逻辑230可动态地将顺序的电流补偿值和阻抗补偿值分别排序至发送器210中原有的阻抗补偿电路221和原有的电流补偿电路223，而旁路正常补偿逻辑226，以便控制被传输给接收器以测试接收器的老化发送器测试图案信号的强度和阻抗。应当理解为，电流补偿值、阻抗补偿值，以及排序逻辑动态排序这些值的速率都可编程，例如，作为测试进程的一部分。例如跳动频率可通过编程写入排序逻辑230中的排序速率来控制。
老化发送器测试图案信号也直接送到比较器234中。这样，比较器234可比较从发送器210直接发来的老化发送器测试图案信号236和实际由接收器212接收的接收到的老化测试图案信号240，以便测试接收器212能否准确读出发送给它的串行数据。
尽管图2示出比较器234作为动态接收器测试器206的部分，且老化发送器测试图案信号236和接收到的老化测试图案信号240都通过动态接收器测试器206路由选择，但应当理解为，包括比较器和测试图案路由选择的功能可包括在串行接口电路202的其它部分或测试设备(例如负载板或测试卡)中。
为了测试串行接口电路202中的接收器212，阻抗补偿值、电流补偿值和排序逻辑速率可为从测试设备发送给发送控制器204的预设测试图案250的一部分。该预设测试图案250可包括储存在阻抗补偿值存储器218中的阻抗补偿值和/或储存在电流补偿值存储器216中的电流补偿值，也包括排序速率。如前所述，这些补偿值然后通过排序逻辑230分别动态排序至发送器的电流和阻抗补偿电路221和223中，产生老化发送器测试图案(例如眼形老化测试图案)，以便测试接收器212。
例如，在图2中，串行接口电路202示为正在测试器252(例如负载板或测试卡)上测试。测试器252可产生预设的测试图案250，以便测试接收器212。例如，串行接口电路202的接收器212可用于设计有效性或在大量制造中作为测试屏来加以测试。
现参照图3，图3是示意电路图，示出根据本发明一实施例的发送控制器及其与发送器和接收器关系的更具体的例子.如图3所示，发送控制器302包括电流补偿值存储器216，其含有电流补偿值寄存器阵列306，用于储存电流补偿值1-n，以及阻抗补偿值存储器218，其含有阻抗补偿值寄存器阵列306，用于储存阻抗补偿值1-n.此外，电流补偿值寄存器阵列306和阻抗补偿值寄存器阵列308的各个寄存器分别耦联到多路转换器310和多路转换器312.排序逻辑320依次耦联到各个多路转换器310和312，以便将来自发送控制器302的电流和/或阻抗补偿值的一个或两者都(以预编程的速率)分别动态排序至发送器210的电流和阻抗补偿电路.这样，由发送器210产生了老化测试图案信号，传输给接收器212，以便测试接收器.
特别地，电路补偿寄存器阵列306中的电流补偿值被动态排序至发送器210中的发送电流源315(即Icomp)。发送电流源315响应动态排序的电流补偿值而产生基于电流的老化测试图案信号，其通过发送开关晶体管317和导线320传输至接收器212的接收器终端模块322和差分放大器324中。
类似地，除电流补偿值之外，阻抗或电阻补偿值可被从阻抗补偿值寄存器阵列308动态排序至发送器210的可变电阻器332和334(即终端电阻)中。通过动态排序阻抗补偿值以调节可变电阻器332和334(即Rcomp)，可将老化测试图案信号(如眼形老化测试图案信号)通过导线320和321送至接收器212的接收器终端322和差分放大器324中。此外，阻抗补偿值也可直接路由选择给接收器终端322，以便确保不存在阻抗不匹配。
相应地，在图3所示实施例中，用于预设测试图案的值可分别编程写入电流补偿值寄存器阵列306和/或阻抗补偿值寄存器阵列308中的一个或两者，其相当于将一连串电流和/或阻抗值分别动态施加给发送器电流源315和/或发送器终端电阻332和334。特别地，排序逻辑320通过各自的多路转换器310和312，以一预编程的排序速率，使这些电流补偿值和/或阻抗补偿值分别动态施加给发送器电流源315和/或发送器终端电阻332和334，而旁路发送器210的正常补偿逻辑。应当指出，该技术可用于多种发送器设计，只要其包括可变电流源和可变传输阻抗。
电流和/或阻抗值以一预设排序速率循环的作用是发送信号转换速率和电压电平得到控制，以产生老化测试图案信号。
现转入图4，图4是一简化的图形，示出根据通过自动眼形老化测试技术对发送器信号的转换速率和电压电平的控制，如前所述。基于电流和/或阻抗补偿值增大或减小，所发送的信号402的边沿会被外推或内拉且最大电压电平会上升或下降。随着时间推移，其导致所发送的信号402的眼形404在垂直方向(电压)和水平方向(时间)上都减低。然而若电流和/或电阻值改变太多，则所发送的信号402将老化至进入无效区域406内一点，无效区域406是接收器不能准确采样串行数据(即识别“1”和“0”)的区域。
现参照图5A，图5A是发送给接收器而无自动眼形老化的发送器测试图案信号的图形表示。如图5A所示，从发送器至接收器的发送信号有一额定量跳动504(大约113皮秒)和一额定量的电压幅度变化506。这样，来自发送器的测试图案信号502具有有效可采样数据的大眼510。可采样数据的眼510之外的阴影区域512不能被接收器采样。应当理解为，在此情况下还未采用之前所述的自动眼形老化测试技术。
另一方面，现转入图5B，根据本发明一实施例，图5B是由发送器发送给接收器的老化发送器测试图案信号的图形表示，如前所述，该信号已利用自动眼形老化测试技术老化，其中老化的发送器测试图案信号形成一眼形的老化测试图案信号。在这一特定情况下，图5B的眼形老化测试图案，如前所述，通过将电流补偿值动态排序至发送器电流源而产生，以便产生眼形老化测试图案522。
可以清楚看到，眼形老化测试图案信号包括图5A中正常测试图案信号约2倍大的跳动524(大约200皮秒)，以及图5A中正常测试图案信号约4倍大的电压幅度变化526.因此，有效可采样数据的眼形530小得多.利用该发给接收器的眼形老化测试图案信号，可测试接收器，看其是否仍可采样(即能够识别“1”和“0”)从发送器发送给它(即接收器通过)的串行数据，或伴有该量的跳动和电压幅度变化的眼形老化测试图案信号是否使接收器无法采样发送的数据(即接收器失效).如前所述，这通过将从接收器接收到的测试图案信号与经发送器发送的老化发送器测试图案信号比较，以确定接收器能否准确读出数据(即接收器通过或失效)来实现.
在之前所述的串行接收器的自动眼形老化测试技术中，可采用某些更改。然而，首先应当指出，在测试过程中，应对正常电流和电阻补偿水平的额定值为多少有所了解，使合适的电流补偿值和/或阻抗补偿值编程写入电流和阻抗补偿值存储器中。另一种方法是利用电流和/或阻抗偏置值作为补偿值，之后其可添加到接收器正常补偿逻辑的正常补偿值上，而不是将其覆盖。同样如前面所述，应当理解为可采用电流和/或阻抗补偿值的任意结合。可同时采用两者或只采用一个。例如，在图5A和图5B的例子中，这些例子只示出对电流补偿值的控制。并且应当理解为，排序逻辑的更新速率可以改变，以得到各种不同的跳动频率。
回到图2，为了实现高速串行接收器的自动眼形老化测试技术，在串行接口电路202上进行一标准回送测试。基本上，由分别编程写入发送控制器204的电流补偿值存储器216和阻抗补偿值存储器218的电流补偿值和/或阻抗补偿值以及编程进入排序逻辑230的预编程排序速率规定的预设测试图案被送出至发送器210的电路补偿电路221和/或阻抗补偿电路223，以便控制发送器。基于此，发送器210产生眼形老化测试图案信号，其被送至接收器212，且发送器的老化测试图案信号236也被送至比较器234。比较器234也从接收器212中接收的接收到的测试图案信号240。然后比较器比较接收到的测试图案信号240和原先送入的老化发送器测试图案信号236，以确定接收器能否准确采样串行数据(即接收器能否识别串行数据比特流中的“1”和“0”)。若其能够，则接收器212通过。若不能，则接收器212失效。
这些测试可用于设计有效性，以便通过改变自动眼形老化测试图案信号，直到检测到接收器失效，来确定接收器可容许多大的跳动和/或电压幅度变化。其也可用于大量制造测试环境中，用自动眼形老化测试技术来复制特定的跳动条件和/或电压幅度变化，如前所述。具有串行接口的芯片在其接收器无法处理特定跳动信号和/或电压幅度变化时，则不通过自动眼形老化测试，于是被甄别出。
该测试可采用众所周知的手段来完成。例如，串行接口电路202可采用测试器252(例如负载板或测试卡)作为大量制造环境或设计有效性测试的部分来测试。或者，串行接口电路252也可作为在处理器和带有输入输出控制中心(ICH)的芯片组控制下的计算机系统的部分来测试。在此情况下，计算机系统本身可确定串行接口通过或不通过自动眼形老化测试。同样，应当理解为，比较老化发送器测试图案信号和由接收器接收到的测试图案信号的比较器的回送测试的逻辑无需是动态测试器206的部分，而可由串行接口电路202的其它部件或测试器252来执行。
如前所述，现在用于测试接收器对跳动的容限的方法是，采用跳动注入模型(JIM)将跳动注入所发送的信号.这些器件必须置于测试器(例如负载板)并被调谐从而提供一定量的跳动.自动眼形老化测试技术比传统JIM方法具有几个优点.特别是自动眼形老化测试技术，包括发送控制器204的采用，无需任何外部部件，这简化了测试器252(如负载板或测试卡)设计，并使测试器所需的控制量最小化.这不仅节省测试器252上跳动注入模块的成本，而且与控制跳动注入模块相比，允许测试器252采用其有限的测试通道来测试芯片.
此外，采用发送控制器204的自动眼形老化测试技术，通过将电流补偿值和/或阻抗补偿值分别编程写入电流补偿值存储器和/或阻抗补偿值存储器中，和/或通过排序逻辑的更新速率控制，允许各种调谐。这是电流跳动注入模块不能提供的特性。此外，即使其提供了，其仍需更多来自测试器的控制。
此外，随着具有越来越高接口频率的串行接口产品开始超过现有外部测试设备目前所做的跳动静态测试能力，采用作为串行接口自身的部分的发送控制器204的自动眼形老化测试技术在将来将变得越来越重要。发送控制器204允许跳动和/或电压幅度变化以动态方式和可编程方式的动态测试，从而使其可跟上用于测试目的的串行接口产品不断增长的速度。
此外，尽管在各实施例中已描述了本发明的各方面和各种功能部件，但应当理解为这些方面和功能块可用硬件、软件、固件、中间件或其组合实现。
尽管已经参照示例性实施例描述了本发明的实施例，但并非打算以限制含义来加以解释此说明。对本发明的实施例所属领域的熟练人员而言，示例性实施例的各种修改以及本发明的其它实施例被认为在本发明的精神和范围内是显而易见的。

Claims (35)

1.一种用于测试的装置，其特征在于，所述装置包括：
发送控制器，耦联串行接口电路的发送器，所述发送器耦联串行接口电路的接收器，所述发送控制器还包括：
存储器，用于储存电流补偿值或阻抗补偿值中的一个，和
排序逻辑，动态地将电流补偿值或阻抗补偿值中的一个排序至发送器；
其中发送器响应电流补偿值或阻抗补偿值中动态排序的一个而产生老化测试图案信号，发送给接收器，以便测试所述接收器。
2.如权利要求1所述的装置，其特征在于，所述老化测试图案信号形成眼形老化测试图案信号。
3.如权利要求1所述的装置，其特征在于，所述存储器包含寄存器阵列。
4.如权利要求1所述的装置，其特征在于，所述电流补偿值耦联发送器的电流补偿电路。
5.如权利要求1所述的装置，其特征在于，所述阻抗补偿值耦联发送器的阻抗补偿电路。
6.如权利要求1所述的装置，其特征在于，所述存储器包括：
电流补偿值存储器，以储存电流补偿值；和
阻抗补偿值存储器，以储存阻抗补偿值。
7.如权利要求6所述的装置，其特征在于，所述排序逻辑动态地将电流补偿值或阻抗补偿值排序至发送器，其中发送器响应动态排序的电流和阻抗补偿值而产生老化测试图案信号，发送给接收器，以便测试该接收器。
8.如权利要求7所述的装置，其特征在于，所述老化测试图案信号形成眼形老化测试图案信号。
9.如权利要求7所述的装置，其特征在于，所述电流补偿值存储器和阻抗补偿值存储器各自分别包含寄存器阵列。
10.如权利要求7所述的装置，其特征在于，所述电流补偿值耦联发送器的电流补偿电路。
11.如权利要求7所述的装置，其特征在于，所述阻抗补偿值耦联发送器的阻抗补偿电路。
12.如权利要求7所述的装置，其特征在于，所述装置还包括比较器，所述比较器比较由发送器发给接收器的老化测试图案信号和由接收器接收的接收到的测试图案信号，以便测试该接收器。
13.一种用于测试的方法，其特征在于，所述方法包括：
储存电流补偿值或阻抗补偿值中的一个；
动态的将电流补偿值或阻抗补偿值中的一个排序至串行接口电路的发送器；
根据电流补偿值或阻抗补偿值中动态排序的一个而产生老化测试图案信号；和
将老化测试图案信号发送给串行接口电路的接收器，以便测试该接收器。
14.如权利要求13所述的方法，其特征在于，所述老化测试图案信号形成眼形老化测试图案信号。
15.如权利要求13所述的方法还包括，将电流补偿值耦联到发送器的电流补偿电路中.
16.如权利要求13所述的方法还包括，将阻抗补偿值耦联到发送器的阻抗补偿电路中。
17.如权利要求13所述的方法，其特征在于，所述储存电流补偿值或阻抗补偿值中的一个，还包括储存电流补偿值和阻抗补偿值两者。
18.如权利要求17所述的方法，其特征在于，所述方法还包括：
动态地将电流补偿值和阻抗补偿值两者都排序至发送器，产生老化测试图案信号；和
发送所述老化测试图案信号至接收器，以便测试该接收器。
19.如权利要求18所述的方法，其特征在于，所述老化测试图案信号形成眼形老化测试图案信号。
20.如权利要求18所述的方法，其特征在于，所述方法还包括，比较由发送器发给接收器的老化测试图案信号和由接收器接收的接收到的测试图案信号，以便测试该接收器。
21.一种串行接口电路，其特征在于，所述电路包括：
发送器；
接收器；
发送控制器，其耦联发送器，所述发送器耦联所述接收器，所述发送控制器还包括：
存储器，用于储存电流补偿值或阻抗补偿值中的一个，和
排序逻辑，动态地将电流补偿值或阻抗补偿值中的一个排序至发送器；
其中发送器响应电流补偿值或阻抗补偿值中动态排序的一个而产生老化测试图案信号，发送给接收器，以便测试接收器。
22.如权利要求21所述的串行接口电路，其特征在于，老化测试图案信号形成眼形老化测试图案信号。
23.如权利要求21所述的串行接口电路，其特征在于，存储器包含寄存器阵列。
24.如权利要求21所述的串行接口电路，其特征在于，电流补偿值耦联发送器的电流补偿电路。
25.如权利要求21所述的串行接口电路，其特征在于，阻抗补偿值耦联发送器的阻抗补偿电路。
26.如权利要求21所述的串行接口电路，其特征在于，所述存储器包括：
电流补偿值存储器，用于储存电流补偿值；和
阻抗补偿值存储器，用于储存阻抗补偿值。
27.如权利要求26所述的串行接口电路，其特征在于，排序逻辑动态地将电流补偿值或阻抗补偿值排序至发送器；
其中发送器响应动态排序的电流补偿值或阻抗补偿值而产生老化测试图案信号，发送给接收器，以便测试接收器。
28.如权利要求27所述的串行接口电路，其特征在于，所述老化测试图案信号形成眼形老化测试图案信号。
29.如权利要求27所述的串行接口电路，其特征在于，所述电流补偿值存储器和阻抗补偿值存储器各自分别含有寄存器阵列。
30.如权利要求27所述的串行接口电路，其特征在于，所述电流补偿值耦联发送器的电流补偿电路.
31.如权利要求27所述的串行接口电路，其特征在于，所述阻抗补偿值耦联发送器的阻抗补偿电路。
32.如权利要求27所述的串行接口电路，其特征在于，所述电路还包括比较器，所述比较器比较由发送器发给接收器的老化测试图案信号和由接收器接收的接收到的测试图案信号，以便测试接收器。
33.如权利要求27所述的串行接口电路，其特征在于，所述电路耦联计算机系统的芯片组。
34.如权利要求33所述的串行接口电路，其特征在于，所述芯片组包括存储器控制中心MCH和输入/输出控制中心ICH，所述串行接口耦联ICH。
35.如权利要求33所述的串行接口电路，其特征在于，所述芯片组通过前端总线FSB耦联处理器。
CN2004800060045A 2003-03-07 2004-02-05 高速串行接收器的自动眼形图老化测试技术 Expired - Fee Related CN1757193B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/383,501 US6968490B2 (en) 2003-03-07 2003-03-07 Techniques for automatic eye-degradation testing of a high-speed serial receiver
US10/383,501 2003-03-07
PCT/US2004/003599 WO2004082199A1 (en) 2003-03-07 2004-02-05 Techniques for automatic eye-diagram degradation for testing of a high-speed serial receiver

Publications (2)

Publication Number Publication Date
CN1757193A CN1757193A (zh) 2006-04-05
CN1757193B true CN1757193B (zh) 2010-05-12

Family

ID=32927110

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2004800060045A Expired - Fee Related CN1757193B (zh) 2003-03-07 2004-02-05 高速串行接收器的自动眼形图老化测试技术

Country Status (8)

Country Link
US (1) US6968490B2 (zh)
EP (1) EP1602191A1 (zh)
JP (1) JP4344361B2 (zh)
KR (1) KR100816928B1 (zh)
CN (1) CN1757193B (zh)
HK (1) HK1077686A1 (zh)
TW (1) TWI278742B (zh)
WO (1) WO2004082199A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222290B2 (en) * 2003-11-18 2007-05-22 Agere Systems Inc. Method and apparatus for receiver detection on a PCI-Express bus
US7272756B2 (en) * 2005-05-03 2007-09-18 Agere Systems Inc. Exploitive test pattern apparatus and method
US7447965B2 (en) * 2005-05-03 2008-11-04 Agere Systems Inc. Offset test pattern apparatus and method
US20070063741A1 (en) * 2005-09-22 2007-03-22 Tarango Tony M Testing of integrated circuit receivers
US7590392B2 (en) * 2005-10-31 2009-09-15 Intel Corporation Transmitter compensation
JP5527918B2 (ja) * 2006-03-28 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体集積回路装置及びその試験方法
US8570881B2 (en) * 2006-03-28 2013-10-29 Advanced Micro Devices, Inc. Transmitter voltage and receiver time margining
US20080144405A1 (en) * 2006-12-18 2008-06-19 Intel Corporation Data strobe timing compensation
US20080170610A1 (en) * 2007-01-11 2008-07-17 Harper Marcellus C High Speed Serial Test Circuits
TWI402671B (zh) * 2008-09-05 2013-07-21 Hon Hai Prec Ind Co Ltd 一種ｓａｔａ介面測試系統及方法
EP2731280B8 (en) 2012-11-07 2019-03-20 Telefonaktiebolaget LM Ericsson (publ) Loopback-based built-in-self-test
US9929856B1 (en) * 2016-11-07 2018-03-27 Dell Products, Lp System and method for jitter negation in a high speed serial interface
CN106707053B (zh) * 2016-11-15 2019-04-30 中国电子科技集团公司第四十一研究所 一种提高矢量网络分析仪高速链路测试能力的系统及方法
CN109361568B (zh) * 2018-11-21 2020-09-08 杭州迪普科技股份有限公司 网络设备的老化测试方法及装置
KR20220083914A (ko) 2020-12-11 2022-06-21 삼성전자주식회사 내부 루프백 테스트를 수행하는 송수신기 및 그것의 동작 방법
CN112597729B (zh) * 2021-03-04 2021-06-01 新华三半导体技术有限公司 一种ddr sdram通道的优化方法、装置和存储芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3869580A (en) * 1971-11-15 1975-03-04 Milgo Electronic Corp Apparatus for testing data modems which simultaneously transmit and receive frequency multiplexed signals
CN1099539A (zh) * 1993-06-14 1995-03-01 株式会社东芝 时钟同步控制检验装置
CN1226314A (zh) * 1996-05-28 1999-08-18 北方电讯有限公司 用于测定光传输系统中失真的眼图掩模

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3737637A (en) * 1971-12-13 1973-06-05 Ibm Data generator
US5734676A (en) * 1996-05-24 1998-03-31 International Business Machines Corporation Apparatus, method and article of manufacture for carrier frequency compensation in a FM radio receiver
US5751114A (en) * 1996-05-24 1998-05-12 International Business Machines Corporation Apparatus, method and article of manufacture for carrier frequency compensation in a FM radio transmitter
US5761259A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Apparatus, method and article of manufacture for carrier frequency compensation in a FM radio
JP3537290B2 (ja) 1997-05-27 2004-06-14 沖電気工業株式会社 シリアルインタフェース回路
JP3733699B2 (ja) 1997-06-20 2006-01-11 ソニー株式会社 シリアルインタフェース回路
US6269482B1 (en) * 1997-07-14 2001-07-31 Altinex, Inc. Methods of testing electrical signals and compensating for degradation
US6088754A (en) 1997-12-31 2000-07-11 Cisco Technology, Inc. Generic serial interface with automatic reconfigurability
IL142300A0 (en) * 1998-10-08 2002-03-10 British Telecomm Measurement of speech signal quality
US6678844B2 (en) * 1999-12-22 2004-01-13 Interuniversitair Microelektronica Centrum (Imec) System and method for determining bit-error rates
US6777971B2 (en) * 2002-03-20 2004-08-17 Lsi Logic Corporation High speed wafer sort and final test
US8000426B2 (en) * 2008-03-21 2011-08-16 Oracle America, Inc. Mechanism for constructing an oversampled waveform for a set of signals received by a receiver

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3869580A (en) * 1971-11-15 1975-03-04 Milgo Electronic Corp Apparatus for testing data modems which simultaneously transmit and receive frequency multiplexed signals
CN1099539A (zh) * 1993-06-14 1995-03-01 株式会社东芝 时钟同步控制检验装置
CN1226314A (zh) * 1996-05-28 1999-08-18 北方电讯有限公司 用于测定光传输系统中失真的眼图掩模

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Levitan S P,Martinez J A,Kurzweg T P,Reiss E,Marchand PJ,Chiarulli D M.Computer aided design for freespaceoptical interconnected systems.IEEE lasers and elextro-optics society 1999 annual meeting.1999,623-624. *

Also Published As

Publication number Publication date
WO2004082199A1 (en) 2004-09-23
HK1077686A1 (zh) 2006-02-17
JP4344361B2 (ja) 2009-10-14
US20040177301A1 (en) 2004-09-09
KR100816928B1 (ko) 2008-03-26
TWI278742B (en) 2007-04-11
TW200500844A (en) 2005-01-01
JP2006518947A (ja) 2006-08-17
US6968490B2 (en) 2005-11-22
EP1602191A1 (en) 2005-12-07
CN1757193A (zh) 2006-04-05
KR20050115897A (ko) 2005-12-08

Similar Documents

Publication Publication Date Title
CN1757193B (zh) 高速串行接收器的自动眼形图老化测试技术
US6735747B2 (en) Pre-silicon verification path coverage
US6609221B1 (en) Method and apparatus for inducing bus saturation during operational testing of busses using a pattern generator
KR101149270B1 (ko) 집적 회로 디바이스를 테스트하는 시스템 및 방법
KR20010104363A (ko) 예상 응답을 생성하는 주지의 양호한 디바이스를 이용한집적 회로 디바이스의 효율적인 병렬 테스트
US7049839B1 (en) Method and related apparatus for chip testing
US7139957B2 (en) Automatic self test of an integrated circuit component via AC I/O loopback
CA2419939A1 (en) System and method for testing integrated circuit devices
CN100412559C (zh) 芯片测试方法及相关装置
CN114333962A (zh) 闪存芯片的测试方法、装置、系统、电子设备及存储介质
US7855969B2 (en) Selective test point for high speed SERDES cores in semiconductor design
CN108957301B (zh) 用于可测试芯片的测试方法、装置及可测试芯片内置电路
KR100883392B1 (ko) 다양한 시리얼 버스 타입의 시뮬레이션, 에뮬레이션 및테스트를 위한 범용 방법
CN1934655B (zh) 探测半导体存储器中延迟故障的方法及测试电路
CN1932774A (zh) 一种基于多串口资源的嵌入式系统软件快速测试系统和方法
CN113160875B (zh) 芯片测试系统和测试方法
US7433252B2 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
CN114610549A (zh) 一种串口闪存芯片测试系统和测试方法
US7227810B2 (en) Semiconductor device and testing method for semiconductor device
KR101503555B1 (ko) 팬-아웃/팬-인 매트릭스를 이용한 오류 캐치 ｒａｍ 지원
CN117330942B (zh) 芯片调试方法及相关装置
US20070028154A1 (en) Valid-transmission verifying circuit and a semiconductor device including the same
US7020806B2 (en) Method for testing memory units to be tested and test device
TW200915330A (en) Method for performing memory diagnostics using a programmable diagnostic memory module
CN105895166B (zh) 一种支持ddr3数据通路调试的调试控制单元及调试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20190205