KR100816928B1 - 고속 직렬 수신기의 검사를 위한 자동 아이 다이어그램열화 기술들 - Google Patents

고속 직렬 수신기의 검사를 위한 자동 아이 다이어그램열화 기술들 Download PDF

Info

Publication number
KR100816928B1
KR100816928B1 KR1020057016738A KR20057016738A KR100816928B1 KR 100816928 B1 KR100816928 B1 KR 100816928B1 KR 1020057016738 A KR1020057016738 A KR 1020057016738A KR 20057016738 A KR20057016738 A KR 20057016738A KR 100816928 B1 KR100816928 B1 KR 100816928B1
Authority
KR
South Korea
Prior art keywords
transmitter
compensation values
receiver
test pattern
pattern signal
Prior art date
Application number
KR1020057016738A
Other languages
English (en)
Other versions
KR20050115897A (ko
Inventor
토니 타랑고
토마스 블리클리
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20050115897A publication Critical patent/KR20050115897A/ko
Application granted granted Critical
Publication of KR100816928B1 publication Critical patent/KR100816928B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation
    • H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
    • H04L1/244—Testing correct operation by comparing a transmitted test signal with a locally generated replica test sequence generators
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Dc Digital Transmission (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명의 실시예들은 고속 직렬 수신기의 자동 열화 검사 기술들과 관련된다. 송신기 조작기는 직렬 인터페이스 회로의 송신기에 결합한다. 송신기는 직렬 인터페이스 회로의 수신기에 결합한다. 송신기 조작기는 전류 보상값들 또는 임피던스 보상값들 중 하나를 저장하기 위한 저장소 및 전류 보상값들 또는 임피던스 보상값들 중 하나를 송신기에 대해 동적으로 시퀀싱하기 위한 시퀀싱 로직을 포함한다. 전류 또는 임피던스 보상값들 중 동적으로 시퀀싱된 값에 대해 응답하여 송신기는 수신기를 검사하기 위해 수신기로 송신하기 위한 열화 검사 패턴 신호를 생성한다.
직렬 수신기, 아이 다이어그램, 지터, 열화, 조작기

Description

고속 직렬 수신기의 검사를 위한 자동 아이 다이어그램 열화 기술들{TECHNIQUES FOR AUTOMATIC EYE-DIAGRAM DEGRADATION FOR TESTING OF A HIGH-SPEED SERIAL RECEIVER}
본 발명의 실시예들은 직렬 인터페이스 분야에 관련되고, 특히, 고속 직렬 수신기의 자동 아이 열화(eye-degradation) 검사 기술에 관련된다.
컴퓨터 장치들 및 시스템들이 진보를 계속하여 점점 복잡해짐에 따라, 컴퓨터 시스템들의 다양한 소자들 사이에서 데이터를 전달하기 위한 효과적이고 효율적인 기술들이 컴퓨터 시스템 디자인 및 구현에서 점점 더 중요해졌다. 특히, I/O(input/output) 장치 및 컴퓨터 시스템의 각 인터페이스 사이의 데이터 전달 속도들을 증가시키기 위한 기술들은 컴퓨터 시스템들의 전체적인 성능을 개선하기 위해 계속적으로 발달되고 있다.
보다 구체적으로, 컴퓨터 산업에서 늘 증가하고 있는 비트 레이트들로 데이터를 송신 및 수신하는 직렬 인터페이스들을 발달시키는 것에 대한 큰 압력이 있어왔다. 본 기술분야에서 알려졌듯이, 직렬 인터페이스는 두 개의 장치 사이(예를 들면, 컴퓨터 시스템과 I/O 장치 사이)의 직렬 통신에 사용되고, 한 번에 1 비트만이 송신된다. 예를 들면, 컴퓨터들은 종종 여러 가지 서로 다른 표준들을 따르는 다수의 서로 다른 직렬 인터페이스 포트들을 포함한다. 직렬 포트들은 거의 모든 임의의 유형의 장치와 인터페이스하는데 사용될 수 있는 범용 인터페이스들인 것으로 생각된다.
그러나, 늘 증가하는 직렬 인터페이스 비트 레이트들의 출현과 함께, 이러한 직렬 인터페이스들의 강건함(robustness)을 검사하기 위한 더 정교해진 기술들에 상응하는 필요성이 증가한다. 예를 들면, 지터(jitter) 및 큰 전압 진폭 변화들에 대한 허용 한계는 직렬 인터페이스의 성능에 중요한 두 가지 특정한 특성들이지만, 매우 빠른 속도들로 검사되어야 하고 사용되는 검사 방법들에 의해 그 성능에 어떤 불리한 것도 초래하지 않아야 하기 때문에 검사하기 아주 어렵다. 문제를 더 복잡하게 하는 것은, 이런 직렬 인터페이스들을 검사하는데 쓰이곤 했던 전형적인 대량 제조 환경들이 매우 정교하지 않고 이러한 특성들을 정확히 검사하기 위해 요구되는 고속 분석과 같은 것을 제공할 수 없다는 것이다.
예를 들면, 현재, 직렬 인터페이스 수신기의 지터에 대한 허용 한계를 정적으로 검사하는 한 방법은, 외부 지터 주입 모듈(JIM)을 사용하여 지터를 송신되는 신호에 주입하는 것이다. 지터 주입 모듈은 직렬 인터페이스와 함께 검사기 로드 보드 위에 놓여지고, 가동되어 특정한 양의 지터를 수신기에 공급한다. 또 다른 방법에서, 자신의 수신기로 송신되는 패턴에 지터를 일으킬 수 있는 외부 패턴 생성기가 사용된다. 불행히도, 직렬 인터페이스 수신기의 지터에 대한 허용 한계, 전압 진폭 변화들, 및 다른 상태들을 검사하는 오늘날의 방법들은, 많은 서로 다른 동작들 및 외부 검사 모듈들을 수반하여 다소 번거롭다.
도 1은 고속 직렬 인터페이스를 가지는 컴퓨터 시스템 구성의 한 예의 부분적인 블록도를 보여준다.
도 2는 본 발명의 한 실시예에 따른, 고속 직렬 인터페이스 수신기의 자동 열화 검사 기술들을 구현하는데 활용될 수 있는 아키텍쳐의 예를 예시하는 블록도이다.
도 3은 본 발명의 한 실시예에 따른, 송신기 조작기(transmitter manipulator)의 보다 구체적인 예 및 송신기와 수신기에 대한 그것의 관계를 보여주는 개략도이다.
도 4는 본 발명의 한 실시예에 따라, 자동 열화 검사 기술들에 의한 송신기 신호의 슬루/레이트(slew/rate) 및 전압 레벨의 조작을 예시하는 단순화된 그래프이다.
도 5A는 자동 아이 열화(eye-degradation) 없이 수신기로 보내진 송신기 검사 패턴 신호의 그래픽 표현이다.
도 5B는 본 발명의 한 실시예를 따라, 열화된 송신기 검사 패턴 신호가 눈 모양의 열화된 검사 패턴 신호를 형성하는 자동 아이 열화 검사 기술들을 활용하여 , 열화된 송신기에 의해 수신기로 보내진 열화된 송신기 검사 패턴 신호의 그래픽 표현이다.
다음의 설명에서, 본 발명의 다양한 실시예들이 상세하게 기술될 것이다. 그러나, 그러한 세부사항들은 본 발명의 이해를 손쉽게 하기 위해서, 그리고 본 발명을 사용하는 예시적인 실시예들을 기술하기 위해서 포함된다. 다른 변형들 및 실시예들이 본 발명의 범위 내에서 가능하기 때문에, 그러한 세부사항들은 본 발명을 기술된 특정한 실시예들로 한정하는데 사용되어서는 안 된다. 게다가, 수많은 세부사항들이 본 발명의 실시예들의 완전한 이해를 제공하기 위해 설명됨에도 불구하고, 이러한 특정한 세부사항들이 본 발명의 실시예들을 실시하는데 요구되지 않는다는 것이 본 기술분야의 당업자에게 명백할 것이다. 다른 예들에서, 공지의 방법들, 데이터의 유형들, 프로토콜들, 절차들, 소자들, 전기 구조들 및 회로들과 같은 세부사항들은 본 발명을 모호하게 하지 않기 위해서, 상세하게 기술되지 않거나, 블록도 형태로 보여진다. 게다가, 본 발명의 실시예들은 특정한 실시예들로 기술될 것이지만 하드웨어, 소프트웨어, 펌웨어, 미들웨어, 또는 그들의 조합으로 구현될 수 있다.
본 발명의 실시예들은 고속 직렬 인터페이스 회로의 고속 직렬 수신기의 자동 열화 검사에 대한 기술들에 관련된다. 특히, 고속 직렬 인터페이스 회로에 포함된 송신기 조작기는 직렬 인터페이스 회로의 송신기에 결합된다. 송신기는 직렬 인터페이스 회로의 수신기에 결합된다. 송신기 조작기는 전류 보상값들 및/또는 임피던스 보상값들을 각기 저장하기 위한 전류 보상값 저장소 및 임피던스 보상값 저장소를 포함하고, 전류 보상값들 및/또는 임피던스 보상값들을 송신기에 대해 동적으로 시퀀싱(sequence)하기 위한 시퀀싱 로직(sequencing logic)을 포함한다. 전류 보상값들, 임피던스 보상값들, 및 시퀀싱 로직이 이 값들을 동적으로 시퀀싱하는 레이트는 예를 들면, 검사 프로세스의 일부로 모두 프로그램 가능하다. 동적으로 시퀀싱된 전류 및/또는 임피던스 보상값들에 응답하는 송신기는 수신기를 검사하기 위해 수신기로 송신하기 위한 열화된 검사 패턴 신호를 생성한다.
도 1은 고속 직렬 인터페이스를 가진 컴퓨터 시스템 구성의 한 예의 부분적 블록도를 보여준다. 시스템 구성(100)은 CPU(central processing unit)와 같은 적어도 하나의 프로세서(101), MCH(memory control hub)(111), 시스템 메모리 장치들(113), 및 ICH(Input/Output(I/O) control hub)(131)를 포함한다. MCH(111) 및 ICH(131)의 조합은 때때로 칩셋(chipset)(102)이라고 불린다. 칩셋(102)은 프로세서와 컴퓨터 시스템(100)의 다른 소자들 사이의 데이터 전송을 위한 허브 또는 코어(core)처럼 행동하는 하나 또는 그 이상의 집적 회로 칩들일 수 있다. 더욱이, 컴퓨터 시스템은 코-프로세서(co-processor), 모뎀 등 - 이것은 컴퓨터 시스템의 아주 기초적인 예일 뿐이다 - 과 같은 부가적인 소자들(도시 안 됨)을 포함할 수 있다.
CPU(101)는 전면 버스(FSB)(103)에 의해 MCH(111)에 결합되고 MCH(111)는 (때때로 후면 버스라고 불리는) 허브 링크(122)에 의해 ICH(131)에 결합된다. MCH(111)는 종종 "노스 브리지(northbridge) 기능"이라고 불리는 기능들을 수행하고; ICH(131)는 종종 "사우스 브리지(southbridge) 기능"이라고 불리는 기능들을 수행한다.
본 명세서의 목적을 위해, "프로세서" 또는 "CPU"라는 용어는 일련의 명령들을 실행할 수 있는 임의의 머신(machine)을 나타내고, 범용 마이크로프로세서들, 특수 목적 마이크로프로세서들, ASIC(application specific integrated circuits), 멀티 미디어 컨트롤러들, 신호 프로세서들 및 마이크로컨트롤러들 등을 포함하나 이에 한정되지 않는다. 하나의 실시예에서, CPU(101)는 인텔 아키텍쳐 명령 세트를 실행할 수 있는 범용 마이크로프로세서이다. 예를 들면, CPU(101)는 PENTIUM 종류의 프로세서들 중 하나 또는 CELERON 종류의 프로세서들 중 하나일 수 있다.
CPU(101), ICH(131), 및 다른 소자들은 MCH(111)를 경유하여 시스템 메모리 장치들(133)에 액세스한다. 하나의 실시예에서, MCH(111)는 시스템 메모리 장치들(113)을 대상으로 하는 모든 메모리 트랜잭션들을 서비스하는 것을 담당한다. MCH(111)는 독립형 유닛, 칩셋의 집적된 일부, 또는 다양한 시스템 소자들과 시스템 메모리 장치들(113) 사이의 인터페이스들을 제어하는 소정의 보다 큰 유닛의 일부일 수 있다.
시스템 메모리 장치들(113)은 SRAM(static random access memory), DRAM(dynamic random access memory), SDRAM(synchronous dynamic random access memory), DDR(double data rate) SDRAM 또는 DRAM 등과 같은 디지털 정보를 저장하도록 구성된 임의의 메모리 장치를 포함할 수 있다. 그래서, 한 실시예에서, 시스템 메모리 장치들(113)은 휘발성 메모리를 포함한다. 더욱이, 한 실시예에서, 시스템 메모리 장치들(113)은 ROM(read-only memory)과 같은 (예를 들면, BIOS ROM을 포함하는) 비휘발성 메모리도 포함할 수 있다.
ICH(131)는, PCI(peripheral component interconnect) 슬롯들 및 PCI 에이전트들(133), 표준 네트워크 프로토콜을 사용하여 네트워크와 통신하기 위한 네트워크 인터페이스(134), 최소한 하나의 USB 포트(135), (예를 들면, 하드 드라이브를 위한) 최소한 하나의 IDE(integrated drive electronic) 인터페이스(137), 및 자신과 결합된 최소한 하나의 I/O 장치(152)를 가진 최소한 하나의 고속 직렬 인터페이스(150)를 포함할 수 있는 다양한 I/O 장치들, 인터페이스들, 및 포트들과 MCH(111) 사이의 인터페이스 제어를 제공한다. 더욱이, 다른 I/O 장치들(139)은 앞서 기술된 인터페이스들 또는 다른 유형의 인터페이스들을 통해 ICH(131)에 결합될 수 있다. I/O 장치들의 폭넓고 다양한 서로 다른 유형들이 있다는 것이 이해되어야 한다. I/O 장치들의 예들은 I/O 기능들을 수행하기 위한 임의의 I/O 장치들을 포함할 수 있다. 예를 들면, I/O 장치들은 모니터, 키패드, 모뎀, 프린터, 저장 장치들(예를 들면, CD ROM(Compact Disk ROM), DVD(Digital Video Disk), 하드 드라이브, 플로피 드라이브 등), 또는 예를 들면, 입력 장치들(마우스, 트랙볼, 포인팅 장치)에 대한 컨트롤러들, 미디어 카드들(예를 들면, 오디오, 영상, 그래픽) 등 임의의 다른 유형들의 I/O 장치들을 포함할 수 있다.
직렬 인터페이스(150)는 고속 직렬 인터페이스 유형일 수 있다. 고속 직렬 인터페이스들의 서로 다른 유형들의 예들은 SATA(Serial Advanced Technology Attachment) 유형의 인터페이스들, PCI(Peripheral Component Interconnect) 익스프레스 유형의 인터페이스들 등과 같은 고속 직렬 인터페이스들을 포함한다. 고속 직렬 인터페이스(150)가 임의의 유형의 고속 직렬 인터페이스와 호환성이 있을 수 있다는 것이 이해되어야 한다. 더욱이, 뒤에 더 상세하게 논의될 것처럼, 고속 직렬 인터페이스(150)는 직렬 인터페이스의 수신기의 자동 아이 열화 검사 기술들을 구현하기 위한 로직을 포함한다.
본 기술분야의 당업자들은 도 1의 컴퓨터 시스템 구성(100)은 기본적인 컴퓨터 시스템의 한 예일 뿐이라는 것을 이해해야 한다. 더욱이, 본 기술분야의 당업자들은 도 1에 예시된 예시적인 환경이 본 발명의 실시예들을 한정하기 위해 의도되지 않았다는 것을 인지할 것이다.
본 발명의 양상들 및 다양한 기능적 소자들이 이제 특정한 실시예들로 기술되나, 이러한 양상들 및 기능들이 하드웨어, 소프트웨어, 펌웨어, 미들웨어 또는 그들의 조합으로 구현될 수 있다는 것이 이해되어야 한다.
본 발명의 실시예들은 고속 직렬 인터페이스 회로의 고속 직렬 수신기의 자동 열화 검사 기술들에 관련된다. 특히, 고속 직렬 인터페이스 회로에 포함된 송신기 조작기는 직렬 인터페이스 회로의 송신기에 결합한다. 송신기는 직렬 인터페이스 회로의 수신기에 결합된다. 송신기 조작기는 전류 보상값들 및/또는 임피던스 보상값들을 각각 저장하기 위한 전류 보상값 저장소 및 임피던스 보상값 저장소를 포함하고, 전류 보상값들 및/또는 임피던스 보상값들을 송신기에 대해 동적으로 시퀀싱하기 위한 시퀀싱 로직을 포함한다. 전류 보상값들, 임피던스 보상값들, 및 시퀀싱 로직이 이 값들을 동적으로 시퀀싱하는 레이트는 예를 들면, 검사 프로세스의 일부로 모두 프로그램 가능하다. 동적으로 시퀀싱된 전류 및/또는 임피던스 보상값들에 반응하는 송신기는 수신기를 검사하기 위해 수신기로 송신하기 위한 열화된 검사 패턴 신호를 생성한다.
특히, 본 발명의 실시예들은 고속 직렬 인터페이스의 고속 직렬 수신기의 자동 열화 검사 기술들에 관련된다. 게다가, 본원에 기술되었듯이, 본 발명의 실시예들은 수신기를 검사하기 위해 고속 직렬 수신기를 마지닝(margining)하기 위해 사용되는 자동 아이 열화 검사 기술을 구현하는데 사용되는 방법 및 개별적인 아키텍쳐에 관련된다. 지터 및 진폭 변화(예를 들면, 전압 스윙들)에 대한 직렬 인터페이스 수신기의 허용 한계를 마지닝하는데 사용될 수 있는 송신된 직렬 비트 스트림 검사 패턴 신호의 시간 및 진폭 특성들에 스트레스를 주기 위해, 송신기의 전류 및 임피던스 보상 메카니즘들을 조작함으로써 이러한 기술들은 달성될 수 있다.
이제 도 2를 참조하면, 도 2는 본 발명의 한 실시예를 따른, 고속 직렬 인터페이스 수신기의 자동 열화 검사 기술들을 구현하는데 활용될 수 있는 아키텍쳐의 일례를 예시하는 블록도이다. 도 2에서 보여지듯이, 한 실시예에서, 동적 수신기 검사기 메카니즘(206)에 선택적으로 포함되는 송신기 조작기(204)는 고속 직렬 인터페이스 회로(202)로 통합될 수 있다. 고속 직렬 인터페이스 회로(202)는 데이터를 송신하기 위한 고속 송신기(210) 및 데이터를 수신하기 위한 고속 수신기(212)를 포함한다.
도 2에서 보여졌듯이, 송신기 조작기(204)는 직렬 인터페이스 회로(202)의 송신기(210)에 결합된다. 더욱이, 송신기(210)는 직렬 인터페이스 회로(202)의 수신기(212)에 직접적으로 결합되고 동적 수신기 검사기(206)를 통해서도 수신기(212)에 결합된다.
특히 송신기 조작기(204)를 보면, 송신기 조작기(204)는 전류 보상값들 또는 임피던스 보상값들 모두 또는 둘 중 하나를 저장하기 위한 저장소를 포함한다. 특히, 한 실시예에서, 송신기 조작기(204)는 전류 보상값들을 저장하기 위한 전류 보상값 저장소(216) 및 임피던스 보상값들을 저장하기 위한 임피던스 보상값 저장소(218)를 포함한다. 이들 임피던스 및 전류 보상값들은 송신기(210)의 보상 로직에 직접적으로 결합될 수 있다. 특히, 임피던스 보상값 저장소(218)에 저장된 임피던스 보상값들은 송신기(210)의 임피던스 보상 회로(221)에 결합될 수 있고 전류 보상값 저장소(216)에 저장된 전류 보상값들은 송신기(210)의 전류 보상 회로(223)에 결합될 수 있다. 이런 방식으로, 송신기 조작기(204)는 송신기(210)의 정규 보상 로직(226)을 우회한다.
송신기 조작기는 전류 보상값들 및/또는 임피던스 보상값들 모두 또는 둘 중 하나를 송신기(210)에 대해 동적으로 시퀀싱하기 위한 시퀀싱 로직(230)을 더 포함한다. 임피던스 보상값들은 송신기(210)의 임피던스 보상 회로(221)로 라우팅되고 전류 보상값들은 송신기(210)의 전류 보상 회로(223)로 라우팅된다. 나중에 더 상세하게 논의될 것처럼, 송신기(210)는 동적으로 시퀀싱된 전류 보상값들 및/또는 임피던스 보상값들에 응답하여 수신기를 검사하기 위해 수신기(212)로 전송하기 위한 열화된 검사 패턴 신호를 생성한다. 한 실시예에서, 열화된 검사 패턴 신호는 눈 모양의 열화된 검사 패턴 신호를 형성한다.
한 실시예에서, 도 2에서 보여지듯이, 동적 수신기 검사기(206)는 비교기(234)를 포함한다. 송신기 조작기(204)를 활용하면, 시퀀싱 로직(230)은, 수신기를 검사하기 위해 수신기로 송신되는 열화된 송신기 검사 패턴 신호의 세기 및 임피던스를 제어하기 위해, 송신기(210)의 기존의 임피던스 보상 회로(221) 및 기존의 전류 보상 회로(223)에 대해, 순차적인 전류 보상값들 및 임피던스 보상값들을 정규 보상 로직(226)을 우회하여 각각 동적으로 시퀀싱할 수 있다. 전류 보상값들, 임피던스 보상값들, 및 시퀀싱 로직이 이 값들을 동적으로 시퀀싱하는 레이트는 예를 들면, 검사 프로세스의 일부로서 모두 프로그램가능하다는 것이 이해되어야 한다. 예를 들면, 지터 주파수는 시퀀싱 로직(230)에 프로그램된 시퀀싱 레이트에 의해 제어될 수 있다.
열화된 송신기 검사 패턴 신호는 또한 비교기(234)에 직접 보내진다. 이런 방식으로, 비교기(234)는, 수신기(212)가 자신에게 보내지고 있는 직렬 데이터를 정확하게 판독할 수 있는지 검사하기 위해서, 송신기(210)로부터 직접 보내진 열화된 송신기 검사 패턴 신호(236)를 실제로 수신기(212)에 의해 수신된, 수신된 열화된 검사 패턴 신호(240)와 비교할 수 있다.
도 2가 비교기(234)를 동적 수신기 검사기(206)의 일부로서 보여주고, 열화된 송신기 검사 패턴 신호(236) 및 수신된 열화된 검사 패턴 신호(240) 모두가 동적 수신기 검사기(206)를 통해 라우팅된다고 보여줌에도 불구하고, 비교기 및 검사 패턴들의 라우팅을 포함하는 이러한 기능은 직렬 인터페이스 회로(202) 또는 검사기 장비(예를 들면, 로드 보드 또는 검사기 카드)의 다른 부분들에 포함될 수 있다는 것이 이해되어야 한다.
임피던스 보상값들, 전류 보상값들, 및 시퀀싱 로직 레이트는 직렬 인터페이스 회로(202)의 수신기(212)를 검사하기 위해 검사 장비로부터 송신기 조작기(204)로 보내진 미리 정의된 검사 패턴(250)의 일부일 수 있다. 미리 정의된 검사 패턴(250)은, 시퀀싱 레이트와 마찬가지로, 임피던스 보상값 저장소(218)에의 저장을 위한 임피던스 보상값들 및/또는 전류 보상값 저장소(216)에의 저장을 위한 전류 보상값들을 포함할 수 있다. 앞서 논의되었듯이, 이러한 보상값들은 그 후 수신기(212)를 검사하기 위해 열화된 송신 검사 패턴(예를 들면, 눈 모양의 열화된 검사 패턴)을 생성하기 위해 송신기의 전류 및 임피던스 보상 회로들(221 및 223)에 대해 시퀀싱 로직(230)에 의해 각각 동적으로 시퀀싱될 수 있다.
도 2에서, 예를 들면, 직렬 인터페이스 회로(202)는 검사기(예를 들면, 로드 보드 또는 검사기 카드)(252)에서 검사되는 것으로 보여진다. 검사기(252)는 수신기(212)를 검사하기 위해 미리 정의된 검사 패턴들(250)을 생성할 수 있다. 예를 들면, 직렬 인터페이스 회로(202)의 수신기(212)는, 설계 검증을 위해 또는 대량 제조 동안 테스트 스크린으로 검사될 수 있다.
이제 도 3을 참고하면, 도 3은 본 발명의 한 실시에에 따른, 송신기 조작기의 보다 구체적인 예, 및 송신기와 수신기에 대한 그의 관계를 보여주는 개략도이다. 도 3에서 보여지듯이, 송신기 조작기(302)는 전류 보상값들 1-n의 저장을 위한 전류 보상값 레지스터 어레이(306)를 포함하는 전류 보상값 저장소(216) 및 임피던스 보상값들1-n의 저장을 위한 임피던스 보상값 레지스터 어레이(308)를 포함하는 임피던스 보상값 저장소(218)를 포함한다. 더욱이, 각 전류 보상값 레지스터 어레이(306) 및 임피던스 보상값 레지스터 어레이(308)의 각 레지스터들은 다중화기- 다중화기(310) 및 다중화기(312) -에 각각 결합되어 있다. 그 다음, 시퀀싱 로직(320)은 송신기 조작기(302)로부터의 전류 및/또는 임피던스 보상값들 중 하나 또는 모두를 송신기(210)의 전류 및 임피던스 보상 회로들에 대해 (미리 프로그램된 레이트로) 각각 동적으로 시퀀싱하기 위해 다중화기(310 및 312) 각각에 결합된다. 이런 방식으로, 열화된 검사 패턴 신호는, 수신기를 검사하기 위해, 수신기(212)로의 송신을 위해 송신기(210)에 의해 생성된다.
특히, 전류 보상 레지스터 어레이(306)의 전류 보상값들은 송신기(210)의 송신 전류원(즉, Icomp)(315)에 대해 동적으로 시퀀싱된다. 동적으로 시퀀싱된 전류 보상값들에 응답하여, 송신 전류원(315)은 전류 기반의 열화된 검사 패턴 신호를 생성하고, 송신 스위칭 트랜지스터(317) 및 와이어(320)를 통해 수신기 종단 블록(322) 및 수신기(212)의 차동 증폭기(324)로 보내진다.
유사하게, 전류 보상값들 이외에 또는 그것을 대신해서, 임피던스 또는 저항 보상값들이 임피던스 보상값 레지스터 어레이(308)로부터 송신기(210)의 가변 저항들(즉, 종단 저항기들)(332 및 334)로 동적으로 시퀀싱될 수 있다. 가변 저항기들(즉, Rcomp)(332 및 334)을 조정하기 위하여 임피던스 보상값들을 동적으로 시퀀싱함에 의해, 열화된 검사 패턴 신호들(예를 들면, 눈 모양의 열화된 검사 패턴 신호들)이 와이어들(320 및 321)을 통해 수신기 종단(322) 및 수신기(212)의 차동 증폭기(324)로 보내질 수 있다. 더욱이, 임피던스 보상값들은 임피던스 부정합들이 없다는 것을 확실히 하기 위해 수신기 종단(322)으로 직접 라우팅될 수도 있다.
따라서, 도 3에 보여진 실시예에서, 미리 정의된 검사 패턴에 대한 값들은 송신기 전류원(315) 및/또는 송신기 종단 저항기들(332 및 334)에 각각 동적으로 인가될 일련의 전류 및/또는 저항값들에 대응하는 전류 보상값 레지스터 어레이(306) 및/또는 임피던스 보상값 레지스터 어레이(308) 중 하나 또는 둘 다로 각각 프로그램될 수 있다. 특히, 시퀀싱 로직(320)은, 각각의 다중화기들(310 및 312)을 통해, 미리 프로그램된 시퀀싱 레이트로, 송신기(210)의 정규 보상 로직을 우회하여, 송신기 전류원(315) 및/또는 종단 저항기들(332 및 334)에 대해 이들 전류 보상값들 및/또는 임피던스 보상값들을 동적으로 적용한다. 주의할 점은, 가변 전류원 및 가변 송신기 임피던스를 포함하고 있는 한 이러한 기술이 다양한 송신기 설계들을 위해 사용될 수 있다는 것이다.
전류 및/또는 임피던스 값들을 통해 미리 정의된 시퀀싱 레이트들로 순환하는 효과는 열화된 검사 패턴 신호를 생성하기 위해 송신 신호들의 슬루/레이트 및 전압 레벨이 조작된다는 것이다.
이제 도 4로 돌아가면, 도 4는 앞에서 논의되었듯이, 자동 아이 열화 검사 기술들에 의한 송신기 신호의 슬루/레이트 및 전압 레벨의 조작을 예시하는 단순화된 그래프이다. 전류 및/또는 임피던스에 대한 보상값들이 증가되는지 또는 감소하는지의 여부에 따라 송신된 신호(402)의 가장자리들은 밀리거나 당겨지고 최대 전압 레벨들은 올라가거나 내려갈 것이다. 시간에 따라, 이것은 송신 신호(402)의 눈(404)이 수직 방향(전압) 및 수평 방향(시간) 양쪽으로 열화되도록 한다. 그러나, 만약 전류 및/또는 저항 값들이 너무 많이 바뀌면, 송신된 신호(402)는, 수신기가 직렬 데이터를 정확하게 샘플링할 수 없는(즉, "1"과 "0"을 구분할 수 없는) 지역인, 무효 지역(406)에 들어가는 점으로 열화될 것이다.
이제 도 5A를 참조하면, 도 5A는 자동 아이 열화 없이 수신기로 보내진 송신기 검사 패턴 신호의 그래픽 표현이다. 도 5A에서 보여지듯, 송신기로부터 수신기로 송신된 신호는 공칭 양의 지터(약 113㎰)(504) 및 공칭 양의 전압 진폭 변화(506)를 가진다. 그래서, 송신기로부터의 검사 패턴 신호(502)는 유효한 샘플링가능한 데이터의 큰 눈(510)을 갖는다. 샘플링가능한 데이터의 눈(510) 바깥의 회색 구역(512)은 수신기에 의해 샘플링가능하지 않다. 이런 경우에 앞서 논의된 것과 같이, 자동 아이 열화 검사 기술들은 사용되지 않는다.
한편, 이제 도 5B로 가면, 도 5B는 본 발명의 한 실시예를 따른, 열화된 송신기 검사 패턴 신호가 눈 모양의 열화된 검사 패턴 신호를 형성하는, 앞서 논의된 것과 같은 자동 아이 열화 기술들을 활용하여 열화된 송신기에 의해 수신기로 보내진 열화 송신기 검사 패턴 신호의 그래픽 표현이다. 이 특별한 경우에, 도 5B의 눈 모양의 열화된 검사 패턴은, 눈 모양의 열화된 검사 패턴(522)을 만들기 위해 송신기 전류원에 대해 전류 보상값들을 동적으로 시퀀싱함으로써 앞에서 논의된 바와 같이 만들어진다.
명확하게 보여질 수 있듯이, 눈 모양의 열화된 검사 패턴 신호는 도 5A의 정규 검사 패턴 신호의 거의 두 배되는 양의 지터(약 200㎰)(524) 및 도 5A의 정규 검사 패턴 신호의 거의 네 배되는 양의 전압 진폭 변화(526)를 포함한다. 그래서, 유효한 샘플가능한 데이터의 눈(530)은 훨씬 작다. 수신기로 보내지는 이러한 눈 모양의 열화된 검사 패턴 신호를 활용하면, 수신기는 송신기로부터 자신에게 송신되는 직렬 데이터를 여전히 샘플링할 수 있는지(즉, "1"과 "0"을 구분할 수 있는지)(즉, 수신기가 통과하는지), 또는 눈 모양의 열화된 검사 패턴 신호에 수반하는 이러한 양의 지터 및 전압 진폭 변화가 있을 때 수신기가 송신된 데이터를 샘플링할 수 없는지(즉, 수신기가 실패하는지)를 보기 위해 검사될 수 있다. 앞서 논의된 것 같이, 이는, 수신기가 데이터를 정확하게 판독할 수 있는지를 판정하기 위해 수신기로부터의 수신된 검사 패턴 신호를 송신기에 의해 보내진 열화된 송신기 검사 패턴 신호와 비교함에 의해 달성된다.
앞서 기술된 직렬 수신기의 자동 아이 열화 검사 기술에서 사용될 수 있는 몇 가지 변형들이 있다. 그러나, 우선 무엇보다도, 주의할 점은 검사 프로세스에서 정규 전류 및 저항 보상 레벨들에 대해 공칭 값들이 어떤 것인지에 대한 소정의 이해가 있어야 적절한 전류 보상값들 및/또는 임피던스 보상값들이 전류 및 임피던스 보상값 저장소들로 프로그램될 수 있다는 것이다. 다른 방법은, 전류 및/또는 임피던스 오프셋(offset) 값들을 무시하는 대신, 수신기의 정규 보상 로직의 정규 보상값들에 더해질 수 있는 보상값들로서 전류 및/또는 임피던스 오프셋(offset) 값들을 사용하는 것이 될 것이다. 또한, 앞에서 논의되었듯이, 전류 및/또는 임피던스 보상값들의 임의의 조합이 사용될 수 있다는 것이 이해되어야 한다. 동시에 둘 다 또는 하나만 사용될 수 있다. 예를 들면, 도 5A 및 5B의 예들에서, 이러한 예들은 전류 보상값들의 조작만을 예시한다. 게다가, 시퀀싱 로직의 갱신 레이트가 다양한 서로 다른 지터 주파수들을 얻기 위해 변화될 수 있다는 것이 이해되어야 한다.
다시 도 2를 참고하면, 고속 직렬 수신기의 자동 아이 열화 검사 기술들을 구현하기 위해, 표준 루프-백(loop-back) 검사가 직렬 인터페이스 회로(202)에 수행된다. 기본적으로, 시퀀싱 로직(230)으로 프로그램된 미리 프로그램된 시퀀싱 레이트와 함께, 송신기 조작기(204)의 전류 보상값 저장소(216) 및 임피던스 보상값 저장소(218)로 각각 프로그램된 전류 보상값들 및/또는 임피던스 보상값들에 의해 정의된 미리 정의된 검사 패턴은 송신기를 조작하기 위해 송신기(210)의 전류 보상 회로(223) 및/또는 임피던스 보상 회로(223)로 보내진다. 이에 기초하여, 송신기(210)는 수신기(212)로 보내지는 눈 모양의 열화된 검사 패턴 신호를 생성하고 송신기의 열화된 검사 패턴 신호(236)도 비교기(234)로 보내진다. 비교기(234)도 수신기(212)로부터 수신된 검사 패턴 신호(240)를 수신한다. 그 후, 비교기는, 수신기가 직렬 데이터를 정확하게 샘플링할 수 있는지(즉, 수신기가 직렬 데이터 비트 스트림에서 "1" 및 "0" 사이를 구분할 수 있는지)를 판정하기 위해 본래 보내진 열화된 송신기 검사 패턴 신호(236)와 수신된 검사 패턴 신호(240)를 비교한다. 만약 가능하면, 수신기(212)는 통과한다. 그렇지 않으면, 수신기(212)는 실패한다.
이러한 검사들은 자동 아이 열화 검사 패턴 신호를 수신기의 실패가 검출될 때까지 변화시킴으로써 얼마나 많은 지터 및/또는 전압 진폭 변화를 수신기가 허용할 수 있는지 판정하기 위해 설계 검증시 사용될 수 있다. 그것은 특정한 지터 조건 및/또는 전압 진폭 변화가 앞서 논의된 자동 아이 열화 검사 기술들로 복제되는 대량 제조 검사 환경에서도 사용될 수 있다. 특정 지터 시그내쳐(signature) 및/또는 전압 진폭 변화를 충족시키지 못하는 수신기들을 가진 직렬 인터페이스들을 가지고 있는 칩들은 자동 아이 열화 검사에 실패할 것이고 그 후 걸러질 수 있다.
이 검사는 공지의 수단을 사용하여 달성될 수 있다. 예를 들면, 직렬 인터페이스 회로(202)는 검사기(예를 들면, 로드 보드 또는 검사기 카드)(252)를 활용하여 대량 제조 환경 또는 설계 검증 검사의 일부로서 검사될 수 있다. 아니면, 직렬 인터페이스 회로(252)는 ICH를 가진 칩 세트 및 프로세서의 제어 아래의 컴퓨터 시스템의 일부로서 검사될 수 있다. 이 예에서, 컴퓨터 시스템 자체는 직렬 인터페이스가 자동 아이 열화 검사를 통과하는지 또는 실패하는지를 판정할 수 있다. 또한, 열화된 송신기 검사 패턴 신호와 수신기에 의해 수신된 수신된 검사 패턴 신호를 비교하는 비교기의 루프-백 검사를 위한 로직이 동적 검사기(206)의 일부일 필요는 없지만, 직렬 인터페이스 회로(202)의 다른 소자들에 의해 또는 검사기(252)에 의해 수행될 수 있다는 것이 이해되어야 한다.
앞서 논의되었듯이, 오늘날 지터에 대한 수신기의 허용 한계를 검사하는 방법들은 지터 주입 모듈(JIM)을 사용하여 송신된 신호에 지터를 주입하는 것이다. 이러한 장치들은 검사기(예를 들면, 로드 보드) 위에 놓여져야 하고 가동되어서 특정한 양의 지터를 제공한다. 자동 아이 열화 검사 기술들은 전통적인 JIM 방법을 뛰어넘는 몇몇 이점들을 제공한다. 특히, 송신기 조작기(204)의 사용을 포함하는 자동 아이 열화 검사 기술들은 임의의 외부 소자들을 요구하지 않아서, 검사기(예를 들면, 로드 보드 또는 검사기 카드)(252) 설계를 단순화시키고 추가로 검사기에 대해 요구되는 제어의 양을 최소화시킨다. 이것은 검사기(252) 상의 지터 주입 모듈의 비용을 절약할 뿐만 아니라, 검사기(252)가 자신의 제한된 검사기 채널들을, 지터 주입 모듈을 제어하는 것과는 반대로 칩을 검사하기 위해 사용할 수 있게 한다.
더욱이, 송신기 조작기(204)를 활용하는, 자동 아이 열화 검사 기술들은 현재의 전류 보상값들 및/또는 임피던스 보상값들을 전류 보상값 저장소 및/또는 임피던스 보상값 저장소로 각각 프로그램하는 것을 통해, 및/또는 시퀀싱 로직의 갱신 레이트의 조작을 통해 다양한 튜닝을 제공한다. 이것은 현재의 지터 주입 모듈이 제공하지 않는 특징이다. 또한 더욱이, 만약 그렇다고 해도, 그들은 여전히 검사기로부터 훨씬 많은 제어를 요구한다.
게다가, 직렬 인터페이스 자체의 일부인 송신기 조작기(204)를 활용하는, 자동 아이 열화 검사 기술들은 점점 더 높은 인터페이스 주파수들을 가지는 직렬 인터페이스 제품들이, 현재의 외부 검사 장비가 지터에 대해 정적으로 검사하는 능력을 현재보다 앞지르기 시작함에 따라 미래에 점점 더 중요하게 될 것이다. 송신기 조작기(204)는 지터 및/또는 전압 진폭 변화들의 동적 검사를 동적인 양식 및 프로그램 가능한 양식으로 제공하기 때문에, 검사 목적들을 위한 직렬 인터페이스 제품들의 계속 증가하고 있는 속도와 보조를 맞출 수 있게 한다.
또한, 본 발명의 양상들 및 다양한 기능 소자들이 특정한 실시예들로 기술되었지만, 이러한 양상들 및 기능들이 하드웨어, 소프트웨어, 펌웨어, 미들웨어 또는 그들의 조합으로 구현될 수 있다는 것이 이해되어야 한다.
본 발명의 실시예들이 예시적인 실시예들과 관련해서 기술되었지만, 이러한 기술들은 한정하는 의미로 해석되도록 의도되지 않았다. 본 발명의 실시예들이 속하는 기술분야의 당업자들에게 명백한, 본 발명의 예시적인 실시예들의 다양한 수정들 및 다른 실시예들은 본 발명의 사상 및 범위 안에 놓인 것으로 간주된다.

Claims (35)

  1. 직렬 인터페이스 회로의 송신기에 결합하는 송신기 조작기(transmitter manipulator) - 상기 송신기는 상기 직렬 인터페이스 회로의 수신기에 결합하고, 상기 송신기 조작기는,
    전류 보상값들 또는 임피던스 보상값들 중 하나를 저장하기 위한 저장소, 및
    미리 정의된 테스트 패턴의 일부인, 상기 전류 보상값들 또는 임피던스 보상값들 중 상기 하나를 상기 송신기에 대해 동적으로 시퀀싱하기 위한 시퀀싱 로직(sequencing logic)을 더 포함함 -
    를 포함하고,
    상기 전류 또는 임피던스 보상값들 중 상기 동적으로 시퀀싱된 값에 응답하여 상기 송신기는 상기 수신기를 검사하기 위해 상기 수신기로 송신하기 위한 열화된(degraded) 검사 패턴 신호를 생성하는 장치.
  2. 제1항에 있어서,
    상기 열화된 검사 패턴 신호는 눈 모양의 열화된 검사 패턴 신호를 형성하는 장치.
  3. 제1항에 있어서,
    상기 저장소는 레지스터 어레이를 포함하는 장치.
  4. 제1항에 있어서,
    상기 전류 보상값들은 상기 송신기의 전류 보상 회로에 결합되는 장치.
  5. 제1항에 있어서,
    상기 임피던스 보상값들은 상기 송신기의 임피던스 보상 회로에 결합되는 장치.
  6. 제1항에 있어서,
    상기 저장소는,
    상기 전류 보상값들을 저장하기 위한 전류 보상값 저장소; 및
    상기 임피던스 보상값들을 저장하기 위한 임피던스 보상값 저장소
    를 포함하는 장치.
  7. 제6항에 있어서,
    상기 시퀀싱 로직은 상기 송신기에 대해 상기 전류 보상값들 및 상기 임피던스 보상값들을 동적으로 시퀀싱하기 위한 것이고, 상기 동적으로 시퀀싱된 전류 및 임피던스 보상값들에 응답하여 상기 송신기는 상기 수신기를 검사하기 위해 상기 수신기로 송신하기 위한 열화된 검사 패턴 신호를 생성하는 장치.
  8. 제7항에 있어서,
    상기 열화된 검사 패턴 신호는 눈 모양의 열화된 검사 패턴 신호를 형성하는 장치.
  9. 제7항에 있어서,
    상기 전류 보상값 저장소 및 상기 임피던스 보상값 저장소 각각은 레지스터 어레이들을 각각 포함하는 장치.
  10. 제7항에 있어서,
    상기 전류 보상값들은 상기 송신기의 전류 보상 회로에 결합되는 장치.
  11. 제7항에 있어서,
    상기 임피던스 보상값들은 상기 송신기의 임피던스 보상 회로에 결합되는 장치.
  12. 제7항에 있어서,
    비교기를 더 포함하고, 상기 비교기는 상기 수신기를 검사하기 위해 상기 송신기에 의해 상기 수신기로 송신된 상기 열화된 검사 패턴 신호를 상기 수신기에 의해 수신된 수신 검사 패턴 신호와 비교하는 장치.
  13. 전류 보상값들 또는 임피던스 보상값들 중 하나를 저장하는 단계;
    미리 정의된 테스트 패턴의 일부인, 상기 전류 보상값들 또는 임피던스 보상값들 중 상기 하나를 직렬 인터페이스 회로의 송신기에 대해 동적으로 시퀀싱하는 단계;
    상기 전류 보상값들 또는 임피던스 보상값들 중 상기 동적으로 시퀀싱된 값에 기초하여 열화된 검사 패턴 신호를 생성하는 단계; 및
    상기 수신기를 검사하기 위해 상기 직렬 인터페이스 회로의 수신기로 상기 열화된 검사 패턴 신호를 송신하는 단계
    를 포함하는 방법.
  14. 제13항에 있어서
    상기 열화된 검사 패턴 신호는 눈 모양의 열화된 검사 패턴 신호를 형성하는 방법.
  15. 제13항에 있어서,
    상기 전류 보상값들을 상기 송신기의 전류 보상 회로에 결합시키는 단계를 더 포함하는 방법.
  16. 제13항에 있어서,
    상기 임피던스 보상값들을 상기 송신기의 임피던스 보상 회로에 결합시키는 단계를 더 포함하는 방법.
  17. 제13항에 있어서,
    전류 보상값들 또는 임피던스 보상값들 중 하나를 저장하는 단계는 상기 전류 보상값들 및 상기 임피던스 보상값들 모두를 저장하는 단계를 더 포함하는 방법.
  18. 제17항에 있어서,
    열화된 검사 패턴 신호를 생성하기 위해 상기 전류 보상값들 및 상기 임피던스 보상값들 모두를 상기 송신기에 대해 동적으로 시퀀싱하는 단계; 및
    상기 수신기를 검사하기 위해 상기 수신기로 상기 열화된 검사 패턴 신호를 송신하는 단계
    를 더 포함하는 방법.
  19. 제18항에 있어서,
    상기 열화된 검사 패턴 신호는 눈 모양의 열화된 검사 패턴 신호를 형성하는 방법.
  20. 제18항에 있어서,
    상기 수신기를 검사하기 위해 상기 송신기에 의해 상기 수신기로 송신된 상기 열화된 검사 패턴 신호를 상기 수신기에 의해 수신된 수신 검사 패턴 신호와 비교하는 단계를 더 포함하는 방법.
  21. 송신기;
    수신기;
    상기 송신기에 결합하는 송신기 조작기 - 상기 송신기는 상기 수신기에 결합하고, 상기 송신기 조작기는,
    전류 보상값들 또는 임피던스 보상값들 중 하나를 저장하기 위한 저장소, 및
    미리 정의된 테스트 패턴의 일부인, 상기 전류 보상값들 또는 임피던스 보상값들 중 상기 하나를 상기 송신기에 대해 동적으로 시퀀싱하기 위한 시퀀싱 로직을 더 포함함 -
    을 포함하고,
    상기 전류 또는 임피던스 보상값들 중 상기 동적으로 시퀀싱된 값에 응답하여 상기 송신기는 상기 수신기를 검사하기 위해 상기 수신기로 송신하기 위한 열화된 검사 패턴 신호를 생성하는 직렬 인터페이스 회로.
  22. 제21항에 있어서,
    상기 열화된 검사 패턴 신호는 눈 모양의 열화된 검사 패턴 신호를 형성하는 직렬 인터페이스 회로.
  23. 제21항에 있어서,
    상기 저장소는 레지스터 어레이를 포함하는 직렬 인터페이스 회로.
  24. 제21항에 있어서,
    상기 전류 보상값들은 상기 송신기의 전류 보상 회로에 결합되는 직렬 인터페이스 회로.
  25. 제21항에 있어서,
    상기 임피던스 보상값들은 상기 송신기의 임피던스 보상 회로에 결합되는 직렬 인터페이스 회로.
  26. 제21항에 있어서,
    상기 저장소는,
    상기 전류 보상값들을 저장하기 위한 전류 보상값 저장소; 및
    상기 임피던스 보상값들을 저장하기 위한 임피던스 보상값 저장소를 포함하는 직렬 인터페이스 회로.
  27. 제26항에 있어서,
    상기 시퀀싱 로직은 상기 전류 보상값들 및 상기 임피던스 보상값들을 상기 송신기에 대해 동적으로 시퀀싱하기 위한 것이고, 상기 동적으로 시퀀싱된 전류 및 임피던스 보상값들에 응답하여 상기 송신기는 상기 수신기를 검사하기 위해 상기 수신기로 송신하기 위한 열화된 검사 패턴 신호를 생성하는 직렬 인터페이스 회로.
  28. 제27항에 있어서,
    상기 열화된 검사 패턴 신호는 눈 모양의 열화된 검사 패턴 신호를 형성하는 직렬 인터페이스 회로.
  29. 제27항에 있어서,
    상기 전류 보상값 저장소 및 상기 임피던스 보상값 저장소 각각은 레지스터 어레이들을 각각 포함하는 직렬 인터페이스 회로.
  30. 제27항에 있어서,
    상기 전류 보상값들은 상기 송신기의 전류 보상 회로에 결합되는 직렬 인터페이스 회로.
  31. 제27항에 있어서,
    상기 임피던스 보상값들은 상기 송신기의 임피던스 보상 회로에 결합되는 직렬 인터페이스 회로.
  32. 제27항에 있어서,
    비교기를 더 포함하고, 상기 비교기는 상기 수신기를 검사하기 위해 상기 송신기에 의해 상기 수신기로 송신된 상기 열화된 검사 패턴 신호를 상기 수신기에 의해 수신된 수신 검사 패턴 신호와 비교하는 직렬 인터페이스 회로.
  33. 제27항에 있어서,
    컴퓨터 시스템의 칩셋에 결합되어 있는 직렬 인터페이스 회로.
  34. 제33항에 있어서,
    상기 칩셋은 MCH(Memory Control Hub) 및 ICH(Input/Output Control Hub)를 포함하고, 상기 직렬 인터페이스는 상기 ICH에 결합되어 있는 직렬 인터페이스 회로.
  35. 제33항에 있어서,
    상기 칩셋은 FSB(Front-Side Bus)에 의해 프로세서에 결합되는 직렬 인터페이스 회로.
KR1020057016738A 2003-03-07 2004-02-05 고속 직렬 수신기의 검사를 위한 자동 아이 다이어그램열화 기술들 KR100816928B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/383,501 US6968490B2 (en) 2003-03-07 2003-03-07 Techniques for automatic eye-degradation testing of a high-speed serial receiver
US10/383,501 2003-03-07

Publications (2)

Publication Number Publication Date
KR20050115897A KR20050115897A (ko) 2005-12-08
KR100816928B1 true KR100816928B1 (ko) 2008-03-26

Family

ID=32927110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057016738A KR100816928B1 (ko) 2003-03-07 2004-02-05 고속 직렬 수신기의 검사를 위한 자동 아이 다이어그램열화 기술들

Country Status (8)

Country Link
US (1) US6968490B2 (ko)
EP (1) EP1602191A1 (ko)
JP (1) JP4344361B2 (ko)
KR (1) KR100816928B1 (ko)
CN (1) CN1757193B (ko)
HK (1) HK1077686A1 (ko)
TW (1) TWI278742B (ko)
WO (1) WO2004082199A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7222290B2 (en) * 2003-11-18 2007-05-22 Agere Systems Inc. Method and apparatus for receiver detection on a PCI-Express bus
US7272756B2 (en) * 2005-05-03 2007-09-18 Agere Systems Inc. Exploitive test pattern apparatus and method
US7447965B2 (en) * 2005-05-03 2008-11-04 Agere Systems Inc. Offset test pattern apparatus and method
US20070063741A1 (en) * 2005-09-22 2007-03-22 Tarango Tony M Testing of integrated circuit receivers
US7590392B2 (en) * 2005-10-31 2009-09-15 Intel Corporation Transmitter compensation
US8570881B2 (en) * 2006-03-28 2013-10-29 Advanced Micro Devices, Inc. Transmitter voltage and receiver time margining
JP5527918B2 (ja) * 2006-03-28 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体集積回路装置及びその試験方法
US20080144405A1 (en) * 2006-12-18 2008-06-19 Intel Corporation Data strobe timing compensation
US20080170610A1 (en) * 2007-01-11 2008-07-17 Harper Marcellus C High Speed Serial Test Circuits
TWI402671B (zh) * 2008-09-05 2013-07-21 Hon Hai Prec Ind Co Ltd 一種ｓａｔａ介面測試系統及方法
EP2731280B8 (en) * 2012-11-07 2019-03-20 Telefonaktiebolaget LM Ericsson (publ) Loopback-based built-in-self-test
US9929856B1 (en) * 2016-11-07 2018-03-27 Dell Products, Lp System and method for jitter negation in a high speed serial interface
CN106707053B (zh) * 2016-11-15 2019-04-30 中国电子科技集团公司第四十一研究所 一种提高矢量网络分析仪高速链路测试能力的系统及方法
CN109361568B (zh) * 2018-11-21 2020-09-08 杭州迪普科技股份有限公司 网络设备的老化测试方法及装置
KR20220083914A (ko) 2020-12-11 2022-06-21 삼성전자주식회사 내부 루프백 테스트를 수행하는 송수신기 및 그것의 동작 방법
CN112597729B (zh) * 2021-03-04 2021-06-01 新华三半导体技术有限公司 一种ddr sdram通道的优化方法、装置和存储芯片

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3869580A (en) 1971-11-15 1975-03-04 Milgo Electronic Corp Apparatus for testing data modems which simultaneously transmit and receive frequency multiplexed signals
US3737637A (en) * 1971-12-13 1973-06-05 Ibm Data generator
JPH06350654A (ja) * 1993-06-14 1994-12-22 Toshiba Corp クロック同期制御検証装置
US5734676A (en) * 1996-05-24 1998-03-31 International Business Machines Corporation Apparatus, method and article of manufacture for carrier frequency compensation in a FM radio receiver
US5751114A (en) * 1996-05-24 1998-05-12 International Business Machines Corporation Apparatus, method and article of manufacture for carrier frequency compensation in a FM radio transmitter
US5761259A (en) * 1996-05-24 1998-06-02 International Business Machines Corporation Apparatus, method and article of manufacture for carrier frequency compensation in a FM radio
CA2177525C (en) * 1996-05-28 2002-01-29 Maurice Stephen O'sullivan Eye mask for measurement of distortion in optical transmission systems
JP3537290B2 (ja) 1997-05-27 2004-06-14 沖電気工業株式会社 シリアルインタフェース回路
JP3733699B2 (ja) 1997-06-20 2006-01-11 ソニー株式会社 シリアルインタフェース回路
US6269482B1 (en) * 1997-07-14 2001-07-31 Altinex, Inc. Methods of testing electrical signals and compensating for degradation
US6088754A (en) 1997-12-31 2000-07-11 Cisco Technology, Inc. Generic serial interface with automatic reconfigurability
WO2000022803A1 (en) * 1998-10-08 2000-04-20 British Telecommunications Public Limited Company Measurement of speech signal quality
US6678844B2 (en) * 1999-12-22 2004-01-13 Interuniversitair Microelektronica Centrum (Imec) System and method for determining bit-error rates
US6777971B2 (en) * 2002-03-20 2004-08-17 Lsi Logic Corporation High speed wafer sort and final test
US8000426B2 (en) * 2008-03-21 2011-08-16 Oracle America, Inc. Mechanism for constructing an oversampled waveform for a set of signals received by a receiver

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Computer-aided Design Of Free-space Optical Interconnected Systems , Lasers and Electro-Optics Society
Computer-aided Design Of Free-space Opto-electronic Systems, Design Automation Conference

Also Published As

Publication number Publication date
EP1602191A1 (en) 2005-12-07
TWI278742B (en) 2007-04-11
WO2004082199A1 (en) 2004-09-23
CN1757193A (zh) 2006-04-05
US20040177301A1 (en) 2004-09-09
TW200500844A (en) 2005-01-01
HK1077686A1 (zh) 2006-02-17
JP4344361B2 (ja) 2009-10-14
KR20050115897A (ko) 2005-12-08
JP2006518947A (ja) 2006-08-17
US6968490B2 (en) 2005-11-22
CN1757193B (zh) 2010-05-12

Similar Documents

Publication Publication Date Title
KR100816928B1 (ko) 고속 직렬 수신기의 검사를 위한 자동 아이 다이어그램열화 기술들
US7694031B2 (en) Memory controller including a dual-mode memory interconnect
US7984369B2 (en) Concurrent code checker and hardware efficient high-speed I/O having built-in self-test and debug features
US20050080581A1 (en) Built-in self test for memory interconnect testing
US7992058B2 (en) Method and apparatus for loopback self testing
US6826100B2 (en) Push button mode automatic pattern switching for interconnect built-in self test
WO2017014876A1 (en) Redriver link testing
KR20030022780A (ko) 내장된 자체검사를 이용하여 신호 상호접속을 테스트하기위한 시스템 및 방법
WO2004095297A2 (en) A high performance serial bus testing methodology
KR100780962B1 (ko) 다이나믹 ｏｄｔ 모드 테스트 방법 및 그 방법을 사용하는ｏｄｔ 모드 테스트 회로
US7447958B2 (en) Parallel input/output self-test circuit and method
US20050138302A1 (en) Method and apparatus for logic analyzer observability of buffered memory module links
KR101039226B1 (ko) 프로그래밍가능 진단 메모리 모듈
CN110832586B (zh) 存储器决策反馈均衡器测试
US20080162998A1 (en) Automatic reconfiguration of an i/o bus to correct for an error bit
US20220012140A1 (en) Hardware logging for lane margining and characterization
US10825545B2 (en) Memory device loopback systems and methods
US8724483B2 (en) Loopback configuration for bi-directional interfaces
US20170149638A1 (en) Verifying communication lanes by individually disconnecting transmit wires by wire polarity
US7000170B2 (en) Method and apparatus for generating CRC/parity error in network environment
US7409618B2 (en) Self verifying communications testing
US20140129909A1 (en) Switchable per-lane bit error count
KR100665918B1 (ko) 번인 테스트 시스템을 위한 선로 인터페이스 장치
US20020186022A1 (en) Method, system, and recording medium of testing a 1394 interface card
KR20050075504A (ko) 내장 메모리의 페일를 검출하기 위한 반도체 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee