TWI278742B - Techniques for automatic eye-degradation testing of a high-speed serial receiver - Google Patents

Description

(1) E78742 玖、發明說明 【發明所屬之技術領域】 本發明的實施例是關於串列介面的領域。特別是本發 明的實施例係關於用在高速串列接收器之自動眼形退化測 試的技術。 【先前技術】 隨著電腦裝置及系統持續地進步與變得更加複雜，在 不同電腦系統中各式各樣的元件間傳輸資料有用且有效的 技術，已在電腦系統的設計與實現上變得愈來愈重要。特 別是，用以增加在輸入/輸出（I/O )裝置與電腦系統之 個別介面間之資料傳輸率的技術被持續地發展，以改進整 體電腦系統的效能。 更特別的是，在電腦工業中已經有一種強大的推力來 發展以不斷增加之位元率發送與接收資料的串列介面。在 習知技藝中，串列介面被用在兩裝置之間（舉例來說，是 在電腦系統與I/O裝置之間）的串列通信，而在此串列通 信中，一次只發送一個位元。舉例來說，電腦通常包括一 些符合各種不同標準的不同串列介面埠。串列埠被認爲是 可以被用來跟幾乎任何類型之裝置介接的通用介面。 然而，隨著不斷增加之串列介面位元率的出現，對於 用來測試這些串列介面強健性之更精密技術的需求也相對 增加。舉例來說，對抖動的容許度與大的電壓振幅變化度 爲串列介面之兩個特有的性質，這兩者對其性能來說係極 -4- 事換頁 其重要的，但是卻因爲這兩者應該以非常的高速度來予以 測試’並且不會因正在使用的測試方法而對其性能造成任 何不利的影響，所以這兩者非常難以測試。使事情更複雜 的是：用來測試這些串列介面之典型大量的製造環境並不 是非常精密的，並且不能對真正測試那些性質提供那一種 爲其所需之高速的分析。

舉例來說，目前，有一種靜態測試串列介面接收器之 抖動容許度的方法是利用一外部抖動注入模組（JIM )而 將抖動注入發射信號中。抖動注入模組必須跟串列介面一 起被放置在一測試器載板上，並且被調諧，使其提供一特 定量的抖動給接收器。在其他的方法中，具有抖動其所發 送的圖案抖動到接收器之能力的外部圖案產生器被採用， 。不幸地，現今之測試串列介面接收器之抖動容許度、電 壓振幅變化度以及其他條件的方法，因爲牽扯很多不同的 操作與外部測試模組而有一點惱人。

爲使貴審查委員能對本發明之特徵、目的及功能有 更進一步的認知與瞭解，茲配合圖式詳細說明如後： 【發明內容及實施方式】 在下面的敘述中，本發明的各式各樣的實施例將被詳 細敘述。但是，這些詳細的敘述被包含來幫助本發明的瞭 解，以及敘述用來實施本發明之代表性實施例。這些詳細 的敘述不應被用來將本發明限制於所述的特別實施例，因 爲其他的變化與實施例係可能且仍會在本發明範圍之內。 -5- (3) 此外，雖然眾多的實施例被提出’以便提供對本發明之實 施例的完全瞭解’但對熟悉本技藝人士而言’可以不需要 這些詳細的敘述就能夠實現本發明的實施例係明顯的。爲 了不使本發明難以理解，在其他的例子中，諸如眾所周知 的方法、資料類型、協定、程序、組件、電子結構及電路 等詳細內容將不做詳細描述，或是以方塊圖方式來予以表 示。此外，本發明之實施例將被敘述於特別的實施例中， 但可以硬體、軟體、韌體、中間體或是上述的組合來予以 實施。 本發明之實施例是關於用在高速串列介面電路之高速 串列接收器之自動眼形退化測試的技術。特別是，被包括 在高速串列介面電路中的發射器操控器連接到串列介面電 路的發射器。該發射器係連接到該串列介面電路的該接收 器。該發射器操控器包括有一電流補償値儲存器與一阻抗 補償値儲存器，以分別儲存電流補償値及/或阻抗補償値 ，以及一定序邏輯，以動態定序電流補償値及/或阻抗補 償値到發射器。電流補償値、阻抗補償値及定序邏輯動態 地定序電流補償値及/或阻抗補償値的速率都是可編程的 ，舉例來說，可爲測試程序的一部份。回應已動態定序的 電流補償値及/或阻抗補償値之發射器產生退化的測試圖 案信號以發送到接收器，以便測試該接收器。 圖1所示係爲有一高速串列介面之電腦系統架構實例 的一部分方塊圖。系統架構1 0 0包括有至少一處理器1 〇 1 如：中央處理器（CPU )、一記憶體控制集線器（MCH ) (4) ------------Ρ·· -:·…·.. 1278742

1 1 1、一系統記憶體裝置1 1 3、及一輸入/輸出（ϊ/ο )控 制集線器（ICH ) 13 1。MCH 1 1 1與ICH 13 1的組合有時 候會被稱做一晶片組1 〇2。晶片組1 02可以是一個或多個 積體電路晶片，該積體電路的作用像是一集線器或是核心 ，用於處理器與電腦系統1 〇 〇的其他元件間之資料傳輸。 此外，電腦系統可以包括額外的元件（圖上未示），例如 :一共同處理器、數據機等，這只是電腦系統的非常基本 實例。 CPU 101係經由前端匯流排（FSB) 103而被連接到 MCH 1 1 1，並且MCH 1 1 1係藉由一集線器連結122，（有 時被稱做後端匯流排）而被連接到ICH 131。MCH 1 1 1執 行通常被稱爲「北橋功能」的功能，而ICH 1 3 1執行通常 被稱爲「南橋功能」的功能。

爲了本說明書，術語「處理器」或是「C P U」是指能 夠執行一序列指令的任何機器，並且可以包括但並非限定 於通用微處理器、專用微處理器、特殊應用積體電路（ ASIC )、多媒體控制器、信號處理器及微控制器等。在 一實施例中，CPU 101爲一能夠執行英代爾（Intel)架構 指令集的通用微處理器，舉例來說，CPU 101可爲 PENTINUM等級之處理器的其中一者或是CELERON等級 的處理器的其中一者。 CPU 101、ICH 131及其他元件經由MCH 111來存取 系統記憶體裝置1 1 3。在一實施例中，MCH 1 1 1負責對目 標是系統記憶體1 1 3的所有記憶體事務處理提供服務。 :，換頁 · —~~"(5) MCH 1 1 1可爲一獨立的單元、晶片組的一部份積體電路或 是一些可控制不同系統元件與系統記憶體1 1 3間之介面之 較大型單元的一部分。 系統記憶體1 1 3可以包括任何適合儲存數位資訊的記 憶體裝置，如靜態隨機存取記憶體（SRAM )、動態隨機 存取記憶體（DRAM )、同步動態隨機存取記憶體（ SDRAM )、雙倍資料率（DDR ) SDRAM或DRAM等。因 此，在一實施例中，系統記憶體1 1 3包括揮發性記憶體。 此外，系統記憶體1 1 3也可包括非揮發性記憶體，如唯讀 記憶體（ROM )(例如：包括.基本輸入輸出系統（BIOS )ROM ) ICH 131提供在MCH111與不同輸入輸出（I/O)裝 置、介面及諸璋之間的介面控制。諸埠可包括周邊構件互 連（PCI)槽與PCI代理者133、使用一標準網路協定而 與網路相聯繫的網路介面134、至少一 USB璋135、至少 一積體磁碟機電子（IDE )介面137 (例如，用於硬碟機 )，以及至少一具有至少一 I/O裝置1 52連接到該高速串 列介面1 5 0的高速串列介面1 5 0。此外，其他I / 〇裝置 1 3 9可以經由之目u所述的介面或是其他類型的介面而被連 接到ICH 131。有廣大不同類型的I/O裝置是很明顯的。 I/O裝置的實例可以包括任何I/O裝置，以執行；I/O功能 。舉例來說，I / 0裝置可包括一監視器、一小型鍵盤、一 數據機、一印表機、一儲存裝置（如：光碟r〇m(cd ROM )、數位影音光碟（DVD )、硬碟機、軟碟機等）或 厂 (6) 是其他類型的I/O裝置，如：用於輸入裝置的控制器（滑 鼠、軌跡球、指向裝置）、媒體卡（如：聲頻、視頻、圖 形）等。

串列介面150可以是一種高速串列介面。不同類型之 高速串列介面的實例包括如串列式先進附加技術（SATA )型介面、周邊構件互連（PCI)高速型介面等的高速串 列介面。高速串列介面1 5 0可以與其他類型的高速串列介 面相容是相當明顯的。此外，高速串列介面1 5 0包括用以 實施串列介面接收器之自動眼形退化測試技術的邏輯。稍 後將作詳細的討論。 熟悉本技藝人士應可領會到，圖1電腦系統架構1 0 0 只是基本電腦系統的一個例子。此外，熟悉本技藝人士將 認可如圖1所示的代表性環境並不打算限制本發明的實施 例。

雖然本發明的樣態及不同的功能元件現在將被敘述於 特別的實施例中，但應可領會到這些樣態及不同的功能元 件可以硬體、軟體、韌體、中間體或是上述的組合來予以 實施。 本發明的實施例是關於高速串列介面電路之高速串列 接收器之自動眼形退化測試的技術。特別是，包括在高速 串列介面電路中的發射器操控器連接到該串列介面電路的 發射器。該發射器係連接到該串列介面電路的接收器。該 發射器操控器包括有一電流補償値儲存器與一阻抗補償値 儲存器，以分別儲存電流補償値及/或阻抗補償値，以及 -9- f隹龙獅參·，:1換頁 . (7) 一定序邏輯，以動態定序電流補償値及/或阻抗補償値到 發射器。電流補償値、阻抗補償値及定序邏輯動態地定序 電流補償値及/或阻抗補償値的速率都是可編程的，舉例 來說’做爲測試程序的一部份。回應已被動態定序的電流 補償値及/或阻抗補償値之發射器產生退化的測試圖案信 號而發送到接收器，以便測試該接收器。 特別是，本發明的實施例是關於高速串列介面之高速 串列接收器的自動退化測試技術。此外，如這裡所述，本 發明的實施例是關於一種被同來實施自動眼形測試技術之 方法與個別的架構，而自動眼形測試技術被用來定高速串 列介面的邊限，以便測試接收器。這些技術係藉由操作發 射器的電流與阻抗補償機制來予以達成，以強調已發射之 串列位元串測試圖案信號的時間與振幅特性，這可以被用 來定串列介面接收器之抖動容許度與大的電壓振幅變化度 (也就是電壓擺幅）的邊限。 請參閱圖2，圖2係爲根據本發明之一具體實施例， 例舉可被用來實施高速串列介面接收器之自動退化測試技 術的結構例之方塊圖。如圖2所示，在一實施例中，選擇 性地被包括在一動態接收器測試器機構206中的發射器操 控器204，可被整合到高速串列介面電路202中。高速串 列介面電路202包括一用以發送資料之局速發射器210， 以及一用以接收資料之高速接收器2 1 2。 如圖2所示，發射器操控器204連接到串列介面電路 2 02的發射器210。此外，發射器210直接連接到串列介 -10-

，咖2 (8) 面電路202的接收器212，與經由動態接收器測試器206 而連接到接收器2 1 2。

請特別注意發射器操控器204，發射器操控器204包 括一儲存器，用以儲存電流補償値與阻抗補償値之任一或 兩個。特別是，在一具體實施例中，發射器操控器204包 括一電流補償値儲存器2 1 6，以儲存電流補償値，以及一 阻抗補償値儲存器2 1 8，以儲存阻抗補償値。這些電流補 償値與阻抗補償値可以直接連接到發射器2 1 0的補償邏輯 。特別是，儲存在阻抗補償値儲存器2 1 8中的阻抗補償値 可連接到發射器2 1 0的阻抗補償電路22 1，並且儲存在電 流補償値儲存器2 1 6中的電流補償値可連接到發射器2 1 0 的電流補償電路223。在這樣的方法下，發射器操控器 2 04繞過發射器210的正常補償邏輯226。

發射器操控器204更包括一定序邏輯230，用以動態 定序電流補償値及/或阻抗補償値之任一個或二個到發射 器2 1 0。阻抗補償値係編排到發射器2 1 0的阻抗補償値電 路22 1之路由，以及電流補償値係編排到發射器2 1 0的電 流補償値電路223之路由。如同稍後會詳細說明者，發射 器2 1 0回應電流補償値及/或阻抗補償値，產生退化的測 試圖案信號，而發送到接收器2 1 2以便測試接收器。在一 實施例中，退化的測試圖案信號形成眼形退化的測試圖案 信號。 在一實施例中，如圖2所示，動態接收器測試器206 包括一比較器234。使用發射器操控器204，定序邏輯 -11 - 1278742 .,, (9) 230可繞過正常補償邏輯226，分別動態定序順序的電流 補償値及阻抗補償値到現有的電流補償値電路22 1與現有 的阻抗補償値電路223，以便控制退化發射器測試圖案信 號的強度與阻抗，而退化的發射器測試圖案信號被發送到 接收器以便測試該接收器。應可領會到電流補償値、阻抗 補償値及定序邏輯動態地定序電流補償値及/或阻抗補償 値的速率都是可編程的，例如，做爲測試程序的一部份。 舉例來說，抖動頻率可由被編程到定序邏輯230中的定序 率來予以控制 退化的發射器測試圖案信號也被直接送到比較器234 。在這樣的方法中，比較器234可以將從發射器210所直 接送出的退化的發射器測試圖案信號236與實際上由接收 器2 1 2所接收的退化的測試圖案信號240做比較，以便測 試是否接收器2 1 2可真的讀取被送到接收器2 1 2的串列資 料。 雖然圖2所表示的比較器234爲動態接收器測試器 2 06的一部分，並且退化的發射器測試圖案信號23 6與所 接收之退化的測試圖案信號240都經由動態接收器測試器 206來予以編排路由，應該可領會到包括比較器與測試圖 案之路由的功能性可以被包括在串列介面電路202或是測 試器設備（例如，載板或是測試器卡）的一部分。 阻抗補償値、電流補償値與定序邏輯率可爲一預先定 義之測試圖案25 0的部分，該預先定義之測試圖案25 0係 從測試設備送到發射器操控器204 ’以便 '測試串列介面電

路2 02的接收器212。預先定義之測試圖案250可包括用 以儲存在阻抗補償値儲存器2 1 8中的阻抗補償値，及/或 儲存在電流補償値儲存器2 1 6中的電流補償値，以及定序 率。如之前所述，這些補償値然後可藉由定序邏輯230而 分別被動態定序到發射器之電流補償値電路22 1與阻抗補 償値電路223，以產生已退化的發射測試圖案（例如，眼 形退化測試圖案），以便測試接收器2 1 2。 舉例來說，在圖2中，串列介面電路202被顯示爲在 一測試器252 (例如，載板或是測試卡）上被測試。測試 器252可產生預先定義之測試信號250，以便測試接收器 212。舉例來說，串列介面電路202的接收器212可在設 計驗證或是在大量製造期間被測試，做爲一測試幕。 請參閱圖3，圖3係爲根據本發明之一具體實施例， 顯示一發射器操控器以及其相關之發射器與接收器之特定 實例的示意圖。如圖3所示，發射器操控器3 02包括一電 流補償値儲存器2 1 6，該電流補償値儲存器2 1 6包括一電 流補償値暫存器陣列3 06，用以儲存電流補償値1 -η，以 及一阻抗補償値儲存器2 1 8，該阻抗補償値儲存器2 1 8包 括一阻抗補償値暫存器陣列3 08，用以儲存阻抗補償値1 -η。此外，每一個電流補償値暫存器陣列3 06與阻抗補償 値暫存器陣列3 0 8各自連接到多工器3 1 0與多工器3 1 2。 定序邏輯320最終連接到每一個多工器310與多工器312 ’以便（以預先編程率）將電流補償値且/或阻抗補償値 之任一個或是兩個，從發射器操控器3 02分別動態定序到

(11) 發射器2 1 0的電流補償或阻抗補償電路。在這方法之下， 退化的測試圖案信號係藉由發射器2 1 0來予以產生，以傳 送到接收器2 1 2來測試接收器。 特別是，電流補償値暫存器陣列3 06的電流補償値被 動態定序到發射器210的發射電流源315 (也就是Icomp )。爲了回應已動態定序的電流補償値，發射電流源3 1 5 產生以電流爲基礎的退化測試圖案信號，該退化測試圖案 信號經由發射切換電晶體3 1 7以及導線3 20，而被送到接 收器終端方塊3 22及接收器212的差動放大器3 24。 同樣地，除了替代電流補償値之外，阻抗或是電阻補 償値可以從阻抗補償値暫存器陣列3 08被動態定序到發射 器210的可變電阻器3 3 2及3 34 (也就是終端電阻器）。 藉由動態定序阻抗補償値來調整可變電阻器3 3 2及3 3 4 ( 也就是Rcomp )，退化的測試圖案信號（例如，眼形退化 測試圖案信號）可經由導線320及導線321而被送到接收 器終端322及接收器2 12的差動放大器324。此外，阻抗 補償値也可被直接編排路由到接收器終端322，以確保沒 有阻抗不匹配的情況。 因此，在如圖3所示的實施例中，用於預先定義之測 試圖案的値可被分別編程到電流補償値暫存器陣列3 06及 /或阻抗補償値暫存器陣列3 08之一或是兩者中，預先定 義之測試圖案的値對應於即將被各自動態施加於發射器電 流源3 1 5及/或發射器終端電阻器3 3 2與3 3 4電流及/或 阻抗値的序列。特別是，分別經由多工器3 1 0與3 1 2的定 -14- 粒備42 · Λ -- (12) 序邏輯3 20以一預先編程的定序率致使這些電流補償値及 /或阻抗補償値分別動態施加於發射電流源3 1 5及/或發 射器終端電阻器3 3 2與3 3 4，而繞過發射器2 1 0的正常補 償邏輯。應該注意的是：只要發射器設計包含一可變電流 源及一可變發射器阻抗，本技術就可以被應用在不同的發 射器設計中。 經由電流及/或阻抗値而以預先定義之定序率循環的 效應是：發射信號轉換率（slew/ rate )及電壓位準被操 作，以便產生退化的測試圖案信號。 請參閱圖4，圖4係爲一例舉由先前所述之自動眼形 退化測試技術來操控發射器信號之轉換率以及電壓位準的 簡化圖表。根據電流及/或阻抗補償値是否增加或減少， 發射信號402上的邊緣將不是被推出就是被拉入，並且最 大電壓位準將上升或下降。在時間上，這使發射信號402 的眼睛區404在垂直方向（電壓）與水平方向（時間）上 都退化。然而，假如電流及/或阻抗補償値變動太大，發 射信號402將會退化到其進入無效區406的點，而無效區 是接收器不能精準地取樣串列資料的區域（亦即，區分出 “ 〇，，與 “ 1，，） 。 請參閱圖5A，圖5A係爲一被送到接收器之發射器測 試圖案信號而沒有自動眼形退化的圖形表示。如圖5 A所 示，從發射器到接收器的發射資料具有一標稱量的抖動 5 04 (大約113微微秒）及一標稱量的電壓振幅變動506 。因此，來自發射器之測試圖案信號5 02具有一有效可取 (13) 樣資料的大眼睛區5 1 0。可取樣資料的大眼睛區5 1 0之外 的灰色區5 1 2是無法被接收器取樣的。可以領會到，在這 樣的例子中，之前所敘述的自動眼形退化測試技術並未被 應用。 在另一方面，請參閱圖5Β，圖5Β係爲根據本發明之 一具體實施例，利用前述之自動眼形退化技術退化之由發 射器送到接收器的退化發射器測試圖案信號之圖形表示， 其中，退化的發射器測試圖案信號形成一眼形退化的測試 圖案信號。在此特別實例中，圖5Β的眼形退化測試圖案 ’如之前所討論的，係藉由動態定序電流補償値到發射器 電流源來予以產生，以便產生眼形退化測試圖案522。 如同所清楚看到的，眼形退化測試圖案信號包括有比 圖5Α之正常測試信號幾乎是兩倍量的抖動524 (大約 200微微秒），以及比圖5 Α之正常測試信號幾乎是四倍 量的電壓振幅變動5 2 6。因此，有效可取樣資料的眼睛區 53 0小多了。利用這個被送到接收器的眼形退化測試信號 ’接收器可以被測試是否其仍然可以取樣從發射器被傳輸 到接收器（接收器通過）的串列資料（亦即，可以區出 “ 1 ”與或者是否伴隨抖動與電壓振幅改變度的眼形 退化 '測試圖案信號係使得接收器不能取樣發射信號（亦即 ’接收器不通過）。如前所述，此係藉由比較來自接收器 的接收測試圖案信號與由發射器所發送的退化發射器測試 信號’來判定接收器是否可以精準地讀取資料（亦即，接 收器是否通過或不通過）來予以達成。 -16- ........(14) ' ........(14) '

有一些可以使用於之前所述的串列接收器之自動眼形 退化測試技術的變化。然而，首先應該注意到，在測試程 序中，應該有一些對什麼是正常電流與電阻補償程度之標 稱値的瞭解，才能使適當的電流補償値及/或阻抗補償値 可以被編程進電流與阻抗補償値儲存器中。一個替換的方 法是使用電流及/或阻抗偏移値當作補償値，偏移値然後 可以被加到接收器之正常補償邏輯的正常補償値，而不是 優先於他們。並且如前所述，應該可領會到，任何電流補 償値與阻抗補償値的組合可以被利用，並且可以同時利用 兩個或利用其中之一。舉例來說，在圖5A與5B的例子 中，這些例子只有例舉電流補償値的操作。此外，應該可 領會到，定序邏輯的更新率可以被改變以得到各式各樣之 不同的抖動頻率。

請再參閱回圖2，爲了實施高速串列接收器之自動眼 形退化測試的技術，對串列介面電路202執行一標準的線 路迴路（1 Ο Ο P - b a c k )測試。基本上，由分別被編程進發 射器操控器204之電流補償値儲存器2 1 6及阻抗補償値儲 存器2 1 8中之電流補償値及/或阻抗補償値，以及被編程 進定序邏輯23 0中的預先編程定序率所定義的預先定義之 測試圖案，被送出到發射器210的電流補償電路223及/ 或阻抗補償電路223，以便操作發射器。據此，發射器 2 1 0產生一被送到發射器2 1 2的眼形退化測試信號，並且 發射器的退化測試圖案信號2 3 6也被送到比較器23 4。比 較器23 4也接收到從接收器212所接收到的測試圖案信號 -17- 1278742⑵ c (15) 240。比較器然後比較已接收到之測試圖案信號240與原 來所送之退化的發射器測試圖案信號23 6，以便判定接收 器是否可以精準地取樣串列資料（亦即，接收器是否可以 在串列資料位元串中區分出“0”與“ 1 ”）。如果可以，則接 收器2 1 2通過。如果不可以，則接收器2 1 2不通過。 這些測試可以被用在設計驗證，以藉由改變自動眼形 退化圖案信號，直到不通過接收器被偵測到之前，來判定 接收器可以容許多少的抖動及/或電壓振幅變化。這也可 以被用在大量製造的測試環境中，藉此，以先前討論之自 動眼形退化測試技術來複製特定的抖動條件及/或電壓.振 幅變化。具有串列介面的晶片和不能符合特定抖動簽名及 /或電壓振幅變化的接收器將會不通過自動眼形退化測試 ’並且因此被飾掉。 此測試可以使用眾所周知的機構來予以達成。舉例來 說，串列介面電路202可以利用測試器252來予以測試（ 例如’載板或測試器卡），做爲大量製造之測試環境或是 設計驗證測試的部分。替換地，串列介面電路2 5 2可以在 處理器和具有輸入輸出控制集線器（ICH )之晶片組的控 制下被測試做爲一電腦系統的一部份。在這樣的例子中， 電腦系統本身可以做出判定：串列介面是否通過或不通過 自動眼形退化測試。可以領會到，用在比較退化之發射器 測試圖案信號與由接收器所接收到之測試圖案信號的比較 器之線路迴路測試的邏輯並不必是動態測試器206的一部 分，而是可以藉由其他的串列介面電路202之組件或是測 1278742 ：, ' (16) 試器252來予以實施。 如先前所討論的，目前用來測試接收器之抖動容許度 的方法是利用一抖動注入模組（ΠΜ )來注入抖動到發射 信號中。這些裝置必須被放在測試器（例如，一載板）並 且被轉動，以使他們提供一特定量的抖動。自動眼形退化 測試技術提供幾個優於傳統ΠΜ方法的優點。特別是，自 動眼形退化測試技術包括使用一發射器操控器204，不要 求任何外部的元件，自動眼形退化測試技術簡化了測試器 252 (例如，載板或是測試器卡）設計，並更進一步使測 試器所需要的控制量最小化。這不止節省測試器.252在抖 動注入模組的成本，並且相反於控制抖動注入模組，也允 許測試器252能夠使用其有限的通道來測試晶片。 此外，這些利用發射器操控器204的自動眼形退化測 試技術，允許經由分別將電流補償値及/或阻抗補償値編 程進電流補償値儲存器及/或阻抗補償値儲存器中，及/ 或經由定序邏輯的更新率之操作的各種調諧。這是電流抖 動注入模組並未提供的特徵。並且更進一步，即使他們有 提供，他們仍將對測試器需要更多控制。 此外，這些利用爲串列介面本身的一部份之發射器操 控器204的自動眼形退化測試技術’當具有不斷愈來愈高 之介面頻率的串列介面產品開始勝過目前之外部測試設備 之靜態地測試抖動的能力（就像他們現在有的能力）時’ 在未來將變得愈來愈重要。發射器操控器2 0 4允許以動態 方式及可編程的方式來動態地測試抖動及/或電壓振幅變 -19- 化，使其能夠跟上用來測試串列介面產品之不斷增加的速 度。 況且，當本發明的樣態及不同的功能元件已被描述於 特定實施例中的同時，應可領會到這些樣態及功能性可以 硬體、軟體、韌體、中間體或是上述的組合來予以實現。

唯以上所述者，僅爲本發明之較佳實施例，當不能以 之限制本發明的範圍。即大凡依本發明申請專利範圍所做 之均等變化及修飾，仍將不失本發明之要義所在，亦不脫 離本發明之精神和範圍，故都應視爲本發明的進一步實施 狀況。 【圖式簡單說明】 圖1係爲具有高速串列介面之電腦系統架構之例子的 部分方塊圖。 圖2係爲根據本發明之一具體實施例，例舉可被用來 實施高速串列介面接收器之自動退化測試技術的架構例的 方塊圖。 圖3係爲根據本發明之一具體實施例，顯示發射器操 控器及其相關發射器與接收器之特別例的示意圖。 圖4係爲根據本發明之一具體實施例，例舉藉由自動 退化測試技術來操控發射器信號之轉換率（slew/rate)與 電壓位準的簡化圖表。 圖5 A係爲一送到接收器之發射器測試圖案信號而沒 有自動眼形退化的圖形表示。 -20- rwi權.… . L………―................... ..................... (18) 圖5 B係根據本發明之一具體實施例，利用自動眼形 退化測試技術退化之由發射器送到接收器的退化發射器測 試圖案信號的圖形表示，其中，退化的發射器測試圖案信 號形成眼形退化的測試圖案信號。 主要元件對照表 100 系統架構 101 處理器 102 晶片組 103 前端匯流排 111 記憶體控制集線器 113 系統記憶體裝置 122 後端匯流排 131 輸入/輸出控制集線器 133 周邊構件互連（PCI )槽及PCI代理 134 網路介面 135 USB if 137 積體磁碟機電子（IDE ) 139 I/O裝置 150 串列介面 152 I/O裝置 155 退化測試邏輯 202 串列介面電路 204 發射器操控器

-21 - 1278742 (19) 206 動 態 接 收 器 測 試 器 2 10 發 射 器 212 接 收 器 216 電 流 補 償 値 儲 存 器 218 阻 抗 補 償 値 儲 存 器 221 阻 抗 補 償 電 路 223 電 流 補 償 電 路 226 正 常 補 償 邏 輯 230 定 序 邏 輯 234 比 較 器 236 退 化 發 射 器 測 試 圖 案 信號 240 退 化 測 試 圖 案 信 號 250 預 先 定 義 測 試 圖 案 252 測 試 器 302 發 射 器 操 控 器 306 電 流 補 償 値 暫 存 器 陣 列 308 阻 抗 補 償 値 暫 存 器 陣 列 3 10 多 工 器 3 12 多 工 器 3 15 發 射 電 流 源 3 17 發 射 切 換 電 晶 體 320 導 線 32 1 導 線 322 接 收 器 終 端

-22- 1278742 ;; (20)

324 差 動 放 大 器 332 可 變 電 阻 器 334 可 變 電 阻 器 402 發 射 信 號 404 眼 睛 區 406 Μ J \\\ 效 區 502 測 試 圖 案 信 號 504 標 稱 量 的 抖 動 506 標 稱 量 的 電 壓 振 幅變動 5 10 眼 睛 區 512 灰 色 522 眼 形 退 化 測 試 圖 案 524 抖 動 526 電 壓 振 幅 變 動 530 眼 睛

-23-

Claims (1)

1. 1 · 一種用於高速串列接收器之自動眼形退化測試的裝 置，包含： 一發射器操控器，連接到一串列介面電路的發射器， 該發射器連接到該串列介面電路的接收器，該發射器操控 器另包含： 一儲存裝置，儲存電流補償値或一阻抗補償値之其中 一者；及 一定序邏輯電路，動態定序該電流補償値或該阻抗補 償値之其中一者到該發射器； 其中，該發射器回應已動態定序之該電流補償値或該 阻抗補償値的其中一者，產生一退化測試圖案信號，而發 射到該接收器以便測試該接收器。 2 ·如申請專利範圍第】項之裝置，其中，該退化測試 圖案信號形成一眼形退化測試圖案信號。 3 ·如申請專利範圍第〗項之裝置，其中，該儲存裝置 包括一暫存器陣列。 4·如申請專利範圍第】項之裝置，其中，該電流補償 値係連接到該發射器的電流補償電路。 5·如申請專利範圍第！項之裝置，其中，該阻抗補償 値係連接到該發射器的阻抗補償電路。 6·如申請專利範圍第1項之裝置，其中，該儲存裝置 包含： 一電流補償値儲存裝置，以儲存該電流補償値；及 -24- ^27S742 ...- · ,，………一一- (2).一 '.… 一阻抗補償値儲存裝置，以儲存該阻抗補償値。 7. 如申請專利範圍第6項之裝置，其中，該定序邏輯 爲動態定序該電流補償値與該阻抗補償値到該發射器，其 中，該發射器回應已動態定序之該電流補償値與該阻抗補 償値，產生一退化測試圖案信號，而發射到該接收器以便 測試該接收器。 8. 如申請專利範圍第7項之裝置，其中，該退化測試 圖案信號形成一眼形退化測試圖案信號。 9. 如申請專利範圍第7項之裝置，其中，各個該電流 補償儲存裝置與該阻抗補償儲存裝置分別包含暫存器陣列 〇 1 〇·如申請專利範圍第7項之裝置，其中，該電流補 償値係連接到該發射器的電流補償電路。 11.如申請專利範圍第7項之裝置，其中，該阻抗補 償値係連接到該發射器的阻抗補償電路。 12·如申請專利範圍第7項之裝置，另包含一比較器 ’該比較器比較由該發射器發射到該接收器的該退化測試 圖案信號，與由該接收器所接收到的接收測試圖案信號， 以便測試該接收器。 1 3 · —種用於一高速串列接收器之自動眼形退化測試 的方法，包含： 儲存電流補償値或阻抗補償値之其中一者； 動態定序該電流補償値或該阻抗補償値之其中一者到 一串列介面電路的發射器； -25- J278742 (3) 根據已動態定序該電流補償値或該阻抗補償値之其中 一者，產生一退化測試圖案信號； 以及 發射該退化測試圖案信號到該串列介面電路的接收器 ，以便測試該接收器。 1 4.如申請專利範圍第1 3項之方法，其中，該退化測 試圖案信號形成一眼形退化測試圖案信號。 15.如申請專利範圍第13項之方法，另包含，連接該 電流補償値到該發射器的電流補償電路。 1 6 ·如申請專利範圍第1 3項之方法，另包含，連接該 阻抗補償値到該發射器的阻抗補償電路。 17·如申請專利範圍第13項之方法，其中，儲存該電 流補償値或該阻抗補償値之其中一者另包含：儲存該電流 補償値與該阻抗補償値兩者。 1 8 ·如申請專利範圍第1 7項之方法，另包含： 動態定序該電流補償値及該阻抗補償値兩者到該發射 器，以產生一退化測試圖案信號；以及 發射該退化測試圖案信號到該接收器，以便測試該接 收器。 19·如申請專利範圍第18項之方法，其中，該退化測 試圖案信號形成一眼形退化測試圖案信號。 2 0 .如申請專利範圍第1 8項之方法，另包含：比較由 該發射器發射到該接收器之該退化測試圖案信號，與由該 接收器所接收到之接收測試圖案信號，以便測試該接收器 -26- J278742 (4) 2 1 · —串列介面電路，包含： 一發射器； 一接收器； 一發射器操控器，連接到該發射器，該發射器連接到 該接收器，該發射器操控器另包含： 一儲存裝置，儲存電流補償値或阻抗補償値之其中一 者；及 一定序邏輯電路，動態定序該電流補償値或該阻抗補 償値之其中一者到該發射器； 其中，該發射器回應已動態定序該電流補償値或該阻 抗補償値之其中一者，產生一退化測試圖案信號，而發射 到該接收器以便測試該接收器。 22·如申請專利範圍第21項之串列介面電路，其中， 該退化測試圖案信號形成一眼形退化測試圖案信號。 2 3 .如申請專利範圍第2 1項之串列介面電路，其中， 該儲存裝置包含一暫存器陣列。 2 4.如申請專利範圍第21項之串列介面電路，其中， 該電流補償値係連接到該發射器的電流補償電路。 2 5.如申請專利範圍第21項之串列介面電路，其中， 該阻抗補償値係連接到該發射器的阻抗補償電路。 2 6 .如申請專利範圍第2 1項之串列介面電路，其中， 該儲存裝置包含： 一電流補償値儲存裝置，以儲存該電流補償値；及 -27- ^•^^Ιβ*4*5·、：·一^··-，··*.·^ »··.».*·. V"T»V‘ 負

   127^742^ 1ST 一阻抗補償値儲存裝置，以儲存該阻抗補償値。 2 7 ·如申請專利範圍第2 6項之串列介面電路，其中， 該定序邏輯爲動態定序該電流補償値與該阻抗補償値到該 發射器，其中，該發射器回應已動態定序的該電流補償値 與該阻抗補償値，產生一退化測試圖案信號，而發射到該 接收器以便測試該接收器。 2 8 ·如申請專利範圍第2 7項之串列介面電路，其中， 該退化測試圖案信號形成一眼形退化測試圖案信號。 29. 如申請專利範圍第27項之串列介面電路，其中， 各個該電流補償儲存裝置與該阻抗補償儲存裝置分別包含 暫存器陣列。 30. 如申請專利範圍第27項之串列介面電路，其中， 該電流補償値係連接到該發射器的電流補償電路。 3 1.如申請專利範圍第27項之串列介面電路，其中， 該阻抗補償値係連接到該發射器的阻抗補償電路。 32.如申請專利範圍第27項之串列介面電路，另包含 一比較器，該比較器比較由該發射器發射到該接收器的該 退化測試圖案信號，與由該接收器所接收到之接收測試圖 案信號，以便測試該接收器。 3 3.如申請專利範圍第27項之串列介面電路，係連接 到一電腦系統的一晶片組。 3 4.如申請專利範圍第33項之串列介面電路，其中， 該晶片組包含一記憶體控制集線器（MCH )及一輸入/輸 出控制集線器（ICH )，該串列介面係連接到該ICH。 -28- 1278742 、j 〆、' ...., - , , ' .- ：.；-.,' ；. (6)— 3 5 .如申請專利範圍第3 3項之串列介面電路，其中， 該晶片組藉由一前端匯流排（FSB )而連接到一處理器。 -29 - 1278742 年月曰亡. 附件 3 :第 93103087 中文圖式替換頁

   號專利申請案 民國95年5月29日修正

   252 (例如麵或測試卡)

   ί27#742 , ' .. 1 、t 柒、（一）、本案指定代表圖為：第1圖 (二） 、本代表圖之元件代表符號簡單說明： 101 102 103 111 113 122 13 1 133 134 13 5 137 13 9 150 152 155 處理器 晶片組 前端匯流排 記憶體控制集線器 系統記憶體裝置 後端匯流排 輸入/輸出控制集線器 周邊構件互連（PCI)槽及PCI代理 網路介面 USB堤 積體磁碟機電子（IDE) I/O裝置 串列介面 I/O裝置 退化測試邏輯 捌、本案若有化學式時，請揭示最能顯示發明特徵的化學 式：無