CN100412559C - 芯片测试方法及相关装置 - Google Patents

Abstract

本发明提供一种芯片测试方法与相关装置。一般的芯片中会有数字的输出/输入电路以及模拟的发射/接收电路；芯片要发出的信号会经由输出电路转换为特定格式的输出信号再经由发射电路驱动发出。外界传输至芯片的信号会经由接收电路检测，再经由输入电路反转换以形成芯片可解读的信号。而本发明在芯片内建内回路的相关电路，在测试芯片时即可将发射/接收电路旁路而直接将输出电路的输出信号回路至输入电路，以便明确地各自分辨出各个输出/输入电路及发射/接收电路是否正常。

Description

芯片测试方法及相关装置

技术领域

本发明提供一种芯片测试方法与相关装置，特别指一种能各自分辨芯片的模拟前端(analogue front-end)中各数字电路/模拟电路是否正常的芯片测试方法与相关装置。

背景技术

电子电路是现代化信息社会最重要的硬件基础；随着半导体信息产业的发展，多种不同功能的电子电路都已经能集成于同一芯片中，使得单一芯片就可具有繁复的功能。

为了确保芯片能正常运作，对制造好的芯片进行测试是必要的。然而，现行的芯片测试技术，多半着重于芯片的整体功能。最基本的测试，是先依据芯片设计的规格与功能来预测芯片在特定情况下所应有的反应，如在芯片接收/执行特定信号/指令后应该会回应发送出哪些信号。接下来，就可使芯片实际接收/执行该种信号/指令，并检查芯片实际回应发出的信号是否符合预期，以了解芯片的实际运作是否符合原先设计的规格与功能。

上述的公知测试技术虽能判断一芯片成品的整体功能是否正常，但在芯片无法正常运作时，此种测试技术就无法确定芯片中到底是哪一部份未能正常运作。如前所述，现代的芯片中都集成有多种繁复的电子电路，若不能清楚定位出芯片中故障失常的部分，芯片厂商(vendor)的测试工程师就难以找出失常的原因，也就无法确实地予以改进。举例来说，现代的芯片多半都具有数字的输出入电路及模拟的发射/接收电路；芯片进行数字处理后要送出的信号会经由输出电路转换为特定格式、适合输出的数字输出信号，再以发射电路实际地驱动发出该输出信号。要发送至芯片的信号则先由芯片中的接收电路接收检测，再由输入电路进行反转换，以形成芯片能解读/处理的数字信号。在对芯片进行测试时，若芯片实际发出的信号不符合芯片所应有的反应，有可能是数字输入/输出电路无法正常运作，也有可能是模拟发射/接收电路的功能失常。然而，由于公知测试技术仅仅观察、比较芯片的整体输出，就不能确切地定位出到底是哪一种电路失常，这也使芯片厂商难以有效地改进其芯片设计或生产技术。

发明内容

因此，本发明的目的就是要提出一种较佳的芯片测试技术，以克服公知技术的缺点，让芯片厂商能较为明确地了解芯片中不同部分的电路运作是否正常，快速定位出芯片失常的部位并确实地予以改进。

基本上，本发明为在芯片中内建内回路(inner loop-back)的相关电路，以便在测试芯片时能够选择性地旁路/隔离芯片中的某些电路而直接测试其他电路的功能，并以此交叉对比出芯片中失常的电路部分。举例来说，如前所述，芯片中会以数字输出/输入电路与模拟发射/接收电路来形成一芯片的输出入模拟前端(AFE，Ana logue Front End)；若本发明的技术要实现于此模拟前端，就可在输出/输入电路间建立可控制的内回路相关电路，如一多路转换电路，以便切换输出电路的输出信号是要传输至发射电路或是由内回路直接传输至输入电路。在测试芯片时，可先关断此一内回路，让芯片能经由输出电路-发射电路而向芯片外发出信号。在接收芯片发出的信号后，若该信号不符合预期，就有可能是输出电路或是发射电路无法正常运作。为了进一步确定失常的部分，本发明就可以使内回路连接运作，让芯片的信号由输出电路直接传输至输入电路。或者，芯片发出的信号正常但接收进来的信号却有问题，此时亦可以本发明的技术来排除是否为接收电路出了问题。等效上来说，由于此内回路测试使信号旁路于发射电路(不经过发射电路)，也就可以单独测试输出电路的运作情形。若确认输出电路的运作正常，就可交叉对比出芯片中失常的部分是发射电路。

在本发明的较佳实施例中，本发明的技术运用于芯片组(chipset)，如芯片组中串行先进连接技术(SATA，即serial ATA，ATA为Advanced TechnologyAttachment)规格下的模拟前端，以测试芯片组中串行先进连接技术(SATA)的接口。如本领域技术人员所知，计算机系统中的芯片组会在单一芯片中实现出多种不同规格的接口，如周边通信互连(PCI，Peripheral CommunicationInterconnect)、智能型电子装置(IDE，Intelligent Drive Electronic)、串行先进连接技术(SATA)等的规格接口，以连接各种接口规格的外围设备(如附插卡、硬盘与存储装置等)，使这些装置能经由芯片组而与计算机系统中的中央处理器、存储器交换数据/信号。其中，串行先进连接技术(SATA)的接口属于高速接口，要以相当高的数据传输路来收发数据，故其输出入的模拟前端就更需要较佳、较明确的电路除错/测试技术，来确保其运作正常。而本发明的技术就能应用于串行先进连接技术的接口电路，以对此接口电路的模拟前端中的各部分电路及相关电路进行电路的测试/除错。

在对芯片组进行芯片测试时，本发明亦可将芯片中不同部分的运作情形分别以芯片组中其他规格接口的输出入焊点(IO pad)来加以输出，如在测试串行先进连接技术的接口时将某些内部电路的各自运作情形单独地由智能型电子装置(IDE)接口的输出入焊点输出至芯片外，以更进一步地澄清各自电路的运作是否合乎预期，也有助于失常部分的明确定位。

本发明提供一种芯片，其包含有：一输出电路，用来提供一输出信号；一发射电路，用来将该输出信号发送至该芯片外；一接收电路，用来接收传输至该芯片的信号并提供一对应的接收信号；一输入电路，其具有一输入端口；该输入电路可接收由该输入端口输入的信号并加以处理；以及一多路转换电路，用来选择性地将该输出信号或该接收信号其中之一输入至该输入电路的输入端口。

本发明还提供一种测试一芯片的方法，该芯片中设有一输出电路、一输入电路及一发射电路与一接收电路；该输出电路用来提供一输出信号，该输出电路用来将该输出信号发送至该芯片外；该接收电路用来接收传输至该芯片的信号并提供一对应的接收信号，而该输入电路具有一输入端口，使该输入电路可接收由该输入端口输入的信号并加以处理；而该方法包含有：在进行测试时，将该输出电路的输出信号输入至该输入电路的输入端口。

附图说明

图1为本发明实施于一芯片中的功能方块示意图。

图2至图4为本发明对图1中芯片进行测试的示意图。

图5为图1中芯片进行一般运作的示意图。

主要元件符号说明

10芯片            12主控电路

14、16接口电路    18接口控制模块

20编码模块        22输出电路

24发射电路             28输入电路

30接收电路             32啸声抑制前置放大电路

34恢复电路             36转换电路

38缓冲模块             40测试信号产生模块

42检查模块             46切换模块

48、50多路转换电路     52输入端口

54、56输出入焊点       58外接回路电路

Sh信号                 Se编码信号

Tx输出信号             Txp-Txn、Rxp-Rxn信号

Rx接收信号             Rx_ready备便信号

St测试信号             Sp测试样式信号

SQr参考指示信号        SQ啸声抑制指示信号

SQi指示信号            TR检查结果

T_mode、L_mode控制信号

Tx_valid启用信号

RxD数据信号

D1-D2信号

具体实施方式

请参考图1，图1即为本发明实现于一芯片组的串行先进连接技术(SATA)接口的示意图；图1中的芯片10即可为一芯片组。做为芯片组的芯片10中可设有一主控电路12以及多个接口电路；图1中以两个接口电路14、16做为代表。其中，主控电路12用来主控芯片10的整体功能，各个接口电路14、16即用来支援芯片组中特定规格的接口；举例来说，接口电路14可以是支援智能型电子装置(IDE)规格的接口，让芯片10能够经由此接口电路14连接、管理智能型电子装置(IDE)规格的外围设备；在本发明中，芯片10亦可经由此接口电路10而将测试相关信号连接至智能型电子装置的接口。接口电路16可以是支援串行先进连接技术(SATA)规格的接口；芯片10即可通过此接口电路连接、管理串行先进连接技术(SATA)规格下的各种外围设备。主控电路12则可综合主控这些规格的接口与中央处理器、存储器间的数据交换。如图1所示，芯片10上可设有多个输出入焊点(IO pad)54、56及58等，也就是芯片10与外界电路连接的引脚(pin)；主控电路12、接口电路14与接口电路16可分别以各输出入焊点58、54及56而与外界交换数据/信号。

为了实现串行先进连接技术(SATA)规格的接口，接口电路16中可设有一接口控制模块18、一编码模块20、一输出电路22、一发射电路24、一接收电路30、一输入电路28、一缓冲模块38及一啸声抑制前置放大电路32。接口控制模块18用来主控接口电路16的运作。编码模块20可以是一个8位转10位(8b/10b)的编码模块，其可由8位总线接收一8位信号Sh并将其转换为一对应的10位编码信号Se，再由一10位总线输出。输出电路22则可以是一并行转串行(parallel-to-Serial)电路，其可由10位总线接收10位的信号，并将其转换为串行(serial)的输出信号Tx。发射电路24可为一差动放大电路，用来将输出信号Tx转换/驱动为差动信号对(pair ofdifferential signals)Txp、Txn，而此差动信号对就可经由输出入焊点56而发出至芯片外。此一发射电路24可由一启用信号Tx_valid来控制其启用或禁用。相对地，接收电路30则可为一差动接收电路，外界传输至芯片10的差动信号对Rxp、Rxn可由接收电路30予以检测，以产生对应的接收信号Rx。输入电路28中可设有一恢复电路34与一转换电路36。恢复电路34可以是一数据/时钟恢复(data/clock recovery)电路，其具有一输入端口52；恢复电路34可由此输入端口52接收串行信号(如接收信号Rx)，并由此串行信号中分析出该信号携载的数据信号RxD与对应的时钟；在顺利锁定所预设的基频时钟后，还能发送一备便信号Rx_ready。而转换电路36则可将数据信号RxD中串行的各个位转换为10位的并行信号D1(也就是输出电路22的反转换)，并经由10位的总线将其输出至缓冲模块38。缓冲模块38可对信号D1进行弹性缓冲(elastic buffering)及字对齐(worda lign)处理。另外，啸声抑制前置放大电路(squelch pre-amplifier)32则可侦测信号对Rxp、Rxn中是否出现了共模(common mode)信号，并对应地产生一啸声抑制(squelch)指示信号SQ来做为指示信号SQi，用来代表接收电路30是否有接收到差动的信号对。

当接口电路16实现串行先进连接技术(SATA)规格的接口而管理该规格的外围设备时，要发送至外围设备的指令/数据会以8位信号的形式先经由编码模块20将其编码为10位的编码信号，再经由数字的输出电路22将其转换为串行输出信号Tx，然后由模拟的发射电路24将其驱动为差动信号对Txp、Txn而实际发送至外围设备。相对地，外围设备发送至接口电路16的差动信号对Rxp、Rxn会由接收电路30检测/接收为串行形式的接收信号Rx，同时啸声抑制前置放大电路32也会产生对应的啸声抑制指示信号SQ来当作指示信号SQi，以指示信号SQi来代表该接口电路与外围设备间的总线已经被触发(toggle)，使接口电路16能准备接收外界的信号，并使输入电路28、缓冲模块38开始处理输入端口52的输入信号。数字的输入电路28会从信号Rx中分析出其所携载的串行数据与时钟，并将串行数据转换为10位的并行信号D1；信号D1经由缓冲模块38的缓冲处理，就能形成信号D2，而此信号D2就能由接口控制模块18予以解读。输出电路22、发射电路24、接收电路30(啸声抑制前置放大电路32)与输入电路28也就形成接口电路16的模拟前端(AFE)。

为了在接口电路16中实现本发明的测试技术，本发明特别在接口电路16中内建有一多路转换电路48，此一多路转换电路48能接收一控制信号L_mode的控制，以选择性地将输出电路22的输出信号Tx或是接收电路30的接收信号Rx传输至输入电路28的输入端口52。当多路转换电路48选择将输出信号Tx直接传输至输入电路28的输入端口时，也就能形成测试用的内回路(inner loop-back)。配合内回路的测试运作，接口电路16中还另设有一测试信号产生模块40、一切换模块46、一检查模块42与另一多路转换电路50。其中，测试信号产生模块40可接受一测试样式信号Sp的控制，产生出不同样式(pattern)的10位并行测试信号St。举例来说，测试样式信号Sp可为一4位的信号，当测试样式信号Sp的内容为某一数值时，测试信号St为某一预设内容；当测试样式信号Sp的内容为另一数值时，测试信号产生模块40就可产生另一种预设内容的测试信号St。切换模块46则受控于另一控制信号T_mode，以根据控制信号T_mode而选择性地将编码信号Se或测试信号St传输至输出电路22。检查模块42则可比较测试信号St与信号D2的异同，并产生对应的检查结果TR。另外，多路转换电路50则与多路转换电路48同样受控制信号L_mode的控制，其可选择性地用另一预设的参考指示信号SQr来代替啸声抑制前置放大电路32所产生的啸声抑制指示信号SQ以做为指示信号SQi。

请参考图2(并一并参考图1)；图2示意的就是本发明在测试芯片10时对接口电路16进行内回路测试时的情形。当芯片运作于此种测试模式(testmode)下，本发明就可借助测试样式信号Sp来控制测试信号产生模块40，并经由切换模块46的切换而以测试信号S t取代编码信号Se，而此测试信号St就会经由输出电路22转换为输出信号Tx；同时，发射电路24可经由启用信号Tx_valid的控制而使其禁用而不作用，多路转换模块48则可经由控制信号L_mode的控制而切换以输出信号Tx来取代接收信号Rx，使输出信号Tx被直接当作是输入电路28的输入，这也就形成了内回路，使得数据信号流动的路径是由输出电路22回路至输入电路28，排除了模拟接收电路30/发射电路24的参与(也就是说，接收电路30可停止运作，停止信号接收/检测)。根据测试信号St产生的输出信号Tx会经由恢复电路34、转换电路36、缓冲模块38的处理而形成对应的信号D2，而检查模块42就会比较信号D2与原始的测试信号St，以验证「输出电路22-输入电路28-缓冲模块38」此一内回路是否能符合预期的性能而正常运作。检查模块42可根据原始的测试信号St得知内回路预期所应该产生的信号，再与内回路所实际产生的信号D2相比较，就能验证内回路的运作是否符合预期。而检查模块42检查、对比的结果就可输出为检查结果TR。

在以多路转换电路48的切换形成内回路时，本发明中的多路转换电路50也会切换以预设的参考指示信号SQr来当作指示信号SQi，以使输入电路28、缓冲模块38等电路能正确地将输出信号Tx当作是输入电路28的输入信号。因为在内回路测试模式下，接收电路30、啸声抑制前置放大电路32都不会真正地接收信号，故啸声抑制前置放大电路32也不会产生正确的啸声抑制指示信号。就如前面提到的，接口电路16要依据指示信号的触发才会正确地使输入电路28、缓冲模块38开始运作。为了使内回路测试能正常进行，此时本发明就会以预设的参考指示信号SQr来当作指示信号SQi，使接口电路16能正常地将内回路的输出信号Tx当作是输入电路28所接收的信号并加以处理。

在本发明的较佳实施例中，检查模块42产生的检查结果TR可寄存于芯片10的寄存器中，而芯片的测试工程师就可经由其他的输出入焊点(如输出入焊点58)来存取此一检查结果。如本领域技术人员所知，做为芯片组的芯片会设有多个寄存器；这些寄存器的值可反映芯片组的运作状态及参数，并当作是芯片组与其他外界电路相互通信的管道。举例来说，在正常运作时，芯片组中的某个寄存器的值可经由特定的输出入焊点而连接于中央处理器(或各个外围设备)，用来向中央处理器(外围设备)通知其运作情形。而在进行图2中的芯片测试时，芯片10不会连接于中央处理器与外围设备，此时测试工程师就可使检查模块42将检查结果TR寄存于芯片组内建的寄存器，并由该寄存器对应的输出入焊点来存取其检查结果，了解内回路测试的情形。同理，在进行测试时，内回路中各部分电路的运作情形也可借用其他接口电路的输出入焊点来输出。举例来说，像在图1中所示意的，在芯片10发挥芯片组的功能时，输出入焊点54本来是另一接口电路14所使用的输出入引脚。但在进行图2的测试而验证接口电路16的内回路时，接口电路14不需运作，接口电路16中各部份电路的运作结果，如测试信号St、信号D1及D2等，就能借用接口电路14的输出入焊点54来加以输出，让测试工程师能利用这些信号来验证各部份电路的运作情形。举例来说，比较信号D1与D2，就能验证缓冲模块38的运作是否正常。另外，测试时设定测试模式的控制信号L_mode与T_mode(以及启用信号Tx_valid)也可利用芯片10中的寄存器来予以设定，或是在芯片10上为这些控制信号设置专用的输出入焊点，让测试工程师可由芯片外设定这两个信号，控制测试进行的方式。另外，在图2的例子中，启用信号Tx_Valid亦可以使发射电路24启用；这样一来，输出信号Tx不仅能直接回传至输入电路28，同时也能经由发射电路24发出至芯片10外，让测试工程师也能判断输出信号Tx是否正常。

本发明可利用内回路测试的结果配合其他测试以交叉对比出各部分电路的运作情形。接续图1及图2的例子，请继续参考图3；图3为本发明配合一外接回路电路58而于芯片10上进行外回路测试的示意图。此一外接回路电路58可连接于芯片10的输出入焊点56，用来将发射电路24发出的信号回路至接收电路30。比较图2、图3可知，在进行此一外回路测试时，启用信号Tx_valid可改变而使发射电路24启用开始运作；控制信号T_mode会使测试信号产生模块40产生的测试信号St经由输出电路22而成为输出信号Tx，而此输出信号Tx就会经由发射电路24发出为差动信号对Txp、Txn。差动信号对Txp、Txn会经由外接回路电路58的回路而分别成为差动信号对Rxp、Rxn，再度回传至芯片10，使接收电路30可根据此两信号Rxp、Rxn提供对应的接收信号Rx。在此同时，控制信号L_mode也会改变而切断内回路，以将接收信号Rx传输至输入电路28，前置啸声抑制放大电路32根据信号Rxn、Rxp所产生的啸声抑制指示信号SQ也会被当作是指示信号SQi而使输入电路28、缓冲模块38能进行对应的运作。根据接收信号Rx产生对应信号D1、D2后，检查模块42就可将信号D2与此外回路的原始输入信号St相对比，验证此一外回路的运作情形是否符合预期。由图2、图3的比较可知，在内回路的信号流动路径上仅有输出电路22、输入电路28以及缓冲模块38，在外回路上则有输出电路22、发射电路24、接收电路30、输入电路28以及缓冲模块38。比较内回路及外回路的测试结果，就可交叉对比出模拟前端中各自电路的运作情形。举例来说，若内回路的测试是正常的，外回路测试却发现有错误发生，就代表发射电路24、接收电路30可能无法正常运作。类似于图2中的情形，在进行图3的外回路测试时，各自电路所产生的信号，如信号D1、D2，也可以经由接口电路14的输出入焊点54输出，让测试工程师能利用这些信号进一步确定各部分电路的运作情形。此外，外接回路电路58中也可设有相关测量电路，以测量信号Txp、Txn的信号特性，如信号抖动(jitter)、时域响应的情形等。

接续第2、图3的例子，请参考图4。如前面提到过的，测试芯片最基本的测试技术就是进行整体功能测试，使芯片进行预设的运作，检查其输出的结果是否符合预期。图4所示的即为本发明于芯片10中进行此种测试的示意图。与图3相比，在图4中，接口控制模块18会实际以信号Sh输入至编码模块20，由编码模块20将其编码为编码信号Se，而控制信号T_mode的切换可使此一编码信号Se被传输至输出电路22以产生对应的输出信号Tx。由发射电路24接收此一信号Tx所衍生出的差动信号对Txp、Txn，就能检查此差动信号对是否符合预期。类似于图2、图3中的例子，在进行图4的测试时，也可将各部分电路的输出入信号经由输出入焊点54输出。举例来说，测试工程师可将原始信号Sh输出，以对比信号Sh与最终输出的信号是否相符。交叉比较图2至图4中各项测试的测试结果，就能较为明确地厘清各自电路的运作情形。举例来说，若在进行图3或图4的测试时发现芯片10的输出不符合预期，而在进行图2中的内回路测试时发现内回路正常，很有可能就是模拟的发射电路24不能正常运作。相对地，若在进行图2、图3的测试时已确定输出电路22、发射电路24能正常运作，但在进行图4的测试时发现信号Txp、Txn不符预期，就代表编码模块20可能无法正常运作。

延续图1的例子，请参考图5。图5即为芯片10运作于一般模式(normalmode)而发挥芯片组功能时的示意图。控制信号T_mode、L_mode会隔离测试用的相关电路及回路，使接口电路16能正常运作，实现串行先进连接技术(SATA)的接口。各输出入焊点54也改由接口电路14正常使用。

总结来说，相较于公知测试技术，本发明可在芯片中内建内回路的相关电路，其可在进行芯片测试时选择性地隔离芯片中的某些电路，以协助测试工程师能更迅速、更明确地定位出芯片中出错的部分，使电路的测试/除错能更有效率，也有助于芯片正确率的提升，并可有效降低芯片设计生产的成本。在图1至图5中，为以本发明实现于一芯片组为例来说明本发明的技术，但本发明的精神可广泛运用于各种芯片，使芯片测试能更有效的实施。

以上所述仅为本发明的优选实施例，凡依本发明权利要求所进行的等效变化与修改，皆应属本发明的涵盖范围。

Claims (18)

1. 一种芯片，其包含有：

一输出电路，用来提供一输出信号；

一发射电路，用来将该输出信号发送至该芯片外；

一接收电路，用来接收传输至该芯片的信号并提供一对应的接收信号；

一输入电路，其具有一输入端口；该输入电路可接收由该输入端口输入的信号并加以处理；以及

一多路转换电路，用来选择性地将该输出信号或该接收信号其中之一输入至该输入电路的输入端口。

2. 如权利要求1所述的芯片，其可运作于一测试模式与一一般模式；当该芯片运作于一般模式时，该多路转换电路将该接收电路的接收信号输入至该输入电路的输入端口；当该芯片运作于该测试模式时，该多路转换电路则可将该输出电路的输出信号输入至该输入电路的输入端口，且该接收电路会停止接收信号。

3. 如权利要求2所述的芯片，其还包含有：

一编码模块；当该芯片运作于一般模式时，该编码电路可将该芯片运作产生的信号编码为一编码信号；

一测试信号产生模块；当该芯片运作于测试模式时，该测试信号产生模块可产生一测试信号；以及

一切换模块，其可选择性地将该编码信号或该测试信号其中之一传输至该输出电路，而该输出电路根据该切换模块所传输的信号来产生该输出信号。

4. 如权利要求3所述的芯片，其还包含有：

一检查模块；当该芯片运作于该测试模式而使该输入电路接收处理该输出电路的输出信号时，该检查模块可对比该测试信号与该输入电路处理产生的信号，并提供一对应的检查结果。

5. 如权利要求4所述的芯片，其还包含有：

一缓冲模块，电连接在该检查模块及该输入电路之间；该缓冲模块可对该输入电路处理产生的信号进行弹性缓冲及字对齐处理；而该检查模块对比该测试信号与该缓冲模块处理产生的信号以提供该检查结果。

6. 如权利要求3所述的芯片，其中该编码模块为一8位转10位的编码模块，其可将该芯片运作产生的8位信号编码为对应的10位信号。

7. 如权利要求1所述的芯片，其中该输出电路为一并行转串行电路，其可将同时接收到的多个位依序输出于该输出信号。

8. 如权利要求1所述的芯片，其中该发射电路为一差动放大电路，用来将该输出信号转换为差动信号对以发出的芯片外。

9. 如权利要求1所述的芯片，其中该接收电路为一差动接收电路，用来接收传输至该芯片的差动信号对以对应地产生该接收信号。

10. 如权利要求9所述的芯片，其还包含有一啸声抑制前置放大电路，其可根据传输至该芯片的差动信号以对应地产生一啸声抑制指示信号，用来代表该接收电路是否有接收到差动信号对。

11. 如权利要求10所述的芯片，其还包含有一第二多路转换电路；当该多路转换电路使该输出电路的输出信号输入至该输入电路的输入端口时，该第二多路转换电路会以一预设的参考指示信号代替该啸声抑制前置放大电路的啸声抑制指示信号。

12. 如权利要求1所述的芯片，其中该输入电路包含有：

一恢复电路，电连接在该输入端口，用来根据该输入端口的信号产生一对应的时钟及一数据信号。

13. 如权利要求10所述的芯片，其中该输入电路还包含有：

一转换电路，其可将该数据信号中串行的各个位转换为多位并行信号。

14. 如权利要求1所述的芯片，其为一芯片组，而该输出电路、发射电路及该接收电路、输入电路用来实现串行先进连接技术规格下的模拟前端。

15. 一种测试一芯片的方法，该芯片中设有一输出电路、一输入电路及一发射电路与一接收电路；该输出电路用来提供一输出信号，该输出电路用来将该输出信号发送至该芯片外；该接收电路用来接收传输至该芯片的信号并提供一对应的接收信号，而该输入电路具有一输入端口，使该输入电路可接收由该输入端口输入的信号并加以处理；而该方法包含有：

在进行测试时，将该输出电路的输出信号输入至该输入电路的输入端口。

16. 如权利要求15所述的方法，其还包含有：

在进行测试时，产生一测试信号，并使该输出电路根据该测试信号产生该输出信号；以及

在将该输出信号输入至该输入电路后，对比该测试信号与该输入电路处理产生的信号，并产生一对应的检查结果。

17. 如权利要求15所述的方法，其中该芯片还可提供一啸声抑制指示信号，用来代表该接收电路是否有接收到信号；而该方法还包含有：

在进行测试时，产生一参考指示信号以代替该啸声抑制指示信号。

18. 如权利要求15所述的方法，其中该芯片为一芯片组，而该输出电路、发射电路及该接收电路、输入电路用来实现串行先进连接技术规格下的模拟前端。

Images