CN111025132B - 系统芯片、以及其内建自我测试电路与自我测试方法 - Google Patents

Abstract

本发明提供一种系统芯片、以及其内建自我测试电路与自我测试方法。该系统芯片包含一模拟前端电路、一数字实体层电路以及一内建自我测试电路。该数字实体层电路耦接至该模拟前端电路，且该内建自我测试电路耦接至该数字实体层电路并且用来借助于该数字实体层电路对该模拟前端电路进行测试。

Description

系统芯片、以及其内建自我测试电路与自我测试方法

技术领域

本发明系关于系统芯片测试，尤指一种系统芯片、以及其内建自我测试电路与自我测试方法。

背景技术

在进行一系统芯片的模拟前端电路的测试/验证时，需要启动该系统芯片中的大部分的模块来进行。举例来说，在进行测试时，需要启动存储器(例如动态随机存取存储器(dynamic random access memory，DRAM))来储存对应于测试流程的程序代码，并利用中央处理单元(central processing unit，CPU)执行该程序代码以控制其他模块于测试流程中进行对应的操作。如此一来，在量产测试时需要的设定时间较长，成本也较高。因此，需要一种新颖的芯片架构及测试方法，以在没有副作用或较不可能带来副作用之状况下提升系统芯片的测试效率。

发明内容

本发明一目的在于提供一种系统芯片、以及其内建自我测试电路与自我测试方法，以解决上述问题。

本发明另一目的在于提供一种系统芯片、以及其内建自我测试电路与自我测试方法，以在没有副作用或较不可能带来副作用的状况下提升系统芯片的测试效率。

本发明的至少一实施例提供一种系统芯片(chip)，其中该系统芯片包含一模拟前端(analog front end，AFE)电路、一数字实体层(digital physical layer，digital PHY)电路以及一内建自我测试(built-in self-test，BIST)电路。该数字实体层电路耦接至该模拟前端电路，且该内建自我测试电路耦接至该数字实体层电路并且用来借助于该数字实体层电路对该模拟前端电路进行测试。举例来说，于该模拟前端电路的测试的期间，该内建自我测试电路产生一第一输入信号，并将该第一输入信号传送至该数字实体层电路。该数字实体层电路依据该第一输入信号产生一第二输入信号，并将该第二输入信号传送至该模拟前端电路。该模拟前端电路依据该第二输入信号产生一第一输出信号，并将该第一输出信号传送至该数字实体层电路。该数字实体层电路依据该第一输出信号产生一第二输出信号，并将该第二输出信号传送至该内建自我测试电路。该内建自我测试电路依据该第二输出信号产生一或多个测试结果，以判断该模拟前端电路是否通过该测试。另外，该第一输入信号以及该第二输出信号为频域(frequency domain)中的信号，而该第二输入信号以及该第一输出信号为时域(time domain)中的信号。

本发明的至少一实施例提供一种内建自我测试电路，适用于一系统芯片，其中该系统芯片包含一模拟前端电路、一数字实体层电路以及该内建自我测试电路，且该内建自我测试电路包含一中央控制单元(central control unit，CCU)，用来控制该内建自我测试电路，以借助于该数字实体层电路对该模拟前端电路进行测试。举例来说，于该模拟前端电路的测试的期间，该内建自我测试电路产生一第一输入信号，并将该第一输入信号传送至该数字实体层电路。该数字实体层电路依据该第一输入信号产生一第二输入信号，并将该第二输入信号传送至该模拟前端电路。该模拟前端电路依据该第二输入信号产生一第一输出信号，并将该第一输出信号传送至该数字实体层电路。该数字实体层电路依据该第一输出信号产生一第二输出信号，并将该第二输出信号传送至该内建自我测试电路。该内建自我测试电路依据该第二输出信号产生一或多个测试结果，以判断该模拟前端电路是否通过该测试。另外，该第一输入信号以及该第二输出信号为频域中的信号，而该第二输入信号以及该第一输出信号为时域中的信号。

本发明的至少一实施例提供一种系统芯片的自我测试方法。该测试方法包含：输入该系统芯片中的一模拟前端电路的测试所需的设定参数以及一或多个判定条件至该系统芯片中的一内建自我测试电路；利用该内建自我测试电路产生一第一输入信号，并将该第一输入信号传送至该系统芯片中的一数字实体层电路；利用该数字实体层电路依据该第一输入信号产生一第二输入信号，并将该第二输入信号传送至该模拟前端电路；利用该模拟前端电路依据该第二输入信号产生一第一输出信号；利用该数字实体层电路依据该第一输出信号产生一第二输出信号，并将该第二输出信号传送至该内建自我测试电路；以及利用该内建自我测试电路依据该第二输出信号产生一或多个测试结果，以判断该模拟前端电路是否通过该测试；其中该第一输入信号以及该第二输出信号为频域中的信号，而该第二输入信号以及该第一输出信号为时域中的信号。

本发明的好处之一是，本发明的系统芯片、以及其内建自我测试电路与自我测试方法能在量产时加速系统芯片的测试流程。另外，依据本发明的实施例来实施并不会增加许多额外的成本。因此，相关技术的问题可被解决，且整体成本不会增加太多。相较于相关技术，本发明能在没有副作用或较不可能带来副作用的状况下提升系统芯片的测试效率。

附图说明

图1为依据本发明一实施例的一系统芯片的示意图。

图2为依据本发明一实施例的该系统芯片的一自我测试方法的流程图。

图3为依据本发明一实施例的一第一输入信号的示意图。

图4为依据本发明一实施例的来自一转换电路的信号的示意图。

图5为图1所示的模拟前端电路的一配置的例子。

图6为图1所示的模拟前端电路的另一配置的例子。

具体实施方式

图1为依据本发明一实施例的系统芯片10的示意图。如图1所示，系统芯片10可包含模拟前端电路140、耦接至模拟前端电路140的数字实体层电路120、以及耦接至数字实体层电路120的内建自我测试电路100。内建自我测试电路100可包含中央控制单元102、传输接口电路104、信号产生器106以及检查电路108(例如一功率频谱密度(power spectrumdensity，PSD)检查电路)，其中传输接口电路104、信号产生器106以及检查电路108分别耦接至中央控制单元102。此外，传输接口电路104的例子可包含(但不限于)符合RS-232标准的一通用非同步收发传输器(Universal Asynchronous Receiver/Transmitter，UART)。数字实体层电路120可包含模拟前端数字电路122以及132(例如分别用来升频与降频的模拟前端数字部分的数字信号处理前端(AFE digital-part digital signal processingfront end，AFE-D DSP-FE)电路)、耦接至模拟前端数字电路122的转换电路124(例如一逆向快速傅立叶转换(Inverse Fast Fourier Transform，IFFT)电路)、耦接至模拟前端数字电路132的转换电路134(例如一快速傅立叶转换(Fast Fourier Transform，FFT)电路)、耦接至转换电路124的缓冲电路126(例如一发送器(transmitter，TX)缓冲电路)、耦接至转换电路134的缓冲电路136(例如一接收器(receiver，RX)缓冲电路)、以及数字时序控制器128(例如一数字系统时序单元(digital system timing unit，DSTU))。另外，模拟前端电路140可包含发送器142(例如一模拟前端模拟部分的发送器(AFE analog-parttransmitter，AFE-A TX))以及接收器144(例如一模拟前端模拟部分的接收器(AFEanalog-part receiver，AFE-A RX))，但本发明不限于此。

在一实施例中，中央控制单元102可通过传输接口电路104接收来自外部的设定参数以及一或多个判定条件，并依据这些设定参数控制内建自我测试电路100以及数字实体层电路120(或数字时序控制器128)进行对应的操作。在某些实施例中，数字时序控制器128可通过一汇流排(未显示)与数字实体层电路120中的一或多个电路互相耦接，以控制该一或多个电路的操作，但本发明不限于此。

图2为依据本发明一实施例的系统芯片10的自我测试方法的流程图。内建自我测试电路100可借助于数字实体层电路120对模拟前端电路140进行测试，其中于模拟前端电路140的测试的期间，各步骤的操作如下。

于步骤S10中，内建自我测试电路100可从系统芯片10外部接收模拟前端电路140的测试所需的设定参数以及该一或多个判定条件。举例来说，测试工程师可通过一测试控制系统(例如个人电脑，其执行对应于该自我测试方法的一测试控制程式)将这些设定参数以及该一或多个判定条件输入至内建自我测试电路100，但本发明不限于此。

于步骤S20中，内建自我测试电路100产生一第一输入信号，诸如图1所示的信号SIN_F1，并将该第一输入信号传送至数字实体层电路120。中央控制单元102可依据这些设定参数控制信号产生器106产生信号SIN_F1，其中信号SIN_F1为频域中的信号。图3为依据本发明一实施例的该第一输入信号(诸如信号SIN_F1)的示意图，其中图3的横轴与纵轴分别代表信号SIN_F1的音频索引(tone index)以及各音频对应的振幅的相对大小。在某些实施例中，中央控制单元102可控制信号产生器106直接地将信号SIN_F1传送至数字实体层电路120；或者，中央控制单元102可接收信号产生器所产生的信号SIN_F1，再接着通过汇流排将信号SIN_F1传送至数字实体层电路120，但本发明不限于此。

于步骤S30中，数字实体层电路120依据该第一输入信号(诸如图1所示的信号SIN_F1)产生一第二输入信号(诸如信号SIN_T2)，并将该第二输入信号传送至模拟前端电路140。缓冲电路126可对信号SIN_F1进行缓冲处理，接着，转换电路124可将信号SIN_F1转换为时域中的一转换后信号，亦即信号SIN_T1(例如通过进行逆向快速傅立叶转换)。图4为依据本发明一实施例的来自转换电路124的信号SIN_T1的示意图，亦即图3所示的信号SIN_F1通过逆向快速傅立叶转换所产生的信号，其中图4的横轴与纵轴分别代表来自转换电路124的信号SIN_T1的样本索引(sample index)以及各样本所对应的振幅的相对大小，其能量正比于振幅的平方。另外，模拟前端数字电路122可依模拟前端电路140的规格对来自转换电路124的信号SIN_T1进行升频，以产生该第二输入信号，诸如信号SIN_T2。模拟前端数字电路122也可以不对信号SIN_T1进行升频，直接产生第二输入信号SIN_T2。

于步骤S40中，模拟前端电路140依据该第二输入信号(诸如信号SIN_T2)产生一第一输出信号(诸如信号SOUT_T1)。在对模拟前端电路140进行测试时，基于模拟前端电路140的一配置(诸如图5所示者)，接收器144的一接收端子144T可被耦接至发送器142的一发送端子142T(例如通过切换电路143中的开关143A与143B)，以接收发送端子142T上的一传输信号作为接收端子144T上的一接收信号。因此，在发送器142接收到SIN_T2后，接收器144可接收到来自发送器142的信号S_T，并将信号SOUT_T1传送至数字实体层电路120。

另外，在正常操作(而非测试模式)的状况下，基于模拟前端电路140的另一配置(诸如图6所示者)，发送端子142T以及接收端子144T可分别耦接至各自的传输通道(例如通过切换电路143中的开关143A与143B耦接至天线)以向外部送出信号或从外部接收信号，而非彼此耦接，但本发明不限于此。

于步骤S50中，数字实体层电路120依据该第一输出信号(诸如信号SOUT_T1)产生一第二输出信号(诸如信号SOUT_F2)，并将该第二输出信号传送至内建自我测试电路100。模拟前端数字电路132可依需求对信号SOUT_T1进行降频，以产生降频后的信号SOUT_T2。模拟前端数字电路132也可以不对信号SOUT_T1进行降频，直接产生信号SOUT_T2。而转换电路134可将来自模拟前端数字电路132的信号SOUT_T2转换为频域中的该第二输出信号，诸如信号SOUT_F2(例如通过进行快速傅立叶转换)，并通过缓冲电路136对信号SOUT_F2进行缓冲处理并传送至内建自我测试电路100。由上述步骤的操作可得知，该第一输入信号以及该第二输出信号为频域中的信号，而该第二输入信号以及该第一输出信号为时域中的信号。

于步骤S60中，内建自我测试电路100依据该第二输出信号产生一或多个测试结果，以判断模拟前端电路140是否通过该测试。在某些实施例中，中央控制单元102可通过汇流排接收来自数字实体层电路120的信号SOUT_F2，中央控制单元102再接着将信号SOUT_F2传送至检查电路108以供产生该一或多个测试结果；或者，检查电路108可直接从数字实体层电路120接收信号SOUT_F2并产生该一或多个测试结果，但本发明不限于此。另外，在判断模拟前端电路140是否通过该测试时，检查电路108依据步骤S10输入的该一或多个判定条件以及该一或多个测试结果判断模拟前端电路140是否通过该测试。例如，当一测试结果(诸如信噪比(signal power to noise power ratio，SNR))未符合通过测试的判定条件(例如：信噪比是否达到目标值，诸如60dB，其中达到目标值代表通过测试)，检查电路108可产生一通知信号以指出该测试失败。又例如，当多个测试结果(诸如信噪比、信号音频功率(signaltone power)、过渡音频功率(transition tone power)、缺口音频功率(notch tonepower)以及信号平均信噪比(signal power to average noise power ratio))中的至少一者未通过对应的判定条件(例如：是否在指定范围内，其中在指定范围内代表通过测试)时，检查电路108产生该通知信号以指出该测试失败。又例如，当前述的多个测试结果均通过其对应的判定条件，检查电路108则不会产生该通知信号；或者，检查电路108可产生异于该通知信号的另一通知信号以指出该测试成功。此外，当测试工程师欲得到该测试中的更多资讯或细节时，除了上述的通知信号外，上述的多个测试结果亦可通过传输接口电路104输出至该测试控制系统，以容许测试工程师利用该测试控制系统分析该测试中的其他细节。

另外，在某些实施例中，检查电路108可将该通知信号传送至中央控制单元102，中央控制单元102再接着将该通知信号通过传输接口电路104或额外的输出通道传送至外部；或者，检查电路108可直接通过一输出通道将该通知信号传送至外部，但本发明不限于此。

如此一来，测试工程师(或测试机台(例如该测试控制系统))可单纯地依据检查电路108是否产生该通知信号来判断模拟前端电路140的该测试是否失败，并且在量产时能大幅地缩短芯片的测试时间。

本发明通过在一系统芯片中的一内建自我测试电路，进行该系统芯片中的一模拟前端电路的测试。依据前述的自我测试方法，该内建自我测试电路可通过简单的接口控制来执行对应的测试流程，因此在量产时本发明能大幅地缩短芯片的测试时间。另外，依据本发明的实施例来实施并不会增加许多额外的成本。因此，相关技术的问题可被解决，且整体成本不会增加太多。相较于相关技术，本发明能在没有副作用或较不可能带来副作用的状况下提升系统芯片的测试效率。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修改，皆应属本发明的涵盖范围。

符号说明

10系统芯片

100 内建自我测试电路

102 中央控制单元

104 传输接口电路

106 信号产生器

108 检查电路

120 数字实体层电路

122、132模拟前端数字电路

124、134转换电路

126、136缓冲电路

128 数字时序控制器

140 模拟前端电路

142 发送器

142T 发送端子

143 切换电路

143A、143B开关

144 接收器

144T 接收端子

S10、S20、S30、S40、S50、S60 步骤

SIN_F1、SIN_T1、SIN_T2、S_T、SOUT_T1、SOUT_T2、SOUT_F2 信号。

Claims (10)

1.一种系统芯片，包含：

一模拟前端电路；

一数字实体层电路，耦接至该模拟前端电路；以及

一内建自我测试电路，耦接至该数字实体层电路，用来借助于该数字实体层电路对该模拟前端电路进行测试，其中于该模拟前端电路的测试的期间：

该内建自我测试电路产生一第一输入信号，并将该第一输入信号传送至该数字实体层电路；

该数字实体层电路依据该第一输入信号产生一第二输入信号，并将该第二输入信号传送至该模拟前端电路；

该模拟前端电路依据该第二输入信号产生一第一输出信号，并将该第一输出信号传送至该数字实体层电路；

该数字实体层电路依据该第一输出信号产生一第二输出信号，并将该第二输出信号传送至该内建自我测试电路；以及

该内建自我测试电路依据该第二输出信号产生一或多个测试结果，以判断该模拟前端电路是否通过该测试；

其中该第一输入信号以及该第二输出信号为频域中的信号，而该第二输入信号以及该第一输出信号为时域中的信号。

2.如权利要求1所述的系统芯片，该内建自我测试电路包含：

一中央控制单元，用来控制该内建自我测试电路，以借助于该数字实体层电路对该模拟前端电路进行测试；

一传输接口电路，耦接至该中央控制单元，其中该中央控制单元通过该传输接口电路接收来自外部的设定参数以及一或多个判定条件；

一信号产生器，耦接至该中央控制单元，其中该中央控制单元依据多个所述设定参数控制该信号产生器产生该第一输入信号；以及

一检查电路，耦接至该中央控制单元，其中该中央控制单元将该一或多个判定条件传送至该检查电路，并控制该检查电路依据该一或多个判定条件以及该一或多个测试结果判断该模拟前端电路是否通过该测试。

3.如权利要求2所述的系统芯片，其中当该一或多个测试结果中的至少一者未通过对应的判定条件时，该检查电路产生一通知信号以指出该测试失败。

4.如权利要求1所述的系统芯片，其中该模拟前端电路包含：

一发送器，用来接收该第二输入信号；以及

一接收器，用来将该第一输出信号传送至该数字实体层电路，其中基于该模拟前端电路的一配置，该接收器的一接收端子被耦接至该发送器的一发送端子，以接收该发送端子上的一传输信号作为该接收端子上的一接收信号。

5.如权利要求1所述的系统芯片，其中该数字实体层电路包含：

一发送器缓冲电路，用来对该第一输入信号进行缓冲处理；

一逆向快速傅立叶转换电路，耦接至该发送器缓冲电路，用来将该第一输入信号转换为时域中的一转换后信号；

一第一模拟前端数字电路，耦接至该逆向快速傅立叶转换电路，用来对来自该逆向快速傅立叶转换电路的该转换后信号进行升频以产生该第二输入信号；

一第二模拟前端数字电路，用来对该第一输出信号进行降频以产生一降频后信号；

一快速傅立叶转换电路，耦接至该第二模拟前端数字电路，用来将来自该第二模拟前端数字电路的该降频后信号转换为频域中的该第二输出信号；以及

一接收器缓冲电路，用来对该第二输出信号进行缓冲处理。

6.如权利要求1所述的系统芯片，其中该一或多个测试结果包含信噪比。

7.一种内建自我测试电路，适用于一系统芯片，该系统芯片包含一模拟前端电路、一数字实体层电路以及该内建自我测试电路，该内建自我测试电路包含：

一中央控制单元，用来控制该内建自我测试电路，以借助于该数字实体层电路对该模拟前端电路进行测试，其中于该模拟前端电路的测试的期间：

该内建自我测试电路产生一第一输入信号，并将该第一输入信号传送至该数字实体层电路；

该数字实体层电路依据该第一输入信号产生一第二输入信号，并将该第二输入信号传送至该模拟前端电路；

该模拟前端电路依据该第二输入信号产生一第一输出信号，并将该第一输出信号传送至该数字实体层电路；

该数字实体层电路依据该第一输出信号产生一第二输出信号，并将该第二输出信号传送至该内建自我测试电路；以及该内建自我测试电路依据该第二输出信号产生一或多个测试结果，以判断该模拟前端电路是否通过该测试；

其中该第一输入信号以及该第二输出信号为频域中的信号，而该第二输入信号以及该第一输出信号为时域中的信号。

8.如权利要求7所述的内建自我测试电路，还包含：

一传输接口电路，耦接至该中央控制单元，其中该中央控制单元通过该传输接口电路接收来自外部的设定参数以及一或多个判定条件；

一信号产生器，耦接至该中央控制单元，其中该中央控制单元依据多个所述设定参数控制该信号产生器产生该第一输入信号；以及

一检查电路，耦接至该中央控制单元，其中该中央控制单元将该一或多个判定条件传送至该检查电路，并控制该检查电路依据该一或多个判定条件以及该一或多个测试结果判断该模拟前端电路是否通过该测试。

9.如权利要求8所述的内建自我测试电路，其中当该一或多个测试结果中的至少一者未通过对应的判定条件时，该检查电路产生一通知信号以指出该测试失败。

10.一种系统芯片的自我测试方法，包含：

输入该系统芯片中的一模拟前端电路的测试所需的设定参数以及一或多个判定条件至该系统芯片中的一内建自我测试电路；

利用该内建自我测试电路产生一第一输入信号，并将该第一输入信号传送至该系统芯片中的一数字实体层电路；

利用该数字实体层电路依据该第一输入信号产生一第二输入信号，并将该第二输入信号传送至该模拟前端电路；

利用该模拟前端电路依据该第二输入信号产生一第一输出信号；

利用该数字实体层电路依据该第一输出信号产生一第二输出信号，并将该第二输出信号传送至该内建自我测试电路；以及

利用该内建自我测试电路依据该第二输出信号产生一或多个测试结果，以判断该模拟前端电路是否通过该测试；

其中该第一输入信号以及该第二输出信号为频域中的信号，而该第二输入信号以及该第一输出信号为时域中的信号。

Images