CN103685087A

CN103685087A - 差动信号传输电路

Info

Publication number: CN103685087A
Application number: CN201210330354.3A
Authority: CN
Inventors: 萧乔蔚; 林佳欣
Original assignee: Novatek Microelectronics Corp
Current assignee: Novatek Microelectronics Corp
Priority date: 2012-09-07
Filing date: 2012-09-07
Publication date: 2014-03-26
Anticipated expiration: 2032-09-07
Also published as: CN103685087B

Abstract

本发明提供一种差动信号传输电路，包括一图形发生器、一低电压差动信号传送器、一最小化传输差动信号接收器及一比较器。图形发生器产生多个测试数据。低电压差动信号传送器耦接图形发生器以接收这些测试数据，并且依据这些测试数据产生一测试输出信号。最小化传输差动信号接收器接收一测试输入信号并输出多个解码数据。比较器耦接最小化传输差动信号接收器以接收这些解码数据，且耦接图形发生器以接收这些测试数据。比较器比较这些解码数据与这些测试数据，以输出最小化传输差动信号接收器的一测试结果。

Description

差动信号传输电路

技术领域

本发明是有关于一种差动信号传输电路，且特别是有关于一种具有自我测试能力的差动信号传输电路。

背景技术

随着技术的日新月异，电子装置的运算处理速度不断地提升，因而信号的频率也随着越来越高。当信号的频率越来越高，则信号会越容易受到噪声的影响而失真。由于差动信号有抵抗噪声的优势，因此高频信号通常选择差动信号来传输。

一般而言，差动信号会依照数据速率及电压高低而有所不同(例如低电压差动信号、最小化传输差动信号)，并且会依据信号传输的设计要求而对应的采用。并且，在差动信号不同的情况下，则会差动信号传输电路来进行转换，藉此让数据可以顺利传送而不会中断。

此外，在电子装置中，会针对各个电路进行测试，以提高电子装置的良率。并且，电路的测试一般利用会测试机台来进行。以最小化传输差动信号接收器的测试而言，测试机台则对应地配置最小化传输差动信号传送器，并且还要自最小化传输差动信号接收器接收解码后的数据，以确认最小化传输差动信号接收器的运作是否正常。然而，测试机台的设置仍要有相对的成本，并且测试机台的成本一般会转嫁到电子装置上，进而影响电子装置的制造成本。

发明内容

本发明提供一种差动信号传输电路，可自行测试最小化传输差动信号接收器是否正常，藉此可省略测试机台以降低制造成本。

本发明提出一种差动信号传输电路，包括一图形发生器、一低电压差动信号(Low Voltage Differential Signal，LVDS)传送器、一最小化传输差动信号(Transition Minimized Differential Signal，TMDS)接收器及一比较器。图形发生器用以产生多个测试数据。低电压差动信号传送器耦接图形发生器以接收这些测试数据，并且依据这些测试数据产生一测试输出信号。最小化传输差动信号接收器用以接收一测试输入信号并输出多个解码数据。比较器耦接最小化传输差动信号接收器以接收这些解码数据，且耦接图形发生器以接收这些测试数据。比较器比较这些解码数据与这些测试数据，以输出最小化传输差动信号接收器的一测试结果。

在本发明的一实施例中，在一测试期间，低电压差动信号传送器耦接至最小化传输差动信号接收器，以使测试输出信号作为测试输入信号。

本发明提出一种差动信号传输电路，包括：一低电压差动信号传送器、一最小化传输差动信号接收器及一测试电路。低电压差动信号传送器接收多个测试数据，并且依据这些测试数据产生多个测试输出信号。最小化传输差动信号接收器用以接收多个测试输入信号并输出多个解码数据。测试电路耦接低电压差动信号传送器以产生这些测试数据给低电压差动信号传送器，耦接最小化传输差动信号接收器以接收这些解码数据，并输出最小化传输差动信号接收器的一测试结果。在一测试期间，低电压差动信号传送器可耦接至最小化传输差动信号接收器，以使这些测试输出信号作为这些测试输入信号。

在本发明的一实施例中，测试电路包括一图形发生器及一比较器。图形发生器用以产生这些测试数据。比较器耦接最小化传输差动信号接收器以接收这些解码数据，且耦接图形发生器以接收这些测试数据。比较器比较这些解码数据与这些测试数据，以输出最小化传输差动信号接收器的测试结果。

本发明提出一种差动信号传输电路，包括一图形发生器、一低电压差动信号传送器、一最小化传输差动信号接收器及一比较器。图形发生器用以产生多个测试数据。低电压差动信号传送器包括一并列转串列转换器及一输送驱动器。并列转串列转换器耦接图形发生器，用以将这些测试数据转换为一串列信号。输送驱动器耦接并列转串列转换器，以依据串列信号输出一测试输出信号。最小化传输差动信号接收器包括一模拟前端(Analog Front End，AFE)处理器、一数字降频器及一最小化传输差动信号解码器。模拟前端处理器接收一测试输入信号，且输出多个初始数据。数字降频器耦接模拟前端处理器，对这些初始数据进行降频以输出多个降频数据。最小化传输差动信号解码器，耦接数字降频器，以依据这些降频数据输出这些解码数据。比较器耦接最小化传输差动信号接收器以接收这些解码数据，且耦接图形发生器以接收这些测试数据。比较器比较这些解码数据与这些测试数据，以输出最小化传输差动信号接收器的一测试结果。

在本发明的一实施例中，低电压差动信号传送器调整其有效输入比特数以符合最小化传输差动信号。

在本发明的一实施例中，测试输出信号的一数据周期时间为一典型最小化传输差动信号的2的幂次方倍。

在本发明的一实施例中，最小化传输差动信号接收器调整对测试输入信号的数据获取速率以适应低电压差动信号传送器的数据比特率。

在本发明的一实施例中，最小化传输差动信号接收器通过移除测试输入信号当中部分的重复数据以调整对测试输入信号的数据获取速率。

在本发明的一实施例中，低电压差动信号传送器包括一并列转串列转换器及一输送驱动器。并列转串列转换器耦接图形发生器，用以将这些测试数据转换为一串列信号。输送驱动器耦接并列转串列转换器，以依据串列信号输出测试输出信号。

在本发明的一实施例中，并列转串列转换器的有效输入比特数调整为对应最小化传输差动信号。

在本发明的一实施例中，最小化传输差动信号接收器包括一模拟前端处理器、一数字降频器、一最小化传输差动信号解码器。模拟前端处理器接收测试输入信号，且输出多个初始数据。数字降频器耦接模拟前端处理器，对这些初始数据进行降频以输出多个降频数据。最小化传输差动信号解码器耦接数字降频器，以依据这些降频数据输出这些解码数据。

在本发明的一实施例中，数字降频器在降频操作中，移除这些初始数据当中的重复数据。

在本发明的一实施例中，这些初始数据的数量为这些降频数据的数量的2的幂次方倍。

在本发明的一实施例中，最小化传输差动信号接收器还包括一缓冲器，耦接于数字降频器与最小化传输差动信号解码器之间，以对这些降频数据进行重组。

在本发明的一实施例中，数字降频器所获取的这些初始数据彼此间的数据间隔为相同。

基于上述，在本发明实施例的差动信号传输电路中，低电压差动信号传送器接收测试数据以输出测试输出信号。此外，最小化传输差动信号接收器可接收测试输入信号以输出多个解码数据。接着，比较器比较测试数据及解码数据以输出最小化传输差动信号接收器的测试结果。藉此，可实现差动信号传输电路的自我测试的能力，并且可省略测试机台及最小化传输差动信号传送器的硬体成本，也就是可省略差动信号传输电路的制造成本。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所示附图作详细说明如下。

附图说明

图1为依据本发明一实施例的差动信号传输电路的系统示意图；

图2为依据本发明一实施例的图1中的最小化传输差动信号接收器110的系统示意图；

图3A为依据一范例的一典型最小化传输差动信号的数据接收时序图；

图3B及图3C分别为依据本发明一实施例的最小化传输差动信号接收器的数据接收时序图；

图4为依据本发明一实施例的图1中的低电压差动信号传送器的系统120示意图。

附图标记说明：

100：差动信号传输电路；

110：最小化传输差动信号接收器；

120：低电压差动信号传送器；

130：测试电路；

131：图形发生器；

133：比较器；

210：模拟前端处理器；

220：数字降频器；

230：缓冲器；

240：最小化传输差动信号解码器；

410_1～410_4：并列转串列转换器；

420_1～420_4：输送驱动器；

CLK：时钟信号；

D1～D15、D21～D23：数据；

DDC：解码数据；

DINT：初始数据；

DRXC、DRXCB、DRX1～DRX3、DRX1B～DRX3B、DTXC、DTXCB、DTX1～DTX3、DTX1B～DTX3B：差动信号；

DTS、DTSC、DTS1～DTS3：测试数据；

DUC、DUCP：降频数据；

RXD1、RXD2、RXD3：波形；

SSC、SS1～SS3：串列信号；

TR：测试结果。

具体实施方式

图1为依据本发明一实施例的差动信号传输电路的系统示意图。请参照图1，在本实施例中，差动信号传输电路100包括最小化传输差动信号(Transition Minimized Differential Signal，TMDS)接收器110、低电压差动信号(Low Voltage Differential Signal，LVDS)传送器120及测试电路130。在一测试期间，低电压差动信号传送器120可被耦接至最小化传输差动信号接收器110。

最小化传输差动信号接收器110用以接收一时钟输入信号及多个测试输入信号(在此以三个测试输入信号为例)并输出多个解码数据DDC。该时钟输入信号可由一组差动信号所组成(如DRXC、DRXCB)，并且这些测试输入信号也分别可由一组差动信号所组成(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)。

低电压差动信号传送器120接收多个测试数据DTS，并且依据这些测试数据DTS产生一时钟输出信号及多个测试输出信号(在此以三个测试输出信号为例)。该时钟输出信号可由一组差动信号所组成(如DTXC、DTXCB)，并且这些测试输出信号也分别可由一组差动信号所组成(如DTX1及DTX1B、DTX2及DTX2B、DTX3及DTX3B)。

测试电路130耦接低电压差动信号传送器120以产生这些测试数据DTS给低电压差动信号传送器120，且耦接最小化传输差动信号接收器110以接收这些解码数据DDC。测试电路130会依据这些解码数据DDC判断最小化传输差动信号接收器110是否接收正确，并据此输出最小化传输差动信号接收器110的测试结果TR。

如前所述，在一测试期间，低电压差动信号传送器120可耦接至最小化传输差动信号接收器110。换言之，低电压差动信号传送器120所产生的时钟输出信号(如DTXC、DTXCB)及这些测试输出信号(如DTX1及DTX1B、DTX2及DTX2B、DTX3及DTX3B)会传送至最小化传输差动信号接收器110而作为时钟输入信号(如DRXC、DRXCB)及这些测试输入信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)。

在本实施例中，由于时钟输入信号(如DRXC、DRXCB)及这些测试输入信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)为依据这些测试数据DTS而产生，因此最小化传输差动信号接收器110所输出的这些解码数据DDC应该相同于这些测试数据DTS。藉此，测试电路130可通过比较这些解码数据DDC及这些测试数据DTS来判断最小化传输差动信号接收器110是否正确接收。

在图1中，显示测试电路130的电路结构的一实施例。在此实施例中，测试电路130可包括图形发生器131及比较器133。图形发生器131用以产生这些测试数据DTS。比较器133耦接最小化传输差动信号接收器110以接收这些解码数据DDC，且耦接图形发生器131以接收这些测试数据DTS。并且，比较器133比较这些解码数据DDC与这些测试数据DTS，并将比较结果作为最小化传输差动信号接收器110的测试结果TR而输出。

一般而言，最小化传输差动信号的电压差及数据比特率高于低电压差动信号，并且最小化传输差动信号接收器110的串转并的比值(例如1∶10)与低电压差动信号传送器120的并转串的比值(例如7∶1)并不对应。

在本实施例中，为了使时钟输出信号(如DTXC、DTXCB)及这些测试输出信号(如DTX1及DTX1B、DTX2及DTX2B、DTX3及DTX3B)符合最小化传输差动信号接收器110的串转并的比值(例如1∶10)，低电压差动信号传送器120可调整其有效输入比特数以符合最小化传输差动信号，也就是提高其并转串的比值为对应最小化传输差动信号的规格(例如10∶1)。

并且，最小化传输差动信号接收器110调整对时钟输入信号(如DRXC、DRXCB)及这些测试输入信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)的数据获取速率以适应低电压差动信号传送器120的数据比特率。

例如，若最小化传输差动信号接收器110的数据比特率设定为低电压差动信号传送器120的数据比特率的两倍，则最小化传输差动信号接收器110的数据获取速率可设定为1/2，也就是进行两倍降频；若最小化传输差动信号接收器110的数据比特率设定为低电压差动信号传送器120的数据比特率的四倍，则最小化传输差动信号接收器110的数据获取速率可设定为1/4，也就是进行四倍降频。其余倍率可依此类推。

在本发明的一实施例中，最小化传输差动信号接收器110可通过移除这些测试输入信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)当中部分的重复数据以调整对这些测试输入信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)的数据获取速率。举例而言，若最小化传输差动信号接收器110的数据比特率设定为低电压差动信号传送器120的数据比特率的两倍，则最小化传输差动信号接收器110从这些测试输入信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)获取到的数据会两两重复，因此可以重复的两个数据的其中之一移除，藉此达到调整数据获取速率的效果。类似地，若最小化传输差动信号接收器110的数据比特率设定为低电压差动信号传送器120的数据比特率的四倍，则最小化传输差动信号接收器110从这些测试输入信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)获取到的数据会重复三个(也就是相邻四个数据会相同)，因此可以重复的四个数据的其中之三移除，同样可达到调整数据获取速率的效果。其余倍率可依此类推。另外，其余可调整数据获取速率的信号处理方式，也可以加以采用，本发明并不予以设限。

综上所述，在差动信号传输电路100中，低电压差动信号传送器120可调整其有效输入比特数以符合最小化传输差动信号，因此可产生可供最小化传输差动信号接收器110接收的测试输入信号。此外，最小化传输差动信号接收器110可调整对测试输入信号的数据获取速率以适应低电压差动信号传送器120的数据比特率。另外，差动信号传输电路中100中额外设置有一测试电路130，其可判断最小化传输差动信号接收器110是否能正常接收。在上述的配置下，差动信号传输电路100可实现自我测试的能力，进而可省略使用测试机台的测试成本。

图2为依据本发明一实施例的图1中的最小化传输差动信号接收器110的系统示意图。请参照图1及图2，在本实施例中，最小化传输差动信号接收器110包括模拟前端(Analog Front End，AFE)处理器210、数字降频器220、缓冲器230及最小化传输差动信号解码器240。

模拟前端处理器210接收时钟输入信号(如DRXC、DRXCB)及这些测试输入信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)，且对应地输出时钟时钟信号CLK及多个初始数据DINT。数字降频器220耦接模拟前端处理器210，且对这些初始数据DINT进行降频以输出多个降频数据DUC。缓冲器230耦接于数字降频器220，用以对这些降频数据DUC进行重组后输出多个降频数据DUCP，其中这些降频数据DUCP实质上相同于这些降频数据DUC。最小化传输差动信号解码器240耦接缓冲器230，以依据这些降频数据DUCP输出这些解码数据DDC。

值得注意的是，在本发明的另一些实施例中，可省略缓冲器230。举例而言，若最小化传输差动信号解码器240具有重组功能，则可省略缓冲器230而不影响数据的解码。举例而言，最小化传输差动信号解码器240可连接至数字降频器220。

图3A为依据一范例的一典型最小化传输差动信号的数据接收时序图。请参照图2及图3A，波形RXD1为示出典型最小化传输差动信号的数据时序，并且在此设定最小化传输差动信号接收器110的串转并的比值为1∶10，也就是在时钟时钟信号CLK的一时钟期间(即两相邻上升沿之间或两相邻下降沿之间)传送10个数据。因此，典型最小化传输差动信号会在一时钟期间传送10个数据(如D1～D10)，若模拟前端处理器210为接收典型最小化传输差动信号，则模拟前端处理器210会对应地在一时钟期间中输出10个不同的初始数据DINT。

图3B及图3C分别为依据本发明一实施例的最小化传输差动信号接收器的数据接收时序图。请参照图1、图2及图3B，在此最小化传输差动信号接收器110的数据比特率设定为低电压差动信号传送器120的数据比特率的两倍，且波形RXD2假设为测试输入信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)的数据时序。在本实施例中，测试输入信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)在一时钟期间传送5个数据(如D11～D15)，也就是测试输出信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)的一数据周期时间(即每一个数据的传送时间)为典型最小化传输差动信号(参照图3A所示)的2倍。

模拟前端处理器210同样会在一时钟时间输出10个初始数据DINT，但这些初始数据会两两重复。此时，数字降频器220会进行降频操作，并且在降频操作中，数字降频器220会移除这些初始数据DINT当中的重复数据(在此为移除两相邻的重复数据的前者)，并且输出未移除的初始数据DINT以作为降频数据DUC。在本发明的另一实施例中，可移除两相邻的重复数据的后者。更多其他数据移除的方式可依据本领域技术人员自行设定，本发明实施例不以此为限。

依据上述，在本实施例中，这些初始数据DINT的数量会为这些降频数据DUC的数量的2倍。并且，数字降频器220所获取的这些初始数据DINT(也就是数字降频器220所输出的这些初始数据DINT)彼此间的数据间隔为1。

请参照图1、图2及图3C，在此最小化传输差动信号接收器110的数据比特率设定为低电压差动信号传送器120的数据比特率的四倍，且波形RXD3假设为测试输入信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)的数据时序。在本实施例中，测试输入信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)在一时钟期间传送传送2.5个数据(如D21～D23)，也就是测试输出信号(如DRX1及DRX1B、DRX2及DRX2B、DRX3及DRX3B)的一数据周期时间(即每一个数据的传送时间)为典型最小化传输差动信号(参照图3A所示)的4倍。

模拟前端处理器210同样会在一时钟时间输出10个初始数据DINT，但这些初始数据DINT会相邻四个重复。此时，数字降频器220会进行降频操作，并且在降频操作中，数字降频器220会移除这些初始数据DINT当中的重复数据(在此为移除四个相邻的重复数据的第一个、第三个及第四个)，并且输出未移除的初始数据DINT以作为降频数据DUC。在本发明的另一实施例中，可移除四个相邻的重复数据的其中三者。更多其他数据移除的方式可依据本领域技术人员自行设定，本发明实施例不以此为限。

依据上述，在本实施例中，这些初始数据DINT的数量会为这些降频数据DUC的数量的4倍。并且，数字降频器220所获取的这些初始数据DINT(亦即数字降频器220所输出的这些初始数据DINT)彼此间的数据间隔为3。

依据上述实施例，当最小化传输差动信号接收器110的数据比特率为低电压差动信号传送器120的数据比特率的2的的幂次方倍时，模拟前端处理器210输出的初始数据DINT，但这些初始数据DINT会为相邻2的的幂次方个重复。此时，数字降频器220可将这些重复且相邻的初始数据DINT中获取其中之一，且移除未获取的初始数据DINT，以达到调整数据获取速率的功能。其中，初始数据DINT的数量为降频数据DUC的数量的2的幂次方倍。

图4为依据本发明一实施例的图1中的低电压差动信号传送器120的系统示意图。请参照图1及图4，在本实施例中，低电压差动信号传送器120包括多个并列转串列转换器(如410_1～410_4)及多个输送驱动器(如420_1～420_4)。其中并列转串列转换器(如410_1～410_4)的有效输入比特数调整为对应最小化传输差动信号(例如10∶1)。

进一步来说，并列转串列转换器410_1耦接图形发生器131以接收测试数据DTSC，且将测试数据DTSC转换为串列信号SSC。输送驱动器420_1耦接并列转串列转换器410_1以接收串列信号SSC，且依据串列信号SSC输出差动信号DTXC、DTXCB(即时钟输出信号)。并列转串列转换器410_2耦接图形发生器131以接收测试数据DTS1，且将测试数据DTS1转换为串列信号SS1。输送驱动器420_2耦接并列转串列转换器410_2以接收串列信号SS1，且依据串列信号SS1输出差动信号DTX1、DTX1B(即测试输出信号)。

并列转串列转换器410_3耦接图形发生器131以接收测试数据DTS2，且将测试数据DTS2转换为串列信号SS2。输送驱动器420_3耦接并列转串列转换器410_3以接收串列信号SS2，且依据串列信号SS2输出差动信号DTX2、DTX2B(即测试输出信号)。并列转串列转换器410_4耦接图形发生器131以接收测试数据DTS3，且将测试数据DTS3转换为串列信号SS3。输送驱动器420_4耦接并列转串列转换器410_4以接收串列信号SS3，且依据串列信号SS3输出差动信号DTX3、DTX3B(即测试输出信号)。

在本案说明书全文(包括权利要求范围)中所使用的“耦接”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以通过其他装置或某种连接手段而间接地连接至该第二装置。

综上所述，在上述实施例的差动信号传输电路，具有自我测试的功能。具体而言，在上述实施例的差动信号传输电路中，低电压差动信号传送器可调整其有效输入比特数以符合最小化传输差动信号，因此可产生用以测试的最小化传输差动信号接收器的测试输入信号。换言之，无须另外设置一用于测试用的最小化传输差动信号传送器，故可省略最小化传输差动信号传送器的硬体成本。此外，在上述实施例的差动信号传输电路中，最小化传输差动信号接收器可调整对测试输入信号的数据获取速率以适应低电压差动信号传送器的数据比特率。此外，在上述实施例的差动信号传输电路中设置有一测试电路，其可判断最小化传输差动信号接收器是否能正常接收。在上述的配置下，差动信号传输电路可实现自我测试的能力，进而可省略使用测试机台的测试成本。

最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims

1.一种差动信号传输电路，其特征在于，包括：

一图形发生器，用以产生多个测试数据；

一低电压差动信号传送器，耦接该图形发生器以接收该些测试数据，并且依据该些测试数据产生一测试输出信号；

一最小化传输差动信号接收器，用以接收一测试输入信号并输出多个解码数据；以及

一比较器，耦接该最小化传输差动信号接收器以接收该些解码数据，且耦接该图形发生器以接收该些测试数据，该比较器比较该些解码数据与该些测试数据，以输出对该最小化传输差动信号接收器的一测试结果。

2.根据权利要求1所述的差动信号传输电路，其特征在于，在一测试期间，该低电压差动信号传送器耦接至该最小化传输差动信号接收器，以使该测试输出信号作为该测试输入信号。

3.根据权利要求1所述的差动信号传输电路，其特征在于，该低电压差动信号传送器调整其有效输入比特数以符合最小化传输差动信号。

4.根据权利要求1所述的差动信号传输电路，其特征在于，该测试输出信号的一数据周期时间为一典型最小化传输差动信号的2的幂次方倍。

5.根据权利要求1所述的差动信号传输电路，其特征在于，该最小化传输差动信号接收器调整对该测试输入信号的数据获取速率以适应该低电压差动信号传送器的数据比特率。

6.根据权利要求5所述的差动信号传输电路，其特征在于，该最小化传输差动信号接收器通过移除该测试输入信号当中部分的重复数据以调整对该测试输入信号的数据获取速率。

7.根据权利要求1所述的差动信号传输电路，其特征在于，该低电压差动信号传送器包括：

一并列转串列转换器，耦接该图形发生器，用以将该些测试数据转换为一串列信号；以及

一输送驱动器，耦接该并列转串列转换器，以依据该串列信号输出该测试输出信号。

8.根据权利要求7所述的差动信号传输电路，其特征在于，该并列转串列转换器的有效输入比特数调整为对应最小化传输差动信号。

9.根据权利要求1所述的差动信号传输电路，其特征在于，该最小化传输差动信号接收器包括：

一模拟前端处理器，接收该测试输入信号，且输出多个初始数据；

一数字降频器，耦接该模拟前端处理器，对该些初始数据进行降频以输出多个降频数据；以及

一最小化传输差动信号解码器，耦接该数字降频器，以依据该些降频数据输出该些解码数据。

10.根据权利要求9所述的差动信号传输电路，其特征在于，该数字降频器在该降频操作中，移除该些初始数据当中的重复数据。

11.根据权利要求9所述的差动信号传输电路，其特征在于，该些初始数据的数量为该些降频数据的数量的2的幂次方倍。

12.根据权利要求9所述的差动信号传输电路，其特征在于，该最小化传输差动信号接收器还包括：

一缓冲器，耦接于该数字降频器与该最小化传输差动信号解码器之间，以对该些降频数据进行重组。

13.根据权利要求9所述的差动信号传输电路，其特征在于，该数字降频器所获取的该些初始数据彼此间的数据间隔为相同。

14.一种差动信号传输电路，其特征在于，包括：

一低电压差动信号传送器，接收多个测试数据，并且依据该些测试数据产生多个测试输出信号；

一最小化传输差动信号接收器，用以接收多个测试输入信号并输出多个解码数据；以及

一测试电路，耦接该低电压差动信号传送器以产生该些测试数据给该低电压差动信号传送器，耦接该最小化传输差动信号接收器以接收该些解码数据，并输出该最小化传输差动信号接收器的一测试结果，其中

在一测试期间，该低电压差动信号传送器可耦接至该最小化传输差动信号接收器，以使该些测试输出信号作为该些测试输入信号。

15.根据权利要求14所述的差动信号传输电路，其特征在于，在该测试期间，该低电压差动信号传送器调整其有效输入比特数以符合最小化传输差动信号，以及该最小化传输差动信号接收器调整对该些测试输入信号的数据获取速率以适应该低电压差动信号传送器的数据比特率。

16.根据权利要求14所述的差动信号传输电路，其特征在于，该测试电路包括：

一图形发生器，用以产生该些测试数据；

一比较器，耦接该最小化传输差动信号接收器以接收该些解码数据，且耦接该图形发生器以接收该些测试数据，该比较器比较该些解码数据与该些测试数据，以输出该最小化传输差动信号接收器的该测试结果。

17.一种差动信号传输电路，其特征在于，包括：

一图形发生器，用以产生多个测试数据；

一低电压差动信号传送器，包括：

一输送驱动器，耦接该并列转串列转换器，以依据该串列信号输出一测试输出信号；

一最小化传输差动信号接收器，包括：

一模拟前端处理器，接收一测试输入信号，且输出多个初始数据；

一最小化传输差动信号解码器，耦接该数字降频器，以依据该些降频数据输出该些解码数据；以及

18.根据权利要求17所述的差动信号传输电路，其特征在于，在一测试期间，该低电压差动信号传送器可耦接至该最小化传输差动信号接收器，以使该测试输出信号作为该测试输入信号。

19.根据权利要求18所述的差动信号传输电路，其特征在于，在该测试期间，该低电压差动信号传送器调整其有效输入比特数以符合最小化传输差动信号。