KR20200112084A - 향상된 브레이드 클락 시그널링을 이용한 차동 신호 처리장치 - Google Patents

향상된 브레이드 클락 시그널링을 이용한 차동 신호 처리장치 Download PDF

Info

Publication number
KR20200112084A
KR20200112084A KR1020190032003A KR20190032003A KR20200112084A KR 20200112084 A KR20200112084 A KR 20200112084A KR 1020190032003 A KR1020190032003 A KR 1020190032003A KR 20190032003 A KR20190032003 A KR 20190032003A KR 20200112084 A KR20200112084 A KR 20200112084A
Authority
KR
South Korea
Prior art keywords
code
differential signal
encoding
encoder
state transition
Prior art date
Application number
KR1020190032003A
Other languages
English (en)
Other versions
KR102223031B1 (ko
Inventor
김철우
최종혁
이연호
Original Assignee
삼성전자주식회사
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 고려대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020190032003A priority Critical patent/KR102223031B1/ko
Priority to CN202010165690.1A priority patent/CN111726312B/zh
Priority to US16/817,760 priority patent/US11095484B2/en
Publication of KR20200112084A publication Critical patent/KR20200112084A/ko
Application granted granted Critical
Publication of KR102223031B1 publication Critical patent/KR102223031B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4906—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using binary codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
    • H04L25/085—Arrangements for reducing interference in line transmission systems, e.g. by differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/493—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by transition coding, i.e. the time-position or direction of a transition being encoded before transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Dc Digital Transmission (AREA)

Abstract

본 출원의 일 실시예에 따르는 차동 신호 처리장치는 입력 데이터를 적어도 하나의 차동 신호로 인코딩하는 인코더 및 상기 적어도 하나의 차동 신호를 복수의 전송선들을 통해 순차적으로 송신하는 송신기를 포함하고, 상기 인코더는, 상기 적어도 하나의 차동 신호 각각마다 인코딩되는 인코딩 단위시간을 정수배로 늘린 전송시간구간에서, 상기 입력 데이터 중 상기 전송시간구간에 대응하는 복수의 비트들을 인코딩 코드배열로 변환한다.

Description

향상된 브레이드 클락 시그널링을 이용한 차동 신호 처리장치{DIFFERENTIAL SIGNAL PROCESSING DEVICE USING FOR ADVANCED BRAID CLOCK SIGNALING}
본 출원은 차동 신호 처리장치에 관한 것으로, 특히, 향상된 브레이드 클락 시그널링을 이용하여, 데이터 전송 속도를 감소시킬 수 있는 차동 신호 처리장치에 관한 것이다.
수요자의 요구를 충족시키기 위해, 전자 제품의 구조가 복잡해짐에 따라, 전자 제품은 복수의 전자 부품을 포함하게 되었다. 이러한 복수의 전자 부품 중 신호 처리 장치는 복수의 전자 부품 간의 신호 송수신을 처리하는 장치일 수 있다.
예를 들어, TV, 모니터, 스마트폰 등은 디스플레이 패널(display panel)과 타이밍 컨트롤러(timing controller, TCON)를 연결하는 내부 패널 인터페이스(intra panel interface)로서, 신호 처리 장치를 포함할 수 있다.
구체적으로, 신호 처리 장치는 송신기를 포함하거나, 수신기를 포함하거나, 또는 송신기 및 수신기를 모두 포함할 수 있다. 이러한 송신기 및 수신기 간에는 서로 맞춰진 또는 미리 알고 있는 클록 신호(clock signal)가 존재해야 수신된 데이터를 판독할 수 있다.
종래의 대부분의 신호 처리 장치는 데이터에 더미 비트(dummy bit)를 추가함으로써 클록 신호를 전송하였는데, 이러한 기술은 더미 비트의 사용으로 인한 필연적인 전송 대역폭의 손실을 야기하는 문제점이 있다. 또한 종래의 기술들 중 데이터 전압 레벨을 디지털 방식이 아닌 PAM 방식을 이용하여 클록 신호를 전송하는 방식은 노이즈 마진의 손실을 야기하는 문제점이 있다.
또한, 종래의 기술들 중 차동 방식의 전송은 EMI 감소, 큰 노이즈 마진, 회귀 경로 제공, 동시적 스위칭 잡음 최소화와 같은 효과를 얻지만, 필요한 신호선의 개수에 비해 전송 가능한 신호의 종류가 적다는 문제점이 있다.
이에 따라, 본 출원에서는, 더미 비트 없이, 클록 신호에 해당하는 상태천이 정보를 전송하는 동시에, 데이터 전송 속도를 증가시킬 수 있는 차동 신호 처리장치를 제공하고자 한다.
본 출원의 목적은, 종래의 인코딩 시간 동안, 향상된 브레이드 클락 시그널링을 이용하여 보다 많은 입력 데이터를 차동 신호로 변환시킬 수 있는 차동 신호 처리장치를 제공하기 위한 것이다.
본 출원의 일 실시예에 따르는 차동 신호 처리장치는 입력 데이터를 적어도 하나의 차동 신호로 인코딩하는 인코더 및 상기 적어도 하나의 차동 신호를 복수의 전송선들을 통해 순차적으로 송신하는 송신기를 포함하고, 상기 인코더는, 상기 적어도 하나의 차동 신호 각각마다 인코딩되는 인코딩 단위시간을 정수배로 늘린 전송시간구간에서, 상기 입력 데이터 중 상기 전송시간구간에 대응하는 복수의 비트들을 인코딩 코드배열로 변환한다.
실시예에 있어서, 상기 인코더는, 향상된 브레이드 클럭 시그널링 기법에 따라, 상기 하나의 인코딩 코드배열을 상기 적어도 하나의 차동 신호로 변환하고, 상기 향상된 브레이 클럭 시그널링 기법은, 하나의 차동 신호에 대응되는 하나의 브레이드 코드, 하나의 맵핑 코드 및 하나의 인덱스 코드를 포함한다.
실시예에 있어서, 상기 인코더는, 상기 입력 데이터 중 상기 전송시간구간에 대응하는 상기 복수의 비트들의 개수에 기초하여, 상기 정수배를 조절한다.
실시예에 있어서, 상기 인코더는, 상기 복수의 전송선들의 개수에 따라 인코딩되는 인코딩 단위시간 별 비트수와, 상기 비트수에 대한 차동신호의 경우의 수에 기초하여, 상기 정수배에 따른 상기 전송시간구간에 대응하는 상기 복수의 비트들의 개수를 결정한다.
실시예에 있어서, 상기 인코더는, 상기 복수의 전송선들의 개수에 기초하여, 차동신호의 경우의 수를 결정하고, 상기 차동신호 경우의 수는, 상기 브레이드 클락 시그널링 기법에 따라 기설정된 제1 차동신호 경우의 수와 한쌍의 전송선 개수에 따른 제2 차동신호 경우의 수의 합이다.
실시예에 있어서, 상기 인코더는, 상기 입력 데이터를 상기 인코딩 코드배열로 변환 처리하는 제1 처리부 및 상기 인코딩 코드배열에 대한 상태천이 발생여부에 따라, 상기 인코딩 코드배열을 보정 처리하는 제2 처리부를 포함한다.
실시예에 있어서, 상기 제1 처리부는, 상기 입력 데이터 중 상기 전송시간구간에 대응되는 상기 복수의 비트들을 제1 및 제2 분할 데이터로 분할하고, 상기 제1 분할 데이터에 기초하여, 기설정된 코드맵으로부터 맵핑 코드를 추출하며, 상기 제2 분할 데이터를 인덱스 코드로 설정한다.
실시예에 있어서, 상기 향상된 브레이드 클럭 시그널링 기법에 따라, 상기 맵핑 코드와 상기 인덱스 코드에 기초하여 상기 인코딩 코드배열을 생성한다.
실시예에 있어서, 상기 제2 처리부는, 상기 인코딩 코드배열에 대한 상태천이 발생여부에 따라, 기설정된 상태천이 테이블을 참조하여, 상기 맵핑 코드와 상기 인덱스 코드를 변환하고, 상기 제2 맵핑 코드 및 상기 제2 인덱스 코드에 기초하여, 상기 브레이드 코드 배열을 상태천이코드 변환하며, 상기 상태천이코드를 상기 인코딩 배열로 결정한다.
실시예에 있어서, 상기 송신기로부터 상기 복수의 전송선들을 통해 상기 적어도 하나의 차동 신호를 순차적으로 수신하는 수신기 및 상기 인코더의 역동작을 수행하여, 상기 적어도 하나의 차동 신호를 상기 입력 데이터로 디코딩하는 디코더를 더 포함한다.
본 출원의 일 실시예에 따르는 차동 신호 처리장치의 동작 방법으로서, 인코더가 입력 데이터 중 전송시간구간에 대응되는 복수의 비트들을 인코딩 코드배열로 변환하는 단계, 상기 인코더가 상기 인코딩 코드배열에 대응되는 적어도 하나의 차동 신호를 송신기로 전송하는 단계 및 상기 송신기가 상기 적어도 하나의 차동 신호를 복수의 전송선들을 통해 순차적으로 송신하는 단계를 포함하고, 상기 전송시간구간은, 적어도 하나의 차동 신호 각각을 인코딩하는 인코딩 단위시간을 정수배로 늘린 시간이다.
실시예에 있어서, 상기 변환하는 단계는, 상기 인코더가 상기 입력 데이터 중 상기 전송시간구간에 대응하는 상기 복수의 비트들을 제1 및 제2 분할 데이터로 분할하는 단계, 기설정된 코드맵으로부터 상기 제1 분할 데이터에 대응되는 맵핑 코드를 추출하는 단계, 상기 제2 분할 데이터를 인덱스 코드로 설정하는 단계 및 상기 맵핑 코드와 상기 인덱스 코드에 기초하여, 상기 인코딩 코드배열을 생성하는 단계를 포함한다.
실시예에 있어서, 상기 변환하는 단계는, 상기 인코딩 코드배열에 대한 상태천이 발생여부를 감지하는 단계, 상기 상태천이 발생여부에 따라, 상기 맵핑 코드와 상기 인덱스 코드를 변환하는 단계, 상기 변환된 맵핑 코드와 상기 변환된 인덱스 코드에 기초하여, 상태천이 테이블로부터 상태천이코드를 추출하는 단계 및 상기 인코딩 코드배열을 상기 상태천이코드로 보정하는 단계를 더 포함한다.
본 출원의 실시예에 따른, 종래의 인코딩 시간 동안, 향상된 브레이드 클락 시그널링을 이용하여, 보다 많은 입력 데이터를 차동 신호로 변환시킴으로써, 입력 데이터에 대한 전송시간을 감소시킬 수 있다.
도 1은 본 출원의 실시예에 따른 차동 신호 처리장치의 블록도이다.
도 2는 향상된 브레이드 클럭 시그널링 기법을 설명하기 위한 실시 예이다.
도 3은 도 1의 차동 신호를 보다 구체적으로 나타내기 위한 실시 예이다.
도 4는 도 1의 인코더의 전송시간구간을 설명하기 위한 실시 예이다.
도 5는 도 1의 차동 신호 처리장치의 동작 프로세스이다.
도 6은 본 출원의 일 실시예에 따른 인코더의 블록도이다.
도 7은 도 6의 제1 처리부의 동작 프로세스이다.
도 8은 도 6의 제2 처리부의 동작 프로세스이다.
도 9는 기설정된 코드맵에 대한 일 예이다.
도 10은 상태천이 테이블에 대한 일 예이다.
도 11은 도 1의 인코더의 다른 실시예에 따른 블록도이다.
도 12는 도 11의 조절부에 기설정된 비트효율 테이블에 대한 실시 예이다.
도 13은 정수배에 따른 비트효율을 나타내는 그래프이다.
도 14는 차동 신호 처리장치에 대한 실시 예이다.
본 명세서에 개시되어 있는 본 출원의 개념에 따른 실시 예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 출원의 개념에 따른 실시 예들을 설명하기 위한 목적으로 예시된 것으로서, 본 출원의 개념에 따른 실시 예들은 다양한 형태들로 실시될 수 있으며 본 명세서에 설명된 실시 예들에 한정되지 않는다.
본 출원의 개념에 따른 실시 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시 예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 출원의 개념에 따른 실시 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 출원의 사상 및 기술 범위에 포함되는 모든 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성 요소를 다른 구성 요소로부터 구별하는 목적으로만, 예컨대 본 출원의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1구성요소는 제2구성요소로 명명될 수 있고, 유사하게 제2구성요소는 제1구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 출원을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 실시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면을 참조하여 본 출원의 바람직한 실시 예를 설명함으로써, 본 출원을 상세히 설명한다.
도 1은 본 출원의 실시예에 따른 차동 신호 처리장치(500)의 블록도이고, 도 2는 향상된 브레이드 클럭 시그널링 기법을 설명하기 위한 실시 예이며, 도 3은 도 1의 차동 신호를 보다 구체적으로 나타내기 위한 실시 예이고, 도 4는 도 1의 인코더의 전송시간구간을 설명하기 위한 실시 예이다.
도 1 내지 도 4를 참조하면, 차동 신호 처리장치(500)는 인코더(100) 및 송신기(200)를 포함할 수 있다.
먼저, 인코더(100)는 향상된 브레이드 클럭 시그널링 기법에 기초하여, 입력 데이터(DIN)를 적어도 하나의 차동 신호(Sd1~SdN)로 인코딩할 수 있다. 여기서, 향상된 브레이드 클럭 시그널링 기법은, 차동 전송 방식으로 송수신되는 데이터를 인코딩 또는 디코딩하기 위한 규약일 수 있다.
도 2에 도시된 바와 같이, 향상된 브레이드 클럭 시그널링 기법에서, 복수의 전송선들(예컨대, L1~L4)의 개수에 따라 인코딩되는 차동 신호들(예컨대, Sd1~Sd6), 은 인코딩 코드들(예컨대, A~F)에 각각 대응될 수 있다. 예를 들면, 제1 차동 신호(예컨대, Sd1) [0, 1, 0, 1]는 인코딩 코드들(예컨대, A~F) 중 "A" 인코딩 코드에 대응되고, 제2 차동 신호(예컨대, Sd2) [0, 1, 1, 0]는 인코딩 코드들(예컨대, A~F) 중 "B" 인코딩 코드에 대응될 수 있다.
또한, 향상된 브레이드 클럭 시그널링 기법에서, 인코딩 코드들(예컨대, A~F) 각각은 맵핑 코드(예컨대, α, β, γ)와 인덱스 코드(예컨대, 0과 1)에 한쌍으로 대응될 수 있다. 예를 들면, "A" 인코딩 코드는 "α" 맵핑 코드와 "0" 인덱스 코드에 한쌍으로 대응되고, "B" 인코딩 코드는 "β" 맵핑 코드와 "0" 인덱스 코드에 한쌍으로 대응될 수 있다.
구체적으로, 인코더(100)는 향상된 브레이드 클럭 시그널링 기법의 인코딩 코드들(예컨대, A~F), 맵핑 코드(예컨대, α, β, γ) 및 인덱스 코드(예컨대, 0과 1)를 이용하여, 입력 데이터(DIN)를 적어도 하나의 차동 신호(Sd1~SdN)로 인코딩할 수 있다.
다음으로, 송신기(200)는 적어도 하나의 차동 신호(Sd1~SdN)를 복수의 전송선들(L1~LN)을 통해 순차적으로 송신할 수 있다. 예를 들면, 송신기(200)는 임피던스 매칭 회로, 직렬 변환기, 정전기 제거기 중 적어도 하나를 이용하여, 적어도 하나의 차동 신호(Sd1~SdN)를 복수의 전송선들(L1~LN)을 통해 순차적으로 송신할 수 있다.
본 출원에서는 설명의 편의를 위하여, 복수의 전송선들(L1~LN)을 4개의 전송선들로 가정하여 설명될 것이며, 특별히 이를 한정하는 것은 아니며, 짝수개의 전송선들을 가지는 차동신호 처리장치에 모두 적용가능할 수 있다.
구체적으로, 적어도 하나의 차동 신호(Sd1~SdN)는 한쌍의 전송선(예컨대, L1, L2)에서, 상보적인 비트정보를 포함할 수 있다. 예를 들면, 도 3에 도시된 바와 같이, 제1 차동 신호(Sd1)는 제1 한쌍의 전송선(예컨대, L1, L2)에서, 레벨상태가 다른 [0,1]과 같은 상보적인 비트정보를 포함할 수 있다. 또한, 제1 차동 신호(Sd1)는 제2 한쌍의 전송선(예컨대, L3, L4)에서, 레벨상태가 다른 [0,1]과 같은 상보적인 비트정보를 포함할 수 있다. 즉, 적어도 하나의 차동 신호(Sd1~SdN)는 각 한쌍의 전송선을 따라, [0, 1, 0, 1], [0, 1, 1, 0], [1, 0, 0, 1] 및 [1,0,1,0] 중 어느 하나의 상보적인 비트정보를 포함할 수 있다.
실시 예에 따른 적어도 하나의 차동 신호(Sd1~SdN)는 한쌍의 전송선(예컨대, L1, L2와 L3, L4)단위로, 서로 상보적인 비트그룹 정보를 포함할 수 있다. 예를 들면, 도 3에 도시된 바와 같이, 제5 차동 신호(Sd5)는 제1 한쌍의 전송선(L1, L2)에서 [1, 1]의 비트그룹 정보와 제2 한쌍의 전송선(L3, L4)에서 [0, 0]의 비트그룹 정보를 포함할 수 있다. 이때, 제1 한쌍의 전송선(L1, L2)에서 [1, 1]의 비트그룹 정보는 제2 한쌍의 전송선(L3, L4)에서 [0, 0]의 비트그룹 정보에 대해 상보적일 수 있다.
또한, 적어도 하나의 차동 신호(Sd1~SdN)는 이웃하는 다른 하나의 차동 신호에 대한 상태천이가 검출되는 데이터일 수 있다. 예를 들면, 도 3에 도시된 바와 같이, 제2 차동 신호(Sd3)는 이웃하는 제2 차동 신호(Sd2)과 제4 차동 신호(Sd4)에 대한 상태천이가 검출되는 데이터일 수 있다.
본 출원의 기술적 사상에 따른 실시예에 있어서, 인코더(100)는 입력 데이터(DIN) 중 전송시간구간(Transmission Time Interval, TTI)에 대응되는 복수의 비트들을 인코딩 코드배열로 변환할 수 있다. 여기서, 전송시간구간(TTI)은, 적어도 하나의 차동 신호(Sd1~SdN) 각각마다 인코딩되는 인코딩 단위시간(UI)을 정수배(M)로 늘린 시간일 수 있다. 이때, 정수배(M)는 종래의 브레이드 클럭 시그널링 기법에 따라 인코딩되는 인코딩 단위시간(UI)에 대한 전체회수보다 작은 값일 수 있다.
즉, 인코더(100)는 적어도 하나의 차동 신호(Sd1~SdN) 각각마다 인코딩되는 인코딩 단위시간(UI)을 정수배(M)로 늘린 전송시간구간(TTI)에서, 입력 데이터(DIN) 중 상기 전송시간구간(TTI)에 대응되는 복수의 비트들을 인코딩 코드배열로 변환할 수 있다.
예를 들면, 도 4에 도시된 바와 같이, 복수의 전송선들(L1~LN)의 개수가 4개이고, 입력 데이터(DIN)가 10 비트인 경우, 인코더(100)는 4번의 인코딩 단위시간(UI)에 해당하는 전송시간구간(TTI)에서, 입력 데이터 중 전송시간구간에 대응되는 10 비트를 인코딩 코드배열(예컨대, BDEA)로 변환할 수 있다. 한편, 종래의 차동 신호 처리장치는 5번의 인코딩 단위시간(UI)동안 10 비트의 입력 데이터(DIN)에 대해 인코딩할 수 있다. 이때, 종래의 차동 신호 처리장치에서, 인코딩 단위시간 별 인코딩되는 비트수는 2비트일 수 있다.
구체적으로, 인코딩 코드배열은 적어도 하나의 인코딩 코드를 포함할 수 있다. 예를 들면, 인코딩 코드는 A, B, C, .. 이고, 인코딩 코드배열은 AADA, BDEA,.. 일 수 있다. 또한, 인코딩 코드배열은, 적어도 하나의 차동 신호(Sd1~SdN)에 대응될 수 있다. 구체적으로, 적어도 하나의 인코딩 코드 각각은 적어도 하나의 차동 신호(Sd1~SdN)에 일대일 대응될 수 있다. 예를 들면, 도 4에 도시된 바와 같이, 인코딩 코드 B는 제1 차동 신호(Sd1)에 대응되고, 인코딩 코드 D는 제2 차동 신호(Sd2)에 대응될 수 있다.
이에, 인코더(100)는 향상된 브레이트 클럭 시그널링 기법에 따라, 인코딩 코드배열에 대응되는 적어도 하나의 차동 신호(Sd1~SdN)를 송신기(200)를 통해 순차적으로 전송할 수 있다.
즉, 차동 신호 처리장치(500)는 종래의 차동 신호 처리장치에 비해, 전송시간구간(TTI)에서 보다 많은 입력비트를 인코더(100)를 통해 변환할 수 있기 때문에, 입력 데이터(DIN)를 송신하는 시간을 감소시킬 수 있는 효과가 있다. 나아가, 차동 신호 처리장치(500)는 종래의 차동 신호 처리장치에 비해 동일 시간 동안 보다 많은 입력 데이터를 차동 방식으로 송신할 수 있어, 전력 소모를 감소시킬 수 있다.
도 5는 도 1의 차동 신호 처리장치(500)의 동작 프로세스이다.
도 1 내지 도 5를 참조하면, 먼저, S110 단계에서, 인코더(110)는 입력 데이터(DIN) 중 전송시간구간에 대응되는 복수의 비트들을 인코딩 코드배열로 변환할 수 있다.
그런 다음, S120 단계에서, 인코더(110)는 향상된 브레이드 클럭 시그널링 기법에 기초하여, 인코딩 코드배열에 대응되는 적어도 하나의 차동 신호(Sd1~SdN)를 송신기(200)로 전송할 수 있다.
이후, S130 단계에서, 송신기(200)는 적어도 하나의 차동 신호(Sd1~SdN)를 복수의 전송선들(L1~LN)을 통해 순차적으로 송신할 수 있다.
이하, 도 6를 참조하여, 인코더(100)에 대해 보다 구체적으로 설명될 것이다.
도 6은 본 출원의 일 실시예에 따른 인코더(100)의 블록도이고, 도 7은 도 6의 제1 처리부(110)의 동작 프로세스이며, 도 8은 도 6의 제2 처리부(120)의 동작 프로세스이며, 도 9는 기설정된 코드맵(111)에 대한 일 예이고, 도 10은 상태천이 테이블(121)에 대한 일 예이다.
도 6 내지 도 10을 참조하면, 인코더(100)는 제1 처리부(110)와 제2 처리부(120)를 포함할 수 있다.
먼저, 제1 처리부(110)는 향상된 브레이드 클럭 시그널링 기법에 기초하여, 입력 데이터(DIN)를 인코딩 코드배열로 변환처리할 수 있다.
즉, 제1 처리부(110)는 향상된 브레이드 클럭 시그널링 기법에 따라, 10비트의 입력 데이터(DIN)를 4비트의 브레이드 코드 배열(예컨대, ABCD, DACE,.. 등)로 변환 처리할 수 있다. 예를 들면, 제1 처리부(110)는 향상된 브레이드 클럭 시그널링 기법에 따라, 10비트의 입력 데이터(DIN) [001_100_0110]을 인코딩 코드배열 "BDEA"로 변환 처리할 수 있다.
구체적으로, 제1 처리부(110)는 S210 단계에서, 입력 데이터(DIN) 중 전송시간구간(TTI)에 대응되는 복수의 비트들을 제1 및 제2 분할 데이터로 분할할 수 있다.
예를 들면, 입력 데이터(DIN) 중 전송시간구간(TTI)에 대응되는 복수의 비트들이 "0011000110"인 경우, 제1 처리부(110)는 "0011000110"를 "0011000110"에 해당하는 제1 분할 데이터 "001100"과 "0011000110" 에 해당하는 제2 분할 데이터 "0110"으로 분할할 수 있다.
그런 다음, S220 단계에서, 제1 처리부(110)는 기설정된 코드맵(111)으로부터 제1 분할 데이터에 대응되는 맵핑 코드를 추출할 수 있다. 여기서, 제1 분할 데이터는 맵핑 코드로 변환되기 위한 데이터로, 맵핑 코드는 제1 분할 데이터보다 작은 크기일 수 있다.
도 9에 도시된 바와 같이, 제1 분할 데이터 "001100"에 해당하는 "001"은 2비트의 맵핑 코드 "βα"로 추출되고, 제1 분할 데이터 "001100"에 해당하는 "100"은 2비트의 맵핑 코드"γα"로 추출되며, 제1 분할 데이터 "001100" 는 맵핑 코드 "βαγα"보다 2비트 작은 크기일 수 있다.
그런 다음, S230 단계에서, 제1 처리부(110)는 제2 분할 데이터를 인덱스 코드로 설정할 수 있다. 여기서, 제2 분할 데이터는 제1 분할 데이터로부터 추출된 맵핑 코드를 식별하기 위한 인덱스 코드일 수 있다.
예를 들면, 제2 분할 데이터 "0110"는 제1 분할 데이터 "001100" 로부터 추출된 맵핑 코드 "βαγα"에 대한 인덱스 코드로서, "0110"는 "βαγα"에 대한 인덱스 코드, "0110"는 "βαγα"에 대한 인덱스 코드, "0110"는 "βαγα"에 대한 인덱스 코드 및 "0110"는 "βαγα"에 대한 인덱스 코드일 수 있다.
이후, S240 단계에서, 제1 처리부(110)는 맵핑 코드와 인덱스 코드에 기초하여, 도 2에 도시된 향상된 브레이드 클럭 시그널링 기법에 따라, 인코딩 코드배열을 생성할 수 있다.
다음으로, 제2 처리부(120)는 인코딩 코드배열에 대한 상태천이 발생여부에 따라, 인코딩 코드배열을 보정 처리할 수 있다.
구체적으로, 먼저, S310 단계에서, 제2 처리부(120)는 제1 처리부(110)를 통해 생성된 인코딩 코드배열에 대한 상태천이 발생여부를 감지할 수 있다.
예를 들면, 제1 처리부(110)를 통해 생성된 인코딩 코드배열이 "AADA"인 경우, 제2 처리부(120)는 "AADA"에서 상태천이가 발생하지 않음을 감지할 수 있다. 또한, 제1 처리부(110)를 통해 생성된 인코딩 코드배열이 "BDEA"인 경우, 제2 처리부(120)는 "BDEA", BDEA" 및 BDEA"에서 상태천이가 발생함을 감지할 수 있다.
이때, S320 단계에서, 제2 처리부(120)는 상태천이 발생여부에 따라, 제1 처리부(110)를 통해 생성된 맵핑 코드와 제1 처리부(110)를 통해 설정된 인덱스 코드를 변환할 수 있다.
구체적으로, 인코딩 코드배열에 대한 상태천이가 발생하지 않는 경우, 제2 처리부(120)는 상태천이 테이블(121)을 참조하여, 제1 처리부(110)를 통해 생성된 맵핑 코드를 변환할 수 있다. 예를 들면, 인코딩 코드배열 "AADA"에 대한 상태천이가 발생하지 않는 경우, 제2 처리부(120)는 상태천이 테이블(121)을 참조하여, 제1 처리부(110)를 통해 생성된 맵핑 코드 "αααα"를 "γγ αα"로 변환할 수 있다.
또한, 인코딩 코드배열에 대한 상태천이가 발생하지 않는 경우, 제2 처리부(120)는 상태천이 테이블(121)을 참조하여, 제1 처리부(110)를 통해 설정된 인덱스 코드를 변환할 수 있다. 예를 들면, 인코딩 코드배열 "AADA"에 대한 상태천이가 발생하지 않는 경우, 제2 처리부(120)는 상태천이 테이블(121)을 참조하여, 제1 처리부(110)를 통해 설정된 인덱스 코드 "0010"을 "0100"으로 변환할 수 있다.
그런 다음, S330 단계에서, 제2 처리부(120)는 S320 단계에서 변환된 맵핑 코드와 S320 단계에서 변환된 인덱스 코드에 기초하여, 상태천이 테이블(121)로부터 상태천이코드(122)를 추출할 수 있다. 여기서, 상태천이코드(122)는 클럭 신호에 대한 전송을 보장하기 위하여 인코딩 코드배열로부터 변환된 코드배열일 수 있다.
이후, S340 단계에서, 제2 처리부(120)는 제1 처리부(110)를 통해 생성된 인코딩 코드배열을 상태천이코드(122)로 보정할 수 있다.
도 11은 도 1의 인코더(100)의 다른 실시예에 따른 블록도이고, 도 12는 도 11의 조절부(130)에 기설정된 비트효율 테이블에 대한 실시 예이며, 도 13은 정수배에 따른 비트효율을 나타내는 그래프이다.
도 11 내지 도 13을 참조하면, 인코더(100)는 제1 및 제2 처리부(110 및 120)와 조절부(130)를 포함할 수 있다. 이하, 도 6 내지 도 10에서 설명된 동일한 부재번호의 제1 및 제2 처리부(110 및 120)에 대한 중복된 설명은 생략될 것이다.
먼저, 조절부(130)는 입력 데이터(DIN) 중 전송시간구간(TTI)에 대응되는 상기 복수의 비트들의 개수에 기초하여, 정수배(M)를 조절할 수 있다. 구체적으로, 조절부(130)는 비트효율 테이블(131)로부터 상기 복수의 비트들의 개수에 대응되는 정수배(M)를 결정할 수 있다.
도 12에 도시된 바와 같이, 비트효율 테이블(131)은 조절부(130)를 통해 다음의 조건식들(1~3)에 따라 사전에 연산되어 저장될 수 있다.
구체적으로, 조절부(130)는 다음의 조건식(1)을 통해 전송시간구간(TTI)에서, 입력 데이터(DIN) 중 전송시간구간(TTI)에 대응되는 복수의 비트들의 개수를 결정할 수 있다.
Figure pat00001
(1)
여기서, M은 정수배 및 K는 다음의 조건식(2)을 통해 계산되는 상수일 수 있다.
다음으로, 다음의 조건식(2)은 K 상수를 연산하기 위한 계산식이고,
여기서, K는
Figure pat00002
이고,
이때, X는 복수의 전송선들(예컨대, L1~L4)의 개수에 따라 인코딩되는 인코딩 단위시간(UI) 별 비트수이고, Y는 비트수(X)에 대한 차동신호 경우의 수일 수 있다. 예를 들면, 복수의 전송선들(예컨대, L1~LN)의 개수가 4개인 경우, 인코딩 단위시간(UI)동안 인코딩되는 비트수(X)는 2 비트이고, 복수의 전송선들(예컨대, L1~LN)에 대한 차동신호의 경우의 수가 6개인 경우, 인코딩 단위시간(UI)동안 인코딩되는 비트수(X)는 3비트일 수 있다.
구체적으로, 조절부(130)는 복수의 전송선들(예컨대, L1~LN)의 개수에 기초하여, 인코딩 단위시간(UI)동안 인코딩되는 인코딩 단위시간 별 비트수에 대한 차동신호의 경우의 수를 결정할 수 있다. 여기서, 인코딩 단위시간(UI)동안 인코딩되는 인코딩 단위시간 별 비트수에 대한 차동신호 경우의 수는, 브레이드 클락 시그널링 기법에 따라 기설정된 제1 차동신호 경우의 수와 한쌍의 전송선 개수에 따른 제2 차동신호 경우의 수의 합일 수 있다.
예를 들면, 인코딩 단위시간(UI)동안 인코딩되는 2 비트에 대한 차동신호의 경우의 수(Y)는 브레이드 클락 시그널링 기법에 따라 기설정된 제1 차동신호 [0, 1, 0, 1], [0, 1, 1, 0], [1, 0, 0, 1], [1, 0, 1, 0]인 4개와 한쌍의 전송선 개수에 따른 제2 차동신호의 경우의 수(2!) [1, 1, 0, 0] 및 [0, 0, 1, 1]인 2개이 합인 6개일 수 있다. 또한, 인코딩 단위시간(UI)동안 인코딩되는 3비트에 대한 차동신호의 경우의 수(Y)는 브레이드 클락 시그널링 기법에 따라 기설정된 차동신호의 개수 8개와 한쌍의 전송선 개수에 따른 차동신호의 경우의 수(3!2!)인 12개의 합인 18개일 수 있다.
이에 따라, 복수의 전송선들(예컨대, L1~LN)의 개수가 4개인 경우, K는 약 2.585이고, 입력 데이터(DIN) 중 전송시간구간(TTI)에 대응되는 복수의 비트들의 개수(N)는 정수배(M)에 따라, 약 2.585배수로 증가하며, 복수의 전송선들(예컨대, L1~LN)의 개수가 6개인 경우, K는 약 2.631이고, 입력 데이터(DIN) 중 전송시간구간(TTI)에 대응되는 복수의 비트들의 개수(N)는 정수배(M)에 따라, 약 2.631배수로 증가할 수 있다.
또한, 조절부(130)는 다음의 조건식(3)을 통해 계산되는 비트효율을 비트효율 테이블(131)에 미리 저장할 수 있다.
여기서, 다음의 조건식(3)은
Figure pat00003
일 수 있다.
한편, 도 13에 도시된 바와 같이, 비트효율의 크기는 정수배(M)로 증가됨에 따라, 25% 내지 29%의 효율로 수렴될 수 있다.
도 14는 차동 신호 처리장치(500_1)에 대한 실시 예이다.
도 14를 참조하면, 차동 신호 처리장치(500_1)는 인코더(100), 송신기(200), 수신기(300) 및 디코더(400)를 포함할 수 있다. 이하, 도 1 내지 도 11에서 설명된 동일한 부재번호의 인코더(100)와 송신기(200)에 대한 중복된 설명은 생략될 것이다. 이때, 인코더(100)와 송신기(200)는 송신 장치라 지칭될 수 있고, 수신기(300)와 디코더(400)는 수신 장치라 지칭될 수 있다.
먼저, 수신기(300)는 송신기(200)로부터 복수의 전송선들(L1~LN)을 통해 적어도 하나의 차동 신호(Sd1~SdN)를 순차적으로 수신할 수 있다. 예를 들면, 수신기(300)는 임피던스 매칭 회로, 직렬 변환기, 정전기 제거기 중 적어도 하나를 이용하여, 적어도 하나의 차동 신호(Sd1~SdN)를 복수의 전송선들(L1~LN)을 통해 순차적으로 수신할 수 있다.
다음으로, 디코더(400)는 적어도 하나의 차동 신호(Sd1~SdN)를 입력 데이터(DIN)로 디코딩할 수 있다. 구체적으로, 디코더(400)는 전송시간구간(TTI) 동안 수신된 적어도 하나의 차동 신호(Sd1~SdN)를 인코딩 코드배열로 변환한 이후, 인코딩 코드배열에 대한 인코더(300)의 역동작을 수행하여, 입력 데이터(DIN)를 디코딩할 수 있다.
본 출원은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 출원의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
100: 인코더
110: 제1 처리부
120: 제2 처리부
200: 송신기
300: 수신기
400: 디코더
500, 500_1: 차동 신호 처리장치

Claims (13)

  1. 입력 데이터를 적어도 하나의 차동 신호로 인코딩하는 인코더; 및
    상기 적어도 하나의 차동 신호를 복수의 전송선들을 통해 순차적으로 송신하는 송신기를 포함하고,
    상기 인코더는,
    상기 적어도 하나의 차동 신호 각각마다 인코딩되는 인코딩 단위시간을 정수배로 늘린 전송시간구간에서, 상기 입력 데이터 중 상기 전송시간구간에 대응하는 복수의 비트들을 인코딩 코드배열로 변환하는, 차동 신호 처리장치.
  2. 제1항에 있어서,
    상기 인코더는, 향상된 브레이드 클럭 시그널링 기법에 따라, 상기 하나의 인코딩 코드배열을 상기 적어도 하나의 차동 신호로 변환하고,
    상기 향상된 브레이 클럭 시그널링 기법은, 하나의 차동 신호에 대응되는 하나의 브레이드 코드, 하나의 맵핑 코드 및 하나의 인덱스 코드를 포함하는, 차동 신호 처리장치.
  3. 제1항에 있어서,
    상기 인코더는, 상기 입력 데이터 중 상기 전송시간구간에 대응하는 상기 복수의 비트들의 개수에 기초하여, 상기 정수배를 조절하는, 차동 신호 처리장치.
  4. 제2항에 있어서,
    상기 인코더는, 상기 복수의 전송선들의 개수에 따라 인코딩되는 인코딩 단위시간 별 비트수와, 상기 비트수에 대한 차동신호의 경우의 수에 기초하여, 상기 정수배에 따른 상기 전송시간구간에 대응하는 상기 복수의 비트들의 개수를 결정하는, 차동 신호 처리장치.
  5. 제4항에 있어서,
    상기 인코더는, 상기 복수의 전송선들의 개수에 기초하여, 차동신호의 경우의 수를 결정하고,
    상기 차동신호 경우의 수는,
    상기 브레이드 클락 시그널링 기법에 따라 기설정된 제1 차동신호 경우의 수와 한쌍의 전송선 개수에 따른 제2 차동신호 경우의 수의 합인, 차동 신호 처리장치.
  6. 제4항에 있어서,
    상기 인코더는, 상기 입력 데이터를 상기 인코딩 코드배열로 변환 처리하는 제1 처리부; 및
    상기 인코딩 코드배열에 대한 상태천이 발생여부에 따라, 상기 인코딩 코드배열을 보정 처리하는 제2 처리부를 포함하는, 차동 신호 처리장치.
  7. 제6항에 있어서,
    상기 제1 처리부는, 상기 입력 데이터 중 상기 전송시간구간에 대응되는 상기 복수의 비트들을 제1 및 제2 분할 데이터로 분할하고,
    상기 제1 분할 데이터에 기초하여, 기설정된 코드맵으로부터 맵핑 코드를 추출하며, 상기 제2 분할 데이터를 인덱스 코드로 설정하는, 차동 신호 처리장치.
  8. 제7항에 있어서,
    상기 향상된 브레이드 클럭 시그널링 기법에 따라, 상기 맵핑 코드와 상기 인덱스 코드에 기초하여 상기 인코딩 코드배열을 생성하는, 차동 신호 처리장치.
  9. 제8항에 있어서,
    상기 제2 처리부는, 상기 인코딩 코드배열에 대한 상태천이 발생여부에 따라, 기설정된 상태천이 테이블을 참조하여, 상기 맵핑 코드와 상기 인덱스 코드를 변환하고,
    상기 제2 맵핑 코드 및 상기 제2 인덱스 코드에 기초하여, 상기 브레이드 코드 배열을 상태천이코드 변환하며, 상기 상태천이코드를 상기 인코딩 배열로 결정하는, 차동 신호 처리장치.
  10. 제1항에 있어서,
    상기 송신기로부터 상기 복수의 전송선들을 통해 상기 적어도 하나의 차동 신호를 순차적으로 수신하는 수신기; 및
    상기 인코더의 역동작을 수행하여, 상기 적어도 하나의 차동 신호를 상기 입력 데이터로 디코딩하는 디코더를 더 포함하는, 차동 신호 처리장치.
  11. 차동 신호 처리장치의 동작 방법으로서,
    인코더가 입력 데이터 중 전송시간구간에 대응되는 복수의 비트들을 인코딩 코드배열로 변환하는 단계;
    상기 인코더가 상기 인코딩 코드배열에 대응되는 적어도 하나의 차동 신호를 송신기로 전송하는 단계; 및
    상기 송신기가 상기 적어도 하나의 차동 신호를 복수의 전송선들을 통해 순차적으로 송신하는 단계를 포함하고,
    상기 전송시간구간은, 적어도 하나의 차동 신호 각각을 인코딩하는 인코딩 단위시간을 정수배로 늘린 시간인, 차동 신호 처리장치의 동작 방법.
  12. 제11항에 있어서,
    상기 변환하는 단계는, 상기 인코더가 상기 입력 데이터 중 상기 전송시간구간에 대응하는 상기 복수의 비트들을 제1 및 제2 분할 데이터로 분할하는 단계;
    기설정된 코드맵으로부터 상기 제1 분할 데이터에 대응되는 맵핑 코드를 추출하는 단계;
    상기 제2 분할 데이터를 인덱스 코드로 설정하는 단계; 및
    상기 맵핑 코드와 상기 인덱스 코드에 기초하여, 상기 인코딩 코드배열을 생성하는 단계를 포함하는, 차동 신호 처리장치의 동작 방법.
  13. 제12항에 있어서,
    상기 변환하는 단계는, 상기 인코딩 코드배열에 대한 상태천이 발생여부를 감지하는 단계;
    상기 상태천이 발생여부에 따라, 상기 맵핑 코드와 상기 인덱스 코드를 변환하는 단계;
    상기 변환된 맵핑 코드와 상기 변환된 인덱스 코드에 기초하여, 상태천이 테이블로부터 상태천이코드를 추출하는 단계; 및
    상기 인코딩 코드배열을 상기 상태천이코드로 보정하는 단계를 더 포함하는, 차동 신호 처리장치의 동작 방법.




























KR1020190032003A 2019-03-20 2019-03-20 향상된 브레이드 클락 시그널링을 이용한 차동 신호 처리장치 KR102223031B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020190032003A KR102223031B1 (ko) 2019-03-20 2019-03-20 향상된 브레이드 클락 시그널링을 이용한 차동 신호 처리장치
CN202010165690.1A CN111726312B (zh) 2019-03-20 2020-03-11 差分信号处理设备、其操作方法和电子信令的方法
US16/817,760 US11095484B2 (en) 2019-03-20 2020-03-13 Differential signal processing device using advanced braid clock signaling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190032003A KR102223031B1 (ko) 2019-03-20 2019-03-20 향상된 브레이드 클락 시그널링을 이용한 차동 신호 처리장치

Publications (2)

Publication Number Publication Date
KR20200112084A true KR20200112084A (ko) 2020-10-05
KR102223031B1 KR102223031B1 (ko) 2021-03-04

Family

ID=72514645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190032003A KR102223031B1 (ko) 2019-03-20 2019-03-20 향상된 브레이드 클락 시그널링을 이용한 차동 신호 처리장치

Country Status (3)

Country Link
US (1) US11095484B2 (ko)
KR (1) KR102223031B1 (ko)
CN (1) CN111726312B (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113206681B (zh) * 2021-04-26 2022-07-08 Oppo广东移动通信有限公司 网络设备
CN113810071B (zh) * 2021-09-13 2022-07-22 上海星秒光电科技有限公司 一种自适应线序调整方法、装置、设备、系统及存储介质
CN113810319B (zh) * 2021-11-17 2022-02-08 伟恩测试技术(武汉)有限公司 时钟数据发送电路、接收电路、恢复电路和方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445744B1 (en) * 1999-01-04 2002-09-03 International Business Machines Corporation Highspeed extendable bus architecture
KR100699469B1 (ko) * 2001-12-24 2007-03-27 실리콘 이미지, 인크.(델라웨어주 법인) 데이터 전송을 위한 클록을 재생성하기 위한 시스템
KR20150133254A (ko) * 2013-03-27 2015-11-27 후아웨이 테크놀러지 컴퍼니 리미티드 채널 인코딩 및 디코딩 방법 및 장치
KR20190003666A (ko) * 2016-05-13 2019-01-09 텔레폰악티에볼라겟엘엠에릭슨(펍) 적응형 전송 시간 간격 길이

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7088398B1 (en) 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
US7342969B2 (en) 2003-07-28 2008-03-11 Intel Corporation Signaling with multiple clocks
KR100643150B1 (ko) * 2005-01-05 2006-11-10 오소트론 주식회사 첩 신호의 반복 시간 간격 차이를 이용한 차분적 직교변조 방법 및 장치
KR100683908B1 (ko) * 2005-01-05 2007-02-15 오소트론 주식회사 직교 코드를 이용한 차분적 직교 변조 방법 및 장치
US20080247442A1 (en) * 2005-07-18 2008-10-09 Orlik Philip V Method, Apparatus, and System for Modulating and Demodulating Signals Compatible with Multiple Receiver Types and Designed for Improved Receiver Performance
US7876242B2 (en) 2009-04-29 2011-01-25 Texas Instruments Incorporated Method and apparatus for unit interval calculation of displayport auxilliary channel without CDR
US9077386B1 (en) * 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
FR2964233B1 (fr) 2010-08-24 2012-10-05 Thales Sa Systeme d'emission et de reception de signaux numeriques video pour liaisons de type "lvd"
KR20120052739A (ko) 2010-11-16 2012-05-24 삼성전자주식회사 디스플레이 구동 장치 및 그것의 영상 데이터 압축 및 복원 방법
JP2013009187A (ja) 2011-06-24 2013-01-10 Hitachi Ltd 電子装置
KR101856661B1 (ko) 2011-12-29 2018-06-26 에스케이하이닉스 주식회사 데이터 이퀄라이징 회로 및 데이터 이퀄라이징 방법
US9337997B2 (en) * 2013-03-07 2016-05-10 Qualcomm Incorporated Transcoding method for multi-wire signaling that embeds clock information in transition of signal state
CN105379170B (zh) * 2013-04-16 2019-06-21 康杜实验室公司 高带宽通信接口方法和系统
DE102013110988B4 (de) * 2013-10-02 2019-08-29 Memminger-Iro Gmbh Verfahren und Vorrichtung zur Überwachung der Produktion einer Strickmaschine sowie Strickmaschine
KR101949964B1 (ko) 2014-08-01 2019-02-20 칸도우 랩스 에스에이 임베딩된 클록을 갖는 직교 차동 벡터 시그널링 코드
WO2019241081A1 (en) * 2018-06-12 2019-12-19 Kandou Labs, S.A. Passive multi-input comparator for orthogonal codes on a multi-wire bus
US10756849B2 (en) * 2019-01-21 2020-08-25 Apple Inc. Self referenced single-ended chip to chip communication

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445744B1 (en) * 1999-01-04 2002-09-03 International Business Machines Corporation Highspeed extendable bus architecture
KR100699469B1 (ko) * 2001-12-24 2007-03-27 실리콘 이미지, 인크.(델라웨어주 법인) 데이터 전송을 위한 클록을 재생성하기 위한 시스템
KR20150133254A (ko) * 2013-03-27 2015-11-27 후아웨이 테크놀러지 컴퍼니 리미티드 채널 인코딩 및 디코딩 방법 및 장치
KR20190003666A (ko) * 2016-05-13 2019-01-09 텔레폰악티에볼라겟엘엠에릭슨(펍) 적응형 전송 시간 간격 길이

Also Published As

Publication number Publication date
US11095484B2 (en) 2021-08-17
CN111726312B (zh) 2024-03-08
US20200304345A1 (en) 2020-09-24
KR102223031B1 (ko) 2021-03-04
CN111726312A (zh) 2020-09-29

Similar Documents

Publication Publication Date Title
JP3341845B2 (ja) デジタルビデオ伝送のためのブロックコーディング
JP3542809B2 (ja) 遷移制御された平衡エンコード体系
KR102223031B1 (ko) 향상된 브레이드 클락 시그널링을 이용한 차동 신호 처리장치
US8781022B1 (en) Methods for multi-level data transmission
US7146051B2 (en) Apparatus for and method of transmitting optical signal of graphic signal
JP3722840B2 (ja) データ通信装置およびその方法
US20070168835A1 (en) Serial communications system and method
JP3378832B2 (ja) エンコーダ回路
US7889763B2 (en) Data transmission apparatus and data transmission method
US6606328B1 (en) Look ahead encoder/decoder architecture
US11777765B2 (en) Signal transmission system, transmitter encoding apparatus and receiver decoding apparatus
US8166219B2 (en) Method and apparatus for encoding/decoding bus signal
CN111565291A (zh) 一种无人机多基站图像传输方法
US20110142165A1 (en) Flexible self-adaptive differential system to improve transmission efficiency
KR101780632B1 (ko) 신호 처리 장치 및 신호 처리 방법
CN104427343A (zh) 一种fpd-link lvds视频传输中dca位信号编码电路及方法
US10504439B2 (en) OLED display panel and driving method using differential data for voltage compensation
US20230098067A1 (en) Data transmission and recovery with algorithmic transition codes
US6356596B1 (en) Encoding and decoding method using a multi-state signal
JP2024065771A (ja) 受信装置
Shang et al. A Direct Conversion Line Coding Based on the Similar Property of Image Pixels
JP2018148331A (ja) 画像転送システム、画像転送装置、及び画像転送方法
JP2004194359A (ja) 誤り訂正符号化方法、誤り訂正復号化方法、誤り訂正符号化装置、誤り訂正復号化装置、誤り訂正符号化・復号化システム、および誤り訂正符号化・復号化方法
KR20150018085A (ko) 에이치디엠아이/엠에이치엘 리시버에서 제어신호 전송오류 복구 방법

Legal Events

Date Code Title Description
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant