JP4197657B2 - 試験装置及び設定方法 - Google Patents

試験装置及び設定方法 Download PDF

Info

Publication number
JP4197657B2
JP4197657B2 JP2004109297A JP2004109297A JP4197657B2 JP 4197657 B2 JP4197657 B2 JP 4197657B2 JP 2004109297 A JP2004109297 A JP 2004109297A JP 2004109297 A JP2004109297 A JP 2004109297A JP 4197657 B2 JP4197657 B2 JP 4197657B2
Authority
JP
Japan
Prior art keywords
device under
under test
setting
signal
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004109297A
Other languages
English (en)
Other versions
JP2005292004A (ja
Inventor
利明 淡路
隆 関野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2004109297A priority Critical patent/JP4197657B2/ja
Priority to US11/094,325 priority patent/US7453932B2/en
Publication of JP2005292004A publication Critical patent/JP2005292004A/ja
Application granted granted Critical
Publication of JP4197657B2 publication Critical patent/JP4197657B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/3181Functional testing
    • G01R31/319Tester hardware, i.e. output processing circuits
    • G01R31/31917Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924Voltage or current aspects, e.g. driver, receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

本発明は、試験装置及び設定方法に関する。特に、本発明は、被試験デバイスの良否を判定する試験装置及び設定方法に関する。
従来、被試験デバイスが出力する信号をその被試験デバイスにループバックして入力することにより、被試験デバイスにおける信号の入出力を試験する自己試験(BIST:Built In Self Test)が行なわれている。自己試験により、被試験デバイスの製造時のみならず使用時においてもその被試験デバイスが正常か否か判定することができる。
現時点で先行公知文献の存在を確認していないので、先行公知文献に関する記載を省略する。
被試験デバイスは、信号を増幅して出力する出力バッファと、入力する信号を入力して増幅する入力バッファとを有する。しかしながら、自己試験によっては、信号をループバックする回路より端子側に設けられた出力バッファ及び入力バッファを含めた被試験デバイス全体を試験することができない。
被試験デバイスを試験する試験装置が、被試験デバイスから出力された信号をその被試験デバイスにループバックすれば、出力バッファ及び入力バッファを含めた被試験デバイス全体を試験することは可能である。しかしながら、この場合、被試験デバイス及び試験装置間で信号が遅延するため、比較的高い周波数の論理信号を用いた試験ができない場合があった。
そこで本発明は、上記の課題を解決することのできる試験装置及び設定方法を提供することを目的とする。この目的は特許請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1の形態においては、被試験デバイスを試験する試験装置は、被試験デバイスから出力される信号を受信して、第1基準電圧と比較して論理信号に変換するコンパレータと、被試験デバイスに対して出力する論理信号を第2基準電圧に基づいて増幅し、被試験デバイスへ出力するドライバと、被試験デバイスから受信した受信信号の遅延量を補償するべく、第1基準電圧を決定し、コンパレータに設定するコンパレータ設定部と、コンパレータに設定した基準電圧に基づいて、ドライバに設定する第2基準電圧を決定し、ドライバに設定するドライバ設定部とを備える。
また、ドライバは、コンパレータにより変換された論理信号を、第2基準電圧に基づいて増幅し、被試験デバイスへ出力してもよい。
また、ドライバ設定部は、コンパレータ設定部が第1基準電圧を変更前の電圧と比較してより低い電圧に低下させた場合に、第2基準電圧を変更前の電圧と比較してより高い電圧に上昇させてもよい。
本発明の第2の形態においては、周波数成分毎に増幅量を設定可能なイコライザを有し、被試験デバイスを試験する試験装置は、被試験デバイスから出力される信号を受信して増幅する受信側イコライザと、被試験デバイスに出力するべき信号を増幅して送信する送信側イコライザと、被試験デバイスから受信した受信信号の遅延量を補償するべく、受信信号の予め定められた周波数成分を受信側イコライザにより増幅させる増幅量を決定し、受信側イコライザに設定する受信側イコライザ設定部と、被試験デバイスに送信する送信信号の予め定められた周波数成分を送信側イコライザにより増幅させる増幅量を、受信側イコライザ設定部が設定した増幅量に基づいて決定し、送信側イコライザに設定する送信側イコライザ設定部とを備える。
また、送信側イコライザは、受信側イコライザにより増幅された信号を更に増幅し、被試験デバイスへ送信してもよい。
また、送信側イコライザ設定部は、受信側イコライザ設定部が予め定められた周波数成分を増幅させる増幅量を増加させた場合に、被試験デバイスに送信する送信信号の増幅量を増加させてもよい。
本発明の第3の形態においては、被試験デバイスを試験する試験装置の設定方法であって、試験装置は、被試験デバイスから出力される信号を受信して、第1基準電圧と比較して論理信号に変換するコンパレータと、被試験デバイスに対して出力する論理信号を第2基準電圧に基づいて増幅し、被試験デバイスへ出力するドライバとを有し、被試験デバイスから受信した受信信号の遅延量を補償するべく、第1基準電圧を決定し、コンパレータに設定するコンパレータ設定段階と、コンパレータに設定した基準電圧に基づいて、ドライバに設定する第2基準電圧を決定し、ドライバに設定するドライバ設定段階とを備えた設定方法を提供する。
本発明の第4の形態においては、周波数成分毎に増幅量を設定可能なイコライザを有し、被試験デバイスを試験する試験装置の設定方法であって、試験装置は、被試験デバイスから出力される信号を受信して増幅する受信側イコライザと、被試験デバイスに出力するべき信号を増幅して送信する送信側イコライザとを有し、被試験デバイスから受信した受信信号の遅延量を補償するべく、受信信号の予め定められた周波数成分を受信側イコライザにより増幅させる増幅量を決定し、受信側イコライザに設定する受信側イコライザ設定段階と、被試験デバイスに送信する送信信号の予め定められた周波数成分を送信側イコライザにより増幅させる増幅量を、受信側イコライザ設定段階において設定された増幅量に基づいて決定し、送信側イコライザに設定する送信側イコライザ設定段階とを備えた設定方法を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明によれば、より高い周波数の論理信号を用いた試験を行うことができる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、被試験デバイス10及び試験装置20のブロック図の一例である。被試験デバイス10は、試験装置20により試験される対象のデバイス(DUT:Device Under Test)であり、自己試験部100と、出力バッファ110と、入力バッファ120とを有する。自己試験部100は、当該被試験デバイス10の良否を判定する。出力バッファ110は、被試験デバイス10から外部に出力する信号を送信する。入力バッファ120は、被試験デバイス10が外部から入力する信号を受信する。
試験装置20は、コンパレータ200と、ドライバ210と、コンパレータ設定部220と、ドライバ設定部230とを有する。コンパレータ200は、被試験デバイス10からパフォーマンスボード15を介して出力される信号を受信して、第1基準電圧と比較して論理信号に変換する。ドライバ210は、コンパレータ200により変換された論理信号を第2基準電圧に基づいて増幅し、被試験デバイス10へ出力する。
コンパレータ設定部220は、被試験デバイス10から受信した受信信号の遅延量を補償するべく、第1基準電圧を決定し、コンパレータ200に設定する。例えば、コンパレータ設定部220は、被試験デバイス10から試験装置20に至る信号の伝送路において受信信号が遅延する遅延量を予め測定し、測定したその遅延量に基づいて第1基準電圧を決定してもよい。ドライバ設定部230は、コンパレータ設定部220がコンパレータ200に設定した第1基準電圧に基づいて、ドライバ210に設定する第2基準電圧を決定し、ドライバ210に設定する。
図2は、試験装置20を設定する設定方法の動作フローを示す。コンパレータ設定部220は、被試験デバイス10から試験装置20に至る信号の伝送路において受信信号が遅延する遅延量を測定する(S200)。コンパレータ設定部220は、測定したその遅延量を補償させる第1基準電圧を決定する(S210)。そして、コンパレータ設定部220は、決定した第1基準電圧をコンパレータ200に設定する(S220)。
ドライバ設定部230は、コンパレータ設定部220がコンパレータ200に設定した第1基準電圧に基づいて、ドライバ210に設定する第2基準電圧を決定する(S230)。そして、ドライバ設定部230は、決定した第2基準電圧をドライバ210に設定する(S240)。例えば、ドライバ設定部230は、コンパレータ設定部220が第1基準電圧を変更前の電圧と比較してより低い電圧に低下させた場合に、第2基準電圧を変更前の電圧と比較してより高い電圧に上昇させてもよい。これにより、特性や配線長が略同一の入力側伝送路の遅延に基づいて出力側伝送路の遅延を補償できる。
図3は、変形例における被試験デバイス10及び試験装置20のブロック図である。本例における被試験デバイス10は、図1における被試験デバイス10と略同一の構成を取るので説明を省略する。本例における試験装置20は、受信側イコライザ240と、送信側イコライザ250と、受信側イコライザ設定部260と、送信側イコライザ設定部270とを備える。受信側イコライザ240は、被試験デバイス10から出力される信号をパフォーマンスボード15を介して受信して増幅する。そして、送信側イコライザ250は、受信側イコライザ240により増幅された信号を更に増幅し、被試験デバイス10に送信する。
受信側イコライザ設定部260は、被試験デバイス10から受信した受信信号の遅延量を補償するべく、受信信号の予め定められた周波数成分を受信側イコライザ240により増幅させる増幅量を決定し、受信側イコライザ240に設定する。例えば、受信側イコライザ設定部260は、被試験デバイス10から受信する受信信号の遅延量を予め測定し、測定したその遅延量に基づいて増幅量を決定してもよい。送信側イコライザ設定部270は、パフォーマンスボード15に送信する送信信号の予め定められた周波数成分を送信側イコライザ250により増幅させる増幅量を、受信側イコライザ設定部260が設定した増幅量に基づいて決定し、送信側イコライザ250に設定する。
図4(a)は、被試験デバイス10から出力される信号の一例を示す。図4(b)は、受信側イコライザ240が受信する受信信号の一例を示す。これらの図に示すように、被試験デバイス10から出力される信号は、パフォーマンスボード15等における伝送路において所定の高周波数成分が減衰することにより遅延する。図4(c)は、受信側イコライザ240が増幅した受信信号の一例を示す。本図のように、受信側イコライザ240は、減衰した高周波数成分を増幅することにより受信信号の遅延を補償することができる。
図4(d)は、送信側イコライザ250が増幅した受信信号の一例を示す。このように、送信側イコライザ250は、送信信号の遅延を予め補償するべく、伝送路で減衰する所定の高周波数成分を増幅する。図4(e)は、被試験デバイス10が入力する信号の一例を示す。このように、被試験デバイス10は、出力した信号(a)と略同一波形の信号を入力する。これにより、被試験デバイス10から出力される信号を適切にループバックして被試験デバイス10に入力することができる。
図5は、変形例における試験装置20を設定する設定方法の動作フローを示す。受信側イコライザ設定部260は、被試験デバイス10から受信する受信信号の遅延量を測定する(S500)。受信側イコライザ設定部260は、測定したこの遅延量に基づいて、受信信号の予め定められた周波数成分を受信側イコライザ240により増幅させる増幅量を決定する(S510)。より具体的には、受信側イコライザ設定部260は、この遅延量を補償させる増幅量を決定する。そして、受信側イコライザ設定部260は、決定した増幅量を受信側イコライザ設定部260に設定する(S520)。
送信側イコライザ設定部270は、パフォーマンスボード15に送信する送信信号の予め定められた周波数成分を送信側イコライザ250により増幅させる増幅量を、受信側イコライザ設定部260が設定した増幅量に基づいて決定する(S530)。例えば、送信側イコライザ設定部270は、受信側イコライザ設定部260が予め定められた周波数成分を増幅させる増幅量を増加させた場合に、被試験デバイス10に送信する送信信号の増幅量を増加させる。そして、送信側イコライザ設定部270は、決定したこの増幅量を送信側イコライザ250に設定する(S540)。これにより、特性や配線長が略同一の入力側伝送路の遅延に基づいて出力側伝送路の遅延を補償できる。
以上、図1から5に示す実施例及び変形例によると、試験装置20は、被試験デバイス10から受信した受信信号が遅延する場合であっても、遅延量を補償して適切な論理信号を得ることができる。これにより、比較的高周波な論理信号についても適切な試験を行うことができる。また、試験装置20は、被試験デバイス10に送信する送信信号の遅延を予め補償することにより、被試験デバイス10から出力された信号を被試験デバイス10の外部において適切にループバックさせることができる。これにより、出力バッファ110及び入力バッファ120を含めた被試験デバイス10全体を適切に試験することができる。
図6は、被試験デバイス10を試験する他の例における被試験デバイス10及び試験装置20のブロック図を示す。本例における被試験デバイス10は、自己試験部100と、出力バッファ110と、入力バッファ120と、出力すべき信号を伝送する出力信号線と、入力した信号を伝送する入力信号線と、入力信号線に入力バッファ120又は出力信号線を接続するスイッチとを備える。自己試験部100は、被試験デバイス10の良否を判定するデバイスである。出力バッファ110は、被試験デバイス10から外部に出力する信号を送信する。入力バッファ120は、被試験デバイス10が外部から入力する信号を受信する。
本図の例によると、被試験デバイス10は、当該被試験デバイス10が正常動作するか否かを試験装置20によらず自己試験(BIST)することができる。しかしながら、自己試験によっては、信号をループバックする回路より端子側に設けられた出力バッファ及び入力バッファを含めた被試験デバイス全体を試験することができない。これに対して、図1から図5に示す例によれば、出力バッファ110及び入力バッファ120を含めた被試験デバイス10全体を適切に試験することができる。
図7は、被試験デバイス10を試験する更に他の例における被試験デバイス10及び試験装置20のブロック図を示す。本例における被試験デバイス10は、図1における被試験デバイス10と略同一の構成を取るので説明を省略する。本例におけるパフォーマンスボード15は、試験装置20から送信された送信信号、又は、被試験デバイス10から出力された信号を被試験デバイス10に入力するスイッチを有する。これにより、パフォーマンスボード15は、被試験デバイス10から出力された信号を被試験デバイス10にループバックさせることができる。
本例によっても、被試験デバイス10から出力される信号をループバックする伝送路を被試験デバイス10の外部に設けることができるので、出力バッファ110及び入力バッファ120を含めた被試験デバイス10全体を試験することができる。しかしながら、この例によると、被試験デバイス10から試験装置20への信号の伝送路にスイッチが設けられているので、伝送路の特性が悪くなる。更に、パフォーマンスボード15の構成が複雑になるので、出力端子及び入力端子のピン数を増加させにくい。これに対して、図1から図5に示す例によれば、被試験デバイス10及び試験装置20間の伝送路の特性を悪化させることなく、出力バッファ110及び入力バッファ120を含めた被試験デバイス10全体を適切に試験することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
図1は、被試験デバイス10及び試験装置20のブロック図の一例である。 図2は、試験装置20を設定する設定方法の動作フローを示す。 図3は、変形例における被試験デバイス10及び試験装置20のブロック図である。 (a)は、被試験デバイス10から出力される信号の一例を示す。(b)は、受信側イコライザ240が受信する受信信号の一例を示す。(c)は、受信側イコライザ240が増幅した受信信号の一例を示す。(d)は、送信側イコライザ250が増幅した受信信号の一例を示す。(e)は、被試験デバイス10が入力する信号の一例を示す。 図5は、変形例における試験装置20を設定する設定方法の動作フローを示す。 図6は、被試験デバイス10を試験する他の例における被試験デバイス10及び試験装置20のブロック図を示す。 図7は、被試験デバイス10を試験する更に他の例における被試験デバイス10及び試験装置20のブロック図を示す。
符号の説明
10 被試験デバイス
15 パフォーマンスボード
20 試験装置
100 自己試験部
110 出力バッファ
120 入力バッファ
200 コンパレータ
210 ドライバ
220 コンパレータ設定部
230 ドライバ設定部
240 受信側イコライザ
250 送信側イコライザ
260 受信側イコライザ設定部
270 送信側イコライザ設定部

Claims (12)

  1. 自己試験部、出力バッファ、および入力バッファを有する被試験デバイスを試験する試験装置であって、
    前記被試験デバイスから出力される信号を受信して、第1基準電圧と比較して論理信号に変換するコンパレータと、
    前記被試験デバイスに対して出力する論理信号を第2基準電圧に基づいて増幅し、前記被試験デバイスへ出力するドライバと、
    前記被試験デバイスから受信した受信信号が遅延する遅延量を予め測定し、当該遅延量を補償させる前記第1基準電圧を決定し、前記コンパレータに設定するコンパレータ設定部と、
    前記コンパレータに設定した前記第1基準電圧に基づいて、当該試験装置への入力側伝送路と特性および配線長が略同一である当該試験装置からの出力側伝送路において生じる前記遅延量を補償する前記第2基準電圧を決定し、前記ドライバに設定するドライバ設定部と
    を備える試験装置。
  2. 前記ドライバは、前記コンパレータにより変換された前記論理信号を、前記第2基準電圧に基づいて増幅し、前記被試験デバイスへ出力する
    請求項1記載の試験装置。
  3. 前記ドライバ設定部は、前記コンパレータ設定部が前記第1基準電圧を変更前の電圧と比較してより低い電圧に低下させた場合に、前記第2基準電圧を変更前の電圧と比較してより高い電圧に上昇させる
    請求項1または2に記載の試験装置。
  4. 自己試験部、出力バッファ、および入力バッファを有する被試験デバイスを試験する試験装置であって、
    前記被試験デバイスから出力される信号を受信して、第1基準電圧と比較して論理信号に変換するコンパレータと、
    前記被試験デバイスに対して出力する論理信号を第2基準電圧に基づいて増幅し、前記被試験デバイスへ出力するドライバと、
    前記被試験デバイスから受信した受信信号が遅延する遅延量を予め測定し、当該遅延量を補償させる前記第1基準電圧を決定し、前記コンパレータに設定するコンパレータ設定部と、
    前記コンパレータ設定部が前記第1基準電圧を変更前の電圧と比較してより低い電圧に低下させた場合に、前記第2基準電圧を変更前の電圧と比較してより高い電圧に上昇させるドライバ設定部と
    を備える試験装置。
  5. 自己試験部、出力バッファ、および入力バッファを有する被試験デバイスを試験する試験装置であって、
    前記被試験デバイスから出力される信号を受信して増幅する、周波数成分毎に増幅量を設定可能な受信側イコライザと、
    前記被試験デバイスに出力するべき信号を増幅して送信する、周波数成分毎に増幅量を設定可能な送信側イコライザと、
    前記被試験デバイスから受信した受信信号が遅延する遅延量をあらかじめ測定し、当該遅延量を補償するべく、前記受信信号の予め定められた周波数成分を前記受信側イコライザにより増幅させる増幅量を決定し、前記受信側イコライザに設定する受信側イコライザ設定部と、
    前記受信側イコライザ設定部が設定した増幅量を、前記被試験デバイスに送信する送信信号の前記予め定められた周波数成分を前記送信側イコライザにより増幅させる増幅量として、前記送信側イコライザに設定する送信側イコライザ設定部と
    を備える試験装置。
  6. 前記送信側イコライザは、前記受信側イコライザにより増幅された信号を更に増幅し、前記被試験デバイスへ送信する
    請求項記載の試験装置。
  7. 前記送信側イコライザ設定部は、前記受信側イコライザ設定部が前記予め定められた周波数成分を増幅させる増幅量を増加させた場合に、前記被試験デバイスに送信する送信信号の増幅量を増加させる
    請求項5または6に記載の試験装置。
  8. 自己試験部、出力バッファ、および入力バッファを有する被試験デバイスを試験する試験装置であって、
    前記被試験デバイスから出力される信号を受信して増幅する、周波数成分毎に増幅量を設定可能な受信側イコライザと、
    前記被試験デバイスに出力するべき信号を増幅して送信する、周波数成分毎に増幅量を設定可能な送信側イコライザと、
    前記被試験デバイスから受信した受信信号が遅延する遅延量をあらかじめ測定し、当該遅延量を補償するべく、前記受信信号の予め定められた周波数成分を前記受信側イコライザにより増幅させる増幅量を決定し、前記受信側イコライザに設定する受信側イコライザ設定部と、
    前記受信側イコライザ設定部が前記予め定められた周波数成分を増幅させる増幅量を増加させた場合に、前記送信側イコライザにおける、前記被試験デバイスに送信する送信信号の増幅量を増加させる送信側イコライザ設定部と
    を備える試験装置。
  9. 自己試験部、出力バッファ、および入力バッファを有する被試験デバイスを試験する試験装置の設定方法であって、
    前記試験装置は、
    前記被試験デバイスから出力される信号を受信して、第1基準電圧と比較して論理信号に変換するコンパレータと、
    前記被試験デバイスに対して出力する論理信号を第2基準電圧に基づいて増幅し、前記被試験デバイスへ出力するドライバと
    を有し、
    前記被試験デバイスから受信した受信信号が遅延する遅延量を予め測定し、当該遅延量を補償させる前記第1基準電圧を決定し、前記コンパレータに設定するコンパレータ設定段階と、
    前記コンパレータに設定した前記第1基準電圧に基づいて、当該試験装置への入力側伝送路と特性および配線長が略同一である当該試験装置からの出力側伝送路において生じる前記遅延量を補償する前記第2基準電圧を決定し、前記ドライバに設定するドライバ設定段階と
    を備えた設定方法。
  10. 自己試験部、出力バッファ、および入力バッファを有する被試験デバイスを試験する試験装置の設定方法であって、
    前記試験装置は、
    前記被試験デバイスから出力される信号を受信して、第1基準電圧と比較して論理信号に変換するコンパレータと、
    前記被試験デバイスに対して出力する論理信号を第2基準電圧に基づいて増幅し、前記被試験デバイスへ出力するドライバと
    を有し、
    前記被試験デバイスから受信した受信信号が遅延する遅延量を予め測定し、当該遅延量を補償させる前記第1基準電圧を決定し、前記コンパレータに設定するコンパレータ設定段階と、
    前記コンパレータ設定段階において前記第1基準電圧を変更前の電圧と比較してより低い電圧に低下させた場合に、前記第2基準電圧を変更前の電圧と比較してより高い電圧に上昇させるドライバ設定段階と
    を備えた設定方法。
  11. 自己試験部、出力バッファ、および入力バッファを有する被試験デバイスを試験する試験装置の設定方法であって、
    前記試験装置は、
    前記被試験デバイスから出力される信号を受信して増幅する、周波数成分毎に増幅量を設定可能な受信側イコライザと、
    前記被試験デバイスに出力するべき信号を増幅して送信する、周波数成分毎に増幅量を設定可能な送信側イコライザと、
    を有し、
    前記被試験デバイスから受信した受信信号が遅延する遅延量をあらかじめ測定し、当該遅延量を補償するべく、前記受信信号の予め定められた周波数成分を前記受信側イコライザにより増幅させる増幅量を決定し、前記受信側イコライザに設定する受信側イコライザ設定段階と、
    前記受信側イコライザ設定段階において設定した増幅量を、前記被試験デバイスに送信する送信信号の前記予め定められた周波数成分を前記送信側イコライザにより増幅させる増幅量として、前記送信側イコライザに設定する送信側イコライザ設定段階と
    を備えた設定方法。
  12. 自己試験部、出力バッファ、および入力バッファを有する被試験デバイスを試験する試験装置の設定方法であって、
    前記試験装置は、
    前記被試験デバイスから出力される信号を受信して増幅する、周波数成分毎に増幅量を設定可能な受信側イコライザと、
    前記被試験デバイスに出力するべき信号を増幅して送信する、周波数成分毎に増幅量を設定可能な送信側イコライザと、
    を有し、
    前記被試験デバイスから受信した受信信号が遅延する遅延量をあらかじめ測定し、当該遅延量を補償するべく、前記受信信号の予め定められた周波数成分を前記受信側イコライザにより増幅させる増幅量を決定し、前記受信側イコライザに設定する受信側イコライザ設定段階と、
    前記受信側イコライザ設定段階において前記予め定められた周波数成分を増幅させる増幅量を増加させた場合に、前記送信側イコライザにおける、前記被試験デバイスに送信する送信信号の増幅量を増加させる送信側イコライザ設定段階と
    を備えた設定方法。
JP2004109297A 2004-04-01 2004-04-01 試験装置及び設定方法 Expired - Fee Related JP4197657B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004109297A JP4197657B2 (ja) 2004-04-01 2004-04-01 試験装置及び設定方法
US11/094,325 US7453932B2 (en) 2004-04-01 2005-03-30 Test device and setting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004109297A JP4197657B2 (ja) 2004-04-01 2004-04-01 試験装置及び設定方法

Publications (2)

Publication Number Publication Date
JP2005292004A JP2005292004A (ja) 2005-10-20
JP4197657B2 true JP4197657B2 (ja) 2008-12-17

Family

ID=35187075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004109297A Expired - Fee Related JP4197657B2 (ja) 2004-04-01 2004-04-01 試験装置及び設定方法

Country Status (2)

Country Link
US (1) US7453932B2 (ja)
JP (1) JP4197657B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5182859B2 (ja) * 2007-01-29 2013-04-17 株式会社ステップテクニカ 評価装置及び評価システム
US7801211B2 (en) 2007-06-15 2010-09-21 Advantest Corporation Communication system, receiver unit, and adaptive equalizer
WO2009147721A1 (ja) 2008-06-02 2009-12-10 株式会社アドバンテスト 試験用ウエハユニット、および、試験システム
KR20120137963A (ko) * 2011-06-14 2012-12-24 삼성전자주식회사 신호전송장치 및 이를 이용한 반도체 테스트 장치
US11164551B2 (en) 2019-02-28 2021-11-02 Clifford W. Chase Amplifier matching in a digital amplifier modeling system

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2866750B2 (ja) * 1991-01-28 1999-03-08 三菱電機株式会社 半導体試験装置および半導体装置の試験方法
EP0872961B1 (en) * 1998-01-15 2000-03-29 Hewlett-Packard Company Attenuation equalizer for transmission lines
US6133725A (en) * 1998-03-26 2000-10-17 Teradyne, Inc. Compensating for the effects of round-trip delay in automatic test equipment
US6360180B1 (en) * 1999-05-10 2002-03-19 Teradyne, Inc. Driver with transmission path loss compensation
US20040187049A1 (en) * 2003-02-27 2004-09-23 Nptest, Inc. Very small pin count IC tester

Also Published As

Publication number Publication date
JP2005292004A (ja) 2005-10-20
US7453932B2 (en) 2008-11-18
US20050243906A1 (en) 2005-11-03

Similar Documents

Publication Publication Date Title
US8384406B2 (en) Semiconductor test apparatus and test method
US8610449B2 (en) Wafer unit for testing and test system
US7667554B2 (en) Pre-emphasis adjustment method
JP2006250586A (ja) 半導体集積回路、およびその試験方法
US7800912B2 (en) Signal transfer system, signal output circuit board, signal receiving circuit board, signal output method, and signal receiving method
US6631486B1 (en) Semiconductor integrated circuit and method for testing the same
US7453932B2 (en) Test device and setting method
US20080218178A1 (en) Testing apparatus, fixture board and pin electronics card
US7961629B2 (en) Test apparatus, test method, waveform generator and waveform generating method
JP2009042230A (ja) 試験装置
JP2010038581A (ja) 半導体試験装置
WO2007049674A1 (ja) ドライバ回路、試験装置及び調整方法
CN108614206B (zh) 一种芯片测试装置、测试方法及测试板
US20130314103A1 (en) Receiving apparatus for test signal, electronic apparatus therefor and signal receiving method thereof
US20160087764A1 (en) Transmitter and receiver circuit, integrated circuit, and testing method
US7952376B1 (en) Method and apparatus for equalizer testing
JP5121075B2 (ja) 誤差要因測定装置、方法、プログラム、記録媒体および該装置を備えた出力補正装置、反射係数測定装置
JPWO2008152695A1 (ja) 電子装置、電子装置の試験方法
JP2013185864A (ja) ケーブル診断装置
US6381722B1 (en) Method and apparatus for testing high speed input paths
TWI674423B (zh) 系統芯片、以及其內建自我測試電路與自我測試方法
CN111025132B (zh) 系统芯片、以及其内建自我测试电路与自我测试方法
JP5255681B2 (ja) 測定装置
US10079701B1 (en) Three-valued signal generation device and three-valued signal generation method
KR20120137963A (ko) 신호전송장치 및 이를 이용한 반도체 테스트 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080924

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080929

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111010

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121010

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131010

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees