JP4435197B2 - 半導体集積回路 - Google Patents

Description

本発明は、半導体集積回路に関するもので、たとえば、精度が同程度であるＤＡＣ（デジタル−アナログ変換器）とＡＤＣ（アナログ−デジタル変換器）とを搭載する無線通信向けベースバンド（ＢＢ）−ＬＳＩに用いて好適な半導体集積回路に関する。

現在、電気，電子技術者協会（ｔｈｅ Ｉｎｓｔｉｔｕｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａｌ ＆ Ｅｌｅｃｔｒｏｎｉｃｓ Ｅｎｇｉｎｅｅｒｓ／以下、ＩＥＥＥと略記する）が定めた無線ＬＡＮ通信の規格「８０２．１１ａ」に準拠したＢＢ−ＬＳＩにおいては、ＤＡＣおよびＡＤＣの良品選別にＬＳＩテスタを使用している。つまり、ＬＳＩテスタを用いて、テスト信号の生成および応答信号の解析を行っている。そのため、コストがかかるという問題があった。

そこで、ＢＢ−ＬＳＩがテスト信号を生成し、また、応答信号を解析することが望まれる。たとえば、内部で生成したテスト信号をＤＡＣに与え、そのＤＡＣの出力をさらにＡＤＣを通過（ループバック）させ、これにより得られる応答信号を、マッチドフィルタ（Ｍａｔｃｈｅｄ Ｆｉｌｔｅｒ）を用いて解析する。しかしながら、応答信号の解析にマッチドフィルタを使用する、この方法の場合、ループバック信号の通過遅延量により解析の結果に差異が生じる。それを補償するために、選別環境構築時に調整の手間を要するという欠点がある。

また、応答信号の解析に、ＢＢ−ＬＳＩが内蔵するＦＦＴ（ファースト フーリエ トランスフォーム）を利用することも考えられる（たとえば、特許文献１参照）。しかしながら、ＦＦＴは、ＯＦＤＭ（オーソゴナル フリクエンシ ディビジョン マルチプレクス）送受信に特化しているために、応答信号の解析には精度が足りない。しかも、送受信兼用であるため、複雑な制御が必要で、ループバック動作への転用は容易でない。
特開２００４−０４８３８３号公報

本発明は、上記の問題点を解決すべくなされたもので、搭載されるＤＡＣおよびＡＤＣの良品選別を効率よく実施することが可能な半導体集積回路を提供することを目的としている。

本願発明の一態様によれば、テスト時に、テスト信号を発生する信号生成部と、前記信号生成部で発生された前記テスト信号をアナログ信号に変換するデジタル−アナログ変換器と、テスト時に、前記デジタル−アナログ変換器より出力される信号を取り込んで、デジタル信号に変換するアナログ−デジタル変換器と、前記アナログ−デジタル変換器より出力される信号の自己相関演算を行う演算部と、前記演算部での自己相関演算結果と所定の参照信号との直交性を評価する評価部とを具備したことを特徴とする半導体集積回路が提供される。

上記の構成により、搭載されるＤＡＣおよびＡＤＣの良品選別を効率よく実施することが可能な半導体集積回路を提供できる。

以下、本発明の実施の形態について図面を参照して説明する。ただし、図面は模式的なものであり、各図面の寸法および比率などは現実のものとは異なることに留意すべきである。また、図面の相互間においても、互いの寸法の関係および／または比率が異なる部分が含まれていることは勿論である。特に、以下に示すいくつかの実施の形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。この発明の技術思想は、その要旨を逸脱しない範囲において、種々の変更を加えることができる。

［第１の実施形態］
図１は、本発明の第１の実施形態にしたがった半導体集積回路の構成例（要部）を示すものである。なお、ここでは、ＩＥＥＥが定めた無線ＬＡＮ通信の規格「８０２．１１ａ」に準拠したＢＢ−ＬＳＩを例に、その送受信部に搭載されたＤＡＣおよびＡＤＣの良品選別動作について説明する。

図１において、変調部１１は、ＢＢ−ＬＳＩより送信する送信データを変調し、選択部１２に出力するものである。テスト信号生成部１３は、たとえばＢＢ−ＬＳＩの制御部（図示していない）から供給されるテスト開始要求にしたがい、あらかじめ定められたテスト信号を生成して選択部１２に出力するものである。ここで、テスト信号生成部１３で生成されるテスト信号は、テスト時、つまりＤＡＣおよびＡＤＣの良品選別に用いる、一定の周期Ｔを有するデジタル信号である。

選択部１２は、たとえばＢＢ−ＬＳＩの制御部から供給される選択信号にしたがい、変調部１１の出力またはテスト信号生成部１３の出力の一方を選択し、Ｄ／Ａコンバータ（ＤＡＣ）１４に出力するものである。Ｄ／Ａコンバータ１４は、変調部１１の出力またはテスト信号生成部１３の出力をアナログ信号に変換するものである。通常動作時には、選択部１２によって変調部１１の出力である変調後の送信データが選択されて、Ｄ／Ａコンバータ１４に送られる。そして、このＤ／Ａコンバータ１４によって、アナログ信号に変換された変調部１１の出力（変調アナログ送信データ）が、当該ＢＢ−ＬＳＩの外部に出力される。

一方、テスト時には、選択部１２によってテスト信号生成部１３の出力であるテスト信号が選択されて、Ｄ／Ａコンバータ１４に送られる。テスト信号は、Ｄ／Ａコンバータ１４によってアナログ信号に変換された後、一旦、当該ＢＢ−ＬＳＩの外部に出力される。この出力信号（アナログテスト信号）は、当該ＢＢ−ＬＳＩの外部の結線２１を介して、Ａ／Ｄコンバータ（ＡＤＣ）１５に入力される。結線２１は、テスト時のみ、Ｄ／Ａコンバータ１４とＡ／Ｄコンバータ１５との間を接続する。

Ａ／Ｄコンバータ１５は、ＢＢ−ＬＳＩが受信した受信信号（アナログ信号）をデジタル信号に変換、もしくは、Ｄ／Ａコンバータ１４からのアナログテスト信号をループバック信号となるデジタル信号に変換するもので、Ｄ／Ａコンバータ１４とほぼ同程度の精度（能力）を有している。Ａ／Ｄコンバータ１５は、通常動作時にはデジタル化された受信信号を復調部１６に、テスト時にはデジタル化されたテスト信号を自己相関演算部１７に、それぞれ出力する。復調部１６は、Ａ／Ｄコンバータ１５の出力であるデジタルの受信信号を復調し、それを受信データとして、当該ＢＢ−ＬＳＩの内部に取り込むものである。

自己相関演算部１７は、Ａ／Ｄコンバータ１５からの出力信号に自己相関演算を実施するものであって、デジタルテスト信号ｆ（ｔ）に対する、自己相関関数Ｆ（τ）＝∫ｆ（ｔ）・ｆ（ｔ＋τ）ｄｔを算出する。本実施形態の場合、積分区間およびτの範囲を、テスト信号生成部１３で生成されるテスト信号の周期Ｔと等しくする。すなわち、自己相関演算部１７は、たとえばＤ／Ａコンバータ１４およびＡ／Ｄコンバータ１５でのテスト信号の通過遅延量（応答信号の位相）を補償するために、位相にかかわらず、テスト信号の波形とほぼ同じ振幅の応答信号を得るものであって、後述する一致性評価部１８でのテスト信号の通過遅延量に依存しない応答信号の解析を可能にする。この自己相関演算部１７の演算結果Ｆ（τ）は、一致性評価部１８に送られる。

一致性評価部１８は、自己相関演算部１７での演算結果Ｆ（τ）と参照信号生成部１９からの参照信号との一致性から応答信号の解析、たとえばＤ／Ａコンバータ１４およびＡ／Ｄコンバータ１５の歪みの有無を評価するものである。参照信号生成部１９は、テスト信号生成部１３からのテスト信号をもとに参照信号を生成するものであって、本実施形態ではテスト信号の波形とほぼ同じ振幅を有する参照信号を生成するようになっている。

ここで、参照信号を、Ｄ／Ａコンバータ１４およびＡ／Ｄコンバータ１５が理想的に動作した場合の自己相関演算結果の期待値Ｅ（ｔ）とし、一致性評価部１８における評価関数をＧ（ｔ）＝｛Ｆ（τ）−Ｅ（ｔ）｝² と定義する。これにより、一致性評価部１８は、テスト結果である評価結果としてＶ＝∫Ｇ（ｔ）ｄｔ（ただし、積分区間はテスト信号の周期Ｔと同じ）を算出し、出力する。この場合、評価結果Ｖの値が“０”ならば、応答信号と参照信号とが一致していること、つまり、Ｄ／Ａコンバータ１４およびＡ／Ｄコンバータ１５は歪みのない良品であることを示す。すなわち、得られる評価結果Ｖは、Ｄ／Ａコンバータ１４およびＡ／Ｄコンバータ１５の歪みに起因する自乗誤差を表わしており、テスト信号生成部１３の出力から自己相関演算部１７の入力に至るまでの通過遅延量に依存しないものとなる。

なお、自己相関演算結果Ｆ（τ）の符号（値が正ならば＋１、負であれば−１）を表わすＦｓ（ｔ）、および、期待値Ｅ（ｔ）の符号を表わすＥｓ（ｔ）に対して、一致性評価部１８の評価関数をＧｓ（ｔ）＝Ｆｓ（ｔ）・Ｅｓ（ｔ）と定義する。これにより、一致性評価部１８が、評価結果としてＶｓ＝∫Ｇｓ（ｔ）ｄｔ（ただし、積分区間はテスト信号の周期Ｔと同じ）を算出して、出力するようにしてもよい。この例の場合、評価結果Ｖｓの値が大きいほど、応答信号と参照信号とが一致していることを示す。

次に、上記した構成における、ＢＢ−ＬＳＩに搭載されたＤＡＣおよびＡＤＣの良品選別にかかる動作について説明する。まず、テスト時には、ＢＢ−ＬＳＩの外部において、Ｄ／Ａコンバータ１４の出力端とＡ／Ｄコンバータ１５の入力端とが結線２１により接続される。この後、たとえばＢＢ−ＬＳＩの制御部から供給されるテスト開始要求にしたがい、テスト信号生成部１３において、図２（ａ）に示すようなテスト信号が生成される。このテスト信号は、選択部１２を介して、Ｄ／Ａコンバータ１４に送られる。そして、そこでＤ／Ａ変換されて、図２（ｂ）に示すようなアナログテスト信号となる。

Ｄ／Ａコンバータ１４からのアナログテスト信号は、結線２１を介して、Ａ／Ｄコンバータ１５に送られる。そして、そこでＡ／Ｄ変換されて、図２（ｃ）に示すようなデジタルテスト信号ｆ（ｔ）となる。このデジタルテスト信号ｆ（ｔ）は、自己相関演算部１７に送られ、そこでの自己相関関数Ｆ（τ）の算出に供される。これにより、図２（ｄ）に示すような演算結果Ｆ（τ）が得られる。

この演算結果Ｆ（τ）は、一致性評価部１８において、参照信号生成部１９からの参照信号との一致性が評価される。本実施形態の場合、自己相関演算結果の期待値Ｅ（ｔ）である、たとえば図２（ａ）に示したテスト信号の波形とほぼ同じ振幅を有する参照信号との一致性が評価される。これにより、応答信号の位相に依存しない評価結果を得ることが可能となる。評価結果であるテスト結果は、ＢＢ−ＬＳＩの内部に取り込まれ、Ｄ／Ａコンバータ１４およびＡ／Ｄコンバータ１５の良品選別に利用される。

上記したように、Ｄ／ＡコンバータおよびＡ／Ｄコンバータを搭載するＢＢ−ＬＳＩにおいて、自ら、テスト信号を生成するとともに、Ｄ／ＡコンバータおよびＡ／Ｄコンバータを順に通過したループバック信号の自己相関関数を求めることによって、応答信号の解析を行うようにしている。すなわち、応答信号に対する自己相関演算の結果Ｆ（τ）とその期待値Ｅ（ｔ）とを比較し、その一致性から、ＢＢ−ＬＳＩに搭載されているＤ／ＡコンバータおよびＡ／Ｄコンバータの良品選別を行うようにしている。これにより、応答信号の解析において、応答信号の位相（テスト信号の通過遅延量）に依存しない評価結果を得ることが可能となる。それ故、コストのかかるＬＳＩテスタなどを用いたりすることなしに、簡易にＤ／ＡコンバータおよびＡ／Ｄコンバータの性能（歪みの有無）を評価できるようになる。したがって、ＢＢ−ＬＳＩに搭載されるＤＡＣおよびＡＤＣの良品選別を効率よく実施することが可能となるものである。

特に、高精度のＦＦＴを用いて同等の評価結果が得られるように構成することも可能であるが、高精度のＦＦＴを用いるようにした場合に比して、回路規模を小さくできるというメリットがある。

なお、上記した実施形態の場合のように、自己相関関数と一致するテスト信号を参照信号としても共用できるようにした場合には、参照信号生成部を削減あるいは簡易化（参照信号生成部の回路規模を削減）することも可能である。

［第２の実施形態］
図３は、本発明の第２の実施形態にしたがった半導体集積回路の構成例（要部）を示すものである。ここでは、ＩＥＥＥが定めた無線ＬＡＮ通信の規格「８０２．１１ａ」に準拠したＢＢ−ＬＳＩを例に説明する。また、本実施形態においては、応答信号（ループバック信号）に対する自己相関演算結果とその期待値との直交性から、ＢＢ−ＬＳＩの送受信部に搭載されたＤＡＣおよびＡＤＣの良品選別を行うようにした場合について説明する。なお、図１と同一部分には同一符号を付して、詳しい説明は割愛する。

図３において、変調部１１は、ＢＢ−ＬＳＩより送信する送信データを変調し、選択部１２に出力するものである。テスト信号生成部１３’は、たとえばＢＢ−ＬＳＩの制御部（図示していない）から供給されるテスト開始要求にしたがい、あらかじめ定めたテスト信号を生成して選択部１２に出力するものである。ここで、テスト信号生成部１３’で生成されるテスト信号は、テスト時、つまりＤＡＣおよびＡＤＣの良品選別に用いる、一定の周期Ｔを有するデジタル信号である。また、本実施形態の場合、テスト信号生成部１３’においては、ループバック信号に対する自己相関演算の結果とその期待値との比較（積和値）が“０”となるようなテスト信号が生成される。なお、期待値とは、ＤＡＣおよびＡＤＣが理想的に動作した場合の自己相関演算の結果に直交する信号であり、テスト信号をもとに生成される。

選択部１２は、たとえばＢＢ−ＬＳＩの制御部から供給される選択信号にしたがい、変調部１１の出力またはテスト信号生成部１３’の出力の一方を選択し、Ｄ／Ａコンバータ（ＤＡＣ）１４に出力するものである。Ｄ／Ａコンバータ１４は、変調部１１の出力またはテスト信号生成部１３’の出力をアナログ信号に変換するものである。通常動作時には、選択部１２によって変調部１１の出力である変調後の送信データが選択されて、Ｄ／Ａコンバータ１４に送られる。そして、このＤ／Ａコンバータ１４によって、アナログ信号に変換された変調部１１の出力（変調アナログ送信データ）が、当該ＢＢ−ＬＳＩの外部に出力される。

一方、テスト時には、選択部１２によってテスト信号生成部１３’の出力であるテスト信号が選択されて、Ｄ／Ａコンバータ１４に送られる。テスト信号は、Ｄ／Ａコンバータ１４によってアナログ信号に変換された後、一旦、当該ＢＢ−ＬＳＩの外部に出力される。この出力信号（アナログテスト信号）は、当該ＢＢ−ＬＳＩの外部の結線２１を介して、Ａ／Ｄコンバータ（ＡＤＣ）１５に入力される。結線２１は、テスト時のみ、Ｄ／Ａコンバータ１４とＡ／Ｄコンバータ１５との間を接続する。

Ａ／Ｄコンバータ１５は、ＢＢ−ＬＳＩが受信した受信信号（アナログ信号）をデジタル信号に変換、もしくは、Ｄ／Ａコンバータ１４からのアナログテスト信号をループバック信号となるデジタル信号に変換するもので、Ｄ／Ａコンバータ１４とほぼ同程度の精度（能力）を有している。Ａ／Ｄコンバータ１５は、通常動作時にはデジタル化された受信信号を復調部１６に、テスト時にはデジタル化されたテスト信号を自己相関演算部１７’に、それぞれ出力する。復調部１６は、Ａ／Ｄコンバータ１５の出力であるデジタルの受信信号を復調し、それを受信データとして、当該ＢＢ−ＬＳＩの内部に取り込むものである。

自己相関演算部１７’は、Ａ／Ｄコンバータ１５からの出力信号に自己相関演算を実施するものであって、デジタルテスト信号ｆ（ｔ）に対する、自己相関関数Ｆ（τ）＝∫ｆ（ｔ）・ｆ（ｔ＋τ）ｄｔを算出する。本実施形態の場合、積分区間およびτの範囲を、テスト信号生成部１３’で生成されるテスト信号の周期Ｔと等しくする。すなわち、自己相関演算部１７’は、たとえばＤ／Ａコンバータ１４およびＡ／Ｄコンバータ１５でのテスト信号の通過遅延量（応答信号の位相）および振幅（利得と減衰）を補償するために、位相にかかわらず、テスト信号の波形と直交する振幅の応答信号を得るものであって、後述する直交性評価部３１でのテスト信号の通過遅延量、利得および減衰に依存しない応答信号の解析を可能にする。この自己相関演算部１７’の演算結果Ｆ（τ）は、直交性評価部３１に送られる。

直交性評価部３１は、自己相関演算部１７’での演算結果Ｆ（τ）と参照信号生成部３２からの参照信号との直交性から応答信号の解析、たとえばＤ／Ａコンバータ１４およびＡ／Ｄコンバータ１５の歪みの有無を評価するものである。参照信号生成部３２は、テスト信号生成部１３’からのテスト信号をもとに参照信号を生成するものであって、本実施形態ではテスト信号の波形とほぼ同じ振幅を有する参照信号を生成するようになっている。

ここで、参照信号を、Ｄ／Ａコンバータ１４およびＡ／Ｄコンバータ１５が理想的に動作した場合の自己相関演算結果と直交する信号（期待値）Ｏ（ｔ）とし、直交性評価部３１における評価関数をＩ（ｔ）＝Ｆ（τ）・Ｏ（ｔ）と定義する。これにより、直交性評価部３１は、テスト結果である評価結果としてＷ＝∫Ｉ（ｔ）ｄｔ（ただし、積分区間はテスト信号の周期Ｔと同じ）を算出し、出力する。この場合、Ｄ／Ａコンバータ１４およびＡ／Ｄコンバータ１５が歪みのない良品であれば、評価結果Ｗの値は、テスト信号生成部１３’の出力から自己相関演算部１７’の入力に至るまでの通過遅延量、利得および減衰に依存することなしに“０”となる。

次に、上記した構成における、ＢＢ−ＬＳＩに搭載されたＤＡＣおよびＡＤＣの良品選別にかかる動作について説明する。まず、テスト時には、ＢＢ−ＬＳＩの外部において、Ｄ／Ａコンバータ１４の出力端とＡ／Ｄコンバータ１５の入力端とが結線２１により接続される。この後、たとえばＢＢ−ＬＳＩの制御部から供給されるテスト開始要求にしたがい、テスト信号生成部１３’において、図４（ａ）に示すようなテスト信号が生成される。このテスト信号は、選択部１２を介して、Ｄ／Ａコンバータ１４に送られる。そして、そこでＤ／Ａ変換されて、図４（ｂ）に示すようなアナログテスト信号となる。

Ｄ／Ａコンバータ１４からのアナログテスト信号は、結線２１を介して、Ａ／Ｄコンバータ１５に送られる。そして、そこでＡ／Ｄ変換されて、図４（ｃ）に示すようなデジタルテスト信号ｆ（ｔ）となる。このデジタルテスト信号ｆ（ｔ）は、自己相関演算部１７’に送られ、そこでの自己相関関数Ｆ（τ）の算出に供される。これにより、図４（ｄ）に示すような演算結果Ｆ（τ）が得られる。

この演算結果Ｆ（τ）は、直交性評価部３１において、参照信号生成部３２からの参照信号との直交性が評価される。本実施形態の場合、自己相関演算結果の期待値Ｏ（ｔ）である、たとえば図４（ａ）に示したテスト信号の波形とほぼ同じ振幅を有する参照信号との直交性が評価される。これにより、応答信号の位相および振幅に依存しない評価結果を得ることが可能となる。評価結果であるテスト結果は、ＢＢ−ＬＳＩの内部に取り込まれ、Ｄ／Ａコンバータ１４およびＡ／Ｄコンバータ１５の良品選別に利用される。

上記したように、ループバック信号の自己相関関数Ｆ（τ）と期待値Ｏ（ｔ）との直交性を評価することによっても、応答信号の位相および振幅に依存しない評価結果を得ることが可能である。つまり、簡易にＤ／ＡコンバータおよびＡ／Ｄコンバータの歪みの有無を評価できるようになる結果、ＢＢ−ＬＳＩに搭載されるＤＡＣおよびＡＤＣの良品選別を効率よく実施することが可能となるものである。

なお、本実施形態の場合においても、同等の評価結果が得られるように高精度のＦＦＴを用いて構成するようにした場合に比して、回路規模を小さくできるというメリットがある。

また、本実施形態の場合のように、自己相関関数と直交するテスト信号を参照信号としても共用できるようにした場合には、参照信号生成部を削減あるいは簡易化（参照信号生成部の回路規模を削減）することも可能である。

［その他の実施形態］
図５（ａ）は、ＢＢ−ＬＳＩでプレアンブル（スタンダード）な波形の信号をテスト信号とした場合の例である。このテスト信号は、たとえば４０ＭＨｚごとの離散値３２サンプルで構成される、８００ｎｓを１周期とする信号で、テスト信号生成部より連続的に繰り返し送出されるものとする。また、その波形は、１．２５ＭＨｚ，２．５ＭＨｚ，３．７５ＭＨｚ，５ＭＨｚ，６．２５ＭＨｚ，７．５ＭＨｚの各周波数成分を適当な位相で等利得に合成したものである。

図５（ｂ）は、図５（ａ）に示した波形の信号をテスト信号とした場合の、自己相関演算部での自己相関関数の演算結果Ｆ（τ）を示す波形であって、テスト信号の波形と直交関係にある。

たとえば図３に示したＢＢ−ＬＳＩにおいて、テスト信号生成部１３’より図５（ａ）に示す波形のテスト信号を生成させるようにした場合、そのテスト信号は、自己相関演算結果Ｆ（τ）と直交する信号Ｏ（ｔ）と等しいものとなる。よって、直交性評価部３１は、テスト信号生成部１３’からのテスト信号をそのまま参照信号として利用することが可能となる。その結果、参照信号生成部３２が不要となり、回路規模をより小さくできるものである。

しかも、図５（ａ）に示す波形のテスト信号を用いるようにした場合には、複数の周波数成分に対するテストを一度に実行することが可能となり、特に有用である。

その他、本願発明は、上記（各）実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。さらに、上記（各）実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。たとえば、（各）実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題（の少なくとも１つ）が解決でき、発明の効果の欄で述べられている効果（の少なくとも１つ）が得られる場合には、その構成要件が削除された構成が発明として抽出され得る。

本発明の第１の実施形態にしたがった、半導体集積回路（ＢＢ−ＬＳＩ）の送受信部の構成例を示すブロック図。 図１に示したＢＢ−ＬＳＩに搭載された、ＤＡＣおよびＡＤＣの良品選別にかかる動作について説明するために示す信号波形図。 本発明の第２の実施形態にしたがった、半導体集積回路（ＢＢ−ＬＳＩ）の送受信部の構成例を示すブロック図。 図３に示したＢＢ−ＬＳＩに搭載された、ＤＡＣおよびＡＤＣの良品選別にかかる動作について説明するために示す信号波形図。 本発明の他の実施形態にしたがった、テスト信号（参照信号）および自己相関演算結果の具体例を示す信号波形図。

符号の説明

１３，１３’…テスト信号生成部、１４…Ｄ／Ａコンバータ、１５…Ａ／Ｄコンバータ、１７，１７’…自己相関演算部、１８…一致性評価部、１９…参照信号生成部、２１…結線、３１…直交性評価部、３２…参照信号生成部。

Claims (3)

1. テスト時に、テスト信号を発生する信号生成部と、
   前記信号生成部で発生された前記テスト信号をアナログ信号に変換するデジタル−アナログ変換器と、
   テスト時に、前記デジタル−アナログ変換器より出力される信号を取り込んで、デジタル信号に変換するアナログ−デジタル変換器と、
   前記アナログ−デジタル変換器より出力される信号の自己相関演算を行う演算部と、
   前記演算部での自己相関演算結果と所定の参照信号との直交性を評価する評価部と
   を具備したことを特徴とする半導体集積回路。
2. 前記テスト信号は該テスト信号の自己相関関数が該テスト信号と直交するように設計された信号であり、
   前記所定の参照信号は、前記デジタル−アナログ変換器および前記アナログ−デジタル変換器が理想的に動作した場合の、前記自己相関演算結果の期待値であることを特徴とする請求項１に記載の半導体集積回路。
3. 前記所定の参照信号は、それぞれ、前記テスト信号をもとに生成されることを特徴とする請求項１に記載の半導体集積回路。

Images