TW202012948A - 系統芯片、以及其內建自我測試電路與自我測試方法 - Google Patents

系統芯片、以及其內建自我測試電路與自我測試方法 Download PDF

Info

Publication number
TW202012948A
TW202012948A TW107133545A TW107133545A TW202012948A TW 202012948 A TW202012948 A TW 202012948A TW 107133545 A TW107133545 A TW 107133545A TW 107133545 A TW107133545 A TW 107133545A TW 202012948 A TW202012948 A TW 202012948A
Authority
TW
Taiwan
Prior art keywords
circuit
test
analog front
self
signal
Prior art date
Application number
TW107133545A
Other languages
English (en)
Other versions
TWI674423B (zh
Inventor
林宜學
劉佳旻
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW107133545A priority Critical patent/TWI674423B/zh
Priority to US16/414,720 priority patent/US11061072B2/en
Application granted granted Critical
Publication of TWI674423B publication Critical patent/TWI674423B/zh
Publication of TW202012948A publication Critical patent/TW202012948A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31724—Test controller, e.g. BIST state machine
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31718—Logistic aspects, e.g. binning, selection, sorting of devices under test, tester/handler interaction networks, Test management software, e.g. software for test statistics or test evaluation, yield analysis
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3187—Built-in tests

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種系統芯片、以及其內建自我測試電路與自我測試方法。該系統芯片包含一類比前端電路、一數位實體層電路以及一內建自我測試電路。該數位實體層電路耦接至該類比前端電路，且該內建自我測試電路耦接至該數位實體層電路並且用來藉助於該數位實體層電路對該類比前端電路進行測試。

Description

系統芯片、以及其內建自我測試電路與自我測試方法
本發明係關於系統芯片測試，尤指一種系統芯片、以及其內建自我測試電路與自我測試方法。
在進行一系統芯片之類比前端電路的測試／驗證時，需要啟動該系統芯片中之大部分的模組來進行。舉例來說，在進行測試時，需要啟動記憶體（例如動態隨機存取記憶體（dynamic random access memory, DRAM））來儲存對應於測試流程的程式碼，並利用中央處理單元（central processing unit, CPU）執行該程式碼以控制其他模組於測試流程中進行對應的操作。如此一來，在量產測試時需要的設定時間較長，成本也較高。因此，需要一種新穎的芯片架構及測試方法，以在沒有副作用或較不可能帶來副作用之狀況下提昇系統芯片的測試效率。
本發明一目的在於提供一種系統芯片、以及其內建自我測試電路與自我測試方法，以解決上述問題。
本發明另一目的在於提供一種系統芯片、以及其內建自我測試電路與自我測試方法，以在沒有副作用或較不可能帶來副作用之狀況下提昇系統芯片的測試效率。
本發明之至少一實施例提供一種系統芯片（chip），其中該系統芯片包含一類比前端（analog front end, AFE）電路、一數位實體層（digital physical layer, digital PHY）電路以及一內建自我測試（built-in self-test, BIST）電路。該數位實體層電路耦接至該類比前端電路，且該內建自我測試電路耦接至該數位實體層電路並且用來藉助於該數位實體層電路對該類比前端電路進行測試。舉例來說，於該類比前端電路之測試的期間，該內建自我測試電路產生一第一輸入訊號，並將該第一輸入訊號傳送至該數位實體層電路。該數位實體層電路依據該第一輸入訊號產生一第二輸入訊號，並將該第二輸入訊號傳送至該類比前端電路。該類比前端電路依據該第二輸入訊號產生一第一輸出訊號，並將該第一輸出訊號傳送至該數位實體層電路。該數位實體層電路依據該第一輸出訊號產生一第二輸出訊號，並將該第二輸出訊號傳送至該內建自我測試電路。該內建自我測試電路依據該第二輸出訊號產生一或多個測試結果，以判斷該類比前端電路是否通過該測試。另外，該第一輸入訊號以及該第二輸出訊號為頻域（frequency domain）中之訊號，而該第二輸入訊號以及該第一輸出訊號為時域（time domain）中之訊號。
本發明之至少一實施例提供一種內建自我測試電路，適用於一系統芯片，其中該系統芯片包含一類比前端電路、一數位實體層電路以及該內建自我測試電路，且該內建自我測試電路包含一中央控制單元（central control unit, CCU），用來控制該內建自我測試電路，以藉助於該數位實體層電路對該類比前端電路進行測試。舉例來說，於該類比前端電路之測試的期間，該內建自我測試電路產生一第一輸入訊號，並將該第一輸入訊號傳送至該數位實體層電路。該數位實體層電路依據該第一輸入訊號產生一第二輸入訊號，並將該第二輸入訊號傳送至該類比前端電路。該類比前端電路依據該第二輸入訊號產生一第一輸出訊號，並將該第一輸出訊號傳送至該數位實體層電路。該數位實體層電路依據該第一輸出訊號產生一第二輸出訊號，並將該第二輸出訊號傳送至該內建自我測試電路。該內建自我測試電路依據該第二輸出訊號產生一或多個測試結果，以判斷該類比前端電路是否通過該測試。另外，該第一輸入訊號以及該第二輸出訊號為頻域中之訊號，而該第二輸入訊號以及該第一輸出訊號為時域中之訊號。
本發明之至少一實施例提供一種系統芯片之自我測試方法。該測試方法包含：輸入該系統芯片中之一類比前端電路之測試所需的設定參數以及一或多個判定條件至該系統芯片中之一內建自我測試電路；利用該內建自我測試電路產生一第一輸入訊號，並將該第一輸入訊號傳送至該系統芯片中之一數位實體層電路；利用該數位實體層電路依據該第一輸入訊號產生一第二輸入訊號，並將該第二輸入訊號傳送至該類比前端電路；利用該類比前端電路依據該第二輸入訊號產生一第一輸出訊號；利用該數位實體層電路依據該第一輸出訊號產生一第二輸出訊號，並將該第二輸出訊號傳送至該內建自我測試電路；以及利用該內建自我測試電路依據該第二輸出訊號產生一或多個測試結果，以判斷該類比前端電路是否通過該測試；其中該第一輸入訊號以及該第二輸出訊號為頻域中之訊號，而該第二輸入訊號以及該第一輸出訊號為時域中之訊號。
本發明的好處之一是，本發明的系統芯片、以及其內建自我測試電路與自我測試方法能在量產時加速系統芯片的測試流程。另外，依據本發明之實施例來實施並不會增加許多額外的成本。因此，相關技術的問題可被解決，且整體成本不會增加太多。相較於相關技術，本發明能在沒有副作用或較不可能帶來副作用之狀況下提昇系統芯片的測試效率。
第1圖為依據本發明一實施例之系統芯片10的示意圖。如第1圖所示，系統芯片10可包含類比前端電路140、耦接至類比前端電路140之數位實體層電路120、以及耦接至數位實體層電路120之內建自我測試電路100。內建自我測試電路100可包含中央控制單元102、傳輸介面電路104、訊號產生器106以及檢查電路108（例如一功率頻譜密度（power spectrum density, PSD）檢查電路），其中傳輸介面電路104、訊號產生器106以及檢查電路108分別耦接至中央控制單元102。此外，傳輸介面電路104的例子可包含（但不限於）符合RS-232標準的一通用非同步收發傳輸器（Universal Asynchronous Receiver/Transmitter, UART）。數位實體層電路120可包含類比前端數位電路122以及132（例如分別用來升頻與降頻的類比前端數位部分之數位訊號處理前端（AFE digital-part digital signal processing front end, AFE-D DSP-FE）電路）、耦接至類比前端數位電路122之轉換電路124（例如一逆向快速傅立葉轉換（Inverse Fast Fourier Transform, IFFT）電路）、耦接至類比前端數位電路132之轉換電路134（例如一快速傅立葉轉換（Fast Fourier Transform, FFT）電路）、耦接至轉換電路124之緩衝電路126（例如一發送器（transmitter, TX）緩衝電路）、耦接至轉換電路134之緩衝電路136（例如一接收器（receiver, RX）緩衝電路）、以及數位時序控制器128（例如一數位系統時序單元（digital system timing unit, DSTU））。另外，類比前端電路140可包含發送器142（例如一類比前端類比部分之發送器（AFE analog-part transmitter, AFE-A TX））以及接收器144（例如一類比前端類比部分之接收器（AFE analog-part receiver, AFE-A RX）），但本發明不限於此。
在一實施例中，中央控制單元102可透過傳輸介面電路104接收來自外部的設定參數以及一或多個判定條件，並依據該些設定參數控制內建自我測試電路100以及數位實體層電路120（或數位時序控制器128）進行對應之操作。在某些實施例中，數位時序控制器128可透過一匯流排（未顯示）與數位實體層電路120中之一或多個電路互相耦接，以控制該一或多個電路之操作，但本發明不限於此。
第2圖為依據本發明一實施例之系統芯片10之自我測試方法的流程圖。內建自我測試電路100可藉助於數位實體層電路120對類比前端電路140進行測試，其中於類比前端電路140之測試的期間，各步驟之操作如下。
於步驟S10中，內建自我測試電路100可從系統芯片10外部接收類比前端電路140之測試所需的設定參數以及該一或多個判定條件。舉例來說，測試工程師可透過一測試控制系統（例如個人電腦，其執行對應於該自我測試方法之一測試控制程式）將這些設定參數以及該一或多個判定條件輸入至內建自我測試電路100，但本發明不限於此。
於步驟S20中，內建自我測試電路100產生一第一輸入訊號諸如第1圖所示之訊號SINF1 ，並將該第一輸入訊號傳送至數位實體層電路120。中央控制單元102可依據該些設定參數控制訊號產生器106產生訊號SINF1 ，其中訊號SINF1 為頻域中之訊號。第3圖為依據本發明一實施例之該第一輸入訊號諸如訊號SINF1 的示意圖，其中第3圖的橫軸與縱軸分別代表訊號SINF1 之音頻索引（tone index）以及各音頻對應的振幅之相對大小。在某些實施例中，中央控制單元102可控制訊號產生器106直接地將訊號SINF1 傳送至數位實體層電路120；或者，中央控制單元102可接收訊號產生器所產生的訊號SINF1 ，再接著透過匯流排將訊號SINF1 傳送至數位實體層電路120，但本發明不限於此。
於步驟S30中，數位實體層電路120依據該第一輸入訊號諸如第1圖所示之訊號SINF1 產生一第二輸入訊號諸如訊號SINT2 ，並將該第二輸入訊號傳送至類比前端電路140。緩衝電路126可對訊號SINF1 進行緩衝處理，接著，轉換電路124可將訊號SINF1 轉換為時域中之訊號SINT1 （例如藉由進行逆向快速傅立葉轉換）。第4圖為依據本發明一實施例之來自轉換電路124之訊號SINT1 的示意圖，亦即第3圖所示之訊號SINF1 透過逆向快速傅立葉轉換所產生之訊號，其中第4圖的橫軸與縱軸分別代表來自轉換電路124之訊號SINT1 的樣本索引（sample index）以及各樣本所對應的振幅之相對大小，其能量正比於振幅的平方。另外，類比前端數位電路122可依類比前端電路140的規格對來自轉換電路124之訊號SINT1 進行升頻，以產生該第二輸入訊號諸如訊號SINT2 。類比前端數位電路122也可以不對訊號SINT1 進行升頻，直接產生第二輸入訊號SINT2 。
於步驟S40中，類比前端電路140依據該第二輸入訊號諸如訊號SINT2 產生一第一輸出訊號諸如訊號SOUTT1 。在對類比前端電路140進行測試時，基於類比前端電路140之一組態（諸如第5圖所示者），接收器144之一接收端子144T可被耦接至發送器142之一發送端子142T（例如透過切換電路143中之開關143A與143B），以接收發送端子142T上之一傳輸訊號作為接收端子144T上之一接收訊號。因此，在發送器142接收到SINT2 後，接收器144可接收到來自發送器142之訊號ST ，並將訊號SOUTT1 傳送至數位實體層電路120。
另外，在正常操作（而非測試模式）的狀況下，基於類比前端電路140之另一組態（諸如第6圖所示者），發送端子142T以及接收端子144T可分別耦接至各自的傳輸通道（例如透過切換電路143中之開關143A與143B耦接至天線）以向外部送出訊號或從外部接收訊號，而非彼此耦接，但本發明不限於此。
於步驟S50中，數位實體層電路120依據該第一輸出訊號諸如訊號SOUTT1 產生一第二輸出訊號諸如訊號SOUTF2 ，並將該第二輸出訊號傳送至內建自我測試電路100。類比前端數位電路132可依需求對訊號SOUTT1 進行降頻，以產生降頻後之訊號SOUTT2 。類比前端數位電路132也可以不對訊號SOUTT1 進行降頻，直接產生訊號SOUTT2 。而轉換電路134可將來自類比前端數位電路132之訊號SOUTT2 轉換為頻域中之該第二輸出訊號諸如訊號SOUTF2 （例如藉由進行快速傅立葉轉換），並透過緩衝電路136對訊號SOUTF2 進行緩衝處理並傳送至內建自我測試電路100。由上述步驟之操作可得知，該第一輸入訊號以及該第二輸出訊號為頻域中之訊號，而該第二輸入訊號以及該第一輸出訊號為時域中之訊號。
於步驟S60中，內建自我測試電路100依據該第二輸出訊號產生一或多個測試結果，以判斷類比前端電路140是否通過該測試。在某些實施例中，中央控制單元102可透過匯流排接收來自數位實體層電路120的訊號SOUTF2 ，中央控制單元102再接著將訊號SOUTF2 傳送至檢查電路108以供產生該一或多個測試結果；或者，檢查電路108可直接從數位實體層電路120接收訊號SOUTF2 並產生該一或多個測試結果，但本發明不限於此。另外，在判斷類比前端電路140是否通過該測試時，檢查電路108依據步驟S10輸入之該一或多個判定條件以及該一或多個測試結果判斷類比前端電路140是否通過該測試。例如，當一測試結果諸如訊雜比（signal power to noise power ratio, SNR）未符合通過測試的判定條件（例如：訊雜比是否達到目標值諸如60dB，其中達到目標值代表通過測試），檢查電路108可產生一通知訊號以指出該測試失敗。又例如，當多個測試結果（諸如訊雜比、訊號音頻功率（signal tone power）、過渡音頻功率（transition tone power）、缺口音頻功率（notch tone power）以及訊號平均雜訊比（signal power to average noise power ratio））中之至少一者未通過對應的判定條件（例如：是否在指定範圍內，其中在指定範圍內代表通過測試）時，檢查電路108產生該通知訊號以指出該測試失敗。又例如，當前述之多個測試結果均通過其對應的判定條件，檢查電路108則不會產生該通知訊號；或者，檢查電路108可產生異於該通知訊號之另一通知訊號以指出該測試成功。此外，當測試工程師欲得到該測試中的更多資訊或細節時，除了上述之通知訊號外，上述之多個測試結果亦可透過傳輸介面電路104輸出至該測試控制系統，以容許測試工程師利用該測試控制系統分析該測試中的其他細節。
另外，在某些實施例中，檢查電路108可將該通知訊號傳送至中央控制單元102，中央控制單元102再接著將該通知訊號透過傳輸介面電路104或額外的輸出通道傳送至外部；或者，檢查電路108可直接透過一輸出通道將該通知訊號傳送至外部，但本發明不限於此。
如此一來，測試工程師（或測試機台（例如該測試控制系統））可單純地依據檢查電路108是否產生該通知訊號來判斷類比前端電路140之該測試是否失敗，並且在量產時能大幅地縮短芯片的測試時間。
本發明透過在一系統芯片中之一內建自我測試電路，進行該系統芯片中之一類比前端電路之測試。依據前述之自我測試方法，該內建自我測試電路可透過簡單的介面控制來執行對應的測試流程，因此在量產時本發明能大幅地縮短芯片的測試時間。另外，依據本發明之實施例來實施並不會增加許多額外的成本。因此，相關技術的問題可被解決，且整體成本不會增加太多。相較於相關技術，本發明能在沒有副作用或較不可能帶來副作用之狀況下提昇系統芯片的測試效率。 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
10:系統芯片100:內建自我測試電路102:中央控制單元104:傳輸介面電路106:訊號產生器108:檢查電路120:數位實體層電路122、132:類比前端數位電路124、134:轉換電路126、136:緩衝電路128:數位時序控制器140:類比前端電路142:發送器142T:發送端子143:切換電路143A、143B:開關144:接收器144T:接收端子S10、S20、S30、S40、S50、S60:步驟SINF1、SINT1、SINT2、ST、SOUTT1、SOUTT2、SOUTF2:訊號
第1圖為依據本發明一實施例之一系統芯片的示意圖。 第2圖為依據本發明一實施例之該系統芯片之一自我測試方法的流程圖。 第3圖為依據本發明一實施例之一第一輸入訊號的示意圖。 第4圖為依據本發明一實施例之來自一轉換電路之訊號的示意圖。 第5圖為第1圖所示之類比前端電路之一組態的例子。 第6圖為第1圖所示之類比前端電路之另一組態的例子。
10:系統芯片
100:內建自我測試電路
102:中央控制單元
104:傳輸介面電路
106:訊號產生器
108:檢查電路
120:數位實體層電路
122、132:類比前端數位電路
124、134:轉換電路
126、136:緩衝電路
128:數位時序控制器
140:類比前端電路
142:發送器
144:接收器
SINF1、SINT1、SINT2、ST、SOUTT1、SOUTT2、SOUTF2:訊號

Claims (10)

  1. 一種系統芯片，包含： 一類比前端電路； 一數位實體層電路，耦接至該類比前端電路；以及 一內建自我測試電路，耦接至該數位實體層電路，用來藉助於該數位實體層電路對該類比前端電路進行測試，其中於該類比前端電路之測試的期間： 該內建自我測試電路產生一第一輸入訊號，並將該第一輸入訊號傳送至該數位實體層電路； 該數位實體層電路依據該第一輸入訊號產生一第二輸入訊號，並將該第二輸入訊號傳送至該類比前端電路； 該類比前端電路依據該第二輸入訊號產生一第一輸出訊號，並將該第一輸出訊號傳送至該數位實體層電路； 該數位實體層電路依據該第一輸出訊號產生一第二輸出訊號，並將該第二輸出訊號傳送至該內建自我測試電路；以及 該內建自我測試電路依據該第二輸出訊號產生一或多個測試結果，以判斷該類比前端電路是否通過該測試； 其中該第一輸入訊號以及該第二輸出訊號為頻域中之訊號，而該第二輸入訊號以及該第一輸出訊號為時域中之訊號。
  2. 如申請專利範圍第1項所述之系統芯片，該內建自我測試電路包含： 一中央控制單元，用來控制該內建自我測試電路，以藉助於該數位實體層電路對該類比前端電路進行測試； 一傳輸介面電路，耦接至該中央控制單元，其中該中央控制單元透過該傳輸介面電路接收來自外部的設定參數以及一或多個判定條件； 一訊號產生器，耦接至該中央控制單元，其中該中央控制單元依據該些設定參數控制該訊號產生器產生該第一輸入訊號；以及 一檢查電路，耦接至該中央控制單元，其中該中央控制單元將該一或多個判定條件傳送至該檢查電路，並控制該檢查電路依據該一或多個判定條件以及該一或多個測試結果判斷該類比前端電路是否通過該測試。
  3. 如申請專利範圍第2項所述之系統芯片，其中當該一或多個測試結果中之至少一者未通過對應的判定條件時，該檢查電路產生一通知訊號以指出該測試失敗。
  4. 如申請專利範圍第1項所述之系統芯片，其中該類比前端電路包含： 一發送器，用來接收該第二輸入訊號；以及 一接收器，用來將該第一輸出訊號傳送至該數位實體層電路，其中基於該類比前端電路之一組態，該接收器之一接收端子被耦接至該發送器之一發送端子，以接收該發送端子上之一傳輸訊號作為該接收端子上之一接收訊號。
  5. 如申請專利範圍第1項所述之系統芯片，其中該數位實體層電路包含： 一發送器緩衝電路，用來對該第一輸入訊號進行緩衝處理； 一逆向快速傅立葉轉換電路，耦接至該發送器緩衝電路，用來將該第一輸入訊號轉換為時域中之一轉換後輸入訊號； 一第一類比前端數位電路，耦接至該逆向快速傅立葉轉換電路，用來對來自該逆向快速傅立葉轉換電路之該轉換後訊號進行升頻以產生該第二輸入訊號； 一第二類比前端數位電路，用來對該第一輸出訊號進行降頻以產生一降頻後訊號； 一快速傅立葉轉換電路，耦接至該第二類比前端數位電路，用來將來自該第二類比前端數位電路之該降頻後訊號轉換為頻域中之該第二輸出訊號；以及 一接收器緩衝電路，用來對該第二輸出訊號進行緩衝處理。
  6. 如申請專利範圍第1項所述之系統芯片，其中該一或多個測試結果包含訊雜比。
  7. 一種內建自我測試電路，適用於一系統芯片，該系統芯片包含一類比前端電路、一數位實體層電路以及該內建自我測試電路，該內建自我測試電路包含： 一中央控制單元，用來控制該內建自我測試電路，以藉助於該數位實體層電路對該類比前端電路進行測試，其中於該類比前端電路之測試的期間： 該內建自我測試電路產生一第一輸入訊號，並將該第一輸入訊號傳送至該數位實體層電路； 該數位實體層電路依據該第一輸入訊號產生一第二輸入訊號，並將該第二輸入訊號傳送至該類比前端電路； 該類比前端電路依據該第二輸入訊號產生一第一輸出訊號，並將該第一輸出訊號傳送至該數位實體層電路； 該數位實體層電路依據該第一輸出訊號產生一第二輸出訊號，並將該第二輸出訊號傳送至該內建自我測試電路；以及 該內建自我測試電路依據該第二輸出訊號產生一或多個測試結果，以判斷該類比前端電路是否通過該測試； 其中該第一輸入訊號以及該第二輸出訊號為頻域中之訊號，而該第二輸入訊號以及該第一輸出訊號為時域中之訊號。
  8. 如申請專利範圍第7項所述之內建自我測試電路，另包含： 一傳輸介面電路，耦接至該中央控制單元，其中該中央控制單元透過該傳輸介面電路接收來自外部的設定參數以及一或多個判定條件； 一訊號產生器，耦接至該中央控制單元，其中該中央控制單元依據該些設定參數控制該訊號產生器產生該第一輸入訊號；以及 一檢查電路，耦接至該中央控制單元，其中該中央控制單元將該一或多個判定條件傳送至該檢查電路，並控制該檢查電路依據該一或多個判定條件以及該一或多個測試結果判斷該類比前端電路是否通過該測試。
  9. 如申請專利範圍第8項所述之內建自我測試電路，其中當該一或多個測試結果中之至少一者未通過對應的判定條件時，該檢查電路產生一通知訊號以指出該測試失敗。
  10. 一種系統芯片之自我測試方法，包含： 輸入該系統芯片中之一類比前端電路之測試所需的設定參數以及一或多個判定條件至該系統芯片中之一內建自我測試電路； 利用該內建自我測試電路產生一第一輸入訊號，並將該第一輸入訊號傳送至該系統芯片中之一數位實體層電路； 利用該數位實體層電路依據該第一輸入訊號產生一第二輸入訊號，並將該第二輸入訊號傳送至該類比前端電路； 利用該類比前端電路依據該第二輸入訊號產生一第一輸出訊號； 利用該數位實體層電路依據該第一輸出訊號產生一第二輸出訊號，並將該第二輸出訊號傳送至該內建自我測試電路；以及 利用該內建自我測試電路依據該第二輸出訊號產生一或多個測試結果，以判斷該類比前端電路是否通過該測試； 其中該第一輸入訊號以及該第二輸出訊號為頻域中之訊號，而該第二輸入訊號以及該第一輸出訊號為時域中之訊號。
TW107133545A 2018-09-25 2018-09-25 系統芯片、以及其內建自我測試電路與自我測試方法 TWI674423B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107133545A TWI674423B (zh) 2018-09-25 2018-09-25 系統芯片、以及其內建自我測試電路與自我測試方法
US16/414,720 US11061072B2 (en) 2018-09-25 2019-05-16 System chip, and built-in self-test circuit and self-test method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107133545A TWI674423B (zh) 2018-09-25 2018-09-25 系統芯片、以及其內建自我測試電路與自我測試方法

Publications (2)

Publication Number Publication Date
TWI674423B TWI674423B (zh) 2019-10-11
TW202012948A true TW202012948A (zh) 2020-04-01

Family

ID=69023712

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107133545A TWI674423B (zh) 2018-09-25 2018-09-25 系統芯片、以及其內建自我測試電路與自我測試方法

Country Status (2)

Country Link
US (1) US11061072B2 (zh)
TW (1) TWI674423B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113741789A (zh) * 2020-05-28 2021-12-03 瑞昱半导体股份有限公司 讯号处理系统及讯号处理系统的操作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004023248A (ja) * 2002-06-13 2004-01-22 Panasonic Communications Co Ltd Ｄｓｌ通信装置及びｄｓｌ通信プログラムのダウンロード方法
CN101336519B (zh) * 2006-01-31 2013-09-18 艾利森电话股份有限公司 执行环路拓扑识别的电缆或用户环路调查的方法和系统
WO2008094082A1 (en) * 2007-02-01 2008-08-07 Telefonaktiebolaget Lm Ericsson (Publ) Arrangement and method relating to digital subscribe lines
US10320494B2 (en) * 2011-06-13 2019-06-11 Mediatek Inc. RF testing system using integrated circuit
CN102324950B (zh) * 2011-09-16 2013-10-09 威海市鼎峰电子有限公司 一种无线通信芯片
EP2704339B1 (en) * 2012-09-04 2017-11-22 OCT Circuit Technologies International Limited Built-in self-test technique for detection of imperfectly connected antenna in OFDM transceivers

Also Published As

Publication number Publication date
US20200096565A1 (en) 2020-03-26
TWI674423B (zh) 2019-10-11
US11061072B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
JP5095613B2 (ja) データパケット信号受信機の感度を計測するための方法
US7958408B2 (en) On-chip receiver sensitivity test mechanism
EP1762856A1 (en) Fault Diagnosis Apparatus and Method for System-on-Chip (SOC)
US10069578B2 (en) RF testing system with parallelized processing
JP5321841B2 (ja) 半導体集積回路
WO2014012343A1 (zh) 基于片上系统或系统级封装的内建自测试系统
JPWO2009147721A1 (ja) 試験用ウエハユニット、および、試験システム
US8487645B2 (en) Through silicon via testing structure
US6631486B1 (en) Semiconductor integrated circuit and method for testing the same
US9998350B2 (en) Testing device and testing method
TWI674423B (zh) 系統芯片、以及其內建自我測試電路與自我測試方法
US7973550B2 (en) Semiconductor device test apparatus including interface unit and method of testing semiconductor device using the same
US8090009B2 (en) Test apparatus
CN111025132B (zh) 系统芯片、以及其内建自我测试电路与自我测试方法
JP2009294164A (ja) 半導体装置
JP4435197B2 (ja) 半導体集積回路
CN108614206B (zh) 一种芯片测试装置、测试方法及测试板
US20100197259A1 (en) Method and apparatus for producing signal used for verifying the performance of standard radio receiver
US8294483B2 (en) Testing of multiple integrated circuits
JP4197657B2 (ja) 試験装置及び設定方法
KR20160005536A (ko) 반도체 장치의 데이터 입력 회로
US8461859B2 (en) Semiconductor device and interface board for testing the same
US10559374B2 (en) Circuit topology of memory chips with embedded function test pattern generation module connected to normal access port physical layer
WO2020042906A1 (en) Test methods, tester, load board and test system
KR20200132424A (ko) 시스템 온 칩(SoC) 테스트 시스템