JP2007288463A - 特性取得装置、方法およびプログラム - Google Patents

特性取得装置、方法およびプログラム Download PDF

Info

Publication number
JP2007288463A
JP2007288463A JP2006112914A JP2006112914A JP2007288463A JP 2007288463 A JP2007288463 A JP 2007288463A JP 2006112914 A JP2006112914 A JP 2006112914A JP 2006112914 A JP2006112914 A JP 2006112914A JP 2007288463 A JP2007288463 A JP 2007288463A
Authority
JP
Japan
Prior art keywords
pattern
output
characteristic
input
digital pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006112914A
Other languages
English (en)
Other versions
JP3919803B1 (ja
Inventor
Masahiko Muto
雅彦 武藤
Hideki Ichikawa
英樹 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2006112914A priority Critical patent/JP3919803B1/ja
Priority to KR1020087026769A priority patent/KR20090005353A/ko
Priority to DE112007000897T priority patent/DE112007000897T5/de
Priority to US12/294,629 priority patent/US7999706B2/en
Priority to PCT/JP2007/058122 priority patent/WO2007123056A1/ja
Application granted granted Critical
Publication of JP3919803B1 publication Critical patent/JP3919803B1/ja
Publication of JP2007288463A publication Critical patent/JP2007288463A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/0003—Software-defined radio [SDR] systems, i.e. systems wherein components typically implemented in hardware, e.g. filters or modulators/demodulators, are implented using software, e.g. by involving an AD or DA conversion stage such that at least part of the signal processing is performed in the digital domain

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】複数のＤ／Ａ変換経路間に発生する誤差を低減する。
【解決手段】（１）任意信号発生器２が、第一（第二）入力デジタルパターンを第一（第二）出力アナログパターンに変換するものであり、（２）デジタイザ４が、第一入力アナログパターンを第一出力デジタルパターンに変換するものであり、（３）特性取得装置１が、第一入力デジタルパターンを、入力アナログパターンが第一出力アナログパターンであるときの出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出部１２と、第二入力デジタルパターンを、入力アナログパターンが第二出力アナログパターンであるときの出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出部１４と、第一伝達特性と第二伝達特性との比である伝達特性比を導出する伝達特性比導出部１６とを備える。
【選択図】図３

Description

本発明は、信号生成器の生成する二信号間のバランスおよび処理するデジタイザが受ける二信号間のバランスの補正に関する。
従来より、デジタイザにおいて用いられる複数のＡ／Ｄコンバータ間にはサンプリングの際に振幅誤差、位相誤差が発生することが知られている（例えば、特許文献１の要約の課題を参照）。
なお、このようなことは、AWG(任意信号発生器：Arbitrary
Waveform Generator)などの信号生成器において用いられる複数のＤ／Ａコンバータ間においても同様に振幅誤差、位相誤差が発生することが知られている。
特開２００２−２４６９１０号公報
そこで、本発明は、複数のＡ／Ｄ変換経路間または複数のＤ／Ａ変換経路間に発生する誤差を低減することを課題とする。
本発明にかかる第一の特性取得装置は、アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置の特性を取得する特性取得装置であって、（１）前記アナログパターン生成装置が、第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものであり、（２）前記デジタルパターン取得装置が、入力アナログパターンを出力デジタルパターンに変換するものであり、（３）前記特性取得装置が、前記第一入力デジタルパターンを、前記入力アナログパターンが前記第一出力アナログパターンであるときの前記出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出手段と、前記第二入力デジタルパターンを、前記入力アナログパターンが前記第二出力アナログパターンであるときの前記出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出手段と、前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する伝達特性比導出手段とを備えるように構成される。
上記のように構成された第一の特性取得装置によれば、アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置の特性を取得する特性取得装置が提供される。
なお、（１）前記アナログパターン生成装置が、第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものである。
また、（２）前記デジタルパターン取得装置が、入力アナログパターンを出力デジタルパターンに変換するものである。
さらに、（３）前記特性取得装置が、第一伝達特性導出手段と、第二伝達特性導出手段と、伝達特性比導出手段とを備える。
第一伝達特性導出手段は、前記第一入力デジタルパターンを、前記入力アナログパターンが前記第一出力アナログパターンであるときの前記出力デジタルパターンに変換する第一伝達特性を導出する。第二伝達特性導出手段は、前記第二入力デジタルパターンを、前記入力アナログパターンが前記第二出力アナログパターンであるときの前記出力デジタルパターンに変換する第二伝達特性を導出する。伝達特性比導出手段は、前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する。
また、本発明にかかる第一の特性取得装置は、前記第一入力デジタルパターンを前記第一出力アナログパターンに変換する第一生成側伝達特性に、前記伝達特性比を乗じて、前記第二入力デジタルパターンを前記第二出力アナログパターンに変換する第二生成側伝達特性を導出する伝達特性導出手段を備えてもよい。
本発明にかかる第二の特性取得装置は、アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記デジタルパターン取得装置の特性を取得する特性取得装置であって、（１）前記アナログパターン生成装置が、入力デジタルパターンを出力アナログパターンに変換するものであり、（２）前記デジタルパターン取得装置が、第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものであり、（３）前記特性取得装置が、前記入力デジタルパターンを、前記第一入力アナログパターンが前記出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出手段と、前記入力デジタルパターンを、前記第二入力アナログパターンが前記出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出手段と、前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する伝達特性比導出手段とを備えるように構成される。
上記のように構成された第二の特性取得装置によれば、アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記デジタルパターン取得装置の特性を取得する特性取得装置が提供される。
なお、（１）前記アナログパターン生成装置が、入力デジタルパターンを出力アナログパターンに変換するものである。
また、（２）前記デジタルパターン取得装置が、第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものである。
さらに、（３）前記特性取得装置が、第一伝達特性導出手段と、第二伝達特性導出手段と、伝達特性比導出手段とを備える。
第一伝達特性導出手段は、前記入力デジタルパターンを、前記第一入力アナログパターンが前記出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一伝達特性を導出する。第二伝達特性導出手段は、前記入力デジタルパターンを、前記第二入力アナログパターンが前記出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二伝達特性を導出する。伝達特性比導出手段は、前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する。
また、本発明にかかる第二の特性取得装置は、前記第一入力アナログパターンを前記第一出力デジタルパターンに変換する第一取得側伝達特性に、前記伝達特性比を乗じて、前記第二入力アナログパターンを前記第二出力デジタルパターンに変換する第二取得側伝達特性を導出する伝達特性導出手段を備えてもよい。
本発明にかかる第三の特性取得装置は、アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置から前記デジタルパターン取得装置への伝送経路における遅延特性を取得する特性取得装置であって、（１）前記アナログパターン生成装置が、第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものであり、（２）前記デジタルパターン取得装置が、第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものであり、（３）前記特性取得装置が、前記第一入力デジタルパターンを、前記第一入力アナログパターンが前記第一出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一ストレート伝達特性を導出する第一ストレート伝達特性導出手段と、前記第一入力デジタルパターンを、前記第二入力アナログパターンが前記第一出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第一クロス伝達特性を導出する第一クロス伝達特性導出手段と、前記第二入力デジタルパターンを、前記第二入力アナログパターンが前記第二出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二ストレート伝達特性を導出する第二ストレート伝達特性導出手段と、前記第二入力デジタルパターンを、前記第一入力アナログパターンが前記第二出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第二クロス伝達特性を導出する第二クロス伝達特性導出手段と、前記第一ストレート伝達特性、前記第一クロス伝達特性、前記第二ストレート伝達特性および前記第二クロス伝達特性に基づき、前記遅延特性を導出する遅延特性導出手段とを備えるように構成される。
上記のように構成された第三の特性取得装置によれば、アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置から前記デジタルパターン取得装置への伝送経路における遅延特性を取得する特性取得装置が提供される。
なお、（１）前記アナログパターン生成装置が、第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものである。
また、（２）前記デジタルパターン取得装置が、第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものである。
さらに、（３）前記特性取得装置が、第一ストレート伝達特性導出手段と、第一クロス伝達特性導出手段と、第二ストレート伝達特性導出手段と、第二クロス伝達特性導出手段と、遅延特性導出手段とを備える。
第一ストレート伝達特性導出手段は、前記第一入力デジタルパターンを、前記第一入力アナログパターンが前記第一出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一ストレート伝達特性を導出する。
第一クロス伝達特性導出手段は、前記第一入力デジタルパターンを、前記第二入力アナログパターンが前記第一出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第一クロス伝達特性を導出する。
第二ストレート伝達特性導出手段は、前記第二入力デジタルパターンを、前記第二入力アナログパターンが前記第二出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二ストレート伝達特性を導出する。
第二クロス伝達特性導出手段は、前記第二入力デジタルパターンを、前記第一入力アナログパターンが前記第二出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第二クロス伝達特性を導出する。
遅延特性導出手段は、前記第一ストレート伝達特性、前記第一クロス伝達特性、前記第二ストレート伝達特性および前記第二クロス伝達特性に基づき、前記遅延特性を導出する。
また、本発明にかかる第三の特性取得装置は、前記第二クロス伝達特性を、前記第一ストレート伝達特性と前記遅延特性との積で割った生成側伝達特性比を導出する生成側伝達特性比導出手段を備えてもよい。
また、本発明にかかる第三の特性取得装置は、前記第一入力デジタルパターンを前記第一出力アナログパターンに変換する第一生成側伝達特性に、前記生成側伝達特性比を乗じて、前記第二入力デジタルパターンを前記第二出力アナログパターンに変換する第二生成側伝達特性を導出する生成側伝達特性導出手段を備えてもよい。
また、本発明にかかる第三の特性取得装置は、前記第一クロス伝達特性を、前記第一ストレート伝達特性と前記遅延特性との積で割った取得側伝達特性比を導出する取得側伝達特性比導出手段を備えてもよい。
また、本発明にかかる第三の特性取得装置は、前記第一入力アナログパターンを前記第一出力デジタルパターンに変換する第一取得側伝達特性に、前記取得側伝達特性比を乗じて、前記第二入力アナログパターンを前記第二出力デジタルパターンに変換する第二取得側伝達特性を導出する取得側伝達特性導出手段を備えてもよい。
本発明は、アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置の特性を取得する特性取得方法であって、（１）前記アナログパターン生成装置が、第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものであり、（２）前記デジタルパターン取得装置が、入力アナログパターンを出力デジタルパターンに変換するものであり、（３）前記特性取得方法が、前記第一入力デジタルパターンを、前記入力アナログパターンが前記第一出力アナログパターンであるときの前記出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出工程と、前記第二入力デジタルパターンを、前記入力アナログパターンが前記第二出力アナログパターンであるときの前記出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出工程と、前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する伝達特性比導出工程とを備えた特性取得方法である。
本発明は、アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記デジタルパターン取得装置の特性を取得する特性取得方法であって、（１）前記アナログパターン生成装置が、入力デジタルパターンを出力アナログパターンに変換するものであり、（２）前記デジタルパターン取得装置が、第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものであり、（３）前記特性取得方法が、前記入力デジタルパターンを、前記第一入力アナログパターンが前記出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出工程と、前記入力デジタルパターンを、前記第二入力アナログパターンが前記出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出工程と、前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する伝達特性比導出工程とを備えた特性取得方法である。
本発明は、アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置から前記デジタルパターン取得装置への伝送経路における遅延特性を取得する特性取得方法であって、（１）前記アナログパターン生成装置が、第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものであり、（２）前記デジタルパターン取得装置が、第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものであり、（３）前記特性取得方法が、前記第一入力デジタルパターンを、前記第一入力アナログパターンが前記第一出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一ストレート伝達特性を導出する第一ストレート伝達特性導出工程と、前記第一入力デジタルパターンを、前記第二入力アナログパターンが前記第一出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第一クロス伝達特性を導出する第一クロス伝達特性導出工程と、前記第二入力デジタルパターンを、前記第二入力アナログパターンが前記第二出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二ストレート伝達特性を導出する第二ストレート伝達特性導出工程と、前記第二入力デジタルパターンを、前記第一入力アナログパターンが前記第二出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第二クロス伝達特性を導出する第二クロス伝達特性導出工程と、前記第一ストレート伝達特性、前記第一クロス伝達特性、前記第二ストレート伝達特性および前記第二クロス伝達特性に基づき、前記遅延特性を導出する遅延特性導出工程とを備えた特性取得方法である。
本発明は、アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置の特性を取得する特性取得処理をコンピュータに実行させるためのプログラムであって、（１）前記アナログパターン生成装置が、第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものであり、（２）前記デジタルパターン取得装置が、入力アナログパターンを出力デジタルパターンに変換するものであり、前記第一入力デジタルパターンを、前記入力アナログパターンが前記第一出力アナログパターンであるときの前記出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出処理と、前記第二入力デジタルパターンを、前記入力アナログパターンが前記第二出力アナログパターンであるときの前記出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出処理と、前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する伝達特性比導出処理とをコンピュータに実行させるためのプログラムである。
本発明は、アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記デジタルパターン取得装置の特性を取得する特性取得処理をコンピュータに実行させるためのプログラムであって、（１）前記アナログパターン生成装置が、入力デジタルパターンを出力アナログパターンに変換するものであり、（２）前記デジタルパターン取得装置が、第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものであり、前記入力デジタルパターンを、前記第一入力アナログパターンが前記出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出処理と、前記入力デジタルパターンを、前記第二入力アナログパターンが前記出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出処理と、前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する伝達特性比導出処理とをコンピュータに実行させるためのプログラムである。
本発明は、アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置から前記デジタルパターン取得装置への伝送経路における遅延特性を取得する特性取得処理をコンピュータに実行させるためのプログラムであって、（１）前記アナログパターン生成装置が、第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものであり、（２）前記デジタルパターン取得装置が、第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものであり、前記第一入力デジタルパターンを、前記第一入力アナログパターンが前記第一出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一ストレート伝達特性を導出する第一ストレート伝達特性導出処理と、前記第一入力デジタルパターンを、前記第二入力アナログパターンが前記第一出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第一クロス伝達特性を導出する第一クロス伝達特性導出処理と、前記第二入力デジタルパターンを、前記第二入力アナログパターンが前記第二出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二ストレート伝達特性を導出する第二ストレート伝達特性導出処理と、前記第二入力デジタルパターンを、前記第一入力アナログパターンが前記第二出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第二クロス伝達特性を導出する第二クロス伝達特性導出処理と、前記第一ストレート伝達特性、前記第一クロス伝達特性、前記第二ストレート伝達特性および前記第二クロス伝達特性に基づき、前記遅延特性を導出する遅延特性導出処理とをコンピュータに実行させるためのプログラムである。
以下、本発明の実施形態を図面を参照しながら説明する。
図１は、本発明の実施形態にかかる任意信号発生器（アナログパターン生成装置）２の構成を示すブロック図である。任意信号発生器(AWG : Arbitrary Waveform Generator)２は、第一入力デジタルパターン生成部２２Ｉ、第一Ｄ／Ａコンバータ２４Ｉ、第一出力アンプ２６Ｉ、第一出力フィルタ２８Ｉ、第一出力端子２９Ｉ、第二入力デジタルパターン生成部２２Ｑ、第二Ｄ／Ａコンバータ２４Ｑ、第二出力アンプ２６Ｑ、第二出力フィルタ２８Ｑ、第二出力端子２９Ｑを備える。
第一入力デジタルパターン生成部２２Ｉは、デジタルパターン（「第一入力デジタルパターン」という）を生成する。
第一Ｄ／Ａコンバータ２４Ｉは、第一入力デジタルパターンをアナログ信号に変換する。
第一出力アンプ２６Ｉは、第一Ｄ／Ａコンバータ２４Ｉの出力を増幅する。
第一出力フィルタ２８Ｉは、第一出力アンプ２６Ｉの出力をフィルタ処理（例えば、高周波成分をカットして、低周波成分を通過させる）する。
なお、第一出力アンプ２６Ｉおよび第一出力フィルタ２８Ｉは、第一Ｄ／Ａコンバータ２４Ｉの出力をアナログ処理するための回路の一例であり、他の周知のアナログ処理回路に置き換えてもよい。
第一出力端子２９Ｉは、第一出力フィルタ２８Ｉの出力（「第一出力アナログパターン」という）を出力する。
ここで、第一Ｄ／Ａコンバータ２４Ｉ、第一出力アンプ２６Ｉおよび第一出力フィルタ２８Ｉの周波数特性をＳパラメータで表し、HA-I(f)とする。ただし、fは周波数であり、(f)という記載は周波数領域で表現したことを意味している。HA-I(f)は予め測定されており、第一入力デジタルパターン生成部２２Ｉに記録されている。HA-I(f)は、第一入力デジタルパターンを第一出力アナログパターンに変換する第一生成側伝達特性である。
例えば、第一出力アナログパターンとしてHSI(f)を得たいとする。HSI(f)を、第一入力デジタルパターン生成部２２Ｉに与えれば、第一入力デジタルパターン生成部２２ＩはHSI(f)/HA-I(f)を第一入力デジタルパターンとして出力するようにする。すると、第一出力アナログパターンは、HSI(f)/HA-I(f)×HA-I(f) = HSI(f)となる。このように、第一入力デジタルパターン生成部２２Ｉには補正機能がある。なお、第一入力デジタルパターン生成部２２Ｉの補正機能を使用すること（HSI(f)/HA-I(f)を出力する）も、しないこと（HSI(f)を出力する）も任意である。
第一入力デジタルパターン生成部２２Ｉが生成した第一入力デジタルパターンが、第一Ｄ／Ａコンバータ２４Ｉ、第一出力アンプ２６Ｉおよび第一出力フィルタ２８Ｉにより、第一出力アナログパターンに変換される。第一出力アナログパターンは、第一出力端子２９Ｉから出力される。
第二入力デジタルパターン生成部２２Ｑは、デジタルパターン（「第二入力デジタルパターン」という）を生成する。
第二Ｄ／Ａコンバータ２４Ｑは、第二入力デジタルパターンをアナログ信号に変換する。
第二出力アンプ２６Ｑは、第二Ｄ／Ａコンバータ２４Ｑの出力を増幅する。
第二出力フィルタ２８Ｑは、第二出力アンプ２６Ｑの出力をフィルタ処理（例えば、高周波成分をカットして、低周波成分を通過させる）する。
なお、第二出力アンプ２６Ｑおよび第二出力フィルタ２８Ｑは、第二Ｄ／Ａコンバータ２４Ｑの出力をアナログ処理するための回路の一例であり、他の周知のアナログ処理回路に置き換えてもよい。
第二出力端子２９Ｑは、第二出力フィルタ２８Ｑの出力（「第二出力アナログパターン」という）を出力する。
ここで、第二Ｄ／Ａコンバータ２４Ｑ、第二出力アンプ２６Ｑおよび第二出力フィルタ２８Ｑの周波数特性をＳパラメータで表し、HA-Q(f)とする。HA-Q(f)は予め測定されており、第二入力デジタルパターン生成部２２Ｑに記録されている。HA-Q(f)は、第二入力デジタルパターンを第二出力アナログパターンに変換する第二生成側伝達特性である。
例えば、第二出力アナログパターンとしてHSQ(f)を得たいとする。HSQ(f)を、第二入力デジタルパターン生成部２２Ｑに与えれば、第二入力デジタルパターン生成部２２ＱはHSQ(f)/HA-Q(f)を第二入力デジタルパターンとして出力するようにする。すると、第二出力アナログパターンは、HSQ(f)/HA-Q(f)×HA-Q(f) = HSQ(f)となる。このように、第二入力デジタルパターン生成部２２Ｑには補正機能がある。なお、第二入力デジタルパターン生成部２２Ｑの補正機能を使用すること（HSQ(f)/HA-Q(f)を出力する）も、しないこと（HSQ(f)を出力する）も任意である。
第二入力デジタルパターン生成部２２Ｑが生成した第二入力デジタルパターンが、第二Ｄ／Ａコンバータ２４Ｑ、第二出力アンプ２６Ｑおよび第二出力フィルタ２８Ｑにより、第二出力アナログパターンに変換される。第二出力アナログパターンは、第二出力端子２９Ｑから出力される。
図２は、本発明の実施形態にかかるデジタイザ（デジタルパターン取得装置）４の構成を示すブロック図である。デジタイザ４は、第一入力端子４１Ｉ、第一出力デジタルパターン取得部４２Ｉ、第一Ａ／Ｄコンバータ４４Ｉ、第一入力アンプ４６Ｉ、第一入力フィルタ４８Ｉ、第二入力端子４１Ｑ、第二出力デジタルパターン取得部４２Ｑ、第二Ａ／Ｄコンバータ４４Ｑ、第二入力アンプ４６Ｑ、第二入力フィルタ４８Ｑを備える。
第一入力端子４１Ｉは、アナログ信号（「第一入力アナログパターン」という）の入力を受ける。
第一入力アンプ４６Ｉは、第一入力アナログパターンを増幅する。
第一入力フィルタ４８Ｉは、第一入力アンプ４６Ｉをフィルタ処理（例えば、高周波成分をカットして、低周波成分を通過させる）する。
なお、第一入力アンプ４６Ｉおよび第一入力フィルタ４８Ｉは、第一入力アナログパターンをアナログ処理するための回路の一例であり、他の周知のアナログ処理回路に置き換えてもよい。
第一Ａ／Ｄコンバータ４４Ｉは、第一入力フィルタ４８Ｉの出力をデジタル信号（「第一出力デジタルパターン」という）に変換する。
第一出力デジタルパターン取得部４２Ｉは、第一Ａ／Ｄコンバータ４４Ｉから第一出力デジタルパターンを取得する。
第一入力アンプ４６Ｉ、第一入力フィルタ４８Ｉおよび第一Ａ／Ｄコンバータ４４Ｉの周波数特性をＳパラメータで表し、HD-I(f)とする。HD-I(f)は予め測定されており、第一出力デジタルパターン取得部４２Ｉに記録されている。HD-I(f)は、第一入力アナログパターンを第一出力デジタルパターンに変換する第一取得側伝達特性である。
例えば、第一Ａ／Ｄコンバータ４４Ｉの出力がHDI(f)である場合は、第一出力デジタルパターン取得部４２Ｉが、HDI(f)/HD-I(f)を第一出力デジタルパターンとして取得する。これが、第一入力アナログパターンをデジタル化した真の値といえる（HDI(f)/HD-I(f)×HD-I(f) = HDI(f)）。このように、第一出力デジタルパターン取得部４２Ｉには補正機能がある。なお、第一出力デジタルパターン取得部４２Ｉの補正機能を使用すること（HDI(f)/HD-I(f)を取得する）も、しないこと（HDI(f)を取得する）も任意である。
第一入力端子４１Ｉが受けた第一入力アナログパターンは、第一入力アンプ４６Ｉ、第一入力フィルタ４８Ｉおよび第一Ａ／Ｄコンバータ４４Ｉにより第一出力デジタルパターンに変換される。
第二入力端子４１Ｑは、アナログ信号（「第二入力アナログパターン」という）の入力を受ける。
第二入力アンプ４６Ｑは、第二入力アナログパターンを増幅する。
第二入力フィルタ４８Ｑは、第二入力アンプ４６Ｑをフィルタ処理（例えば、高周波成分をカットして、低周波成分を通過させる）する。
なお、第二入力アンプ４６Ｑおよび第二入力フィルタ４８Ｑは、第二入力アナログパターンをアナログ処理するための回路の一例であり、他の周知のアナログ処理回路に置き換えてもよい。
第二Ａ／Ｄコンバータ４４Ｑは、第二入力フィルタ４８Ｑの出力をデジタル信号（「第二出力デジタルパターン」という）に変換する。
第二出力デジタルパターン取得部４２Ｑは、第二Ａ／Ｄコンバータ４４Ｑから第二出力デジタルパターンを取得する。
第二入力アンプ４６Ｑ、第二入力フィルタ４８Ｑおよび第二Ａ／Ｄコンバータ４４Ｑの周波数特性をＳパラメータで表し、HD-Q(f)とする。HD-Q(f)は予め測定されており、第二出力デジタルパターン取得部４２Ｑに記録されている。HD-Q(f)は、第二入力アナログパターンを第二出力デジタルパターンに変換する第二取得側伝達特性である。
例えば、第二Ａ／Ｄコンバータ４４Ｑの出力がHDQ(f)である場合は、第二出力デジタルパターン取得部４２Ｑが、HDQ(f)/HD-Q(f)を第二出力デジタルパターンとして取得する。これが、第二入力アナログパターンをデジタル化した真の値といえる（HDQ(f)/HD-Q(f)×HD-Q(f) = HDQ(f)）。このように、第二出力デジタルパターン取得部４２Ｑには補正機能がある。なお、第二出力デジタルパターン取得部４２Ｑの補正機能を使用すること（HDQ(f)/HD-Q(f)を取得する）も、しないこと（HDQ(f)を取得する）も任意である。
第二入力端子４１Ｑが受けた第二入力アナログパターンは、第二入力アンプ４６Ｑ、第二入力フィルタ４８Ｑおよび第二Ａ／Ｄコンバータ４４Ｑにより第二出力デジタルパターンに変換される。
特性取得装置１は、本発明の各々の実施形態において異なる。以下、特性取得装置１について説明する。
第一の実施形態
図３は、第一の実施形態にかかる特性取得装置１の構成を示すブロック図である。第一の実施形態にかかる特性取得装置１は、任意信号発生器（アナログパターン生成装置）２とデジタイザ（デジタルパターン取得装置）４とに接続されている。さらに、特性取得装置１は、任意信号発生器２の特性を取得する。
第一の実施形態にかかる特性取得装置１は、第一伝達特性導出部１２、第二伝達特性導出部１４、伝達特性比導出部１６、伝達特性導出部１８を備える。
第一伝達特性導出部１２は、第一出力端子２９Ｉと第一入力端子４１Ｉとが接続されている場合に動作する。第一伝達特性導出部１２は、任意信号発生器２の第一入力デジタルパターン生成部２２Ｉ（補正機能を使用しない）から第一入力デジタルパターンを受ける。また、第一伝達特性導出部１２は、デジタイザ４の第一出力デジタルパターン取得部４２Ｉ（補正機能を使用しない）から第一出力デジタルパターンを受ける。この第一出力デジタルパターンは、第一入力アナログパターン（図２参照）が第一出力アナログパターン（図１参照）であるときの信号といえる。第一伝達特性導出部１２は、第一入力デジタルパターンを第一出力デジタルパターンに変換する第一伝達特性を導出する。
第二伝達特性導出部１４は、第二出力端子２９Ｑと第一入力端子４１Ｉとが接続されている場合に動作する。第二伝達特性導出部１４は、任意信号発生器２の第二入力デジタルパターン生成部２２Ｑ（補正機能を使用しない）から第二入力デジタルパターンを受ける。また、第二伝達特性導出部１４は、デジタイザ４の第一出力デジタルパターン取得部４２Ｉ（補正機能を使用しない）から第一出力デジタルパターンを受ける。この第一出力デジタルパターンは、第一入力アナログパターン（図２参照）が第二出力アナログパターン（図１参照）であるときの信号といえる。第二伝達特性導出部１４は、第二入力デジタルパターンを第一出力デジタルパターンに変換する第二伝達特性を導出する。
伝達特性比導出部１６は、第一伝達特性導出部１２から第一伝達特性を受け、第二伝達特性導出部１４から第二伝達特性を受ける。さらに、伝達特性比導出部１６は、第一伝達特性と第二伝達特性との比である伝達特性比を導出する。伝達特性比は、任意信号発生器２の特性といえる。
伝達特性導出部１８は、第一生成側伝達特性HA-I(f)に、伝達特性比導出部１６により導出された伝達特性比を乗じて、第二生成側伝達特性HA-Q(f)を導出する。第二生成側伝達特性HA-Q(f)は、第二入力デジタルパターン生成部２２Ｑに与えられ、第二入力デジタルパターン生成部２２Ｑの補正機能の使用の際に利用される。
次に、第一の実施形態の動作を説明する。
まず、第一出力端子２９Ｉと第一入力端子４１Ｉとを接続する。
図４は、第一出力端子２９Ｉと第一入力端子４１Ｉとが接続されている場合の第一の実施形態にかかる特性取得装置１の動作を説明するための図である。
任意信号発生器２の第一入力デジタルパターン生成部２２Ｉが第一入力デジタルパターンHSI(f)を出力する。なお、第一入力デジタルパターン生成部２２Ｉの補正機能は使用しないので、HSI(f)/HA-I(f)が出力されるわけではない。
第一入力デジタルパターンHSI(f)は、第一Ｄ／Ａコンバータ２４Ｉ、第一出力アンプ２６Ｉおよび第一出力フィルタ２８Ｉにより、第一出力アナログパターンに変換される。第一出力アナログパターンは、HSI(f)×HA-I(f)と表される。
第一出力アナログパターンは、第一出力端子２９Ｉから出力され、デジタイザ４の第一入力端子４１Ｉに第一入力アナログパターンとして入力される。
第一入力アナログパターンは、第一入力アンプ４６Ｉ、第一入力フィルタ４８Ｉおよび第一Ａ／Ｄコンバータ４４Ｉにより第一出力デジタルパターンに変換される。第一出力デジタルパターンHDI(f)は、HSI(f)×HA-I(f)×HD-I(f)と表される。第一出力デジタルパターン取得部４２Ｉは、第一出力デジタルパターンHSI(f)×HA-I(f)×HD-I(f)を取得する。なお、第一出力デジタルパターン取得部４２Ｉの補正機能は使用しないので、第一Ａ／Ｄコンバータ４４Ｉの出力をHD-I(f)で割ることを、第一出力デジタルパターン取得部４２Ｉはしない。
第一伝達特性導出部１２は、第一入力デジタルパターン生成部２２Ｉから第一入力デジタルパターンHSI(f)を受け、第一出力デジタルパターン取得部４２Ｉから第一出力デジタルパターンHDI(f)(=HSI(f)×HA-I(f)×HD-I(f))を受ける。さらに、第一伝達特性導出部１２は、第一入力デジタルパターンHSI(f)を第一出力デジタルパターンHDI(f)に変換する第一伝達特性を導出する。具体的には、第一出力デジタルパターンHDI(f)を第一入力デジタルパターンHSI(f)で割る。よって、第一伝達特性HII(f) = HDI(f)/HSI(f) = HA-I(f)×HD-I(f)である。
次に、第二出力端子２９Ｑと第一入力端子４１Ｉとを接続する。
図５は、第二出力端子２９Ｑと第一入力端子４１Ｉとが接続されている場合の第一の実施形態にかかる特性取得装置１の動作を説明するための図である。
任意信号発生器２の第二入力デジタルパターン生成部２２Ｑが第二入力デジタルパターンHSQ(f)を出力する。なお、第二入力デジタルパターン生成部２２Ｑの補正機能は使用しないので、HSQ(f)/HA-Q(f)が出力されるわけではない。
第二入力デジタルパターンHSQ(f)は、第二Ｄ／Ａコンバータ２４Ｑ、第二出力アンプ２６Ｑおよび第二出力フィルタ２８Ｑにより、第二出力アナログパターンに変換される。第二出力アナログパターンは、HSQ(f)×HA-Q(f)と表される。
第二出力アナログパターンは、第二出力端子２９Ｑから出力され、デジタイザ４の第一入力端子４１Ｉに第一入力アナログパターンとして入力される。
第一入力アナログパターンは、第一入力アンプ４６Ｉ、第一入力フィルタ４８Ｉおよび第一Ａ／Ｄコンバータ４４Ｉにより第一出力デジタルパターンに変換される。第一出力デジタルパターンHDI(f)は、HSQ(f)×HA-Q(f)×HD-I(f)と表される。第一出力デジタルパターン取得部４２Ｉは、第一出力デジタルパターンHSQ(f)×HA-Q(f)×HD-I(f)を取得する。なお、第一出力デジタルパターン取得部４２Ｉの補正機能は使用しないので、第一Ａ／Ｄコンバータ４４Ｉの出力をHD-I(f)で割ることを、第一出力デジタルパターン取得部４２Ｉはしない。
第二伝達特性導出部１４は、第二入力デジタルパターン生成部２２Ｑから第二入力デジタルパターンHSQ(f)を受け、第一出力デジタルパターン取得部４２Ｉから第一出力デジタルパターンHDI(f)(=HSQ(f)×HA-Q(f)×HD-I(f))を受ける。さらに、第二伝達特性導出部１４は、第二入力デジタルパターンHSQ(f)を第一出力デジタルパターンHDI(f)に変換する第二伝達特性を導出する。具体的には、第一出力デジタルパターンHDI(f)を第二入力デジタルパターンHSQ(f)で割る。よって、第二伝達特性HQI(f) = HDI(f)/HSQ(f) = HA-Q(f)×HD-I(f)である。
伝達特性比導出部１６は、第一伝達特性導出部１２から第一伝達特性HII(f)を受け、第二伝達特性導出部１４から第二伝達特性HQI(f)を受ける。さらに、伝達特性比導出部１６は、第一伝達特性と第二伝達特性との比である伝達特性比＝HQI(f)/HII(f)を導出する。なお、第二伝達特性HQI(f) = HA-Q(f)×HD-I(f)であり、第一伝達特性HII(f) = HA-I(f)×HD-I(f)であることから、伝達特性比は、HA-Q(f)／HA-I(f)となる。
伝達特性導出部１８は、伝達特性比導出部１６から伝達特性比を受ける。また、伝達特性導出部１８は、第一生成側伝達特性HA-I(f)を記録している。さらに、伝達特性導出部１８は、第一生成側伝達特性HA-I(f)に、伝達特性比導出部１６により導出された伝達特性比HA-Q(f)／HA-I(f)を乗じて、第二生成側伝達特性HA-Q(f)を導出する。第二生成側伝達特性HA-Q(f)は、第二入力デジタルパターン生成部２２Ｑに与えられる。
その後、任意信号発生器２を、特性取得装置１およびデジタイザ４から取り外して、第一出力アナログパターンおよび第二出力アナログパターンの生成に使用する。この際、第一入力デジタルパターン生成部２２Ｉの補正機能と、第二入力デジタルパターン生成部２２Ｑの補正機能とを使用する。
第一の実施形態によれば、任意信号発生器２における複数のＤ／Ａ変換経路間（すなわち、第一Ｄ／Ａコンバータ２４Ｉ、第一出力アンプ２６Ｉおよび第一出力フィルタ２８Ｉと、第二Ｄ／Ａコンバータ２４Ｑ、第二出力アンプ２６Ｑおよび第二出力フィルタ２８Ｑとの間）に発生する誤差（例えば、スキュー）を低減できる。
このことは、第二生成側伝達特性HA-Q(f)として予め測定されている値を使用する第一比較例と、第一の実施形態とを比較するとわかりやすい。
第一比較例のように、第一生成側伝達特性HA-I(f)および第二生成側伝達特性HA-Q(f)に予め測定されている値を使用する場合、第一生成側伝達特性HA-I(f)および第二生成側伝達特性HA-Q(f)に測定誤差が含まれることが避けられない。
例えば、測定された第一生成側伝達特性HA-I(f)が真値よりも大きく、測定された第二生成側伝達特性HA-Q(f)が真値よりも小さいとする。この場合、補正機能を使用して、第一出力アナログパターンと第二出力アナログパターンとを同じ大きさにしようとすると、第一出力アナログパターンが小さく、第二出力アナログパターンが大きくなってしまう。
ここで、第一の実施形態のように、伝達特性比に基づき、第二生成側伝達特性HA-Q(f)を導出した場合、測定された第一生成側伝達特性HA-I(f)には測定誤差があるものの（例えば、真値よりも大きい）、導出された第二生成側伝達特性HA-Q(f)もまた第一生成側伝達特性HA-I(f)と同程度の誤差を含む（例えば、真値よりも大きい）。よって、補正機能を使用して、第一出力アナログパターンと第二出力アナログパターンとを同じ大きさにしようとした場合、測定された第一生成側伝達特性HA-I(f)が真値よりも大きいと、第一出力アナログパターンと第二出力アナログパターンとは予定の値よりも小さくなる。しかし、第一出力アナログパターンと第二出力アナログパターンとを同じ大きさにできる。
第二の実施形態
図６は、第二の実施形態にかかる特性取得装置１の構成を示すブロック図である。第二の実施形態にかかる特性取得装置１は、任意信号発生器（アナログパターン生成装置）２とデジタイザ（デジタルパターン取得装置）４とに接続されている。さらに、特性取得装置１は、デジタイザ４の特性を取得する。
第二の実施形態にかかる特性取得装置１は、第一伝達特性導出部１１、第二伝達特性導出部１３、伝達特性比導出部１５、伝達特性導出部１７を備える。
第一伝達特性導出部１１は、第一出力端子２９Ｉと第一入力端子４１Ｉとが接続されている場合に動作する。第一伝達特性導出部１１は、任意信号発生器２の第一入力デジタルパターン生成部２２Ｉ（補正機能を使用しない）から第一入力デジタルパターンを受ける。また、第一伝達特性導出部１１は、デジタイザ４の第一出力デジタルパターン取得部４２Ｉ（補正機能を使用しない）から第一出力デジタルパターンを受ける。この第一出力デジタルパターンは、第一入力アナログパターン（図２参照）が第一出力アナログパターン（図１参照）であるときの信号といえる。第一伝達特性導出部１１は、第一入力デジタルパターンを第一出力デジタルパターンに変換する第一伝達特性を導出する。
第二伝達特性導出部１３は、第一出力端子２９Ｉと第二入力端子４１Ｑとが接続されている場合に動作する。第二伝達特性導出部１３は、任意信号発生器２の第一入力デジタルパターン生成部２２Ｉ（補正機能を使用しない）から第一入力デジタルパターンを受ける。また、第二伝達特性導出部１３は、デジタイザ４の第二出力デジタルパターン取得部４２Ｑ（補正機能を使用しない）から第二出力デジタルパターンを受ける。この第二出力デジタルパターンは、第二入力アナログパターン（図２参照）が第一出力アナログパターン（図１参照）であるときの信号といえる。第二伝達特性導出部１３は、第一入力デジタルパターンを第二出力デジタルパターンに変換する第二伝達特性を導出する。
伝達特性比導出部１５は、第一伝達特性導出部１１から第一伝達特性を受け、第二伝達特性導出部１３から第二伝達特性を受ける。さらに、伝達特性比導出部１５は、第一伝達特性と第二伝達特性との比である伝達特性比を導出する。伝達特性比は、デジタイザ４の特性といえる。
伝達特性導出部１７は、第一取得側伝達特性HD-I(f)に、伝達特性比導出部１５により導出された伝達特性比を乗じて、第二取得側伝達特性HD-Q(f)を導出する。第二取得側伝達特性HD-Q(f)は、第二出力デジタルパターン取得部４２Ｑに与えられ、第二出力デジタルパターン取得部４２Ｑの補正機能の使用の際に利用される。
次に、第二の実施形態の動作を説明する。
まず、第一出力端子２９Ｉと第一入力端子４１Ｉとを接続する。
図７は、第一出力端子２９Ｉと第一入力端子４１Ｉとが接続されている場合の第二の実施形態にかかる特性取得装置１の動作を説明するための図である。
任意信号発生器２の第一入力デジタルパターン生成部２２Ｉが第一入力デジタルパターンHSI(f)を出力する。なお、第一入力デジタルパターン生成部２２Ｉの補正機能は使用しないので、HSI(f)/HA-I(f)が出力されるわけではない。
第一入力デジタルパターンHSI(f)は、第一Ｄ／Ａコンバータ２４Ｉ、第一出力アンプ２６Ｉおよび第一出力フィルタ２８Ｉにより、第一出力アナログパターンに変換される。第一出力アナログパターンは、HSI(f)×HA-I(f)と表される。
第一出力アナログパターンは、第一出力端子２９Ｉから出力され、デジタイザ４の第一入力端子４１Ｉに第一入力アナログパターンとして入力される。
第一入力アナログパターンは、第一入力アンプ４６Ｉ、第一入力フィルタ４８Ｉおよび第一Ａ／Ｄコンバータ４４Ｉにより第一出力デジタルパターンに変換される。第一出力デジタルパターンHDI(f)は、HSI(f)×HA-I(f)×HD-I(f)と表される。第一出力デジタルパターン取得部４２Ｉは、第一出力デジタルパターンHSI(f)×HA-I(f)×HD-I(f)を取得する。なお、第一出力デジタルパターン取得部４２Ｉの補正機能は使用しないので、第一Ａ／Ｄコンバータ４４Ｉの出力をHD-I(f)で割ることを、第一出力デジタルパターン取得部４２Ｉはしない。
第一伝達特性導出部１１は、第一入力デジタルパターン生成部２２Ｉから第一入力デジタルパターンHSI(f)を受け、第一出力デジタルパターン取得部４２Ｉから第一出力デジタルパターンHDI(f)(=HSI(f)×HA-I(f)×HD-I(f))を受ける。さらに、第一伝達特性導出部１２は、第一入力デジタルパターンHSI(f)を第一出力デジタルパターンHDI(f)に変換する第一伝達特性を導出する。具体的には、第一出力デジタルパターンHDI(f)を第一入力デジタルパターンHSI(f)で割る。よって、第一伝達特性HII(f) = HDI(f)/HSI(f) = HA-I(f)×HD-I(f)である。
次に、第一出力端子２９Ｉと第二入力端子４１Ｑとを接続する。
図８は、第一出力端子２９Ｉと第二入力端子４１Ｑとが接続されている場合の第二の実施形態にかかる特性取得装置１の動作を説明するための図である。
任意信号発生器２の第一入力デジタルパターン生成部２２Ｉが第一入力デジタルパターンHSI(f)を出力する。なお、第一入力デジタルパターン生成部２２Ｉの補正機能は使用しないので、HSI(f)/HA-I(f)が出力されるわけではない。
第一入力デジタルパターンHSI(f)は、第一Ｄ／Ａコンバータ２４Ｉ、第一出力アンプ２６Ｉおよび第一出力フィルタ２８Ｉにより、第一出力アナログパターンに変換される。第一出力アナログパターンは、HSI(f)×HA-I(f)と表される。
第一出力アナログパターンは、第一出力端子２９Ｉから出力され、デジタイザ４の第二入力端子４１Ｑに第二入力アナログパターンとして入力される。
第二入力アナログパターンは、第二入力アンプ４６Ｑ、第二入力フィルタ４８Ｑおよび第二Ａ／Ｄコンバータ４４Ｑにより第二出力デジタルパターンに変換される。第二出力デジタルパターンHDQ(f)は、HSI(f)×HA-I(f)×HD-Q(f)と表される。第二出力デジタルパターン取得部４２Ｑは、第二出力デジタルパターンHSI(f)×HA-I(f)×HD-Q(f)を取得する。なお、第二出力デジタルパターン取得部４２Ｑの補正機能は使用しないので、第二Ａ／Ｄコンバータ４４Ｑの出力をHD-Q(f)で割ることを、第二出力デジタルパターン取得部４２Ｑはしない。
第二伝達特性導出部１３は、第一入力デジタルパターン生成部２２Ｉから第一入力デジタルパターンHSI(f)を受け、第二出力デジタルパターン取得部４２Ｑから第二出力デジタルパターンHDQ(f)(=HSI(f)×HA-I(f)×HD-Q(f))を受ける。さらに、第二伝達特性導出部１３は、第一入力デジタルパターンHSI(f)を第二出力デジタルパターンHDQ(f)に変換する第二伝達特性を導出する。具体的には、第二出力デジタルパターンHDQ(f)を第一入力デジタルパターンHSI(f)で割る。よって、第二伝達特性HIQ(f) = HDQ(f)/HSI(f) = HA-I(f)×HD-Q(f)である。
伝達特性比導出部１５は、第一伝達特性導出部１１から第一伝達特性HII(f)を受け、第二伝達特性導出部１３から第二伝達特性HIQ(f)を受ける。さらに、伝達特性比導出部１５は、第一伝達特性と第二伝達特性との比である伝達特性比＝HIQ(f)/HII(f)を導出する。なお、第二伝達特性HIQ(f) = HA-I(f)×HD-Q(f)であり、第一伝達特性HII(f) = HA-I(f)×HD-I(f)であることから、伝達特性比は、HD-Q(f)／HD-I(f)となる。
伝達特性導出部１７は、伝達特性比導出部１５から伝達特性比を受ける。また、伝達特性導出部１７は、第一取得側伝達特性HD-I(f)を記録している。さらに、伝達特性導出部１７は、第一取得側伝達特性HD-I(f)に、伝達特性比導出部１５により導出された伝達特性比HD-Q(f)／HD-I(f)を乗じて、第二取得側伝達特性HD-Q(f)を導出する。第二取得側伝達特性HD-Q(f)は、第二出力デジタルパターン取得部４２Ｑに与えられる。
その後、デジタイザ４を、特性取得装置１および任意信号発生器２から取り外して、第一入力アナログパターンおよび第二入力アナログパターンから第一出力デジタルパターンおよび第二出力デジタルパターンを取得するために使用する。この際、第一出力デジタルパターン取得部４２Ｉの補正機能と、第二出力デジタルパターン取得部４２Ｑの補正機能とを使用する。
第二の実施形態によれば、デジタイザ４における複数のＡ／Ｄ変換経路間（すなわち、第一入力アンプ４６Ｉ、第一入力フィルタ４８Ｉおよび第一Ａ／Ｄコンバータ４４Ｉと、第二入力アンプ４６Ｑ、第二入力フィルタ４８Ｑおよび第二Ａ／Ｄコンバータ４４Ｑとの間）に発生する誤差（例えば、スキュー）を低減できる。
このことは、第二取得側伝達特性HD-Q(f)として予め測定されている値を使用する第二比較例と、第二の実施形態とを比較するとわかりやすい。
第二比較例のように、第一取得側伝達特性HD-I(f)および第二取得側伝達特性HD-Q(f)に予め測定されている値を使用する場合、第一取得側伝達特性HD-I(f)および第二取得側伝達特性HD-Q(f)に測定誤差が含まれることが避けられない。
例えば、測定された第一取得側伝達特性HD-I(f)が真値よりも大きく、測定された第二取得側伝達特性HD-Q(f)が真値よりも小さいとする。ここで、補正機能を使用して、同じ大きさの第一入力アナログパターンと第二入力アナログパターンとから、同じ大きさの第一出力デジタルパターンと第二出力デジタルパターンとを得ようとしたとする。すると、第一出力デジタルパターンが小さく、第二出力デジタルパターンが大きくなってしまう。
ここで、第二の実施形態のように、伝達特性比に基づき、第二取得側伝達特性HD-Q(f)を導出した場合、測定された第一取得側伝達特性HD-I(f)には測定誤差があるものの（例えば、真値よりも大きい）、導出された第二取得側伝達特性HD-Q(f)もまた第一取得側伝達特性HD-I(f)と同程度の誤差を含む（例えば、真値よりも大きい）。よって、補正機能を使用して、同じ大きさの第一出力デジタルパターンと第二出力デジタルパターンとを得ようとした場合（ただし、第一入力アナログパターンと第二入力アナログパターンとが同じ大きさであるとする）、測定された第一取得側伝達特性HD-I(f)が真値よりも大きいと、第一出力デジタルパターンと第二出力デジタルパターンとは予定の値よりも小さくなる。しかし、第一出力デジタルパターンと第二出力デジタルパターンとを同じ大きさにできる。
第三の実施形態
図９は、第三の実施形態にかかる特性取得装置１の構成を示すブロック図である。第三の実施形態にかかる特性取得装置１は、任意信号発生器（アナログパターン生成装置）２とデジタイザ（デジタルパターン取得装置）４とに接続されている。さらに、特性取得装置１は、任意信号発生器２からデジタイザ４への伝送経路における遅延特性を取得する。
第三の実施形態にかかる特性取得装置１は、第一ストレート伝達特性導出部１０２、第一クロス伝達特性導出部１０４、第二ストレート伝達特性導出部１０６、第二クロス伝達特性導出部１０８、遅延特性導出部１１０、生成側伝達特性比導出部１１２、生成側伝達特性導出部１１４、取得側伝達特性比導出部１１６、取得側伝達特性導出部１１８を備える。
第一ストレート伝達特性導出部１０２は、第一出力端子２９Ｉと第一入力端子４１Ｉとが接続されている場合に動作する。第一ストレート伝達特性導出部１０２は、任意信号発生器２の第一入力デジタルパターン生成部２２Ｉ（補正機能を使用しない）から第一入力デジタルパターンを受ける。また、第一ストレート伝達特性導出部１０２は、デジタイザ４の第一出力デジタルパターン取得部４２Ｉ（補正機能を使用しない）から第一出力デジタルパターンを受ける。この第一出力デジタルパターンは、第一入力アナログパターン（図２参照）が第一出力アナログパターン（図１参照）であるときの信号といえる。第一ストレート伝達特性導出部１０２は、第一入力デジタルパターンを第一出力デジタルパターンに変換する第一ストレート伝達特性を導出する。
第一クロス伝達特性導出部１０４は、第一出力端子２９Ｉと第二入力端子４１Ｑとが接続されている場合に動作する。第一クロス伝達特性導出部１０４は、任意信号発生器２の第一入力デジタルパターン生成部２２Ｉ（補正機能を使用しない）から第一入力デジタルパターンを受ける。また、第一クロス伝達特性導出部１０４は、デジタイザ４の第二出力デジタルパターン取得部４２Ｑ（補正機能を使用しない）から第二出力デジタルパターンを受ける。この第二出力デジタルパターンは、第二入力アナログパターン（図２参照）が第一出力アナログパターン（図１参照）であるときの信号といえる。第一クロス伝達特性導出部１０４は、第一入力デジタルパターンを第二出力デジタルパターンに変換する第一クロス伝達特性を導出する。
第二ストレート伝達特性導出部１０６は、第二出力端子２９Ｑと第二入力端子４１Ｑとが接続されている場合に動作する。第二ストレート伝達特性導出部１０６は、任意信号発生器２の第二入力デジタルパターン生成部２２Ｑ（補正機能を使用しない）から第二入力デジタルパターンを受ける。また、第二ストレート伝達特性導出部１０６は、デジタイザ４の第二出力デジタルパターン取得部４２Ｑ（補正機能を使用しない）から第二出力デジタルパターンを受ける。この第二出力デジタルパターンは、第二入力アナログパターン（図２参照）が第二出力アナログパターン（図１参照）であるときの信号といえる。第二ストレート伝達特性導出部１０６は、第二入力デジタルパターンを第二出力デジタルパターンに変換する第二ストレート伝達特性を導出する。
第二クロス伝達特性導出部１０８は、第二出力端子２９Ｑと第一入力端子４１Ｉとが接続されている場合に動作する。第二クロス伝達特性導出部１０８は、任意信号発生器２の第二入力デジタルパターン生成部２２Ｑ（補正機能を使用しない）から第二入力デジタルパターンを受ける。また、第二クロス伝達特性導出部１０８は、デジタイザ４の第一出力デジタルパターン取得部４２Ｉ（補正機能を使用しない）から第一出力デジタルパターンを受ける。この第一出力デジタルパターンは、第一入力アナログパターン（図２参照）が第二出力アナログパターン（図１参照）であるときの信号といえる。第二クロス伝達特性導出部１０８は、第二入力デジタルパターンを第一出力デジタルパターンに変換する第二伝達特性を導出する。
遅延特性導出部１１０は、第一ストレート伝達特性、第一クロス伝達特性、第二ストレート伝達特性および第二クロス伝達特性に基づき、遅延特性を導出する。なお、遅延特性導出部１１０は、第一ストレート伝達特性を第一ストレート伝達特性導出部１０２から、第一クロス伝達特性を第一クロス伝達特性導出部１０４から、第二ストレート伝達特性を第二ストレート伝達特性導出部１０６から、第二クロス伝達特性を第二クロス伝達特性導出部１０８から取得する。
ここで、遅延特性について説明する。
第一出力端子２９Ｉと第一入力端子４１Ｉとが接続されている状態における第一Ａ／Ｄコンバータ４４Ｉによる遅延時間をt1(f)とする。すると、第二出力端子２９Ｑと第二入力端子４１Ｑとが接続されている状態における第二Ａ／Ｄコンバータ４４Ｑによる遅延時間もまたt1(f)である。
ここで、第二出力端子２９Ｑと第一入力端子４１Ｉとが接続されている状態における第一Ａ／Ｄコンバータ４４Ｉによる遅延時間t2(f)は本来t1(f)と等しいはずである。また、第一出力端子２９Ｉと第二入力端子４１Ｑとが接続されている状態における第二Ａ／Ｄコンバータ４４Ｑによる遅延時間もまたt2(f)であり、本来t1(f)と等しいはずである。
しかし、第一Ｄ／Ａコンバータ２４Ｉおよび第二Ｄ／Ａコンバータ２４Ｑにおいて使用されるサンプリング周波数と、第一Ａ／Ｄコンバータ４４Ｉおよび第二Ａ／Ｄコンバータ４４Ｑにおいて使用されるサンプリング周波数との違いなどにより、t2(f)とt1(f)とが異なる。t2(f)とt1(f)とが異なることを表す量を遅延特性と呼ぶ。
遅延特性導出部１１０は、TD(f)
= t2(f)-t1(f)をＳパラメータ（周波数特性）で表したHTD(f)を遅延特性として導出する。HTD(f)は、下記の式（１）のようにして導出することができる。
Figure 2007288463
ただし、PTD(f)は、下記の式（２）のようにして導出できる。
Figure 2007288463
ただし、HII(f)は第一ストレート伝達特性、HIQ(f)は第一クロス伝達特性、HQQ(f)は第二ストレート伝達特性、HQI(f)は第二クロス伝達特性である。
遅延特性導出部１１０は、第一ストレート伝達特性HII(f)、第一クロス伝達特性HIQ(f)、第二ストレート伝達特性HQQ(f)、第二クロス伝達特性HQI(f)を式（２）に代入してPTD(f)を導出する。さらに、遅延特性導出部１１０は、導出したPTD(f)を式（１）に代入して遅延特性HTD(f)を導出する。
なお、式（１）のように遅延特性が表されることの証明は後述する。
生成側伝達特性比導出部１１２は、第二クロス伝達特性HQI(f)を第二クロス伝達特性導出部１０８から、第一ストレート伝達特性HII(f)を第一ストレート伝達特性導出部１０２から受ける。また、生成側伝達特性比導出部１１２は、遅延特性HTD(f)を遅延特性導出部１１０から受ける。さらに、生成側伝達特性比導出部１１２は、第二クロス伝達特性HQI(f)を、第一ストレート伝達特性HII(f)と遅延特性HTD(f)との積で割った生成側伝達特性比を導出する。
生成側伝達特性導出部１１４は、第一生成側伝達特性HA-I(f)に、生成側伝達特性比導出部１１２により導出された生成側伝達特性比を乗じて、第二生成側伝達特性HA-Q(f)を導出する。第二生成側伝達特性HA-Q(f)は、第二入力デジタルパターン生成部２２Ｑに与えられ、第二入力デジタルパターン生成部２２Ｑの補正機能の使用の際に利用される。
取得側伝達特性比導出部１１６は、第一クロス伝達特性HIQ(f)を第一クロス伝達特性導出部１０４から、第一ストレート伝達特性HII(f)を第一ストレート伝達特性導出部１０２から受ける。また、取得側伝達特性比導出部１１６は、遅延特性HTD(f)を遅延特性導出部１１０から受ける。さらに、取得側伝達特性比導出部１１６は、第一クロス伝達特性HIQ(f)を、第一ストレート伝達特性HII(f)と遅延特性HTD(f)との積で割った取得側伝達特性比を導出する。
取得側伝達特性導出部１１８は、第一取得側伝達特性HD-I(f)に、取得側伝達特性比導出部１１６により導出された取得側伝達特性比を乗じて、第二取得側伝達特性HD-Q(f)を導出する。第二取得側伝達特性HD-Q(f)は、第二出力デジタルパターン取得部４２Ｑに与えられ、第二出力デジタルパターン取得部４２Ｑの補正機能の使用の際に利用される。
次に、第三の実施形態の動作を説明する。
まず、第一出力端子２９Ｉと第一入力端子４１Ｉとを接続し、さらに第二出力端子２９Ｑと第二入力端子４１Ｑとを接続する。
図１０は、第一出力端子２９Ｉ（第二出力端子２９Ｑ）と第一入力端子４１Ｉ（第二入力端子４１Ｑ）とが接続されている場合の第三の実施形態にかかる特性取得装置１の動作を説明するための図である。
任意信号発生器２の第一入力デジタルパターン生成部２２Ｉが第一入力デジタルパターンHSI(f)を出力する。なお、第一入力デジタルパターン生成部２２Ｉの補正機能は使用しないので、HSI(f)/HA-I(f)が出力されるわけではない。
第一入力デジタルパターンHSI(f)は、第一Ｄ／Ａコンバータ２４Ｉ、第一出力アンプ２６Ｉおよび第一出力フィルタ２８Ｉにより、第一出力アナログパターンに変換される。第一出力アナログパターンは、HSI(f)×HA-I(f)と表される。
第一出力アナログパターンは、第一出力端子２９Ｉから出力され、デジタイザ４の第一入力端子４１Ｉに第一入力アナログパターンとして入力される。
第一入力アナログパターンは、第一入力アンプ４６Ｉ、第一入力フィルタ４８Ｉおよび第一Ａ／Ｄコンバータ４４Ｉにより第一出力デジタルパターンに変換される。第一出力デジタルパターンHDI(f)は、HSI(f)×HA-I(f)×HD-I(f)と表される。第一出力デジタルパターン取得部４２Ｉは、第一出力デジタルパターンHSI(f)×HA-I(f)×HD-I(f)を取得する。なお、第一出力デジタルパターン取得部４２Ｉの補正機能は使用しないので、第一Ａ／Ｄコンバータ４４Ｉの出力をHD-I(f)で割ることを、第一出力デジタルパターン取得部４２Ｉはしない。
第一ストレート伝達特性導出部１０２は、第一入力デジタルパターン生成部２２Ｉから第一入力デジタルパターンHSI(f)を受け、第一出力デジタルパターン取得部４２Ｉから第一出力デジタルパターンHDI(f)(=HSI(f)×HA-I(f)×HD-I(f))を受ける。さらに、第一ストレート伝達特性導出部１０２は、第一入力デジタルパターンHSI(f)を第一出力デジタルパターンHDI(f)に変換する第一ストレート伝達特性を導出する。具体的には、第一出力デジタルパターンHDI(f)を第一入力デジタルパターンHSI(f)で割る。よって、第一ストレート伝達特性HII(f) = HDI(f)/HSI(f) = HA-I(f)×HD-I(f)である。
任意信号発生器２の第二入力デジタルパターン生成部２２Ｑが第二入力デジタルパターンHSQ(f)を出力する。なお、第二入力デジタルパターン生成部２２Ｑの補正機能は使用しないので、HSQ(f)/HA-Q(f)が出力されるわけではない。
第二入力デジタルパターンHSQ(f)は、第二Ｄ／Ａコンバータ２４Ｑ、第二出力アンプ２６Ｑおよび第二出力フィルタ２８Ｑにより、第二出力アナログパターンに変換される。第二出力アナログパターンは、HSQ(f)×HA-Q(f)と表される。
第二出力アナログパターンは、第二出力端子２９Ｑから出力され、デジタイザ４の第二入力端子４１Ｑに第二入力アナログパターンとして入力される。
第二入力アナログパターンは、第二入力アンプ４６Ｑ、第二入力フィルタ４８Ｑおよび第二Ａ／Ｄコンバータ４４Ｑにより第二出力デジタルパターンに変換される。第二出力デジタルパターンHDQ(f)は、HSQ(f)×HA-Q(f)×HD-Q(f)と表される。第二出力デジタルパターン取得部４２Ｑは、第二出力デジタルパターンHSQ(f)×HA-Q(f)×HD-Q(f)を取得する。なお、第二出力デジタルパターン取得部４２Ｑの補正機能は使用しないので、第二Ａ／Ｄコンバータ４４Ｑの出力をHD-Q(f)で割ることを、第二出力デジタルパターン取得部４２Ｑはしない。
第二ストレート伝達特性導出部１０６は、第二入力デジタルパターン生成部２２Ｑから第二入力デジタルパターンHSQ(f)を受け、第二出力デジタルパターン取得部４２Ｑから第二出力デジタルパターンHDQ(f)(=HSQ(f)×HA-Q(f)×HD-Q(f))を受ける。さらに、第二ストレート伝達特性導出部１０６は、第二入力デジタルパターンHSQ(f)を第二出力デジタルパターンHDQ(f)に変換する第二ストレート伝達特性を導出する。具体的には、第二出力デジタルパターンHDQ(f)を第二入力デジタルパターンHSQ(f)で割る。よって、第二ストレート伝達特性HQQ(f) = HDQ(f)/HSQ(f) = HA-Q(f)×HD-Q(f)である。
次に、第一出力端子２９Ｉと第二入力端子４１Ｑとを接続し、さらに第二出力端子２９Ｑと第一入力端子４１Ｉとを接続する。
図１１は、第一出力端子２９Ｉ（第二出力端子２９Ｑ）と第二入力端子４１Ｑ（第一入力端子４１Ｉ）とが接続されている場合の第三の実施形態にかかる特性取得装置１の動作を説明するための図である。
任意信号発生器２の第一入力デジタルパターン生成部２２Ｉが第一入力デジタルパターンHSI(f)を出力する。なお、第一入力デジタルパターン生成部２２Ｉの補正機能は使用しないので、HSI(f)/HA-I(f)が出力されるわけではない。
第一入力デジタルパターンHSI(f)は、第一Ｄ／Ａコンバータ２４Ｉ、第一出力アンプ２６Ｉおよび第一出力フィルタ２８Ｉにより、第一出力アナログパターンに変換される。第一出力アナログパターンは、HSI(f)×HA-I(f)と表される。
第一出力アナログパターンは、第一出力端子２９Ｉから出力され、デジタイザ４の第二入力端子４１Ｑに第二入力アナログパターンとして入力される。
第二入力アナログパターンは、第二入力アンプ４６Ｑ、第二入力フィルタ４８Ｑおよび第二Ａ／Ｄコンバータ４４Ｑにより第二出力デジタルパターンに変換される。第二出力デジタルパターンHDQ(f)は、HSI(f)×HA-I(f)×HD-Q(f)と表される。第二出力デジタルパターン取得部４２Ｑは、第二出力デジタルパターンHSI(f)×HA-I(f)×HD-Q(f)を取得する。なお、第二出力デジタルパターン取得部４２Ｑの補正機能は使用しないので、第二Ａ／Ｄコンバータ４４Ｑの出力をHD-Q(f)で割ることを、第二出力デジタルパターン取得部４２Ｑはしない。
第一クロス伝達特性導出部１０４は、第一入力デジタルパターン生成部２２Ｉから第一入力デジタルパターンHSI(f)を受け、第二出力デジタルパターン取得部４２Ｑから第二出力デジタルパターンHDQ(f)(=HSI(f)×HA-I(f)×HD-Q(f))を受ける。さらに、第一クロス伝達特性導出部１０４は、第一入力デジタルパターンHSI(f)を第二出力デジタルパターンHDQ(f)に変換する第一クロス伝達特性を導出する。具体的には、第二出力デジタルパターンHDQ(f)を第一入力デジタルパターンHSI(f)で割る。よって、第一クロス伝達特性HIQ(f) = HDQ(f)/HSI(f) = HA-I(f)×HD-Q(f)である。
任意信号発生器２の第二入力デジタルパターン生成部２２Ｑが第二入力デジタルパターンHSQ(f)を出力する。なお、第二入力デジタルパターン生成部２２Ｑの補正機能は使用しないので、HSQ(f)/HA-Q(f)が出力されるわけではない。
第二入力デジタルパターンHSQ(f)は、第二Ｄ／Ａコンバータ２４Ｑ、第二出力アンプ２６Ｑおよび第二出力フィルタ２８Ｑにより、第二出力アナログパターンに変換される。第二出力アナログパターンは、HSQ(f)×HA-Q(f)と表される。
第二出力アナログパターンは、第二出力端子２９Ｑから出力され、デジタイザ４の第一入力端子４１Ｉに第一入力アナログパターンとして入力される。
第一入力アナログパターンは、第一入力アンプ４６Ｉ、第一入力フィルタ４８Ｉおよび第一Ａ／Ｄコンバータ４４Ｉにより第一出力デジタルパターンに変換される。第一出力デジタルパターンHDI(f)は、HSQ(f)×HA-Q(f)×HD-I(f)と表される。第一出力デジタルパターン取得部４２Ｉは、第一出力デジタルパターンHSQ(f)×HA-Q(f)×HD-I(f)を取得する。なお、第一出力デジタルパターン取得部４２Ｉの補正機能は使用しないので、第一Ａ／Ｄコンバータ４４Ｉの出力をHD-I(f)で割ることを、第一出力デジタルパターン取得部４２Ｉはしない。
第二クロス伝達特性導出部１０８は、第二入力デジタルパターン生成部２２Ｑから第二入力デジタルパターンHSQ(f)を受け、第一出力デジタルパターン取得部４２Ｉから第一出力デジタルパターンHDI(f)(=HSQ(f)×HA-Q(f)×HD-I(f))を受ける。さらに、第二クロス伝達特性導出部１０８は、第二入力デジタルパターンHSQ(f)を第一出力デジタルパターンHDI(f)に変換する第二クロス伝達特性を導出する。具体的には、第一出力デジタルパターンHDI(f)を第二入力デジタルパターンHSQ(f)で割る。よって、第二伝達特性HQI(f) = HDI(f)/HSQ(f) = HA-Q(f)×HD-I(f)である。
遅延特性導出部１１０は、第一ストレート伝達特性HII(f)を第一ストレート伝達特性導出部１０２から、第一クロス伝達特性HIQ(f)を第一クロス伝達特性導出部１０４から、第二ストレート伝達特性HQQ(f)を第二ストレート伝達特性導出部１０６から、第二クロス伝達特性HQI(f)を第二クロス伝達特性導出部１０８から取得する。
さらに、遅延特性導出部１１０は、第一ストレート伝達特性HII(f)、第一クロス伝達特性HIQ(f)、第二ストレート伝達特性HQQ(f)、第二クロス伝達特性HQI(f)を式（２）に代入してPTD(f)を導出する。しかも、遅延特性導出部１１０は、導出したPTD(f)を式（１）に代入して遅延特性HTD(f)を導出する。
生成側伝達特性比導出部１１２は、第一ストレート伝達特性導出部１０２から第一ストレート伝達特性HII(f)を受け、第二クロス伝達特性導出部１０８から第二クロス伝達特性HQI(f)を受ける。また、生成側伝達特性比導出部１１２は、遅延特性HTD(f)を遅延特性導出部１１０から受ける。さらに、生成側伝達特性比導出部１１２は、第二クロス伝達特性HQI(f)を、第一ストレート伝達特性HII(f)と遅延特性HTD(f)との積で割った生成側伝達特性比を導出する。
なお、第二クロス伝達特性HQI(f)
= HA-Q(f)×HD-I(f)であり、第一ストレート伝達特性HII(f) = HA-I(f)×HD-I(f)であることから、TD(f) = 0であれば、HQI(f)/HII(f)
= HA-Q(f)/HA-I(f)となる。しかし、TD(f) = 0では無いため、生成側伝達特性比HA-Q(f)/HA-I(f) = HQI(f)/(HII(f)×HTD(f))となる。
生成側伝達特性導出部１１４は、生成側伝達特性比導出部１１２から生成側伝達特性比を受ける。また、生成側伝達特性導出部１１４は、第一生成側伝達特性HA-I(f)を記録している。さらに、生成側伝達特性導出部１１４は、第一生成側伝達特性HA-I(f)に、生成側伝達特性比導出部１１２により導出された生成側伝達特性比HA-Q(f)／HA-I(f)を乗じて、第二生成側伝達特性HA-Q(f)を導出する。第二生成側伝達特性HA-Q(f)は、第二入力デジタルパターン生成部２２Ｑに与えられる。
取得側伝達特性比導出部１１６は、第一ストレート伝達特性導出部１０２から第一ストレート伝達特性HII(f)を受け、第一クロス伝達特性導出部１０４から第一クロス伝達特性HIQ(f)を受ける。また、取得側伝達特性比導出部１１６は、遅延特性HTD(f)を遅延特性導出部１１０から受ける。さらに、取得側伝達特性比導出部１１６は、第一クロス伝達特性HIQ(f)を、第一ストレート伝達特性HII(f)と遅延特性HTD(f)との積で割った取得側伝達特性比を導出する。
なお、第一クロス伝達特性HIQ(f)
= HA-I(f)×HD-Q(f)であり、第一ストレート伝達特性HII(f) = HA-I(f)×HD-I(f)であることから、TD(f) = 0であれば、HIQ(f)/HII(f)
= HD-Q(f)/HD-I(f)となる。しかし、TD(f) = 0では無いため、取得側伝達特性比HD-Q(f)/HD-I(f) = HIQ(f)/(HII(f)×HTD(f))となる。
取得側伝達特性導出部１１８は、取得側伝達特性比導出部１１６から取得側伝達特性比を受ける。また、取得側伝達特性導出部１１８は、第一取得側伝達特性HD-I(f)を記録している。さらに、取得側伝達特性導出部１１８は、第一取得側伝達特性HD-I(f)に、取得側伝達特性比導出部１１６により導出された取得側伝達特性比HD-Q(f)/HD-I(f)を乗じて、第二取得側伝達特性HD-Q(f)を導出する。第二取得側伝達特性HD-Q(f)は、第二出力デジタルパターン取得部４２Ｑに与えられる。
その後、任意信号発生器２を、特性取得装置１およびデジタイザ４から取り外して、第一出力アナログパターンおよび第二出力アナログパターンの生成に使用する。この際、第一入力デジタルパターン生成部２２Ｉの補正機能と、第二入力デジタルパターン生成部２２Ｑの補正機能とを使用する。
また、デジタイザ４を、特性取得装置１および任意信号発生器２から取り外して、第一入力アナログパターンおよび第二入力アナログパターンから第一出力デジタルパターンおよび第二出力デジタルパターンを取得するために使用する。この際、第一出力デジタルパターン取得部４２Ｉの補正機能と、第二出力デジタルパターン取得部４２Ｑの補正機能とを使用する。
第三の実施形態によれば、第一の実施形態および第二の実施形態と同様の効果を奏する。しかも、遅延特性HTD(f)を考慮したより正確な誤差低減が可能となる。
また、上記の実施形態は、以下のようにして実現できる。ＣＰＵ、ハードディスク、メディア（フロッピー（登録商標）ディスク、ＣＤ−ＲＯＭなど）読み取り装置を備えたコンピュータに、上記の各部分（例えば、特性取得装置１）の機能を実現するプログラムを記録したメディアを読み取らせて、ハードディスクにインストールする。このような方法でも、上記の機能を実現できる。
[式（１）のように遅延特性が表されることの証明]
まず、以下のように記号を定義する。
tA-I： 第一Ｄ／Ａコンバータ２４Ｉ、第一出力アンプ２６Ｉおよび第一出力フィルタ２８Ｉの処理にかかる時間
tA-Q： 第二Ｄ／Ａコンバータ２４Ｑ、第二出力アンプ２６Ｑおよび第二出力フィルタ２８Ｑの処理にかかる時間
tD-I： 第一入力アンプ４６Ｉおよび第一入力フィルタ４８Ｉの処理にかかる時間
tD-Q： 第二入力アンプ４６Ｑおよび第二入力フィルタ４８Ｑの処理にかかる時間
なお、tA-I、tA-Q、tD-IおよびtD-Qは入力の周波数fの関数である。
TII： 第一出力端子２９Ｉと第一入力端子４１Ｉとが接続されている状態の、第一入力デジタルパターンの生成から第一出力デジタルパターンの取得までの時間
TIQ： 第一出力端子２９Ｉと第二入力端子４１Ｑとが接続されている状態の、第一入力デジタルパターンの生成から第二出力デジタルパターンの取得までの時間
TQI： 第二出力端子２９Ｑと第一入力端子４１Ｉとが接続されている状態の、第二入力デジタルパターンの生成から第一出力デジタルパターンの取得までの時間
TQQ： 第二出力端子２９Ｑと第二入力端子４１Ｑとが接続されている状態の、第二入力デジタルパターンの生成から第二出力デジタルパターンの取得までの時間
また、t1(f)、t2(f)の定義は前述の通りである。t1(f)をt1、t2(f)をt2と記載する。
すると、
TII = tA-I+tD-I+ t1
TIQ = tA-I+tD-Q+ t2
TQI = tA-Q+tD-I+ t2
TQQ = tA-Q+tD-Q+ t1
となる。
よって、
TD(f) = t2-t1 = ((TIQ+TQI)-(TII+TQQ))/2 （３）
となる。
ここで、TII、TIQ、TQIおよびTQQをＳパラメータで表したものが、第一ストレート伝達特性HII(f)、第一クロス伝達特性HIQ(f)、第二クロス伝達特性HQI(f)および第二ストレート伝達特性HQQ(f)となる。
式（３）において、TII、TIQ、TQIおよびTQQをそれぞれHII(f)、HIQ(f)、HQI(f)およびHQQ(f)に変換し、加算を乗算に、減算を除算に置き換えると、TD(f)を位相差PTD(f)に変換することができる。すると、PTD(f)を導出した式（２）が得られる。
また、位相差PTD(f)をＳパラメータに変換することにより、HTD(f)を導出した式（１）が得られる。
本発明の実施形態にかかる任意信号発生器（アナログパターン生成装置）２の構成を示すブロック図である。 本発明の実施形態にかかるデジタイザ（デジタルパターン取得装置）４の構成を示すブロック図である。 第一の実施形態にかかる特性取得装置１の構成を示すブロック図である。 第一出力端子２９Ｉと第一入力端子４１Ｉとが接続されている場合の第一の実施形態にかかる特性取得装置１の動作を説明するための図である。 第二出力端子２９Ｑと第一入力端子４１Ｉとが接続されている場合の第一の実施形態にかかる特性取得装置１の動作を説明するための図である。 第二の実施形態にかかる特性取得装置１の構成を示すブロック図である。 第一出力端子２９Ｉと第一入力端子４１Ｉとが接続されている場合の第二の実施形態にかかる特性取得装置１の動作を説明するための図である。 第一出力端子２９Ｉと第二入力端子４１Ｑとが接続されている場合の第二の実施形態にかかる特性取得装置１の動作を説明するための図である。 第三の実施形態にかかる特性取得装置１の構成を示すブロック図である。 第一出力端子２９Ｉ（第二出力端子２９Ｑ）と第一入力端子４１Ｉ（第二入力端子４１Ｑ）とが接続されている場合の第三の実施形態にかかる特性取得装置１の動作を説明するための図である。 第一出力端子２９Ｉ（第二出力端子２９Ｑ）と第二入力端子４１Ｑ（第一入力端子４１Ｉ）とが接続されている場合の第三の実施形態にかかる特性取得装置１の動作を説明するための図である。
符号の説明
２ 任意信号発生器（アナログパターン生成装置）
４ デジタイザ（デジタルパターン取得装置）
１ 特性取得装置
１２ 第一伝達特性導出部
１４ 第二伝達特性導出部
１６ 伝達特性比導出部
１８ 伝達特性導出部
１１ 第一伝達特性導出部
１３ 第二伝達特性導出部
１５ 伝達特性比導出部
１７ 伝達特性導出部
１０２ 第一ストレート伝達特性導出部
１０４ 第一クロス伝達特性導出部
１０６ 第二ストレート伝達特性導出部
１０８ 第二クロス伝達特性導出部
１１０ 遅延特性導出部
１１２ 生成側伝達特性比導出部
１１４ 生成側伝達特性導出部
１１６ 取得側伝達特性比導出部
１１８ 取得側伝達特性導出部
HII(f) 第一ストレート伝達特性（第一伝達特性）
HIQ(f) 第一クロス伝達特性（第二伝達特性）
HQQ(f) 第二ストレート伝達特性
HQI(f) 第二クロス伝達特性（第二伝達特性）
HA-I(f) 第一生成側伝達特性
HA-Q(f) 第二生成側伝達特性
HD-I(f) 第一取得側伝達特性
HD-Q(f) 第二取得側伝達特性

Claims (15)

  1. アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置の特性を取得する特性取得装置であって、
    （１）前記アナログパターン生成装置が、
    第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものであり、
    （２）前記デジタルパターン取得装置が、
    入力アナログパターンを出力デジタルパターンに変換するものであり、
    （３）前記特性取得装置が、
    前記第一入力デジタルパターンを、前記入力アナログパターンが前記第一出力アナログパターンであるときの前記出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出手段と、
    前記第二入力デジタルパターンを、前記入力アナログパターンが前記第二出力アナログパターンであるときの前記出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出手段と、
    前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する伝達特性比導出手段と、
    を備えた特性取得装置。
  2. 請求項１に記載の特性取得装置であって、
    前記第一入力デジタルパターンを前記第一出力アナログパターンに変換する第一生成側伝達特性に、前記伝達特性比を乗じて、前記第二入力デジタルパターンを前記第二出力アナログパターンに変換する第二生成側伝達特性を導出する伝達特性導出手段、
    を備えた特性取得装置。
  3. アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記デジタルパターン取得装置の特性を取得する特性取得装置であって、
    （１）前記アナログパターン生成装置が、
    入力デジタルパターンを出力アナログパターンに変換するものであり、
    （２）前記デジタルパターン取得装置が、
    第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものであり、
    （３）前記特性取得装置が、
    前記入力デジタルパターンを、前記第一入力アナログパターンが前記出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出手段と、
    前記入力デジタルパターンを、前記第二入力アナログパターンが前記出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出手段と、
    前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する伝達特性比導出手段と、
    を備えた特性取得装置。
  4. 請求項３に記載の特性取得装置であって、
    前記第一入力アナログパターンを前記第一出力デジタルパターンに変換する第一取得側伝達特性に、前記伝達特性比を乗じて、前記第二入力アナログパターンを前記第二出力デジタルパターンに変換する第二取得側伝達特性を導出する伝達特性導出手段、
    を備えた特性取得装置。
  5. アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置から前記デジタルパターン取得装置への伝送経路における遅延特性を取得する特性取得装置であって、
    （１）前記アナログパターン生成装置が、
    第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものであり、
    （２）前記デジタルパターン取得装置が、
    第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものであり、
    （３）前記特性取得装置が、
    前記第一入力デジタルパターンを、前記第一入力アナログパターンが前記第一出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一ストレート伝達特性を導出する第一ストレート伝達特性導出手段と、
    前記第一入力デジタルパターンを、前記第二入力アナログパターンが前記第一出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第一クロス伝達特性を導出する第一クロス伝達特性導出手段と、
    前記第二入力デジタルパターンを、前記第二入力アナログパターンが前記第二出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二ストレート伝達特性を導出する第二ストレート伝達特性導出手段と、
    前記第二入力デジタルパターンを、前記第一入力アナログパターンが前記第二出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第二クロス伝達特性を導出する第二クロス伝達特性導出手段と、
    前記第一ストレート伝達特性、前記第一クロス伝達特性、前記第二ストレート伝達特性および前記第二クロス伝達特性に基づき、前記遅延特性を導出する遅延特性導出手段と、
    を備えた特性取得装置。
  6. 請求項５に記載の特性取得装置であって、
    前記第二クロス伝達特性を、前記第一ストレート伝達特性と前記遅延特性との積で割った生成側伝達特性比を導出する生成側伝達特性比導出手段、
    を備えた特性取得装置。
  7. 請求項６に記載の特性取得装置であって、
    前記第一入力デジタルパターンを前記第一出力アナログパターンに変換する第一生成側伝達特性に、前記生成側伝達特性比を乗じて、前記第二入力デジタルパターンを前記第二出力アナログパターンに変換する第二生成側伝達特性を導出する生成側伝達特性導出手段、
    を備えた特性取得装置。
  8. 請求項５に記載の特性取得装置であって、
    前記第一クロス伝達特性を、前記第一ストレート伝達特性と前記遅延特性との積で割った取得側伝達特性比を導出する取得側伝達特性比導出手段、
    を備えた特性取得装置。
  9. 請求項８に記載の特性取得装置であって、
    前記第一入力アナログパターンを前記第一出力デジタルパターンに変換する第一取得側伝達特性に、前記取得側伝達特性比を乗じて、前記第二入力アナログパターンを前記第二出力デジタルパターンに変換する第二取得側伝達特性を導出する取得側伝達特性導出手段、
    を備えた特性取得装置。
  10. アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置の特性を取得する特性取得方法であって、
    （１）前記アナログパターン生成装置が、
    第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものであり、
    （２）前記デジタルパターン取得装置が、
    入力アナログパターンを出力デジタルパターンに変換するものであり、
    （３）前記特性取得方法が、
    前記第一入力デジタルパターンを、前記入力アナログパターンが前記第一出力アナログパターンであるときの前記出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出工程と、
    前記第二入力デジタルパターンを、前記入力アナログパターンが前記第二出力アナログパターンであるときの前記出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出工程と、
    前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する伝達特性比導出工程と、
    を備えた特性取得方法。
  11. アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記デジタルパターン取得装置の特性を取得する特性取得方法であって、
    （１）前記アナログパターン生成装置が、
    入力デジタルパターンを出力アナログパターンに変換するものであり、
    （２）前記デジタルパターン取得装置が、
    第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものであり、
    （３）前記特性取得方法が、
    前記入力デジタルパターンを、前記第一入力アナログパターンが前記出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出工程と、
    前記入力デジタルパターンを、前記第二入力アナログパターンが前記出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出工程と、
    前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する伝達特性比導出工程と、
    を備えた特性取得方法。
  12. アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置から前記デジタルパターン取得装置への伝送経路における遅延特性を取得する特性取得方法であって、
    （１）前記アナログパターン生成装置が、
    第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものであり、
    （２）前記デジタルパターン取得装置が、
    第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものであり、
    （３）前記特性取得方法が、
    前記第一入力デジタルパターンを、前記第一入力アナログパターンが前記第一出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一ストレート伝達特性を導出する第一ストレート伝達特性導出工程と、
    前記第一入力デジタルパターンを、前記第二入力アナログパターンが前記第一出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第一クロス伝達特性を導出する第一クロス伝達特性導出工程と、
    前記第二入力デジタルパターンを、前記第二入力アナログパターンが前記第二出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二ストレート伝達特性を導出する第二ストレート伝達特性導出工程と、
    前記第二入力デジタルパターンを、前記第一入力アナログパターンが前記第二出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第二クロス伝達特性を導出する第二クロス伝達特性導出工程と、
    前記第一ストレート伝達特性、前記第一クロス伝達特性、前記第二ストレート伝達特性および前記第二クロス伝達特性に基づき、前記遅延特性を導出する遅延特性導出工程と、
    を備えた特性取得方法。
  13. アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置の特性を取得する特性取得処理をコンピュータに実行させるためのプログラムであって、
    （１）前記アナログパターン生成装置が、
    第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものであり、
    （２）前記デジタルパターン取得装置が、
    入力アナログパターンを出力デジタルパターンに変換するものであり、
    前記第一入力デジタルパターンを、前記入力アナログパターンが前記第一出力アナログパターンであるときの前記出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出処理と、
    前記第二入力デジタルパターンを、前記入力アナログパターンが前記第二出力アナログパターンであるときの前記出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出処理と、
    前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する伝達特性比導出処理と、
    をコンピュータに実行させるためのプログラム。
  14. アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記デジタルパターン取得装置の特性を取得する特性取得処理をコンピュータに実行させるためのプログラムであって、
    （１）前記アナログパターン生成装置が、
    入力デジタルパターンを出力アナログパターンに変換するものであり、
    （２）前記デジタルパターン取得装置が、
    第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものであり、
    前記入力デジタルパターンを、前記第一入力アナログパターンが前記出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一伝達特性を導出する第一伝達特性導出処理と、
    前記入力デジタルパターンを、前記第二入力アナログパターンが前記出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二伝達特性を導出する第二伝達特性導出処理と、
    前記第一伝達特性と前記第二伝達特性との比である伝達特性比を導出する伝達特性比導出処理と、
    をコンピュータに実行させるためのプログラム。
  15. アナログパターン生成装置とデジタルパターン取得装置とからパターンを受け、前記アナログパターン生成装置から前記デジタルパターン取得装置への伝送経路における遅延特性を取得する特性取得処理をコンピュータに実行させるためのプログラムであって、
    （１）前記アナログパターン生成装置が、
    第一入力デジタルパターンを第一出力アナログパターンに変換し、第二入力デジタルパターンを第二出力アナログパターンに変換するものであり、
    （２）前記デジタルパターン取得装置が、
    第一入力アナログパターンを第一出力デジタルパターンに変換し、第二入力アナログパターンを第二出力デジタルパターンに変換するものであり、
    前記第一入力デジタルパターンを、前記第一入力アナログパターンが前記第一出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第一ストレート伝達特性を導出する第一ストレート伝達特性導出処理と、
    前記第一入力デジタルパターンを、前記第二入力アナログパターンが前記第一出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第一クロス伝達特性を導出する第一クロス伝達特性導出処理と、
    前記第二入力デジタルパターンを、前記第二入力アナログパターンが前記第二出力アナログパターンであるときの前記第二出力デジタルパターンに変換する第二ストレート伝達特性を導出する第二ストレート伝達特性導出処理と、
    前記第二入力デジタルパターンを、前記第一入力アナログパターンが前記第二出力アナログパターンであるときの前記第一出力デジタルパターンに変換する第二クロス伝達特性を導出する第二クロス伝達特性導出処理と、
    前記第一ストレート伝達特性、前記第一クロス伝達特性、前記第二ストレート伝達特性および前記第二クロス伝達特性に基づき、前記遅延特性を導出する遅延特性導出処理と、
    をコンピュータに実行させるためのプログラム。
JP2006112914A 2006-04-17 2006-04-17 特性取得装置、方法およびプログラム Active JP3919803B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006112914A JP3919803B1 (ja) 2006-04-17 2006-04-17 特性取得装置、方法およびプログラム
KR1020087026769A KR20090005353A (ko) 2006-04-17 2007-04-06 특성 취득 장치, 방법 및 프로그램
DE112007000897T DE112007000897T5 (de) 2006-04-17 2007-04-06 Charakteristikaerfassungsgerät, Verfahren und Programm
US12/294,629 US7999706B2 (en) 2006-04-17 2007-04-06 Characteristic acquisition device, method and program
PCT/JP2007/058122 WO2007123056A1 (ja) 2006-04-17 2007-04-06 特性取得装置、方法およびプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006112914A JP3919803B1 (ja) 2006-04-17 2006-04-17 特性取得装置、方法およびプログラム

Publications (2)

Publication Number Publication Date
JP3919803B1 JP3919803B1 (ja) 2007-05-30
JP2007288463A true JP2007288463A (ja) 2007-11-01

Family

ID=38156647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006112914A Active JP3919803B1 (ja) 2006-04-17 2006-04-17 特性取得装置、方法およびプログラム

Country Status (5)

Country Link
US (1) US7999706B2 (ja)
JP (1) JP3919803B1 (ja)
KR (1) KR20090005353A (ja)
DE (1) DE112007000897T5 (ja)
WO (1) WO2007123056A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US8769624B2 (en) * 2011-09-29 2014-07-01 Apple Inc. Access control utilizing indirect authentication
WO2014172377A1 (en) 2013-04-16 2014-10-23 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
CN106030645B (zh) * 2013-12-31 2021-05-11 丹尼斯·斯通 登记系统和方法
JP6317474B2 (ja) * 2014-02-02 2018-04-25 カンドウ ラボズ ソシエテ アノニム 制約ｉｓｉ比を用いる低電力チップ間通信の方法および装置
US11240076B2 (en) 2014-05-13 2022-02-01 Kandou Labs, S.A. Vector signaling code with improved noise margin
KR102372931B1 (ko) 2015-06-26 2022-03-11 칸도우 랩스 에스에이 고속 통신 시스템
EP3610576B1 (en) 2017-04-14 2022-12-28 Kandou Labs, S.A. Pipelined forward error correction for vector signaling code channel
CN115333530A (zh) 2017-05-22 2022-11-11 康杜实验室公司 多模式数据驱动型时钟恢复方法和装置
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10693587B2 (en) 2017-07-10 2020-06-23 Kandou Labs, S.A. Multi-wire permuted forward error correction
CN116614338A (zh) 2017-12-28 2023-08-18 康杜实验室公司 同步切换多输入解调比较器的方法和装置
US11831472B1 (en) 2022-08-30 2023-11-28 Kandou Labs SA Pre-scaler for orthogonal differential vector signalling

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS615625A (ja) * 1984-06-20 1986-01-11 Toshiba Corp Ｄａコンバ−タの直線性の補正装置
JPH0621816A (ja) * 1992-07-03 1994-01-28 Toshiba Corp Ｄ／ａコンバータテスト回路
JPH06303137A (ja) 1992-12-29 1994-10-28 Hitachi Ltd Ｄ／ａ変換器、オフセット調整回路及びこれを用いた携帯通信端末装置
JP3744127B2 (ja) * 1997-06-24 2006-02-08 セイコーエプソン株式会社 半導体集積回路
JP2001350497A (ja) * 2000-06-08 2001-12-21 Teac Corp 信号処理回路
JP2002246910A (ja) 2001-02-20 2002-08-30 Advantest Corp インターリーブａｄ変換方式波形ディジタイザ装置
JP4673594B2 (ja) 2004-09-15 2011-04-20 株式会社アドバンテスト 逆特性測定装置および歪み補償装置、方法、プログラム、記録媒体
JP2006086731A (ja) * 2004-09-15 2006-03-30 Sony Corp 信号処理装置及び映像装置
US7522077B1 (en) * 2008-01-16 2009-04-21 Dsp Group Limited Method and apparatus for testing data converters

Also Published As

Publication number Publication date
WO2007123056A1 (ja) 2007-11-01
US7999706B2 (en) 2011-08-16
JP3919803B1 (ja) 2007-05-30
US20110018749A1 (en) 2011-01-27
DE112007000897T5 (de) 2009-04-02
KR20090005353A (ko) 2009-01-13

Similar Documents

Publication Publication Date Title
JP3919803B1 (ja) 特性取得装置、方法およびプログラム
JP6206487B2 (ja) 信号処理装置及び信号処理方法
JP5537527B2 (ja) 時間誤差推定装置、誤差補正装置およびａ／ｄ変換器
JP6935425B2 (ja) ノイズ抑圧装置、ノイズ抑圧方法、及びこれらを用いた受信装置、受信方法
JP2008252235A (ja) 半導体集積回路
JP2018201142A (ja) アイドルトーン分散装置および周波数比計測装置
JP2010080665A (ja) 光受信装置および光受信方法
WO2015053068A1 (ja) 音場測定装置、音場測定方法および音場測定プログラム
KR101001377B1 (ko) 잡음 재밍 신호 발생 장치 및 방법
CN114826846A (zh) 频偏抵消序列的生成方法、装置、设备及介质
WO2020003343A1 (ja) 波源方向推定装置、波源方向推定方法、およびプログラム記録媒体
JP2008227861A (ja) 雑音信号発生装置
JP2008170412A (ja) 信号処理方法および信号処理装置
JPWO2020255324A1 (ja) アレーアンテナ装置およびビーム合成方法
JP5126400B1 (ja) 通信装置、受信信号検出装置および受信信号検出方法
JP4814136B2 (ja) 信号処理方法および信号処理装置
JP4639144B2 (ja) 数値制御発振器
TWI532329B (zh) 載波信號偵測裝置、觸控偵測裝置及其偵測方法
JP2011171974A (ja) 巡回型ａ／ｄ変換器
JP4640321B2 (ja) 波形発生回路
JP2013152130A (ja) データ収集装置
JP3874295B2 (ja) 高周波信号のデジタルｉｑ検波方法
JP2006300868A (ja) 歪みセンサ信号処理装置
WO2020003342A1 (ja) 波源方向推定装置、波源方向推定方法、およびプログラム記録媒体
JP5856580B2 (ja) 信号処理装置、及び信号処理方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070213

R150 Certificate of patent or registration of utility model

Ref document number: 3919803

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110223

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120223

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130223

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140223

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250