JP5537527B2 - 時間誤差推定装置、誤差補正装置およびa/d変換器 - Google Patents
時間誤差推定装置、誤差補正装置およびa/d変換器 Download PDFInfo
- Publication number
- JP5537527B2 JP5537527B2 JP2011209672A JP2011209672A JP5537527B2 JP 5537527 B2 JP5537527 B2 JP 5537527B2 JP 2011209672 A JP2011209672 A JP 2011209672A JP 2011209672 A JP2011209672 A JP 2011209672A JP 5537527 B2 JP5537527 B2 JP 5537527B2
- Authority
- JP
- Japan
- Prior art keywords
- output signals
- sampling
- error
- conversion
- time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
- H03M1/0836—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of phase error, e.g. jitter
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/1205—Multiplexed conversion systems
- H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
- H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
前記複数のサンプリング出力信号同士の類似度を表す相関値を求める相関器と、
前記複数のサンプリング回路の出力信号から推定する入力信号の微分値により前記相関値の重みを調整した結果に基づいて、前記複数のA/D変換部のサンプリング時間誤差を推定する重み加算器と、を備えることを特徴とする時間誤差推定装置が提供される。
図1は第1の実施形態に係るA/D変換器の概略構成の一例を示すブロック図である。図1のA/D変換器1は、それぞれがタイミングをずらしてA/D変換を行う複数のA/D変換部2と、誤差補正装置3とを備えている。
…(3)
…(4)
第2の実施形態は、A/D変換器1内に、4個ではなく、2個のA/D変換部2が設けられることを特徴とする。
第1および第2の実施形態では、A/D変換器1から出力される最終的なデジタル出力信号をフィードバックさせて、各A/D変換部2のサンプリング時間誤差を補正したが、各A/D変換部2から出力されるA/D変換出力信号より推定される誤差信号をフィードフォワードさせてもよい。
上述した第1〜第3の実施形態では、A/D変換器1内に複数のA/D変換部2を設けて時間インターリーブ方式のA/D変換を行う例を説明したが、同方式のA/D変換は、一つのA/D変換部2のみでも実現可能である。そこで、以下に説明する第4の実施形態は、一つのA/D変換部2だけで時間インターリーブ方式のA/D変換を行うものである。
2 A/D変換部
3 誤差補正装置
11 微分値推定器
12 遅延器
13 誤差除去器
14 乗算器
15 積分器
16、16a 時間誤差推定装置
21 相関器
22、22a 重み加算器
23 利得制御信号生成器
24 重み付け部
25 利得制御部
31 マルチプレクサ
32 遅延器
33 微分値推定器
34 相関器
35 逆数算出器
Claims (7)
- それぞれがタイミングをずらして入力信号のA/D変換を行う複数のA/D変換部と、
前記複数のA/D変換部の出力信号から入力信号の微分値を推定する微分値推定器と、
前記複数のA/D変換部の出力信号を遅延させる複数の遅延器と、
前記複数のA/D変換部のサンプリング時間誤差を前記複数の遅延器の出力信号から除去してデジタル出力信号を生成する誤差除去器と、
前記サンプリング誤差に対応する誤差信号を生成する時間誤差推定装置と、を備え、
前記時間誤差推定装置は、
前記デジタル出力信号または前記複数のA/D変換部の出力信号同士の相関値を求める相関器と、
前記複数のA/D変換部の出力信号の微分値により前記相関値の重みを調整した結果に基づいて、前記複数のA/D変換部のサンプリング時間誤差を推定する重み加算器と、を有することを特徴とするA/D変換器。 - 複数のサンプリング回路のそれぞれでタイミングをずらしてサンプリングを行って得た複数のサンプリング出力信号を用いて信号処理を行う時間インターリーブ信号処理装置における、前記複数のサンプリング回路のサンプリング時間誤差を推定する時間誤差推定装置において、
前記複数のサンプリング出力信号同士の類似度を表す相関値を求める相関器と、
前記複数のサンプリング回路の出力信号から推定する入力信号の微分値により前記相関値の重みを調整した結果に基づいて、複数のA/D変換部のサンプリング時間誤差を推定する重み加算器と、を備えることを特徴とする時間誤差推定装置。 - 前記重み加算器は、
前記複数のサンプリング回路の数に応じた重みで前記相関値を重み付けする重み付け部と、
前記重み付け部で重み付けされた前記相関値の利得を制御して、前記誤差を表す誤差信号を生成する利得制御部と、を有することを特徴とする請求項2に記載の時間誤差推定装置。 - 前記重み加算器は、
前記複数のサンプリング回路の数に応じた重みで前記相関値を重み付けした値を利得制御なしでそのまま用いて、前記誤差を表す誤差信号を生成する利得制御部と、を有することを特徴とする請求項2に記載の時間誤差推定装置。 - 前記複数のサンプリング回路の出力信号または前記複数のサンプリング出力信号の直流成分を除去するハイパスフィルタ部を備え、
前記相関器は、前記ハイパスフィルタ部を通過した複数の信号同士の相関値を求めることを特徴とする請求項2乃至4のいずれかに記載の時間誤差推定装置。 - それぞれがタイミングをずらして入力信号のサンプリングを行う複数のサンプリング回路と、
前記複数のサンプリング回路の出力信号から入力信号の微分値を推定する微分値推定器と、
前記複数のサンプリング回路の出力信号を遅延させる複数の遅延器と、
前記複数のサンプリング回路のサンプリング時間誤差を前記複数の遅延器の出力信号から除去して被補正出力信号を生成する誤差除去器と、
前記サンプリング誤差に対応する誤差信号を生成する時間誤差推定装置と、を備え、
前記時間誤差推定装置は、
前記被補正出力信号または前記複数のサンプリング回路の出力信号同士の相関値を求める相関器と、
前記複数の被補正出力信号またはサンプリング回路の出力信号から推定した入力信号の微分値により前記相関値の重みを調整した結果に基づいて、前記複数のサンプリング回路のサンプリング時間誤差を推定する重み加算器と、を有することを特徴とする誤差補正装置。 - A/D変換を行う単一のA/D変換部と、
前記A/D変換部の出力信号を所定の時間区分で複数のA/D変換出力信号に振り分けるデマルチプレクサと、
前記複数のA/D変換出力信号から入力信号の微分値を推定する微分値推定器と、
前記複数のA/D変換出力信号を遅延させる複数の遅延器と、
前記A/D変換部のサンプリング時間誤差を前記複数の遅延器の出力信号から除去してデジタル出力信号を生成する誤差除去器と、
前記サンプリング時間誤差に対応する誤差信号を生成する時間誤差推定装置と、を備え、
前記時間誤差推定装置は、
前記デジタル出力信号または前記複数のA/D変換出力信号同士の相関値を求める相関器と、
前記複数のA/D変換出力信号の微分値により前記相関値の重みを調整した結果に基づいて、前記A/D変換部のサンプリング時間誤差を推定する重み加算器と、を有することを特徴とするA/D変換器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011209672A JP5537527B2 (ja) | 2011-09-26 | 2011-09-26 | 時間誤差推定装置、誤差補正装置およびa/d変換器 |
US13/425,332 US8659454B2 (en) | 2011-09-26 | 2012-03-20 | Time error estimating device, error correction device and A/D converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011209672A JP5537527B2 (ja) | 2011-09-26 | 2011-09-26 | 時間誤差推定装置、誤差補正装置およびa/d変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013074323A JP2013074323A (ja) | 2013-04-22 |
JP5537527B2 true JP5537527B2 (ja) | 2014-07-02 |
Family
ID=47910695
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011209672A Expired - Fee Related JP5537527B2 (ja) | 2011-09-26 | 2011-09-26 | 時間誤差推定装置、誤差補正装置およびa/d変換器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8659454B2 (ja) |
JP (1) | JP5537527B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11636903B2 (en) | 2021-03-22 | 2023-04-25 | Kioxia Corporation | Semiconductor circuit, receiving device, and memory system |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9281834B1 (en) * | 2012-09-05 | 2016-03-08 | IQ-Analog Corporation | N-path interleaving analog-to-digital converter (ADC) with offset gain and timing mismatch calibration |
WO2015069850A1 (en) * | 2013-11-06 | 2015-05-14 | Navitas Solutions | Fast data acquisition in digital communication |
US9160358B2 (en) * | 2014-03-12 | 2015-10-13 | Texas Instruments Incorporated | Close-in tones |
US9178525B2 (en) * | 2014-03-12 | 2015-11-03 | Texas Instruments Incorporated | Mismatch corrector |
US9184762B2 (en) * | 2014-03-13 | 2015-11-10 | Texas Instruments Incorporated | Mismatch profile |
JP6767216B2 (ja) * | 2016-09-15 | 2020-10-14 | 株式会社東芝 | アレイアンテナ装置、およびアレイアンテナシステム |
JP2018046462A (ja) * | 2016-09-15 | 2018-03-22 | 株式会社東芝 | アレイアンテナ装置 |
US10250273B2 (en) | 2016-12-16 | 2019-04-02 | Texas Instruments Incorporation | Band specific interleaving mismatch compensation in RF ADCs |
CN109379080A (zh) * | 2018-09-21 | 2019-02-22 | 电子科技大学 | 用于时间交替采样的时间误差自适应消除方法 |
CN113037283A (zh) * | 2019-12-09 | 2021-06-25 | 中兴通讯股份有限公司 | 时间交织逐次逼近型模数转换器及其校准方法 |
TWI831150B (zh) * | 2022-03-17 | 2024-02-01 | 瑞昱半導體股份有限公司 | 三角積分調變器 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SE525470C2 (sv) | 2003-01-15 | 2005-03-01 | Infineon Technologies Ag | Metod och anordning för att uppskatta tidsfel i ett system med tidssammanflätade A/D omvandlare |
JP2005159640A (ja) * | 2003-11-25 | 2005-06-16 | Shimada Phys & Chem Ind Co Ltd | A−d変換器並列処理回路 |
JP4492953B2 (ja) * | 2004-12-21 | 2010-06-30 | ルネサスエレクトロニクス株式会社 | キャンセラ装置及びデータ伝送システム |
TWI282216B (en) * | 2005-04-13 | 2007-06-01 | Realtek Semiconductor Corp | Correlation circuit for time-interleaved ADC and method thereof |
US7148828B2 (en) * | 2005-05-03 | 2006-12-12 | Agilent Technologies, Inc. | System and method for timing calibration of time-interleaved data converters |
JP4774953B2 (ja) * | 2005-11-28 | 2011-09-21 | 株式会社日立製作所 | 時間インターリーブad変換器 |
-
2011
- 2011-09-26 JP JP2011209672A patent/JP5537527B2/ja not_active Expired - Fee Related
-
2012
- 2012-03-20 US US13/425,332 patent/US8659454B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11636903B2 (en) | 2021-03-22 | 2023-04-25 | Kioxia Corporation | Semiconductor circuit, receiving device, and memory system |
Also Published As
Publication number | Publication date |
---|---|
JP2013074323A (ja) | 2013-04-22 |
US8659454B2 (en) | 2014-02-25 |
US20130076545A1 (en) | 2013-03-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5537527B2 (ja) | 時間誤差推定装置、誤差補正装置およびa/d変換器 | |
JP4498184B2 (ja) | 直線性補償回路 | |
US9287889B2 (en) | System and method for dynamic path-mismatch equalization in time-interleaved ADC | |
US8421656B2 (en) | Time-interleaved analog-to-digital conversion circuit having polyphase correction filter | |
CN107959499B (zh) | 测量和校正系统的非理想性 | |
JP6230417B2 (ja) | A/d変換回路および半導体集積回路 | |
JP2010272972A (ja) | 干渉除去装置および通信装置 | |
JP2013191956A (ja) | アナログデジタル変換器(adc),その補正回路およびその補正方法 | |
CN110266311A (zh) | 一种tiadc系统失配误差校准方法、装置、设备及介质 | |
KR20090005353A (ko) | 특성 취득 장치, 방법 및 프로그램 | |
JP4451486B2 (ja) | アナログ/デジタル変換装置およびデジタル/アナログ変換装置 | |
JP5070571B2 (ja) | アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム | |
JP4619265B2 (ja) | 周期的サンプリング誤差の補正方法 | |
WO2004077776A1 (ja) | デジタイザ装置、波形発生装置、変換方法、波形発生方法、及びそのプログラムを記録した記録媒体 | |
KR101422211B1 (ko) | 신호 발생 장치 및 신호 발생 방법 | |
JP2004328436A (ja) | A/d変換装置 | |
US10735010B1 (en) | CDR-based timing skew calibration | |
JP5535166B2 (ja) | アナログデジタル変換装置及び信号処理システム | |
JP5876849B2 (ja) | サンプリングレート変換システム、及びサンプリングレート変換方法 | |
JP2006222701A (ja) | A/d変換器の出力補正回路 | |
Huiqing et al. | Adaptive digital calibration of timing mismatch for TIADCs using correlation | |
JP6373765B2 (ja) | 濾波装置および濾波方法 | |
KR101435431B1 (ko) | I/q 타이밍 스큐 보정 장치 | |
JP2009239847A (ja) | A/d変換装置 | |
US10476483B2 (en) | Decimation filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140425 |
|
LAPS | Cancellation because of no payment of annual fees |