JP6767216B2 - アレイアンテナ装置、およびアレイアンテナシステム - Google Patents

Description

本発明の実施形態は、アレイアンテナ装置、およびアレイアンテナシステムに関する。

アンテナおよび受信回路を含むチャネルを複数備えるアレイアンテナ装置が知られている。アレイアンテナ装置は、複数のチャネルから出力される受信信号間の同期をとるため、タイミング信号を発生する信号発生装置を備える場合がある。信号発生装置により発生したタイミング信号は、信号発生装置と複数の受信回路を接続する信号線、および分配器を介して、各受信回路に供給される。

この種のアレイアンテナ装置では、チャネル数が増えるほど、より多くのタイミング信号を各受信回路に分配する必要があるため、受信信号間のずれが大きくなる傾向がある。そして、チャネル数が増えることで、受信信号間のずれを監視することが困難となる場合があった。

特開２０１３−２４２１５１号公報

本発明が解決しようとする課題は、複数のチャネルから出力される受信信号間のずれを監視することができるアレイアンテナ装置、およびアレイアンテナシステムを提供することである。

実施形態のアレイアンテナ装置は、信号生成部と、複数のチャネルと、合成部と、論理和回路と、出力部と、を持つ。前記信号生成部は、基準タイミング信号を生成する。前記複数のチャネルは、アンテナ、信号処理回路、およびＡ／Ｄ変換部を備える。前記信号処理回路は、前記アンテナにより生成された受信信号を処理する。前記Ａ／Ｄ変換部は、前記信号処理回路により処理された信号を変換してシリアル信号のビット列を生成し、前記ビット列に、前記信号生成部から供給された前記基準タイミング信号のタイミングに基づいてタイムスタンプを挿入して出力する。前記合成部は、前記複数のチャネルによりそれぞれ出力されたシリアル信号に基づいて、受信ビームを合成する。前記論理和回路は、前記複数のＡ／Ｄ変換部により出力された複数の前記シリアル信号に含まれる前記タイムスタンプの論理和を演算する。前記出力部は、前記論理和回路により演算された結果を外部装置に出力する。

実施形態のアレイアンテナ装置１の一例を示す図。 実施形態におけるクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦの一例を示す図。 実施形態の基準タイミング信号発生部５０から出力されるクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦを分配する構成の一例を示すブロック図。 実施形態におけるＡ／Ｄ変換基板３０の一例を示すブロック図。 実施形態のＡ／Ｄ変換器３１０の一例を示す図。 実施形態のＡ／Ｄ変換器３１０により出力する受信データＳ（Ｒｘ）の一例を示す図。 実施形態において、複数の基準信号と、実施形態のＯＲ回路１０２から出力されるＯＲ出力との関係を示す図。 実施形態において、複数のタイムスタンプＴＳと、実施形態のＯＲ回路３２４ａから出力されるＯＲ出力と、マルチプレクサ回路３２４ｂの出力との関係を示す図。 実施形態のＮ個のＡ／Ｄ変換基板３０における基準信号の異常を判定する処理の手順の一例を示すフローチャート。 実施形態のＭ個のＡ／Ｄ変換器３１０におけるタイムスタンプＴＳの異常を判定する処理の手順の一例を示すフローチャート。

以下、実施形態のアレイアンテナ装置、およびアレイアンテナシステムを、図面を参照して説明する。

図１は、実施形態のアレイアンテナシステムの一例を示す図である。アレイアンテナシステムは、例えば、アレイアンテナ装置１と、管理端末装置１００とを備える。アレイアンテナ装置１と管理端末装置１００とは、データの送受信が可能に接続されている。アレイアンテナ装置１と監視装置１００とは、例えば、信号ケーブルを介して接続されている。アレイアンテナ装置１と監視装置１００とは、有線通信ネットワークや無線通信ネットワークを介して接続されていてもよい。

アレイアンテナ装置１は、例えば、複数のアンテナ素子１０−１、・・・１０−Ｎと、複数の受信信号処理部２０−１、・・・２０−Ｎと、複数のＡ／Ｄ（analog to digital）変換基板３０−１、・・・３０−Ｎと、ビーム合成部４０と、基準タイミング信号発生部５０と、制御部６０を備える。Ｎは任意の自然数である。以下、アンテナ素子を他のアンテナ素子と区別しない場合には「アンテナ素子１０」と記載する。また、受信信号処理部を他の受信信号処理部と区別しない場合には「受信信号処理部２０」と記載する。Ａ／Ｄ変換基板を他のＡ／Ｄ変換基板と区別しない場合には「Ａ／Ｄ変換基板３０」と記載する。また、以下の説明において、一つのアンテナ素子１０と、当該アンテナ素子１０により生成された受信信号を処理する受信信号処理部２０およびＡ／Ｄ変換基板３０内のＡ／Ｄ変換器３１０とを、同一のチャネルであるものとして説明する。

なお、実施形態のアレイアンテナ装置１は、空間に放射された電波を受信するものである。アレイアンテナ装置１は、送受信切替器および送信回路を備え、送信回路から送信信号が供給されたことに応じて電波を空間に放射する機能を備えていてもよい。

アンテナ素子１０は、空間に放射された電波を受信して受信信号を生成する。アンテナ素子１０は、生成した受信信号を受信信号処理部２０に供給する。受信信号処理部２０は、例えば、リミッタ、帯域通過フィルタ、増幅器、移相器などの信号処理回路を備える。信号処理部２０は、リミッタにより受信信号の信号レベルを制限する。帯域通過フィルタは、受信信号に含まれる不要な信号成分を抑圧する。増幅器は、受信用帯域通過フィルタを通過した受信信号の振幅を増幅する。移相器は、受信信号の位相を所望の位相に変化させる。移相器の移相は、アンテナ素子１０ごとに設定されている。

Ａ／Ｄ変換基板３０は、受信信号処理部２０から供給された受信信号にＡ／Ｄ変換処理を実施する。Ａ／Ｄ変換基板３０−１〜３０−Ｎは、Ａ／Ｄ変換処理が施された受信データＳ（Ｒｘ）−１〜Ｓ（Ｒｘ）−Ｎを、ビーム合成部４０に出力する。アレイアンテナ装置１は、ビーム合成を行う前に、Ａ／Ｄ変換処理に加えて、直交復調処や、デジタル・ダウン・コンバートなどの受信処理を行ってもよい。

ビーム合成部４０には、複数のＡ／Ｄ変換基板３０から受信信号Ｓ（Ｒｘ）−１〜Ｓ（Ｒｘ）−Ｎが供給される。ビーム合成部４０は、複数の受信データに基づいてビーム合成をして受信ビームを出力する。

基準タイミング信号発生部５０は、クロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦを生成する。図２は、実施形態におけるクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦの一例を示す図である。クロック信号ＣＬＫは、Ａ／Ｄ変換基板３０が動作する基準となるタイミング信号である。基準タイミング信号ＳＹＳＲＥＦは、例えばＣＰＩ（Coherent Processing Interval）、ＰＲＩ（ＰＲＩ：Pulse Repetition Interval）など、複数のＡ／Ｄ変換基板３０が同期した受信データを出力するための情報である。

図３は、基準タイミング信号発生部５０から出力されるクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦを分配する構成の一例を示すブロック図である。基準タイミング信号発生部５０には、分配器５２、およびＮ個の分配器５４が接続されている。分配器５２は、信号線を介して基準タイミング信号発生部５０に接続されている。分配器５２は、基準タイミング信号発生部５０から出力されたクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦをＮ個のＡ／Ｄ変換基板３０に分配する。

分配器５４は、各Ａ／Ｄ変換基板３０に対応して設けられている。Ｎ個の分配器５４は、信号線を介して分配器５２にそれぞれ接続されている。分配器５４は、分配器５２により分配されたクロック信号ＣＬＫおよび基準タイミング信号ＳＹＳＲＥＦを、Ｍ個のＡ／Ｄ変換器３１０−１〜３１０−Ｍにそれぞれ分配する。

図４は、実施形態におけるＡ／Ｄ変換基板３０の一例を示すブロック図である。Ａ／Ｄ変換基板３０は、例えば、Ｍ個のＡ／Ｄ変換器３１０−１〜３１０−Ｍと、シリアル信号処理部３２０と、を備える。

図５は、実施形態のＡ／Ｄ変換器３１０の一例を示す図である。Ａ／Ｄ変換器３１０は、例えば、Ａ／Ｄ変換部３１２と、タイムスタンプ挿入部３１４とを含む。Ａ／Ｄ変換部３１２は、信号処理部２０から受信信号が供給され、供給された受信信号を、クロック信号ＣＬＫに基づいて所定ビット数のビット列に変換する。Ａ／Ｄ変換部３１２は、受信ビット列として、例えば１６ビットのビット列を生成する。

図６は、実施形態のＡ／Ｄ変換器３１０により出力する受信データＳ（Ｒｘ）の一例を示す図である。タイムスタンプ挿入部３１４は、基準タイミング信号ＳＹＳＲＥＦに基づいてＡ／Ｄ変換部３１２により変換された受信ビット列にタイムスタンプＴＳを挿入する。タイムスタンプ挿入部３１４がタイムスタンプＴＳを挿入する位置は、例えば１６ビットのビット列のうち、受信信号に割り当てられた１３ビットのビット列の次のビットに設定されている。Ａ／Ｄ変換器３１０は、クロック信号ＣＬＫに基づいてタイムスタンプＴＳを挿入するタイミングを判定し、タイムスタンプＴＳを挿入する。

図４に戻る。シリアル信号処理部３２０は、例えば、Ｍ個のシリアル信号インターフェース３２２−１〜３２２−Ｍと、ＦＰＧＡ（Field-Programmable Gate Array）３２４と、を備える。以下、シリアル信号インターフェースを他のシリアル信号インターフェースと区別しない場合には「シリアル信号インターフェース３２２」と記載する。

シリアル信号インターフェース３２２は、Ａ／Ｄ変換器３１０からシリアル信号を受信して、ＦＰＧＡ３２４に転送するインターフェース回路である。シリアル信号インターフェース３２２は、例えば、ＧＨｚ帯で動作する高速インターフェース回路である。シリアル信号は、ＪＥＳＤ２０４Ｂ等のＩＦが多く使用されている。シリアル信号インターフェース３２２は、複数のＡ／Ｄ変換器３１０から受信データＳ（Ｒｘ）がそれぞれ供給される。シリアル信号インターフェース３２２は、例えば、シリアル信号としての受信データＳ（Ｒｘ）のうち、タイムスタンプＴＳをＦＰＧＡ３２４に供給する。また、Ｍ個のシリアル信号インターフェース３２２−１〜３２２−Ｍは、０ビットから１３ビットまでのビット列を受信データとしてビーム合成部４０に供給する。

ＦＰＧＡ３２４は、例えば、ＯＲ回路３２４ａと、マルチプレクサ回路３２４ｂとを備える。ＯＲ回路３２４ａおよびマルチプレクサ回路３２４ｂは、ＦＰＧＡにより実現されるが、これに限定されない。ＯＲ回路３２４ａおよびマルチプレクサ回路３２４ｂの一部は、例えばＣＰＵ（Central Processing Unit）等のプロセッサがプログラムメモリに格納されたプログラムを実行することで実現されてもよく、ＬＳＩ（Large Scale Integration）、ＡＳＩＣ（Application Specific Integrated Circuit）などの他のハードウェアにより実現してもよい。

ＯＲ回路３２４ａは、Ｍ個のシリアル信号インターフェース３２２−１〜３２２−Ｍから供給されたＭ個のタイムスタンプＴＳに対してＯＲ演算を行う。ＯＲ回路３２４ａは、演算結果を入出力部６０に出力する。ＯＲ回路３２４ａの演算結果は、Ａ／Ｄ変換基板３０内におけるタイムスタンプＴＳの時間的なずれ量を表す基準信号に相当する。基準信号は、Ａ／Ｄ変換基板３０内においてＯＲ回路３２４ａにより演算された結果を表す回路内情報である。

マルチプレクサ回路３２４ｂは、Ｍ個のシリアル信号インターフェース３２２−１〜３２２−ＭからＭ個のタイムスタンプＴＳが供給される。マルチプレクサ回路３２４ｂは、Ｍ個のタイムスタンプＴＳのうち一部のタイムスタンプＴＳを選択する。マルチプレクサ回路３２４ｂは、例えば、監視装置１００からの要求に基づいて、一部のタイムスタンプＴＳを選択する。マルチプレクサ回路３２４ｂは、選択したタイムスタンプＴＳを入出力部６０に出力する。

図１に戻る。ビーム合成部４０には、Ｎ個のＡ／Ｄ変換基板３０−１〜３０−ＮからＮ個の受信データＳ（Ｒｘ）−１〜Ｓ（Ｒｘ）−Ｎが供給される。各受信データには、Ｍ個の受信データが、シリアル信号として含まれている。ビーム合成部４０は、Ｎ個×Ｍ個の受信データを合成し、合成した受信データを受信ビームとして外部装置に出力する。外部装置は、例えば、受信ビームに基づいて、アレイアンテナ装置１により受信した電波を解析する電波解析装置である。

入出力部６０は、例えば、アレイアンテナ装置１の信号出力端子である。入出力部６０には、Ｎ個のＡ／Ｄ変換基板３０からＮ個の基準信号が供給され、Ｎ個の基準信号を監視装置１００に出力する。入出力部６０には、監視装置１００が接続される。監視装置１００は、例えば、パーソナルコンピュータなどの情報処理装置である。監視装置１００は、例えば、アレイアンテナ装置１を管理する管理者により利用される。

監視装置１００は、例えば、ＯＲ回路１０２と、異常判定部１０４と、提示部１０６とを備える。ＯＲ回路１０２、異常判定部１０４、および提示部１０６は、例えば、ＣＰＵ（Central Processing Unit）等のプロセッサがプログラムメモリに格納されたプログラムを実行することにより実現される。また、これらの機能部のうち一部または全部は、ＬＳＩ（Large Scale Integration）、ＡＳＩＣ（Application Specific Integrated Circuit）、またはＦＰＧＡ（Field-Programmable Gate Array）等のハードウェアにより実現されてもよいし、ソフトウェアとハードウェアが協働することで実現されてもよい。

ＯＲ回路１０２には、入出力部６０からＮ個の基準信号が供給される。ＯＲ回路１０２は、Ｎ個の基準信号に対してＯＲ演算を行う。異常判定部１０４は、ＯＲ回路１０２による演算結果、および／または入出力部６０から供給されたＮ個の基準信号に基づいて、アレイアンテナ装置１の異常を判定する。提示部１０６は、例えば、表示ディスプレイ等を用いて、ＯＲ回路１０２の演算結果、および／またはＮ個の基準信号を表示する。

図７は、実施形態において、Ｎ個の基準信号と、実施形態のＯＲ回路１０２から出力されるＯＲ出力との関係を示す図である。ＯＲ回路１０２は、Ｎ個の基準信号（１）〜基準信号（Ｎ）に対してＯＲ演算を行う。ＯＲ回路１０２は、Ｎ個の基準信号のうち少なくとも一つが「１」である場合に、「１」の演算結果を出力する。ＯＲ回路１０２の出力が「１」である期間は、基準信号間が互いにずれている期間を表す。Ｎ個の基準信号がずれている期間の始期は、Ｎ個のＡ／Ｄ変換基板３０において最初にタイムスタンプＴＳを検出した時刻に相当する。Ｎ個の基準信号がずれている期間の終期は、Ｎ個のＡ／Ｄ変換基板３０において最後にタイムスタンプＴＳを検出した時刻に相当する。

図８は、実施形態において、複数のタイムスタンプＴＳと、実施形態のＯＲ回路３２４ａから出力されるＯＲ出力と、マルチプレクサ回路３２４ｂの出力との関係を示す図である。なお、図８は、Ａ／Ｄ変換器３１０の個数Ｍが８の場合のタイムスタンプＴＳの変化を示している。ＯＲ回路３２４ａは、Ｎ個のタイムスタンプＴＳ（１）〜タイムスタンプＴＳ（８）を用いてＯＲ演算を行う。ＯＲ回路３２４ａは、８個のタイムスタンプＴＳのうち少なくとも一つが「１」である場合に、「１」の演算結果を出力する。ＯＲ回路３２４ａの出力が「１」である期間は、複数のタイムスタンプＴＳがずれている期間を表す。８個のタイムスタンプＴＳがずれている期間の始期は、８個のＡ／Ｄ変換器３１０において最初にタイムスタンプＴＳを検出した時刻に相当する。８個のタイムスタンプＴＳがずれている期間の終期は、８個のＡ／Ｄ変換器３１０において最後にタイムスタンプＴＳを検出した時刻に相当する。

マルチプレクサ回路３２４ｂは、監視装置１００からの要求に従って選択したタイムスタンプＴＳ（８）を監視装置１００に出力する。監視装置１００は、提示部１０６を用いて、ＯＲ回路３２４ａにより出力された基準信号とマルチプレクサ回路３２４ｂの出力とを比較して提示する。これにより、アレイアンテナ装置１および監視装置１００は、タイムスタンプＴＳ（８）が基準信号における最後に位置していることを提示することができる。また、アレイアンテナ装置１および監視装置１００によれば、タイムスタンプＴＳ（７）と基準信号とを比較して提示することで、タイムスタンプＴＳ（７）が基準信号における略中間に位置していることを提示することができる。更に、アレイアンテナ装置１および監視装置１００によれば、タイムスタンプＴＳ（１）と基準信号とを比較して提示することで、タイムスタンプＴＳ（１）が基準信号における最初に位置していることを提示することができる。

図９は、実施形態のアレイアンテナ装置１の異常を判定する処理の手順の一例を示すフローチャートである。まず、監視装置１００は、Ｎ個のＡ／Ｄ変換基板３０からＮ個の基準信号を取り込む（ステップＳ１００）。次に、ＯＲ回路１０２は、取り込んだＮ個の基準信号に対してＯＲ演算を行う（ステップＳ１０２）。

次に、異常判定部１０４は、ＯＲ演算結果の「１」である期間が第１の閾値以上であるか否かを判定する（ステップＳ１０４）。第１の閾値は、アレイアンテナ装置１において許容される複数の基準信号間のずれ量に基づいて設定されている。異常判定部１０４は、ＯＲ演算結果の「１」である期間が第１の閾値以上である場合、提示部１０６を用いてアレイアンテナ装置１の異常を提示する（ステップＳ１０６）。異常判定部１０４は、ＯＲ演算結果の「１」である期間が第１の閾値以上でない場合、アレイアンテナ装置１の異常を提示せずに処理を終了する。

図１０は、実施形態のＡ／Ｄ変換基板３０の異常を判定する処理の手順の一例を示すフローチャートである。まず、監視装置１００は、Ｎ個の基準信号のうち一つの基準信号を指定する（ステップＳ２００）。例えば、アレイアンテナ装置１の異常を判定する処理においてアレイアンテナ装置１の異常を提示した際、異常な基準信号を出力したＡ／Ｄ変換基板３０を特定するため、一つの基準信号が指定される。監視装置１００は、例えば、管理者の操作に基づいて一つの基準信号を指定する。

次に、異常判定部１０４は、指定された一つの基準信号の値が「１」である期間が第２の閾値以上であるか否かを判定する（ステップＳ２０２）。第２の閾値は、各Ａ／Ｄ変換基板３０において許容される複数のタイムスタンプＴＳのずれ量に基づいて設定されている。異常判定部１０４は、ＯＲ演算結果の「１」である期間が第２の閾値以上である場合、提示部１０６を用いてＡ／Ｄ変換基板３０の異常を提示する（ステップＳ２０４）。異常判定部１０４は、ＯＲ演算結果の「１」である期間が第２の閾値以上でない場合、異常を提示せずに処理を終了する。

次に、監視装置１００は、複数のタイムスタンプＴＳのうちいずれかのタイムスタンプＴＳを選択する指示を受け付けたか否かを判定する（ステップＳ２０６）。監視装置１００は、タイムスタンプＴＳを選択する指示を受け付けた場合、選択されたタイムスタンプＴＳを取得する（ステップＳ２０８）。監視装置１００は、例えば、入出力部６０から取り込んだ基準信号を記憶部（不図示）に記憶しておく。監視装置１００は、ステップＳ２００において指定された基準信号を生成する元となったタイムスタンプＴＳのうち、選択されたタイムスタンプＴＳの所定時間に亘る変化を取得する。監視装置１００は、提示部１０６を用いて、取得したタイムスタンプＴＳの変化を提示する（ステップＳ２１０）。

なお、上述した監視装置１００は、ＯＲ回路１０２の演算結果が「１」である期間、または基準信号の演算結果が「１」である期間が閾値以上である場合に異常を判定したが、これに限定されない。監視装置１００は、ＯＲ回路１０２の演算結果が「１」である期間において短時間だけ「０」になる期間がある場合に、アレイアンテナ装置１の異常を判定してもよい。また、監視装置１００は、基準信号の値が「１」である期間において短時間だけ「０」になる期間がある場合に、Ａ／Ｄ変換基板３０の異常を判定してもよい。

以上説明した実施形態のアレイアンテナ装置１によれば、複数のＡ／Ｄ変換器３１０により出力された複数のタイムスタンプの論理和を演算するＯＲ回路３２４ａと、ＯＲ回路３２４ａにより演算された結果（基準信号）を監視装置１００に出力する入出力部６０とを備える。実施形態のアレイアンテナ装置１によれば、基準信号を監視することで、複数のチャネルから出力される受信信号間のずれを監視することができる。

タイムスタンプＴＳの異常を判定するためにモニタ信号を信号処理部２０に入力して、受信データの異常を判定する比較例が考えられる。しかしながら、この比較例は、一時的にアレイアンテナ装置の受信処理を停止させる期間を設けることとなる。これに対し、実施形態のアレイアンテナ装置１は、一時的にアレイアンテナ装置１の受信処理を停止させる期間を設けることなく、タイムスタンプＴＳの異常を検出することができ、常時到来した電波を受信して電波を解析することなどができ、アンテナ装置の信頼性を向上させることができる。

実施形態のアレイアンテナ装置１によれば、基準信号を生成する元となったタイムスタンプＴＳのうちいずれかのタイムスタンプＴＳを選択して提示することができる。実施形態のアレイアンテナ装置１によれば、基準信号のうちタイムスタンプＴＳの位置を提示することができ、どのタイムスタンプＴＳを出力したＡ／Ｄ変換器３１０が異常であるかを把握させることができる。これにより、実施形態のアレイアンテナ装置１によれば、多数のチャネルのうち各チャネルが異常であるかを判定することができる。

実施形態のアレイアンテナシステムによれば、複数のＡ／Ｄ変換基板３０により出力された複数の基準信号の論理和を演算するＯＲ回路１０２と、ＯＲ回路１０２により演算された結果を提示する提示部１０６とを備える。実施形態のアレイアンテナシステムによれば、ＯＲ回路１０２の出力を監視することで、基準信号間のずれ量を監視することができる。これにより、実施形態のアレイアンテナシステムによれば、アレイアンテナ装置１の全体において異常があるか否かを判定することができる。

実施形態のアレイアンテナシステムによれば、ＯＲ回路１０２のＯＲ出力の元となった基準信号のうちいずれかの基準信号を選択して提示することができる。実施形態のアレイアンテナシステムによれば、ＯＲ回路１０２のＯＲ出力のうち基準信号の位置を提示することができ、どの基準信号を出力したＡ／Ｄ変換基板３０内に異常であるかを把握させることができる。これにより、実施形態のアレイアンテナシステムによれば、複数のＡ／Ｄ変換基板３０のうち各Ａ／Ｄ変換基板３０に異常があるか否かを判定することができる。

さらに、実施形態のアレイアンテナシステムによれば、異常があるＡ／Ｄ変換基板３０から出力された基準信号のうちタイムスタンプＴＳの位置を提示することで、異常があるＡ／Ｄ変換基板３０内で、どのタイムスタンプＴＳを出力したＡ／Ｄ変換器３１０が異常であるかを把握させることができる。これにより、実施形態のアレイアンテナシステムによれば、多数のチャネルのうち各チャネルが異常であるかを判定することができる。

さらに、実施形態のアレイアンテナ装置１によれば、基準信号に基づいて、基準信号の値が「１」である期間が第１の所定期間を超えるか否かを判定し、基準信号の値が「１」である期間が第１の所定期間を超えた場合に、異常を判定する。これにより、実施形態のアレイアンテナ装置１によれば、複数のＡ／Ｄ変換器３１０のうち異常があるＡ／Ｄ変換器３１０を備えるＡ／Ｄ変換基板３０を判定することができる。

さらに、実施形態のアレイアンテナシステムによれば、複数の基準信号に対するＯＲ回路１０２の演算結果に基づいて、ＯＲ出力の値が「１」である期間が第２の所定期間を超えるか否かを判定し、ＯＲ出力の値が「１」である期間が第２の所定期間を超えた場合に、異常を判定する。これにより、実施形態のアレイアンテナシステムによれば、複数のＡ／Ｄ変換基板３０に異常があるＡ／Ｄ変換器３１０を備えたＡ／Ｄ変換基板３０があるか否かを判定することができる。すなわち、実施形態によれば、アレイアンテナ装置１の全体に受信信号のずれの異常があるか否かを判定することができる。

以上説明した少なくともひとつの実施形態によれば、基準タイミング信号発生部５０と、受信信号を変換してシリアル信号のビット列を生成し、ビット列に、基準タイミング信号のタイミングに基づいてタイムスタンプを挿入して出力するＡ／Ｄ変換器３１０を備える複数のチャネルと、複数のＡ／Ｄ変換器３１０により出力された複数のシリアル信号に含まれるタイムスタンプの論理和を演算するＯＲ回路３２４ａと、ＯＲ回路３２４ａにより演算された結果を監視装置１００に出力する入出力部６０と、を持つことにより、ＯＲ回路３２４ａにより演算された結果を、アレイアンテナ装置１の管理者などに提示することができる。これにより、少なくともひとつの実施形態によれば、アレイアンテナ装置１の管理者などに受信信号のずれなどを提示させることで、複数のチャネルから出力される受信信号間のずれを監視させることができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１…アレイアンテナ装置、１０…アンテナ素子、３０…Ａ／Ｄ変換基板、４０…ビーム合成部、５０…基準タイミング信号発生部、５２、５４…分配器、６０…入出力部、１００…監視装置、１０２…ＯＲ回路、１０４…異常判定部、１０６…提示部、３１０…Ａ／Ｄ変換器３１０、３１２…Ａ／Ｄ変換部３１２、３１４…タイムスタンプ挿入部、３２０…シリアル信号処理部、３２２…シリアル信号インターフェース、３２４…ＦＰＧＡ、３２４ａ…ＯＲ回路、３２４ｂ…マルチプレクサ回路

Claims (7)

1. 基準タイミング信号を生成する信号生成部と、
   アンテナ、信号処理回路、およびＡ／Ｄ変換部を備える複数のチャネルであって、
   前記信号処理回路は、前記アンテナにより生成された受信信号を処理し、
   前記Ａ／Ｄ変換部は、前記信号処理回路により処理された信号を変換してシリアル信号のビット列を生成し、前記ビット列に、前記信号生成部から供給された前記基準タイミング信号のタイミングに基づいてタイムスタンプを挿入して出力する、
   複数のチャネルと、
   前記複数のチャネルによりそれぞれ出力されたシリアル信号に基づいて、受信ビームを合成する合成部と、
   前記複数のＡ／Ｄ変換部により出力された複数の前記シリアル信号に含まれる前記タイムスタンプの論理和を演算する論理和回路と、
   前記論理和回路により演算された結果を外部装置に出力する出力部と、
   を備えるアレイアンテナ装置。
2. 前記出力部は、前記論理和回路により演算された結果として、複数の前記タイムスタンプ間の時間的なずれ量を表す情報を出力する、
   請求項１に記載のアレイアンテナ装置。
3. 前記複数のチャネルは、前記Ａ／Ｄ変換部を複数備える回路基板を複数備え、
   前記論理和回路は、前記回路基板にそれぞれ対応して、前記回路基板に備えられた複数の前記Ａ／Ｄ変換部によりそれぞれ出力された複数の前記シリアル信号に含まれる前記タイムスタンプの論理和をそれぞれ演算し、
   前記出力部は、前記論理和回路によりそれぞれ演算された結果を表す回路内情報を、前記外部装置にそれぞれ出力する出力端子を複数備える、
   請求項１または２に記載のアレイアンテナ装置。
4. 前記外部装置から受け付けた要求に基づいて、複数の前記Ａ／Ｄ変換部により出力された複数の前記シリアル信号に含まれる前記タイムスタンプのうちいずれかの前記タイムスタンプを選択する選択部を更に備え、
   前記出力部は、前記選択部により選択された前記タイムスタンプを前記外部装置に出力する、
   請求項１から３のうちいずれか１項に記載のアレイアンテナ装置。
5. 請求項１から４のいずれか１項に記載のアレイアンテナ装置と、
   前記外部装置と、
   を備える、アレイアンテナシステム。
6. 前記外部装置は、前記出力部により出力された前記結果に基づいて、前記複数の前記タイムスタンプ間の時間的なずれ量を表す情報を提示する提示部を備える、
   請求項５に記載のアレイアンテナシステム。
7. 前記外部装置は、前記論理和回路により演算された結果に基づいて、前記論理和回路により演算された結果が第１の所定値である期間が第１の所定期間を超えるか否かを判定し、前記論理和回路により演算された結果が前記第１の所定値である期間が前記第１の所定期間を超えた場合に、前記Ａ／Ｄ変換部の異常を判定する異常判定部を備える、
   請求項５または６に記載のアレイアンテナシステム。

Images