JP4498184B2 - 直線性補償回路 - Google Patents

直線性補償回路 Download PDF

Info

Publication number
JP4498184B2
JP4498184B2 JP2005083845A JP2005083845A JP4498184B2 JP 4498184 B2 JP4498184 B2 JP 4498184B2 JP 2005083845 A JP2005083845 A JP 2005083845A JP 2005083845 A JP2005083845 A JP 2005083845A JP 4498184 B2 JP4498184 B2 JP 4498184B2
Authority
JP
Japan
Prior art keywords
input
harmonic
signal
filter
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005083845A
Other languages
English (en)
Other versions
JP2005295542A (ja
Inventor
ケイス・アール・スラビン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JP2005295542A publication Critical patent/JP2005295542A/ja
Application granted granted Critical
Publication of JP4498184B2 publication Critical patent/JP4498184B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0626Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by filtering
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0614Continuously compensating for, or preventing, undesired influence of physical parameters of harmonic distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/14Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44Sequential comparisons in series-connected stages with change in value of analogue signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Amplifiers (AREA)
  • Filters And Equalizers (AREA)

Description

本発明は、一般に、直線性エラーの補正に関し、特に、アナログ・デジタル変換器(ADC)などの信号処理システムにおいて発生する高調波をキャンセルすることにより直線性を補償する回路に関する。
総ての形式の非線形システム、即ち、以下に示すシステムS()により歪が発生する。
S(f(t)+g(t))≠S(f(t))+S(g(t))
なお、f(t)及びg(t)は2つの信号である。非線形システムの入力信号がある期間Tにわたって繰り返す場合、メモリのない非線形システムを通過する経路の信号も同じ期間にわたって繰り返される。フーリエ理論には、次の条件がある。
a)周期Tの総ての繰り返し信号は、直流オフセット、周期Tの基本正弦波、及び基本波の高調波の和により表すことができる。
b)基本波及び高調波の各々は、繰り返し信号の波形により独自に決まる振幅及び位相を有する。
正弦周波数は、その周期又はサイクル時間の逆数であるので、基本周波数は、1秒当たり1/Tサイクル、即ち、1/Tヘルツである。周期Tの正弦波の高調波は、基本周波数の整数倍の周波数であるので、n次高調波は、周波数がn/Tであり、周期がT/nである。
数学的には、周波数fで繰り返す実信号Y(t)は、次のように表すことができる。
Y(t)=DC+Σn=1-M(A(n,f)sin(2πnft+P(n,f)))
A(n,f)は、基本周波数のn次高調波の振幅であり、P(n,f)は、対応する位相である。角周波数の単位はラジンアン/秒で2πf=ωであるので、1つの円、即ち、1サイクルは2πラジアンとなる。実現可能なシステムでは、高周波数の経路が制限されるので、高次高調波が制限される。例えば、アナログ・システムは、最大の駆動電流能力及び容量負荷により制限されるので、実際には、Mは、無限大にまで拡張されない。よって、繰り返し信号は、Tと、M個の振幅{A}及び位相{P}の有限の2組とにより決まる。
基本周波数を非線形システムの入力に供給すると、その出力は、基本波自体と、その種々の高調波とから成る。入力信号には高調波がないので、このシステム出力の各高調波の振幅は、基本波の振幅に関連し、その高調波歪の尺度となる。スプリアス・フリー・ダイナミック・レンジ(SFDR:Spurious Free Dynamic Range)は、純粋な正弦波入力周波数の所定範囲における基本波に対する最大高調波の相対的な大きさの尺度である。ADCは、ディザ信号が付加されるとき、特に複雑な入力に対して、通常、そのSFDRの尺度は、非常に良好である。
いくつかの非線形電子装置において、時間的に変化する入力に対して回路のどこかでその入力自体を変調して、出力に高調波を直接的に発生することが可能である。信号の自己変調の「フィンガープリント」は、非常に少ない識別可能な高調波を有する出力であり、通常、高調波の次数を非常に高速に認識できる。これは、n個の小さな信号の掛け算により各高調波nが生じるためであり、3次高調波でさえ目立たなくできるためである。例えば、アナログ・バッファやドライバの動作は、電源に影響を与え、次に、これがその後のアナログ信号電圧を変調する。多段のパイプライン形式のアナログ・デジタル変換器(ADC)において、各段の多入力フラッシュADCを駆動するのに強力なバッファが必要な場合もある。また、小さな異なる複数の信号を各段の間で増幅するので、高調波の数は、段の数に関連する。
いくつかの場合において、1個以上の経路で所定の高調波を発生するかもしれない。異なる経路が異なる遅延の場合、櫛形(comb)応答となるかもしれない。これは、量子化歪による歪よりも非常に小さいが、入力周波数に応じた高調波振幅の迅速な変化として現れるかもしれない。櫛形特性では、いくつかの高調波を無効にすることが非常に困難になるかもしれない。
自己変調高調波をキャンセルするために、信号自体の掛け算から成る加算エラー項を考察する。
Y(t)=X(t)+KX(t)2
ここで、Kは小さいと仮定する。エラー項を補正するには、次のようにする。
X'(t)≒Y(t)-K'Y(t)2
K'=Kの場合、上述の式をY(t)で置き換え、展開して簡略化すると、次のようになる。
X'(t)≒X(t)-2K2X(t)3-K3 X(t)4
小さなKに対して、最後の2つの項は一層小さく、その近似が正確となる。他のパワーに対しても同様なる。
このメカニズムにより、大きな信号高調波を正確に補正のために、厳密な逆関数を一連の逆変換から求める。n次のパワーに対しては、
Y(t)=X(t)+KX(t)n=X(t)(1+KX(t)n-1)
となる。このパワーの補正は、次の形式が適用できる。
X(t)=Y(t)(1-Correction(n,KY(t)n-1))
ここで、n次の高調波及び入力pに対して、
Correction(n,p)=-nΣk=1->R{((nk-1)!(-p)k)/(((n-1)k+1)!(k-1)!)}
この和の収束は、有限な整数Rに対して補償されている。もし、
|p|<(n-1)n-1/nn
ならば、
p=KY(t)n-1
となる。|p|に対するこの制限により、Kは次の範囲内となる。
|K|<{(n-1)/n|Ymax|}n-1(1/n)
選択された高調波に対する補正関数Correctionを入力pの補正ルックアップ・テーブルにエンコードすれば、付加的な掛け算のみが必要となる。減算をこのルックアップ・テーブルに組合わせるか、このルックアップ・テーブルの外で減算を行って、ルックアップ・テーブルの大きさを最小にできる。
より一般化された次の形式に多項式を因数分解できない限り、2つ以上の高調波が存在した場合に、上述の解決法を適用できない。
Y(t)=X(t)Πi=0->r(1+KiX(t)n(i)-1)
X(t)が残るまで上述のアルゴリズムを順次適用して、この積の各項を補正するか、取り除く。残念なことに、上述の簡単な実際の項に因数分解することは、常に可能ではない。上述は、各時点において補正できる歪メカニズムを仮定している。一般的に、これが事実ではないと判り、異なる非線形補正技法を用いる必要がある。
実際には、アナログ回路には、多くの異なる歪メカニズムがあり、この歪メカニズムは、周波数に伴って変動する振幅及び遅延を有する種々の小さな信号による入力の変調を含む。単一の正弦波入力の場合を考慮に入れても、基本波に対する特定の高調波歪の振幅及び位相は、通常、入力周波数、その振幅及び直流オフセットの関数である。米国特許第6344810号、第6424275号及び第6570514号でのアプローチは、入力の各パワーが遅延に関連していると仮定している。各高調波の振幅及び位相は、入力周波数の関数であると仮定する。
Y(t)=X(t)+Σn=2->MK(n,X(t))X(t+D(n,X(t)))n
D(n,X(t))は、入力X(t)に応じたn次高調波の時間遅延であり、また、K(n,X(t))は、上述のKとは異なり、X(t)に応じたn次高調波の振幅に関連する。
上述に適合する非線形システムの出力の高調波の位相及び振幅を測定する際、小さなK()の場合、以下の近似を用いて各高調波を補正できる。
X(t)=Y(t)-Σn=2->MK'(n,X(t))X(t-D'(n,X(t)))n
測定した関数K'が実際のKに近く、D'がDに近い限り、この近似は逆に作用する。偶数高調波を考察すると、6次高調波歪により4次及び2次の高調波並びに直流オフセットが生じている。実際に、これらの高調波は、補正をしなければならない6次高調波よりも大きい。上述のパワー関数は、高調波の以下の特徴を意味する。
cos(ωt)6=(1/64)(2cos(6ωt)+12cos(4ωt)+30cos(2ωt)+20)
4次高調波の振幅は、6次高調波よりも6倍大きく、2次高調波の振幅は、15倍大きいことに留意されたい。
最大の偶数高調波を見つけ、それをキャンセルするように補正振幅/位相を校正することにより、偶数高調波をキャンセルできる。6次高調波を補正するときに、次数が2だけ小さい入力信号内の残留高調波を見つけ、また次数が2だけ小さい項内で、即ち、誘導された4次高調波内で、加算を行う一方、これらの振幅及び位相の違いを考慮する。項cos(ωt)4をそれ自体の振幅/利得の応答と共に発生して、この組合せた4次残留高調波をキャンセルする。4次及び6次高調波の補正により、2次高調波が導入されてしまう。最後の2乗項が、入力内の如何なる2次高調波歪との組合せ結果もキャンセルする。如何なる程度の高調波に対しても、偶数高調波がキャンセルされるまでこの処理を校正補正に適用でき、要求される入力周波数範囲にわたって実行する。同様な方法を適用して、奇数高調波の各々をキャンセルできる。
校正に用いる周波数を選択して、所望範囲の総ての可能周波数にわたる高調波の遅延及び振幅の変化に対して、適切に滑らかな動作を行うのに充分に近似するようにする。一般的に、均等な間隔の周波数は、遅延及び振幅の補正設計を容易にする。実際には、D=位相/ωとして遅延に変換された位相と、各高調波用の振幅補正とが得られと、1組の離散フーリエ変換(DFT)を用いて、各高調波用の1組のフィルタ係数を設計できる。適切な選択のために、校正周波数を等間隔に離し、1組のDFTを高速フーリエ変換(FFT)として効果的に実行する。フィルタは、入力X(t)を遅延させ、その振幅を調整する機能を効果的に行う。各フィルタをそのパワー関数発生器の前段に配置する。n次高調波用のフィルタ応答は、
Q(n,ωt)=P(n,X(t))X(1+D(n,X(t)))
となり、n次のパワーに適用すると、
Q(n,ωt)n=P(n,X(t))nX(1+D(n,X(t)))n
となる。この結果の右辺は、次のようになる。
P(n,ωt)=K(n,X(t))1/n
これは、各高調波用パワー関数の前に配置されていれば、校正された応答K()から得たフィルタ処理に要求される振幅応答を示す。
フィルタ処理をパワー関数の直後に適用可能である。しかし、あるサンプリング・ステムにおいて、帯域内で折りたたまれたパワー関数により発生した高調波のエリアシングと、入力周波数とをフィルタが区別できない。なお、エリアシングとは、本来ならばフィルタを通過しないフィルタ周波数帯域幅よりも上の周波数の高調波の一部のエネルギーが折りたたまれて、フィルタ周波数帯域幅内の低い周波数としてフィルタの信号出力に現れ、この信号出力の歪の源となることをいう。確実なキャンセルを行うためには、エリアシングがこの場合の利用可能な入力帯域幅を大幅に制限する。各パワー関数の前のフィルタ機能は非常に好ましく、エリアシングのある高調波を広い入力帯域幅にわたって正確にキャンセルできる。実際には、総てのサンプリングによる歪のメカニズムと同じ方法で、エリアシングの生じた周波数をマップするので、エリアシング・メカニズムをフィルタ設計過程において無視できる。しかし、校正アルゴリズムは、どこにエリアシングのある高調波が生じるかを計算する必要があるので、サンプリングしたスペクトラムにおける正確な位置での振幅及び位相の応答を測定できる。
校正過程の一部として、測定した遅延を等価なフィルタ位相シフトに変換する。位相シフトは、フィルタ係数設計の特性で決まり、サンプル・クロック周波数では決まらない。クロック周波数が校正の後に変化するならば、周波数における位相シフトは異なる実際の遅延に対応し、正確な補償が機能しない。直線性のエラーを補償する回路において、固定したサンプル・レートを用いることが重要である。高次の高調波が含まれているとき、この校正処理における複数の高調波の間の相互作用の複雑さが正確な高調波校正を困難にするが、これは、正確な校正を行うことを確実にする一層正確なフィルタが必要となるためである。ADC内にノイズ、量子化歪、又は自己エリアシングくし歯フィルタ効果が存在すると、正確な校正が更に困難になる。
実際のシステムにおいて、高調波を発生するメカニズムは、非常に複雑であり、単一のメカニズムが信頼できなくなる。よって、高調波補正メカニズムは、単一の正弦波入力に対して正確に動作できるだけである。一層複雑な入力は、次の相互変調歪を導く。
(sin(ω1t)+sin(ω2t))2=1-(1/2)cos(2ω1t)- (1/2)cos(2ω2t)+cos((ω12)t)-cos((ω12)t)
右辺の最初の2つの非直流項は、各項を分離して2乗するときに予想できるが、最後の2つの項は、周波数の和及び差の結果である。遅延を伴うパワーのこのモデルが正しければ、正しく校正されたキャンセル・システムは、相互変調歪も低減できるが、このキャンセル方法は、同じ多項式メカニズムを用いるので、正確な位相及び振幅の相互変調歪も導入する。
実際的には、多項式歪モデルのみが補正メカニズムではない。他のメカニズムは、特定の高調波を発生させるかもしれないので、単一の正弦波入力を伴う高調波をキャンセルする校正は、一般的な場合、相互変調歪を正確に扱わないかもしれない。歪を生じる回路の構成を非常に詳細に理解できれば、この方法のみが総ての場合において相互変調歪を正確にキャンセルできる。この歪の特性が判ると、等価な遅延/フィルタ/乗算を構成して、歪回路に対するのと等価な方法で高調波のない信号を発生できる。高調波をキャンセルする減算は、入力状態の非常に広い範囲にわたって機能する。
特開昭62−159918号公報 米国特許第4615038号公報 米国特許第5168526号公報 米国特許第5617058号公報 米国特許第5627899号公報 米国特許第6344810号公報 米国特許第6388594号公報 米国特許第6424275号公報 米国特許第6570514号公報 米国特許第6584205号公報
残念なことに、ADCの設計者は、歪の主な原因を除去しようとしないが、総ての歪メカニズムを理解していないかもしれない。残留歪は、しばしば非常に低レベルであるので、これらを正確に測定することが困難である。従来から提案されている解決策の問題点は、各高調波キャンセル・システムが低次の高調波を発生するが、この低次の高調波が補正された値よりも大きく、また、低次の高調波補正にて除去すべきものである点である。
そこで、特に、多段ADC用の線形補正を行う高調波歪補正新たなアプローチが望まれている。
よって、本発明は、入力信号に高調波歪を引き起こす非線形システムの直線性を補償する回路であって;入力信号を入力として夫々受け、出力として個別に補正された高調波成分を夫々発生する複数の高調波補正ユニット(142〜14M)と;入力信号を入力として受け、この入力信号を高調波補正ユニットの処理時間だけ遅延して高調波補正ユニットの処理時間を補償する入力補償遅延回路(12)と;複数の高調波補正ユニットからの個別に補償された高調波成分及び入力補償遅延回路からの遅延した入力信号を加算して、入力信号を補正した出力信号を発生する加算器(16)とを具え;複数の高調波補正ユニットの各々は;入力信号を入力として受け、振幅及び位相の補正された入力信号を出力として発生する入力フィルタ(18)と;この入力フィルタからの振幅及び位相の補正された入力信号を入力として受け、第1信号を出力として発生するヒルベルト変換フィルタ(20)と;入力フィルタからの振幅及び位相の補正された入力信号をヒルベルト変換フィルタの処理時間だけ遅延させて、第2信号を出力する手段(22)と;第1信号をこの第1信号と異なるsin及びcos関数の一方である第1倍率と乗算してスケール調整する(28 1 )と共に、第2信号をこの第2信号と異なるsin及びcos関数の他方である第2倍率と乗算してスケール調整(28 2 )し、これらスケール調整した第1信号及び第2信号を加算する(30)ことにより、個別の位相シフトした信号を発生する複数の位相シフト・ユニット(240〜24n-1)と;これら複数の位相シフト・ユニットからの複数の個別の位相シフトした信号を掛け算して、個別に補正された高調波成分を発生する手段(26)とを有することを特徴とする。なお、括弧の内の参照符号は、実施例との対応関係を単に示すものである。
本発明は、関心のある周波数範囲内で入力信号の基本周波数の各高調波に対して、個別の高調波補正成分を発生することによって高調波をキャンセルして線形補償を行っている。高調波補正成分と、遅延した入力信号とを加算して、非線形システムの入力に対して、この入力信号を補正している。各高調波補正ユニットが個別の高調波補正成分を発生するが、これら高調波補正成分の各々は、プログラマブル入力フィルタ、ヒルベルト変換フィルタ、複数の位相シフト器を具えている。なお、ヒルベルト変換フィルタとは、ヒルベルト変換特性を有するフィルタである。入力信号は、通常の有限インパルス応答(FIR)フィルタであるプログラマブル入力フィルタを介して、ヒルベルト変換フィルタの入力端及び補償遅延回路の入力端に供給される。ヒルベルト変換フィルタからの出力と、補正遅延回路からのフィルタ処理された入力信号を遅延した信号とが、並行の複数の位相シフト器に入力し、これら位相シフト器からの各出力が互いに乗算されて、各高調波補正ユニット用の個別の高調波補正成分を発生する。
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の詳細な説明から明らかになろう。
自己変調による高調波歪のメカニズムは、多段ADCの如き非線形システム内の入力信号を遅延させて得た複数信号の生成物に基づいている。このシステムへの入力信号の各経路での遅延を推測することは困難である。これらが同じ位相の場合、上述の従来技術で考察した高調波の特性は適切である。しかし、実際のシステムにおいては、位相の如何なる組合せも可能である。他の特定の例では、1組の均一に離間した位相関係により、所望高調波のみが発生する。これは、各高調波をキャンセルのために独立して構成できるという利点がある。しかし、ここでの欠点は、ある付加的な処理を必要とすることである。本発明は、以下の仮定において等間隔の位相シフトにわたって以下の結果を用いる。なお、この仮定とは、校正及び動作の間でサンプル・クロック速度が変化しないと、遅延が位相シフトに対応することである。
Figure 0004498184
三角関数を展開すると、これは、次のようになる。
sin(n,ωt)=2n-1Πk=0->n-1(sin(ωt)cos(kπ/n)+cos(ωt)sin(kπ/n))
入力f(t)=sin(ωt)に対して、ヒルベルト変換H()フィルタを用いてcos(ωt)を発生する。ヒルベルト変換フィルタは、目標とする精度を設計入力周波数範囲内として、総ての入力周波数に対してπ/2だけ効果的に位相シフトをできる。フィルタを無限に長くしなければならないので、これは総ての可能な入力周波数に対して動作しない。ヒルベルト変換フィルタを有限インパルス応答(FIR)フィルタとして通常実現するので、これは、線形であり、その入力の総ての位相をπ/2だけ同時に位相シフトできる。入力f(t)に対して、上述の式は、任意の入力用に一般化して、n次の高調波出力を次のように発生する。
Figure 0004498184
ヒルベルト変換フィルタ出力H(f(t))がこの結果のループ変数kから独立しているので、単一のヒルベルト変換フィルタによりこの式の結果を実現できる。実際には、入力フィルタで処理されたf(t)信号を遅延させて、ヒルベルト変換フィルタによる遅延に一致させる。係数cos(kπ/n)及びsin(kπ/n)がkの総ての値に対してf(t)及びH(f(t))の各々を異なるスケールとし、これらを加算して結果の複数の項を生じる。n-1回の掛け算を用いて、これら項の総てを掛け算し、高調波の補正された出力を得る。
かかる本発明の直線性補償回路10を図1に示す。なお、入力信号f(t)=sin(ωt)が補償遅延回路12と、高調波補正ユニット142〜14M(以下、包括的に142-Mで示す)の各々に供給される。これら高調波補正ユニット142-Mは、発生手段を構成する。高調波補正ユニット142-M及び補正遅延回路12からの出力を加算器16に供給して、高調波補正信号(高調波が補正された信号)を発生する。これら補正遅延回路12及び加算器16は、加算手段を構成する。
実施例を考察すると、n=3に対して高調波補正ユニット142-Mで構成された高調波発生手段は、次のように3つの生成物の項に展開される。
Hm(3,f(t))=4(f(t)cos(0)+H(f(t)sin(0))(f(t)cos(π/3)+H(f(t))sin(π/3))(f(t)cos(2π/3)+H(f(t))sin(2π/3))
sin()及びcos()を評価して、次のように簡略化する。
Hm(3,f(t))=4f(t)(f(t)/2+sqrt(3)H(f(t))/2)(-f(t)/2+sqrt(3)H(f(t))/2)
なお、sqrtは、平方根を意味する。さらに、これを簡略化すると次のようになる。
Hm(3,f(t))=f(t)(3H(f(t))2-f(t)2)
この結果が3次高調波となることを示すために、入力を角周波数ωとして単一の正弦波に設定する。
f(t)=sin(ωt)
ヒルベルト変換フィルタがsin(ωt)をcos(ωt)に変換すると、
H(f(t))=cos(ωt)
となる。以下の既知の多数の角度の展開が、基本波のパワーの点から見て高調波を定義する。
sin(nx)=Σk=0->|_(n-1)/2_|(n,2k+1)(-1)kcos(x)n-1-2ksin(x)2k+1
cos(nx)=Σk=0->|_n/2_|(n,2k)(-1)kcos(x)n-2ksin(x)2k
y=|_x_|は、フロア関数であり、最大の整数y=<xを返す。n=3に対して上述を評価すると、
Hm(3,sin(ωt))=sin(3ωt)
これにより、角周波数ωから直接的に3次高調波角周波数3ωが生じ、他の高調波が生じない。この形式の歪は、上述の如く、又は自己変調メカニズムにより、多項式に分解した非線形性の一部として生じる。
同様な展開により、正弦波入力から任意の高調波を発生する構造、即ち、アルゴリズムが得られる。パワーを用いるので、サンプル・システムにて、高調波に正確にエリアシングが生じる。上述の多項式システムと同様に、各高調波発生器への入力にフィルタを配置して、入力周波数に応じた各高調波の振幅及び遅延の個別の校正が可能となる。
本発明による直線性補償回路用の各高調波補正ユニットのブロック図である図2を参照する。高調波補正ユニット14は、入力振幅及び位相補正フィルタ(入力フィルタ)18を有し、その後段にヒルベルト変換フィルタ20が補償遅延回路22と並列に接続されている。これらヒルベルト変換フィルタ20及び補償遅延回路22は、C(cos)信号(第1信号)及びS(sin)信号(第2信号)を夫々発生し、これら信号は、後段の位相シフト・ユニット240〜24n-1に(以下、包括的に240-(n-1)で示す)に並列に入力する。位相シフト・ユニット240-(n-1)の出力は、高調波補正出力として掛け算器26に供給されて互いにかけ算される。この掛け算器26の出力は、高調波補正ユニット14の出力であり、加算器16(図1)用の入力となる。
図3は、本発明による直線性補償回路用の位相シフト・ユニットのブロック図である。各位相シフト・ユニット24は、スケール調整回路(スケーラ)281及び282の各々がC入力及びS入力を夫々受ける。C入力に対するスケーラの倍率はsin(kπ/n)であり、S入力に対するスケーラの倍率はcos(kπ/n)である。スケール調整されたC及びS出力は、位相用の加算器30に入力されて加算され、位相シフト・ユニット24からの位相シフト出力を掛け算器26に供給する。
各高調波が他の高調波から独立して校正されるので、この校正手順は、パワーに基づく解法よりも簡単である。まず、振幅/位相補償フィルタ18を高調波校正に対してバイパスするので、これらフィルタが後段の振幅/位相測定干渉しない。次に、校正は、以下に説明するステップ進む。
補正すべき非線形歪のn次の各高調波に対して:
関心のある周波数範囲にわたって好ましく等間隔にした1組の補正周波数に対して、
(1)既知の振幅及び周波数の正弦波を非線形システムに入力し、その出力を取込む。
(2)同時に、非線形システムの出力を図2の回路に供給し、n次の高調波を直接発生し、ステップ(1)と同じサンプリング時間で取込む。この回路の入力の歪は、それ自体の結果の歪であるが、これらは、基本波に対して非常に小さいと仮定する。
(3)非線形システムによりステップ(1)及び(2)により発生したn次高調波の相対振幅及び位相を測定する。
n次高調波での歪発生メカニズムの後で、各校正周波数で得た1組の振幅及び位相補正は、補正用のパラメータを提供する。フィルタが入力のエリアシングのある高調波を補正するために、応答パラメータを変更して、歪発生器の前で、n次高調波振幅/位相補正フィルタ18に適用する。
(4)各相対位相シフトを遅延に変換して(遅延=位相/角周波数)、高調波発生器の前段にフィルタを移動するのに適応させる。
(5)各周波数における相対振幅応答のn次のルートを求める。
(6)ステップ(4)及び(5)で求めた遅延値及び振幅値からデジタル入力フィルタを校正する。一般的には、フィルタは非線形位相の非対称フィルタであるので、設計アプローチの1つは、反復FFTアルゴリズムを用いて、関心のある入力周波数帯域の外側での制約を緩める。よって、規則的に離間した校正周波数にとって好ましい。
(7)ステップ(6)からのn次高調波用に振幅/位相補正フィルタ18をプログラムし、発生した高調波を設定し、それを遅延した入力から減算して、要求されたn次の高調波キャンセルを行う。
(8)直線性補償回路(キャンセル・システム)10を動作させて高調波をキャンセルする。
本発明は、ヒルベルト変換フィルタ及び位相シフトを用いて関心のある周波数範囲内で各高調波用の個別の高調波補正成分を発生し、これら個別の高調波補正成分を加算して、補正した出力を発生することにより、高調波キャンセルによる直線性補償を行っている。
本発明による直線性補償回路の概念的なブロック図である。 本発明による直線性補償回路の構成要素の1つである高調波補正ユニットのブロック図である。 図2の高調波補正ユニットに用いる位相シフト・ユニットのブロック図である。
符号の説明
10 直線性補償回路
12 補償遅延回路(加算手段の一部)
14 高調波補正ユニット(発生手段)
16 加算器(加算手段の一部)
18 振幅及び位相補正フィルタ(入力フィルタ)
20 ヒルベルト変換フィルタ
22 補償遅延回路
24 位相シフト・ユニット
26 掛け算器
28 スケール調整回路
30 位相加算器

Claims (1)

  1. 入力信号に高調波歪を引き起こす非線形システムの直線性を補償する回路であって、
    上記入力信号を入力として夫々受け、出力として個別に補正された高調波成分を夫々発生する複数の高調波補正ユニットと、
    上記入力信号を入力として受け、上記入力信号を上記高調波補正ユニットの処理時間だけ遅延して上記高調波補正ユニットの処理時間を補償する入力補償遅延回路と、
    上記複数の高調波補正ユニットからの上記個別に補償された高調波成分及び上記入力補償遅延回路からの上記遅延した入力信号を加算して、上記入力信号を補正した出力信号を発生する加算器とを具え、
    上記複数の高調波補正ユニットの各々は、
    上記入力信号を入力として受け、振幅及び位相の補正された上記入力信号を出力として発生する入力フィルタと、
    該入力フィルタからの上記振幅及び位相の補正された入力信号を入力として受け、第1信号を出力として発生するヒルベルト変換フィルタと、
    上記入力フィルタからの上記振幅及び位相の補正された入力信号を上記ヒルベルト変換フィルタの処理時間だけ遅延させて、第2信号を出力する手段と、
    上記第1信号を上記第1信号と異なるsin及びcos関数の一方である第1倍率と乗算してスケール調整すると共に、上記第2信号を上記第2信号と異なるsin及びcos関数の他方である第2倍率と乗算してスケール調整し、スケール調整した上記第1信号及び上記第2信号を加算することにより、個別の位相シフトした信号を発生する複数の位相シフト・ユニットと、
    該複数の位相シフト・ユニットからの複数の個別の位相シフトした信号を掛け算して、上記個別に補正された高調波成分を発生する手段と
    を有することを特徴とする直線性補償回路。
JP2005083845A 2004-04-02 2005-03-23 直線性補償回路 Active JP4498184B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/817,203 US6911925B1 (en) 2004-04-02 2004-04-02 Linearity compensation by harmonic cancellation

Publications (2)

Publication Number Publication Date
JP2005295542A JP2005295542A (ja) 2005-10-20
JP4498184B2 true JP4498184B2 (ja) 2010-07-07

Family

ID=34679453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005083845A Active JP4498184B2 (ja) 2004-04-02 2005-03-23 直線性補償回路

Country Status (4)

Country Link
US (1) US6911925B1 (ja)
EP (1) EP1583243B1 (ja)
JP (1) JP4498184B2 (ja)
CN (1) CN1677870B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1523222B1 (en) 2002-07-12 2015-05-06 Ricoh Company, Ltd. Heating apparatus, auxiliary power supply apparatus, auxiliary power supply system, fixation apparatus, and moving picture formation apparatus
US7348908B2 (en) * 2004-11-04 2008-03-25 Tektronix, Inc. Linearity corrector using filter products
US7161511B2 (en) * 2005-06-03 2007-01-09 General Electric Company Linearization system and method
US7460043B2 (en) * 2005-06-03 2008-12-02 General Electric Company Analog-to-digital converter compensation system and method
GB2442265A (en) * 2006-09-30 2008-04-02 Univ Cardiff Nonlinear signal processing
US20090091487A1 (en) * 2007-10-04 2009-04-09 Texas Instruments Incorporated Spurious Free Dynamic Range Of An Analog To Digital Converter
JP2010117338A (ja) * 2008-10-16 2010-05-27 Advantest Corp 信号処理装置、試験システム、歪検出装置、信号補償装置、解析信号生成装置、プログラム、記憶媒体、歪検出方法、信号補償方法、および、解析信号生成方法
US8625813B2 (en) * 2008-12-23 2014-01-07 Stmicroelectronics, Inc. Asymmetric polynomial psychoacoustic bass enhancement
JP5609684B2 (ja) * 2011-02-01 2014-10-22 ソニー株式会社 Ad変換装置および信号処理システム
CN103023498A (zh) * 2012-12-31 2013-04-03 深圳市九洲电器有限公司 一种提高数模转换器非线性失真性能的方法及装置
US9112457B1 (en) 2013-01-29 2015-08-18 Teledyne Lecroy, Inc. Decompressor
JP6292593B2 (ja) * 2014-07-08 2018-03-14 国立大学法人大阪大学 計測装置及び計測方法
CN107040214B (zh) * 2017-03-03 2021-01-29 北京东方计量测试研究所 一种基于多点补偿方案的低杂散正弦信号发生器
US11489847B1 (en) * 2018-02-14 2022-11-01 Nokomis, Inc. System and method for physically detecting, identifying, and diagnosing medical electronic devices connectable to a network
US10574250B1 (en) * 2019-02-28 2020-02-25 Nxp Usa, Inc. Digital calibration systems and methods for multi-stage analog-to-digital converters
CN111277267A (zh) * 2020-03-05 2020-06-12 中国人民解放军国防科技大学 双通道tiadc的时延失配补偿方法、装置及电子设备
CN111682912B (zh) * 2020-05-29 2022-03-08 中国科学院微电子研究所 一种基于fpga的超宽带功放谐波消除装置及方法
CN112084732B (zh) * 2020-08-12 2024-03-01 中电科思仪科技股份有限公司 一种基于fpga的谐波补偿方法
US11519858B2 (en) 2021-01-11 2022-12-06 Ysi, Inc. Induced crosstalk circuit for improved sensor linearity
CN112763769B (zh) * 2021-04-08 2021-07-06 深圳市鼎阳科技股份有限公司 一种具有超低谐波失真的信号发生器
CN114123205B (zh) * 2021-11-01 2023-12-22 深圳供电局有限公司 谐波补偿系统及其相位校正方法与装置
CN114283857B (zh) * 2021-12-16 2024-05-28 上海艾为电子技术股份有限公司 分频信号的延时补偿、分频方法、系统和分频器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133959A (ja) * 2001-10-29 2003-05-09 Sony Corp D/a変換器および出力増幅回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4615038A (en) * 1984-06-06 1986-09-30 At&T Information Systems Inc. Equalization of modulated data signals utilizing tentative and final decisions and replication of non-linear channel distortion
JPS61129908A (ja) * 1984-11-28 1986-06-17 Toshiba Corp 3逓倍回路
JPH07118649B2 (ja) 1986-01-08 1995-12-18 ヤマハ株式会社 デイザ回路
JPS63121916U (ja) * 1987-01-30 1988-08-08
US5168526A (en) * 1990-10-29 1992-12-01 Akg Acoustics, Inc. Distortion-cancellation circuit for audio peak limiting
GB9026906D0 (en) * 1990-12-11 1991-01-30 B & W Loudspeakers Compensating filters
US5196851A (en) * 1991-05-24 1993-03-23 Samsung Electronics Co., Ltd. Linearizing non-linear analog-to-digital process and circuit
JPH07321613A (ja) * 1994-05-24 1995-12-08 Kokusai Electric Co Ltd 周波数逓倍器、波形整形回路、可変位相シフト回路
US5617058A (en) * 1995-11-13 1997-04-01 Apogee Technology, Inc. Digital signal processing for linearization of small input signals to a tri-state power switch
JPH10303708A (ja) * 1997-04-24 1998-11-13 Nec Corp 周波数逓倍回路
JPH1117749A (ja) * 1997-06-24 1999-01-22 Nec Corp 復調回路
US6177893B1 (en) * 1998-09-15 2001-01-23 Scott R. Velazquez Parallel processing analog and digital converter
US6198416B1 (en) 1999-04-16 2001-03-06 Scott R. Velazquez Linearity error compensator
US6584205B1 (en) * 1999-08-26 2003-06-24 American Technology Corporation Modulator processing for a parametric speaker system
US6424275B1 (en) 2001-01-18 2002-07-23 Scott R. Velazquez Linearity error compensator
US6570514B1 (en) 2001-12-21 2003-05-27 Scott R. Velazquez Linearity error compensator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133959A (ja) * 2001-10-29 2003-05-09 Sony Corp D/a変換器および出力増幅回路

Also Published As

Publication number Publication date
EP1583243A3 (en) 2006-06-28
CN1677870A (zh) 2005-10-05
US6911925B1 (en) 2005-06-28
CN1677870B (zh) 2010-06-09
EP1583243A2 (en) 2005-10-05
EP1583243B1 (en) 2017-06-07
JP2005295542A (ja) 2005-10-20

Similar Documents

Publication Publication Date Title
JP4498184B2 (ja) 直線性補償回路
JP4754941B2 (ja) 線形補正器
US8917125B1 (en) Interleaving analog-to-digital converter (ADC) with background calibration
US9030340B1 (en) N-path interleaving analog-to-digital converter (ADC) with background calibration
CN107959499B (zh) 测量和校正系统的非理想性
JP5142342B2 (ja) Ad変換回路
JP4076547B2 (ja) 量子化装置用ディザ回路
WO2006075505A1 (ja) 改良された時間インタリーブ方式のアナログ-デジタル変換装置及びそれを用いる高速信号処理システム
KR20100080391A (ko) 2채널의 타임 인터리빙 아날로그 디지털 변환기 및 그의 오차 측정 및 정정 방법
CN109936366B (zh) 信号路径线性化
JP2014103671A (ja) Rf信号源の校正方法及び振幅平坦及び位相リニアリティ校正器
CN111384950A (zh) 用于时间交织数模转换器的线性和非线性校准
US8842033B1 (en) Dynamic linearity corrector for digital-to-analog converters
CN110266311A (zh) 一种tiadc系统失配误差校准方法、装置、设备及介质
JP4451486B2 (ja) アナログ/デジタル変換装置およびデジタル/アナログ変換装置
JP5070571B2 (ja) アナログデジタル変換装置、アナログデジタル変換方法、制御装置及びプログラム
JP3752237B2 (ja) A/d変換装置
US9166610B2 (en) Converter arrangement and method for converting an analogue input signal into a digital output signal
JP2006279425A (ja) A/d変換装置
Soudan et al. Correction structures for linear weakly time-varying systems
US9726702B2 (en) Impedance measurement device and method
KR101691367B1 (ko) M채널 TI-ADCs에서 미스매치에 대한 디지털 후면 교정 방법 및 그 장치
JP6512092B2 (ja) 周波数特性補正回路
JP7503100B2 (ja) 位相ノイズ影響除去用の補正システムとそれを含むアナログ・デジタル変換装置
Mankovskyy et al. Digital Method of SSB Modulation

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060616

A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20070220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4498184

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250