CN107040214B - 一种基于多点补偿方案的低杂散正弦信号发生器 - Google Patents
一种基于多点补偿方案的低杂散正弦信号发生器 Download PDFInfo
- Publication number
- CN107040214B CN107040214B CN201710126647.2A CN201710126647A CN107040214B CN 107040214 B CN107040214 B CN 107040214B CN 201710126647 A CN201710126647 A CN 201710126647A CN 107040214 B CN107040214 B CN 107040214B
- Authority
- CN
- China
- Prior art keywords
- conversion module
- operational amplifier
- digital
- sine
- analog conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 46
- 230000015654 memory Effects 0.000 claims description 14
- 230000006870 function Effects 0.000 claims description 7
- 238000012546 transfer Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 2
- 238000004364 calculation method Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000003786 synthesis reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000013139 quantization Methods 0.000 description 1
- 230000009131 signaling function Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明的目的在于提供一种基于多点补偿方案的低杂散正弦信号发生器,该基于多点补偿方案的低杂散正弦信号发生器包括一个主数模转换模块,其为有效位数高的低速D/A转换器,负责正弦波形输出;以及一个高速D/A产生谐波抵消信号ξ(t),用于抵消主数模转换模块产生的正弦波形中的谐波分量,两路信号通过加减运算电路进行减法运算后输出,最终得到谐波抵消后的正弦电压输出,该低杂散正弦信号发生器克服了现有技术中有效位数与转换速度不可兼得的缺陷,在有效地降低了正弦信号发生器产生的正弦波中的谐波分量的同时,能够保证正弦信号发生器的模数转换速度,获得波形畸变率较低的正弦波信号。
Description
技术领域
本发明涉及信号处理领域,具体的涉及一种基于多点补偿方案的低杂散正弦信号发生器。
背景技术
正弦电压源电路是一个以D/A转换器为核心,用矩形台阶拟合产生正弦波信号的电路。电路在时钟信号的驱动下周期性地将存储器中的数字序列送到D/A转换器, D/A转换器输出模拟正弦信号的阶梯电压,阶梯电压再经过低通滤波器(LPF)平滑后得到所需的正弦电压信号,正弦电压源电路的具体结构如图1所示。
数字合成的正弦波电压为:
式(1)中的V1为D/A转换器参考电压,M为内插点数,i=0,1,2,3,……,M,N 是主数模转换器位数。
可利用单位阶越函数u(t),将式(1)表示为:
现有技术中的正弦电压源电路输出的正弦波电路波形如图2所示。
和理想的正弦波电压信号相比,具有量化台阶的数字合成正弦波信号,将带来有效值误差和噪声电压。
数字合成正弦波信号的谐波失真为:
式(4)中的U1为基波有效值;
Ui(i=2,3,…n)为谐波有效值;
UD为数字合成正弦波信号的电压的有效值;
THDU用于表示正弦波信号的谐波失真率。
数字合成正弦波信号的电压有效值为:
由于公式(3)是一个奇函数,故可将其展成一个正弦级数:
其中,
用四舍五入函数R[]实现截断取整,有:
基波和谐波的定量计算
根据公式(8)计算,可得正弦信号基波和各次谐波分量[1]。
表1 M=128,N=16时基波和各次谐波分量
同时计算出数字合成正弦波电压有效值:
UD=7.07095247(V) (9)
数字合成正弦波电压失真度:
增大内插点数M,正弦信号的基波和各次谐波情况如表2所示。
表2内插点数M变化对基波和各次谐波影响情况
根据表2可以看出,增大内插点数M,可以改善基波电压的相对误差,而且M-1 次谐波分量也随着内插点数的增大而减小,但其它低次谐波没有明显改善。
同样可以根据计算得出增大D/A位数可以改善数字合成正弦信号质量的结论。但是限于现阶段D/A芯片的指标水平,转换速率高的D/A有效位数低,有效位数高的 D/A转换速率低。因此,不可能无限制的增加M和N的数值。
发明内容
针对现有技术中的这些缺点,本发明的目的在于提供了一种基于多点补偿方案的低杂散正弦信号发生器。
其中,一种基于多点补偿方案的低杂散正弦信号发生器,其特征在于:该基于多点补偿方案的低杂散正弦信号发生器包括一个主数模转换模块,其为有效位数高的低速D/A转换器,负责正弦波形输出;以及一个高速数模转换模块产生谐波抵消信号ξ(t),用于抵消主数模转换模块产生的正弦波形中的谐波分量,两路信号通过加减运算电路进行减法运算后输出,最终得到谐波抵消后的正弦电压输出;
优选地,所述正弦信号发生器包括第一正弦波形数据存储器和第二正弦波形数据存储器,第一正弦波形数据存储器时钟信号为fclk,第二正弦波形数据存储器时钟信号为nfclk,第一正弦波形数据存储器与主模数转换模块相连,第二正弦波形数据存储器与高速模数转换模块相连;
优选地,主数模转换模块与第一运算放大器的负输入端连接,高速数模转换模块与第二运算放大器的负输入端连接,第一、第二运算放大器的正极输入端接地,第一、第二运算放大器的负极输入端与其各自的输出端之间跨接有电阻。
优选地,第一运算放大器的输出端通过电阻值为R的电阻连接至第三运算放大器的负极输入端,第二运算放大器的输出端通过电阻值2NR的电阻连接至第三运算放大器的负极输入端,所述第三运算放大器的正极输入端接地,其输出端通过低通滤波器输出所要产生的正弦波信号。
优选地,所述低通滤波器为一个五阶巴特沃斯低通滤波器,截止频率35kHz,其传递函数为:
一种应用基于多点补偿方案的低杂散正弦信号发生器的正弦信号产生方法,其特征在于:高速数模转换模块产生谐波抵消信号ξ(t)为:
V1为主数模转换模块和高速数模转换模块的参考电压,M为内插点数,i= 0,1,2,3,……,M,N是主数模转换模块位数,j=0,1,2,……,n,n为高速数模转换模块在区间内的内插点数,R[]表示通过四舍五入实现截断取整。
本发明的优点在于克服了现有技术中在产生正弦波信号的过程中,模数转换模块有效位数与转换速度两者不能兼顾的缺陷,通过应用主数模转换模块和高速数模转换模块的并行输入,产生一抵消主数模转换模块产生的正弦波形中的谐波分量,从而在保证正弦信号发生器的模数转换速度的情况下,获得波形畸变率较低的正弦波信号,从而满足高速度高精度信号发生器的应用需求。
附图说明
图1现有技术中正弦电压源电路原理图
图2现有技术中正弦电压源电路3bit数模转换后输出正弦波形图
图3本发明的ξ(t)的信号波形图
图4本发明的数模转换后一次截断的台阶信号模拟ξ(t)
图5本发明的高速数模转换信号模拟ξ(t)
图6本发明的谐波抵消电路原理图
图7本发明的滤波器结构图
图8本发明低通滤波器幅频特性
具体实施方式
结合具体实施例对本发明进行具体说明如下:
对于现有技术中的缺陷,有必要寻找一种信号,其基波很小,叠加后不影响原数字合成正弦波信号的基波分量,其它各次谐波尽量与原数字合成正弦波信号的谐波分量相同(包括幅值和相位),两个信号进行减法叠加后进行抵消。
根据公式(2)的数字合成正弦波信号函数f(t),可得最为理想的抵消函数为:
ξ(t)的波形图如图3所示。
抵消后的信号为:
将f*(t)展成正弦级数,得到各次谐波系数:
与bk一样的推导方法,可得:
根据公式(16)计算,可得谐波抵消后正弦信号基波和各次谐波分量。
表3 M=128,N=16谐波抵消前后各次谐波分量比较
从表3可以看出采用一次截断的台阶信号进行谐波抵消后的正弦信号,基波和M-1次谐波基本不变,其它次谐波显著减小。
本发明采用一个比主D/A转换速率高很多,但有效位数低一些的D/A来模拟ξ (t),其波形如图5所示。
抵消后的信号为:
将f*(t)展成正弦级数,得到各次谐波系数:
根据公式(19)计算,可得谐波抵消后正弦信号基波和各次谐波分量。
表4 M=128,N=16,n=4谐波抵消后各次谐波分量
表5抵消前后各次谐波分量比较
从表5可以看出采用高速D/A模拟ξ(t)(n=4)进行谐波抵消后的正弦信号,基波误差减小,M-1次谐波后移到n×M-1次谐波,并且减小,其它次谐波显著减小,对比表3可以看出,采用高速D/A模拟ξ(t)(n=4)进行谐波抵消后的正弦信号与采用一次截断的台阶信号进行谐波抵消后的正弦信号相比,基波得到改善,M-1次谐波后移到n×M-1次谐波,并且减小,更容易将n×M-1次谐波滤掉,其它次谐波抑制效果相当。
数字合成正弦波电压有效值:
数字合成正弦波电压失真度:
基于上述理论分析可知,正弦电压源电路可由两个D/A构建组成:其主D/A为有效位数高的低速D/A转换模块,负责正弦波形输出;另一高速D/A产生谐波抵消信号ξ(t);两路信号通过加减运算电路进行减法运算后输出,最终得到谐波抵消后的正弦电压输出。
电路对两路信号的同步要求严格,在时钟信号的作用下由CPU控制两路波形存储器同时输出所存储的波形信号给后级电路。
本发明具体的电路构成如图5所示。
其中,对于主D/A和产生谐波抵消信号ξ(t)的高速D/A的内插点数M的确定过程如下:
(1)主D/A内插点数M的确定
每周期插入的点数与时钟频率的关系计算如下:
式中:
Φ为地址计数器时钟频率,数字量输出速率,单位为Hz;
M为数字波形每周期内插点数;
f为数字波形的频率,单位为Hz;
T为合成正弦波的周期,单位为s。
主D/A的建立时间是决定内插点数的关键指标,限制了正弦波输出的最高频率。综合考虑主D/A芯片的有效位数、转换时间、微分非线性误差、积分非线性误差和温漂等参数,最终选取16bit建立时间1μs的D/A芯片。
在一具体实施例中输出正弦波最高频率为10kHz,以主D/A转换模块的建立时间作为内差间隔时间计算,内插点数为128,考虑到其它输出均低于10kHz,并且每个台阶幅度比建立时间测试的跃变幅度小得多,内插点数可以取得稍大。为了方便计算,在一具体实施例中采用2n个内插点数。在波形频率降低时适当增加内插点数,将会改善波形的噪声指标和有效值指标。
表6内插点数和时钟频率
数字合成正弦 | 内插点 | 时钟频率 |
50Hz~100Hz | 2048 | 1024kHz~ |
100Hz~500Hz | 1024 | 1024kHz~ |
500Hz~1kHz | 512 | 256kHz~512kHz |
1kHz~5kHz | 256 | 256kHz~128MHz |
5kHz~10kHz | 128 | 640kHz~ |
正弦波数据表按照2048点设计,每个点2个字节。先通过外部计算得到2048个点的正弦表数据存储在EPROM的正弦表中,装置运行时以查表的方式快速获取数据。当内插点数M小于2048点时,按照公式计算地址间隔均匀抽取。
(2)谐波抵偿D/A内插点数n的确定
谐波抵偿D/A地址计数器时钟频率φ*=nφ。
式中:
Φ*谐波抵偿D/A地址计数器时钟频率,单位为Hz;
Φ为主D/A地址计数器时钟频率,单位为Hz;
n谐波抵偿D/A每台阶内插点数。
表7内插点数M,n和时钟频率
按照表7的内插方式,谐波抵偿D/A需要选取一个输出速率大于40MHz的D/A转换器。
若采用谐波抵消后的正弦信号经过一个低通滤波器滤除M-1次谐波以后的高次谐波分量,则数字合成正弦波电压失真度可以小于10-10。M-1次谐波的最低频率为 102.4kHz,n×M-1次谐波的最低频率为204.8kHz,在一具体实施例中,设计一个五阶巴特沃斯低通滤波器,截止频率35kHz。滤波器结构如图7所示。
使用滤波器设计软件得出滤波器的传递函数为:
其中,b0=1.94439×10-27 b1=1.38363×10-21 b2=4.92320×10-16
b3=1.08283×10-10 b4=1.47151×10-5 b5=1
需要注意的是,所述b0-b5的取值并非只有上述一种数值组合,可以根据不同的滤波需求设计其余数值组合,再此不一一赘述;
式(22)中传递系数与电路参数关系如下:
b5=1
b4=R5(C1+C2)
b3=R5(R1+R2)C1C2
b2=R5C1C2(C3+C4)R1R2
b1=R5C1C2C3C4R1R2(R3+R4)
b0=R5C1C2C3C4C5R1R2R3R4
确定电容值(C1=C2=C3=C4=C5=10nF)后计算电阻值得:
R1=1190.76Ω R2=280.97Ω R3=281.04Ω
R4=281.04Ω R5=735.76Ω
根据以上参数设计的低通滤波器幅频特性如图8所示。
根据滤波器计算结果,滤波器传递系数如表8所示。
表8不同频率下的传递系数
从表8可以看出,在11kHz以下,滤波器传递系数为1,不会对基波信号有影响,;对于影响较大的n×M-1次谐波,滤波器传递系数为0.00014,即衰减了将近一万倍,衰减到1μV以下。
尽管已描述了本发明的优选实施例,但本领域内的技术人员一旦得知了基本创造性概念,则可对这些实施例作出另外的变更和修改。所以,所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。
Claims (3)
1.一种基于多点补偿方案的低杂散正弦信号发生器,其特征在于:该基于多点补偿方案的低杂散正弦信号发生器包括一个主数模转换模块,其为有效位数高的低速D/A转换器,负责正弦波形输出;以及一个高速数模转换模块产生谐波抵消信号ξ(t),用于抵消主数模转换模块产生的正弦波形中的谐波分量,两路信号通过加减运算电路进行减法运算后输出,最终得到谐波抵消后的正弦电压输出;其中,谐波抵消信号ξ(t)的表达式为:
V1为主数模转换模块和高速数模转换模块的参考电压,
M为主数模转换模块在数字波形每周期内插点数,
i=0,1,2,3,……,M,
N为主数模转换模块的位数,
所述正弦信号发生器包括第一正弦波形数据存储器和第二正弦波形数据存储器,第一正弦波形数据存储器时钟信号为fclk,第二正弦波形数据存储器时钟信号为nfclk,第一正弦波形数据存储器与主模数转换模块相连,第二正弦波形数据存储器与高速模数转换模块相连;
主数模转换模块与第一运算放大器的负输入端连接,高速数模转换模块与第二运算放大器的负输入端连接,第一、第二运算放大器的正极输入端接地,第一、第二运算放大器的负极输入端与其各自的输出端之间跨接有电阻;
第一运算放大器的输出端通过电阻值为R的电阻连接至第三运算放大器的负极输入端,第二运算放大器的输出端通过电阻值2NR的电阻连接至第三运算放大器的负极输入端,所述第三运算放大器的正极输入端接地,其输出端通过低通滤波器输出所要产生的正弦波信号。
3.一种正弦信号产生方法,其特征在于:采用如权利要求1所述的正弦信号发生器产生。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710126647.2A CN107040214B (zh) | 2017-03-03 | 2017-03-03 | 一种基于多点补偿方案的低杂散正弦信号发生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710126647.2A CN107040214B (zh) | 2017-03-03 | 2017-03-03 | 一种基于多点补偿方案的低杂散正弦信号发生器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107040214A CN107040214A (zh) | 2017-08-11 |
CN107040214B true CN107040214B (zh) | 2021-01-29 |
Family
ID=59534139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710126647.2A Active CN107040214B (zh) | 2017-03-03 | 2017-03-03 | 一种基于多点补偿方案的低杂散正弦信号发生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107040214B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109842379B (zh) * | 2017-11-29 | 2023-09-19 | 北京振兴计量测试研究所 | 一种宽带噪声产生方法 |
CN112763769B (zh) * | 2021-04-08 | 2021-07-06 | 深圳市鼎阳科技股份有限公司 | 一种具有超低谐波失真的信号发生器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1119870C (zh) * | 2000-08-09 | 2003-08-27 | 华为技术有限公司 | 自适应数字抖动信号控制方法和利用该方法的中频发射机 |
US6911925B1 (en) * | 2004-04-02 | 2005-06-28 | Tektronix, Inc. | Linearity compensation by harmonic cancellation |
CN101777890B (zh) * | 2009-12-23 | 2012-05-30 | 中国航天科技集团公司第五研究院第五一四研究所 | 一种降低数字合成正弦波谐波噪声的系统和方法 |
CN105223558A (zh) * | 2015-11-18 | 2016-01-06 | 中国船舶重工集团公司第七二四研究所 | 一种超宽带任意波形信号产生方法 |
-
2017
- 2017-03-03 CN CN201710126647.2A patent/CN107040214B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN107040214A (zh) | 2017-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Esqueda et al. | Aliasing reduction in clipped signals | |
JP4498184B2 (ja) | 直線性補償回路 | |
Wang et al. | A level-crossing analog-to-digital converter with triangular dither | |
Parker et al. | Reducing the aliasing of nonlinear waveshaping using continuous-time convolution | |
Dallet et al. | Dynamic characterisation of analogue-to-digital converters | |
CN107040214B (zh) | 一种基于多点补偿方案的低杂散正弦信号发生器 | |
TW200733656A (en) | Filter equalization using magnitude measurement data | |
CN108196217B (zh) | 一种用于非车载充电机现校仪的直流计量方法及系统 | |
US10331409B2 (en) | Sine wave multiplication device and input device having the same | |
EP3884285B1 (en) | Mutual inductance-type current sensing | |
CN101777890B (zh) | 一种降低数字合成正弦波谐波噪声的系统和方法 | |
CN104569675B (zh) | 一种电能计量芯片中的闪变检测电路及检测方法 | |
CN108680616B (zh) | 一种数字化处理的湿度传感装置及方法 | |
US9071260B2 (en) | Method and related device for generating a digital output signal corresponding to an analog input signal | |
CN110007129B (zh) | 一种应用于动态电能计量的三相电压实时估计方法 | |
CN103378821B (zh) | 滤波器系统 | |
Zhuang et al. | Accurate spectral testing with impure test stimulus for multi-tone test | |
CN104753530A (zh) | Dds中相位修正及非均匀相幅转换方法及装置 | |
Kulia | Investigation of distortions in microgrids | |
Lin et al. | Estimating total-harmonic-distortion of analog signal in time-domain | |
Eielsen et al. | Experimental assessment of dynamic digital-to-analog converter performance for applications in precision mechatronic systems | |
CA2746069A1 (en) | Method and apparatus of adaptively canceling a fundamental frequency of an analog signal | |
JP2023157424A (ja) | 振幅演算装置及び振幅演算方法 | |
JP3472333B2 (ja) | 信号発生装置および歪み測定装置 | |
Rybin et al. | Basic metrological properties of electronic oscillators with direct digital synthesis |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |