JP2003133959A - Ｄ／ａ変換器および出力増幅回路 - Google Patents
Ｄ／ａ変換器および出力増幅回路Info
- Publication number
- JP2003133959A JP2003133959A JP2001330557A JP2001330557A JP2003133959A JP 2003133959 A JP2003133959 A JP 2003133959A JP 2001330557 A JP2001330557 A JP 2001330557A JP 2001330557 A JP2001330557 A JP 2001330557A JP 2003133959 A JP2003133959 A JP 2003133959A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse width
- width modulation
- digital signal
- distortion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/37—Compensation or reduction of delay or phase error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
- H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【課題】 信号周波数に対してサンプリング周波数が低
い場合であっても、ＰＷＭによる歪を良好に除去するＤ
／Ａ変換器を提供する。 【解決手段】 入力されるデジタル信号のデジタル値に
応じたパルス幅のパルス幅変調信号を出力するパルス幅
変調信号出力回路５を備えるＤ／Ａ変換器である。入力
デジタル信号から、少なくともパルス幅変調信号出力回
路で発生する歪成分に対応する補正成分を生成する補正
成分生成回路３と、パルス幅変調信号出力回路の前段側
に設けられ、補正成分生成回路で生成された補正成分
を、入力デジタル信号から減算する減算回路２と、入力
デジタル信号の位相特性を、パルス幅変調信号出力回路
において歪成分と補正成分との位相差が逆相となるよう
に補正する位相補正回路１０とを備える。
い場合であっても、ＰＷＭによる歪を良好に除去するＤ
／Ａ変換器を提供する。 【解決手段】 入力されるデジタル信号のデジタル値に
応じたパルス幅のパルス幅変調信号を出力するパルス幅
変調信号出力回路５を備えるＤ／Ａ変換器である。入力
デジタル信号から、少なくともパルス幅変調信号出力回
路で発生する歪成分に対応する補正成分を生成する補正
成分生成回路３と、パルス幅変調信号出力回路の前段側
に設けられ、補正成分生成回路で生成された補正成分
を、入力デジタル信号から減算する減算回路２と、入力
デジタル信号の位相特性を、パルス幅変調信号出力回路
において歪成分と補正成分との位相差が逆相となるよう
に補正する位相補正回路１０とを備える。
Description
【０００１】
【発明の属する技術分野】この発明は、例えばデジタル
オーディオ信号用として好適なＤ／Ａ変換器およびデジ
タル信号処理装置、デジタル信号処理方法に関する。
オーディオ信号用として好適なＤ／Ａ変換器およびデジ
タル信号処理装置、デジタル信号処理方法に関する。
【０００２】
【従来の技術】従来から、Ｄ／Ａ変換器として、デジタ
ル信号のデジタル値に応じたパルス幅のパルス幅変調
（ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉ
ｏｎ））信号を出力するパルス幅変調信号出力回路を用
いるものが知られている。そして、この種のＤ／Ａ変換
器では、ＰＷＭによって、再生信号（再生信号とはＤ／
Ａ変換によって得られるべきアナログ信号を意味するも
のとする。以下同じ）成分の高調波歪が発生することが
知られている（参考文献１；Karsten Nielsen：“A R
eview and Comparison of Pulse Width Modulati
on(PWM) Method For Analog and Digital Input
Switching Power Amplifiers”，102ndAES conven
tion 1997 March 22-25 Preprint）。
ル信号のデジタル値に応じたパルス幅のパルス幅変調
（ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉ
ｏｎ））信号を出力するパルス幅変調信号出力回路を用
いるものが知られている。そして、この種のＤ／Ａ変換
器では、ＰＷＭによって、再生信号（再生信号とはＤ／
Ａ変換によって得られるべきアナログ信号を意味するも
のとする。以下同じ）成分の高調波歪が発生することが
知られている（参考文献１；Karsten Nielsen：“A R
eview and Comparison of Pulse Width Modulati
on(PWM) Method For Analog and Digital Input
Switching Power Amplifiers”，102ndAES conven
tion 1997 March 22-25 Preprint）。
【０００３】上記の高調波歪を除去する方法の一例とし
ては、参考文献２（特開平２−２０００１２号公報（特
公平８−２８６６７号公報））に記載されているＤ／Ａ
変換器が知られている。
ては、参考文献２（特開平２−２０００１２号公報（特
公平８−２８６６７号公報））に記載されているＤ／Ａ
変換器が知られている。
【０００４】この参考文献２に記載のＤ／Ａ変換器は、
図１０に示すような構成を備える。すなわち、入力端１
を通じて入力された、例えば２４ビットの入力デジタル
オーディオ信号Ｄｉは、そのまま減算回路２に供給され
ると共に、歪補正成分生成回路３に供給される。
図１０に示すような構成を備える。すなわち、入力端１
を通じて入力された、例えば２４ビットの入力デジタル
オーディオ信号Ｄｉは、そのまま減算回路２に供給され
ると共に、歪補正成分生成回路３に供給される。
【０００５】歪補正成分生成回路３は、後述するＰＷＭ
回路５で発生する再生信号成分の高調波歪に対応する歪
補正成分Ｄｎを生成し、生成した歪補正成分Ｄｎを減算
回路２に供給して、入力デジタル信号Ｄｉから減算す
る。減算回路２の代わりに加算回路を設け、歪補正成分
生成回路３からの歪補正成分Ｄｎを反転させて前記加算
回路に供給する構成としてもよい。
回路５で発生する再生信号成分の高調波歪に対応する歪
補正成分Ｄｎを生成し、生成した歪補正成分Ｄｎを減算
回路２に供給して、入力デジタル信号Ｄｉから減算す
る。減算回路２の代わりに加算回路を設け、歪補正成分
生成回路３からの歪補正成分Ｄｎを反転させて前記加算
回路に供給する構成としてもよい。
【０００６】減算回路２からのデジタルオーディオ信号
（２４ビット）は、ΔΣ変調回路４に供給され、ビット
数を落としつつ、量子化ノイズを高域側に追いやる処理
が行なわれる。例えば、ΔΣ変調回路４では、減算回路
２からの２４ビットのデジタルオーディオ信号に対して
３次のノイズシェーピングを行なって、３〜８ビットの
デジタル信号を出力する。
（２４ビット）は、ΔΣ変調回路４に供給され、ビット
数を落としつつ、量子化ノイズを高域側に追いやる処理
が行なわれる。例えば、ΔΣ変調回路４では、減算回路
２からの２４ビットのデジタルオーディオ信号に対して
３次のノイズシェーピングを行なって、３〜８ビットの
デジタル信号を出力する。
【０００７】このΔΣ変調回路４の出力デジタル信号
は、Ｄ／Ａ変換部を構成するＰＷＭ回路５に供給され
る。ＰＷＭ回路５では、受け取った３〜８ビットのデジ
タル信号のデジタル値に応じたパルス幅のＰＷＭ信号を
出力する。
は、Ｄ／Ａ変換部を構成するＰＷＭ回路５に供給され
る。ＰＷＭ回路５では、受け取った３〜８ビットのデジ
タル信号のデジタル値に応じたパルス幅のＰＷＭ信号を
出力する。
【０００８】ＰＷＭ回路５は、これに入力されるデジタ
ル信号のビット数に応じた数のパルス幅のＰＷＭ信号を
出力する。例えば、受け取ったデジタル信号が３ビット
であれば、ＰＷＭ回路５は、そのデジタル値に応じた７
種類のパルス幅のＰＷＭ信号を出力する。両側変調ＰＷ
Ｍ信号の場合の例を、図３に示す。前述もしたように、
ＰＷＭ回路５では、再生信号成分の高調波歪が発生し、
特に、２次高調波歪が一番大きくなるという特性を持っ
ている。
ル信号のビット数に応じた数のパルス幅のＰＷＭ信号を
出力する。例えば、受け取ったデジタル信号が３ビット
であれば、ＰＷＭ回路５は、そのデジタル値に応じた７
種類のパルス幅のＰＷＭ信号を出力する。両側変調ＰＷ
Ｍ信号の場合の例を、図３に示す。前述もしたように、
ＰＷＭ回路５では、再生信号成分の高調波歪が発生し、
特に、２次高調波歪が一番大きくなるという特性を持っ
ている。
【０００９】補正成分生成回路３では、ＰＷＭ回路５で
発生する前記高調波歪に対応する補正成分Ｄｎを生成
し、その補正成分Ｄｎを、予め、入力デジタル信号Ｄｉ
から減算しておく。すると、ＰＷＭ回路５で発生する前
記高調波歪は、予め、減算されている補正成分Ｄｎと相
殺されて、ＰＷＭ回路５からは、高調波歪が除去された
ＰＷＭ信号が得られる。
発生する前記高調波歪に対応する補正成分Ｄｎを生成
し、その補正成分Ｄｎを、予め、入力デジタル信号Ｄｉ
から減算しておく。すると、ＰＷＭ回路５で発生する前
記高調波歪は、予め、減算されている補正成分Ｄｎと相
殺されて、ＰＷＭ回路５からは、高調波歪が除去された
ＰＷＭ信号が得られる。
【００１０】このＰＷＭ回路５からのＰＷＭ信号は、例
えば、Ｄ級アンプからなるパワーアンプ（出力増幅回
路）を通じてスピーカに供給されて、音響再生される。
Ｄ級アンプは、スイッチング素子からなるアンプであ
り、スイッチング素子は、ＰＷＭ信号によってスイッチ
ング駆動される。
えば、Ｄ級アンプからなるパワーアンプ（出力増幅回
路）を通じてスピーカに供給されて、音響再生される。
Ｄ級アンプは、スイッチング素子からなるアンプであ
り、スイッチング素子は、ＰＷＭ信号によってスイッチ
ング駆動される。
【００１１】
【発明が解決しようとする課題】上述した参考文献１に
記載されている式によれば、両側変調ＰＷＭ信号出力に
おいて、前記再生信号成分の高調波歪の位相特性は入力
信号周波数に依存しない記述となっている。
記載されている式によれば、両側変調ＰＷＭ信号出力に
おいて、前記再生信号成分の高調波歪の位相特性は入力
信号周波数に依存しない記述となっている。
【００１２】しかしながら、後述するように、発明者等
は、前記高調波歪成分の位相特性が 、規格化周波数＝再生信号周波数／サンプリング周波数 で定義される規格化周波数に依存しており、図１０の従
来のＤ／Ａ変換器の構成においては、規格化周波数が低
ければ、ある程度の補正効果が得られるが、規格化周波
数が高くなったときには、逆に歪成分を強めてしまうお
それがあることを確かめた。
は、前記高調波歪成分の位相特性が 、規格化周波数＝再生信号周波数／サンプリング周波数 で定義される規格化周波数に依存しており、図１０の従
来のＤ／Ａ変換器の構成においては、規格化周波数が低
ければ、ある程度の補正効果が得られるが、規格化周波
数が高くなったときには、逆に歪成分を強めてしまうお
それがあることを確かめた。
【００１３】特に、デジタルオーディオ信号を上述した
ようにＤ／Ａ変換した結果のＰＷＭ信号を、Ｄ級アンプ
を介してスピーカに供給して、音響再生する場合におい
ては、Ｄ級アンプでは、一般にスイッチングデバイスを
高電圧で動作させ、大きな電流出力が要求されるため、
スイッチング周波数（サンプリング周波数）を高くとる
ことが難しい。
ようにＤ／Ａ変換した結果のＰＷＭ信号を、Ｄ級アンプ
を介してスピーカに供給して、音響再生する場合におい
ては、Ｄ級アンプでは、一般にスイッチングデバイスを
高電圧で動作させ、大きな電流出力が要求されるため、
スイッチング周波数（サンプリング周波数）を高くとる
ことが難しい。
【００１４】このため、ＰＷＭ信号によりＤ級アンプを
駆動するような場合には、サンプリング周波数は低くす
る必要があるため、可聴帯域信号（再生信号）の規格化
周波数は高くなり、図１０に示した従来の回路による補
正方法では、高調波歪についての歪補償を効果的に行な
うことができない。
駆動するような場合には、サンプリング周波数は低くす
る必要があるため、可聴帯域信号（再生信号）の規格化
周波数は高くなり、図１０に示した従来の回路による補
正方法では、高調波歪についての歪補償を効果的に行な
うことができない。
【００１５】この発明は、以上の点にかんがみ、規格化
周波数が高い場合であっても、歪を良好に除去できるよ
うにしたＤ／Ａ変換器およびデジタル信号処理装置を提
供することを目的とする。
周波数が高い場合であっても、歪を良好に除去できるよ
うにしたＤ／Ａ変換器およびデジタル信号処理装置を提
供することを目的とする。
【００１６】
【課題を解決するための手段】上記課題を解決するため
に、この発明によるＤ／Ａ変換器は、入力されるデジタ
ル信号のデジタル値に応じたパルス幅のパルス幅変調信
号を出力するパルス幅変調信号出力回路と、入力デジタ
ル信号から、少なくとも前記パルス幅変調信号出力回路
で発生する歪成分に対応する補正成分を生成する補正成
分生成回路と、前記パルス幅変調信号出力回路の前段側
に設けられ、前記補正成分生成回路で生成された前記補
正成分を、前記入力デジタル信号から減算する減算回路
と、前記入力デジタル信号の振幅位相特性を、前記パル
ス幅変調信号出力回路において前記歪成分と前記補正成
分との位相差が逆相となるように補正する位相補正回路
と、を備えることを特徴とする。
に、この発明によるＤ／Ａ変換器は、入力されるデジタ
ル信号のデジタル値に応じたパルス幅のパルス幅変調信
号を出力するパルス幅変調信号出力回路と、入力デジタ
ル信号から、少なくとも前記パルス幅変調信号出力回路
で発生する歪成分に対応する補正成分を生成する補正成
分生成回路と、前記パルス幅変調信号出力回路の前段側
に設けられ、前記補正成分生成回路で生成された前記補
正成分を、前記入力デジタル信号から減算する減算回路
と、前記入力デジタル信号の振幅位相特性を、前記パル
ス幅変調信号出力回路において前記歪成分と前記補正成
分との位相差が逆相となるように補正する位相補正回路
と、を備えることを特徴とする。
【００１７】上述の構成のこの発明によれば、入力デジ
タル信号の振幅位相特性が補正されて、規格化周波数に
関係なく、パルス幅変調出力回路で発生する歪成分と、
補正成分生成回路で生成された補正成分との位相差が逆
相となるようにされるので、規格化周波数が高い場合で
あっても、歪分は良好に除去される。
タル信号の振幅位相特性が補正されて、規格化周波数に
関係なく、パルス幅変調出力回路で発生する歪成分と、
補正成分生成回路で生成された補正成分との位相差が逆
相となるようにされるので、規格化周波数が高い場合で
あっても、歪分は良好に除去される。
【００１８】
【発明の実施の形態】以下、この発明によるデジタル信
号処理装置およびＤ／Ａ変換器の実施の形態を、図を参
照しながら説明する。
号処理装置およびＤ／Ａ変換器の実施の形態を、図を参
照しながら説明する。
【００１９】図１は、この発明による実施の形態のＤ／
Ａ変換器のブロック図である。この実施の形態は、前述
した図１０の例にこの発明を適用した場合であり、図１
０の例と同一部分には同一符号を付してある。
Ａ変換器のブロック図である。この実施の形態は、前述
した図１０の例にこの発明を適用した場合であり、図１
０の例と同一部分には同一符号を付してある。
【００２０】この図１の例においては、入力端１を通じ
て入力された、例えば２４ビットの入力デジタルオーデ
ィオ信号Ｄｉは、位相補正回路１０に供給されると共
に、歪補正成分生成回路３に供給される。
て入力された、例えば２４ビットの入力デジタルオーデ
ィオ信号Ｄｉは、位相補正回路１０に供給されると共
に、歪補正成分生成回路３に供給される。
【００２１】位相補正回路１０は、入力デジタルオーデ
ィオ信号Ｄｉの振幅位相特性を、ＰＷＭ回路５で発生す
る入力デジタルオーディオ信号Ｄｉの再生信号の高調波
歪成分と、歪補正成分生成回路３で生成された補正成分
とが、規格化周波数に関係なくほぼ一致するように補正
する。すなわち、位相補正回路１０の伝達関数Ｈａを、
そのような関係を満足するようなものとする。そして、
位相補正回路１０は、振幅位相特性を補正したデジタル
オーディオ信号Ｄｃを、減算回路２に供給する。
ィオ信号Ｄｉの振幅位相特性を、ＰＷＭ回路５で発生す
る入力デジタルオーディオ信号Ｄｉの再生信号の高調波
歪成分と、歪補正成分生成回路３で生成された補正成分
とが、規格化周波数に関係なくほぼ一致するように補正
する。すなわち、位相補正回路１０の伝達関数Ｈａを、
そのような関係を満足するようなものとする。そして、
位相補正回路１０は、振幅位相特性を補正したデジタル
オーディオ信号Ｄｃを、減算回路２に供給する。
【００２２】歪補正成分生成回路３は、前述したよう
に、ＰＷＭ回路５で発生する再生信号成分の高調波歪に
対応する歪補正成分Ｄｎを生成し、生成した歪補正成分
Ｄｎを減算回路２に供給する。
に、ＰＷＭ回路５で発生する再生信号成分の高調波歪に
対応する歪補正成分Ｄｎを生成し、生成した歪補正成分
Ｄｎを減算回路２に供給する。
【００２３】減算回路２では、位相補正回路１０からの
デジタル信号Ｄｃから、歪補正成分生成回路３からの歪
補正成分Ｄｎを減算する。減算回路２の代わりに加算回
路を設け、歪補正成分生成回路３からの歪補正成分Ｄｎ
を反転させて前記加算回路に供給する構成としても等価
である。
デジタル信号Ｄｃから、歪補正成分生成回路３からの歪
補正成分Ｄｎを減算する。減算回路２の代わりに加算回
路を設け、歪補正成分生成回路３からの歪補正成分Ｄｎ
を反転させて前記加算回路に供給する構成としても等価
である。
【００２４】減算回路２からのデジタルオーディオ信号
（２４ビット）は、図１０の例と同様に、ΔΣ変調回路
４を通じてＰＷＭ回路５に供給される。すなわち、図１
の構成は、図１０の例の構成とは、位相補正回路１０が
入力端１と減算回路２との間に設けられる点が異なるの
みで、その他は図１０の例の構成と同様である。
（２４ビット）は、図１０の例と同様に、ΔΣ変調回路
４を通じてＰＷＭ回路５に供給される。すなわち、図１
の構成は、図１０の例の構成とは、位相補正回路１０が
入力端１と減算回路２との間に設けられる点が異なるの
みで、その他は図１０の例の構成と同様である。
【００２５】図２は、ＰＷＭ回路２で発生する再生信号
の２次高調波歪を除去する場合の位相補正回路１０およ
び歪補正成分生成回路３の具体的構成例を示すものであ
る。すなわち、この例においては、位相補正回路１０
は、入力デジタルオーディオ信号Ｄｉの１サンプル分の
遅延回路１１からなる。
の２次高調波歪を除去する場合の位相補正回路１０およ
び歪補正成分生成回路３の具体的構成例を示すものであ
る。すなわち、この例においては、位相補正回路１０
は、入力デジタルオーディオ信号Ｄｉの１サンプル分の
遅延回路１１からなる。
【００２６】したがって、この例の場合の位相補正回路
１０の伝達関数Ｈａは、 Ｈａ＝Ｚ−１ である。なお、Ｚ−１は１サンプル遅延をＺ関数で表し
たものである。
１０の伝達関数Ｈａは、 Ｈａ＝Ｚ−１ である。なお、Ｚ−１は１サンプル遅延をＺ関数で表し
たものである。
【００２７】歪補正成分生成回路３は、掛け算器３１
と、アンプ３２と、１サンプル遅延回路３３および３５
と、減算回路３４および３６とからなる。掛け算器３１
では、入力デジタルオーディオ信号Ｄｉを２乗し、その
結果を、アンプ３２を通じて１サンプル遅延回路３３お
よび減算回路３４に供給する。
と、アンプ３２と、１サンプル遅延回路３３および３５
と、減算回路３４および３６とからなる。掛け算器３１
では、入力デジタルオーディオ信号Ｄｉを２乗し、その
結果を、アンプ３２を通じて１サンプル遅延回路３３お
よび減算回路３４に供給する。
【００２８】減算回路３４では、掛け算器３１の出力か
ら、１サンプル遅延回路３３の出力を減算し、その減算
結果を１サンプル遅延回路３５および減算回路３６に供
給する。減算回路３６では、減算回路３６の出力から、
１サンプル遅延回路３５の出力を減算し、その減算結果
として歪補正成分Ｄｎを得る。そして、この歪補正成分
Ｄｎを減算回路２に供給する。
ら、１サンプル遅延回路３３の出力を減算し、その減算
結果を１サンプル遅延回路３５および減算回路３６に供
給する。減算回路３６では、減算回路３６の出力から、
１サンプル遅延回路３５の出力を減算し、その減算結果
として歪補正成分Ｄｎを得る。そして、この歪補正成分
Ｄｎを減算回路２に供給する。
【００２９】この歪補正成分生成回路３の伝達関数Ｈｅ
は、 Ｈｅ＝α・ｘ２・（１−Ｚ−１）２ となる。αは定数、ｘは入力デジタル信号の値、Ｚ−１
は１サンプル遅延をＺ関数で表したものである。
は、 Ｈｅ＝α・ｘ２・（１−Ｚ−１）２ となる。αは定数、ｘは入力デジタル信号の値、Ｚ−１
は１サンプル遅延をＺ関数で表したものである。
【００３０】ＰＷＭ回路５は、前述したように、これに
入力されるデジタル信号のデジタル値に応じたパルス幅
のＰＷＭ信号を出力する。このＰＷＭ回路５から出力さ
れるＰＷＭ信号として、３ビット７値の両側変調ＰＷＭ
信号の例を図３に示す。ＰＷＭ回路５では、再生信号成
分の高調波歪が発生し、特に２次高調波歪が一番大きく
なるという特性を有する。
入力されるデジタル信号のデジタル値に応じたパルス幅
のＰＷＭ信号を出力する。このＰＷＭ回路５から出力さ
れるＰＷＭ信号として、３ビット７値の両側変調ＰＷＭ
信号の例を図３に示す。ＰＷＭ回路５では、再生信号成
分の高調波歪が発生し、特に２次高調波歪が一番大きく
なるという特性を有する。
【００３１】以上説明したような図１、図２の構成によ
れば、ＰＷＭ回路５で発生する再生信号成分の２次高調
波歪を、規格化周波数が高いときにも、十分に抑圧する
ことができる。図４に、信号周波数１０．５ｋＨｚのオ
ーディオ信号をサンプリング周波数７６８ｋＨｚでデジ
タル信号としたものを、Ｄ／Ａ変換した場合のスペクト
ルを示す。この図４は計算機シミュレーションにより求
めたものである。なお、ΔΣ変調回路４としては、入力
データは２４ビット、出力データは６ビットで、３次の
ノイズシェーピングを行なうものを用いた。
れば、ＰＷＭ回路５で発生する再生信号成分の２次高調
波歪を、規格化周波数が高いときにも、十分に抑圧する
ことができる。図４に、信号周波数１０．５ｋＨｚのオ
ーディオ信号をサンプリング周波数７６８ｋＨｚでデジ
タル信号としたものを、Ｄ／Ａ変換した場合のスペクト
ルを示す。この図４は計算機シミュレーションにより求
めたものである。なお、ΔΣ変調回路４としては、入力
データは２４ビット、出力データは６ビットで、３次の
ノイズシェーピングを行なうものを用いた。
【００３２】この図４において、実線で示すものは補正
なしの場合のＤ／Ａ変換出力のスペクトルである。ま
た、点線で示すものは図１０に示した従来例の場合のＤ
／Ａ変換出力のスペクトルである。さらに、一点鎖線で
示すものは、この発明による図１、図２の例の場合のＤ
／Ａ変換出力のスペクトルである。
なしの場合のＤ／Ａ変換出力のスペクトルである。ま
た、点線で示すものは図１０に示した従来例の場合のＤ
／Ａ変換出力のスペクトルである。さらに、一点鎖線で
示すものは、この発明による図１、図２の例の場合のＤ
／Ａ変換出力のスペクトルである。
【００３３】この図４に示すように、このシミュレーシ
ョンの場合のような規格化周波数が高い状態では、図１
０に示した従来例の場合には、２次歪の低減量は小さ
く、大きく残留してしまうことがわかる。そして、この
発明による図１、図２の例の場合には、２次歪は低減さ
れて、殆ど除去されていることがわかる。
ョンの場合のような規格化周波数が高い状態では、図１
０に示した従来例の場合には、２次歪の低減量は小さ
く、大きく残留してしまうことがわかる。そして、この
発明による図１、図２の例の場合には、２次歪は低減さ
れて、殆ど除去されていることがわかる。
【００３４】次に、図５に、上記と同じ条件で計算機シ
ミュレーションにより求めた、入力信号周波数（再生信
号周波数）に対する２次高調波歪強度の特性のグラフを
示す。ただし、図５において、横軸は規格化周波数、縦
軸は再生信号周波数成分に対するその２次高調波のスペ
クトル強度比を示す。
ミュレーションにより求めた、入力信号周波数（再生信
号周波数）に対する２次高調波歪強度の特性のグラフを
示す。ただし、図５において、横軸は規格化周波数、縦
軸は再生信号周波数成分に対するその２次高調波のスペ
クトル強度比を示す。
【００３５】この図５のグラフによれば、図１０に示し
た従来例の場合にも２次歪低減の効果はあるが、この発
明による図１、図２の例の場合の効果が極めて大きいこ
とがわかる。また、規格化周波数が高くなると、図１０
に示した従来例の場合には、２次高調波成分を強めてし
まっているが、この発明による図１、図２の例の場合に
は、規格化周波数が高くなっても２次歪が低減されてい
る。
た従来例の場合にも２次歪低減の効果はあるが、この発
明による図１、図２の例の場合の効果が極めて大きいこ
とがわかる。また、規格化周波数が高くなると、図１０
に示した従来例の場合には、２次高調波成分を強めてし
まっているが、この発明による図１、図２の例の場合に
は、規格化周波数が高くなっても２次歪が低減されてい
る。
【００３６】また、図５のグラフ中には、ΔΣ変調回路
４の出力の特性も示したが、この発明による図１、図２
の例の場合のＰＷＭ回路５の出力は、このΔΣ変調回路
４の出力に近いものとなっており、ＰＷＭ回路５で発生
する２次高調波歪がほぼ完全に除去されていることがわ
かる。
４の出力の特性も示したが、この発明による図１、図２
の例の場合のＰＷＭ回路５の出力は、このΔΣ変調回路
４の出力に近いものとなっており、ＰＷＭ回路５で発生
する２次高調波歪がほぼ完全に除去されていることがわ
かる。
【００３７】次に、この発明による方式と、図１０に示
した従来例の方式とが、効果の点で上述のような差を生
じる理由について考察する。
した従来例の方式とが、効果の点で上述のような差を生
じる理由について考察する。
【００３８】発明者は、入力デジタル信号についてＰＷ
Ｍ回路５におけるＰＷＭによって生じる２次歪と、図１
の例の位相補正回路１０を通る経路のデジタル信号につ
いてＰＷＭ回路５におけるＰＷＭによって生じる２次歪
と、歪補正成分生成回路３により生成された歪補正成分
が、ＰＷＭ回路５においてＰＷＭされた信号成分とにつ
いて、位相特性を計算機シミュレーションにより求め
た。
Ｍ回路５におけるＰＷＭによって生じる２次歪と、図１
の例の位相補正回路１０を通る経路のデジタル信号につ
いてＰＷＭ回路５におけるＰＷＭによって生じる２次歪
と、歪補正成分生成回路３により生成された歪補正成分
が、ＰＷＭ回路５においてＰＷＭされた信号成分とにつ
いて、位相特性を計算機シミュレーションにより求め
た。
【００３９】図６は、その計算機シミュレーションのた
めの構成を示す図である。すなわち、図６においては、
図１の構成に加えて、入力端１からの入力デジタル信号
Ｄｉと、位相補正回路１０からのデジタル信号Ｄｃとを
切り換えて、減算回路２に供給するようにする切換スイ
ッチ２１を設けると共に、歪補正成分生成回路３と減算
回路２との間に開閉スイッチ２２を設ける。
めの構成を示す図である。すなわち、図６においては、
図１の構成に加えて、入力端１からの入力デジタル信号
Ｄｉと、位相補正回路１０からのデジタル信号Ｄｃとを
切り換えて、減算回路２に供給するようにする切換スイ
ッチ２１を設けると共に、歪補正成分生成回路３と減算
回路２との間に開閉スイッチ２２を設ける。
【００４０】そして、この図６において、上述の３つの
経路についての２次歪の位相特性を演算した。すなわ
ち、スイッチ２１を入力端１からの入力デジタル信号Ｄ
ｉを選択する接点ａに接続すると共に、スイッチ２２を
オフとして、入力デジタル信号ＤｉについてＰＷＭ回路
５におけるＰＷＭによって生じる２次歪の位相特性を演
算する（図６の経路）。
経路についての２次歪の位相特性を演算した。すなわ
ち、スイッチ２１を入力端１からの入力デジタル信号Ｄ
ｉを選択する接点ａに接続すると共に、スイッチ２２を
オフとして、入力デジタル信号ＤｉについてＰＷＭ回路
５におけるＰＷＭによって生じる２次歪の位相特性を演
算する（図６の経路）。
【００４１】また、スイッチ２１を、位相補正回路１０
からの位相補正されたデジタル信号Ｄｃを選択する接点
ｂに接続すると共に、スイッチ２２をオフとして、位相
補正されたデジタル信号ＤｃについてＰＷＭ回路５にお
けるＰＷＭによって生じる２次歪の位相特性を演算する
（図６の経路）。
からの位相補正されたデジタル信号Ｄｃを選択する接点
ｂに接続すると共に、スイッチ２２をオフとして、位相
補正されたデジタル信号ＤｃについてＰＷＭ回路５にお
けるＰＷＭによって生じる２次歪の位相特性を演算する
（図６の経路）。
【００４２】また、スイッチ２１を、遊端ｃに接続する
と共に、スイッチ２２をオンとして、歪補正成分生成回
路３からの歪補正成分ＤｎについてＰＷＭ回路５におけ
るＰＷＭによる信号の位相特性を演算する（図６の経路
） 以上の３経路による解析結果を図７に示す。図７におい
て、は、経路における入力デジタル信号Ｄｉについ
て、シミュレーションにより求めたＰＷＭによる２次歪
成分の位相特性、は、経路における位相補正回路１
０からのデジタル信号Ｄｃについて、シミュレーション
により求めたＰＷＭによる２次歪成分の位相特性、
は、経路における歪補正成分生成回路３からの歪補正
成分ＤｎがＰＷＭされた信号について、シミュレーショ
ンにより求めた位相特性を、それぞれ示す。
と共に、スイッチ２２をオンとして、歪補正成分生成回
路３からの歪補正成分ＤｎについてＰＷＭ回路５におけ
るＰＷＭによる信号の位相特性を演算する（図６の経路
） 以上の３経路による解析結果を図７に示す。図７におい
て、は、経路における入力デジタル信号Ｄｉについ
て、シミュレーションにより求めたＰＷＭによる２次歪
成分の位相特性、は、経路における位相補正回路１
０からのデジタル信号Ｄｃについて、シミュレーション
により求めたＰＷＭによる２次歪成分の位相特性、
は、経路における歪補正成分生成回路３からの歪補正
成分ＤｎがＰＷＭされた信号について、シミュレーショ
ンにより求めた位相特性を、それぞれ示す。
【００４３】シミュレーションは、サンプリング周波数
を１とした規格化周波数を用いている。そして、入力デ
ジタル信号Ｄｉとしてはサンプル数８１９２個の正弦波
データを用い、ΔΣ変調回路４は、６ビット６３値出力
の３次シェーピングのΔΣ変調器を用い、ＰＷＭ回路５
は、両側変調ＰＷＭを用いて行った。
を１とした規格化周波数を用いている。そして、入力デ
ジタル信号Ｄｉとしてはサンプル数８１９２個の正弦波
データを用い、ΔΣ変調回路４は、６ビット６３値出力
の３次シェーピングのΔΣ変調器を用い、ＰＷＭ回路５
は、両側変調ＰＷＭを用いて行った。
【００４４】図７においては、再生信号の規格化周波数
ｆに対する２次高調波（２ｆ）の位相特性を表している
ので、再生信号の軸（規格化周波数ｆ）と２次高調波成
分の軸（２ｆ）を示してある。
ｆに対する２次高調波（２ｆ）の位相特性を表している
ので、再生信号の軸（規格化周波数ｆ）と２次高調波成
分の軸（２ｆ）を示してある。
【００４５】この図７から、入力デジタル信号Ｄｉに対
してＰＷＭにより付加される２次高調波は、入力される
規格化周波数ｆ（＝再生信号周波数／サンプリング周波
数）に対して、 Ｐ１＝π／２−２πｆ・・・（１） の位相特性を持っていることがわかる（図７の）。
してＰＷＭにより付加される２次高調波は、入力される
規格化周波数ｆ（＝再生信号周波数／サンプリング周波
数）に対して、 Ｐ１＝π／２−２πｆ・・・（１） の位相特性を持っていることがわかる（図７の）。
【００４６】これに対し、歪補正成分生成回路３で生成
された２次歪補正成分が両側変調ＰＷＭされた時の位相
特性は、 Ｐ３＝−π／２−６πｆ・・・（２） となる（図７の）。
された２次歪補正成分が両側変調ＰＷＭされた時の位相
特性は、 Ｐ３＝−π／２−６πｆ・・・（２） となる（図７の）。
【００４７】図１０に示した従来方式では、前記Ｐ１の
位相特性を持つ２次歪を、前記Ｐ３の位相特性を持つ補
正成分で補償しようとするものであるが、規格化周波数
ｆが、ｆ≒０であれば、Ｐ１−Ｐ３≒πとなり、ＰＷＭ
回路５では、逆相の成分が足し合わさって、歪がキャン
セルされる。
位相特性を持つ２次歪を、前記Ｐ３の位相特性を持つ補
正成分で補償しようとするものであるが、規格化周波数
ｆが、ｆ≒０であれば、Ｐ１−Ｐ３≒πとなり、ＰＷＭ
回路５では、逆相の成分が足し合わさって、歪がキャン
セルされる。
【００４８】しかし、規格化周波数ｆが大きくなると、
図7にも示されるように、前記Ｐ１の位相特性を持つ２
次歪と、前記Ｐ３の位相特性を持つ補正成分との位相差
が、πからずれていき、歪はキャンセルされずに、逆に
強め合ってしまう。このことは、前述の図５において
も、従来例の場合には、ｆ≒０．１２５以上では、補正
なしの場合よりも２次歪成分が大きくなっていることに
より示されている。
図7にも示されるように、前記Ｐ１の位相特性を持つ２
次歪と、前記Ｐ３の位相特性を持つ補正成分との位相差
が、πからずれていき、歪はキャンセルされずに、逆に
強め合ってしまう。このことは、前述の図５において
も、従来例の場合には、ｆ≒０．１２５以上では、補正
なしの場合よりも２次歪成分が大きくなっていることに
より示されている。
【００４９】一方、図１、図２の実施の形態による方式
では、入力デジタル信号Ｄｉを位相補正回路１０で１サ
ンプル遅延させてから、減算回路２に供給するようにし
て、位相補正回路１０からの補正されたデジタル信号成
分ＤｃがＰＷＭされて付加される２次高調波の位相特性
は、 Ｐ２＝π／２−６πｆ・・・（３） となっている。
では、入力デジタル信号Ｄｉを位相補正回路１０で１サ
ンプル遅延させてから、減算回路２に供給するようにし
て、位相補正回路１０からの補正されたデジタル信号成
分ＤｃがＰＷＭされて付加される２次高調波の位相特性
は、 Ｐ２＝π／２−６πｆ・・・（３） となっている。
【００５０】したがって、前記（２）式および前記
（３）式から、Ｐ２の位相特性をもつ２次歪成分と、Ｐ
３の位相特性をもつ補正成分との位相差は、規格化周波
数ｆによらず、Ｐ２−Ｐ３＝πとなる。このため、上述
の図１、図２の実施の形態による方式２よれば、ＰＷＭ
回路５において、２次歪は完金にキャンセルされる。
（３）式から、Ｐ２の位相特性をもつ２次歪成分と、Ｐ
３の位相特性をもつ補正成分との位相差は、規格化周波
数ｆによらず、Ｐ２−Ｐ３＝πとなる。このため、上述
の図１、図２の実施の形態による方式２よれば、ＰＷＭ
回路５において、２次歪は完金にキャンセルされる。
【００５１】冒頭で述べた参考文献［１］の式によれ
ば、両側変調ＰＷＭにおいて、高調波歪成分の位相特性
は入力信号周波数によらない記述となっているが、発明
者は、上述のような計算機シミュレーションにより、規
格化周波数ｆが高いときを考慮すると、高調波歪成分の
位相特性は、図７のに示すような位相特性を持つこと
を見出した。
ば、両側変調ＰＷＭにおいて、高調波歪成分の位相特性
は入力信号周波数によらない記述となっているが、発明
者は、上述のような計算機シミュレーションにより、規
格化周波数ｆが高いときを考慮すると、高調波歪成分の
位相特性は、図７のに示すような位相特性を持つこと
を見出した。
【００５２】この発明は、以上のことに基づいて、従来
方式で考慮されていなかった、歪成分の位相特性に合わ
せるように入力デジタル信号の位相特性をコントロール
するようにしたものである。
方式で考慮されていなかった、歪成分の位相特性に合わ
せるように入力デジタル信号の位相特性をコントロール
するようにしたものである。
【００５３】そして、このようにしたことにより、図
４、図５に示したように、規格化周波数が高くなって
も、ＰＷＭによって生じる高調波歪を、良好にキャンセ
ルすることができる。
４、図５に示したように、規格化周波数が高くなって
も、ＰＷＭによって生じる高調波歪を、良好にキャンセ
ルすることができる。
【００５４】［他の実施の形態］図１に示した実施の形
態においては、ＰＷＭ回路５に供給するデジタル信号の
ビット数を減らすために、ΔΣ変調回路４を設けるよう
にしたが、このΔΣ変調回路４は設けなくてもよい。
態においては、ＰＷＭ回路５に供給するデジタル信号の
ビット数を減らすために、ΔΣ変調回路４を設けるよう
にしたが、このΔΣ変調回路４は設けなくてもよい。
【００５５】また、ΔΣ変調回路を設ける場合におい
て、ΔΣ変調回路を、位相補正回路１０および歪補正成
分生成回路３の前段に設けるようにしてもよい。また、
位相補正回路１０および歪補正成分生成回路３が、ΔΣ
変調回路内において構成される方式でもよい。
て、ΔΣ変調回路を、位相補正回路１０および歪補正成
分生成回路３の前段に設けるようにしてもよい。また、
位相補正回路１０および歪補正成分生成回路３が、ΔΣ
変調回路内において構成される方式でもよい。
【００５６】また、図２の例は、ＰＷＭ回路５で発生す
る歪のうちの２次高調波歪を除去する場合であるが、２
次以外の特性の次数の高調波歪を除去する場合にも、こ
の発明が適用できることはもちろんである。その場合に
は、歪補正成分生成回路３の伝達関数Ｈｅおよび位相補
正回路１０の伝達関数Ｈａを、除去しようとする次数の
高調波歪に対応するものに選定することは言うまでもな
い。
る歪のうちの２次高調波歪を除去する場合であるが、２
次以外の特性の次数の高調波歪を除去する場合にも、こ
の発明が適用できることはもちろんである。その場合に
は、歪補正成分生成回路３の伝達関数Ｈｅおよび位相補
正回路１０の伝達関数Ｈａを、除去しようとする次数の
高調波歪に対応するものに選定することは言うまでもな
い。
【００５７】さらに、複数個の高調波歪を除去する場合
にも、この発明は適用できる。図８は、その場合のＤ／
Ａ変換器の構成例を示すものである。
にも、この発明は適用できる。図８は、その場合のＤ／
Ａ変換器の構成例を示すものである。
【００５８】すなわち、この図８の例においては、歪補
正成分生成回路３は、２次歪、３次歪、・・・のように
ｍ（ｍは２以上の整数）個のｎ次高調波歪のそれぞれに
対応する歪補正成分を生成する歪補正成分生成部３０
１，３０２，・・・３０ｍからなる。歪補正成分生成部
３０１，３０２，・・・３０ｍのそれぞれは、入力端１
からのデジタル信号Ｄｉから、ＰＷＭ回路５で発生する
ｍ個の次数の高調波歪のうちの、対応する次数の高調波
歪を除去するための歪補正成分Ｄｎ１，Ｄｎ２，・・・
Ｄｎｍを、それぞれ生成するための伝達関数Ｈｅ１，Ｈ
ｅ２，・・・Ｈｅｍを備えるように設定される。
正成分生成回路３は、２次歪、３次歪、・・・のように
ｍ（ｍは２以上の整数）個のｎ次高調波歪のそれぞれに
対応する歪補正成分を生成する歪補正成分生成部３０
１，３０２，・・・３０ｍからなる。歪補正成分生成部
３０１，３０２，・・・３０ｍのそれぞれは、入力端１
からのデジタル信号Ｄｉから、ＰＷＭ回路５で発生する
ｍ個の次数の高調波歪のうちの、対応する次数の高調波
歪を除去するための歪補正成分Ｄｎ１，Ｄｎ２，・・・
Ｄｎｍを、それぞれ生成するための伝達関数Ｈｅ１，Ｈ
ｅ２，・・・Ｈｅｍを備えるように設定される。
【００５９】歪補正成分生成部３０１，３０２，・・・
３０ｍのそれぞれからの歪補正成分Ｄｎ１，Ｄｎ２，・
・・Ｄｎｍは、加算回路３１０に供給される。加算回路
３１０は、それらｍ個の歪補正成分Ｄｎ１，Ｄｎ２，・
・・Ｄｎｍの加算出力として歪補正成分Ｄｎを生成し、
その歪補正成分Ｄｎを減算回路２に供給して、位相補正
回路１０からのデジタル信号から減算する。
３０ｍのそれぞれからの歪補正成分Ｄｎ１，Ｄｎ２，・
・・Ｄｎｍは、加算回路３１０に供給される。加算回路
３１０は、それらｍ個の歪補正成分Ｄｎ１，Ｄｎ２，・
・・Ｄｎｍの加算出力として歪補正成分Ｄｎを生成し、
その歪補正成分Ｄｎを減算回路２に供給して、位相補正
回路１０からのデジタル信号から減算する。
【００６０】一方、位相補正回路１０は、図８の例で
は、ｍ個の歪補正成分生成部３０１，３０２，・・・３
０ｍでの位相特性に合わせるように、入力デジタル信号
Ｄｉの位相特性を補正するための位相補正部１０１，１
０２，・・・１０ｍを備える。これら位相補正部１０
１，１０２，・・・１０ｍは、入力デジタル信号Ｄｉに
ついてＰＷＭ回路５で発生するｍ個のｎ次高調波歪のそ
れぞれが、ＰＷＭ回路５において、減算回路２を通って
きた歪補正成分Ｄｎ１，Ｄｎ２，・・・Ｄｎｍに対し
て、規格化周波数に関係なく、逆相となるように、入力
デジタル信号Ｄｉを位相補正するための伝達関数Ｈａ
１，Ｈａ２，・・・Ｈａｍを備えるように設定される。
は、ｍ個の歪補正成分生成部３０１，３０２，・・・３
０ｍでの位相特性に合わせるように、入力デジタル信号
Ｄｉの位相特性を補正するための位相補正部１０１，１
０２，・・・１０ｍを備える。これら位相補正部１０
１，１０２，・・・１０ｍは、入力デジタル信号Ｄｉに
ついてＰＷＭ回路５で発生するｍ個のｎ次高調波歪のそ
れぞれが、ＰＷＭ回路５において、減算回路２を通って
きた歪補正成分Ｄｎ１，Ｄｎ２，・・・Ｄｎｍに対し
て、規格化周波数に関係なく、逆相となるように、入力
デジタル信号Ｄｉを位相補正するための伝達関数Ｈａ
１，Ｈａ２，・・・Ｈａｍを備えるように設定される。
【００６１】位相補正部１０１，１０２，・・・１０ｍ
からの位相補正されたデジタル信号Ｄｃ１，Ｄｃ２，・
・・Ｄｃｍは、加算回路１１０に供給される。加算回路
１１０は、それらｍ個のデジタル信号Ｄｃ１，Ｄｃ２，
・・・Ｄｃｍの加算出力として振幅および位相補正され
たデジタル信号Ｄｃを生成し、それを減算回路２に供給
する。
からの位相補正されたデジタル信号Ｄｃ１，Ｄｃ２，・
・・Ｄｃｍは、加算回路１１０に供給される。加算回路
１１０は、それらｍ個のデジタル信号Ｄｃ１，Ｄｃ２，
・・・Ｄｃｍの加算出力として振幅および位相補正され
たデジタル信号Ｄｃを生成し、それを減算回路２に供給
する。
【００６２】この図８の例によれば、複数個のｎ次高調
波歪をも、除去することができる。なお、図８の例にお
いては、複数個のｎ次高調波歪を除去するために歪補正
成分生成部３０１，３０２，・・・３０ｍと、位相補正
部１０１，１０２，・・・１０ｍとをｍ個のｎ次高調波
に合わせて、ｍ個ずつ設けるようにしたが、歪補正成分
生成部と、位相補正部とは、必要な振幅位相特性が得ら
れれば、ｍ個ずつ設ける必要はなく、また同数にする必
要もない。
波歪をも、除去することができる。なお、図８の例にお
いては、複数個のｎ次高調波歪を除去するために歪補正
成分生成部３０１，３０２，・・・３０ｍと、位相補正
部１０１，１０２，・・・１０ｍとをｍ個のｎ次高調波
に合わせて、ｍ個ずつ設けるようにしたが、歪補正成分
生成部と、位相補正部とは、必要な振幅位相特性が得ら
れれば、ｍ個ずつ設ける必要はなく、また同数にする必
要もない。
【００６３】また、以上の実施の形態は、すべてＰＷＭ
回路で発生する高調波歪を除去する場合についてであっ
たが、この発明は、ＰＷＭによって発生する歪に限られ
るものではなく、ＰＷＭ回路からのＰＷＭ信号をアナロ
グフィルタ回路や、Ｄ級アンプに供給する場合におい
て、アナログフィルタ回路で発生する歪成分や、Ｄ級ア
ンプのスイッチング素子のスイッチングで発生する歪成
分を除去する場合にも適用できる。また、ＰＷＭによっ
て発生する歪成分に加えて、スイッチング等で発生する
歪成分を除去する場合にも適用できる。その場合には、
歪補正成分生成回路３の伝達関数Ｈｅおよび位相補正回
路１０の伝達関数Ｈａを、それらの歪成分を除去するの
に適切なものに選定する。
回路で発生する高調波歪を除去する場合についてであっ
たが、この発明は、ＰＷＭによって発生する歪に限られ
るものではなく、ＰＷＭ回路からのＰＷＭ信号をアナロ
グフィルタ回路や、Ｄ級アンプに供給する場合におい
て、アナログフィルタ回路で発生する歪成分や、Ｄ級ア
ンプのスイッチング素子のスイッチングで発生する歪成
分を除去する場合にも適用できる。また、ＰＷＭによっ
て発生する歪成分に加えて、スイッチング等で発生する
歪成分を除去する場合にも適用できる。その場合には、
歪補正成分生成回路３の伝達関数Ｈｅおよび位相補正回
路１０の伝達関数Ｈａを、それらの歪成分を除去するの
に適切なものに選定する。
【００６４】図９は、ＰＷＭ信号をＤ級アンプに供給す
ると共に、Ｄ級アンプのスイッチング素子のスイッチン
グで発生する歪成分を除去するようにした場合の構成例
を示すものである。
ると共に、Ｄ級アンプのスイッチング素子のスイッチン
グで発生する歪成分を除去するようにした場合の構成例
を示すものである。
【００６５】すなわち、図９の例においては、ＰＷＭ回
路５からのＰＷＭ信号を、Ｄ級アンプからなる出力増幅
回路６０を介してスピーカ７０に供給することにより、
スピーカ７０を駆動し、入力デジタルオーディオ信号の
Ｄ／Ａ変換出力である再生信号を音響再生する。
路５からのＰＷＭ信号を、Ｄ級アンプからなる出力増幅
回路６０を介してスピーカ７０に供給することにより、
スピーカ７０を駆動し、入力デジタルオーディオ信号の
Ｄ／Ａ変換出力である再生信号を音響再生する。
【００６６】Ｄ級アンプからなる出力増幅回路６０は、
４個のＦＥＴ６１，６２，６３，６４が、いわゆるＢＴ
Ｌ接続された構成とされている。そして、これら４個の
ＦＥＴ６１〜６４が、ＰＷＭ回路５からのＰＷＭ信号に
より、スイッチング制御される。
４個のＦＥＴ６１，６２，６３，６４が、いわゆるＢＴ
Ｌ接続された構成とされている。そして、これら４個の
ＦＥＴ６１〜６４が、ＰＷＭ回路５からのＰＷＭ信号に
より、スイッチング制御される。
【００６７】図９の例においては、ＰＷＭ回路５からの
ＰＷＭ信号により、ＦＥＴ６１がオンとされるときに
は、ＦＥＴ６４がオン、ＦＥＴ６２および６３はオフと
なり、また、ＦＥＴ６２がオンとされるときには、ＦＥ
Ｔ６３がオン、ＦＥＴ６１および６４はオフとされるよ
うにスイッチング制御される。ＰＷＭ回路５からは、例
えば図３に示したような、ＰＷＭ信号の正相の信号と、
逆相の信号が出力される。
ＰＷＭ信号により、ＦＥＴ６１がオンとされるときに
は、ＦＥＴ６４がオン、ＦＥＴ６２および６３はオフと
なり、また、ＦＥＴ６２がオンとされるときには、ＦＥ
Ｔ６３がオン、ＦＥＴ６１および６４はオフとされるよ
うにスイッチング制御される。ＰＷＭ回路５からは、例
えば図３に示したような、ＰＷＭ信号の正相の信号と、
逆相の信号が出力される。
【００６８】なお、コイル６５、コンデンサ６７および
コイル６６、コンデンサ６８は、それぞれ平滑回路を構
成するもので、前記ＦＥＴ６１〜６４のスイッチングに
応じて、これら平滑回路を通じてスピーカ７０のコイル
に駆動電流が流れることにより、音響再生される。
コイル６６、コンデンサ６８は、それぞれ平滑回路を構
成するもので、前記ＦＥＴ６１〜６４のスイッチングに
応じて、これら平滑回路を通じてスピーカ７０のコイル
に駆動電流が流れることにより、音響再生される。
【００６９】このＰＷＭ信号によるＦＥＴ６１〜６４の
スイッチングにより、スイッチング歪が発生する。位相
補正回路１０および歪補正成分生成回路３では、このス
イッチング歪を除去するような伝達特性ＨａおよびＨｅ
に選定される。
スイッチングにより、スイッチング歪が発生する。位相
補正回路１０および歪補正成分生成回路３では、このス
イッチング歪を除去するような伝達特性ＨａおよびＨｅ
に選定される。
【００７０】この図９の例によれば、ＰＷＭ信号をＤ級
アンプからなる出力増幅回路を介してスピーカに供給す
る場合のように、規格化周波数を高くせざるを得ない場
合においても、ＰＷＭ信号によるスイッチング素子のス
イッチング時の歪を良好にキャンセルすることができ
る。
アンプからなる出力増幅回路を介してスピーカに供給す
る場合のように、規格化周波数を高くせざるを得ない場
合においても、ＰＷＭ信号によるスイッチング素子のス
イッチング時の歪を良好にキャンセルすることができ
る。
【００７１】なお、以上の実施の形態の説明は、入力デ
ジタル信号がオーディオ信号のデジタルである場合を例
に説明したが、この発明は、デジタルオーディオ信号の
場合に限定されるものではないことは言うまでもない。
ジタル信号がオーディオ信号のデジタルである場合を例
に説明したが、この発明は、デジタルオーディオ信号の
場合に限定されるものではないことは言うまでもない。
【００７２】
【発明の効果】以上説明したように、この発明によれ
ば、従来方式で考慮されていなかった、歪成分の位相特
性に合わせるように入力デジタル信号の位相特性をコン
トロールすることにより、規格化周波数に関係なく、Ｐ
ＷＭ等によって生じる歪を、良好にキャンセルすること
ができる。
ば、従来方式で考慮されていなかった、歪成分の位相特
性に合わせるように入力デジタル信号の位相特性をコン
トロールすることにより、規格化周波数に関係なく、Ｐ
ＷＭ等によって生じる歪を、良好にキャンセルすること
ができる。
【図１】この発明によるＤ／Ａ変換器の実施の形態の構
成例を示す図である。
成例を示す図である。
【図２】図１の一部回路の具体例を示す図である。
【図３】Ｄ／Ａ変換部を構成するＰＷＭ回路の出力信号
を説明するための図である。
を説明するための図である。
【図４】この発明によるＤ／Ａ変換器の出力を、従来例
と比較するためのスペクトル図である。
と比較するためのスペクトル図である。
【図５】入力信号周波数（再生信号周波数）に対する２
次高調波歪強度の特性を示す図である。
次高調波歪強度の特性を示す図である。
【図６】この発明を説明するために用いる計算機シミュ
レーションのための構成を示す図である。
レーションのための構成を示す図である。
【図７】図６のシミュレーション結果としての位相特性
を示す図である。
を示す図である。
【図８】この発明の他の実施の形態の構成例を示す図で
ある。
ある。
【図９】この発明の他の実施の形態の構成例を示す図で
ある。
ある。
【図１０】従来のＤ／Ａ変換器の一例を示す図である。
２…減算回路、３…歪補正成分生成回路、４…ΔΣ変調
回路、５…ＰＷＭ回路、１０…位相補正回路
回路、５…ＰＷＭ回路、１０…位相補正回路
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 5J022 AB08 BA04 CB06 CF07
5J064 AA01 BA03 BB14 BC07 BC08
BC09 BC11 BC19 BD00
Claims (6)
- 【請求項１】入力されるデジタル信号のデジタル値に応
じたパルス幅のパルス幅変調信号を出力するパルス幅変
調信号出力回路と、 入力デジタル信号から、少なくとも前記パルス幅変調信
号出力回路で発生する歪成分に対応する補正成分を生成
する補正成分生成回路と、 前記パルス幅変調信号出力回路の前段側に設けられ、前
記補正成分生成回路で生成された前記補正成分を、前記
入力デジタル信号から減算する減算回路と、 前記入力デジタル信号の位相特性を、前記パルス幅変調
信号出力回路において前記歪成分と前記補正成分との位
相差が逆相となるように補正する位相補正回路と、 を備えるＤ／Ａ変換器。 - 【請求項２】請求項１に記載のＤ／Ａ変換器において、 前記パルス幅変調信号出力回路の前段側に設けられ、前
記入力デジタル信号のビット数よりも少ないビット数の
デジタル信号を出力する回路を備えることを特徴とする
Ｄ／Ａ変換器。 - 【請求項３】請求項１または請求項２に記載のＤ／Ａ変
換器において、 前記補正成分生成回路は、前記パルス幅変調信号出力回
路で発生する、Ｄ／Ａ変換されて得られるべき再生信号
の２次高調波歪を除去するためのものであって、 前記位相補正回路は、前記入力デジタル信号を、１サン
プル分遅延させる遅延回路からなることを特徴とするＤ
／Ａ変換器。 - 【請求項４】入力されるデジタル信号のデジタル値に応
じたパルス幅のパルス幅変調信号を出力するパルス幅変
調信号出力回路と、 前記パルス幅変調信号出力回路の出力側に設けられ、複
数個のスイッチング素子を備えて構成される増幅回路
と、 入力デジタル信号から、少なくとも、前記増幅回路にお
いて、前記パルス幅変調信号による前記複数個のスイッ
チング素子のスイッチングで発生する歪成分に対応する
補正成分を生成する補正成分生成回路と、 前記パルス幅変調信号出力回路の前段側に設けられ、前
記補正成分生成回路で生成された前記補正成分を、前記
入力デジタル信号から減算する減算回路と、 前記入力デジタル信号の位相特性を、前記パルス幅変調
信号出力回路において前記歪成分と前記補正成分との位
相差が逆相となるように補正する位相補正回路と、 を備えることを特徴とするデジタル信号処理装置。 - 【請求項５】入力されるデジタル信号のデジタル値に応
じたパルス幅のパルス幅変調信号を出力するパルス幅変
調信号出力回路で発生する歪成分に対応する補正成分を
生成し、当該補正成分を前記パルス幅変調信号出力回路
の前段において、入力デジタル信号から減算しておくと
共に、 前記入力デジタル信号の位相特性を、前記パルス幅変調
信号出力回路において前記歪成分と前記補正成分との位
相差が逆相となるように補正しておくことを特徴とする
デジタル信号処理方法。 - 【請求項６】入力されるデジタル信号のデジタル値に応
じたパルス幅のパルス幅変調信号によって、出力増幅回
路を構成する複数個のスイッチング素子を駆動するデジ
タル信号処理方法において、 入力デジタル信号から、少なくとも、前記増幅回路にお
いて、前記パルス幅変調信号による前記複数個のスイッ
チング素子のスイッチングで発生する歪成分に対応する
補正成分を生成し、当該補正成分を前記信号処理回路の
前段において、入力デジタル信号から減算しておくと共
に、 前記入力デジタル信号の位相特性を、前記パルス幅変調
信号出力回路において前記歪成分と前記補正成分との位
相差が逆相となるように補正しておくことを特徴とする
デジタル信号処理方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330557A JP3772970B2 (ja) | 2001-10-29 | 2001-10-29 | Ｄ／ａ変換器および出力増幅回路 |
| PCT/JP2002/011014 WO2003039007A1 (fr) | 2001-10-29 | 2002-10-23 | Convertisseur n/a et circuit d'amplification de sortie |
| DE60234625T DE60234625D1 (ja) | 2001-10-29 | 2002-10-23 | |
| KR10-2003-7007822A KR20040049824A (ko) | 2001-10-29 | 2002-10-23 | 디지털 아날로그 변환기 및 출력증폭회로 |
| US10/250,325 US7221297B2 (en) | 2001-10-29 | 2002-10-23 | D/A converter and output amplifying circuit |
| EP02802369A EP1441447B1 (en) | 2001-10-29 | 2002-10-23 | D/a converter and output amplifying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330557A JP3772970B2 (ja) | 2001-10-29 | 2001-10-29 | Ｄ／ａ変換器および出力増幅回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003133959A true JP2003133959A (ja) | 2003-05-09 |
| JP2003133959A5 JP2003133959A5 (ja) | 2005-06-23 |
| JP3772970B2 JP3772970B2 (ja) | 2006-05-10 |
Family
ID=19146269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001330557A Expired - Fee Related JP3772970B2 (ja) | 2001-10-29 | 2001-10-29 | Ｄ／ａ変換器および出力増幅回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7221297B2 (ja) |
| EP (1) | EP1441447B1 (ja) |
| JP (1) | JP3772970B2 (ja) |
| KR (1) | KR20040049824A (ja) |
| DE (1) | DE60234625D1 (ja) |
| WO (1) | WO2003039007A1 (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003264465A (ja) * | 2002-03-07 | 2003-09-19 | Nippon Precision Circuits Inc | パルス幅変調装置およびｄａコンバータ |
| JP2005295542A (ja) * | 2004-04-02 | 2005-10-20 | Tektronix Inc | 直線性補償回路 |
| JP2006115028A (ja) * | 2004-10-12 | 2006-04-27 | Nagoya Institute Of Technology | パルス幅変調信号発生装置 |
| WO2007063772A1 (ja) * | 2005-12-01 | 2007-06-07 | Pioneer Corporation | 信号伝送装置、その方法、および、音響装置 |
| WO2008081887A1 (ja) | 2006-12-27 | 2008-07-10 | Sharp Kabushiki Kaisha | Δς変調型デジタルアナログ変換器、デジタル信号処理方法、およびａｖ装置 |
| JP2009005073A (ja) * | 2007-06-21 | 2009-01-08 | Nec Electronics Corp | デジタルアナログ変換器と歪補正回路 |
| JP4875170B2 (ja) * | 2007-02-01 | 2012-02-15 | ジェイエム エレクトロニクス リミテッド エルエルシー | スイッチング型増幅器に関するサンプリング周波数の低減 |
| WO2015125195A1 (ja) * | 2014-02-18 | 2015-08-27 | パナソニックＩｐマネジメント株式会社 | オーディオ信号増幅装置 |
| JP2019016996A (ja) * | 2017-07-11 | 2019-01-31 | 日本無線株式会社 | デジタル信号処理装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4154601B2 (ja) * | 2003-10-23 | 2008-09-24 | ソニー株式会社 | 信号変換装置、出力アンプ装置、オーディオ装置および送受信システム |
| EP1988635A1 (en) * | 2006-02-14 | 2008-11-05 | Matsushita Electric Industrial Co., Ltd. | D/a converter |
| EP2128990B1 (en) * | 2008-05-28 | 2013-03-06 | Siemens Aktiengesellschaft | A method and circuit for converting an N-bit digital value into an analog value |
| US8306106B2 (en) | 2010-04-27 | 2012-11-06 | Equiphon, Inc. | Multi-edge pulse width modulator with non-stationary residue assignment |
| US8674763B2 (en) * | 2011-05-26 | 2014-03-18 | Ansaldo Sts Usa, Inc. | Multi-autonomous electronic amplifier |
| US8890608B2 (en) * | 2012-02-29 | 2014-11-18 | Texas Instruments Incorporated | Digital input class-D audio amplifier |
| US20130241663A1 (en) * | 2012-03-15 | 2013-09-19 | Texas Instruments Incorporated | Pulse width modulation scheme with reduced harmonics and signal images |
| JP6381960B2 (ja) * | 2014-05-07 | 2018-08-29 | ローム株式会社 | オーディオアンプ、オーディオ出力回路、オーディオ用集積回路、電子機器、オーディオ信号の増幅方法 |
| KR102535144B1 (ko) * | 2022-11-29 | 2023-05-26 | 비에스원 주식회사 | 음량 및 출력의 모니터링이 가능한 앰프 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828667B2 (ja) * | 1989-01-30 | 1996-03-21 | 日本電信電話株式会社 | Ｄ／ａ変換器 |
| JPH0360222A (ja) * | 1989-07-28 | 1991-03-15 | Sansui Electric Co Ltd | オーディオ増幅器 |
| GB9103777D0 (en) * | 1991-02-22 | 1991-04-10 | B & W Loudspeakers | Analogue and digital convertors |
| JPH0722861A (ja) * | 1993-06-30 | 1995-01-24 | Foster Electric Co Ltd | パルス幅変調器 |
| US6147634A (en) * | 1998-12-15 | 2000-11-14 | Sigmatel, Inc. | Method and apparatus for digital to analog conversion with reduced noise |
| US6198416B1 (en) * | 1999-04-16 | 2001-03-06 | Scott R. Velazquez | Linearity error compensator |
| US6292122B1 (en) * | 2000-03-04 | 2001-09-18 | Qualcomm, Incorporated | Digital-to-analog interface circuit having adjustable time response |
| US6373334B1 (en) * | 2000-06-12 | 2002-04-16 | Cirrus Logic, Inc. | Real time correction of a digital PWM amplifier |
| US6765436B1 (en) * | 2002-09-04 | 2004-07-20 | Cirrus Logic, Inc. | Power supply based audio compression for digital audio amplifier |
-
2001
- 2001-10-29 JP JP2001330557A patent/JP3772970B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-23 EP EP02802369A patent/EP1441447B1/en not_active Expired - Fee Related
- 2002-10-23 WO PCT/JP2002/011014 patent/WO2003039007A1/ja active Application Filing
- 2002-10-23 KR KR10-2003-7007822A patent/KR20040049824A/ko not_active Application Discontinuation
- 2002-10-23 US US10/250,325 patent/US7221297B2/en active Active
- 2002-10-23 DE DE60234625T patent/DE60234625D1/de not_active Expired - Lifetime
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003264465A (ja) * | 2002-03-07 | 2003-09-19 | Nippon Precision Circuits Inc | パルス幅変調装置およびｄａコンバータ |
| JP4498184B2 (ja) * | 2004-04-02 | 2010-07-07 | テクトロニクス・インコーポレイテッド | 直線性補償回路 |
| JP2005295542A (ja) * | 2004-04-02 | 2005-10-20 | Tektronix Inc | 直線性補償回路 |
| JP2006115028A (ja) * | 2004-10-12 | 2006-04-27 | Nagoya Institute Of Technology | パルス幅変調信号発生装置 |
| WO2007063772A1 (ja) * | 2005-12-01 | 2007-06-07 | Pioneer Corporation | 信号伝送装置、その方法、および、音響装置 |
| WO2008081887A1 (ja) | 2006-12-27 | 2008-07-10 | Sharp Kabushiki Kaisha | Δς変調型デジタルアナログ変換器、デジタル信号処理方法、およびａｖ装置 |
| US7889109B2 (en) | 2006-12-27 | 2011-02-15 | Sharp Kabushiki Kaisha | ΔΣ modulation digital-analog converter, digital signal processing method, and AV device |
| JP4875170B2 (ja) * | 2007-02-01 | 2012-02-15 | ジェイエム エレクトロニクス リミテッド エルエルシー | スイッチング型増幅器に関するサンプリング周波数の低減 |
| JP2009005073A (ja) * | 2007-06-21 | 2009-01-08 | Nec Electronics Corp | デジタルアナログ変換器と歪補正回路 |
| WO2015125195A1 (ja) * | 2014-02-18 | 2015-08-27 | パナソニックＩｐマネジメント株式会社 | オーディオ信号増幅装置 |
| JPWO2015125195A1 (ja) * | 2014-02-18 | 2017-03-30 | パナソニックＩｐマネジメント株式会社 | オーディオ信号増幅装置 |
| US9848264B2 (en) | 2014-02-18 | 2017-12-19 | Panasonic Intellectual Property Management Co., Ltd. | Audio signal amplification device |
| JP2019016996A (ja) * | 2017-07-11 | 2019-01-31 | 日本無線株式会社 | デジタル信号処理装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE60234625D1 (ja) | 2010-01-14 |
| EP1441447A1 (en) | 2004-07-28 |
| KR20040049824A (ko) | 2004-06-12 |
| EP1441447A4 (en) | 2005-04-13 |
| JP3772970B2 (ja) | 2006-05-10 |
| WO2003039007A1 (fr) | 2003-05-08 |
| EP1441447B1 (en) | 2009-12-02 |
| US7221297B2 (en) | 2007-05-22 |
| US20040051654A1 (en) | 2004-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003133959A (ja) | Ｄ／ａ変換器および出力増幅回路 | |
| EP1435695B1 (en) | Delta-sigma modulation apparatus and signal amplification apparatus | |
| US7538607B2 (en) | Class D amplifier | |
| JP2006333437A (ja) | デジタルアンプおよびスイッチング電源 | |
| US7656946B2 (en) | Pulse width modulation amplifier | |
| WO2007087568A2 (en) | Systems and methods for improving performance in a digital amplifier by adding an ultrasonic signal to an input audio signal | |
| US10367460B2 (en) | Amplifier circuit | |
| US20060208793A1 (en) | Class D amplifier | |
| US20090096649A1 (en) | Sigma-delta modulator for pwm applications with minimum dynamical control and dithering | |
| US7692567B2 (en) | Digital-to-analog converter and distortion correction circuit | |
| Midya | Linear switcher combination with novel feedback | |
| JP4444037B2 (ja) | デジタルパルス幅変調信号発生器 | |
| JP2004088431A (ja) | Ｄ級増幅器 | |
| JP2006054800A (ja) | 低歪パルス幅変調信号発生器 | |
| JP2005109590A (ja) | スイッチング増幅回路及びオーディオ機器用ｄ級増幅装置 | |
| JP2004088430A (ja) | Ｄ級増幅器 | |
| JP5019408B2 (ja) | パルス幅変調信号発生装置 | |
| US6933872B2 (en) | Digital/analog converter circuit with a device for compensating nonlinear distortions | |
| JP4736630B2 (ja) | Ｄクラスアンプ | |
| JP2005218070A (ja) | パルス幅変調信号発生装置 | |
| JP4169124B2 (ja) | Ｄ級増幅器 | |
| Saponara et al. | Oversampled and noise-shaped pulse-width modulator for high-fidelity digital audio amplifier | |
| JP2006522528A (ja) | デジタル増幅器 | |
| JP2007060510A (ja) | デジタルアンプ | |
| JP2003079134A (ja) | スイッチング電源 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060207 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3772970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |