JP3772970B2 - Ｄ／ａ変換器および出力増幅回路 - Google Patents
Ｄ／ａ変換器および出力増幅回路 Download PDFInfo
- Publication number
- JP3772970B2 JP3772970B2 JP2001330557A JP2001330557A JP3772970B2 JP 3772970 B2 JP3772970 B2 JP 3772970B2 JP 2001330557 A JP2001330557 A JP 2001330557A JP 2001330557 A JP2001330557 A JP 2001330557A JP 3772970 B2 JP3772970 B2 JP 3772970B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse width
- correction
- width modulation
- digital signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/02—Delta modulation, i.e. one-bit differential modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/217—Class D power amplifiers; Switching amplifiers
- H03F3/2175—Class D power amplifiers; Switching amplifiers using analogue-digital or digital-analogue conversion
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/322—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M3/368—Continuously compensating for, or preventing, undesired influence of physical parameters of noise other than the quantisation noise already being shaped inherently by delta-sigma modulators
- H03M3/37—Compensation or reduction of delay or phase error
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/331—Sigma delta modulation being used in an amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/50—Digital/analogue converters using delta-sigma modulation as an intermediate step
- H03M3/502—Details of the final digital/analogue conversion following the digital delta-sigma modulation
- H03M3/506—Details of the final digital/analogue conversion following the digital delta-sigma modulation the final digital/analogue converter being constituted by a pulse width modulator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、例えばデジタルオーディオ信号用として好適なＤ／Ａ変換器およびデジタル信号処理装置、デジタル信号処理方法に関する。
【０００２】
【従来の技術】
従来から、Ｄ／Ａ変換器として、デジタル信号のデジタル値に応じたパルス幅のパルス幅変調（ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ））信号を出力するパルス幅変調信号出力回路を用いるものが知られている。そして、この種のＤ／Ａ変換器では、ＰＷＭによって、再生信号（再生信号とはＤ／Ａ変換によって得られるべきアナログ信号を意味するものとする。以下同じ）成分の高調波歪が発生することが知られている（参考文献１；Karsten Nielsen：“A Review and Comparison of Pulse Width Modulation(PWM) Method For Analog and Digital Input Switching Power Amplifiers”，102nd AES convention 1997 March 22-25 Preprint）。
【０００３】
上記の高調波歪を除去する方法の一例としては、参考文献２（特開平２−２０００１２号公報（特公平８−２８６６７号公報））に記載されているＤ／Ａ変換器が知られている。
【０００４】
この参考文献２に記載のＤ／Ａ変換器は、図１０に示すような構成を備える。すなわち、入力端１を通じて入力された、例えば２４ビットの入力デジタルオーディオ信号Ｄｉは、そのまま減算回路２に供給されると共に、歪補正成分生成回路３に供給される。
【０００５】
歪補正成分生成回路３は、後述するＰＷＭ回路５で発生する再生信号成分の高調波歪に対応する歪補正成分Ｄｎを生成し、生成した歪補正成分Ｄｎを減算回路２に供給して、入力デジタル信号Ｄｉから減算する。減算回路２の代わりに加算回路を設け、歪補正成分生成回路３からの歪補正成分Ｄｎを反転させて前記加算回路に供給する構成としてもよい。
【０００６】
減算回路２からのデジタルオーディオ信号（２４ビット）は、ΔΣ変調回路４に供給され、ビット数を落としつつ、量子化ノイズを高域側に追いやる処理が行なわれる。例えば、ΔΣ変調回路４では、減算回路２からの２４ビットのデジタルオーディオ信号に対して３次のノイズシェーピングを行なって、３〜８ビットのデジタル信号を出力する。
【０００７】
このΔΣ変調回路４の出力デジタル信号は、Ｄ／Ａ変換部を構成するＰＷＭ回路５に供給される。ＰＷＭ回路５では、受け取った３〜８ビットのデジタル信号のデジタル値に応じたパルス幅のＰＷＭ信号を出力する。
【０００８】
ＰＷＭ回路５は、これに入力されるデジタル信号のビット数に応じた数のパルス幅のＰＷＭ信号を出力する。例えば、受け取ったデジタル信号が３ビットであれば、ＰＷＭ回路５は、そのデジタル値に応じた７種類のパルス幅のＰＷＭ信号を出力する。両側変調ＰＷＭ信号の場合の例を、図３に示す。前述もしたように、ＰＷＭ回路５では、再生信号成分の高調波歪が発生し、特に、２次高調波歪が一番大きくなるという特性を持っている。
【０００９】
補正成分生成回路３では、ＰＷＭ回路５で発生する前記高調波歪に対応する補正成分Ｄｎを生成し、その補正成分Ｄｎを、予め、入力デジタル信号Ｄｉから減算しておく。すると、ＰＷＭ回路５で発生する前記高調波歪は、予め、減算されている補正成分Ｄｎと相殺されて、ＰＷＭ回路５からは、高調波歪が除去されたＰＷＭ信号が得られる。
【００１０】
このＰＷＭ回路５からのＰＷＭ信号は、例えば、Ｄ級アンプからなるパワーアンプ（出力増幅回路）を通じてスピーカに供給されて、音響再生される。Ｄ級アンプは、スイッチング素子からなるアンプであり、スイッチング素子は、ＰＷＭ信号によってスイッチング駆動される。
【００１１】
【発明が解決しようとする課題】
上述した参考文献１に記載されている式によれば、両側変調ＰＷＭ信号出力において、前記再生信号成分の高調波歪の位相特性は入力信号周波数に依存しない記述となっている。
【００１２】
しかしながら、後述するように、発明者等は、前記高調波歪成分の位相特性が、
規格化周波数＝再生信号周波数／サンプリング周波数
で定義される規格化周波数に依存しており、図１０の従来のＤ／Ａ変換器の構成においては、規格化周波数が低ければ、ある程度の補正効果が得られるが、規格化周波数が高くなったときには、逆に歪成分を強めてしまうおそれがあることを確かめた。
【００１３】
特に、デジタルオーディオ信号を上述したようにＤ／Ａ変換した結果のＰＷＭ信号を、Ｄ級アンプを介してスピーカに供給して、音響再生する場合においては、Ｄ級アンプでは、一般にスイッチングデバイスを高電圧で動作させ、大きな電流出力が要求されるため、スイッチング周波数（サンプリング周波数）を高くとることが難しい。
【００１４】
このため、ＰＷＭ信号によりＤ級アンプを駆動するような場合には、サンプリング周波数は低くする必要があるため、可聴帯域信号（再生信号）の規格化周波数は高くなり、図１０に示した従来の回路による補正方法では、高調波歪についての歪補償を効果的に行なうことができない。
【００１５】
この発明は、以上の点にかんがみ、規格化周波数が高い場合であっても、歪を良好に除去できるようにしたＤ／Ａ変換器およびデジタル信号処理装置を提供することを目的とする。
【００１６】
上記課題を解決するために、この発明によるＤ／Ａ変換器は、
入力されるデジタル信号のデジタル値に応じたパルス幅のパルス幅変調信号を出力するパルス幅変調信号出力回路と、
入力デジタル信号から、少なくとも前記パルス幅変調信号出力回路で発生する歪成分に対応する補正成分を生成する補正成分生成回路と、
前記入力デジタル信号の位相特性を、前記パルス幅変調信号出力回路において前記歪成分と前記補正成分との位相差が逆相となるように補正する位相補正回路と、
前記パルス幅変調信号出力回路の前段側に設けられ、前記補正成分生成回路で生成された前記補正成分を、前記位相補正回路で補正された前記入力デジタル信号から減算する減算回路と、
を備えることを特徴とする。
【００１７】
上述の構成のこの発明によれば、入力デジタル信号の振幅位相特性が補正されて、規格化周波数に関係なく、パルス幅変調出力回路で発生する歪成分と、補正成分生成回路で生成された補正成分との位相差が逆相となるようにされるので、規格化周波数が高い場合であっても、歪分は良好に除去される。
【００１８】
【発明の実施の形態】
以下、この発明によるデジタル信号処理装置およびＤ／Ａ変換器の実施の形態を、図を参照しながら説明する。
【００１９】
図１は、この発明による実施の形態のＤ／Ａ変換器のブロック図である。この実施の形態は、前述した図１０の例にこの発明を適用した場合であり、図１０の例と同一部分には同一符号を付してある。
【００２０】
この図１の例においては、入力端１を通じて入力された、例えば２４ビットの入力デジタルオーディオ信号Ｄｉは、位相補正回路１０に供給されると共に、歪補正成分生成回路３に供給される。
【００２１】
位相補正回路１０は、入力デジタルオーディオ信号Ｄｉの振幅位相特性を、ＰＷＭ回路５で発生する入力デジタルオーディオ信号Ｄｉの再生信号の高調波歪成分と、歪補正成分生成回路３で生成された補正成分とが、規格化周波数に関係なくほぼ一致するように補正する。すなわち、位相補正回路１０の伝達関数Ｈａを、そのような関係を満足するようなものとする。そして、位相補正回路１０は、振幅位相特性を補正したデジタルオーディオ信号Ｄｃを、減算回路２に供給する。
【００２２】
歪補正成分生成回路３は、前述したように、ＰＷＭ回路５で発生する再生信号成分の高調波歪に対応する歪補正成分Ｄｎを生成し、生成した歪補正成分Ｄｎを減算回路２に供給する。
【００２３】
減算回路２では、位相補正回路１０からのデジタル信号Ｄｃから、歪補正成分生成回路３からの歪補正成分Ｄｎを減算する。減算回路２の代わりに加算回路を設け、歪補正成分生成回路３からの歪補正成分Ｄｎを反転させて前記加算回路に供給する構成としても等価である。
【００２４】
減算回路２からのデジタルオーディオ信号（２４ビット）は、図１０の例と同様に、ΔΣ変調回路４を通じてＰＷＭ回路５に供給される。すなわち、図１の構成は、図１０の例の構成とは、位相補正回路１０が入力端１と減算回路２との間に設けられる点が異なるのみで、その他は図１０の例の構成と同様である。
【００２５】
図２は、ＰＷＭ回路２で発生する再生信号の２次高調波歪を除去する場合の位相補正回路１０および歪補正成分生成回路３の具体的構成例を示すものである。すなわち、この例においては、位相補正回路１０は、入力デジタルオーディオ信号Ｄｉの１サンプル分の遅延回路１１からなる。
【００２６】
したがって、この例の場合の位相補正回路１０の伝達関数Ｈａは、
Ｈａ＝Ｚ−１
である。なお、Ｚ−１は１サンプル遅延をＺ関数で表したものである。
【００２７】
歪補正成分生成回路３は、掛け算器３１と、アンプ３２と、１サンプル遅延回路３３および３５と、減算回路３４および３６とからなる。掛け算器３１では、入力デジタルオーディオ信号Ｄｉを２乗し、その結果を、アンプ３２を通じて１サンプル遅延回路３３および減算回路３４に供給する。
【００２８】
減算回路３４では、掛け算器３１の出力から、１サンプル遅延回路３３の出力を減算し、その減算結果を１サンプル遅延回路３５および減算回路３６に供給する。減算回路３６では、減算回路３６の出力から、１サンプル遅延回路３５の出力を減算し、その減算結果として歪補正成分Ｄｎを得る。そして、この歪補正成分Ｄｎを減算回路２に供給する。
【００２９】
この歪補正成分生成回路３の伝達関数Ｈｅは、
Ｈｅ＝α・ｘ２・（１−Ｚ−１）２
となる。αは定数、ｘは入力デジタル信号の値、Ｚ−１は１サンプル遅延をＺ関数で表したものである。
【００３０】
ＰＷＭ回路５は、前述したように、これに入力されるデジタル信号のデジタル値に応じたパルス幅のＰＷＭ信号を出力する。このＰＷＭ回路５から出力されるＰＷＭ信号として、３ビット７値の両側変調ＰＷＭ信号の例を図３に示す。ＰＷＭ回路５では、再生信号成分の高調波歪が発生し、特に２次高調波歪が一番大きくなるという特性を有する。
【００３１】
以上説明したような図１、図２の構成によれば、ＰＷＭ回路５で発生する再生信号成分の２次高調波歪を、規格化周波数が高いときにも、十分に抑圧することができる。図４に、信号周波数１０．５ｋＨｚのオーディオ信号をサンプリング周波数７６８ｋＨｚでデジタル信号としたものを、Ｄ／Ａ変換した場合のスペクトルを示す。この図４は計算機シミュレーションにより求めたものである。なお、ΔΣ変調回路４としては、入力データは２４ビット、出力データは６ビットで、３次のノイズシェーピングを行なうものを用いた。
【００３２】
この図４において、実線で示すものは補正なしの場合のＤ／Ａ変換出力のスペクトルである。また、点線で示すものは図１０に示した従来例の場合のＤ／Ａ変換出力のスペクトルである。さらに、一点鎖線で示すものは、この発明による図１、図２の例の場合のＤ／Ａ変換出力のスペクトルである。
【００３３】
この図４に示すように、このシミュレーションの場合のような規格化周波数が高い状態では、図１０に示した従来例の場合には、２次歪の低減量は小さく、大きく残留してしまうことがわかる。そして、この発明による図１、図２の例の場合には、２次歪は低減されて、殆ど除去されていることがわかる。
【００３４】
次に、図５に、上記と同じ条件で計算機シミュレーションにより求めた、入力信号周波数（再生信号周波数）に対する２次高調波歪強度の特性のグラフを示す。ただし、図５において、横軸は規格化周波数、縦軸は再生信号周波数成分に対するその２次高調波のスペクトル強度比を示す。
【００３５】
この図５のグラフによれば、図１０に示した従来例の場合にも２次歪低減の効果はあるが、この発明による図１、図２の例の場合の効果が極めて大きいことがわかる。また、規格化周波数が高くなると、図１０に示した従来例の場合には、２次高調波成分を強めてしまっているが、この発明による図１、図２の例の場合には、規格化周波数が高くなっても２次歪が低減されている。
【００３６】
また、図５のグラフ中には、ΔΣ変調回路４の出力の特性も示したが、この発明による図１、図２の例の場合のＰＷＭ回路５の出力は、このΔΣ変調回路４の出力に近いものとなっており、ＰＷＭ回路５で発生する２次高調波歪がほぼ完全に除去されていることがわかる。
【００３７】
次に、この発明による方式と、図１０に示した従来例の方式とが、効果の点で上述のような差を生じる理由について考察する。
【００３８】
発明者は、入力デジタル信号についてＰＷＭ回路５におけるＰＷＭによって生じる２次歪と、図１の例の位相補正回路１０を通る経路のデジタル信号についてＰＷＭ回路５におけるＰＷＭによって生じる２次歪と、歪補正成分生成回路３により生成された歪補正成分が、ＰＷＭ回路５においてＰＷＭされた信号成分とについて、位相特性を計算機シミュレーションにより求めた。
【００３９】
図６は、その計算機シミュレーションのための構成を示す図である。すなわち、図６においては、図１の構成に加えて、入力端１からの入力デジタル信号Ｄｉと、位相補正回路１０からのデジタル信号Ｄｃとを切り換えて、減算回路２に供給するようにする切換スイッチ２１を設けると共に、歪補正成分生成回路３と減算回路２との間に開閉スイッチ２２を設ける。
【００４０】
そして、この図６において、上述の３つの経路についての２次歪の位相特性を演算した。すなわち、スイッチ２１を入力端１からの入力デジタル信号Ｄｉを選択する接点ａに接続すると共に、スイッチ２２をオフとして、入力デジタル信号ＤｉについてＰＷＭ回路５におけるＰＷＭによって生じる２次歪の位相特性を演算する（図６の経路▲１▼）。
【００４１】
また、スイッチ２１を、位相補正回路１０からの位相補正されたデジタル信号Ｄｃを選択する接点ｂに接続すると共に、スイッチ２２をオフとして、位相補正されたデジタル信号ＤｃについてＰＷＭ回路５におけるＰＷＭによって生じる２次歪の位相特性を演算する（図６の経路▲２▼）。
【００４２】
また、スイッチ２１を、遊端ｃに接続すると共に、スイッチ２２をオンとして、歪補正成分生成回路３からの歪補正成分ＤｎについてＰＷＭ回路５におけるＰＷＭによる信号の位相特性を演算する（図６の経路▲３▼）
以上の３経路による解析結果を図７に示す。図７において、▲１▼は、経路▲１▼における入力デジタル信号Ｄｉについて、シミュレーションにより求めたＰＷＭによる２次歪成分の位相特性、▲２▼は、経路▲２▼における位相補正回路１０からのデジタル信号Ｄｃについて、シミュレーションにより求めたＰＷＭによる２次歪成分の位相特性、▲３▼は、経路▲３▼における歪補正成分生成回路３からの歪補正成分ＤｎがＰＷＭされた信号について、シミュレーションにより求めた位相特性を、それぞれ示す。
【００４３】
シミュレーションは、サンプリング周波数を１とした規格化周波数を用いている。そして、入力デジタル信号Ｄｉとしてはサンプル数８１９２個の正弦波データを用い、ΔΣ変調回路４は、６ビット６３値出力の３次シェーピングのΔΣ変調器を用い、ＰＷＭ回路５は、両側変調ＰＷＭを用いて行った。
【００４４】
図７においては、再生信号の規格化周波数ｆに対する２次高調波（２ｆ）の位相特性を表しているので、再生信号の軸（規格化周波数ｆ）と２次高調波成分の軸（２ｆ）を示してある。
【００４５】
この図７から、入力デジタル信号Ｄｉに対してＰＷＭにより付加される２次高調波は、入力される規格化周波数ｆ（＝再生信号周波数／サンプリング周波数）に対して、
Ｐ１＝π／２−２πｆ・・・（１）
の位相特性を持っていることがわかる（図７の▲１▼）。
【００４６】
これに対し、歪補正成分生成回路３で生成された２次歪補正成分が両側変調ＰＷＭされた時の位相特性は、
Ｐ３＝−π／２−６πｆ・・・（２）
となる（図７の▲２▼）。
【００４７】
図１０に示した従来方式では、前記Ｐ１の位相特性を持つ２次歪を、前記Ｐ３の位相特性を持つ補正成分で補償しようとするものであるが、規格化周波数ｆが、ｆ≒０であれば、Ｐ１−Ｐ３≒πとなり、ＰＷＭ回路５では、逆相の成分が足し合わさって、歪がキャンセルされる。
【００４８】
しかし、規格化周波数ｆが大きくなると、図7にも示されるように、前記Ｐ１の位相特性を持つ２次歪と、前記Ｐ３の位相特性を持つ補正成分との位相差が、πからずれていき、歪はキャンセルされずに、逆に強め合ってしまう。このことは、前述の図５においても、従来例の場合には、ｆ≒０．１２５以上では、補正なしの場合よりも２次歪成分が大きくなっていることにより示されている。
【００４９】
一方、図１、図２の実施の形態による方式では、入力デジタル信号Ｄｉを位相補正回路１０で１サンプル遅延させてから、減算回路２に供給するようにして、位相補正回路１０からの補正されたデジタル信号成分ＤｃがＰＷＭされて付加される２次高調波の位相特性は、
Ｐ２＝π／２−６πｆ・・・（３）
となっている。
【００５０】
したがって、前記（２）式および前記（３）式から、Ｐ２の位相特性をもつ２次歪成分と、Ｐ３の位相特性をもつ補正成分との位相差は、規格化周波数ｆによらず、Ｐ２−Ｐ３＝πとなる。このため、上述の図１、図２の実施の形態による方式２よれば、ＰＷＭ回路５において、２次歪は完全にキャンセルされる。
【００５１】
冒頭で述べた参考文献［１］の式によれば、両側変調ＰＷＭにおいて、高調波歪成分の位相特性は入力信号周波数によらない記述となっているが、発明者は、上述のような計算機シミュレーションにより、規格化周波数ｆが高いときを考慮すると、高調波歪成分の位相特性は、図７の▲３▼に示すような位相特性を持つことを見出した。
【００５２】
この発明は、以上のことに基づいて、従来方式で考慮されていなかった、歪成分の位相特性に合わせるように入力デジタル信号の位相特性をコントロールするようにしたものである。
【００５３】
そして、このようにしたことにより、図４、図５に示したように、規格化周波数が高くなっても、ＰＷＭによって生じる高調波歪を、良好にキャンセルすることができる。
【００５４】
［他の実施の形態］
図１に示した実施の形態においては、ＰＷＭ回路５に供給するデジタル信号のビット数を減らすために、ΔΣ変調回路４を設けるようにしたが、このΔΣ変調回路４は設けなくてもよい。
【００５５】
また、ΔΣ変調回路を設ける場合において、ΔΣ変調回路を、位相補正回路１０および歪補正成分生成回路３の前段に設けるようにしてもよい。また、位相補正回路１０および歪補正成分生成回路３が、ΔΣ変調回路内において構成される方式でもよい。
【００５６】
また、図２の例は、ＰＷＭ回路５で発生する歪のうちの２次高調波歪を除去する場合であるが、２次以外の特性の次数の高調波歪を除去する場合にも、この発明が適用できることはもちろんである。その場合には、歪補正成分生成回路３の伝達関数Ｈｅおよび位相補正回路１０の伝達関数Ｈａを、除去しようとする次数の高調波歪に対応するものに選定することは言うまでもない。
【００５７】
さらに、複数個の高調波歪を除去する場合にも、この発明は適用できる。図８は、その場合のＤ／Ａ変換器の構成例を示すものである。
【００５８】
すなわち、この図８の例においては、歪補正成分生成回路３は、２次歪、３次歪、・・・のようにｍ（ｍは２以上の整数）個のｎ次高調波歪のそれぞれに対応する歪補正成分を生成する歪補正成分生成部３０１，３０２，・・・３０ｍからなる。歪補正成分生成部３０１，３０２，・・・３０ｍのそれぞれは、入力端１からのデジタル信号Ｄｉから、ＰＷＭ回路５で発生するｍ個の次数の高調波歪のうちの、対応する次数の高調波歪を除去するための歪補正成分Ｄｎ１，Ｄｎ２，・・・Ｄｎｍを、それぞれ生成するための伝達関数Ｈｅ１，Ｈｅ２，・・・Ｈｅｍを備えるように設定される。
【００５９】
歪補正成分生成部３０１，３０２，・・・３０ｍのそれぞれからの歪補正成分Ｄｎ１，Ｄｎ２，・・・Ｄｎｍは、加算回路３１０に供給される。加算回路３１０は、それらｍ個の歪補正成分Ｄｎ１，Ｄｎ２，・・・Ｄｎｍの加算出力として歪補正成分Ｄｎを生成し、その歪補正成分Ｄｎを減算回路２に供給して、位相補正回路１０からのデジタル信号から減算する。
【００６０】
一方、位相補正回路１０は、図８の例では、ｍ個の歪補正成分生成部３０１，３０２，・・・３０ｍでの位相特性に合わせるように、入力デジタル信号Ｄｉの位相特性を補正するための位相補正部１０１，１０２，・・・１０ｍを備える。これら位相補正部１０１，１０２，・・・１０ｍは、入力デジタル信号ＤｉについてＰＷＭ回路５で発生するｍ個のｎ次高調波歪のそれぞれが、ＰＷＭ回路５において、減算回路２を通ってきた歪補正成分Ｄｎ１，Ｄｎ２，・・・Ｄｎｍに対して、規格化周波数に関係なく、逆相となるように、入力デジタル信号Ｄｉを位相補正するための伝達関数Ｈａ１，Ｈａ２，・・・Ｈａｍを備えるように設定される。
【００６１】
位相補正部１０１，１０２，・・・１０ｍからの位相補正されたデジタル信号Ｄｃ１，Ｄｃ２，・・・Ｄｃｍは、加算回路１１０に供給される。加算回路１１０は、それらｍ個のデジタル信号Ｄｃ１，Ｄｃ２，・・・Ｄｃｍの加算出力として振幅および位相補正されたデジタル信号Ｄｃを生成し、それを減算回路２に供給する。
【００６２】
この図８の例によれば、複数個のｎ次高調波歪をも、除去することができる。なお、図８の例においては、複数個のｎ次高調波歪を除去するために歪補正成分生成部３０１，３０２，・・・３０ｍと、位相補正部１０１，１０２，・・・１０ｍとをｍ個のｎ次高調波に合わせて、ｍ個ずつ設けるようにしたが、歪補正成分生成部と、位相補正部とは、必要な振幅位相特性が得られれば、ｍ個ずつ設ける必要はなく、また同数にする必要もない。
【００６３】
また、以上の実施の形態は、すべてＰＷＭ回路で発生する高調波歪を除去する場合についてであったが、この発明は、ＰＷＭによって発生する歪に限られるものではなく、ＰＷＭ回路からのＰＷＭ信号をアナログフィルタ回路や、Ｄ級アンプに供給する場合において、アナログフィルタ回路で発生する歪成分や、Ｄ級アンプのスイッチング素子のスイッチングで発生する歪成分を除去する場合にも適用できる。また、ＰＷＭによって発生する歪成分に加えて、スイッチング等で発生する歪成分を除去する場合にも適用できる。その場合には、歪補正成分生成回路３の伝達関数Ｈｅおよび位相補正回路１０の伝達関数Ｈａを、それらの歪成分を除去するのに適切なものに選定する。
【００６４】
図９は、ＰＷＭ信号をＤ級アンプに供給すると共に、Ｄ級アンプのスイッチング素子のスイッチングで発生する歪成分を除去するようにした場合の構成例を示すものである。
【００６５】
すなわち、図９の例においては、ＰＷＭ回路５からのＰＷＭ信号を、Ｄ級アンプからなる出力増幅回路６０を介してスピーカ７０に供給することにより、スピーカ７０を駆動し、入力デジタルオーディオ信号のＤ／Ａ変換出力である再生信号を音響再生する。
【００６６】
Ｄ級アンプからなる出力増幅回路６０は、４個のＦＥＴ６１，６２，６３，６４が、いわゆるＢＴＬ接続された構成とされている。そして、これら４個のＦＥＴ６１〜６４が、ＰＷＭ回路５からのＰＷＭ信号により、スイッチング制御される。
【００６７】
図９の例においては、ＰＷＭ回路５からのＰＷＭ信号により、ＦＥＴ６１がオンとされるときには、ＦＥＴ６４がオン、ＦＥＴ６２および６３はオフとなり、また、ＦＥＴ６２がオンとされるときには、ＦＥＴ６３がオン、ＦＥＴ６１および６４はオフとされるようにスイッチング制御される。ＰＷＭ回路５からは、例えば図３に示したような、ＰＷＭ信号の正相の信号と、逆相の信号が出力される。
【００６８】
なお、コイル６５、コンデンサ６７およびコイル６６、コンデンサ６８は、それぞれ平滑回路を構成するもので、前記ＦＥＴ６１〜６４のスイッチングに応じて、これら平滑回路を通じてスピーカ７０のコイルに駆動電流が流れることにより、音響再生される。
【００６９】
このＰＷＭ信号によるＦＥＴ６１〜６４のスイッチングにより、スイッチング歪が発生する。位相補正回路１０および歪補正成分生成回路３では、このスイッチング歪を除去するような伝達特性ＨａおよびＨｅに選定される。
【００７０】
この図９の例によれば、ＰＷＭ信号をＤ級アンプからなる出力増幅回路を介してスピーカに供給する場合のように、規格化周波数を高くせざるを得ない場合においても、ＰＷＭ信号によるスイッチング素子のスイッチング時の歪を良好にキャンセルすることができる。
【００７１】
なお、以上の実施の形態の説明は、入力デジタル信号がオーディオ信号のデジタルである場合を例に説明したが、この発明は、デジタルオーディオ信号の場合に限定されるものではないことは言うまでもない。
【００７２】
【発明の効果】
以上説明したように、この発明によれば、従来方式で考慮されていなかった、歪成分の位相特性に合わせるように入力デジタル信号の位相特性をコントロールすることにより、規格化周波数に関係なく、ＰＷＭ等によって生じる歪を、良好にキャンセルすることができる。
【図面の簡単な説明】
【図１】この発明によるＤ／Ａ変換器の実施の形態の構成例を示す図である。
【図２】図１の一部回路の具体例を示す図である。
【図３】Ｄ／Ａ変換部を構成するＰＷＭ回路の出力信号を説明するための図である。
【図４】この発明によるＤ／Ａ変換器の出力を、従来例と比較するためのスペクトル図である。
【図５】入力信号周波数（再生信号周波数）に対する２次高調波歪強度の特性を示す図である。
【図６】この発明を説明するために用いる計算機シミュレーションのための構成を示す図である。
【図７】図６のシミュレーション結果としての位相特性を示す図である。
【図８】この発明の他の実施の形態の構成例を示す図である。
【図９】この発明の他の実施の形態の構成例を示す図である。
【図１０】従来のＤ／Ａ変換器の一例を示す図である。
【符号の説明】
２…減算回路、３…歪補正成分生成回路、４…ΔΣ変調回路、５…ＰＷＭ回路、１０…位相補正回路
【発明の属する技術分野】
この発明は、例えばデジタルオーディオ信号用として好適なＤ／Ａ変換器およびデジタル信号処理装置、デジタル信号処理方法に関する。
【０００２】
【従来の技術】
従来から、Ｄ／Ａ変換器として、デジタル信号のデジタル値に応じたパルス幅のパルス幅変調（ＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ））信号を出力するパルス幅変調信号出力回路を用いるものが知られている。そして、この種のＤ／Ａ変換器では、ＰＷＭによって、再生信号（再生信号とはＤ／Ａ変換によって得られるべきアナログ信号を意味するものとする。以下同じ）成分の高調波歪が発生することが知られている（参考文献１；Karsten Nielsen：“A Review and Comparison of Pulse Width Modulation(PWM) Method For Analog and Digital Input Switching Power Amplifiers”，102nd AES convention 1997 March 22-25 Preprint）。
【０００３】
上記の高調波歪を除去する方法の一例としては、参考文献２（特開平２−２０００１２号公報（特公平８−２８６６７号公報））に記載されているＤ／Ａ変換器が知られている。
【０００４】
この参考文献２に記載のＤ／Ａ変換器は、図１０に示すような構成を備える。すなわち、入力端１を通じて入力された、例えば２４ビットの入力デジタルオーディオ信号Ｄｉは、そのまま減算回路２に供給されると共に、歪補正成分生成回路３に供給される。
【０００５】
歪補正成分生成回路３は、後述するＰＷＭ回路５で発生する再生信号成分の高調波歪に対応する歪補正成分Ｄｎを生成し、生成した歪補正成分Ｄｎを減算回路２に供給して、入力デジタル信号Ｄｉから減算する。減算回路２の代わりに加算回路を設け、歪補正成分生成回路３からの歪補正成分Ｄｎを反転させて前記加算回路に供給する構成としてもよい。
【０００６】
減算回路２からのデジタルオーディオ信号（２４ビット）は、ΔΣ変調回路４に供給され、ビット数を落としつつ、量子化ノイズを高域側に追いやる処理が行なわれる。例えば、ΔΣ変調回路４では、減算回路２からの２４ビットのデジタルオーディオ信号に対して３次のノイズシェーピングを行なって、３〜８ビットのデジタル信号を出力する。
【０００７】
このΔΣ変調回路４の出力デジタル信号は、Ｄ／Ａ変換部を構成するＰＷＭ回路５に供給される。ＰＷＭ回路５では、受け取った３〜８ビットのデジタル信号のデジタル値に応じたパルス幅のＰＷＭ信号を出力する。
【０００８】
ＰＷＭ回路５は、これに入力されるデジタル信号のビット数に応じた数のパルス幅のＰＷＭ信号を出力する。例えば、受け取ったデジタル信号が３ビットであれば、ＰＷＭ回路５は、そのデジタル値に応じた７種類のパルス幅のＰＷＭ信号を出力する。両側変調ＰＷＭ信号の場合の例を、図３に示す。前述もしたように、ＰＷＭ回路５では、再生信号成分の高調波歪が発生し、特に、２次高調波歪が一番大きくなるという特性を持っている。
【０００９】
補正成分生成回路３では、ＰＷＭ回路５で発生する前記高調波歪に対応する補正成分Ｄｎを生成し、その補正成分Ｄｎを、予め、入力デジタル信号Ｄｉから減算しておく。すると、ＰＷＭ回路５で発生する前記高調波歪は、予め、減算されている補正成分Ｄｎと相殺されて、ＰＷＭ回路５からは、高調波歪が除去されたＰＷＭ信号が得られる。
【００１０】
このＰＷＭ回路５からのＰＷＭ信号は、例えば、Ｄ級アンプからなるパワーアンプ（出力増幅回路）を通じてスピーカに供給されて、音響再生される。Ｄ級アンプは、スイッチング素子からなるアンプであり、スイッチング素子は、ＰＷＭ信号によってスイッチング駆動される。
【００１１】
【発明が解決しようとする課題】
上述した参考文献１に記載されている式によれば、両側変調ＰＷＭ信号出力において、前記再生信号成分の高調波歪の位相特性は入力信号周波数に依存しない記述となっている。
【００１２】
しかしながら、後述するように、発明者等は、前記高調波歪成分の位相特性が、
規格化周波数＝再生信号周波数／サンプリング周波数
で定義される規格化周波数に依存しており、図１０の従来のＤ／Ａ変換器の構成においては、規格化周波数が低ければ、ある程度の補正効果が得られるが、規格化周波数が高くなったときには、逆に歪成分を強めてしまうおそれがあることを確かめた。
【００１３】
特に、デジタルオーディオ信号を上述したようにＤ／Ａ変換した結果のＰＷＭ信号を、Ｄ級アンプを介してスピーカに供給して、音響再生する場合においては、Ｄ級アンプでは、一般にスイッチングデバイスを高電圧で動作させ、大きな電流出力が要求されるため、スイッチング周波数（サンプリング周波数）を高くとることが難しい。
【００１４】
このため、ＰＷＭ信号によりＤ級アンプを駆動するような場合には、サンプリング周波数は低くする必要があるため、可聴帯域信号（再生信号）の規格化周波数は高くなり、図１０に示した従来の回路による補正方法では、高調波歪についての歪補償を効果的に行なうことができない。
【００１５】
この発明は、以上の点にかんがみ、規格化周波数が高い場合であっても、歪を良好に除去できるようにしたＤ／Ａ変換器およびデジタル信号処理装置を提供することを目的とする。
【００１６】
上記課題を解決するために、この発明によるＤ／Ａ変換器は、
入力されるデジタル信号のデジタル値に応じたパルス幅のパルス幅変調信号を出力するパルス幅変調信号出力回路と、
入力デジタル信号から、少なくとも前記パルス幅変調信号出力回路で発生する歪成分に対応する補正成分を生成する補正成分生成回路と、
前記入力デジタル信号の位相特性を、前記パルス幅変調信号出力回路において前記歪成分と前記補正成分との位相差が逆相となるように補正する位相補正回路と、
前記パルス幅変調信号出力回路の前段側に設けられ、前記補正成分生成回路で生成された前記補正成分を、前記位相補正回路で補正された前記入力デジタル信号から減算する減算回路と、
を備えることを特徴とする。
【００１７】
上述の構成のこの発明によれば、入力デジタル信号の振幅位相特性が補正されて、規格化周波数に関係なく、パルス幅変調出力回路で発生する歪成分と、補正成分生成回路で生成された補正成分との位相差が逆相となるようにされるので、規格化周波数が高い場合であっても、歪分は良好に除去される。
【００１８】
【発明の実施の形態】
以下、この発明によるデジタル信号処理装置およびＤ／Ａ変換器の実施の形態を、図を参照しながら説明する。
【００１９】
図１は、この発明による実施の形態のＤ／Ａ変換器のブロック図である。この実施の形態は、前述した図１０の例にこの発明を適用した場合であり、図１０の例と同一部分には同一符号を付してある。
【００２０】
この図１の例においては、入力端１を通じて入力された、例えば２４ビットの入力デジタルオーディオ信号Ｄｉは、位相補正回路１０に供給されると共に、歪補正成分生成回路３に供給される。
【００２１】
位相補正回路１０は、入力デジタルオーディオ信号Ｄｉの振幅位相特性を、ＰＷＭ回路５で発生する入力デジタルオーディオ信号Ｄｉの再生信号の高調波歪成分と、歪補正成分生成回路３で生成された補正成分とが、規格化周波数に関係なくほぼ一致するように補正する。すなわち、位相補正回路１０の伝達関数Ｈａを、そのような関係を満足するようなものとする。そして、位相補正回路１０は、振幅位相特性を補正したデジタルオーディオ信号Ｄｃを、減算回路２に供給する。
【００２２】
歪補正成分生成回路３は、前述したように、ＰＷＭ回路５で発生する再生信号成分の高調波歪に対応する歪補正成分Ｄｎを生成し、生成した歪補正成分Ｄｎを減算回路２に供給する。
【００２３】
減算回路２では、位相補正回路１０からのデジタル信号Ｄｃから、歪補正成分生成回路３からの歪補正成分Ｄｎを減算する。減算回路２の代わりに加算回路を設け、歪補正成分生成回路３からの歪補正成分Ｄｎを反転させて前記加算回路に供給する構成としても等価である。
【００２４】
減算回路２からのデジタルオーディオ信号（２４ビット）は、図１０の例と同様に、ΔΣ変調回路４を通じてＰＷＭ回路５に供給される。すなわち、図１の構成は、図１０の例の構成とは、位相補正回路１０が入力端１と減算回路２との間に設けられる点が異なるのみで、その他は図１０の例の構成と同様である。
【００２５】
図２は、ＰＷＭ回路２で発生する再生信号の２次高調波歪を除去する場合の位相補正回路１０および歪補正成分生成回路３の具体的構成例を示すものである。すなわち、この例においては、位相補正回路１０は、入力デジタルオーディオ信号Ｄｉの１サンプル分の遅延回路１１からなる。
【００２６】
したがって、この例の場合の位相補正回路１０の伝達関数Ｈａは、
Ｈａ＝Ｚ−１
である。なお、Ｚ−１は１サンプル遅延をＺ関数で表したものである。
【００２７】
歪補正成分生成回路３は、掛け算器３１と、アンプ３２と、１サンプル遅延回路３３および３５と、減算回路３４および３６とからなる。掛け算器３１では、入力デジタルオーディオ信号Ｄｉを２乗し、その結果を、アンプ３２を通じて１サンプル遅延回路３３および減算回路３４に供給する。
【００２８】
減算回路３４では、掛け算器３１の出力から、１サンプル遅延回路３３の出力を減算し、その減算結果を１サンプル遅延回路３５および減算回路３６に供給する。減算回路３６では、減算回路３６の出力から、１サンプル遅延回路３５の出力を減算し、その減算結果として歪補正成分Ｄｎを得る。そして、この歪補正成分Ｄｎを減算回路２に供給する。
【００２９】
この歪補正成分生成回路３の伝達関数Ｈｅは、
Ｈｅ＝α・ｘ２・（１−Ｚ−１）２
となる。αは定数、ｘは入力デジタル信号の値、Ｚ−１は１サンプル遅延をＺ関数で表したものである。
【００３０】
ＰＷＭ回路５は、前述したように、これに入力されるデジタル信号のデジタル値に応じたパルス幅のＰＷＭ信号を出力する。このＰＷＭ回路５から出力されるＰＷＭ信号として、３ビット７値の両側変調ＰＷＭ信号の例を図３に示す。ＰＷＭ回路５では、再生信号成分の高調波歪が発生し、特に２次高調波歪が一番大きくなるという特性を有する。
【００３１】
以上説明したような図１、図２の構成によれば、ＰＷＭ回路５で発生する再生信号成分の２次高調波歪を、規格化周波数が高いときにも、十分に抑圧することができる。図４に、信号周波数１０．５ｋＨｚのオーディオ信号をサンプリング周波数７６８ｋＨｚでデジタル信号としたものを、Ｄ／Ａ変換した場合のスペクトルを示す。この図４は計算機シミュレーションにより求めたものである。なお、ΔΣ変調回路４としては、入力データは２４ビット、出力データは６ビットで、３次のノイズシェーピングを行なうものを用いた。
【００３２】
この図４において、実線で示すものは補正なしの場合のＤ／Ａ変換出力のスペクトルである。また、点線で示すものは図１０に示した従来例の場合のＤ／Ａ変換出力のスペクトルである。さらに、一点鎖線で示すものは、この発明による図１、図２の例の場合のＤ／Ａ変換出力のスペクトルである。
【００３３】
この図４に示すように、このシミュレーションの場合のような規格化周波数が高い状態では、図１０に示した従来例の場合には、２次歪の低減量は小さく、大きく残留してしまうことがわかる。そして、この発明による図１、図２の例の場合には、２次歪は低減されて、殆ど除去されていることがわかる。
【００３４】
次に、図５に、上記と同じ条件で計算機シミュレーションにより求めた、入力信号周波数（再生信号周波数）に対する２次高調波歪強度の特性のグラフを示す。ただし、図５において、横軸は規格化周波数、縦軸は再生信号周波数成分に対するその２次高調波のスペクトル強度比を示す。
【００３５】
この図５のグラフによれば、図１０に示した従来例の場合にも２次歪低減の効果はあるが、この発明による図１、図２の例の場合の効果が極めて大きいことがわかる。また、規格化周波数が高くなると、図１０に示した従来例の場合には、２次高調波成分を強めてしまっているが、この発明による図１、図２の例の場合には、規格化周波数が高くなっても２次歪が低減されている。
【００３６】
また、図５のグラフ中には、ΔΣ変調回路４の出力の特性も示したが、この発明による図１、図２の例の場合のＰＷＭ回路５の出力は、このΔΣ変調回路４の出力に近いものとなっており、ＰＷＭ回路５で発生する２次高調波歪がほぼ完全に除去されていることがわかる。
【００３７】
次に、この発明による方式と、図１０に示した従来例の方式とが、効果の点で上述のような差を生じる理由について考察する。
【００３８】
発明者は、入力デジタル信号についてＰＷＭ回路５におけるＰＷＭによって生じる２次歪と、図１の例の位相補正回路１０を通る経路のデジタル信号についてＰＷＭ回路５におけるＰＷＭによって生じる２次歪と、歪補正成分生成回路３により生成された歪補正成分が、ＰＷＭ回路５においてＰＷＭされた信号成分とについて、位相特性を計算機シミュレーションにより求めた。
【００３９】
図６は、その計算機シミュレーションのための構成を示す図である。すなわち、図６においては、図１の構成に加えて、入力端１からの入力デジタル信号Ｄｉと、位相補正回路１０からのデジタル信号Ｄｃとを切り換えて、減算回路２に供給するようにする切換スイッチ２１を設けると共に、歪補正成分生成回路３と減算回路２との間に開閉スイッチ２２を設ける。
【００４０】
そして、この図６において、上述の３つの経路についての２次歪の位相特性を演算した。すなわち、スイッチ２１を入力端１からの入力デジタル信号Ｄｉを選択する接点ａに接続すると共に、スイッチ２２をオフとして、入力デジタル信号ＤｉについてＰＷＭ回路５におけるＰＷＭによって生じる２次歪の位相特性を演算する（図６の経路▲１▼）。
【００４１】
また、スイッチ２１を、位相補正回路１０からの位相補正されたデジタル信号Ｄｃを選択する接点ｂに接続すると共に、スイッチ２２をオフとして、位相補正されたデジタル信号ＤｃについてＰＷＭ回路５におけるＰＷＭによって生じる２次歪の位相特性を演算する（図６の経路▲２▼）。
【００４２】
また、スイッチ２１を、遊端ｃに接続すると共に、スイッチ２２をオンとして、歪補正成分生成回路３からの歪補正成分ＤｎについてＰＷＭ回路５におけるＰＷＭによる信号の位相特性を演算する（図６の経路▲３▼）
以上の３経路による解析結果を図７に示す。図７において、▲１▼は、経路▲１▼における入力デジタル信号Ｄｉについて、シミュレーションにより求めたＰＷＭによる２次歪成分の位相特性、▲２▼は、経路▲２▼における位相補正回路１０からのデジタル信号Ｄｃについて、シミュレーションにより求めたＰＷＭによる２次歪成分の位相特性、▲３▼は、経路▲３▼における歪補正成分生成回路３からの歪補正成分ＤｎがＰＷＭされた信号について、シミュレーションにより求めた位相特性を、それぞれ示す。
【００４３】
シミュレーションは、サンプリング周波数を１とした規格化周波数を用いている。そして、入力デジタル信号Ｄｉとしてはサンプル数８１９２個の正弦波データを用い、ΔΣ変調回路４は、６ビット６３値出力の３次シェーピングのΔΣ変調器を用い、ＰＷＭ回路５は、両側変調ＰＷＭを用いて行った。
【００４４】
図７においては、再生信号の規格化周波数ｆに対する２次高調波（２ｆ）の位相特性を表しているので、再生信号の軸（規格化周波数ｆ）と２次高調波成分の軸（２ｆ）を示してある。
【００４５】
この図７から、入力デジタル信号Ｄｉに対してＰＷＭにより付加される２次高調波は、入力される規格化周波数ｆ（＝再生信号周波数／サンプリング周波数）に対して、
Ｐ１＝π／２−２πｆ・・・（１）
の位相特性を持っていることがわかる（図７の▲１▼）。
【００４６】
これに対し、歪補正成分生成回路３で生成された２次歪補正成分が両側変調ＰＷＭされた時の位相特性は、
Ｐ３＝−π／２−６πｆ・・・（２）
となる（図７の▲２▼）。
【００４７】
図１０に示した従来方式では、前記Ｐ１の位相特性を持つ２次歪を、前記Ｐ３の位相特性を持つ補正成分で補償しようとするものであるが、規格化周波数ｆが、ｆ≒０であれば、Ｐ１−Ｐ３≒πとなり、ＰＷＭ回路５では、逆相の成分が足し合わさって、歪がキャンセルされる。
【００４８】
しかし、規格化周波数ｆが大きくなると、図7にも示されるように、前記Ｐ１の位相特性を持つ２次歪と、前記Ｐ３の位相特性を持つ補正成分との位相差が、πからずれていき、歪はキャンセルされずに、逆に強め合ってしまう。このことは、前述の図５においても、従来例の場合には、ｆ≒０．１２５以上では、補正なしの場合よりも２次歪成分が大きくなっていることにより示されている。
【００４９】
一方、図１、図２の実施の形態による方式では、入力デジタル信号Ｄｉを位相補正回路１０で１サンプル遅延させてから、減算回路２に供給するようにして、位相補正回路１０からの補正されたデジタル信号成分ＤｃがＰＷＭされて付加される２次高調波の位相特性は、
Ｐ２＝π／２−６πｆ・・・（３）
となっている。
【００５０】
したがって、前記（２）式および前記（３）式から、Ｐ２の位相特性をもつ２次歪成分と、Ｐ３の位相特性をもつ補正成分との位相差は、規格化周波数ｆによらず、Ｐ２−Ｐ３＝πとなる。このため、上述の図１、図２の実施の形態による方式２よれば、ＰＷＭ回路５において、２次歪は完全にキャンセルされる。
【００５１】
冒頭で述べた参考文献［１］の式によれば、両側変調ＰＷＭにおいて、高調波歪成分の位相特性は入力信号周波数によらない記述となっているが、発明者は、上述のような計算機シミュレーションにより、規格化周波数ｆが高いときを考慮すると、高調波歪成分の位相特性は、図７の▲３▼に示すような位相特性を持つことを見出した。
【００５２】
この発明は、以上のことに基づいて、従来方式で考慮されていなかった、歪成分の位相特性に合わせるように入力デジタル信号の位相特性をコントロールするようにしたものである。
【００５３】
そして、このようにしたことにより、図４、図５に示したように、規格化周波数が高くなっても、ＰＷＭによって生じる高調波歪を、良好にキャンセルすることができる。
【００５４】
［他の実施の形態］
図１に示した実施の形態においては、ＰＷＭ回路５に供給するデジタル信号のビット数を減らすために、ΔΣ変調回路４を設けるようにしたが、このΔΣ変調回路４は設けなくてもよい。
【００５５】
また、ΔΣ変調回路を設ける場合において、ΔΣ変調回路を、位相補正回路１０および歪補正成分生成回路３の前段に設けるようにしてもよい。また、位相補正回路１０および歪補正成分生成回路３が、ΔΣ変調回路内において構成される方式でもよい。
【００５６】
また、図２の例は、ＰＷＭ回路５で発生する歪のうちの２次高調波歪を除去する場合であるが、２次以外の特性の次数の高調波歪を除去する場合にも、この発明が適用できることはもちろんである。その場合には、歪補正成分生成回路３の伝達関数Ｈｅおよび位相補正回路１０の伝達関数Ｈａを、除去しようとする次数の高調波歪に対応するものに選定することは言うまでもない。
【００５７】
さらに、複数個の高調波歪を除去する場合にも、この発明は適用できる。図８は、その場合のＤ／Ａ変換器の構成例を示すものである。
【００５８】
すなわち、この図８の例においては、歪補正成分生成回路３は、２次歪、３次歪、・・・のようにｍ（ｍは２以上の整数）個のｎ次高調波歪のそれぞれに対応する歪補正成分を生成する歪補正成分生成部３０１，３０２，・・・３０ｍからなる。歪補正成分生成部３０１，３０２，・・・３０ｍのそれぞれは、入力端１からのデジタル信号Ｄｉから、ＰＷＭ回路５で発生するｍ個の次数の高調波歪のうちの、対応する次数の高調波歪を除去するための歪補正成分Ｄｎ１，Ｄｎ２，・・・Ｄｎｍを、それぞれ生成するための伝達関数Ｈｅ１，Ｈｅ２，・・・Ｈｅｍを備えるように設定される。
【００５９】
歪補正成分生成部３０１，３０２，・・・３０ｍのそれぞれからの歪補正成分Ｄｎ１，Ｄｎ２，・・・Ｄｎｍは、加算回路３１０に供給される。加算回路３１０は、それらｍ個の歪補正成分Ｄｎ１，Ｄｎ２，・・・Ｄｎｍの加算出力として歪補正成分Ｄｎを生成し、その歪補正成分Ｄｎを減算回路２に供給して、位相補正回路１０からのデジタル信号から減算する。
【００６０】
一方、位相補正回路１０は、図８の例では、ｍ個の歪補正成分生成部３０１，３０２，・・・３０ｍでの位相特性に合わせるように、入力デジタル信号Ｄｉの位相特性を補正するための位相補正部１０１，１０２，・・・１０ｍを備える。これら位相補正部１０１，１０２，・・・１０ｍは、入力デジタル信号ＤｉについてＰＷＭ回路５で発生するｍ個のｎ次高調波歪のそれぞれが、ＰＷＭ回路５において、減算回路２を通ってきた歪補正成分Ｄｎ１，Ｄｎ２，・・・Ｄｎｍに対して、規格化周波数に関係なく、逆相となるように、入力デジタル信号Ｄｉを位相補正するための伝達関数Ｈａ１，Ｈａ２，・・・Ｈａｍを備えるように設定される。
【００６１】
位相補正部１０１，１０２，・・・１０ｍからの位相補正されたデジタル信号Ｄｃ１，Ｄｃ２，・・・Ｄｃｍは、加算回路１１０に供給される。加算回路１１０は、それらｍ個のデジタル信号Ｄｃ１，Ｄｃ２，・・・Ｄｃｍの加算出力として振幅および位相補正されたデジタル信号Ｄｃを生成し、それを減算回路２に供給する。
【００６２】
この図８の例によれば、複数個のｎ次高調波歪をも、除去することができる。なお、図８の例においては、複数個のｎ次高調波歪を除去するために歪補正成分生成部３０１，３０２，・・・３０ｍと、位相補正部１０１，１０２，・・・１０ｍとをｍ個のｎ次高調波に合わせて、ｍ個ずつ設けるようにしたが、歪補正成分生成部と、位相補正部とは、必要な振幅位相特性が得られれば、ｍ個ずつ設ける必要はなく、また同数にする必要もない。
【００６３】
また、以上の実施の形態は、すべてＰＷＭ回路で発生する高調波歪を除去する場合についてであったが、この発明は、ＰＷＭによって発生する歪に限られるものではなく、ＰＷＭ回路からのＰＷＭ信号をアナログフィルタ回路や、Ｄ級アンプに供給する場合において、アナログフィルタ回路で発生する歪成分や、Ｄ級アンプのスイッチング素子のスイッチングで発生する歪成分を除去する場合にも適用できる。また、ＰＷＭによって発生する歪成分に加えて、スイッチング等で発生する歪成分を除去する場合にも適用できる。その場合には、歪補正成分生成回路３の伝達関数Ｈｅおよび位相補正回路１０の伝達関数Ｈａを、それらの歪成分を除去するのに適切なものに選定する。
【００６４】
図９は、ＰＷＭ信号をＤ級アンプに供給すると共に、Ｄ級アンプのスイッチング素子のスイッチングで発生する歪成分を除去するようにした場合の構成例を示すものである。
【００６５】
すなわち、図９の例においては、ＰＷＭ回路５からのＰＷＭ信号を、Ｄ級アンプからなる出力増幅回路６０を介してスピーカ７０に供給することにより、スピーカ７０を駆動し、入力デジタルオーディオ信号のＤ／Ａ変換出力である再生信号を音響再生する。
【００６６】
Ｄ級アンプからなる出力増幅回路６０は、４個のＦＥＴ６１，６２，６３，６４が、いわゆるＢＴＬ接続された構成とされている。そして、これら４個のＦＥＴ６１〜６４が、ＰＷＭ回路５からのＰＷＭ信号により、スイッチング制御される。
【００６７】
図９の例においては、ＰＷＭ回路５からのＰＷＭ信号により、ＦＥＴ６１がオンとされるときには、ＦＥＴ６４がオン、ＦＥＴ６２および６３はオフとなり、また、ＦＥＴ６２がオンとされるときには、ＦＥＴ６３がオン、ＦＥＴ６１および６４はオフとされるようにスイッチング制御される。ＰＷＭ回路５からは、例えば図３に示したような、ＰＷＭ信号の正相の信号と、逆相の信号が出力される。
【００６８】
なお、コイル６５、コンデンサ６７およびコイル６６、コンデンサ６８は、それぞれ平滑回路を構成するもので、前記ＦＥＴ６１〜６４のスイッチングに応じて、これら平滑回路を通じてスピーカ７０のコイルに駆動電流が流れることにより、音響再生される。
【００６９】
このＰＷＭ信号によるＦＥＴ６１〜６４のスイッチングにより、スイッチング歪が発生する。位相補正回路１０および歪補正成分生成回路３では、このスイッチング歪を除去するような伝達特性ＨａおよびＨｅに選定される。
【００７０】
この図９の例によれば、ＰＷＭ信号をＤ級アンプからなる出力増幅回路を介してスピーカに供給する場合のように、規格化周波数を高くせざるを得ない場合においても、ＰＷＭ信号によるスイッチング素子のスイッチング時の歪を良好にキャンセルすることができる。
【００７１】
なお、以上の実施の形態の説明は、入力デジタル信号がオーディオ信号のデジタルである場合を例に説明したが、この発明は、デジタルオーディオ信号の場合に限定されるものではないことは言うまでもない。
【００７２】
【発明の効果】
以上説明したように、この発明によれば、従来方式で考慮されていなかった、歪成分の位相特性に合わせるように入力デジタル信号の位相特性をコントロールすることにより、規格化周波数に関係なく、ＰＷＭ等によって生じる歪を、良好にキャンセルすることができる。
【図面の簡単な説明】
【図１】この発明によるＤ／Ａ変換器の実施の形態の構成例を示す図である。
【図２】図１の一部回路の具体例を示す図である。
【図３】Ｄ／Ａ変換部を構成するＰＷＭ回路の出力信号を説明するための図である。
【図４】この発明によるＤ／Ａ変換器の出力を、従来例と比較するためのスペクトル図である。
【図５】入力信号周波数（再生信号周波数）に対する２次高調波歪強度の特性を示す図である。
【図６】この発明を説明するために用いる計算機シミュレーションのための構成を示す図である。
【図７】図６のシミュレーション結果としての位相特性を示す図である。
【図８】この発明の他の実施の形態の構成例を示す図である。
【図９】この発明の他の実施の形態の構成例を示す図である。
【図１０】従来のＤ／Ａ変換器の一例を示す図である。
【符号の説明】
２…減算回路、３…歪補正成分生成回路、４…ΔΣ変調回路、５…ＰＷＭ回路、１０…位相補正回路
Claims (7)
- 入力されるデジタル信号のデジタル値に応じたパルス幅のパルス幅変調信号を出力するパルス幅変調信号出力回路と、
入力デジタル信号から、少なくとも前記パルス幅変調信号出力回路で発生する歪成分に対応する補正成分を生成する補正成分生成回路と、
前記入力デジタル信号の位相特性を、前記パルス幅変調信号出力回路において前記歪成分と前記補正成分との位相差が逆相となるように補正する位相補正回路と、
前記パルス幅変調信号出力回路の前段側に設けられ、前記補正成分生成回路で生成された前記補正成分を、前記位相補正回路で補正された前記入力デジタル信号から減算する減算回路と、
を備えるＤ／Ａ変換器。 - 請求項１に記載のＤ／Ａ変換器において、
前記パルス幅変調信号出力回路の前段側に設けられ、前記入力デジタル信号のビット数よりも少ないビット数のデジタル信号を出力する回路を備える
ことを特徴とするＤ／Ａ変換器。 - 請求項１または請求項２に記載のＤ／Ａ変換器において、
前記補正成分生成回路は、前記パルス幅変調信号出力回路で発生する、Ｄ／Ａ変換されて得られるべき再生信号の２次高調波歪を除去するためのものであって、
前記位相補正回路は、前記入力デジタル信号を、１サンプル分遅延させる遅延回路からなる
ことを特徴とするＤ／Ａ変換器。 - 請求項１または請求項２に記載のＤ／Ａ変換器において、
前記補正成分生成回路は、前記パルス幅変調信号出力回路で発生する、複数の次数の高調波歪成分に対応する補正成分を生成する複数の高調波補正成分生成回路を備え、
前記位相補正回路は、前記パルス幅変調信号出力回路で発生する前記高調波歪成分と前記高調波補正成分生成回路の出力との位相差がそれぞれ逆相となるように補正する複数の高調波位相補正回路を備える
ことを特徴とするＤ／Ａ変換器。 - 入力されるデジタル信号のデジタル値に応じたパルス幅のパルス幅変調信号を出力するパルス幅変調信号出力回路と、
前記パルス幅変調信号出力回路の出力側に設けられ、複数個のスイッチング素子を備えて構成される増幅回路と、
入力デジタル信号から、少なくとも、前記増幅回路において、前記パルス幅変調信号による前記複数個のスイッチング素子のスイッチングで発生する歪成分に対応する補正成分を生成する補正成分生成回路と、
前記入力デジタル信号の位相特性を、前記パルス幅変調信号出力回路において前記歪成分と前記補正成分との位相差が逆相となるように補正する位相補正回路と、
前記パルス幅変調信号出力回路の前段側に設けられ、前記補正成分生成回路で生成された前記補正成分を、前記位相補正回路で補正された前記入力デジタル信号から減算する減算回路と、
を備えることを特徴とするデジタル信号処理装置。 - 入力されるデジタル信号のデジタル値に応じたパルス幅のパルス幅変調信号を出力するパルス幅変調信号出力回路で発生する歪成分に対応する補正成分を、入力デジタル信号から生成する補正成分生成工程と、
前記入力デジタル信号の位相特性を、前記パルス幅変調信号出力回路において前記歪成分と前記補正成分との位相差が逆相となるように補正する位相補正工程と、
前記パルス幅変調信号出力回路の前段において、前記補正成分生成工程で生成された前記補正成分を、前記位相補正工程で補正された前記入力デジタル信号から減算する減算工程と、
を備えることを特徴とするデジタル信号処理方法。 - 入力されるデジタル信号のデジタル値に応じたパルス幅のパルス幅変調信号を出力するパルス幅変調信号出力回路からの前記パルス幅変調信号によって、出力増幅回路を構成する複数個のスイッチング素子を駆動するデジタル信号処理方法において、
入力デジタル信号から、少なくとも、前記増幅回路において、前記パルス幅変調信号による前記複数個のスイッチング素子のスイッチングで発生する歪成分に対応する補正成分を生成する補正成分生成工程と、
前記入力デジタル信号の位相特性を、前記パルス幅変調信号出力回路において前記歪成分と前記補正成分との位相差が逆相となるように補正する位相補正工程と、
前記パルス幅変調信号出力回路の前段において、前記補正成分生成工程で生成された前記補正成分を、前記位相補正工程で補正された前記入力デジタル信号から減算する減算工程と、
を備えることを特徴とするデジタル信号処理方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330557A JP3772970B2 (ja) | 2001-10-29 | 2001-10-29 | Ｄ／ａ変換器および出力増幅回路 |
| KR10-2003-7007822A KR20040049824A (ko) | 2001-10-29 | 2002-10-23 | 디지털 아날로그 변환기 및 출력증폭회로 |
| EP02802369A EP1441447B1 (en) | 2001-10-29 | 2002-10-23 | D/a converter and output amplifying circuit |
| DE60234625T DE60234625D1 (ja) | 2001-10-29 | 2002-10-23 | |
| US10/250,325 US7221297B2 (en) | 2001-10-29 | 2002-10-23 | D/A converter and output amplifying circuit |
| PCT/JP2002/011014 WO2003039007A1 (fr) | 2001-10-29 | 2002-10-23 | Convertisseur n/a et circuit d'amplification de sortie |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001330557A JP3772970B2 (ja) | 2001-10-29 | 2001-10-29 | Ｄ／ａ変換器および出力増幅回路 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003133959A JP2003133959A (ja) | 2003-05-09 |
| JP2003133959A5 JP2003133959A5 (ja) | 2005-06-23 |
| JP3772970B2 true JP3772970B2 (ja) | 2006-05-10 |
Family
ID=19146269
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001330557A Expired - Fee Related JP3772970B2 (ja) | 2001-10-29 | 2001-10-29 | Ｄ／ａ変換器および出力増幅回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7221297B2 (ja) |
| EP (1) | EP1441447B1 (ja) |
| JP (1) | JP3772970B2 (ja) |
| KR (1) | KR20040049824A (ja) |
| DE (1) | DE60234625D1 (ja) |
| WO (1) | WO2003039007A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7692567B2 (en) | 2007-06-21 | 2010-04-06 | Nec Electronics Corporation | Digital-to-analog converter and distortion correction circuit |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3970642B2 (ja) * | 2002-03-07 | 2007-09-05 | セイコーＮｐｃ株式会社 | パルス幅変調装置およびｄａコンバータ |
| JP4154601B2 (ja) * | 2003-10-23 | 2008-09-24 | ソニー株式会社 | 信号変換装置、出力アンプ装置、オーディオ装置および送受信システム |
| US6911925B1 (en) * | 2004-04-02 | 2005-06-28 | Tektronix, Inc. | Linearity compensation by harmonic cancellation |
| JP5019408B2 (ja) * | 2004-10-12 | 2012-09-05 | 昭彦 米谷 | パルス幅変調信号発生装置 |
| WO2007063772A1 (ja) * | 2005-12-01 | 2007-06-07 | Pioneer Corporation | 信号伝送装置、その方法、および、音響装置 |
| JP4699510B2 (ja) * | 2006-02-14 | 2011-06-15 | パナソニック株式会社 | Ｄ／ａ変換器 |
| JP5143748B2 (ja) | 2006-12-27 | 2013-02-13 | シャープ株式会社 | Δς変調型デジタルアナログ変換器、デジタル信号処理方法、およびａｖ装置 |
| KR101122390B1 (ko) * | 2007-02-01 | 2012-03-23 | 제이엠 일렉트로닉스 엘티디. 엘엘씨 | 스위칭 증폭기용 샘플링 주파수를 증가시키기 위한 방법 및 시스템 |
| EP2128990B1 (en) * | 2008-05-28 | 2013-03-06 | Siemens Aktiengesellschaft | A method and circuit for converting an N-bit digital value into an analog value |
| US8306106B2 (en) | 2010-04-27 | 2012-11-06 | Equiphon, Inc. | Multi-edge pulse width modulator with non-stationary residue assignment |
| WO2012162449A1 (en) * | 2011-05-26 | 2012-11-29 | Ansaldo Sts Usa, Inc. | Multi-autonomous electronic amplifier |
| US8890608B2 (en) * | 2012-02-29 | 2014-11-18 | Texas Instruments Incorporated | Digital input class-D audio amplifier |
| US20130241663A1 (en) * | 2012-03-15 | 2013-09-19 | Texas Instruments Incorporated | Pulse width modulation scheme with reduced harmonics and signal images |
| JP6361030B2 (ja) * | 2014-02-18 | 2018-07-25 | パナソニックＩｐマネジメント株式会社 | オーディオ信号増幅装置 |
| JP6381960B2 (ja) * | 2014-05-07 | 2018-08-29 | ローム株式会社 | オーディオアンプ、オーディオ出力回路、オーディオ用集積回路、電子機器、オーディオ信号の増幅方法 |
| JP6932439B2 (ja) * | 2017-07-11 | 2021-09-08 | 日本無線株式会社 | デジタル信号処理装置 |
| KR102535144B1 (ko) * | 2022-11-29 | 2023-05-26 | 비에스원 주식회사 | 음량 및 출력의 모니터링이 가능한 앰프 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0828667B2 (ja) | 1989-01-30 | 1996-03-21 | 日本電信電話株式会社 | Ｄ／ａ変換器 |
| JPH0360222A (ja) | 1989-07-28 | 1991-03-15 | Sansui Electric Co Ltd | オーディオ増幅器 |
| GB9103777D0 (en) * | 1991-02-22 | 1991-04-10 | B & W Loudspeakers | Analogue and digital convertors |
| JPH0722861A (ja) | 1993-06-30 | 1995-01-24 | Foster Electric Co Ltd | パルス幅変調器 |
| US6147634A (en) * | 1998-12-15 | 2000-11-14 | Sigmatel, Inc. | Method and apparatus for digital to analog conversion with reduced noise |
| US6198416B1 (en) * | 1999-04-16 | 2001-03-06 | Scott R. Velazquez | Linearity error compensator |
| US6292122B1 (en) * | 2000-03-04 | 2001-09-18 | Qualcomm, Incorporated | Digital-to-analog interface circuit having adjustable time response |
| US6373334B1 (en) * | 2000-06-12 | 2002-04-16 | Cirrus Logic, Inc. | Real time correction of a digital PWM amplifier |
| US6765436B1 (en) * | 2002-09-04 | 2004-07-20 | Cirrus Logic, Inc. | Power supply based audio compression for digital audio amplifier |
-
2001
- 2001-10-29 JP JP2001330557A patent/JP3772970B2/ja not_active Expired - Fee Related
-
2002
- 2002-10-23 WO PCT/JP2002/011014 patent/WO2003039007A1/ja active Application Filing
- 2002-10-23 DE DE60234625T patent/DE60234625D1/de not_active Expired - Lifetime
- 2002-10-23 EP EP02802369A patent/EP1441447B1/en not_active Expired - Fee Related
- 2002-10-23 US US10/250,325 patent/US7221297B2/en active Active
- 2002-10-23 KR KR10-2003-7007822A patent/KR20040049824A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7692567B2 (en) | 2007-06-21 | 2010-04-06 | Nec Electronics Corporation | Digital-to-analog converter and distortion correction circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040051654A1 (en) | 2004-03-18 |
| KR20040049824A (ko) | 2004-06-12 |
| US7221297B2 (en) | 2007-05-22 |
| EP1441447A1 (en) | 2004-07-28 |
| WO2003039007A1 (fr) | 2003-05-08 |
| EP1441447B1 (en) | 2009-12-02 |
| JP2003133959A (ja) | 2003-05-09 |
| DE60234625D1 (ja) | 2010-01-14 |
| EP1441447A4 (en) | 2005-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3772970B2 (ja) | Ｄ／ａ変換器および出力増幅回路 | |
| JP6474697B2 (ja) | スイッチングパワー増幅装置 | |
| JPWO2003030373A1 (ja) | デルタシグマ変調装置及び信号増幅装置 | |
| US7656946B2 (en) | Pulse width modulation amplifier | |
| US10367460B2 (en) | Amplifier circuit | |
| EP1985013A2 (en) | Systems and methods for improving performance in a digital amplifier by adding an ultrasonic signal to an input audio signal | |
| JP2006333437A (ja) | デジタルアンプおよびスイッチング電源 | |
| JPH09121128A (ja) | 改良されたクラスｄ増幅器および方法 | |
| JPH11261347A (ja) | スケ―ル式クロックを備えたｄ級増幅器及びｄ級増幅方法 | |
| US7474237B2 (en) | Circuits and methods for using error correction in power amplification and signal conversion | |
| JP2003110376A (ja) | 信号増幅装置 | |
| US7692567B2 (en) | Digital-to-analog converter and distortion correction circuit | |
| Midya | Linear switcher combination with novel feedback | |
| JP2006054800A (ja) | 低歪パルス幅変調信号発生器 | |
| JP2004088431A (ja) | Ｄ級増幅器 | |
| JP2006054815A (ja) | デジタルパルス幅変調信号発生器 | |
| JP5019408B2 (ja) | パルス幅変調信号発生装置 | |
| JP4736630B2 (ja) | Ｄクラスアンプ | |
| US6933872B2 (en) | Digital/analog converter circuit with a device for compensating nonlinear distortions | |
| JP2005218070A (ja) | パルス幅変調信号発生装置 | |
| Saponara et al. | Oversampled and noise-shaped pulse-width modulator for high-fidelity digital audio amplifier | |
| JP2000307428A (ja) | １ビット信号再生装置 | |
| JP2007060510A (ja) | デジタルアンプ | |
| JP3741962B2 (ja) | スイッチングアンプ | |
| WO2020003745A1 (ja) | オーディオ装置、オーディオ再生方法及びオーディオ再生プログラム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040928 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040928 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051228 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060207 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 3772970 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |